JP4507633B2 - Image processing apparatus, image processing method, display apparatus, and electronic apparatus - Google Patents

Image processing apparatus, image processing method, display apparatus, and electronic apparatus Download PDF

Info

Publication number
JP4507633B2
JP4507633B2 JP2004048013A JP2004048013A JP4507633B2 JP 4507633 B2 JP4507633 B2 JP 4507633B2 JP 2004048013 A JP2004048013 A JP 2004048013A JP 2004048013 A JP2004048013 A JP 2004048013A JP 4507633 B2 JP4507633 B2 JP 4507633B2
Authority
JP
Japan
Prior art keywords
resistors
unit
output
image processing
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004048013A
Other languages
Japanese (ja)
Other versions
JP2005244331A (en
Inventor
章 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004048013A priority Critical patent/JP4507633B2/en
Publication of JP2005244331A publication Critical patent/JP2005244331A/en
Application granted granted Critical
Publication of JP4507633B2 publication Critical patent/JP4507633B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Picture Signal Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

本発明は、画像処理装置、画像処理方法、表示装置、および電子機器に関し、詳細には、簡単かつ安価な回路構成で、デジタル画像データに対して所望の非線形変換を行うことが可能な画像処理装置、画像処理方法、表示装置、および電子機器に関する。   The present invention relates to an image processing device, an image processing method, a display device, and an electronic apparatus, and more specifically, image processing capable of performing desired nonlinear conversion on digital image data with a simple and inexpensive circuit configuration. The present invention relates to a device, an image processing method, a display device, and an electronic device.

テレビ画像を表示する画像表示装置は、CRTを主流として進歩してきたため、各種規格もCRTに準拠するものが多い。その中でγ変換と呼ばれる処理がある。CRTの三色の蛍光体は、入力した映像信号電圧に比例して発光せず、入力信号と光出力の関係は非直線性を持っている。この特性をγ特性と呼び、CRTの非直線性を受像器で補正すると受像器が複雑・高価になるので現在のテレビ方式では、送信側でγ補正した映像信号を送信している。   Since image display devices that display television images have progressed with CRT as the mainstream, various standards are often compliant with CRT. Among them, there is a process called γ conversion. The three color phosphors of CRT do not emit light in proportion to the input video signal voltage, and the relationship between the input signal and the light output is non-linear. This characteristic is called a γ characteristic, and if the non-linearity of the CRT is corrected by the receiver, the receiver becomes complicated and expensive. Therefore, in the current television system, a video signal corrected by γ is transmitted on the transmission side.

コンピュータディスプレイの分野でもCRTが主流であったため、コンピュータ本体から出力される表示データは、コンピュータ本体内部で予めγ補正されて出力される。近年、フラットパネルディスプレイと呼ばれる薄型の表示装置は、発光体としてLED、プラズマ、EL等の発光素子を用いている。これらの発光素子は、CRTと異なり、入力信号と光出力の関係はほぼ直線的であり、CRTのような非直線性がない。従って、γ補正された映像信号を入出力特性が直線的である表示装置で表示する場合には、逆γ補正を行って表示素子の特性に合わせる必要がある。   Since CRT has been the mainstream in the field of computer displays, display data output from the computer main body is output after being γ-corrected in advance inside the computer main body. In recent years, thin display devices called flat panel displays use light emitting elements such as LEDs, plasma, and EL as light emitters. In these light emitting elements, unlike a CRT, the relationship between an input signal and an optical output is almost linear and does not have non-linearity like a CRT. Therefore, when displaying a γ-corrected video signal on a display device whose input / output characteristics are linear, it is necessary to perform inverse γ correction to match the characteristics of the display element.

従来、逆γ補正の方法としては、例えば、(1)非線型なパルス幅変調を用いる方法(例えば、特許文献1参照)、(2)LUTを用いる方法(例えば、特許文献2参照)、(3)乗算器を用いる方法(例えば、特許文献3参照)、(4)折れ線近似する方法(例えば、特許文献4参照)等が公知である。   Conventionally, as a method of inverse γ correction, for example, (1) a method using nonlinear pulse width modulation (for example, refer to Patent Document 1), (2) a method using LUT (for example, refer to Patent Document 2), ( 3) A method using a multiplier (for example, see Patent Document 3), (4) a method for approximating a polygonal line (for example, see Patent Document 4), and the like are known.

特開平6−161384号公報JP-A-6-161384 特開平6−233131号公報JP-A-6-233131 特開平8−18826号公報JP-A-8-18826 特開平6−189160号公報JP-A-6-189160

しかしながら、上述の逆γ補正の方法では、(1)パネルの種類に応じてROMを用意しなければならないため回路が複雑となりコストが高くなる、(2)演算回路があるためリアルタイムでの補正が実現できない、(3)パラメータが多くその設定が複雑である等の問題がある。   However, in the above-described inverse γ correction method, (1) a ROM must be prepared according to the type of panel, which makes the circuit complicated and expensive. (2) Since there is an arithmetic circuit, correction in real time is possible. There are problems that cannot be realized, (3) there are many parameters, and the setting is complicated.

本発明は、上記に鑑みてなされたものであって、簡単かつ安価な回路構成で、デジタル画像データに対して所望の非線形変換を行うことが可能な画像処理装置、画像処理方法、表示装置、および電子機器を提供することを目的とする。   The present invention has been made in view of the above, and an image processing apparatus, an image processing method, a display apparatus, and the like that are capable of performing desired nonlinear conversion on digital image data with a simple and inexpensive circuit configuration, And an electronic device.

上述した課題を解決し、目的を達成するために、本発明は、輝度調整データに応じた最大入力電圧を生成する輝度調整部と、コントラスト調整データに基づいて、輝度調整部で生成された最大入力電圧の電圧幅を可変に設定して出力するコントラスト調整部と、コントラスト調整部から出力された電圧を用いて、デジタル画像データをアナログの電圧信号に変換するD/A変換部と、D/A変換部で生成された電圧信号をγ変換または逆γ変換する変換部と、を備え、コントラスト調整部は、互いに直列に配置されて輝度調整部で生成された最大入力電圧が両端間に印加されるとともに、当該最大入力電圧の電圧幅を決定する第1回路および第2回路と、第1回路に入力されるコントラスト調整データを反転して第2回路へ供給するインバータと、を具備し、第1回路は、直列に接続された複数の第1抵抗と、コントラスト調整データに基づいて、複数の第1抵抗の分圧により生成される複数の電位のうちの何れかを選択して出力する第1選択部と、を含み、第2回路は、直列に接続された複数の第2抵抗と、インバータにて反転されたコントラスト調整データに基づいて、複数の第2抵抗の分圧により生成される複数の電位のうちの何れかを選択して出力する第2選択部と、を含み、D/A変換部は、第1選択部から出力される第1出力電位が供給される第1配線と、第2選択部から出力される第2出力電位が供給される第2配線との間において、互いに直列に接続された複数の第3抵抗と、デジタル画像データに基づいて、複数の第3抵抗の分圧により生成される複数の電位のうちの何れかを選択して出力する第3選択部と、を含み、変換部は、第3選択部からの第3電位が出力される第3配線と、第1配線または第2配線との間において、互いに直列に接続された複数の第4抵抗と、γ調整データに基づいて、複数の第4抵抗の分圧により生成される複数の電位のうちの何れかを選択して出力する第4選択部と、を含むことを特徴とする。
In order to solve the above-described problems and achieve the object, the present invention provides a luminance adjustment unit that generates a maximum input voltage according to luminance adjustment data, and a maximum generated by the luminance adjustment unit based on contrast adjustment data. A contrast adjustment unit that variably sets and outputs the voltage width of the input voltage, a D / A conversion unit that converts digital image data into an analog voltage signal using the voltage output from the contrast adjustment unit, A conversion unit that performs γ conversion or inverse γ conversion on the voltage signal generated by the A conversion unit, and the contrast adjustment units are arranged in series with each other and the maximum input voltage generated by the luminance adjustment unit is applied between both ends. And a first circuit and a second circuit for determining the voltage width of the maximum input voltage, and an inverter for inverting the contrast adjustment data input to the first circuit and supplying the inverted data to the second circuit And the first circuit is one of a plurality of first resistors connected in series and a plurality of potentials generated by dividing the plurality of first resistors based on the contrast adjustment data. A second selection circuit for selecting and outputting the plurality of second resistors based on the plurality of second resistors connected in series and the contrast adjustment data inverted by the inverter. A second selection unit that selects and outputs any one of a plurality of potentials generated by the divided voltage, and the D / A conversion unit has a first output potential output from the first selection unit. Based on digital image data and a plurality of third resistors connected in series between the supplied first wiring and the second wiring supplied with the second output potential output from the second selection unit. And a plurality of potentials generated by the divided voltages of the plurality of third resistors. A third selection unit that selects and outputs either of the first wiring and the conversion unit between the third wiring from which the third potential from the third selection unit is output and the first wiring or the second wiring. And selecting and outputting any one of a plurality of fourth resistors connected in series with each other and a plurality of potentials generated by voltage division of the plurality of fourth resistors based on the γ adjustment data. And a selection unit .

これにより、デジタル画像データに対して、簡単なパラメータである調整データに基づいて、抵抗等の線形素子を含むアナログ非線形回路で非線形変換を施すことができ、簡単かつ安価なアナログ回路で、デジタル画像データに対して所望の非線形変換を行うことができる。この結果、簡単かつ安価な回路構成で、デジタル画像データに対して所望の非線形変換を行うことが可能な画像処理装置を提供することができる。   As a result, non-linear conversion can be performed on the digital image data with an analog non-linear circuit including a linear element such as a resistor on the basis of adjustment data that is a simple parameter, and the digital image can be obtained with a simple and inexpensive analog circuit. A desired non-linear transformation can be performed on the data. As a result, it is possible to provide an image processing apparatus capable of performing desired nonlinear conversion on digital image data with a simple and inexpensive circuit configuration.

また、本発明の好ましい態様によれば、前記非線形変換手段は、前記デジタル画像データに対して、γ調整データに基づいて、γ変換/逆γ変換を施すことが望ましい。これにより、抵抗等の線形素子を含むアナログ非線形回路でγ変換/逆γ変換を施すことができる。   According to a preferred aspect of the present invention, it is desirable that the non-linear conversion means performs γ conversion / inverse γ conversion on the digital image data based on γ adjustment data. Thereby, γ conversion / inverse γ conversion can be performed by an analog nonlinear circuit including a linear element such as a resistor.

また、本発明の好ましい態様によれば、前記デジタル画像データの最大輝度値を輝度調整データに基づいて設定する、線形素子を含むアナログ回路からなる輝度調整手段と、前記デジタル画像データのコントラストをコントラスト調整データに基づいて設定する、線形素子を含むアナログ回路からなるコントラスト調整手段と、を備えたことが望ましい。これにより、線形素子を含むアナログ回路で、デジタル画像データの輝度調整やコントラスト調整を行って、輝度・コントラストを独立にコントロールすることができ、総合的な画質調整を最小限のパラメータで実現することができる。   According to a preferred aspect of the present invention, the luminance adjustment means comprising an analog circuit including a linear element that sets the maximum luminance value of the digital image data based on the luminance adjustment data, and the contrast of the digital image data is contrasted. It is desirable to include a contrast adjusting unit that is set based on the adjustment data and includes an analog circuit including a linear element. This enables analog circuits including linear elements to adjust the brightness and contrast of digital image data and control brightness and contrast independently, and achieve comprehensive image quality adjustment with minimum parameters. Can do.

また、本発明の好ましい態様によれば、前記輝度調整手段は、前記デジタル画像データの最大輝度値に対応する最大電圧値を、前記輝度調整データに基づいて設定し、前記コントラスト調整手段は、前記デジタル画像データのコントラストに対応する電圧幅を、前記コントラスト調整データに基づいて設定し、前記非線形変換手段は、前記デジタル画像データに応じた電圧値に対して、前記γ調整データに基づいてγ変換/逆γ変換を施すことが望ましい。これにより、液晶パネル、プラズマパネル、フィールドエミッションパネル等の電圧駆動型の表示パネルに画像を表示する場合に、高画質な画像を表示することができる。   Further, according to a preferred aspect of the present invention, the brightness adjustment means sets a maximum voltage value corresponding to the maximum brightness value of the digital image data based on the brightness adjustment data, and the contrast adjustment means A voltage width corresponding to the contrast of the digital image data is set based on the contrast adjustment data, and the nonlinear conversion means performs γ conversion based on the γ adjustment data for a voltage value corresponding to the digital image data. / It is desirable to perform inverse γ conversion. Accordingly, when an image is displayed on a voltage-driven display panel such as a liquid crystal panel, a plasma panel, or a field emission panel, a high-quality image can be displayed.

また、本発明の好ましい態様によれば、前記輝度調整手段は、前記デジタル画像データの最大輝度値に対応する最大電流値を、前記輝度調整データに基づいて設定し、前記コントラスト調整手段は、前記デジタル画像データのコントラストに対応する電流幅を、前記コントラスト調整データに基づいて設定し、前記非線形変換手段は、前記デジタル画像データに応じた電流値に対して、前記γ調整データに基づいてγ変換/逆γ変換を施すことが望ましい。これにより、有機ELパネル、LEDパネル等の電流駆動型の表示パネルに画像を表示する場合に、高画質な画像を表示することができる。   Further, according to a preferred aspect of the present invention, the brightness adjustment means sets a maximum current value corresponding to the maximum brightness value of the digital image data based on the brightness adjustment data, and the contrast adjustment means A current width corresponding to the contrast of the digital image data is set based on the contrast adjustment data, and the non-linear conversion means performs γ conversion based on the γ adjustment data for a current value corresponding to the digital image data. / It is desirable to perform inverse γ conversion. Thereby, when displaying an image on a current-driven display panel such as an organic EL panel or an LED panel, a high-quality image can be displayed.

また、本発明の好ましい態様によれば、前記輝度調整部は、高位側電位が供給される第1電源線と、低位側電位が供給される第2電源線との間において、互いに直列に接続された複数の第5抵抗と、輝度調整データに基づいて、複数の第5抵抗の分圧により生成される複数の電位のうちの何れかを選択して出力する第5選択部と、を含むことが望ましい。より具体的には、前記第5選択部は、複数の第5抵抗に各々接続されており、輝度調整データに基づいて、複数の第5抵抗の分圧出力を選択する複数のアナログスイッチを含むことが望ましい。これにより、抵抗とアナログスイッチとからなる簡単かつ安価なアナログ回路により輝度調整を行うことができる。
Further, according to a preferred aspect of the present invention, the brightness adjusting unit is connected in series between the first power supply line to which the higher potential is supplied and the second power supply line to which the lower potential is supplied. And a fifth selection unit that selects and outputs any one of the plurality of potentials generated by the divided voltages of the plurality of fifth resistors based on the brightness adjustment data. It is desirable. More specifically, the fifth selection unit is connected to a plurality of fifth resistors, and includes a plurality of analog switches for selecting a divided voltage output of the plurality of fifth resistors based on luminance adjustment data. It is desirable. As a result, the brightness can be adjusted with a simple and inexpensive analog circuit comprising a resistor and an analog switch.

また、本発明の好ましい態様によれば、前記コントラスト調整部における前記第1選択部は、複数の第1抵抗に各々接続されており、コントラスト調整データに基づいて、複数の第1抵抗の分圧出力を選択する複数のアナログスイッチを含む一方、第2選択部は、複数の第2抵抗に各々接続されており、インバータにて反転されたコントラスト調整データに基づいて、複数の第2抵抗の分圧出力を選択する複数のアナログスイッチを含むことが望ましい。これにより、抵抗とアナログスイッチとからなる簡単かつ安価なアナログ回路によりコントラスト調整を行うことができる。
According to a preferred aspect of the present invention, the first selection unit in the contrast adjustment unit is connected to a plurality of first resistors, respectively, and the divided voltages of the plurality of first resistors are based on the contrast adjustment data. While the second selection unit includes a plurality of analog switches for selecting an output, the second selection unit is connected to each of the plurality of second resistors. Based on the contrast adjustment data inverted by the inverter, the second selection unit distributes the second resistors. It is desirable to include a plurality of analog switches that select the pressure output. Thereby, contrast adjustment can be performed by a simple and inexpensive analog circuit including a resistor and an analog switch.

また、本発明の好ましい態様によれば、前記変換部における第4選択部は、複数の第4抵抗に各々接続されており、γ調整データに基づいて、複数の第4抵抗の分圧出力を選択する複数のアナログスイッチを含むことが望ましい。これにより、抵抗とアナログスイッチとからなる簡単かつ安価なアナログ回路によりγ調整を行うことができる。
According to a preferred aspect of the present invention, the fourth selection unit in the conversion unit is connected to each of a plurality of fourth resistors, and outputs a divided voltage output of the plurality of fourth resistors based on the γ adjustment data. It is desirable to include a plurality of analog switches to select. Thereby, γ adjustment can be performed by a simple and inexpensive analog circuit including a resistor and an analog switch.

また、本発明の好ましい態様によれば、請求項1から5のいずれか1つに記載の画像処理装置を表示装置に搭載することが望ましい。これにより、簡単かつ安価な回路構成で、デジタル画像データに対して所望の非線形変換を行うことが可能な画像処理装置を搭載した表示装置を提供することができる。
According to a preferred aspect of the present invention, it is desirable to mount the image processing device according to any one of claims 1 to 5 on a display device. Accordingly, it is possible to provide a display device equipped with an image processing device capable of performing desired nonlinear conversion on digital image data with a simple and inexpensive circuit configuration.

また、本発明の好ましい態様によれば、請求項に記載の表示装置を電子機器に搭載することが望ましい。これにより、簡単かつ安価な回路構成で、デジタル画像データに対して所望の非線形変換を行うことが可能な画像処理装置を搭載した電子機器を提供することができる。
According to a preferred aspect of the present invention, it is desirable to mount the display device according to claim 7 on an electronic device. Accordingly, it is possible to provide an electronic apparatus equipped with an image processing apparatus capable of performing desired nonlinear conversion on digital image data with a simple and inexpensive circuit configuration.

上述した課題を解決し、目的を達成するために、本発明は、入力されるデジタル画像データに対して、調整データに基づいて、線形素子を含むアナログ非線形回路で非線形変換を施してアナログ信号として出力する非線形変換工程を含むことを特徴とする。   In order to solve the above-described problems and achieve the object, the present invention performs non-linear conversion on an input digital image data by an analog non-linear circuit including a linear element based on adjustment data as an analog signal. A non-linear conversion step for outputting is included.

これにより、デジタル画像データに対して、簡単なパラメータである調整データに基づいて、抵抗等の線形素子を含むアナログ非線形回路で非線形変換を施すことができ、簡単かつ安価なアナログ回路で、デジタル画像データに対して所望の非線形変換を行うことができる。この結果、簡単かつ安価な回路構成で、デジタル画像データに対して所望の非線形変換を行うことが可能な画像処理方法を提供することができる。   As a result, non-linear conversion can be performed on the digital image data with an analog non-linear circuit including a linear element such as a resistor on the basis of adjustment data that is a simple parameter, and the digital image can be obtained with a simple and inexpensive analog circuit. A desired non-linear transformation can be performed on the data. As a result, it is possible to provide an image processing method capable of performing desired nonlinear conversion on digital image data with a simple and inexpensive circuit configuration.

また、本発明の好ましい態様によれば、前記非線形変換工程では、前記デジタル画像データに対して、γ調整データに基づいて、γ変換/逆γ変換を施すことが望ましい。これにより、抵抗等の線形素子を含むアナログ非線形回路でγ変換/逆γ変換を施すことができる。   According to a preferred aspect of the present invention, in the nonlinear conversion step, it is desirable to perform γ conversion / inverse γ conversion on the digital image data based on γ adjustment data. Thereby, γ conversion / inverse γ conversion can be performed by an analog nonlinear circuit including a linear element such as a resistor.

また、本発明の好ましい態様によれば、前記デジタル画像データの最大輝度値を、輝度調整データに基づいて線形素子を含むアナログ回路で設定する輝度調整工程と、前記デジタル画像データのコントラストを、コントラスト調整データに基づいて線形素子を含むアナログ回路で設定するコントラスト調整工程と、を含むことが望ましい。これにより、線形素子を含むアナログ回路で、デジタル画像データの輝度調整やコントラスト調整を行って、輝度・コントラストを独立にコントロールすることができ、総合的な画質調整を最小限のパラメータで実現することができる。   Further, according to a preferred aspect of the present invention, a brightness adjustment step of setting a maximum brightness value of the digital image data by an analog circuit including a linear element based on the brightness adjustment data, and a contrast of the digital image data It is desirable to include a contrast adjustment step that is set by an analog circuit including a linear element based on the adjustment data. This enables analog circuits including linear elements to adjust the brightness and contrast of digital image data and control brightness and contrast independently, and achieve comprehensive image quality adjustment with minimum parameters. Can do.

また、本発明の好ましい態様によれば、前記輝度調整工程では、前記デジタル画像データの最大輝度値に対応する最大電圧値を、前記輝度調整データに基づいて設定し、前記コントラスト調整工程では、前記デジタル画像データのコントラストに対応する電圧幅を、前記コントラスト調整データに基づいて設定し、前記非線形変換工程では、前記デジタル画像データに応じた電圧値に対して、前記γ調整データに基づいてγ変換/逆γ変換を施すことが望ましい。これにより、液晶パネル、プラズマパネル、フィールドエミッションパネル等の電圧駆動型の表示パネルに画像を表示する場合に、高画質な画像を表示することができる。   According to a preferred aspect of the present invention, in the luminance adjustment step, a maximum voltage value corresponding to a maximum luminance value of the digital image data is set based on the luminance adjustment data, and in the contrast adjustment step, A voltage width corresponding to the contrast of the digital image data is set based on the contrast adjustment data. In the nonlinear conversion step, γ conversion is performed on the voltage value corresponding to the digital image data based on the γ adjustment data. / It is desirable to perform inverse γ conversion. Accordingly, when an image is displayed on a voltage-driven display panel such as a liquid crystal panel, a plasma panel, or a field emission panel, a high-quality image can be displayed.

また、本発明の好ましい態様によれば、前記輝度調整工程では、前記デジタル画像データの最大輝度値に対応する最大電流値を、前記輝度調整データに基づいて設定し、前記コントラスト調整工程では、前記デジタル画像データのコントラストに対応する電流幅を、前記コントラスト調整データに基づいて設定し、前記非線形変換工程では、前記デジタル画像データに応じた電流値に対して、前記γ調整データに基づいてγ変換/逆γ変換を施すことが望ましい。これにより、有機ELパネル、LEDパネル等の電流駆動型の表示パネルに画像を表示する場合に、高画質な画像を表示することができる。   According to a preferred aspect of the present invention, in the luminance adjustment step, a maximum current value corresponding to a maximum luminance value of the digital image data is set based on the luminance adjustment data, and in the contrast adjustment step, A current width corresponding to the contrast of the digital image data is set based on the contrast adjustment data, and in the non-linear conversion step, γ conversion is performed on the current value corresponding to the digital image data based on the γ adjustment data. / It is desirable to perform inverse γ conversion. Thereby, when displaying an image on a current-driven display panel such as an organic EL panel or an LED panel, a high-quality image can be displayed.

以下、この発明につき図面を参照しつつ詳細に説明する。なお、この実施例によりこの発明が限定されるものではない。また、下記実施例における構成要素には、当業者が容易に想定できるもの或いは実質的に同一のものが含まれる。   Hereinafter, the present invention will be described in detail with reference to the drawings. Note that the present invention is not limited to the embodiments. In addition, constituent elements in the following embodiments include those that can be easily assumed by those skilled in the art or those that are substantially the same.

図1は、本発明の実施例1に係る画像処理装置を適用した表示装置100の構成を示すブロック図である。同図に示す表示装置100は、アナログ画像信号入力端子101と、デジタル画像信号入力端子102と、A/D変換部103と、画素変換部104と、逆γ補正部105と、表示パネル駆動部106と、電圧駆動型表示パネル107と、操作部108と、コントローラ109とを備えている。   FIG. 1 is a block diagram illustrating a configuration of a display device 100 to which an image processing device according to a first embodiment of the present invention is applied. The display device 100 shown in the figure includes an analog image signal input terminal 101, a digital image signal input terminal 102, an A / D conversion unit 103, a pixel conversion unit 104, an inverse γ correction unit 105, and a display panel drive unit. 106, a voltage-driven display panel 107, an operation unit 108, and a controller 109.

コントローラ109は、操作部108から入力される操作指示に基づいて、表示装置100の各部を制御する。操作部108は、各種キーを備えたユーザインターフェースである。アナログ画像信号入力端子101には、アナログ画像信号が入力される。また、デジタル画像信号入力端子102には、デジタル画像信号(例えば、4ビットデータ)が入力されて、画素変換部104に出力される。   The controller 109 controls each unit of the display device 100 based on an operation instruction input from the operation unit 108. The operation unit 108 is a user interface including various keys. An analog image signal is input to the analog image signal input terminal 101. A digital image signal (for example, 4-bit data) is input to the digital image signal input terminal 102 and is output to the pixel conversion unit 104.

A/D変換部103は、入力されるアナログ画像信号をデジタル画像信号(例えば、4ビットデータ)に変換して、画素変換部104に出力する。画素変換部104は、入力されるデジタル画像信号(以下、「デジタル画像信号」を、単に「画像データ」と称する)が、インターレース信号の場合にはプログレッシブ信号に変換し、さらに、水平及び垂直方向の画素数を電圧駆動型表示パネル107の表示画素数に変換して、逆γ補正部105に出力する。   The A / D conversion unit 103 converts the input analog image signal into a digital image signal (for example, 4-bit data) and outputs the digital image signal to the pixel conversion unit 104. The pixel conversion unit 104 converts an input digital image signal (hereinafter, “digital image signal” is simply referred to as “image data”) into a progressive signal in the case of an interlaced signal, and further, in the horizontal and vertical directions. Are converted into the number of display pixels of the voltage-driven display panel 107 and output to the inverse γ correction unit 105.

逆γ補正部105は、入力される画像データに対して、コントローラ109から入力されるγ調整データに基づいて逆γ補正を施して表示パネル駆動部106に出力する。この逆γ補正部105は、コントローラ109から入力される輝度調整データ(3bit)に応じて輝度調整を行う輝度調整部201と、コントローラ109から入力されるコントラスト調整データ(3bit)に応じてコントラスト調整を行うコントラスト調整部202と、コントローラ109から入力されるγ調整データに応じて逆γ補正を行うγ近似部203とを備えている。   The inverse γ correction unit 105 performs inverse γ correction on the input image data based on the γ adjustment data input from the controller 109 and outputs the corrected image data to the display panel drive unit 106. The inverse γ correction unit 105 includes a luminance adjustment unit 201 that performs luminance adjustment in accordance with luminance adjustment data (3 bits) input from the controller 109 and a contrast adjustment in accordance with contrast adjustment data (3 bits) input from the controller 109. And a γ approximation unit 203 that performs inverse γ correction in accordance with γ adjustment data input from the controller 109.

表示パネル駆動部106は、逆γ補正部105から入力される画像データに基づいて、電圧駆動型表示パネル107を電圧駆動して画像を表示する。電圧駆動型表示パネル107は、電圧駆動される表示パネルからなり、例えば、液晶パネル、プラズマパネル、FED(ライトエミッション)パネル等で構成されている。   The display panel driving unit 106 drives the voltage driven display panel 107 based on the image data input from the inverse γ correction unit 105 to display an image. The voltage-driven display panel 107 is a voltage-driven display panel, and includes, for example, a liquid crystal panel, a plasma panel, an FED (light emission) panel, and the like.

図2は、図1の逆γ補正部105の等価回路を示している。図3は、輝度調整・コントラスト調整・γ調整を説明するための説明図である。図2において、輝度調整部201は、輝度調整データ(3bit)に応じて、最大輝度(最大入力電圧)を決定する。コントラスト調整部202は、コントラスト調整データ(3bit)に応じてコントラスト(電圧幅)を決定する。γ近似部203は、コントローラ109から入力されるγ調整データに応じて、画像データに対して逆γ補正を行う。   FIG. 2 shows an equivalent circuit of the inverse γ correction unit 105 of FIG. FIG. 3 is an explanatory diagram for explaining brightness adjustment, contrast adjustment, and γ adjustment. In FIG. 2, the luminance adjustment unit 201 determines the maximum luminance (maximum input voltage) according to the luminance adjustment data (3 bits). The contrast adjustment unit 202 determines the contrast (voltage width) according to the contrast adjustment data (3 bits). The γ approximation unit 203 performs inverse γ correction on the image data in accordance with the γ adjustment data input from the controller 109.

図4は、ガンマ近似部203の等価回路を示す図である。ガンマ近似部203は、入力電圧E、出力電圧Voutとすると、図4の如き等価回路で表すことができる。図4において、その出力電圧Voutは、下式(1)の如く表すことができる。   FIG. 4 is a diagram illustrating an equivalent circuit of the gamma approximation unit 203. Assuming that the input voltage E and the output voltage Vout are the gamma approximation unit 203, the gamma approximation unit 203 can be represented by an equivalent circuit as shown in FIG. In FIG. 4, the output voltage Vout can be expressed as in the following formula (1).

Figure 0004507633
Figure 0004507633

図5は、γ特性曲線の一例を示す図である。同図では、4種類のγ特性曲線を示しており、a0はa=0.1,a1はa=0.25,a2はa=0.45、CRT(γ=2.2)のγ特性曲線を示している。ここで、a=0.5以下(γ=1以下)が逆γ変換、a=0.5以上(γ=1以上)がγ変換となる。上記式(1)の「a」のパラメータを設定することにより、所望のγ/逆γ補正を行うことができる。   FIG. 5 is a diagram illustrating an example of a γ characteristic curve. In the figure, four types of γ characteristic curves are shown, where a0 is a = 0.1, a1 is a = 0.25, a2 is a = 0.45, and CRT (γ = 2.2) γ characteristics. A curve is shown. Here, a = 0.5 or less (γ = 1 or less) is inverse γ conversion, and a = 0.5 or more (γ = 1 or more) is γ conversion. By setting the parameter “a” in the above equation (1), desired γ / inverse γ correction can be performed.

図6は、逆γ補正部105の具体的な回路構成を示す図である。図6において、輝度調整部201は、輝度調整手段VR4と、トランジスタQ9と、プルダウン抵抗R1とを備えている。輝度調整手段VR4は、入力電圧Vccを最大輝度に対応する最大電圧に変換してトランジスタQ9を介してコントラスト調整部202に出力する。   FIG. 6 is a diagram illustrating a specific circuit configuration of the inverse γ correction unit 105. In FIG. 6, the brightness adjusting unit 201 includes brightness adjusting means VR4, a transistor Q9, and a pull-down resistor R1. The luminance adjusting unit VR4 converts the input voltage Vcc into a maximum voltage corresponding to the maximum luminance and outputs the converted voltage to the contrast adjusting unit 202 via the transistor Q9.

図7は、輝度調整手段VR4の具体的な回路構成例を示す図である。輝度調整手段VR4は、図7に示すように、直列接続された抵抗R0〜R6と、各抵抗R0〜R6の両端にその入力端子が接続されたアナログスイッチSW1〜SW4と、アナログスイッチSW1〜SW4の出力端子にその入力端子が接続されたアナログスイッチSW11,12と、アナログスイッチSW11,12の出力端子にその入力端子が接続されたアナログスイッチSW21とを備えている。   FIG. 7 is a diagram showing a specific circuit configuration example of the brightness adjusting means VR4. As shown in FIG. 7, the brightness adjusting means VR4 includes resistors R0 to R6 connected in series, analog switches SW1 to SW4 whose input terminals are connected to both ends of the resistors R0 to R6, and analog switches SW1 to SW4. Analog switches SW11 and SW12 whose input terminals are connected to the output terminals of the analog switches SW11 and 12, and analog switches SW21 whose input terminals are connected to the output terminals of the analog switches SW11 and SW12.

アナログスイッチSW1〜4、SW11,12、SW21には、コントローラ109からそれぞれ、3ビットの輝度調整データのD0(LSB)、D1、D2(MSB)がSW信号として供給され、一方の入力端子の出力が選択されて出力される。図8は、アナログスイッチSWの具体的な回路構成例を示す図である。アナログスイッチSWは、輝度調整データDとして、「0」が入力された場合には「A入力」を、「1」が入力された場合には「B入力」を出力する。   The analog switches SW1 to SW4, SW11, SW12 and SW21 are supplied with D0 (LSB), D1 and D2 (MSB) of 3-bit brightness adjustment data from the controller 109 as SW signals, respectively, and the output of one input terminal Is selected and output. FIG. 8 is a diagram illustrating a specific circuit configuration example of the analog switch SW. As the brightness adjustment data D, the analog switch SW outputs “A input” when “0” is input, and “B input” when “1” is input.

図7の輝度調整手段VR4において、R0〜R6の総抵抗値を100Ω、各R0〜R6をそれぞれ抵抗値14.3KΩとした場合、3bitの輝度調整用データD0〜D2を入力することにより、入力電圧Vcc(例えば、15V)を7等分した電圧値が輝度調整データに応じて、トランジスタQ9のゲートに印加される。なお、総抵抗値は、抵抗に印加する電圧値から適切な値を決定することができる。   In the brightness adjusting unit VR4 of FIG. 7, when the total resistance value of R0 to R6 is 100Ω and each of R0 to R6 is 14.3KΩ, the input is performed by inputting 3 bits of brightness adjustment data D0 to D2. A voltage value obtained by dividing the voltage Vcc (for example, 15V) into seven equal parts is applied to the gate of the transistor Q9 according to the luminance adjustment data. The total resistance value can be determined as an appropriate value from the voltage value applied to the resistance.

トランジスタQ9のゲートの出力は、ソースフォロワであるので、抵抗R1端の出力電圧は、ゲート電圧から閾値電圧Vthを減じた電圧値にほぼ等しい値となる。この場合、ソースフォロワの出力電圧は、略0V〜12Vの間で変化する。このソースフォロワの出力電圧値でγ変換出力の最大値、すなわち最大輝度を決定する。このソースフォロワの出力電圧は、コントラスト調整部202の両端に印加される。   Since the output of the gate of the transistor Q9 is a source follower, the output voltage at the end of the resistor R1 is approximately equal to the voltage value obtained by subtracting the threshold voltage Vth from the gate voltage. In this case, the output voltage of the source follower varies between approximately 0V and 12V. The maximum value of the γ conversion output, that is, the maximum luminance is determined by the output voltage value of the source follower. The output voltage of the source follower is applied to both ends of the contrast adjustment unit 202.

コントラスト調整部202は、輝度調整部201の出力電圧の電圧幅を決定するコントラスト調整手段VR5,VR6を有している。図9は、コントラスト調整手段VR5,VR6の構成を示す図である。コントラスト調整手段VR5,VR6は、図9に示すように、直列接続された抵抗Rx0〜Rx6と、各抵抗Rx0〜Rx6の両端にその入力端子が接続されたアナログスイッチSW1〜SW4と、アナログスイッチSW1〜SW4の出力端子にその入力端子が接続されたアナログスイッチSW11,12と、アナログスイッチSW11,12の出力端子にその入力端子が接続されたアナログスイッチSW21とを備えている。また、コントラスト調整手段VR5,VR6は、直列接続された抵抗Ry0〜Ry6と、各抵抗Ry0〜Ry6の両端にその入力端子が接続されたアナログスイッチSW5〜SW8と、アナログスイッチSW5〜SW8の出力端子にその入力端子が接続されたアナログスイッチSW13,14と、アナログスイッチSW13,14の出力端子にその入力端子が接続されたアナログスイッチSW22と、3ビットの輝度調整データのD0(LSB)、D1、D2(MSB)をそれぞれ反転させるインバータINV1,2,3とを備えている。アナログスイッチSWの構成は、上記図8で示した構成と同様である。   The contrast adjustment unit 202 includes contrast adjustment units VR5 and VR6 that determine the voltage width of the output voltage of the luminance adjustment unit 201. FIG. 9 is a diagram showing the configuration of the contrast adjusting means VR5 and VR6. As shown in FIG. 9, the contrast adjusting units VR5 and VR6 include resistors Rx0 to Rx6 connected in series, analog switches SW1 to SW4 whose input terminals are connected to both ends of the resistors Rx0 to Rx6, and an analog switch SW1. To SW4, analog switches SW11 and SW12 whose input terminals are connected to each other, and analog switches SW21 whose input terminals are connected to the output terminals of the analog switches SW11 and SW12. Further, the contrast adjusting means VR5 and VR6 include resistors Ry0 to Ry6 connected in series, analog switches SW5 to SW8 whose input terminals are connected to both ends of the resistors Ry0 to Ry6, and output terminals of the analog switches SW5 to SW8. Analog switches SW13, 14 having their input terminals connected to each other, analog switches SW22 having their input terminals connected to the output terminals of the analog switches SW13, 14, and D0 (LSB), D1, 3-bit luminance adjustment data. Inverters INV1, 2, and 3 for inverting D2 (MSB) are provided. The configuration of the analog switch SW is the same as that shown in FIG.

アナログスイッチSW1〜4、SW11,12、SW21には、コントローラ109からそれぞれ、3ビットのコントラスト調整データのD0(LSB)、D1、D2(MSB)がSW信号として供給され、その一方の入力端子の出力が選択されて出力される。また、アナログスイッチSW5〜8、SW13,14、SW22には、コントローラ109からそれぞれ供給される3ビットのコントラスト調整データD0(LSB)、D1、D2(MSB)がインバータINV1,2,3で反転されたSW信号が供給され、その一方の入力端子の出力が選択されて出力される。   The analog switches SW1 to SW4, SW11, SW12, and SW21 are supplied with 3 bits of contrast adjustment data D0 (LSB), D1, and D2 (MSB) from the controller 109 as SW signals, respectively, Output is selected and output. In addition, 3-bit contrast adjustment data D0 (LSB), D1, and D2 (MSB) supplied from the controller 109 are inverted by the inverters INV1, 2, and 3 to the analog switches SW5 to 8, SW13, 14, and SW22, respectively. The SW signal is supplied, and the output of one of the input terminals is selected and output.

図9において、抵抗Rx0〜Rx6、抵抗Ry0〜Ry6を全て同じ抵抗値とすると、輝度調整手段VR5,6の出力電圧は、0−12(V)、0.86−11.14(V)、3.44−8.56(V)、4.37−7(V)、5.16−6.84(V)の電圧幅で変化する。この電圧幅は、輝度の変化幅を決定しているのでコントラストの変化に対応している。   In FIG. 9, when the resistors Rx0 to Rx6 and the resistors Ry0 to Ry6 are all set to the same resistance value, the output voltages of the brightness adjusting means VR5 and 6 are 0-12 (V), 0.86-11.14 (V), It changes with a voltage width of 3.44-8.56 (V), 4.37-7 (V), 5.16-6.84 (V). This voltage width corresponds to the change in contrast because the change width of the luminance is determined.

γ近似部203は、画像データをアナログの電圧信号に変換するD/A変換手段(Rx_R1−x)と、この画像データに応じたアナログの電圧信号をγ変換するγ変換手段Raと、トランジスタQ10と、プルダウン抵抗R2を有している。図10は、D/A変換手段(Rx_R1−x)の具体的な回路構成例を示す図である。D/A変換手段(Rx_R1−x)は、図10に示すように、直列接続された抵抗R0〜R14と、各抵抗R0〜R14の両端にその入力端子が接続されたアナログスイッチSW1〜SW8と、アナログスイッチSW1〜SW8の出力端子にその入力端子が接続されたアナログスイッチSW11〜14と、アナログスイッチSW11〜14の出力端子にその入力端子が接続されたアナログスイッチSW21,22と、アナログスイッチSW21,22の出力端子にその入力端子が接続されたアナログスイッチSW31と備えている。アナログスイッチSWの構成は、上記図8で示した構成と同様である。   The γ approximation unit 203 includes a D / A conversion unit (Rx_R1-x) that converts image data into an analog voltage signal, a γ conversion unit Ra that γ-converts an analog voltage signal corresponding to the image data, and a transistor Q10. And a pull-down resistor R2. FIG. 10 is a diagram illustrating a specific circuit configuration example of the D / A conversion means (Rx_R1-x). As shown in FIG. 10, the D / A conversion means (Rx_R1-x) includes resistors R0 to R14 connected in series and analog switches SW1 to SW8 whose input terminals are connected to both ends of each of the resistors R0 to R14. The analog switches SW11 to SW14 whose input terminals are connected to the output terminals of the analog switches SW1 to SW8, the analog switches SW21 and 22 whose input terminals are connected to the output terminals of the analog switches SW11 to 14, and the analog switch SW21 , 22 and an analog switch SW31 having its input terminal connected to the output terminal. The configuration of the analog switch SW is the same as that shown in FIG.

アナログスイッチSW0〜14、SW11〜14、SW21,22,SW31には、画素変換回路103からそれぞれ、4ビットの画像データのD0(LSB)、D1、D2、D3(MSB)がSW信号として供給され、一方の入力端子の出力(電圧値)が選択されて、アナログの電圧信号が出力される。すなわち、このD/A変換手段(Rx_R1−x)では、コントラスト調整手段VR5,6から入力される入力電圧を14等分した電圧値が画像データに応じて、γ変換手段Raに出力される。   4-bit image data D0 (LSB), D1, D2, and D3 (MSB) are supplied as SW signals from the pixel conversion circuit 103 to the analog switches SW0 to SW14, SW11 to 14, SW21, 22 and SW31, respectively. The output (voltage value) of one input terminal is selected, and an analog voltage signal is output. That is, in this D / A conversion means (Rx_R1-x), a voltage value obtained by dividing the input voltage input from the contrast adjustment means VR5, 6 into 14 equal parts is output to the γ conversion means Ra according to the image data.

図11は、γ変換手段Raの具体的な回路構成例を示す図である。γ変換手段Raは、図11に示すように、直列接続された抵抗R0〜R6と、各抵抗R0〜R6の両端にその入力端子が接続されたアナログスイッチSW1〜SW4と、アナログスイッチSW1〜SW4の出力端子にその入力端子が接続されたアナログスイッチSW11,12と、アナログスイッチSW11,12の出力端子にその入力端子が接続されたアナログスイッチSW21とを備えており、抵抗R0の接地側がアナログスイッチSW21の出力端子に接続されている。   FIG. 11 is a diagram showing a specific circuit configuration example of the γ conversion means Ra. As shown in FIG. 11, the γ conversion means Ra includes resistors R0 to R6 connected in series, analog switches SW1 to SW4 having input terminals connected to both ends of the resistors R0 to R6, and analog switches SW1 to SW4. The analog switch SW11, 12 whose input terminal is connected to the output terminal of the analog switch SW11, and the analog switch SW21 whose input terminal is connected to the output terminal of the analog switch SW11, 12 are provided, and the ground side of the resistor R0 is the analog switch It is connected to the output terminal of SW21.

γ変換手段RaのアナログスイッチSW1〜4、SW11,12、SW21には、コントローラ109からそれぞれ、3ビットのγ調整データのD0(LSB)、D1、D2(MSB)がSW信号として供給され、その一方の入力端子の出力が選択されて出力される。γ変換手段Raに入力されるγ調整データを変更することにより、γ特性カーブを変えることができる。γ変換手段Raでは、入力電圧を7等分した電圧値がγ調整データに応じて、トランジスタQ10のゲートに印加される。トランジスタQ10のゲートの出力は、ソースフォロワであるので、抵抗R2端の電圧は、ゲート電圧から閾値電圧Vthを減じた電圧にほぼ等しい値となる。γ変換手段Raの出力電圧はトランジスタQ10を介して、Voutとして後段の表示パネル駆動部106に出力される。   The analog switches SW1 to SW4, SW11, SW12 and SW21 of the γ conversion means Ra are respectively supplied with 3 bits of γ adjustment data D0 (LSB), D1 and D2 (MSB) as SW signals from the controller 109. The output of one input terminal is selected and output. The γ characteristic curve can be changed by changing the γ adjustment data input to the γ converting means Ra. In the γ conversion means Ra, a voltage value obtained by dividing the input voltage into seven equal parts is applied to the gate of the transistor Q10 according to the γ adjustment data. Since the output of the gate of the transistor Q10 is a source follower, the voltage at the resistor R2 terminal is approximately equal to the voltage obtained by subtracting the threshold voltage Vth from the gate voltage. The output voltage of the γ conversion means Ra is output as Vout to the subsequent display panel driving unit 106 via the transistor Q10.

図12は、γ近似部203の抵抗とパラメータaの関係を説明するための図である。同図に示すように、図11に示すγ変換手段Raの抵抗R0〜R6を全て14kΩとした場合、γ調整データを「001」,「010」,「011」,「100」,「101」,「110」,「111」とすると、それぞれ、a=「0.143」,「0.286」,「0.428」,「0.571」,「0.714」,「0.857」,「1.000」を設定することができる。   FIG. 12 is a diagram for explaining the relationship between the resistance of the γ approximation unit 203 and the parameter a. As shown in FIG. 11, when all the resistors R0 to R6 of the γ converting means Ra shown in FIG. 11 are set to 14 kΩ, the γ adjustment data is “001”, “010”, “011”, “100”, “101”. , “110”, “111”, a = “0.143”, “0.286”, “0.428”, “0.571”, “0.714”, “0.857”, respectively. , “1.000” can be set.

以上説明したように、実施例1によれば、入力されるデジタル画像データに対して、調整データに基づいて、線形素子を含むアナログ非線形回路で逆γ変換(非線形変換)を施してアナログ信号として出力する逆γ補正部105を備えているので、デジタル画像データに対して、簡単なパラメータである調整データに基づいて、抵抗等の線形素子を含むアナログ非線形回路で逆γ変換(非線形変換)を施すことができ、簡単かつ安価なアナログ回路で、デジタル画像データに対して所望の逆γ変換(非線形変換)を行うことができる。   As described above, according to the first embodiment, the input digital image data is subjected to inverse γ conversion (nonlinear conversion) by an analog non-linear circuit including a linear element based on the adjustment data as an analog signal. Since the inverse γ correction unit 105 for output is provided, inverse γ conversion (nonlinear conversion) is performed on the digital image data by an analog nonlinear circuit including a linear element such as a resistor based on adjustment data that is a simple parameter. The desired inverse γ conversion (nonlinear conversion) can be performed on the digital image data with a simple and inexpensive analog circuit.

また、実施例1によれば、デジタル画像データの最大輝度値に対応する最大電圧値を、輝度調整データに基づいて設定する、線形素子を含むアナログ回路からなる輝度調整部201と、デジタル画像データのコントラストに対応する電圧幅をコントラスト調整データに基づいて設定する線形素子を含むアナログ回路からなるコントラスト調整部202とを備えているので、抵抗等の線形素子を含むアナログ回路で、デジタル画像データの輝度調整やコントラスト調整を行って、輝度・コントラストを独立にコントロールすることができ、総合的な画質調整を最小限のパラメータで実現することができる。また、液晶パネル、プラズマパネル、フィールドエミッションパネル等の電圧駆動型の表示パネルに画像を表示する場合に、高画質な画像を表示することができる。   Further, according to the first embodiment, the luminance adjustment unit 201 including an analog circuit including a linear element that sets a maximum voltage value corresponding to the maximum luminance value of the digital image data based on the luminance adjustment data, and the digital image data And a contrast adjustment unit 202 made of an analog circuit including a linear element that sets a voltage width corresponding to the contrast of the digital image data by using an analog circuit including a linear element such as a resistor. Brightness adjustment and contrast adjustment can be performed to control brightness and contrast independently, and comprehensive image quality adjustment can be realized with minimum parameters. In addition, when an image is displayed on a voltage-driven display panel such as a liquid crystal panel, a plasma panel, or a field emission panel, a high-quality image can be displayed.

また、実施例1によれば、輝度調整部201は、駆動電圧がその両端間に入力される、直列接続された複数の抵抗と、複数の抵抗に各々接続されており、コントローラ109から入力される輝度調整データに基づいて、複数の抵抗の分圧出力を選択する複数のアナログスイッチを備えているので、抵抗とアナログスイッチとからなる簡単かつ安価なアナログ回路により輝度調整を行うことができる。   Further, according to the first embodiment, the brightness adjusting unit 201 is connected to a plurality of resistors connected in series and a plurality of resistors to which driving voltage is input between both ends, and is input from the controller 109. Since the plurality of analog switches for selecting the divided voltage output of the plurality of resistors are provided based on the luminance adjustment data, the luminance adjustment can be performed by a simple and inexpensive analog circuit including the resistors and the analog switches.

また、実施例1によれば、コントラスト調整部202は、輝度調整部201の出力が入力される、直列接続された複数の抵抗と、複数の抵抗に各々接続されており、コントローラ109から入力されるコントラスト調整データに基づいて、複数の抵抗の分圧出力を選択する複数のアナログスイッチとを備えているので、抵抗とアナログスイッチとからなる簡単かつ安価なアナログ回路によりコントラスト調整を行うことができる。   Further, according to the first embodiment, the contrast adjustment unit 202 is connected to the plurality of resistors connected in series to which the output of the luminance adjustment unit 201 is input and the plurality of resistors, and is input from the controller 109. Since it has a plurality of analog switches that select the divided voltage output of a plurality of resistors based on contrast adjustment data, contrast adjustment can be performed by a simple and inexpensive analog circuit composed of resistors and analog switches. .

また、実施例1によれば、γ近似部204は、デジタル画像データを、輝度調整部201で設定された最大輝度値およびコントラスト調整部202で設定されたコントラストを有するアナログ信号に変換する、線形素子を含むアナログ回路からなるD/A変換手段と、このアナログ信号がその両端間に入力される、直列接続された複数の抵抗と、複数の抵抗に各々接続されており、コントローラ109から入力されるγ調整データに基づいて、複数の抵抗の分圧出力を選択する複数のアナログスイッチとを備えているので、抵抗とアナログスイッチとからなる簡単かつ安価なアナログ回路によりγ調整を行うことができる。   Further, according to the first embodiment, the γ approximation unit 204 converts the digital image data into an analog signal having the maximum luminance value set by the luminance adjustment unit 201 and the contrast set by the contrast adjustment unit 202. D / A conversion means including an analog circuit including elements, a plurality of resistors connected in series to which the analog signal is input between both ends, and a plurality of resistors, respectively. Since it has a plurality of analog switches for selecting the divided voltage output of a plurality of resistors based on the γ adjustment data, the γ adjustment can be performed by a simple and inexpensive analog circuit comprising a resistor and an analog switch. .

実施例1は、電圧駆動型の表示パネルについて説明したが、実施例2では、電流駆動型の表示パネルについて説明する。図13は、実施例2に係る画像処理装置を適用した表示装置500の構成を示すブロック図である。同図に示す表示装置500は、アナログ画像信号入力端子501と、デジタル画像信号入力端子502と、A/D変換部503と、画素変換部504と、逆γ補正部505と、表示パネル駆動部506と、電流駆動型表示パネル507、操作部508と、コントローラ509とを備えている。実施例1(図1)と共通する部分の説明は省略し、ここでは異なる点についてのみ説明する。   In the first embodiment, the voltage-driven display panel has been described. In the second embodiment, a current-driven display panel will be described. FIG. 13 is a block diagram illustrating a configuration of a display device 500 to which the image processing apparatus according to the second embodiment is applied. The display device 500 shown in the figure includes an analog image signal input terminal 501, a digital image signal input terminal 502, an A / D conversion unit 503, a pixel conversion unit 504, an inverse γ correction unit 505, and a display panel drive unit. 506, a current drive type display panel 507, an operation unit 508, and a controller 509. Description of the parts common to the first embodiment (FIG. 1) is omitted, and only different points will be described here.

逆γ補正部505は、入力される画像データに対して、コントローラ509から入力される調整データに基づいて逆γ補正を施して表示パネル駆動部508に出力する。この逆γ補正部505は、コントローラ509から入力される輝度調整データ(3bit)に応じて輝度調整を行う輝度調整部601と、コントローラ509から入力されるコントラスト調整データ(3bit)に応じてコントラスト調整を行うコントラスト調整部602と、コントローラ509から入力されるγ調整データに応じてγ調整を行うγ近似部603とを備えている。   The inverse γ correction unit 505 performs inverse γ correction on the input image data based on the adjustment data input from the controller 509 and outputs the image data to the display panel drive unit 508. The inverse γ correction unit 505 includes a luminance adjustment unit 601 that performs luminance adjustment in accordance with luminance adjustment data (3 bits) input from the controller 509 and a contrast adjustment in accordance with contrast adjustment data (3 bits) input from the controller 509. And a γ approximation unit 603 that performs γ adjustment according to γ adjustment data input from the controller 509.

表示パネル駆動部506は、逆γ補正部505から入力される画像データに基づいて、電流駆動型表示パネル507を電流駆動して画像を表示する。電流駆動型表示パネル507は、電流駆動される表示パネルからなり、例えば、有機ELパネル、LEDパネル等で構成されている。   The display panel driving unit 506 displays an image by driving the current driven display panel 507 based on the image data input from the inverse γ correction unit 505. The current drive type display panel 507 is formed of a current driven display panel, and includes, for example, an organic EL panel, an LED panel, or the like.

図14は、図13の逆γ補正部505の等価回路を示している。図14において、輝度調整部601は、輝度調整データ(3bit)に応じて、最大輝度(最大入力電流)を決定する。コントラスト調整部602は、コントラスト調整データ(3bit)に応じてコントラスト(電流幅)を決定する。γ近似部603は、コントローラ509から入力されるγ調整データに応じて、画像データに対してγ変換を行って対応する電流値を出力する。   FIG. 14 shows an equivalent circuit of the inverse γ correction unit 505 of FIG. In FIG. 14, the luminance adjusting unit 601 determines the maximum luminance (maximum input current) according to the luminance adjustment data (3 bits). The contrast adjustment unit 602 determines the contrast (current width) according to the contrast adjustment data (3 bits). The γ approximation unit 603 performs γ conversion on the image data in accordance with the γ adjustment data input from the controller 509 and outputs a corresponding current value.

図15は、図14のガンマ近似部603の等価回路を示す図である。γ近似部603は、入力電流I、出力電流Ioutとすると、図15の如き等価回路で表すことができる。この出力電流Ioutは、下式(2)の如く表すことができる。   FIG. 15 is a diagram showing an equivalent circuit of the gamma approximation unit 603 in FIG. Assuming that the input current I and the output current Iout are the γ approximation unit 603, it can be represented by an equivalent circuit as shown in FIG. This output current Iout can be expressed as the following equation (2).

Figure 0004507633
Figure 0004507633

図16は、逆γ補正部505の具体的な回路構成例を示す図である。図16において、輝度調整部601は、輝度調整手段VR1と、トランジスタQ1,Q2で構成されるカレントミラー回路CM1とを備えている。カレントミラー回路CM1の出力電流は、輝度調整手段VR1によって決定される。カレントミラー回路CM1では、トランジスタQ2に流れる電流は、トランジスタQ1と同じ大きさとなる。輝度調整手段VR1は、最大輝度に対応する最大電流をカレントミラー回路CM1のトランジスタQ2を介してコントラスト調整部602に出力する。輝度調整手段VR1は、上記図11と同様の回路構成とすることができる。   FIG. 16 is a diagram illustrating a specific circuit configuration example of the inverse γ correction unit 505. In FIG. 16, the brightness adjusting unit 601 includes brightness adjusting means VR1 and a current mirror circuit CM1 including transistors Q1 and Q2. The output current of the current mirror circuit CM1 is determined by the brightness adjusting means VR1. In the current mirror circuit CM1, the current flowing through the transistor Q2 has the same magnitude as the transistor Q1. The brightness adjustment unit VR1 outputs a maximum current corresponding to the maximum brightness to the contrast adjustment unit 602 via the transistor Q2 of the current mirror circuit CM1. The brightness adjusting means VR1 can have a circuit configuration similar to that shown in FIG.

図10において、輝度調整手段VR1の抵抗R0〜R6の総抵抗値を100KΩ、各抵抗R0〜R6をそれぞれ1.43KΩとした場合、その最大電流は、輝度調整データを「001」とすると、(15−3)V/1.43KΩ≒8.4mA、「010」とすると、(15−3)/2.86KΩ≒4.2mAと設定することができる。総抵抗値は、最小輝度における電流値をいくつかに設定するかによって定めることができる。   In FIG. 10, when the total resistance value of the resistors R0 to R6 of the luminance adjusting means VR1 is 100 KΩ and each of the resistors R0 to R6 is 1.43 KΩ, the maximum current is (001) when the luminance adjustment data is “001”. 15-3) If V / 1.43 KΩ≈8.4 mA, “010”, then (15-3) /2.86 KΩ≈4.2 mA can be set. The total resistance value can be determined by setting several current values at the minimum luminance.

コントラスト調整部602は、輝度調整部601の出力電流を加算・減算してその電流幅を決定するものであり、第1コントラスト調整手段VR2と、第1コントラスト調整手段VR2に接続される、トランジスタQ3,Q4から構成されるカレントミラー回路CM2と、アナログスイッチSW100と、第2コントラスト調整手段VR3と、第2コントラスト調整手段VR3に接続される、トランジスタQ5,Q6から構成されるカレントミラー回路CM3と、アナログスイッチSW200とを備えている。第1コントラスト調整手段VR2および第2コントラスト調整手段VR3の回路構成は、上記図11と同様の構成とすることができる。   The contrast adjustment unit 602 adds and subtracts the output current of the luminance adjustment unit 601 to determine the current width, and the first contrast adjustment unit VR2 and the transistor Q3 connected to the first contrast adjustment unit VR2 , Q4, a current mirror circuit CM3 composed of transistors Q5, Q6 connected to the analog switch SW100, the second contrast adjusting means VR3, and the second contrast adjusting means VR3, And an analog switch SW200. The circuit configurations of the first contrast adjusting means VR2 and the second contrast adjusting means VR3 can be the same as those shown in FIG.

アナログスイッチSW100、SW200には、4ビットの画像データのMSB(D3)がSW信号として入力してそのON/OFFが制御され、MSBが「0」の場合は、アナログスイッチSW100がONし、MSBが「1」の場合は、アナログスイッチSW200がONする。カレントミラー回路CM2は、画像データのMSBが「0」の場合に、輝度調整部601から入力される入力電流に対して、第1コントラスト調整手段VR2で設定される電流値を減算するように機能する。また、カレントミラー回路CM3は、画像データのMSBが「1」の場合に、輝度調整部601から入力される入力電流に対して、第2コントラスト調整手段VR3で設定される電流値を加算するように機能する。   The analog switches SW100 and SW200 are supplied with the MSB (D3) of 4-bit image data as the SW signal and controlled to be turned ON / OFF. When the MSB is “0”, the analog switch SW100 is turned ON and the MSB Is “1”, the analog switch SW200 is turned ON. The current mirror circuit CM2 functions to subtract the current value set by the first contrast adjustment unit VR2 from the input current input from the luminance adjustment unit 601 when the MSB of the image data is “0”. To do. Further, when the MSB of the image data is “1”, the current mirror circuit CM3 adds the current value set by the second contrast adjusting unit VR3 to the input current input from the luminance adjusting unit 601. To work.

この減算・加算する電流値は、コントラスト調整データを、コントラスト調整手段VR2,VR3に与えることによって設定される。図11において、例えば、コントラスト調整手段VR2,3の抵抗R0〜R6の総抵抗値を100KΩ、各抵抗R0〜R6をそれぞれ1.43KΩとした場合、減算・加算する電流値は、コントラスト調整データを「001」とすると840μA、「010」とすると420μAと設定することができる。   The current value to be subtracted and added is set by giving contrast adjustment data to the contrast adjustment means VR2 and VR3. In FIG. 11, for example, when the total resistance value of the resistors R0 to R6 of the contrast adjusting means VR2 and 3 is 100 KΩ and each of the resistors R0 to R6 is 1.43 KΩ, the current value to be subtracted and added is the contrast adjustment data. “001” can be set to 840 μA, and “010” can be set to 420 μA.

このように、コントラスト調整部602においては、画像データが、「0000」〜「0111」の場合は、輝度を持ち上げる方向、画像データが「1000」〜「1111」の時は、輝度を下げる方向に電流が制御されて、γ近似部603に供給される。この電流の変化幅は、輝度の変化幅に対応しているので画像データのコントラストを制御していることになる。   Thus, in the contrast adjustment unit 602, when the image data is “0000” to “0111”, the luminance is increased, and when the image data is “1000” to “1111”, the luminance is decreased. The current is controlled and supplied to the γ approximation unit 603. Since the current change width corresponds to the brightness change width, the contrast of the image data is controlled.

γ近似部603は、第1D/A変換手段R(1/1−x)と、第2D/A変換手段R(1/x)と、γ変換手段R(1/a)と、コンデンサQ7,Q8で構成されるカレントミラー回路CM4を備えている。図17は、第1D/A変換手段R(1/1−x)の具体的な回路構成を示す図である。第1D/A変換手段R(1/1−x)は、図17に示すように、直列接続された抵抗R0〜R14と、各抵抗R0〜R14の両端にその入力端子が接続されたアナログスイッチSW1〜SW8と、アナログスイッチSW1〜SW8の出力端子にその入力端子が接続されたアナログスイッチSW11〜14と、アナログスイッチSW11〜14の出力端子にその入力端子が接続されたアナログスイッチSW21,22と、アナログスイッチSW21,22の出力端子にその入力端子が接続されたアナログスイッチSW31と、インバータINV1〜4とを備えており、抵抗R0の接地側がアナログスイッチSW31の出力端子に接続されている。アナログスイッチSWの構成は、上記図8で示した構成と同様である。   The γ approximation unit 603 includes a first D / A conversion unit R (1 / 1-x), a second D / A conversion unit R (1 / x), a γ conversion unit R (1 / a), a capacitor Q7, A current mirror circuit CM4 composed of Q8 is provided. FIG. 17 is a diagram showing a specific circuit configuration of the first D / A conversion means R (1 / 1-x). As shown in FIG. 17, the first D / A converting means R (1 / 1-x) includes resistors R0 to R14 connected in series and an analog switch having input terminals connected to both ends of the resistors R0 to R14. SW1 to SW8, analog switches SW11 to 14 whose input terminals are connected to the output terminals of analog switches SW1 to SW8, and analog switches SW21 and 22 whose input terminals are connected to the output terminals of analog switches SW11 to 14 The analog switch SW31 has an input terminal connected to the output terminals of the analog switches SW21 and 22 and inverters INV1 to INV4. The ground side of the resistor R0 is connected to the output terminal of the analog switch SW31. The configuration of the analog switch SW is the same as that shown in FIG.

アナログスイッチSW1〜8、SW11〜14、SW21,22,SW31には、画素変換回路504からそれぞれ、4ビットの画像データのD0(LSB)、D1、D2、D3(MSB)がインバータINV1〜4で反転された信号が、SW信号として供給され、一方の入力端子の出力が選択されて出力される。   The analog switches SW1 to SW8, SW11 to 14, SW21, 22 and SW31 respectively receive D0 (LSB), D1, D2, and D3 (MSB) of 4-bit image data from the pixel conversion circuit 504 by inverters INV1 to INV4. The inverted signal is supplied as the SW signal, and the output of one input terminal is selected and output.

図18は、第2D/A変換手段R(1/x)の具体的な回路構成を示す図である。第2D/A変換手段R(1/x)は、図18に示すように、直列接続された抵抗R0〜R14と、各抵抗R0〜R14の両端にその入力端子が接続されたアナログスイッチSW1〜SW8と、アナログスイッチSW1〜SW8の出力端子にその入力端子が接続されたアナログスイッチSW11〜14と、アナログスイッチSW11〜14の出力端子にその入力端子が接続されたアナログスイッチSW21,22と、アナログスイッチSW21,22の出力端子にその入力端子が接続されたアナログスイッチSW31とを備えており、抵抗R0の接地側がアナログスイッチSW31の出力端子に接続されている。アナログスイッチSWの構成は、上記図8で示した構成と同様である。   FIG. 18 is a diagram showing a specific circuit configuration of the second D / A conversion means R (1 / x). As shown in FIG. 18, the second D / A conversion means R (1 / x) includes resistors R0 to R14 connected in series and analog switches SW1 to SW1 whose input terminals are connected to both ends of the resistors R0 to R14. SW8, analog switches SW11-14 having their input terminals connected to the output terminals of analog switches SW1-SW8, analog switches SW21, 22 having their input terminals connected to the output terminals of analog switches SW11-14, and analog The switch SW21, 22 includes an analog switch SW31 whose input terminal is connected to the output terminal, and the ground side of the resistor R0 is connected to the output terminal of the analog switch SW31. The configuration of the analog switch SW is the same as that shown in FIG.

アナログスイッチSW1〜8、SW11〜14、SW21,22,SW31には、画素変換回路504からそれぞれ、4ビットの画像データのD0(LSB)、D1、D2、D3(MSB)がSW信号として供給され、その一方の入力端子の出力が選択されて出力される。   4-bit image data D0 (LSB), D1, D2, D3 (MSB) are supplied as SW signals to the analog switches SW1 to SW8, SW11 to 14, SW21, 22 and SW31 from the pixel conversion circuit 504, respectively. The output of one of the input terminals is selected and output.

γ変換手段R(1/a)の具体的な回路構成は、上記図11と同様な構成とすることができる。図11において、γ変換手段R(1/a)のアナログスイッチSW1〜4、SW11,12、SW21には、コントローラ509からそれぞれ、3ビットのγ調整データのD0(LSB)、D1、D2(MSB)がSW信号として供給され、その一方の入力端子の出力が選択されて出力される。γ変換手段R(1/a)に入力されるγ調整データを変更することにより、γ特性カーブを変えることができる。γ変換手段R(1/a)の出力電流は、カレントミラー回路CM4を介して、Ioutとして後段の表示パネル駆動部506に出力される。   The specific circuit configuration of the γ conversion means R (1 / a) can be the same as that shown in FIG. In FIG. 11, analog switches SW1 to SW4, SW11, 12, and SW21 of the γ converting means R (1 / a) are supplied to the D0 (LSB), D1, and D2 (MSB) of 3-bit γ adjustment data from the controller 509, respectively. ) Is supplied as the SW signal, and the output of one of the input terminals is selected and output. By changing the γ adjustment data input to the γ conversion means R (1 / a), the γ characteristic curve can be changed. The output current of the γ conversion means R (1 / a) is output to the subsequent display panel drive unit 506 as Iout through the current mirror circuit CM4.

図19は、γ近似部603の抵抗とパラメータaの関係を説明するための図である。同図に示すように、図11に示すγ変換手段R(1/a)の抵抗R0〜R6の値を選択すると、γ調整データを「001」,「010」,「011」,「100」,「101」,「110」,「111」とした場合、それぞれ、a=「0.143」,「0.286」,「0.428」,「0.571」,「0.714」,「0.857」,「1.000」を設定することができる。   FIG. 19 is a diagram for explaining the relationship between the resistance of the γ approximation unit 603 and the parameter a. As shown in the figure, when the values of the resistors R0 to R6 of the γ converting means R (1 / a) shown in FIG. 11 are selected, the γ adjustment data is “001”, “010”, “011”, “100”. , “101”, “110”, “111”, a = “0.143”, “0.286”, “0.428”, “0.571”, “0.714”, “0.857” and “1.000” can be set.

以上説明したように、実施例2によれば、輝度調整部601は、デジタル画像データの最大輝度値に対応する最大電流値を、コントローラ509から入力される輝度調整データに基づいて設定し、コントラスト調整部602は、デジタル画像データのコントラストに対応する電流幅を、コントローラ509から入力されるコントラスト調整データに基づいて設定し、γ近似部603は、デジタル画像データに応じた電流値に対して、γ調整データに基づいて逆γ変換を施すこととしたので、有機ELパネル、LEDパネル等の電流駆動型の表示パネルに画像を表示する場合に、高画質な画像を表示することができる。   As described above, according to the second embodiment, the brightness adjustment unit 601 sets the maximum current value corresponding to the maximum brightness value of the digital image data based on the brightness adjustment data input from the controller 509, and the contrast. The adjustment unit 602 sets the current width corresponding to the contrast of the digital image data based on the contrast adjustment data input from the controller 509, and the γ approximation unit 603 performs the current value corresponding to the digital image data with respect to the current value. Since the inverse γ conversion is performed based on the γ adjustment data, a high-quality image can be displayed when an image is displayed on a current-driven display panel such as an organic EL panel or an LED panel.

なお、本発明は、上記実施例1〜2に限定されるものではなく、各実施例を組み合わせて実施することも可能である。また、上記実施例1,2では、逆γ補正を行う場合について説明したが、パラメータaの値を変えることにより、γ補正を行う場合にも適用可能である。   In addition, this invention is not limited to the said Examples 1-2, It is also possible to implement combining each Example. In the first and second embodiments, the case where the inverse γ correction is performed has been described. However, the present invention can be applied to the case where the γ correction is performed by changing the value of the parameter a.

(電子機器への適用例)
つぎに、本発明に係る表示装置を適用可能な電子機器の具体例について図20〜図21を参照して説明する。図20は、本発明に係る表示装置を可搬型のパーソナルコンピュータ(いわゆるノート型パソコン)700の表示部に適用した例を示す斜視図である。同図に示すように、パーソナルコンピュータ700は、キーボード701を備えた本体部702と、本発明に係る表示装置を適用した表示部703とを備えている。
(Application example to electronic equipment)
Next, specific examples of electronic devices to which the display device according to the present invention can be applied will be described with reference to FIGS. FIG. 20 is a perspective view showing an example in which the display device according to the present invention is applied to a display unit of a portable personal computer (so-called notebook personal computer) 700. As shown in the figure, the personal computer 700 includes a main body 702 having a keyboard 701 and a display 703 to which the display device according to the present invention is applied.

図21は、本発明に係る表示装置を携帯電話機800の表示部に適用した例を示す斜視図である。同図に示すように、携帯電話機800は、複数の操作ボタン801のほか、受話口802、送話口803とともに、本発明に係る表示装置を適用した表示部804を備えている。   FIG. 21 is a perspective view showing an example in which the display device according to the present invention is applied to a display unit of a mobile phone 800. As shown in the figure, the mobile phone 800 includes a plurality of operation buttons 801, a reception port 802, a transmission port 803, and a display unit 804 to which the display device according to the present invention is applied.

本発明に係る表示装置は、上述した携帯電話機、ノートパソコン、およびデジタルスチルカメラ以外にも、PDA(Personal Digital Assistants)と呼ばれる携帯型情報機器、パーソナルコンピュータ、ワークステーション、車載用モニタ、デジタルビデオカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話機、およびPOS端末機などの電子機器に広く適用することができる。   The display device according to the present invention includes a portable information device called a PDA (Personal Digital Assistants), a personal computer, a workstation, a vehicle monitor, a digital video camera in addition to the above-described mobile phone, notebook computer, and digital still camera. Can be widely applied to electronic devices such as liquid crystal televisions, viewfinder type, monitor direct view type video tape recorders, car navigation devices, pagers, electronic notebooks, calculators, word processors, workstations, video phones, and POS terminals. .

本発明の画像処理装置および画像処理方法は、各種の分野に広く利用することができる。また、本発明の表示装置は、有機EL表示装置、LED表示装置、FED表示装置、エレクトロミック調光ガラス、電子ペーパー等に広く利用可能である。また、本発明に係る電子機器は、携帯電話機、PDA(Personal Digital Assistants)と呼ばれる携帯型情報機器、携帯型パーソナルコンピュータ、パーソナルコンピュータ、ワークステーション、デジタルスチルカメラ、車載用モニタ、デジタルビデオカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話機、およびPOS端末機などの電子機器に広く利用することができる。   The image processing apparatus and the image processing method of the present invention can be widely used in various fields. The display device of the present invention can be widely used for organic EL display devices, LED display devices, FED display devices, electrochromic glass, electronic paper, and the like. The electronic device according to the present invention includes a mobile phone, a portable information device called PDA (Personal Digital Assistants), a portable personal computer, a personal computer, a workstation, a digital still camera, an in-vehicle monitor, a digital video camera, and a liquid crystal display. It can be widely used in electronic devices such as televisions, viewfinder type, monitor direct view type video tape recorders, car navigation devices, pagers, electronic notebooks, calculators, word processors, workstations, video phones, and POS terminals.

実施例1に係る画像処理装置を適用した表示装置の構成を示すブロック図。1 is a block diagram illustrating a configuration of a display device to which an image processing apparatus according to a first embodiment is applied. 逆γ補正部の等価回路を示す図。The figure which shows the equivalent circuit of a reverse (gamma) correction | amendment part. 輝度調整・コントラスト調整・γ調整を説明するための説明図。Explanatory drawing for demonstrating luminance adjustment, contrast adjustment, and (gamma) adjustment. γ近似部の等価回路を示す図。The figure which shows the equivalent circuit of (gamma) approximation part. γ曲線の一例を示す図。The figure which shows an example of (gamma) curve. 逆γ補正部の具体的な回路構成を示す図。The figure which shows the specific circuit structure of an inverse (gamma) correction | amendment part. 輝度調整手段の具体的な回路構成例を示す図。The figure which shows the specific circuit structural example of a brightness | luminance adjustment means. アナログスイッチSWの具体的な回路構成例を示す図。The figure which shows the specific circuit structural example of analog switch SW. コントラスト調整手段の構成を示す図。The figure which shows the structure of a contrast adjustment means. 第1γ変換手段(Rx_R1−x)の具体的な回路構成例を示す図。The figure which shows the specific circuit structural example of a 1st (gamma) conversion means (Rx_R1-x). 第2γ変換手段Raの具体的な回路構成例を示す図。The figure which shows the specific circuit structural example of 2nd gamma conversion means Ra. γ近似部の抵抗値を説明するための図。The figure for demonstrating the resistance value of (gamma) approximation part. 実施例2に係る画像処理装置を適用した表示装置の構成を示すブロック図。FIG. 6 is a block diagram illustrating a configuration of a display device to which an image processing apparatus according to a second embodiment is applied. 逆γ補正部の等価回路を示す図。The figure which shows the equivalent circuit of a reverse (gamma) correction | amendment part. ガンマ近似部の等価回路を示す図。The figure which shows the equivalent circuit of a gamma approximation part. 逆γ補正部の具体的な回路構成を示す図。The figure which shows the specific circuit structure of an inverse (gamma) correction | amendment part. 第1D/A変換手段R(1/1−x)の具体的な回路構成を示す図。The figure which shows the specific circuit structure of the 1st D / A conversion means R (1 / 1-x). 第2D/A変換手段R(1/x)の具体的な回路構成を示す図。The figure which shows the specific circuit structure of the 2nd D / A conversion means R (1 / x). γ近似部の抵抗値を説明するための図。The figure for demonstrating the resistance value of (gamma) approximation part. 本発明に係る表示装置を可搬型のパーソナルコンピュータの表示部に適用した例を示す斜視図。The perspective view which shows the example which applied the display apparatus which concerns on this invention to the display part of a portable personal computer. 本発明に係る表示装置を携帯電話機の表示部に適用した例を示す斜視図。The perspective view which shows the example which applied the display apparatus which concerns on this invention to the display part of a mobile telephone.

符号の説明Explanation of symbols

100 表示装置、101 アナログ画像信号入力端子、102 デジタル画像信号入力端子、103 A/D変換部、104 画素変換部、105 逆γ補正部、106 表示パネル駆動部、107 電圧駆動型表示パネル、108 操作部、109 コントローラ、201 輝度調整部、202 コントラスト調整部、203 γ近似部、500 表示装置、501 アナログ画像信号入力端子、502 デジタル画像信号入力端子、503 A/D変換部、504 画素変換部、505 逆γ補正部、506 表示パネル駆動部、507 電流駆動型表示パネル、508 操作部、509 コントローラ、601 輝度調整部、602 コントラスト調整部、603 γ近似部、700 パーソナルコンピュータ、701 キーボード、702 本体部、703 表示部、800 携帯電話機、801 操作ボタン、802 受話口、803 送話口、804 表示部   DESCRIPTION OF SYMBOLS 100 Display apparatus, 101 Analog image signal input terminal, 102 Digital image signal input terminal, 103 A / D conversion part, 104 Pixel conversion part, 105 Reverse gamma correction part, 106 Display panel drive part, 107 Voltage drive type display panel, 108 Operation unit, 109 controller, 201 brightness adjustment unit, 202 contrast adjustment unit, 203 gamma approximation unit, 500 display device, 501 analog image signal input terminal, 502 digital image signal input terminal, 503 A / D conversion unit, 504 pixel conversion unit , 505 Reverse γ correction unit, 506 Display panel drive unit, 507 Current drive type display panel, 508 Operation unit, 509 Controller, 601 Brightness adjustment unit, 602 Contrast adjustment unit, 603 γ approximation unit, 700 Personal computer, 701 Keyboard, 702 Body part, 70 Display unit, 800 mobile phones, 801 operation buttons 802 earpiece, 803 mouthpiece, 804 display unit

Claims (7)

輝度調整データに応じた最大入力電圧を生成する輝度調整部と、
コントラスト調整データに基づいて、前記輝度調整部で生成された最大入力電圧の電圧幅を可変に設定して出力するコントラスト調整部と、
前記コントラスト調整部から出力された電圧を用いて、デジタル画像データをアナログの電圧信号に変換するD/A変換部と、
前記D/A変換部で生成された電圧信号をγ変換または逆γ変換する変換部と、を備え、
前記コントラスト調整部は、
互いに直列に配置されて前記輝度調整部で生成された最大入力電圧が両端間に印加されるとともに、当該最大入力電圧の電圧幅を決定する第1回路および第2回路と、
前記第1回路に入力される前記コントラスト調整データを反転して前記第2回路へ供給するインバータと、を具備し、
前記第1回路は、
直列に接続された複数の第1抵抗と、
前記コントラスト調整データに基づいて、前記複数の第1抵抗の分圧により生成される複数の電位のうちの何れかを選択して出力する第1選択部と、を含み、
前記第2回路は、
直列に接続された複数の第2抵抗と、
前記インバータにて反転された前記コントラスト調整データに基づいて、前記複数の第2抵抗の分圧により生成される複数の電位のうちの何れかを選択して出力する第2選択部と、を含み、
前記D/A変換部は、
前記第1選択部から出力される第1出力電位が供給される第1配線と、前記第2選択部から出力される第2出力電位が供給される第2配線との間において、互いに直列に接続された複数の第3抵抗と、
前記デジタル画像データに基づいて、前記複数の第3抵抗の分圧により生成される複数の電位のうちの何れかを選択して出力する第3選択部と、を含み、
前記変換部は、
前記第3選択部からの第3出力電位が出力される第3配線と、前記第1配線または前記第2配線との間において、互いに直列に接続された複数の第4抵抗と、
前記γ調整データに基づいて、前記複数の第4抵抗の分圧により生成される複数の電位のうちの何れかを選択して出力する第4選択部と、を含む、
ことを特徴とする画像処理装置。
A brightness adjustment unit that generates a maximum input voltage according to the brightness adjustment data;
A contrast adjustment unit configured to variably set the voltage width of the maximum input voltage generated by the luminance adjustment unit based on the contrast adjustment data; and
A D / A converter that converts digital image data into an analog voltage signal using the voltage output from the contrast adjustment unit;
A conversion unit that performs γ conversion or inverse γ conversion on the voltage signal generated by the D / A conversion unit,
The contrast adjustment unit
A first circuit and a second circuit, which are arranged in series with each other and have a maximum input voltage generated by the luminance adjustment unit applied between both ends, and determine a voltage width of the maximum input voltage;
An inverter that inverts the contrast adjustment data input to the first circuit and supplies the inverted data to the second circuit,
The first circuit includes:
A plurality of first resistors connected in series;
A first selection unit that selects and outputs any one of a plurality of potentials generated by dividing the plurality of first resistors based on the contrast adjustment data;
The second circuit includes:
A plurality of second resistors connected in series;
A second selection unit that selects and outputs any one of a plurality of potentials generated by the divided voltages of the plurality of second resistors based on the contrast adjustment data inverted by the inverter. ,
The D / A converter is
The first wiring supplied with the first output potential output from the first selection unit and the second wiring supplied with the second output potential output from the second selection unit are in series with each other. A plurality of connected third resistors;
A third selection unit that selects and outputs any one of a plurality of potentials generated by dividing the plurality of third resistors based on the digital image data;
The converter is
A plurality of fourth resistors connected in series between the third wiring from which the third output potential from the third selection unit is output and the first wiring or the second wiring;
A fourth selection unit that selects and outputs one of a plurality of potentials generated by dividing the plurality of fourth resistors based on the γ adjustment data,
An image processing apparatus.
前記輝度調整部は、
高位側電位が供給される第1電源線と、低位側電位が供給される第2電源線との間において、互いに直列に接続された複数の第5抵抗と、
前記輝度調整データに基づいて、前記複数の第5抵抗の分圧により生成される複数の電位のうちの何れかを選択して出力する第5選択部と、を含む、
ことを特徴とする請求項1に記載の画像処理装置。
The brightness adjusting unit is
A plurality of fifth resistors connected in series between the first power supply line to which the higher potential is supplied and the second power supply line to which the lower potential is supplied;
A fifth selection unit that selects and outputs any one of a plurality of potentials generated by the divided voltages of the plurality of fifth resistors based on the brightness adjustment data;
The image processing apparatus according to claim 1.
前記第1選択部は、前記複数の第1抵抗に各々接続されており、前記コントラスト調整データに基づいて、前記複数の第1抵抗の分圧出力を選択する複数のアナログスイッチを含み、
前記第2選択部は、前記複数の第2抵抗に各々接続されており、前記インバータにて反転された前記コントラスト調整データに基づいて、前記複数の第2抵抗の分圧出力を選択する複数のアナログスイッチを含む、
ことを特徴とする請求項1または請求項2に記載の画像処理装置。
The first selection unit is connected to the plurality of first resistors, and includes a plurality of analog switches for selecting a divided voltage output of the plurality of first resistors based on the contrast adjustment data.
The second selection unit is connected to each of the plurality of second resistors, and selects a plurality of divided voltage outputs of the plurality of second resistors based on the contrast adjustment data inverted by the inverter. Including analog switches,
The image processing apparatus according to claim 1, wherein the image processing apparatus is an image processing apparatus.
前記第4選択部は、前記複数の第4抵抗に各々接続されており、前記γ調整データに基づいて、前記複数の第4抵抗の分圧出力を選択する複数のアナログスイッチを含む、
ことを特徴とする請求項1から請求項3のいずれか1つに記載の画像処理装置。
The fourth selection unit includes a plurality of analog switches that are respectively connected to the plurality of fourth resistors and that select a divided output of the plurality of fourth resistors based on the γ adjustment data.
The image processing apparatus according to claim 1, wherein the image processing apparatus is an image processing apparatus.
前記第5選択部は、前記複数の第5抵抗に各々接続されており、前記輝度調整データに基づいて、前記複数の第5抵抗の分圧出力を選択する複数のアナログスイッチを含む、
ことを特徴とする請求項2記載の画像処理装置。
The fifth selection unit includes a plurality of analog switches that are connected to the plurality of fifth resistors, respectively, and that select a divided voltage output of the plurality of fifth resistors based on the luminance adjustment data.
The image processing apparatus according to claim 2, characterized in that.
請求項1から請求項5のいずれか1つに記載の画像処理装置を搭載したことを特徴とする表示装置。   A display device comprising the image processing device according to any one of claims 1 to 5. 請求項6に記載の表示装置を搭載したことを特徴とする電子機器。   An electronic apparatus comprising the display device according to claim 6.
JP2004048013A 2004-02-24 2004-02-24 Image processing apparatus, image processing method, display apparatus, and electronic apparatus Expired - Fee Related JP4507633B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004048013A JP4507633B2 (en) 2004-02-24 2004-02-24 Image processing apparatus, image processing method, display apparatus, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004048013A JP4507633B2 (en) 2004-02-24 2004-02-24 Image processing apparatus, image processing method, display apparatus, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2005244331A JP2005244331A (en) 2005-09-08
JP4507633B2 true JP4507633B2 (en) 2010-07-21

Family

ID=35025639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004048013A Expired - Fee Related JP4507633B2 (en) 2004-02-24 2004-02-24 Image processing apparatus, image processing method, display apparatus, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP4507633B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106997750A (en) * 2017-04-28 2017-08-01 努比亚技术有限公司 Terminal screen backlight adjusting method, mobile terminal and computer-readable recording medium

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207709B (en) * 2006-12-22 2010-08-18 深圳创维-Rgb电子有限公司 Method, device for regulating gamma curviline
JP5397190B2 (en) * 2009-11-27 2014-01-22 ソニー株式会社 Image processing apparatus, image processing method, and program
CN101980331B (en) * 2010-11-19 2012-09-05 深圳市立翔慧科光电科技有限公司 Method for adjusting luminance of light-emitting diode (LED) display screen

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172549A (en) * 1994-12-19 1996-07-02 Nec Corp Gamma correction circuit
JPH0981080A (en) * 1995-09-07 1997-03-28 Sony Corp Video signal processing device
JPH09218392A (en) * 1996-02-13 1997-08-19 Fujitsu Ltd Driving circuit for liquid crystal display device
JPH1011035A (en) * 1996-06-21 1998-01-16 Hitachi Ltd Computer, display device and computer system
JPH1188902A (en) * 1997-09-05 1999-03-30 Mitsubishi Electric Corp Digital video signal processing circuit
JP2000022988A (en) * 1998-07-06 2000-01-21 Sony Corp Gamma correcting circuit
JP2001134226A (en) * 1999-11-08 2001-05-18 Matsushita Electric Ind Co Ltd Picture display device and picture display method
JP2001166751A (en) * 1999-12-10 2001-06-22 Sharp Corp Reference voltage generation circuit for displaying gray scale and liquid crystal display device using the same
JP2002304154A (en) * 2001-04-03 2002-10-18 Sanyo Electric Co Ltd Display unit and driving circuit thereof
JP2003233363A (en) * 2002-12-24 2003-08-22 Sony Corp Image display device, signal processor and signal processing method
JP2003288051A (en) * 2002-03-27 2003-10-10 Rohm Co Ltd Organic el driving circuit and organic el display device
JP2003316333A (en) * 2002-04-25 2003-11-07 Sharp Corp Display driving device and display device using the same
JP2003348378A (en) * 2002-05-28 2003-12-05 Sharp Corp Video signal processing circuit

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172549A (en) * 1994-12-19 1996-07-02 Nec Corp Gamma correction circuit
JPH0981080A (en) * 1995-09-07 1997-03-28 Sony Corp Video signal processing device
JPH09218392A (en) * 1996-02-13 1997-08-19 Fujitsu Ltd Driving circuit for liquid crystal display device
JPH1011035A (en) * 1996-06-21 1998-01-16 Hitachi Ltd Computer, display device and computer system
JPH1188902A (en) * 1997-09-05 1999-03-30 Mitsubishi Electric Corp Digital video signal processing circuit
JP2000022988A (en) * 1998-07-06 2000-01-21 Sony Corp Gamma correcting circuit
JP2001134226A (en) * 1999-11-08 2001-05-18 Matsushita Electric Ind Co Ltd Picture display device and picture display method
JP2001166751A (en) * 1999-12-10 2001-06-22 Sharp Corp Reference voltage generation circuit for displaying gray scale and liquid crystal display device using the same
JP2002304154A (en) * 2001-04-03 2002-10-18 Sanyo Electric Co Ltd Display unit and driving circuit thereof
JP2003288051A (en) * 2002-03-27 2003-10-10 Rohm Co Ltd Organic el driving circuit and organic el display device
JP2003316333A (en) * 2002-04-25 2003-11-07 Sharp Corp Display driving device and display device using the same
JP2003348378A (en) * 2002-05-28 2003-12-05 Sharp Corp Video signal processing circuit
JP2003233363A (en) * 2002-12-24 2003-08-22 Sony Corp Image display device, signal processor and signal processing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106997750A (en) * 2017-04-28 2017-08-01 努比亚技术有限公司 Terminal screen backlight adjusting method, mobile terminal and computer-readable recording medium

Also Published As

Publication number Publication date
JP2005244331A (en) 2005-09-08

Similar Documents

Publication Publication Date Title
US7872618B2 (en) Control circuit for electronic devices, electronic circuit, electro-optical apparatus, driving method for electro-optical apparatus, electronic system, and control method for electronic devices
US6879310B2 (en) Liquid crystal display and method for driving the same
US7542031B2 (en) Current supply circuit, current supply device, voltage supply circuit, voltage supply device, electro-optical device, and electronic apparatus
US20090066681A1 (en) Digital-to-analog converter including a source driver and display device and method for driving the digital-to-analog converter
JP6396978B2 (en) Timing controller and display device
JP4009238B2 (en) Current drive device and display device
JP2005010276A (en) Gamma correction circuit, liquid crystal driving circuit, display device, power supply circuit
US8896513B2 (en) Gamma bus amplifier offset cancellation
CN107808646B (en) Display driver, electro-optical device, electronic apparatus, and method of controlling display driver
CN106847197B (en) Circuit device, electro-optical device, and electronic apparatus
WO2004054114A1 (en) Semiconductor device, digital-analog conversion circuit, and display device using them
US5859633A (en) Gradation driving circuit of liquid crystal display
CN109326252B (en) Display driver, display controller, electro-optical device, and electronic apparatus
JP4507633B2 (en) Image processing apparatus, image processing method, display apparatus, and electronic apparatus
TWI747557B (en) Apparatus for performing brightness enhancement in display module
KR102570416B1 (en) DAC and Source IC having the Same and Display Device having the Same
JP2008122745A (en) Method for creating gamma correction table, driving circuit for display device, and electro-optical device
CN115938305A (en) Display driving device, display driving method, and display device
KR101296665B1 (en) 6-bit and 8-bit gamma common driving curcuit and method for driving the same
JP2006276114A (en) Liquid crystal display device
JP4999301B2 (en) Self-luminous display device
KR20180003242A (en) Display device
JP4066849B2 (en) Current generation circuit, electro-optical device, and electronic apparatus
JP3969422B2 (en) Reference voltage generation circuit, display drive circuit, and display device
US20050024348A1 (en) Driving circuit for solving color dispersion

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061222

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100106

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100426

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4507633

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

LAPS Cancellation because of no payment of annual fees
R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350