JP4502170B2 - Linear image sensor and manufacturing method thereof - Google Patents

Linear image sensor and manufacturing method thereof Download PDF

Info

Publication number
JP4502170B2
JP4502170B2 JP2002313595A JP2002313595A JP4502170B2 JP 4502170 B2 JP4502170 B2 JP 4502170B2 JP 2002313595 A JP2002313595 A JP 2002313595A JP 2002313595 A JP2002313595 A JP 2002313595A JP 4502170 B2 JP4502170 B2 JP 4502170B2
Authority
JP
Japan
Prior art keywords
pixels
charge transfer
image sensor
pixel
linear image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002313595A
Other languages
Japanese (ja)
Other versions
JP2004152816A (en
Inventor
聖 上村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2002313595A priority Critical patent/JP4502170B2/en
Publication of JP2004152816A publication Critical patent/JP2004152816A/en
Application granted granted Critical
Publication of JP4502170B2 publication Critical patent/JP4502170B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Facsimile Heads (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、リニアイメージセンサ及びその製造方法に関し、特に、解像度の異なる複数のモードを実現することができるリニアイメージセンサ及びその製造方法に関する。
【0002】
【従来の技術】
スキャナ、複写機、ファクシミリ装置等の原稿読み取り装置として、CCD(Charge Coupled Device)型のリニアイメージセンサ等の電荷転送デバイスが用いられている。このリニアイメージセンサは、フォトダイオードを一方向に配列した受光部と、受光部で光電変換され蓄積された信号電荷を読み出す電荷読み出し部と、信号電荷を転送する電荷転送部とを備えている。また、電荷転送部は、通常2層駆動のCCDシフトレジスタからなっており、2層駆動パルス(φ1,φ2)を供給するためのパルスラインが電荷転送部に近接して配置された構造となっている。
【0003】
そして、受光部で発生した信号電荷は電荷読み出し部に印加されるパルス(φTG)がLOWレベルの期間に蓄積され、HIGHレベルの期間に電荷転送部に読み出され、駆動パルス(φ1,φ2)によって順次転送された信号電荷は、信号電荷を信号電圧に変換する信号電荷検出部とソースホロワ、インバータ等のアナログ回路からなる出力回路によって外部に出力される。そして、このリニアイメージセンサを受光部の配列方向(主走査方向)に対して垂直(副走査方向)に機械的に走査することにより、2次元の情報が取得される。
【0004】
ここで、電荷転送デバイスはフォトダイオードに蓄積された信号電荷を順次転送するものであるため、高精細な画像を得るために受光部を構成する画素の数を増やすとその分転送時間が長くなってしまう。そこで、リニアイメージセンサを高解像度と低解像度の2つのモードで駆動し、低解像度の場合は画素を間引きして転送時間を短くする方法が提案されている。例えば、特開2001−244448号公報(以下、第1の公報)には、多数の画素を一方向に配列した受光部と、前記受光部の一方の側に設けられた第1の信号電荷読み出し部及びCCDシフトレジスタによる第1の信号電荷転送部を有する高解像度モード手段と、前記受光部の他方の側に設けられた第2の信号電荷読み出し部及びCCDシフトレジスタによる第2の信号電荷転送部を有する低解像度モード手段とを具備するリニアイメージセンサが開示されている。
【0005】
上記第1の公報は、単一の受光部の両側に第1及び第2の2つの信号電荷転送部を設け、選択するモードに応じて信号電荷転送部を使い分けるものであり、高解像度モード時は通常の1画素ごとに信号電荷転送部に読み出し、低解像度モード時は隣接する2画素を合成して1カ所の電荷転送部に読み出すことにより、2つのモードに対応できるようにしている。
【0006】
しかしながら、上記第1の公報記載の方法では、単一の受光部を異なる解像度のモード間で併用しているため、高解像度と低解像度の信号を同時に処理することができないという問題がある。また、リニアイメージセンサでは2つの画素列を半画素分ずらして千鳥状に配列するスタッガード構造が用いられる場合があるが、第1の公報記載の方法では、リニアイメージセンサを単一の画素列で構成しているため、スタッガード構造に適用することができないという問題もある。
【0007】
そこで、複数の解像度の信号を同時に処理するために画素ピッチの異なる複数の受光部を設けるマルチモードCCDが提案されている。例えば、特開2001−169050号公報等(以下、第2の公報)には、第1のアクティブ領域をそれぞれ有する少なくとも1行の第1のフォトセンサと、第2のアクティブ領域をそれぞれ有する少なくとも1行の第2のフォトセンサとを含むフォトアレイセンサが開示されており、第1のアクティブ領域と第2のアクティブ領域の大きさや波長感度特性を変えることにより、2種類のモードを同時に実現している。
【0008】
【特許文献1】
特開2001−244448号公報(第4−7頁、第1図)
【特許文献2】
特開2001−169050号公報(第3−5頁、第1図)
【0009】
【発明が解決しようとする課題】
ここで、図8乃至図10を参照して従来のマルチモード型のリニアイメージセンサの構造について説明する。図8は、従来のリニアイメージセンサの概略構成を示す平面図であり、図9及び図10は、それぞれ図8のA部及びB部の拡大図である。図8乃至図10に示すように、従来のリニアイメージセンサは、同一チップ14上に解像度(画素ピッチ)の異なる複数の画素(フォトダイオードNウェル1)からなる画素列(図では、上側が画素ピッチ2aの低解像度用画素列、下側が画素ピッチaの高解像度用画素列)が並んで形成されている。また、各々のフォトダイオードNウェル1はPチャネルストッパー5によって分離されており、画素列に隣接して電荷読み出し部があり、その先には電荷転送部3が設けられている。また、電荷転送部3を駆動するためのパルスラインφ1(φ1配線9)、φ2(φ2配線10)、読み出しゲート2を制御するためのパルスラインφTG(φTG配線2)が設けられている。
【0010】
ここで、フォトダイオードNウェル1のポテンシャルはフォトダイオードNウェル注入量とこの部分のパターン形状によって決定され、特にフォトダイオードNウェル注入領域の幅が小さいと狭チャンネル効果によりポテンシャルが浅くなる。従って、図8乃至図10に示す従来のリニアイメージセンサでは、高解像度と低解像度とで解像度を変えるために各々の画素列で画素ピッチを変えているためにフォトダイオードNウェル注入領域の幅に広狭が生じ、その結果、幅の狭い画素列(高解像度側画素列)では上記狭チャンネル効果によりポテンシャルが浅くなってしまう。
【0011】
この問題を図で説明すると、リニアイメージセンサでは、フォトダイオードNウェル1と読み出しゲート2のポテンシャル関係が適切な場合は、フォトダイオードNウェル1に蓄積された信号電荷は読み出しゲート2にかけられるφTGにより電荷転送Nウェル6に移動するが、ポテンシャル関係が適正でない場合は、図11(c)に示すように信号電荷の一部が読み出されずフォトダイオードNウェル1に残留する読み出し不良や、図11(b)に示すようにフォトダイオードNウェル1のポテンシャルが浅すぎてフォトダイオードに十分に電荷を蓄積できない不良が発生する。
【0012】
このためフォトダイオードNウェル1の注入条件をポテンシャルが適正な値になるようにコントロールしなければならないが、1チップ上に異なる解像度(画素ピッチ)の画素列が配置されるマルチモード型リニアイメージセンサでは、解像度毎すなわち画素列毎に異なる条件でフォトダイオードNウェル1の注入を行わなければならず、その結果、工程数が増加する。
【0013】
上記狭チャンネル効果によるポテンシャルの不一致を防止するには、解像度毎に注入の打ち分けを行い各画素列のポテンシャルを揃える必要があるが、そのためには図12(a)に示すように、第1フォトダイオードNウェル(例えば、高解像度側)のPR、注入、PR剥離(ステップS102〜104)と、第2フォトダイオードNウェル(例えば、低解像度側)のPR、注入、PR剥離(ステップS105〜107)とを別々に行わなければならず、少なくとも1回分のPR、注入、PR剥離分の工程が増加してしまう。この工程数の増加は、デバイスの低価格化が求められている現状においては大きなデメリットとなってしまう。
【0014】
本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、工程数を増加させることなく、解像度の異なる2種類以上のモードを実現することができるマルチモード型のリニアイメージセンサ及びその製造方法を提供することにある。
【0015】
【問題を解決するための手段】
上記目的を達成するため、本発明のリニアイメージセンサは、画素を一方向に配列した受光部と、前記画素から信号電荷を読み出す読み出しゲートと、前記信号電荷を順次転送する電荷転送部とを備える解像度が互いに異なる複数の検出部を有するリニアイメージセンサであって、複数の前記検出部において、前記受光部の画素ピッチは等しく設定され、前記検出部の前記解像度に応じて、1又は相隣り合う複数の画素毎に、前記画素から前記電荷転送部に至る前記信号電荷の移動経路が分離して形成されているものである。
【0016】
また、本発明のリニアイメージセンサは、ウェル領域からなる画素が一方向に配列され、少なくとも前記画素間にチャネルストッパーが形成された受光部と、前記画素から信号電荷を読み出す読み出しゲートと、前記信号電荷を順次転送する電荷転送部とを備える検出部を複数有するリニアイメージセンサであって、複数の前記検出部における前記受光部の画素ピッチは等しく設定され、一の前記検出部は、各々の前記画素から前記電荷転送部に至る前記信号電荷の移動経路が、前記チャネルストッパーにより前記画素ごとに分離して形成され、他の前記検出部は、相隣り合う複数の前記画素の組から前記電荷転送部に至る前記信号電荷の移動経路が、前記チャネルストッパーにより前記画素の組ごとに分離して形成されているものである。
【0017】
また、本発明のリニアイメージセンサは、半導体基板に形成したウェル領域からなる画素が一方向に配列され、少なくとも前記画素間にチャネルストッパーが形成された受光部と、前記半導体基板に形成したウェル領域を含む電荷転送部と、前記受光部と前記電荷転送部との間の、前記半導体基板上に形成した読み出しゲートとを備える高解像度及び低解像度の2つの検出部を有するリニアイメージセンサにおいて、前記2つの検出部における前記受光部の画素ピッチは等しく設定され、前記高解像度側の前記検出部は、各々の前記画素から前記電荷転送部に至る前記信号電荷の移動経路が、前記チャネルストッパーにより前記画素ごとに分離して形成され、前記低解像度側の前記検出部は、n(nは2以上の整数)個の相隣り合う前記画素の組から前記電荷転送部に至る前記信号電荷の移動経路が、前記チャネルストッパーにより前記画素の組ごとに分離して形成されているものである。
【0018】
本発明においては、前記電荷転送部上に、前記画素の配列方向に直交する複数のゲート電極を備え、各々の前記ゲート電極は、前記信号電荷の前記移動経路に対応して配設されることが好ましく、前記ゲート電極は、前記画素の配列方向に交互に繰り返し配列された第1相及び第2相のゲート電極対からなる構成とすることができる。
【0019】
また、本発明においては、前記複数の検出部の少なくとも1つは、前記受光部の両側に前記読み出しゲートと前記電荷転送部とを備え、前記受光部の両側の前記電荷転送部はその出力端側で結合され、前記受光部を構成する各々の前記画素の前記信号電荷が、交互に各々の側の前記電荷転送部に移動し、相隣り合う前記画素の前記信号電荷が前記出力端側で合成されるように、前記経路が形成されている構成とすることができる。
【0020】
また、本発明のリニアイメージセンサの製造方法は、ウェル領域からなる画素が一方向に配列され、少なくとも前記画素間にチャネルストッパーが形成された受光部と、前記画素から信号電荷を読み出す読み出しゲートと、前記信号電荷を順次転送する電荷転送部とを備える解像度が互いに異なる複数の検出部を有するリニアイメージセンサの製造方法において、等しい画素ピッチで形成される複数の前記検出部のウェル形成領域に同一の注入条件で同時に注入を行い、前記画素から前記電荷転送部に至る前記信号電荷の移動経路が、各々の前記検出部の前記解像度に応じて、画素毎又は相隣り合う複数の画素の組毎に分離されるように、前記チャネルストッパーを形成するものである。
【0021】
また、本発明のリニアイメージセンサの製造方法は、半導体基板に形成したウェル領域からなる画素が一方向に配列され、少なくとも前記画素間にチャネルストッパーが形成された受光部と、前記半導体基板に形成したウェル領域を含む電荷転送部と、前記受光部と前記電荷転送部との間の、前記半導体基板上に形成した読み出しゲートとを備える高解像度及び低解像度の2つの検出部を有するリニアイメージセンサの製造方法において、等しい画素ピッチで形成される複数の前記検出部のウェル形成領域に同一の注入条件で同時に注入を行い、高解像度側の前記検出部は、各々の前記画素から前記電荷転送部に至る信号電荷の移動経路が前記画素ごとに分離され、低解像度の前記検出部は、n(nは2以上の整数)個の相隣り合う前記画素の組から前記電荷転送部に至る前記信号電荷の移動経路が前記画素の組ごとに分離されるように、前記チャネルストッパーを形成するものである。
【0022】
このように、本発明では、複数の受光部(画素列)における画素の形状や画素ピッチを変えるのではなく、画素列の構造は同じにして読み出し構造(すなわち、チャネルストッパーによる分離構造や電荷転送部の構造)を工夫することにより、解像度の異なる複数のモードを実現する。これにより、各解像度のフォトダイオードNウェル注入条件を共通化することができ、工程数の増加を抑制することができると共に、複数の画素列のポテンシャルを同一にし、読み出し特性やフォトダイオードに蓄積できる電荷量の特性を近づけることにより各解像度の感度の見積もりが容易になり、アンプやフォトダイオード開口の設計がしやすくなるという効果が得られる。
【0023】
【発明の実施の形態】
従来技術で説明したように、高解像度と低解像度の2つのモードの情報を同時に取得するためには画素列を複数設ける構造が有効であるが、図8に示すような同一チップ14上に解像度(画素ピッチ)の異なる2種類の画素列を有するリニアイメージセンサでは、フォトダイオードNウェル1に同一条件で注入を行うと、図11に示すように、狭チャンネル効果により高解像度側のフォトダイオードNウェル1のポテンシャルが相対的に浅くなったり、信号電荷の一部が読み出されずフォトダイオードNウェル1に残留する読み出し不良が発生するという問題が生じる。
【0024】
これにより、フォトダイオードの読み出し特性やフォトダイオードに蓄積できる信号電荷量が画素列毎で大きく異なってしまうため、フォトダイオードNウェル1の注入条件を画素列毎に設定しなければ高解像度/低解像度の両方の特性を満足することができないが、画素列毎に注入条件を変更すると、図12(a)に示すように少なくとも一回分のPR、注入、PR剥離を追加しなければならず、デバイスの価格上昇を招いてしまう。
【0025】
そこで、本発明では、工程数を増加させることなく複数のモードに対応できるように、画素列毎の注入領域を変えるのではなく、電荷読み出し方法を改良することを特徴としている。すなわち、低解像度側のフォトダイオードNウェル注入領域を、高解像度側のフォトダイオードNウェル注入領域と同一にし、両画素列のフォトダイオード部のポテンシャルを同一にする。加えて、低解像度側の電荷読み出し部で複数のフォトダイオードNウェルから一つの電荷転送部に信号電荷を読み出す構造(例えば、高解像度側ではフォトダイオードNウェルから電荷転送部までの経路を一画素毎にPチャネルストッパーで分離し、低解像度側では該経路を複数の画素毎に分離する構造)とすることにより解像度(画素数)を調整する。
【0026】
これにより、解像度間のフォトダイオード読み出し特性や、フォトダイオードに蓄積できる信号電荷量の違いを小さくすることができ、また、単一のフォトダイオードNウェル注入条件で製造することが可能となり、工程数の増加を抑制することができる。
【0027】
【実施例】
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の実施例について図面を参照して説明する。
【0028】
[実施例1]
まず、本発明の第1の実施例に係るリニアイメージセンサ及びその製造方法について、図1乃至図3、図11及び図12を参照して説明する。図1は、本発明の第1の実施例に係るリニアイメージセンサの概略構成を示す平面図であり、図2及び図3は、それぞれ図1のA部及びB部の拡大図である。また、図11は、各クロック(φTG、φ1、φ2)と出力信号のタイミングを示すタイミングチャート図であり、図12は、本発明の工程削減効果を説明するためのフローチャート図である。
【0029】
図1乃至図3に示すように、本実施例のリニアイメージセンサは、同一チップ14上に同一の画素ピッチで配列された複数のフォトダイオードNウェル1からなる画素列が並んで形成されており、フォトダイオードNウェル1はPチャネルストッパー5によって分離されており、フォトダイオードNウェル1に隣接して電荷読み出し部があり、その先に電荷転送部3が形成されている。そして、電荷転送部3を駆動するためのパルスラインφ1(φ1配線9)、パルスラインφ2(φ2配線10)、読み出しゲート2を制御するためのパルスラインφTGが設けられ、フォトダイオードNウェル1の信号電荷は読み出しゲート2と2層駆動パルス(φ1,φ2)を供給する第1層ポリシリコンゲート7及び第2層ポリシリコンゲート8によって電荷転送Nウェル6に転送される。このように、本実施例では、電荷読み出し部分のPチャネルストッパー5が2つのフォトダイオードNウェル1から単一の電荷転送部3に読み出すレイアウトになっている点を除いては、フォトダイオードNウェル1部分のパターンはPチャネルストッパー5も含めて高低解像度側/低解像度側で同一である。
【0030】
ここで、リニアイメージセンサでは、光電変換された電子は電荷読み出し部の電極にかけられるパルスφTGによって電荷転送部3に読み出され、φ1、φ2パルスによって順次転送され、図示しない信号電荷検出部で信号として検出され、その後、出力回路4を経て外部に出力される。各クロックと出力信号のタイミングチャートを図11(a)に示す。読み出しゲート2にかかる電圧がHIGHレベルになると光電変換された電子は電荷転送部3に読み出されるが、このときの読み出しゲート2のポテンシャルがフォトダイオードNウェル1のポテンシャルよりも浅いと、図11(c)に示すように一部の信号電荷が読み出せずに残ってしまい読み出し不良が発生する。また、フォトダイオードNウェル1のポテンシャルが浅すぎると、図11(b)に示すようにフォトダイオードNウェル1に蓄積できる信号電荷量が不足する。
【0031】
このような問題は、画素列毎に画素ピッチが異なる場合に、狭チャンネル効果によりフォトダイオードNウェル部のポテンシャルが変動することによって生じるが、本実施例では、高解像度側及び低解像度側のフォトダイオードNウェル注入領域を同一にし、低解像度側のPチャネルストッパー5を隣接する複数の画素の組毎(ここでは2画素毎)に電荷転送部3まで配設し、画素の組に対応して第1層及び第2層ポリシリコンゲート7、8を形成することにより複数のフォトダイオードNウェル1の電荷が合成されるようにしているため、単一のイオン注入条件で両解像度に対応する画素列のフォトダイオードのポテンシャルを同一にすることができ、その結果、工程数の増加を抑えることができる。この工程削減効果について図12のフローチャート図を参照して説明する。
【0032】
従来は、図12(a)に示すように、N型半導体基板13上にPウェル注入(ステップS101)を行った後に、まず、どちらか一方(例えば、高解像度側)のフォトダイオードNウェル注入(ステップS102〜104)を行い、続いてもう一方(この場合、低解像度側)のフォトダイオードNウェル注入(ステップS105〜107)を行っていたが、本発明では画素ピッチが等しいため、図12(b)に示すように、ステップS202〜204で両画素列のフォトダイオードNウェル注入を同時に行うことができるため、フォトダイオードNウェル1の注入工程数を半分にすることができ、また、画素列毎のマスク作成も不要となる。
【0033】
また、本発明では2分割したフォトダイオードの信号を回路上で合成するのではなく、フォトダイオードからの読み出し時に一つに合成するため、画素加算のタイミング調整等を図る必要もない。更に、各解像度に対応する画素列のパターンを揃えるために各解像度の感度の見積もりが容易になり、アンプやフォトダイオード開口の設計をしやすくすることができる。
【0034】
[実施例2]
次に、本発明の第2の実施例に係るリニアイメージセンサ及びその製造方法について、図4及び図5を参照して説明する。図4は、本発明の第2の実施例に係るリニアイメージセンサの概略構成を模式的に示す平面図であり、図5は、図4のA部(低解像度側)を拡大した図である。
【0035】
前記した第1の実施例では、高解像度側の画素ピッチをa、低解像度側の画素ピッチを2a、フォトダイオード長を両解像度共にbとした場合について説明したが、本発明は上記実施例に限定されず、低解像度側の画素ピッチを3a、4a・・・・・・na(nは正数)の場合、すなわち両解像度の比が整数倍になっているものに対しても適用可能である。
【0036】
その際には画素数の調整のために、Pチャネルストッパー5をn分割したフォトダイオードNウェル1から読み出し時に一つに合成されるようなレイアウト(例えば、相隣合う3つのフォトダイオードNウェル1の組毎に、Pチャネルストッパー5を電荷転送部3まで配設し、3つのフォトダイオードNウェル1の信号電荷が1本のポリシリコンゲート(ここでは、第1層ポリシリコンゲート7)下層の電荷転送Nウェル6に転送される構成)にする。例として、n=3の場合の構成を図4及び図5に示す。
【0037】
このような構成によっても、画素列間でフォトダイオードNウェル1の間隔は変わらないため、高解像度側と低解像度側の画素列に対して同一条件で注入を行うことができ、注入工程を削減することができる。また、フォトダイオードNウェル1からの読み出し時に信号電荷が一つに合成されるため、画素加算のタイミング調整等を図る必要もない。
【0038】
なお、上記説明では、解像度の異なる2種類のフォトダイオード列が1チップ上に配列されている場合について説明しているが、3種類以上のフォトダイオード列が1チップ上にあり、かつ、その解像度が全て整数倍になっている場合についても本発明は適用可能である。例えば、画素ピッチがa、2a、3aのフォトダイオード列が1チップ内に存在するようなリニアイメージセンサにおいては図2、図5、図10を組み合わせた構造となる。
【0039】
[実施例3]
次に、本発明の第3の実施例に係るリニアイメージセンサ及びその製造方法について、図6及び図7を参照して説明する。図6は、本発明の第3の実施例に係るリニアイメージセンサの概略構成を示す平面図であり、図7は、図6のA部(低解像度側)を拡大した図である。
【0040】
前記した第1及び第2の実施例では、低解像度側の読み出しを全画素で同一の方向としたが、電荷転送部3をフォトダイオード列の両側に設けて1画素おきに両側に交互に読み出し、例えば、両側の電荷転送部3の経路長やφ1、φ2、φTGのパルスのタイミングを調整することにより、電荷転送部3の終端で2画素を合成しても同様の効果が得られる。図6及び図7にその構成例を示す。
【0041】
なお、上記各実施例ではフォトダイオード長bが両解像度共に等しい場合について説明してきたが、フォトダイオード長bが画素ピッチaに比べて十分大きい場合にはフォトダイオード長bが解像度間で異なってもポテンシャルの変調は小さく、本発明は適用可能である。また、上記各実施例では異なる画素列におけるフォトダイオードNウェル1を同一位置となるように配置しているが、半画素分ずらして千鳥状に配列するスタッガード構造に適用することもできる。
【0042】
【発明の効果】
以上説明したように、本発明のリニアイメージセンサ及びその製造方法によれば下記記載の効果を奏する。
【0043】
本発明の第1の効果は、解像度の異なる複数の画素列を1チップ上に配置しても、解像度ごとにフォトダイオードNウェル注入条件を個別に設定する必要がなく、工程数の増加を抑えることができるということである。
【0044】
その理由は、従来は、1チップに解像度が異なる画素列が2種類ある場合には、フォトダイオードNウェルの注入条件も2種類必要であったが、本発明では、複数の画素列で画素ピッチを同一にしているため、単一条件での注入が可能となるからである。
【0045】
また、本発明の第2の効果は、各解像度の感度の見積もりが容易になり、アンプやフォトダイオード開口の設計がしやすくなるということである。
【0046】
その理由は、このような構造のリニアイメージセンサでは解像度毎に感度の規格が設定されるのが一般的であるが、本発明ではフォトダイオード部のパターンを各解像度で同一にそろえるため各解像度の感度を正確に見積もることができるからである。
【図面の簡単な説明】
【図1】本発明の第1の実施例に係るリニアイメージセンサの概略構成を示す平面図である。
【図2】本発明の第1の実施例に係るリニアイメージセンサの低解像度側の構成を示す平面図である。
【図3】本発明の第1の実施例に係るリニアイメージセンサの高解像度側の構成を示す平面図である。
【図4】本発明の第2の実施例に係るリニアイメージセンサの概略構成を示す平面図である。
【図5】本発明の第2の実施例に係るリニアイメージセンサの低解像度側の構成を示す平面図である。
【図6】本発明の第3の実施例に係るリニアイメージセンサの概略構成を示す平面図である。
【図7】本発明の第3の実施例に係るリニアイメージセンサの低解像度側の構成を示す平面図である。
【図8】従来のリニアイメージセンサの概略構成を示す平面図である。
【図9】従来のリニアイメージセンサの低解像度側の構成を示す平面図である。
【図10】従来のリニアイメージセンサの高解像度側の構成を示す平面図である。
【図11】各クロック(φTG、φ1、φ2)と出力信号のタイミングを示すタイミングチャート図である。
【図12】従来のリニアイメージセンサの製造方法と本発明のリニアイメージセンサの製造方法とを比較するフローチャート図である。
【符号の説明】
1 フォトダイオードNウェル
2 読み出しゲート(φTG配線)
3 電荷転送部
4 出力回路
5 Pチャネルストッパー
6 電荷転送Nウェル
7 第1層ポリシリコンゲート
8 第2層ポリシリコンゲート
9 φ1配線
10 φ2配線
11 コンタクト
12 Pwell
13 N型半導体基板
14 チップ
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a linear image sensor and a manufacturing method thereof, and more particularly to a linear image sensor capable of realizing a plurality of modes having different resolutions and a manufacturing method thereof.
[0002]
[Prior art]
2. Description of the Related Art Charge transfer devices such as CCD (Charge Coupled Device) type linear image sensors are used as document reading devices such as scanners, copiers, and facsimile machines. This linear image sensor includes a light receiving unit in which photodiodes are arranged in one direction, a charge reading unit that reads signal charges photoelectrically converted and accumulated by the light receiving unit, and a charge transfer unit that transfers signal charges. In addition, the charge transfer unit is usually composed of a two-layer drive CCD shift register, and has a structure in which a pulse line for supplying two-layer drive pulses (φ1, φ2) is arranged close to the charge transfer unit. ing.
[0003]
Then, the signal charge generated in the light receiving unit is accumulated in the period of LOW level when the pulse (φTG) applied to the charge reading unit is read out to the charge transfer unit in the period of HIGH level, and the driving pulse (φ1, φ2) The signal charges sequentially transferred by the signal are output to the outside by an output circuit including an analog circuit such as a signal charge detection unit that converts the signal charges into a signal voltage, a source follower, and an inverter. Two-dimensional information is acquired by mechanically scanning the linear image sensor in the vertical direction (sub-scanning direction) with respect to the arrangement direction (main scanning direction) of the light receiving units.
[0004]
Here, since the charge transfer device sequentially transfers the signal charges accumulated in the photodiode, if the number of pixels constituting the light receiving unit is increased in order to obtain a high-definition image, the transfer time becomes longer accordingly. End up. Therefore, a method has been proposed in which the linear image sensor is driven in two modes of high resolution and low resolution, and in the case of low resolution, the transfer time is shortened by thinning out pixels. For example, Japanese Patent Laid-Open No. 2001-244448 (hereinafter referred to as “first publication”) discloses a light receiving unit in which a large number of pixels are arranged in one direction, and a first signal charge readout provided on one side of the light receiving unit. High-resolution mode means having a first signal charge transfer unit using a CCD shift register and a second signal charge transfer unit provided on the other side of the light receiving unit and a second signal charge transfer using a CCD shift register A linear image sensor comprising a low resolution mode means having a portion is disclosed.
[0005]
In the first publication, the first and second signal charge transfer units are provided on both sides of a single light receiving unit, and the signal charge transfer unit is selectively used according to the mode to be selected. Is read out to the signal charge transfer unit for each normal pixel, and in the low resolution mode, two adjacent pixels are combined and read out to one charge transfer unit so that the two modes can be supported.
[0006]
However, the method described in the first publication has a problem in that a high-resolution signal and a low-resolution signal cannot be processed at the same time because a single light receiving unit is used in combination between different resolution modes. Further, in the linear image sensor, a staggered structure in which two pixel columns are shifted by half a pixel and arranged in a staggered pattern may be used. However, in the method described in the first publication, the linear image sensor is arranged in a single pixel column. Therefore, there is a problem that it cannot be applied to a staggered structure.
[0007]
In view of this, a multi-mode CCD has been proposed in which a plurality of light receiving portions having different pixel pitches are provided in order to simultaneously process a plurality of resolution signals. For example, Japanese Patent Application Laid-Open No. 2001-169050 (hereinafter referred to as second publication) discloses at least one row of first photosensors each having a first active region and at least one second active region. A photo array sensor including a second photo sensor in a row is disclosed, and two types of modes can be realized simultaneously by changing the size and wavelength sensitivity characteristics of the first active region and the second active region. Yes.
[0008]
[Patent Document 1]
JP 2001-244448 A (page 4-7, FIG. 1)
[Patent Document 2]
JP 2001-169050 A (page 3-5, FIG. 1)
[0009]
[Problems to be solved by the invention]
Here, the structure of a conventional multimode type linear image sensor will be described with reference to FIGS. FIG. 8 is a plan view showing a schematic configuration of a conventional linear image sensor, and FIGS. 9 and 10 are enlarged views of portions A and B of FIG. 8, respectively. As shown in FIGS. 8 to 10, the conventional linear image sensor has a pixel row (in the figure, the upper side is a pixel) composed of a plurality of pixels (photodiode N well 1) having different resolutions (pixel pitches) on the same chip 14. A pixel array for low resolution having a pitch 2a and a pixel array for high resolution having a pixel pitch a on the lower side are formed side by side. Each photodiode N well 1 is P + Separated by a channel stopper 5, there is a charge readout portion adjacent to the pixel column, and a charge transfer portion 3 is provided at the tip. Further, pulse lines φ1 (φ1 wiring 9) and φ2 (φ2 wiring 10) for driving the charge transfer unit 3 and a pulse line φTG (φTG wiring 2) for controlling the read gate 2 are provided.
[0010]
Here, the potential of the photodiode N well 1 is determined by the amount of photodiode N well implantation and the pattern shape of this portion, and particularly when the width of the photodiode N well implantation region is small, the potential becomes shallow due to the narrow channel effect. Therefore, in the conventional linear image sensor shown in FIGS. 8 to 10, since the pixel pitch is changed in each pixel column in order to change the resolution between the high resolution and the low resolution, the width of the photodiode N well implantation region is set. As a result, the potential becomes shallow in the narrow pixel row (high resolution side pixel row) due to the narrow channel effect.
[0011]
This problem will be described with reference to the figure. In the linear image sensor, when the potential relationship between the photodiode N well 1 and the readout gate 2 is appropriate, the signal charge accumulated in the photodiode N well 1 is caused by φTG applied to the readout gate 2. If the potential relationship is not appropriate, as shown in FIG. 11 (c), a part of the signal charge is not read out and remains in the photodiode N well 1 as shown in FIG. As shown in b), a defect occurs in which the potential of the photodiode N well 1 is too shallow to sufficiently accumulate charges in the photodiode.
[0012]
For this reason, the injection condition of the photodiode N well 1 must be controlled so that the potential becomes an appropriate value. However, a multimode linear image sensor in which pixel columns having different resolutions (pixel pitches) are arranged on one chip. In this case, the photodiode N well 1 must be injected under different conditions for each resolution, that is, for each pixel column. As a result, the number of processes increases.
[0013]
In order to prevent the potential mismatch due to the narrow channel effect, it is necessary to arrange the injection for each resolution and to align the potential of each pixel column. For this purpose, as shown in FIG. PR, implantation, and PR peeling (step S105 to 104) of the photodiode N well (for example, high resolution side) and PR, implantation, and PR peeling (step S105 to step S105) of the second photodiode N well (for example, the low resolution side). 107) must be performed separately, and the process for at least one PR, injection, and PR peeling is increased. This increase in the number of processes is a great demerit in the present situation where the cost reduction of devices is required.
[0014]
The present invention has been made in view of the above problems, and its main purpose is a multi-mode linear image capable of realizing two or more modes having different resolutions without increasing the number of steps. It is to provide a sensor and a manufacturing method thereof.
[0015]
[Means for solving problems]
In order to achieve the above object, a linear image sensor of the present invention includes a light receiving unit in which pixels are arranged in one direction, a read gate that reads signal charges from the pixels, and a charge transfer unit that sequentially transfers the signal charges. Multiple detection units with different resolutions In the plurality of detection units, the pixel pitches of the light receiving units are set to be equal, and depending on the resolution of the detection unit, one or a plurality of adjacent pixels are separated from the pixels. The signal charge movement path to the charge transfer section is formed separately.
[0016]
The linear image sensor according to the present invention includes a light receiving unit in which pixels including a well region are arranged in one direction and a channel stopper is formed at least between the pixels, a read gate for reading signal charges from the pixels, and the signal A linear image sensor having a plurality of detection units each including a charge transfer unit configured to sequentially transfer charges, wherein the pixel pitches of the light receiving units in the plurality of detection units are set to be equal; The signal charge movement path from the pixel to the charge transfer unit is formed separately for each pixel by the channel stopper, and the other detection unit is configured to transfer the charge from a set of a plurality of adjacent pixels. The movement path of the signal charge reaching the part is formed separately for each set of pixels by the channel stopper.
[0017]
The linear image sensor according to the present invention includes a light receiving portion in which pixels including well regions formed in a semiconductor substrate are arranged in one direction and a channel stopper is formed at least between the pixels, and a well region formed in the semiconductor substrate. In a linear image sensor having two detection units of high resolution and low resolution, each including a charge transfer unit including a read gate formed on the semiconductor substrate between the light receiving unit and the charge transfer unit. The pixel pitches of the light receiving units in the two detection units are set to be equal, and the detection unit on the high resolution side has the signal charge moving path from each pixel to the charge transfer unit by the channel stopper. The detection unit on the low resolution side is formed separately for each pixel, and the detection unit on the low resolution side is n (n is an integer of 2 or more) adjacent pixels. Movement path of the signal charge from the set leading to the charge transfer portion, in which are formed separately for each set of said pixels by said channel stopper.
[0018]
In the present invention, a plurality of gate electrodes perpendicular to the arrangement direction of the pixels are provided on the charge transfer portion, and each of the gate electrodes is disposed corresponding to the movement path of the signal charge. Preferably, the gate electrode may be composed of first-phase and second-phase gate electrode pairs that are alternately and repeatedly arranged in the arrangement direction of the pixels.
[0019]
In the present invention, at least one of the plurality of detection units includes the readout gate and the charge transfer unit on both sides of the light receiving unit, and the charge transfer units on both sides of the light receiving unit have output terminals thereof. The signal charges of each of the pixels constituting the light receiving unit are alternately moved to the charge transfer unit on each side, and the signal charges of the adjacent pixels are connected on the output end side. It can be set as the structure by which the said path | route is formed so that it may synthesize | combine.
[0020]
The method for manufacturing a linear image sensor according to the present invention includes a light receiving unit in which pixels including well regions are arranged in one direction and a channel stopper is formed at least between the pixels, and a readout gate for reading signal charges from the pixels. And a charge transfer section for sequentially transferring the signal charges. Multiple detection units with different resolutions In the method for manufacturing a linear image sensor, the signal charges are transferred from the pixels to the charge transfer unit by simultaneously injecting the well formation regions of the plurality of detection units formed at an equal pixel pitch under the same injection condition. The channel stopper is formed so that the path is separated for each pixel or for each set of a plurality of adjacent pixels according to the resolution of each of the detection units.
[0021]
In the method for manufacturing a linear image sensor according to the present invention, a light receiving unit in which pixels including well regions formed in a semiconductor substrate are arranged in one direction and a channel stopper is formed at least between the pixels, and the semiconductor substrate is formed. A linear image sensor having two detection units of high resolution and low resolution including a charge transfer unit including a well region and a read gate formed on the semiconductor substrate between the light receiving unit and the charge transfer unit. In the manufacturing method, a plurality of well formation regions of the detection unit formed at an equal pixel pitch are simultaneously injected under the same injection condition, and the detection unit on the high resolution side receives the charge transfer unit from each of the pixels. The signal charge moving path leading to is separated for each of the pixels, and the low-resolution detection unit includes n (n is an integer of 2 or more) adjacent pixels. As the movement path of the signal charge from the set leading to the charge transfer portion is separated for each set of said pixels, and forms the channel stopper.
[0022]
As described above, in the present invention, instead of changing the pixel shape and the pixel pitch in the plurality of light receiving portions (pixel columns), the pixel column structure is the same, and the readout structure (that is, the separation structure by the channel stopper or the charge transfer) By devising the structure of the part), a plurality of modes with different resolutions are realized. As a result, it is possible to share the photodiode N-well injection conditions for each resolution, to suppress an increase in the number of processes, and to make the potentials of a plurality of pixel columns the same and store them in readout characteristics and photodiodes. By bringing the characteristics of the charge amount close to each other, it is easy to estimate the sensitivity of each resolution, and the effect of facilitating the design of the amplifier and photodiode openings can be obtained.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
As described in the prior art, a structure in which a plurality of pixel columns are provided is effective for simultaneously acquiring information of two modes of high resolution and low resolution, but the resolution is provided on the same chip 14 as shown in FIG. In a linear image sensor having two types of pixel columns with different (pixel pitches), when injection into the photodiode N well 1 is performed under the same conditions, as shown in FIG. There arises a problem that the potential of the well 1 becomes relatively shallow, or a part of the signal charge is not read and a reading failure remaining in the photodiode N well 1 occurs.
[0024]
As a result, the readout characteristics of the photodiode and the amount of signal charge that can be accumulated in the photodiode vary greatly from pixel column to pixel column. Therefore, if the injection condition of the photodiode N well 1 is not set for each pixel column, high resolution / low resolution However, if the implantation conditions are changed for each pixel column, at least one PR, implantation, and PR peeling must be added as shown in FIG. Will lead to price increases.
[0025]
Therefore, the present invention is characterized in that the charge readout method is improved instead of changing the injection region for each pixel column so that it can cope with a plurality of modes without increasing the number of steps. That is, the photodiode N well injection region on the low resolution side is made the same as the photodiode N well injection region on the high resolution side, and the potentials of the photodiode portions of both pixel columns are made the same. In addition, a structure in which signal charges are read out from a plurality of photodiode N wells to one charge transfer unit in the charge readout unit on the low resolution side (for example, a path from the photodiode N well to the charge transfer unit on one pixel on the high resolution side) Every P + The resolution (number of pixels) is adjusted by separating with a channel stopper and adopting a structure in which the path is separated for each of a plurality of pixels on the low resolution side.
[0026]
As a result, it is possible to reduce the difference in photodiode readout characteristics between resolutions and the amount of signal charge that can be accumulated in the photodiode, and it is possible to manufacture under a single photodiode N-well injection condition. Can be suppressed.
[0027]
【Example】
In order to describe the above-described embodiment of the present invention in more detail, examples of the present invention will be described with reference to the drawings.
[0028]
[Example 1]
First, a linear image sensor and a manufacturing method thereof according to a first embodiment of the present invention will be described with reference to FIGS. 1 to 3, 11, and 12. FIG. 1 is a plan view showing a schematic configuration of a linear image sensor according to a first embodiment of the present invention, and FIGS. 2 and 3 are enlarged views of a portion A and a portion B in FIG. 1, respectively. FIG. 11 is a timing chart showing the timing of each clock (φTG, φ1, φ2) and output signal, and FIG. 12 is a flowchart for explaining the process reduction effect of the present invention.
[0029]
As shown in FIGS. 1 to 3, the linear image sensor of this embodiment is formed by arranging pixel rows composed of a plurality of photodiode N wells 1 arranged at the same pixel pitch on the same chip 14. The photodiode N well 1 is P + Separated by a channel stopper 5, there is a charge reading portion adjacent to the photodiode N well 1, and a charge transfer portion 3 is formed at the tip. A pulse line φ1 (φ1 wiring 9) for driving the charge transfer unit 3, a pulse line φ2 (φ2 wiring 10), and a pulse line φTG for controlling the reading gate 2 are provided. The signal charge is transferred to the charge transfer N-well 6 by the first-layer polysilicon gate 7 and the second-layer polysilicon gate 8 that supply the read gate 2 and the two-layer drive pulses (φ1, φ2). Thus, in this embodiment, the charge readout portion P + The pattern of the photodiode N well 1 portion is P except that the channel stopper 5 is arranged to read out from the two photodiode N wells 1 to the single charge transfer unit 3. + It is the same on the high / low resolution side / low resolution side including the channel stopper 5.
[0030]
Here, in the linear image sensor, the photoelectrically converted electrons are read to the charge transfer unit 3 by the pulse φTG applied to the electrode of the charge reading unit, sequentially transferred by the φ1 and φ2 pulses, and signaled by the signal charge detection unit (not shown). And then output to the outside through the output circuit 4. FIG. 11A shows a timing chart of each clock and output signal. When the voltage applied to the readout gate 2 becomes HIGH level, the photoelectrically converted electrons are read out to the charge transfer unit 3. If the potential of the readout gate 2 at this time is shallower than the potential of the photodiode N well 1, FIG. As shown in c), some signal charges remain without being read out, resulting in read failure. If the potential of the photodiode N well 1 is too shallow, the amount of signal charge that can be accumulated in the photodiode N well 1 is insufficient as shown in FIG.
[0031]
Such a problem occurs when the potential of the photodiode N-well portion fluctuates due to the narrow channel effect when the pixel pitch is different for each pixel column. In this embodiment, the photo on the high resolution side and the low resolution side are used. The diode N well injection region is made the same, and P on the low resolution side + A channel stopper 5 is disposed up to the charge transfer section 3 for each set of adjacent pixels (every two pixels in this case), and the first and second layer polysilicon gates 7 and 8 are provided corresponding to the set of pixels. Since the charges of the plurality of photodiode N wells 1 are synthesized by forming, the potentials of the photodiodes of the pixel columns corresponding to both resolutions can be made the same under a single ion implantation condition, As a result, an increase in the number of processes can be suppressed. This process reduction effect will be described with reference to the flowchart of FIG.
[0032]
Conventionally, as shown in FIG. 12A, after performing P-well implantation (step S101) on the N-type semiconductor substrate 13, first, either one (for example, high-resolution side) photodiode N-well implantation is performed. (Steps S102 to 104) are performed, and then the other (in this case, low resolution side) photodiode N well implantation (Steps S105 to 107) is performed. As shown in (b), since the photodiode N well implantation of both pixel columns can be performed simultaneously in steps S202 to 204, the number of implantation steps of the photodiode N well 1 can be halved. It is not necessary to create a mask for each column.
[0033]
In the present invention, the signals of the photodiodes divided into two parts are not combined on the circuit, but are combined into one at the time of reading from the photodiodes, so that it is not necessary to adjust the timing of pixel addition. Furthermore, since the pixel column patterns corresponding to the respective resolutions are aligned, it is possible to easily estimate the sensitivity of each resolution, and it is possible to easily design the amplifier and the photodiode aperture.
[0034]
[Example 2]
Next, a linear image sensor and a method for manufacturing the same according to a second embodiment of the present invention will be described with reference to FIGS. FIG. 4 is a plan view schematically showing a schematic configuration of the linear image sensor according to the second embodiment of the present invention, and FIG. 5 is an enlarged view of a portion A (low resolution side) of FIG. .
[0035]
In the first embodiment, the case where the pixel pitch on the high resolution side is a, the pixel pitch on the low resolution side is 2a, and the photodiode length is b for both resolutions has been described. However, the present invention is not limited to the above embodiment. The present invention is not limited and can be applied to the case where the pixel pitch on the low resolution side is 3a, 4a... Na (n is a positive number), that is, the ratio of both resolutions is an integral multiple. is there.
[0036]
In that case, P is adjusted to adjust the number of pixels. + A layout in which the channel stopper 5 is combined into one at the time of reading from the n-divided photodiode N well 1 (for example, P for each set of three adjacent photodiode N wells 1 + Channel stoppers 5 are arranged up to the charge transfer unit 3 and the signal charges of the three photodiode N wells 1 are transferred to the charge transfer N well 6 under one polysilicon gate (here, the first layer polysilicon gate 7). To be transferred). As an example, the configuration in the case of n = 3 is shown in FIGS.
[0037]
Even with such a configuration, the distance between the photodiode N wells 1 does not change between the pixel columns, so that the implantation can be performed under the same conditions for the pixel columns on the high resolution side and the low resolution side, thereby reducing the number of implantation steps. can do. In addition, since signal charges are combined into one when reading from the photodiode N well 1, it is not necessary to adjust the timing of pixel addition.
[0038]
In the above description, the case where two types of photodiode arrays having different resolutions are arranged on one chip has been described. However, three or more types of photodiode arrays are provided on one chip, and the resolution is the same. The present invention can also be applied to cases where all are integral multiples. For example, a linear image sensor in which photodiode rows having pixel pitches a, 2a, and 3a are present in one chip has a structure in which FIGS. 2, 5, and 10 are combined.
[0039]
[Example 3]
Next, a linear image sensor and a method for manufacturing the same according to a third embodiment of the present invention will be described with reference to FIGS. FIG. 6 is a plan view showing a schematic configuration of a linear image sensor according to the third embodiment of the present invention, and FIG. 7 is an enlarged view of a portion A (low resolution side) of FIG.
[0040]
In the first and second embodiments described above, the readout on the low resolution side is made the same direction for all the pixels. However, the charge transfer units 3 are provided on both sides of the photodiode row, and the readout is alternately performed on both sides every other pixel. For example, the same effect can be obtained even if two pixels are combined at the end of the charge transfer unit 3 by adjusting the path length of the charge transfer units 3 on both sides and the timing of the pulses φ1, φ2, and φTG. 6 and 7 show examples of the configuration.
[0041]
In each of the above embodiments, the case where the photodiode length b is the same for both resolutions has been described. However, if the photodiode length b is sufficiently larger than the pixel pitch a, the photodiode length b may differ between the resolutions. The potential modulation is small, and the present invention is applicable. In each of the above embodiments, the photodiode N wells 1 in different pixel columns are arranged at the same position, but the present invention can also be applied to a staggered structure in which they are shifted by half a pixel and arranged in a staggered manner.
[0042]
【The invention's effect】
As described above, the linear image sensor and the manufacturing method thereof according to the present invention have the following effects.
[0043]
The first effect of the present invention is that even if a plurality of pixel columns having different resolutions are arranged on one chip, it is not necessary to individually set the photodiode N well implantation conditions for each resolution, and the increase in the number of processes is suppressed. Is that you can.
[0044]
The reason for this is that, conventionally, when there are two types of pixel columns having different resolutions in one chip, two types of injection conditions for the photodiode N well are also required. This is because it is possible to perform injection under a single condition.
[0045]
In addition, the second effect of the present invention is that it is easy to estimate the sensitivity of each resolution, and it is easy to design an amplifier or a photodiode aperture.
[0046]
The reason is that in the linear image sensor having such a structure, the sensitivity standard is generally set for each resolution. However, in the present invention, since the pattern of the photodiode portion is made uniform at each resolution, the resolution of each resolution is set. This is because the sensitivity can be estimated accurately.
[Brief description of the drawings]
FIG. 1 is a plan view showing a schematic configuration of a linear image sensor according to a first embodiment of the present invention.
FIG. 2 is a plan view showing a configuration of a low resolution side of the linear image sensor according to the first embodiment of the present invention.
FIG. 3 is a plan view showing a configuration on a high resolution side of the linear image sensor according to the first embodiment of the present invention.
FIG. 4 is a plan view showing a schematic configuration of a linear image sensor according to a second embodiment of the present invention.
FIG. 5 is a plan view showing a configuration of a low resolution side of a linear image sensor according to a second embodiment of the present invention.
FIG. 6 is a plan view showing a schematic configuration of a linear image sensor according to a third embodiment of the present invention.
FIG. 7 is a plan view showing a configuration on a low resolution side of a linear image sensor according to a third embodiment of the present invention.
FIG. 8 is a plan view showing a schematic configuration of a conventional linear image sensor.
FIG. 9 is a plan view showing a configuration on a low resolution side of a conventional linear image sensor.
FIG. 10 is a plan view showing a configuration on a high resolution side of a conventional linear image sensor.
FIG. 11 is a timing chart showing timings of clocks (φTG, φ1, φ2) and output signals.
FIG. 12 is a flowchart for comparing a conventional linear image sensor manufacturing method and a linear image sensor manufacturing method of the present invention.
[Explanation of symbols]
1 Photodiode N-well
2 Read gate (φTG wiring)
3 Charge transfer section
4 Output circuit
5P + Channel stopper
6 Charge transfer N well
7 First layer polysilicon gate
8 Second layer polysilicon gate
9 φ1 wiring
10 φ2 wiring
11 Contact
12 Pwell
13 N-type semiconductor substrate
14 chips

Claims (10)

画素を一方向に配列した受光部と、前記画素から信号電荷を読み出す読み出しゲートと、前記信号電荷を順次転送する電荷転送部とを備える解像度が互いに異なる複数の検出部を有するリニアイメージセンサであって、
複数の前記検出部において、
前記受光部の画素ピッチは等しく設定され、
前記検出部の前記解像度に応じて、1又は相隣り合う複数の画素毎に、前記画素から前記電荷転送部に至る前記信号電荷の移動経路が分離して形成されていることを特徴とするリニアイメージセンサ。
A linear image sensor having a plurality of detection units having different resolutions, each including a light receiving unit in which pixels are arranged in one direction, a readout gate that reads signal charges from the pixels, and a charge transfer unit that sequentially transfers the signal charges. And
In the plurality of detection units,
The pixel pitch of the light receiving part is set equal,
A linear movement path of the signal charge from the pixel to the charge transfer unit is formed separately for each one or a plurality of adjacent pixels according to the resolution of the detection unit. Image sensor.
ウェル領域からなる画素が一方向に配列され、少なくとも前記画素間にチャネルストッパーが形成された受光部と、前記画素から信号電荷を読み出す読み出しゲートと、前記信号電荷を順次転送する電荷転送部とを備える検出部を複数有するリニアイメージセンサであって、
複数の前記検出部における前記受光部の画素ピッチは等しく設定され、
一の前記検出部は、各々の前記画素から前記電荷転送部に至る前記信号電荷の移動経路が、前記チャネルストッパーにより前記画素ごとに分離して形成され、
他の前記検出部は、相隣り合う複数の前記画素の組から前記電荷転送部に至る前記信号電荷の移動経路が、前記チャネルストッパーにより前記画素の組ごとに分離して形成されていることを特徴とするリニアイメージセンサ。
A light receiving unit in which pixels including a well region are arranged in one direction and a channel stopper is formed at least between the pixels; a read gate that reads signal charges from the pixels; and a charge transfer unit that sequentially transfers the signal charges. A linear image sensor having a plurality of detection units comprising:
The pixel pitches of the light receiving units in the plurality of detection units are set equal,
In one of the detection units, the signal charge movement path from each pixel to the charge transfer unit is formed separately for each pixel by the channel stopper,
In the other detection unit, a movement path of the signal charge from a set of a plurality of adjacent pixels to the charge transfer unit is formed separately for each set of pixels by the channel stopper. Characteristic linear image sensor.
半導体基板に形成したウェル領域からなる画素が一方向に配列され、少なくとも前記画素間にチャネルストッパーが形成された受光部と、前記半導体基板に形成したウェル領域を含む電荷転送部と、前記受光部と前記電荷転送部との間の、前記半導体基板上に形成した読み出しゲートとを備える高解像度及び低解像度の2つの検出部を有するリニアイメージセンサにおいて、
前記2つの検出部における前記受光部の画素ピッチは等しく設定され、
前記高解像度側の前記検出部は、各々の前記画素から前記電荷転送部に至る前記信号電荷の移動経路が、前記チャネルストッパーにより前記画素ごとに分離して形成され、
前記低解像度側の前記検出部は、n(nは2以上の整数)個の相隣り合う前記画素の組から前記電荷転送部に至る前記信号電荷の移動経路が、前記チャネルストッパーにより前記画素の組ごとに分離して形成されていることを特徴とするリニアイメージセンサ。
A light receiving unit in which pixels each including a well region formed in a semiconductor substrate are arranged in one direction and a channel stopper is formed at least between the pixels, a charge transfer unit including a well region formed in the semiconductor substrate, and the light receiving unit In a linear image sensor having two high-resolution and low-resolution detection units, each of which includes a readout gate formed on the semiconductor substrate between the first transfer unit and the charge transfer unit.
The pixel pitches of the light receiving parts in the two detection parts are set equal,
In the detection unit on the high resolution side, the signal charge moving path from each pixel to the charge transfer unit is formed separately for each pixel by the channel stopper,
The detection unit on the low resolution side is configured such that a movement path of the signal charge from a set of n (n is an integer of 2 or more) adjacent pixels to the charge transfer unit is connected to the pixel by the channel stopper. A linear image sensor characterized by being formed separately for each set.
前記電荷転送部上に、前記画素の配列方向に直交する複数のゲート電極を備え、各々の前記ゲート電極は、前記信号電荷の前記移動経路に対応して配設されることを特徴とする請求項1乃至3のいずれか一に記載のリニアイメージセンサ。  A plurality of gate electrodes orthogonal to the arrangement direction of the pixels are provided on the charge transfer section, and each of the gate electrodes is disposed corresponding to the movement path of the signal charge. Item 4. The linear image sensor according to any one of Items 1 to 3. 前記ゲート電極は、前記画素の配列方向に交互に繰り返し配列された第1相及び第2相のゲート電極対からなることを特徴とする請求項4記載のリニアイメージセンサ。  5. The linear image sensor according to claim 4, wherein the gate electrode includes first-phase and second-phase gate electrode pairs alternately and repeatedly arranged in the arrangement direction of the pixels. 前記複数の検出部の少なくとも1つは、前記受光部の両側に前記読み出しゲートと前記電荷転送部とを備え、
前記受光部の両側の前記電荷転送部はその出力端側で結合され、
前記受光部を構成する各々の前記画素の前記信号電荷が、交互に各々の側の前記電荷転送部に移動し、相隣り合う前記画素の前記信号電荷が前記出力端側で合成されるように、前記経路が形成されていることを特徴とする請求項1乃至5のいずれか一に記載のリニアイメージセンサ。
At least one of the plurality of detection units includes the readout gate and the charge transfer unit on both sides of the light receiving unit,
The charge transfer units on both sides of the light receiving unit are coupled on the output end side thereof,
The signal charges of each of the pixels constituting the light receiving section are alternately moved to the charge transfer section on each side, and the signal charges of adjacent pixels are combined on the output end side. The linear image sensor according to claim 1, wherein the path is formed.
ウェル領域からなる画素が一方向に配列され、少なくとも前記画素間にチャネルストッパーが形成された受光部と、前記画素から信号電荷を読み出す読み出しゲートと、前記信号電荷を順次転送する電荷転送部とを備える解像度が互いに異なる複数の検出部を有するリニアイメージセンサの製造方法において、
等しい画素ピッチで形成される複数の前記検出部のウェル形成領域に同一の注入条件で同時に注入を行い、
前記画素から前記電荷転送部に至る前記信号電荷の移動経路が、各々の前記検出部の前記解像度に応じて、画素毎又は相隣り合う複数の画素の組毎に分離されるように、前記チャネルストッパーを形成することを特徴とするリニアイメージセンサの製造方法。
A light receiving unit in which pixels including a well region are arranged in one direction and a channel stopper is formed at least between the pixels; a read gate that reads signal charges from the pixels; and a charge transfer unit that sequentially transfers the signal charges. In a method for manufacturing a linear image sensor having a plurality of detection units having different resolutions ,
Implanting simultaneously in the same implantation conditions to the well formation regions of the plurality of detection units formed with equal pixel pitch,
The channel so that a movement path of the signal charge from the pixel to the charge transfer unit is separated for each pixel or for each set of a plurality of adjacent pixels according to the resolution of each detection unit. A method of manufacturing a linear image sensor, comprising forming a stopper.
半導体基板に形成したウェル領域からなる画素が一方向に配列され、少なくとも前記画素間にチャネルストッパーが形成された受光部と、前記半導体基板に形成したウェル領域を含む電荷転送部と、前記受光部と前記電荷転送部との間の、前記半導体基板上に形成した読み出しゲートとを備える高解像度及び低解像度の2つの検出部を有するリニアイメージセンサの製造方法において、
等しい画素ピッチで形成される複数の前記検出部のウェル形成領域に同一の注入条件で同時に注入を行い、
高解像度側の前記検出部は、各々の前記画素から前記電荷転送部に至る信号電荷の移動経路が前記画素ごとに分離され、低解像度の前記検出部は、n(nは2以上の整数)個の相隣り合う前記画素の組から前記電荷転送部に至る前記信号電荷の移動経路が前記画素の組ごとに分離されるように、前記チャネルストッパーを形成することを特徴とするリニアイメージセンサの製造方法。
A light receiving unit in which pixels each including a well region formed in a semiconductor substrate are arranged in one direction and a channel stopper is formed at least between the pixels, a charge transfer unit including a well region formed in the semiconductor substrate, and the light receiving unit In a method for manufacturing a linear image sensor having two detection units of high resolution and low resolution, each of which includes a readout gate formed on the semiconductor substrate between the charge transfer unit and the charge transfer unit.
Implanting simultaneously in the same implantation conditions to the well formation regions of the plurality of detection units formed with equal pixel pitch,
The detection unit on the high resolution side separates the signal charge movement path from each pixel to the charge transfer unit for each pixel, and the low resolution detection unit has n (n is an integer of 2 or more). In the linear image sensor, the channel stopper is formed so that a movement path of the signal charge from the set of adjacent pixels to the charge transfer unit is separated for each set of pixels. Production method.
前記電荷転送部上の前記画素の配列方向に直交するように設ける複数のゲート電極を、前記信号電荷の前記移動経路に対応して形成することを特徴とする請求項7又は8に記載のリニアイメージセンサの製造方法。  9. The linear device according to claim 7, wherein a plurality of gate electrodes provided so as to be orthogonal to an arrangement direction of the pixels on the charge transfer portion are formed corresponding to the movement path of the signal charges. A method for manufacturing an image sensor. 前記ゲート電極は、前記画素の配列方向に交互に繰り返し配列される第1相及び第2相のゲート電極対からなり、各々の前記ゲート電極対を、前記信号電荷の前記移動経路に対応して形成することを特徴とする請求項7又は8に記載のリニアイメージセンサの製造方法。  The gate electrode includes first-phase and second-phase gate electrode pairs that are alternately and repeatedly arranged in the pixel arrangement direction, and each of the gate electrode pairs corresponds to the movement path of the signal charge. 9. The method for manufacturing a linear image sensor according to claim 7, wherein the linear image sensor is formed.
JP2002313595A 2002-10-29 2002-10-29 Linear image sensor and manufacturing method thereof Expired - Fee Related JP4502170B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002313595A JP4502170B2 (en) 2002-10-29 2002-10-29 Linear image sensor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002313595A JP4502170B2 (en) 2002-10-29 2002-10-29 Linear image sensor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2004152816A JP2004152816A (en) 2004-05-27
JP4502170B2 true JP4502170B2 (en) 2010-07-14

Family

ID=32458147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002313595A Expired - Fee Related JP4502170B2 (en) 2002-10-29 2002-10-29 Linear image sensor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4502170B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4686310B2 (en) * 2005-09-07 2011-05-25 東芝マイクロエレクトロニクス株式会社 Solid-state imaging device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04369962A (en) * 1991-06-18 1992-12-22 Fujitsu Ltd Solid-state image pickup device and its control method
JPH10327294A (en) * 1997-05-23 1998-12-08 Fuji Xerox Co Ltd Image reader
JP2001244448A (en) * 2000-02-25 2001-09-07 Nec Corp Linear image sensor and method of using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04369962A (en) * 1991-06-18 1992-12-22 Fujitsu Ltd Solid-state image pickup device and its control method
JPH10327294A (en) * 1997-05-23 1998-12-08 Fuji Xerox Co Ltd Image reader
JP2001244448A (en) * 2000-02-25 2001-09-07 Nec Corp Linear image sensor and method of using the same

Also Published As

Publication number Publication date
JP2004152816A (en) 2004-05-27

Similar Documents

Publication Publication Date Title
US8026469B2 (en) Photoelectric conversion device with plural columns of pixels and conductive patterns for connecting to a source follower MOS transistor of a pixel of a column
US8582009B2 (en) Solid-state image sensor and image sensing apparatus
US7196303B2 (en) CCD image sensor
US6573935B1 (en) Two-dimensional solid state image pickup device
US20060072026A1 (en) Solid-state image pickup device and method for driving the same
US20070045669A1 (en) Image sensor
US5241377A (en) Compact imager including a plurality of photodiode arrays
JP4502170B2 (en) Linear image sensor and manufacturing method thereof
JP4514912B2 (en) Solid-state imaging device and driving method thereof
US20060164532A1 (en) Solid state imaging apparatus and driving method for the solid stateimaging apparatus
US20070280402A1 (en) Solid-state image sensor
JP3970425B2 (en) Solid-state imaging device
KR100283873B1 (en) Charge transfer device having three pixel rows arranged adjacently to each other
JP4587642B2 (en) Linear image sensor
US7091464B2 (en) Image sensor
US20060146163A1 (en) Color linear image sensor
US11736817B2 (en) Solid-state imaging device
JP3002365B2 (en) Charge transfer device and driving method thereof
JP4098444B2 (en) Control method of solid-state image sensor
US20070023787A1 (en) Drive unit for charge coupled devices and driving method for charge coupled devices
JP4006625B2 (en) Solid-state imaging device and driving method thereof
JP4295703B2 (en) Solid-state imaging device driving method and solid-state imaging device
US6686963B1 (en) Method for driving solid-state image device
JP4225989B2 (en) Solid-state image sensor
JP4813806B2 (en) Charge transfer device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100414

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees