JP4498297B2

JP4498297B2 - フィルタ回路

Info

Publication number: JP4498297B2
Application number: JP2006082770A
Authority: JP
Inventors: 直樹秋庭
Original assignee: Hitachi Kokusai Electric Inc
Current assignee: Hitachi Kokusai Electric Inc
Priority date: 2006-03-24
Filing date: 2006-03-24
Publication date: 2010-07-07
Anticipated expiration: 2026-03-24
Also published as: JP2007259225A

Description

本発明はフィルタ回路に関するものである。

送信装置または受信装置もしくは通信装置では、周波数帯域を選択して取出すため等にフィルタ回路を使用する。

図２に従来のフィルタ回路のパターン図を示す。図２は平面基板上で入力端子および出力端子をもつ２本の線路パターンの間にヘアピン型の線路パターンを形成することで機能するフィルタ回路のパターン図である。

図２において、1 は入力端子、2 は出力端子、3 は入力端子 1 の特性インピーダンスを備える線路パターン、4 は出力端子 2 の特性インピーダンスを備える線路パターン、5 と 7 は先端を開放し互いに電磁結合する線路パターン、6 と 8 は先端を開放し互いに電磁結合する線路パターン、9 と 12 は先端を開放し互いに電磁結合する線路パターン、10 と 13 は先端を開放し互いに電磁結合する線路パターン、14 はフィルタ回路全体の中心に引いた基準線である。

図２に示すように、フィルタ回路は、平面基板上で電磁結合部分をもつヘアピン型の線路パターンを配置することで機能する。

図２において、線路パターン 5 〜 10 及び線路パターン 12 〜 13 の幅と長さ、並びにそれらの線路パターン 5 〜 10 及び 12 ，13 間の間隔を適切な値にすることによってフィルタ回路として適切な特性を得ることができる。

なお、図２のフィルタ回路は基準線 14 に対して平面的に線対称の関係となる構成を採用した例である（特許文献１参照。）。

図２の例では、線路パターン 5 と 6 は幅 W1 で長さ L1 、線路パターン 7 と 8 は幅 W2 で長さ L1 、線路パターン 5 と線路パターン 7 の間隔及び線路パターン 6 と線路パターン 5 の間隔は S1 である。

また、線路パターン 9 と 10 は幅 W2 で長さ L2 、線路パターン 12 と 13 は幅 W3 で長さ L2 、線路パターン 9 と線路パターン 12 の間隔及び線路パターン 10 と線路パターン 13 の間隔は S3 である。

更に、線路パターン 7 と線路パターン 9 の間隔及び線路パターン 8 と線路パターン 10 の間隔は S2 である。
特開２００３−３２００４号公報

フィルタ回路を用いた送信装置、受信装置、あるいは通信装置においては、フィルタ回路は通過帯域で減衰量が少なく、阻止帯域で減衰量が大きいという電気的特性とともに、回路の小型化が望まれる。

しかしながら、従来のフィルタ回路では、線路パターン 12 と線路パターン 13 は左右対称構造であるため電気的には同じ動作をしているにも関わらず、共振器を形成するためにヘアピン型を採用しており形状が大型になっている欠点がある。

本発明の目的は、上記のような欠点を除去し、小型化しつつ、かつ、阻止帯域の減衰量を大きくすることができるフィルタ回路を提供することにある。

上記の目的を達成するため、本発明のフィルタ回路は、左右対称構造のヘアピン型の線路パターンの代わりに、先端を開放し他方の先端は接地させた線路パターンを備えたフィルタ回路とするものである。

即ち本発明のフィルタ回路は、左右対称構造のヘアピン型の線路パターンを、電気的には同じ動作となるように先端を開放し他方の先端を接地させた線路パターンで代用して小型化しつつ、また他方の先端を接地させたことによりノードが明確になることでより阻止帯域の減衰量が大きくなることを特徴とするフィルタ回路である。

また本発明は、変調器で生成した信号と局部発振器で発生した信号をミキサで混合し、混合した信号を電力増幅器で電力増幅しフィルタで不要の周波数成分を除去してアンテナから空間へ放射する送信装置において、左右対称構造のヘアピン型の線路パターンを、電気的には同じ動作となるように先端を開放し他方の先端を接地させた線路パターンで代用したフィルタ回路を用いたものである。

また本発明は、空間を伝播した電波をアンテナで受信し、必要ない周波数成分をフィルタで除去し電力増幅器で電力増幅した信号と局部発振器で発生した信号をミキサで混合し、混合した信号を復調器に入力して復調する受信装置において、左右対称構造のヘアピン型の線路パターンを、電気的には同じ動作となるように先端を開放し他方の先端を接地させた線路パターンで代用したフィルタ回路を用いたものである。

即ち、本発明のフィルタ回路は、基板と、基板上に設けられた入出力用線路と、入出力用線路間に配置された複数のヘアピン型の線路パターンとを備えたフィルタ回路において、複数のヘアピン型の線路パターン間の少なくとも１つに、一端を開放し他端を設置した線路パターンを配置したものである。

また、本発明のフィルタ回路は、好ましくは、マイクロストリップ線路またはストリップ線路から構成されているフィルタ回路である。

また、本発明のフィルタ回路は、好ましくは、複数のヘアピン型の線路パターンが線対称に配置されているものである。

本発明によれば、入力側と出力側とで対称構造のヘアピン型線路パターンより、先端を開放し他方の先端は接地させた線路パターンを採用したことによって、減衰量が大きな阻止帯域が得られ、かつヘアピン型線路パターンを省略できる、小形化が可能となる。

以下、本発明の実施の形態について説明する。図１は、本発明の実施の形態であるフィルタ回路のパターンを示す図である。1 は入力端子、2 は出力端子、3 は入力端子 1 の特性インピーダンスを備える線路パターン、4 は出力端子 2 の特性インピーダンスを備える線路パターン、5 と 7 は先端を開放し互いに電磁結合する線路パターン、6 と 8 は先端を開放し互いに電磁結合する線路パターン、11 は先端を開放し他方の先端は接地させた線路パターン、9 と 10 は先端を開放しつつ線路パターン 11 に電磁結合した線路パターン、14 はフィルタ回路全体の中心に引いた基準線である。

このように、入力端子 1 と出力端子 2 との中心に基準線を引いた場合に、線路パターン 7 、線路パターン 9 、及びその間を接続するパターンから成るヘアピン型の線路パターンと、線路パターン 8 、線路パターン 10 、及びその間を接続するパターンから成るヘアピン型の線路パターンとは基準線 14 に対して線対称である。

図１のパターンは、マイクロストリップ線路等のストリップ線路であり、誘電体基板上に形成する。誘電体基板は、例えば、サファイア（Al₂O₃ ）基板等である。このように、フィルタ回路は、サファイア基板等の、誘電体損失が小さく、結晶構造が安定している基板上に形成することが望ましい。

また、ストリップ線路パターンに使用する導体材料としては、例えば、金属（ Au 、Cu 、等）等を蒸着法やスパッタ法等で形成する。また、図１のような]パターンを形成した面と逆の面（裏面）は、ストリップ線路を形成するためのグランド用の（接地用導体による）べたパターンである。

ここで、図１と図２の入力端子 1 に電力信号を入力したときの、出力端子 2 で得られる電力信号の挿入損失を市販の高周波回路シミュレータを使って計算する。

まず、図１のフィルタ回路について、シミュレーションに使用するパラメータとして比誘電率が10 、厚み（板厚）が 0.25 ｍｍの誘電体基板を使用し、以下のパターン寸法を用いる。

このとき、図１の入力端子 1 に接続された線路パターン 3 及び出力端子 2 に接続された線路パターン 4 の幅 W0 は W0 ＝ 0.234 ｍｍ、長さ L0 は L0 ＝ 0.5 ｍｍ、線路パターン 5 と 6 の幅 W1 は W1 ＝ 0.084 ｍｍ、線路パターン 7 〜 10 の幅 W2 は W2 ＝ 0.061 ｍｍ、線路パターン 5 〜 8 の長さ L1 は L1 ＝ 5.999 ｍｍ、線路パターン 5 と線路パターン 7 の間隔及び線路パターン 6 と線路パターン 5 の間隔 S1 は S1 ＝ 0.037 ｍｍである。また、線路パターン 11 の幅 W3 は W3 ＝ 0.177 ｍｍ、線路パターン 9 〜 11 の長さ L2 は L2 ＝ 4.856 ｍｍ、線路パターン 7 と 9 の間隔及び線路パターン 8 と 10 の間隔 S2 は S2 ＝0.200 ｍｍ、線路パターン 9 と線路パターン 11 の間隔及び線路パターン 10 と線路パターン 11 の間隔 S3 は S3 ＝ 0.135 ｍｍである。

また、このとき、線路パターン 3 と 4 を除くフィルタ回路パターンの占有面積（ L1 × Y1 ＝ 5.999 × 1.333 ）は、約 8.0 mm^２となる。

高周波回路シミュレータに上記パラメータを入力してシミュレーションすると、図３に示す実線15 に示すように、入力信号に対する挿入損失の周波数特性が出力される。

図３において、横軸は周波数（単位：GHz ）、縦軸は挿入損失（単位：dB ）である。

実線 15 は、図１の入力端子 1 から電力信号を入力したときに出力端子 2 で得られる電力信号の挿入損失の10 GHz までの周波数特性である。中心周波数は 6.15 GHz で電力信号の通過帯域をピーク電力信号から 3 dB 減少した値の範囲と定義すると、2.5 GHz の通過帯域が得られ、阻止帯域となる 10 GHz では 74 dB の減衰量が得られている。

次に、図２の従来のフィルタ回路について、上記図１のフィルタ回路のシミュレーションで使用した高周波回路シミュレータで、シミュレーションするために、先ほどの図１と同じ条件の比誘電率が 10 、厚みが 0.25 ｍｍの基板を使用し、以下のパターン寸法を用い、以下に示す値のパラメータを入力する。

即ち、図２の入力端子 1 に接続された線路パターン 3 及び出力端子 2 に接続された線路パターン 4 の幅 W0 は、W0 ＝ 0.234 ｍｍ、長さ L0 は L0 ＝ 0.5 ｍｍ、線路パターン 5 と 6 の幅 W1 は W1 ＝ 0.09 ｍｍ、線路パターン 7 〜 10 の幅 W2 は W2 ＝ 0.07 ｍｍ、線路パターン 5 〜 8 の長さ L1 は L1 ＝ 5.77 ｍｍ、線路パターン 5 と線路パターン 7 の間隔及び線路パターン 6 と線路パターン 5 の間隔 S1 は S1 ＝ 0.045 ｍｍである。また、線路パターン 9 〜 13 の長さ L2 は L2 ＝ 4.72 ｍｍ、線路パターン 7 と 9 の間隔及び線路パターン 8 と 10 の間隔 S2 は S2 ＝0.200 ｍｍ、線路パターン 9 と線路パターン 12 の間隔及び線路パターン 10 と線路パターン 13 の間隔 S3 は S3 ＝ 0.095 ｍｍ、線路パターン 12 と線路パターン 13 の幅 W3 は W3 ＝ 0.200 ｍｍである。

また、このとき、線路パターン 3 と 4 を除くフィルタ回路パターンの占有面積（ L1 × Y2 ＝ 5.77 × 1.67 ）は、約 9.6 mm^２となる。

高周波回路シミュレータに上記パラメータを入力すると、図３に示す点線 16 に示すように、入力信号に対する挿入損失の周波数特性が出力される。

点線 16 は、図２の入力端子 1 から電力信号を入力したときに出力端子 2 で得られる電力信号の挿入損失の10 GHz までの周波数特性である。中心周波数は 6.2 GHz で電力信号の通過帯域をピーク電力信号から 3 dB 減少した値の範囲と定義すると、2.2 GHz の通過帯域が得られ、阻止帯域となる 10 GHz では 27 dB の減衰量が得られている。

図３の実線 15 及び点線 16 から明らかなように、左右対称構造のヘアピン型線路パターン（図２）より、先端を開放し他方の先端は接地させた線路パターン（例えば、図１）を採用したほうが減衰量の大きな阻止帯域が得られる。

また、図３のシミュレーションに使ったパラメータで、図１と図２のフィルタ回路パターンの面積を比較すると分かるように、ヘアピン型線路パターンを省略できることから、小形化が可能となる。

なお、上述の実施例では、シミュレーションに使用した線路パターンの値が図１と図２で一部同じ値のものがあるが、すべての値が違っていても良く、同じ値の箇所が実施例と異なる箇所であっても良いことは自明である。

また、上述の実施例では、ヘアピン型のパターンが２つの実施例で説明したが、３以上でも良く、それぞれの間に先端を開放し他方の先端は接地させた線路パターンを配置しても良く、また、すべての間に配置しなくても良い。

また、上述の実施例では、入出力端子を基板の片側の辺に寄せているが、特許文献１にあるように、入力端子と出力端子を、基板の別の辺にそれぞれ配置しても良い。

本発明の一実施例のフィルタ回路のパターンを示す図。従来のフィルタ回路のパターンを示す図。入力信号に対する挿入損失の周波数特性のシミュレーション結果を示す図。

符号の説明

1：入力端子、 2：出力端子、 3：入力端子1の特性インピーダンスを備える線路パターン、 4：出力端子2の特性インピーダンスを備える線路パターン、 5，7：先端を開放し互いに電磁結合する線路パターン、 6，8：先端を開放し互いに電磁結合する線路パターン、 9，12：先端を開放し互いに電磁結合する線路パターン、 10，13：先端を開放し互いに電磁結合する線路パターン、 11：先端を開放し他方の先端は接地させた線路パターン、 14：フィルタ回路全体の中心に引いた基準線。

Claims

基板と、該基板上に設けられた入出力用線路と、該入出力用線路間に配置された複数のヘアピン型の線路パターンとを備えたフィルタ回路において、上記複数のヘアピン型の線路パターン間の少なくとも１つに、一端を開放し他端を接地した１本の直線の線路パターンを配置すると共に、上記複数のヘアピン型の線路パターンと上記直線の線路パターンを、上記直線の線路パターンを中心に線対称に配置し、上記直線の線路パターンに、その両側に配置されている前記ヘアピン型の線路パターンの両方を電磁結合させたことを特徴とするフィルタ回路。
請求項１に記載のフィルタ回路において、上記フィルタ回路はマイクロストリップ線路またはストリップ線路から構成されていることを特徴とするフィルタ回路。