以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。
1. 液晶表示装置
図1に、本実施形態における電源回路が適用されたアクティブマトリックス方式の液晶表示装置の構成の概要を示す。
液晶表示装置10は、LCDパネル(広義には表示パネル、更に広義には電気光学装置)20を含む。LCDパネル20は、例えばガラス基板上に形成される。このガラス基板上には、Y方向に複数配列されそれぞれX方向に伸びる走査線(ゲートライン)GL1〜GLM(Mは2以上の整数)と、X方向に複数配列されそれぞれY方向に伸びるデータ線(ソースライン)DL1〜DLN(Nは2以上の整数)とが配置されている。また、走査線GLm(1≦m≦M、mは整数、以下同様。)とデータ線DLn(1≦n≦N、nは整数、以下同様。)との交差位置に対応して、画素領域(画素)が設けられ、該画素領域に薄膜トランジスタ(Thin Film Transistor:以下、TFTと略す。)22mnが配置されている。
TFT22mnのゲートは、走査線GLmに接続されている。TFT22mnのソースは、データ線DLnに接続されている。TFT22mnのドレインは、画素電極26mnに接続されている。画素電極26mnと、これに対向する対向電極28mn(対向電極COM)との間に液晶(広義には電気光学物質)が封入され、液晶容量(広義には液晶素子)24mnが形成される。画素電極26mnと対向電極28mnとの間の印加電圧に応じて画素の透過率が変化するようになっている。対向電極28mnには、対向電極電圧VCOMが供給される。
このようなLCDパネル20は、例えば画素電極及びTFTが形成された第1の基板と、対向電極が形成された第2の基板とを貼り合わせ、両基板の間に電気光学物質としての液晶を封入させることで形成される。
液晶表示装置10は、データドライバ(広義には表示ドライバ)30を含む。データドライバ30は、階調データに基づいて、LCDパネル20のデータ線DL1〜DLNを駆動する。
液晶表示装置10は、ゲートドライバ(広義には表示ドライバ)32を含むことができる。ゲートドライバ32は、一垂直走査期間内に、LCDパネル20の走査線GL1〜GLMを順次駆動(走査)する。
液晶表示装置10は、電源回路100を含む。電源回路100は、データ線の駆動に必要な電圧を生成し、これらをデータドライバ30に対して供給する。電源回路100は、例えばデータドライバ30のデータ線の駆動に必要な電源電圧VDD、VSSや、データドライバ30のロジック部の電圧を生成する。また電源回路100は、走査線の走査に必要な電圧を生成し、これをゲートドライバ32に対して供給する。
更に電源回路100は、対向電極電圧VCOMを生成する。即ち電源回路100は、データドライバ30によって生成された極性反転信号POLのタイミングに合わせて、高電位側電圧VCOMHと低電位側電圧VCOMLとが交互に切り替えられる対向電極電圧VCOMを、LCDパネル20の対向電極(コモン電極)に出力する。各画素の対向電極は例えば同電位であり、図1では対向電極COMとして示している。
液晶表示装置10は、表示コントローラ38を含むことができる。表示コントローラ38は、図示しない中央演算処理装置(Central Processing Unit:以下、CPUと略す)等のホストにより設定された内容に従って、データドライバ30、ゲートドライバ32、電源回路100を制御する。例えば、表示コントローラ38は、データドライバ30及びゲートドライバ32に対し、動作モードの設定、極性反転駆動の設定、極性反転タイミングの設定、内部で生成した垂直同期信号や水平同期信号の供給を行う。
なお図1では、液晶表示装置10に電源回路100又は表示コントローラ38を含めて構成するようにしているが、これらのうち少なくとも1つを液晶表示装置10の外部に設けて構成するようにしてもよい。或いは、液晶表示装置10に、ホストを含めるように構成することも可能である。
また、データドライバ30は、ゲートドライバ32及び電源回路100のうち少なくとも1つを内蔵してもよい。
更にまた、データドライバ30、ゲートドライバ32、表示コントローラ38及び電源回路100の一部又は全部をLCDパネル20が形成されたガラス基板上に形成してもよい。例えば図2では、LCDパネル20上に、データドライバ30、ゲートドライバ32及び電源回路100が形成されている。このようにLCDパネル20は、複数の走査線と、複数のデータ線と、複数の走査線の1つと複数のデータ線の1つとにより特定される画素電極と、電気光学物質を挟んで画素電極と対向する対向電極と、複数の走査線を走査する走査ドライバと、複数のデータ線を駆動するデータドライバと、対向電極に対向電極電圧を供給する電源回路とを含むように構成することができる。LCDパネル20の画素形成領域80に、複数の画素が形成されている。
1.1 極性反転駆動方式
ところで、液晶を表示駆動する場合、液晶の耐久性やコントラストの観点から、周期的に液晶容量に蓄積される電荷を放電する必要がある。そのため、液晶表示装置10では、極性反転駆動によって、所与の周期で液晶に印加される電圧の極性を反転させることが行われる。極性反転駆動方式は、極性の反転周期の種類に応じて、例えばフィールド反転駆動や、ライン反転駆動がある。
フィールド反転駆動は、フィールド毎に(1垂直走査期間毎に)液晶に印加される電圧の極性を反転させる方式である。一方、ライン反転駆動は、ライン毎に(1水平走査期間又は複数の水平走査期間毎に)液晶に印加される電圧の極性を反転させる方式である。なお、ライン反転駆動の場合も、各ラインに着目すれば、フレーム周期で液晶に印加される電圧の極性も反転される。
図3(A)、図3(B)に、フィールド反転駆動の動作を説明するための図を示す。図3(A)は、フィールド反転駆動によるデータ線の供給電圧及び対向電極電圧VCOMの波形を模式的に示したものである。図3(B)は、フィールド反転駆動を行った場合に、1垂直走査期間毎に、各画素に対応した液晶に印加される電圧の極性を模式的に示したものである。
フィールド反転駆動では、図3(A)に示すようにデータ線に供給される電圧の極性が1垂直走査期間毎に反転されている。即ち、データ線に接続されるTFTのソースに供給される電圧Vsは、フレームf1では「+V」、後続のフレームf2では「−V」となる。一方、TFTのドレイン電極に接続される画素電極に対向する対向電極に供給される対向電極電圧VCOMも、データ線の供給電圧の極性反転タイミングに同期して反転される。
液晶には、画素電極と対向電極との電圧の差が印加されるため、図3(B)に示すようにフレームf1とフレームf2では該電圧の極性が反転している。
図4(A)、図4(B)に、ライン反転駆動の動作を説明するための図を示す。図4(A)は、ライン反転駆動によるデータ線の供給電圧及び対向電極電圧VCOMの波形を模式的に示したものである。図4(B)は、ライン反転駆動を行った場合に、1垂直走査期間毎に、各画素に対応した液晶に印加される電圧の極性を模式的に示したものである。
ライン反転駆動では、図4(A)に示すようにデータ線に供給される電圧の極性が、各水平走査周期(1H)毎に、且つ1垂直走査期間毎に反転される。即ち、データ線に接続されるTFTのソースに供給される電圧Vsは、フレームf1の1H(1水平走査期間)では「+V」、次の1Hでは「−V」となる。
図3(A)、図4(A)では、液晶の印加電圧の反転を、対向電極電圧VCOMの電圧レベルを変化させるコモン反転駆動によって実現している。
図5に、ライン反転駆動とコモン反転駆動を併用した場合の詳細な説明図を示す。
図5では、例えば、第mの走査期間(走査線GLmの選択期間)では正極性の電圧が液晶素子に印加され、第(m+1)の走査期間では負極性の電圧が印加され、第(m+2)の走査期間では正極性の電圧が印加される。一方、次のフレームにおいては、今度は、第mの走査期間では負極性の電圧が液晶素子に印加され、第(m+1)の走査期間では正極性の電圧が印加され、第(m+2)の走査期間では負極性の電圧が印加されるようになる。そして、このライン反転駆動では、対向電極COMの電圧(コモン電圧)VCOMが走査期間毎に極性反転される。
より具体的には、正極の期間T1(第1の期間)では対向電極電圧VCOMは高電位側電圧VCOMHになり、負極の期間T2(第2の期間)では低電位側電圧VCOMLになる。
ここで、正極の期間T1は、データ線(画素電極)の電圧Vsが対向電極電圧VCOMよりも高くなる期間である。この期間T1では液晶素子に正極性の電圧が印加されることになる。一方、負極の期間T2は、データ線の電圧Vsが対向電極電圧VCOMよりも低くなる期間である。この期間T2では液晶素子に負極性の電圧が印加されることになる。高電位側電圧VCOMHは、所与の電圧を基準として低電位側電圧VCOMLを極性反転した電圧ということができる。
このように対向電極電圧VCOMを極性反転することで、LCDパネルの駆動に必要な電圧を低くすることができる。これにより、LCDパネルの駆動回路の耐圧を低くでき、駆動回路の製造プロセスの簡素化、低コスト化を図ることができる。
2. 供給能力制御
電源回路が対向電極電圧VCOMを供給する能力は、対向電極COMの負荷によって決められる。電源回路の電源供給能力不足は画質の劣化を招くため、一般的には、この能力は、対向電極COMが充放電すべき電荷量の最大値を考慮して決められている。
ところが、データ線の電圧Vsは、階調データによって表される階調値によって変化する。階調値は1走査ライン毎に異なるため、データ線の電圧Vsも1走査ライン毎に異なる。上述のように対向電極と画素電極とが容量結合されているため、画素電極の印加電圧又はその変動量(変化分)に応じて、対向電極電圧VCOMの供給能力が必要な場合と不必要な場合とが存在する。
図6(A)、図6(B)に、対向電極電圧VCOMを供給する電源回路の消費電力の変化を模式的に示す。
図6(A)、図6(B)では、一般的なノーマリホワイトのアクティブマトリックス方式のLCDパネルにおいて、ライン反転駆動で極性反転駆動を行うものとする。そして図6(A)では、黒表示を行う場合の消費電力の変化を示している。また図6(B)では、白表示を行う場合の消費電力の変化を示している。
対向電極電圧VCOMの電圧レベルが変化する電圧変化期間では、電源回路は、高電位側電圧VCOMHの対向電極COMの電圧レベルを低電位側電圧VCOMLにする必要があるため、高い供給能力を必要とする。また電源回路は、次の電圧変化期間においても、低電位側電圧VCOMLの対向電極COMの電圧レベルを高電位側電圧VCOMHにする必要があるため、高い供給能力を必要とする。これらの両電圧変化期間において、多くの電力が消費される。
対向電極COMの電圧レベルが変化した後にデータ線の電圧供給が行われる階調出力期間では、当該水平走査期間における階調値に対応した電圧が画素電極に書き込まれる。この際、画素電極と容量結合された対向電極COMには、画素電極の印加電圧の変動分を打ち消すように電荷が供給され又は引き抜かれる必要がある。
ところが、図6(A)に示す黒表示の場合には、図6(B)に示す白表示の場合に比べて、画素電極の印加電圧をより高くする必要がある。これは、図6(B)に比べて、図6(A)の場合には対向電極電圧VCOMと画素電極の印加電圧との差をより大きくする必要があるからである。
そのため、図6(A)の場合には、図6(B)の場合に比べて消費電力が多くなってしまう。即ち、当該水平走査期間における階調値に応じて、対向電極COMを駆動する電源回路の消費電力が異なる。
しかしながら、一般的な電源回路では、図6(A)に示すように対向電極COMが充放電すべき電荷量の最大値を考慮して決められていた。そのため、図6(B)に示す場合には電源回路の電源供給能力がそれ程必要とされないにも関わらず、無駄な電力を消費していたことになる。
そこで、本実施形態における電源回路は、対向電極電圧VCOMの供給能力を制御できるようになっている。こうすることで、LCDパネルの画質の劣化を招くことなく、電源回路の回路規模を小さくし、低消費電力化を図ることができるようになる。
図7に、本実施形態における電源回路を含む電源供給能力制御システムの構成例を示す。
図7において、図1又は図2と同一部分には同一符号を付し、適宜説明を省略する。この電源供給能力制御システムでは、電源回路100が、例えばデータドライバ30の電源電圧VDD、VSSを供給する。電源回路100は、データドライバ30からの極性反転信号POLに同期して対向電極電圧VCOMの極性を反転させる。更に電源回路100は、データドライバ30からの評価値を受け付け、該評価値に基づいて対向電極電圧VCOMの供給能力を変化させる。
この評価値としては、当該水平走査期間における1走査ライン分の階調データ(ラインデータ)や、該1走査ライン分の階調データに基づいて求められる値(ライン値)を採用できる。例えば対向電極の充放電すべき電荷量を、当該水平走査期間における1走査ライン分の階調データを基に予測し、対向電極電圧VCOMの供給能力を変化させる。或いは、対向電極の充放電すべき電荷量を、画素電極の印加電圧の変動分に関連付け、直前の水平走査期間における1走査ライン分の階調データに対する、当該水平走査期間における1走査ライン分の階調データの変化分を採用することも可能である。また、1走査ラインのドット数分の階調データではなく、1走査ラインの一部のドット数分の階調データを含むラインデータにより求められる値(ライン値)を、評価値として採用してもよい。
以下、このような制御を実現するデータドライバ30及び電源回路100について説明する。
2.1 データドライバ
図8に、図1のデータドライバ30の構成例のブロック図を示す。
データドライバ30は、データラッチ200、ラインラッチ210、レベルシフタ(Level Shifter:L/S)220、基準電圧発生回路230、DAC(Digital/Analog Converter)(広義には、電圧選択回路)240、駆動回路250を含む。
データラッチ200は、各フリップフロップがデータドライバ30の各出力線に対応して設けられ、各フリップフロップが直列に接続された複数のフリップフロップを含む。各フリップフロップには階調データが取り込まれ、該階調データに対応した電圧が各出力線に供給される。このような階調データは、表示コントローラ38から画素単位(又は1ドット単位)でシリアルに、ドットクロックDCKに同期して入力される。そしてデータラッチ200は、この階調データを、ドットクロックDCKに同期してシフトすることで、例えば一水平走査分の階調データを取り込むことができる。この際、ドットクロックDCKは、表示コントローラ38から供給される。1画素が、それぞれ6ビットのR信号、G信号及びB信号により構成される場合、1画素(=3ドット)は18ビットで構成される。
ラインラッチ210もまた、各フリップフロップが各出力線に対応して設けられた複数のフリップフロップを含む。そして、データラッチ200に取り込まれた階調データが、水平同期信号HSYNCの変化タイミングでラインラッチ210にラッチされる。
L/S220は、それぞれが各出力線に対応して設けられた複数のレベル変換回路を含む。各レベル変換回路は、例えば1.8ボルトのロジック電圧で振幅する階調データの信号を、例えば5ボルトの電圧で振幅するように電圧レベルを変換する。
基準電圧発生回路230は、各基準電圧が階調データにより表される各階調値に対応する複数の基準電圧を生成する。より具体的には、基準電圧発生回路230は、高電位側の電源電圧VDDと低電位側の電源電圧VSSとに基づいて、各基準電圧が、例えば6ビット構成の各階調データに対応する複数の基準電圧V0〜V63を生成できる。高電位側の電源電圧VDDと低電位側の電源電圧VSSは、例えば電源回路100によって生成される。
DAC240は、それぞれが各出力線に対応して設けられた複数のROMデコーダ回路を含む。各ROMデコーダ回路は、基準電圧発生回路230からの基準電圧V0〜V63の1つを、L/S220のレベル変換回路によって電圧レベルが変換された階調データの信号に基づいて選択する。これにより、DAC240は、階調データに対応したデータ電圧を、出力線毎に生成できる。
駆動回路250は、各出力線がLCDパネル20の各データ線に接続される複数の出力線を駆動する。より具体的には、駆動回路250は、それぞれが各出力線に対応して設けられた複数のインピーダンス変換回路を含む。複数のインピーダンス変換回路は、DAC240によって出力線毎に生成されたデータ電圧に基づいて、複数の出力線を駆動する。各インピーダンス変換回路は、ボルテージフォロワ接続された演算増幅器により構成される。
このような構成のデータドライバ30は、データラッチ200で取り込まれた例えば一水平走査分の階調データが、ラインラッチ210でラッチされる。ラインラッチ210でラッチされた階調データを用いて、1出力線毎に、データ電圧が生成される。そして、駆動回路250が、DAC240によって生成されたデータ電圧に基づいて各出力線を駆動する。
図9に、基準電圧発生回路230、DAC240、駆動回路250の構成の概要を示す。ここでは、駆動回路250の1出力線についての構成のみを示すが、他の出力線についても同様である。図9では、駆動回路250のうちデータ線DL1を駆動する駆動回路250−1の構成のみを示している。
基準電圧発生回路230では、高電位側の電源電圧VDDと低電位側の電源電圧VSSとの間に、抵抗回路が接続される。そして、基準電圧発生回路230は、電源電圧VDD、VSSの間の電圧を抵抗回路により分割した複数の分割電圧を、基準電圧V0〜V63として生成する。なお、極性反転駆動の場合、実際には正極性の場合と負極性の場合とで電圧が対称とならないため、正極性用の基準電圧と負極性用の基準電圧とが生成される。図9では、その一方を示している。
DAC240−1は、ROMデコーダ回路により実現できる。DAC240−1は、6ビットの階調データに基づいて、基準電圧V0〜V63のうちいずれか1つを選択して選択電圧Vselとしてインピーダンス変換回路DRV−1に出力する。なお、他のインピーダンス変換回路DRV−2〜DRV−Nに対しても、同様に、対応する6ビットの階調データに基づいて選択された電圧が出力される。
DAC240−1は、反転回路242−1を含む。反転回路242−1は、極性反転信号POLに基づいて階調データの各ビットのデータを反転する。そして、ROMデコーダ回路には、6ビットの階調データD0〜D5と、6ビットの駆動用反転階調データXD0〜XD5とが入力される。駆動用反転階調データXD0〜XD5は、階調データD0〜D5の各ビットのデータを論理反転したものである。そして、ROMデコーダ回路において、基準電圧発生回路230により生成された多値の基準電圧V0〜V63のうちのいずれか1つが階調データD0〜D5及び駆動用反転階調データXD0〜XD5に基づいて選択される。
例えば極性反転信号POLがHレベルのとき、6ビットの階調データD0〜D5「000010」(=2)に対応して、基準電圧V2が選択される。また例えば極性反転信号POLがLレベルのとき、階調データD0〜D5を反転した駆動用反転階調データXD0〜XD5を用いて基準電圧を選択する。即ち、駆動用反転階調データXD0〜XD5が「111101」(=61)となり、基準電圧V61が選択される。
このようにしてDAC240−1により選択された選択電圧Vselは、インピーダンス変換回路DRV−1に供給される。そして、インピーダンス変換回路DRV−1は、選択電圧Vselに基づいて出力線OL−1を駆動する。このとき電源回路100は、上述したように、極性反転信号POLに同期して対向電極電圧VCOMを変化させる。こうして、液晶に印加される電圧の極性を反転させて駆動する。
また図8に示すデータドライバ30は、更にライン値演算回路260、ライン値出力部270を含むことができる。ライン値演算回路260は、電源回路100に供給する評価値として、表示コントローラ38からの階調データに基づいてライン値を生成する。ライン値出力部270は、バッファを有し、ライン値演算回路260によって生成されたライン値の出力タイミングを調整して、出力タイミングを調整した後のライン値を電源回路100に供給する。この出力タイミングを調整することにより、画素電極の印加電圧に対応した1走査ライン分の階調データ(ラインデータ)に関連付けて、電源回路100の対向電極電圧VCOMを変化させることができる。
なお図8ではデータドライバ30と電源回路100が独立して設けられているものとして説明したが、図8のデータドライバ30が電源回路100を内蔵させてもよい。
2.2 評価方法
本実施形態では、画素電極の印加電圧に対応した1走査ライン分の階調データ(ラインデータ)に関連付けて、電源回路100の対向電極電圧VCOMを変化させる。なお、画素電極の印加電圧の変化分に対応した1走査ライン分の階調データ(ラインデータ)の変化分に関連付けて、電源回路100の対向電極電圧VCOMを変化させてもよい。
以下に述べる実施形態では、図8のライン値演算回路260が上記のラインデータを、評価値としてのライン値に変換する。そして電源回路100は、該ライン値に基づいて画素電極の印加電圧又は該印加電圧の変動分を予測(評価)し、その予測結果(評価結果)に基づいて対向電極電圧VCOMの供給能力を変化させる制御を行う。こうすることで、電源回路100の無駄な電流消費の削減を図る。この点、ラインデータ又はラインデータの変化分、又はライン値の変化分に基づいて、対向電極電圧VCOMの供給能力を変化させる場合も同様である。
図10に、1ドット当たりの階調データの構成例を示す。
図10では、データ線DL1(出力線OL−1)に供給される電圧に対応する階調データの構成例を示している。データ線DL1には、1画素を構成するR成分の階調データR1に対応した電圧が供給される。
階調データR1がj(jは2以上の整数)ビットで構成されるものとする。この場合、階調データR1の上位k(k<j、kは自然数)ビットのデータは、階調データR1のMSB(Most Significant Bit)を含み、MSB側から上位kビット分のデータUR1である。また階調データR1の最上位ビットはkが1の場合であり、図10のMSBのデータMR1である。
図11に、図8のライン値演算回路260の演算処理の一例を説明する図を示す。
図11では、1画素が3ドットにより構成され、1走査ライン分の画素数240(=720ドット)であるものとする。
本実施形態では、駆動回路250−1が、1画素を構成するR成分の階調データR1に基づいてデータ線DL1を駆動する。駆動回路250−2が、1画素を構成するG成分の階調データG1に基づいてデータ線DL2を駆動する。駆動回路250−3が、1画素を構成するB成分の階調データB1に基づいてデータ線DL3を駆動する。画素P1分の階調データは、階調データR1、G1、B1により構成される。
同様に駆動回路250−4が、1画素を構成するR成分の階調データR2に基づいてデータ線DL4を駆動する。駆動回路250−5が、1画素を構成するG成分の階調データG2に基づいてデータ線DL5を駆動する。駆動回路250−6が、1画素を構成するB成分の階調データB2に基づいてデータ線DL6を駆動する。画素P2分の階調データは、階調データR2、G2、B2により構成される。
更に、同様に、駆動回路250−718が、1画素を構成するR成分の階調データR240に基づいてデータ線DL718を駆動する。駆動回路250−719が、1画素を構成するG成分の階調データG240に基づいてデータ線DL719を駆動する。駆動回路250−720が、1画素を構成するB成分の階調データB240に基づいてデータ線DL720を駆動する。画素P240分の階調データは、階調データR240、G240、B240により構成される。
例えばライン値演算回路260は、1走査ラインのドット数(=720)分の階調データの各階調データを順次加算した総和値TOTAL1をライン値として求める。例えばライン値演算回路260が加算器とレジスタとを備え、シリアルに入力される階調データを順次加算してレジスタに格納し、該レジスタの値と次の階調データとを加算するという動作を繰り返す。この場合、総和値TOTAL1は、次の式で表すことができる。
TOTAL1=R1+G1+B1+R2+G2+B2+・・・+R240+G240+B240 (1)
また、例えばライン値演算回路260は、1走査ラインのドット数(=720)分の階調データの各階調データの上位kビットのデータを順次加算した総和値TOTAL2をライン値として求めてもよい。この場合、総和値TOTAL2は、次の式で表すことができる。
TOTAL2=UR1+UG1+UB1+UR2+UG2+UB2+・・・+UR240+UG240+UB240 (2)
或いはまた、例えばライン値演算回路260は、1走査ラインのドット数(=720)分の階調データの各階調データの最上位ビット(k=1)のデータを順次加算した総和値TOTAL3をライン値として求めてもよい。この場合、総和値TOTAL3は、次の式で表すことができる。
TOTAL3=MR1+MG1+MB1+MR2+MG2+MB2+・・・+MR240+MG240+MB240 (3)
以上のような総和値TOTAL1、TOTAL2、TOTAL3は、1走査ラインの画素電極に印加される電圧の大きさの総和に対応付けることができ、対向電極電圧VCOMを供給する能力を上げる必要があるか、下げても電圧レベルが変動しないかを判断する材料にできる。
なお総和値として、1走査ラインのドット数分の階調データのうち一部のドット数分の階調データ、該階調データの上位ビット或いは最上位ビットを順次加算することにより得られる値を採用することも可能である。
なお図11では、LCDパネル20がノーマリブラックの場合にライン値演算回路260がライン値を求める例について示している。ノーマリブラックの場合、各ドットの階調データの値が大きくなればなるほど、液晶の印加電圧が大きくなる。
これに対してLCDパネル20がノーマリホワイトの場合は、ライン値演算回路260は次のようにライン値を求めることができる。
図12に、図8のライン値演算回路260の演算処理の他の例を説明する図を示す。
図11がノーマリホワイトのLCDパネル20の場合のライン値の処理例を示しているのに対し、図12ではノーマリブラックのLCDパネル20の場合のライン値の処理例を示している。なお図12では、例えば階調データR1の1の補数又は2の補数を反転階調データXR1として示している。
LCDパネル20がノーマリホワイトの場合、各ドットの階調データの値が大きくなればなるほど、液晶の印加電圧が小さくなる。そのため、ライン値が大きいほど対向電極電圧の供給能力が必要と考えるためには、ライン値演算回路260が各ドットの階調データの少なくとも一部を順次加算する場合、階調データの1の補数又は2の補数を順次加算すればよい。この場合も、ライン値は、各ドットの階調データを順次加算して求められる値ということができる。
例えばライン値演算回路260は、1走査ラインのドット数(=720)分の階調データの各階調データを順次加算した総和値TOTAL4をライン値として求めてもよい。この場合、総和値TOTAL4は、次の式で表すことができる。
TOTAL4=XR1+XG1+XB1+XR2+XG2+XB2+・・・+XR240+XG240+XB240 (4)
また、例えばライン値演算回路260は、1走査ラインのドット数(=720)分の階調データの各階調データの上位kビットのデータを順次加算した総和値TOTAL5をライン値として求めてもよい。この場合、例えば階調データR1の上位kビットのデータの1の補数又は2の補数を反転階調データXUR1として示し、総和値TOTAL5は、次の式で表すことができる。
TOTAL5=XUR1+XUG1+XUB1+XUR2+XUG2+XUB2+・・・+XUR240+XUG240+XUB240 (5)
或いはまた、例えばライン値演算回路260は、1走査ラインのドット数(=720)分の階調データの各階調データの最上位ビット(k=1)のデータを順次加算した総和値TOTAL6をライン値として求めてもよい。この場合、例えば階調データR1の最上位ビットのデータの1の補数又は2の補数を反転階調データXMR1として示し、総和値TOTAL6は、次の式で表すことができる。
TOTAL6=XMR1+XMG1+XMB1+XMR2+XMG2+XMB2+・・・+XMR240+XMG240+XMB240 (6)
以上のような総和値TOTAL4、TOTAL5、TOTAL6は、1走査ラインの画素電極に印加される電圧の大きさの総和に対応付けることができ、対向電極電圧VCOMを供給する能力を上げる必要があるか、下げても電圧レベルが変動しないかを判断する材料にできる。
2.3 電源回路
図13に、図1の電源回路100の構成例を示す。
電源回路100は、電気光学物質を挟んで画素電極と対向する対向電極に対向電極電圧VCOMを供給する。電源回路100は、VCOMH生成回路(高電位側電圧生成回路)110とVCOML生成回路(低電位側電圧生成回路)120と切替回路130とを含む。VCOMH生成回路110は、対向電極電圧VCOMの高電位側電圧VCOMHを生成する。VCOML生成回路120は、対向電極電圧VCOMの低電位側電圧VCOMLを生成する。切替回路130は、高電位側電圧VCOMH及び低電位側電圧VCOMLの1つを対向電極電圧VCOMとして、交互に対向電極COMに供給する。
切替回路130は、P型(第1導電型)の出力用金属酸化膜(Metal-Oxide-Semiconductor:MOS)トランジスタ(以下、MOSトランジスタを単にトランジスタと略す)OTrp1とN型の出力用トランジスタOTrn1とを含むことができる。出力用トランジスタOTrp1のソースには高電位側電圧VCOMHが供給され、ドレインは出力用トランジスタOTrn1のドレインが接続される。出力用トランジスタOTrp1のゲートには、ゲート信号INPが供給される。出力用トランジスタOTrn1のソースには低電位側電圧VCOMLが供給される。出力用トランジスタOTrn1のゲートには、ゲート信号INNが供給される。出力用トランジスタOTrp1のドレイン電圧(出力用トランジスタOTrn1のドレイン電圧)が、対向電極電圧VCOMとして出力される。
図14に、図13のゲート信号INP、INNのタイミングの一例を示す。
出力用トランジスタOTrp1は、ゲート信号INPがLレベルのとき導通状態に設定され、ゲート信号INPがHレベルのとき非導通状態に設定される。出力用トランジスタOTrn1は、ゲート信号INNがLレベルのとき非導通状態に設定され、ゲート信号INNがHレベルのとき導通状態に設定される。
このとき出力用トランジスタOTrp1、OTrn1が同時に導通状態に設定されないように(出力用トランジスタOTrp1、OTrn1の一方又は両方が非導通状態に設定されるように)、ゲート信号INP、INNが生成される。またゲート信号INPがHレベルからLレベルに変化する期間が、ゲート信号INNがHレベルからLレベルに変化する期間と重複しないように、ゲート信号INP、INNが生成される。更に、ゲート信号INPがLレベルからHレベルに変化する期間が、ゲート信号INNがLレベルからHレベルに変化する期間と重複しないように、ゲート信号INP、INNが生成される。
こうすることで、出力用トランジスタOTrp1のソースと出力用トランジスタOTrn1のソースとが電気的に接続される事態を回避し、消費電流を削減できる。
図13に示す電源回路100は、画素電極の印加電圧に対応する各ドットの階調データを1走査ラインのドット数分含むラインデータに応じて、VCOMH生成回路(高電位側電圧生成回路)110の電流駆動能力及び出力電圧レベルの少なくとも1つを変化させることで、対向電極電圧VCOMの供給能力制御を行う。或いはまた電源回路100は、画素電極の印加電圧に対応する各ドットの階調データを1走査ラインのドット数分含むラインデータに応じて、VCOML生成回路(低電位側電圧生成回路)120の電流駆動能力及び出力電圧レベルの少なくとも1つを変化させることで、対向電極電圧VCOMの供給能力制御を行う。即ち電源回路100は、ラインデータに応じて、VCOMH生成回路(高電位側電圧生成回路)110の電流駆動能力、VCOMH生成回路110の出力電圧レベル、VCOML生成回路(低電位側電圧生成回路)120の電流駆動能力、VCOML生成回路120の出力電圧レベルのうちの少なくとも1つを変化させることで、対向電極電圧VCOMの供給能力制御を行うということができる。
電源回路100は、電源供給制御回路150を含むことができる。電源供給制御回路150は、対向電極電圧VCOMの供給能力制御を行う。電源供給制御回路150は、上記供給能力制御を行うための供給能力制御信号を生成することができる。より具体的には、電源供給制御回路150は、データドライバ30からのラインデータ又はライン値に応じて、上記の供給能力制御信号を生成することができる。電源供給制御回路150は、例えば電源供給能力設定レジスタ160の設定値に基づいて、供給能力制御信号を生成する。電源供給能力設定レジスタ160には、データドライバ30からのラインデータ又はライン値に対応して、出力すべき供給能力制御信号やその出力タイミング等の制御情報が記憶される。
対向電極電圧VCOMの供給能力制御信号は、ゲート信号TRP1、TRP2、INP、INN、TRN1、TRN2、電圧生成制御信号CNTH、CNTLを含む。電圧生成制御信号CNTHは、高電位側電圧VCOMHを生成するための高電位側入力電圧LEVINP、電流駆動能力制御信号BOOSTP、スルーレート制御信号VREFN1、VREFN2、駆動電流源制御信号REFNを含む。電圧生成制御信号CNTLは、低電位側電圧VCOMLを生成するための低電位側入力電圧LEVINN、電流駆動能力制御信号BOOSTN、スルーレート制御信号VREFP1、VREFP2、駆動電流源制御信号REFPを含む。
また電源回路100は、ソースにVCOM生成回路(高電位側電圧生成回路)110の高電位側電源電圧VOUTが供給され、ドレインに切替回路130の出力が電気的に接続されるP型(第1導電型)の第1の補助トランジスタを少なくとも1つ含んでもよい。そして、ラインデータに応じて、第1の補助トランジスタのゲート電圧を制御することで、上記供給能力制御を行うようにしてもよい。こうすることで、電源回路100の電流駆動能力を高めたり、該電流駆動能力を低くしたりすることができるようになる。なお図13では、第1の補助トランジスタとして、P型のトランジスタCTrp1、CTrp2が並列に設けられ、ゲート信号TRP1、TRP2により制御される。
更に電源回路100は、ソースにVCOML生成回路(低電位側電圧生成回路)120の低電位側電源電圧VOUTMが供給され、ドレインに切替回路130の出力が電気的に接続されるN型(第2導電型)の第2の補助トランジスタを少なくとも1つ含んでもよい。そして、ラインデータに応じて、第2の補助トランジスタのゲート電圧を制御することで、上記供給能力制御を行うようにしてもよい。こうすることで、電源回路100の電流駆動能力を高めたり、該電流駆動能力を低くたりすることができるようになる。なお図13では、第2の補助トランジスタとして、N型のトランジスタCTrn1、CTrn2が並列に設けられ、ゲート信号TRN1、TRN2により制御される。
更に電源回路100は、VCOMH生成回路110(高電位側電圧生成回路)が、高電位側入力電圧に基づいて高電位側電圧VCOMHを出力する第1の演算増幅器を含むことができる。そして対向電極電圧VCOMの供給能力制御を行う際に、ラインデータに応じて、第1の演算増幅器の電流駆動能力及びスルーレートの少なくとも1つを変化させるようにしてもよい。また、ラインデータに応じて、高電位側入力電圧を変化させることで高電位側電圧VCOMHを変化させるようにしてもよい。或いはまた、ラインデータに応じて、第1の演算増幅器の動作電流を停止又は制限すると共に、第1の演算増幅器の入力及び出力を電気的に接続するようにしてもよい。
更にまた電源回路100は、VCOML生成回路120(低電位側電圧生成回路)が、低電位側入力電圧に基づいて低電位側電圧VCOMLを出力する第2の演算増幅器を含むことができる。そして上記供給能力制御を行う際に、ラインデータに応じて、第2の演算増幅器の電流駆動能力及びスルーレートの少なくとも1つを変化させるようにしてもよい。また、ラインデータに応じて、低電位側入力電圧を変化させることで低電位側電圧VCOMLを変化させるようにしてもよい。或いはまた、ラインデータに応じて、第2の演算増幅器の動作電流を停止又は制限すると共に、第2の演算増幅器の入力及び出力を電気的に接続するようにしてもよい。
図13において、高電位側電源電圧VOUT及び低電位側電源電圧VOUTMは、電源回路100の電源電圧生成回路140によって生成される。より具体的には、電源電圧生成回路140が、高電位側電源電圧生成回路(第1のチャージポンプ回路)142と低電位側電源電圧生成回路(第2のチャージポンプ回路)144とを含む。そして、高電位側電源電圧生成回路142が、電源電圧VDD、VSSに基づいて高電位側電源電圧VOUTを生成する。また低電位側電源電圧生成回路144が、電源電圧VDD、VSSに基づいて低電位側電源電圧VOUTMを生成する。
高電位側電源電圧生成回路142は、第1のチャージクロックに同期したチャージポンプ動作により、電源電圧VSSを基準に、電源電圧VDD、VSSの間の電圧を、高電位の方向(正方向)に昇圧した高電位側電源電圧VOUTを生成する。この場合、ラインデータに応じて第1のチャージクロックを停止又はその周波数を低減させることで、対向電極電圧VCOMの供給能力制御を行うようにしてもよい。
低電位側電源電圧生成回路144は、第2のチャージクロックに同期したチャージポンプ動作により、電源電圧VSSを基準に、電源電圧VDD、VSSの間の電圧を、低電位の方向(負方向)に昇圧(降圧)した低電位側電源電圧VOUTMを生成する。この場合、ラインデータに応じて第2のチャージクロックを停止又はその周波数を低減させることで、上記供給能力制御を行うようにしてもよい。
図15に、図13の電源電圧生成回路140の動作例の模式的な説明図を示す。
高電位側電源電圧生成回路142は、第1のチャージクロックに同期したチャージポンプ動作により、0ボルトの電位(=VSS)を基準に、電源電圧VDD、VSSの間の電圧である3ボルトを、高電位方向に2倍昇圧した6ボルトの高電位側電源電圧VOUTを生成する。
低電位側電源電圧生成回路144は、第2のチャージクロックに同期したチャージポンプ動作により、0ボルトの電位(=VSS)を基準に、電源電圧VDD、VSSの間の電圧である3ボルトを、低電位方向に1倍(=−1倍)昇圧した−3ボルトの低電位側電圧VOUTMを生成する。
なお、図13では、第1及び第2のチャージクロックを共通化して、高電位側電源電圧生成回路142及び低電位側電源電圧生成回路144は、1つのチャージクロックCKに同期したチャージポンプ動作を行うようにしている。
また電源回路100は、上記供給能力制御の少なくとも1つを、ラインデータに基づいて求められる期間だけ行うようにすることも可能である。
また電源回路100は、上記供給能力制御の少なくとも1つを、直前の水平走査期間の1走査ライン分のラインデータに対する当該水平走査期間のラインデータの変化分に応じて行うようにしてもよい。更に、上記供給能力制御の少なくとも1つを、直前の水平走査期間の1走査ライン分のラインデータに対する当該水平走査期間のラインデータの変化分に対応した期間だけ行うようにしてもよい。
各ドットの階調データがj(jは2以上の整数)ビットの場合、上述したラインデータは、各ドットの階調データの上位k(k<j、kは自然数)ビットのデータを1走査ラインのドット数分含むデータであってもよい。更には、このkが1であるラインデータであってもよい。
なおデータドライバ30から図11又は図12に示すライン値が供給される場合、電源回路100は、各ドットの階調データが画素電極の印加電圧に対応する1走査ラインのドット数分の階調データの各階調データを順次加算した総和値に応じて、VCOMH生成回路110の電流駆動能力及び出力電圧レベルの少なくとも1つ、又はVCOML生成回路120の電流駆動能力及び出力電圧レベルの少なくとも1つを変化させるようにしてもよい。
また電源回路100は、上記の総和値に応じて、対向電極電圧VCOMの上記供給能力制御を行うようにしてもよい。また電源回路100は、上記供給能力制御の少なくとも1つを、ライン値に基づいて求められる期間だけ行うようにすることも可能である。
また電源回路100は、上記供給能力制御の少なくとも1つを、直前の水平走査期間の総和値に対する当該水平走査期間の総和値の変化分に応じて行うようにしてもよい。更に、上記供給能力制御の少なくとも1つを、直前の水平走査期間の総和値に対する当該水平走査期間の総和値の変化分に対応した期間だけ行うようにしてもよい。
各ドットの階調データがj(jは2以上の整数)ビットの場合、上述した総和値は、1走査ラインのドット数分の階調データの各階調データの上位k(k<j、kは自然数)ビットのデータを順次加算した値であってもよい。更には、このkが1である総和値であってもよい。
以下、図13の電源回路100の構成要部について具体的に説明する。
図16に、図13の電源電圧生成回路140の構成例の回路図を示す。
高電位側電源電圧生成回路142は、レベルシフタLSH、インバータINVH1、INVH2、スイッチングトランジスタpTr1、pTr2を含む。図16において、フライングキャパシタFCH及びストレージキャパシタCsHは、電源回路100の外部に接続されるが、これらキャパシタの少なくとも1つを電源回路100(高電位側電源電圧生成回路142)に内蔵させてもよい。
図17に、高電位側電源電圧生成回路142の動作を説明するタイミング図を示す。
レベルシフタLSHには、電源電圧VDD、VSSの間の電圧を振幅電圧とするチャージクロックCKが供給される。そして、レベルシフタLSHを構成する2つのN型トランジスタのうち一方が導通状態になったとき、他方が非導通状態になる。例えばチャージクロックCKがゲートに供給されるN型トランジスタのドレイン電流が発生するように、P型トランジスタのドレイン電圧が定まる。レベルシフタLSHの出力信号の論理レベルが、インバータINVH1で反転し、出力信号LSOとなる。出力信号LSOは、インバータINVH2により、その論理レベルが再度反転する。出力信号LSOは、P型トランジスタpTr1のゲートに供給される。出力信号LSOの反転信号は、P型トランジスタpTr2のゲートに供給される。
出力信号LSOの論理レベルがHレベルの期間をPH1、該論理レベルがLレベルの期間をPH2とする。期間PH1では、トランジスタpTr1が非導通状態、トランジスタpTr2が導通状態になる。そのため、フライングキャパシタFCHの一端には反転チャージクロックCKXの電圧VSS、他端には電圧VDDが供給される。期間PH2では、トランジスタpTr1が導通状態、トランジスタpTr2が非導通状態になる。そのため、フライングキャパシタFCHの一端には反転チャージクロックCKXの電圧VDDが供給され、他端は高電位側出力電源線と電気的に接続される。フライングキャパシタFCHには、期間PH1において電源電圧VDD、VSSの間の電圧に対応する電荷が蓄積されているため、期間PH2において高電位側出力電源線の電圧が電圧VDD×2となる。この高電位側出力電源線の電圧が、電圧VOUTとして出力される。高電位側出力電源線の電圧レベルは、期間PH1においても、ストレージキャパシタCsHによって保持される。
低電位側電源電圧生成回路144は、レベルシフタLSL、インバータINVL1、INVL2、スイッチングトランジスタnTr1、nTr2を含む。図16において、フライングキャパシタFCL及びストレージキャパシタCsLは、電源回路100の外部に接続されるが、これらキャパシタの少なくとも1つを電源回路100(低電位側電源電圧生成回路144)に内蔵させてもよい。
低電位側電源電圧生成回路144の動作は、高電位側電源電圧生成回路142と同様のチャージポンプ動作であるため、詳細な説明を省略する。低電位側電源電圧生成回路144は、フライングキャパシタFCLには、電源電圧VDD、VSSの間の電圧に対応する電荷が蓄積されているため、電圧VSSを基準に負方向の電圧VOUTMを低電位側出力電源線に供給する。低電位側出力電源線の電圧が、電圧VOUTMとなり、その電圧レベルは、ストレージキャパシタCsLによって保持される。
このような構成の高電位側電源電圧生成回路142及び低電位側電源電圧生成回路144では、上記のラインデータ又はその変化分、上記の総和値又はその変化分に応じてチャージクロックが停止又はその周波数を低減させる制御が行われる。こうすることで、高電位側電圧VCOMH又は低電位側電圧VCOMLの電圧供給能力を変化させて、対向電極電圧VCOMの供給能力制御を実現させる。
図18(A)、図18(B)に、図16の電源電圧生成回路140のチャージクロックの制御を実現する構成例を示す。
図18(A)は、上記のラインデータ又はその変化分、上記の総和値又はその変化分に基づいて生成されるマスク信号MASKによってオリジナルクロックCKOのマスク制御を行う構成を示している。この場合、マスク信号MASKにより、チャージクロックCKの動作又はその停止が制御される。
図18(B)は、上記のラインデータ又はその変化分、上記の総和値又はその変化分に基づいて生成されるセレクト信号SELCによって、チャージクロックCKの周波数低減制御を行う構成を示している。分周器DIVは、オリジナルクロックCKOの周波数をS(Sは2以上の数)分の1に分周する。そして、セレクト信号SELCに基づいて選択された、オリジナルクロックCKO及び分周器DIVの出力の1つが、チャージクロックCKとして出力される。
次に、VCOMH生成回路110、VCOML生成回路120の構成例について説明する。
図19に、図13のVCOMH生成回路110の構成例の回路図を示す。
VCOMH生成回路110は、第1の演算増幅器を構成する差動部OP1と出力部OD1とを含む。
差動部OP1は、カレントミラー回路CM1、差動トランジスタ対DT1、電流源CS1を含む。カレントミラー回路CM1は、ソースに電源電圧VOUTが供給されたP型トランジスタPT1、PT2を含む。トランジスタPT1、PT2のゲートは互いに接続され、トランジスタPT1のゲート及びドレインが接続される。
差動トランジスタ対DT1は、N型トランジスタNT1、NT2を含む。トランジスタNT1のゲートには、出力部OD1の出力電圧VCOMHが供給される。トランジスタNT2のゲートには、高電位側入力電圧LEVINPが供給される。トランジスタNT1のドレインは、トランジスタPT1のドレインに接続される。トランジスタNT2のドレインは、トランジスタPT2のドレインに接続される。
電流源CS1は、N型トランジスタNT1、NT2のソースと電源電圧VSSが供給される電源線との間に挿入される。このような電流源CS1では、2個のN型トランジスタNT3、NT4のそれぞれが並列に接続される。そして、N型トランジスタNT3、NT4のゲートには、スルーレート制御信号VREFN1、VREFN2が供給される。従って、スルーレート制御信号VREFN1、VREFN2に応じて、電流源CS1の電流値が制御される。
出力部OD1は、P型駆動トランジスタPDT1とN型電流源トランジスタNS1とを含む。P型駆動トランジスタPDT1のソースには、高電位側電源電圧VOUTが供給される。N型電流源トランジスタNS1のソースには、低電位側電源電圧VSSが供給される。P型駆動トランジスタPDT1のゲートには、トランジスタNT2とトランジスタPT2の接続ノードの電圧が供給される。N型電流源トランジスタNS1のゲートには、駆動電流源制御信号REFNが供給される。P型駆動トランジスタPDT1のドレインとN型電流源トランジスタNS1のドレインとが接続され、このドレイン電圧が出力電圧VCOMHとなる。
また出力部OD1は、P型駆動トランジスタPDT1に並列に、直列接続されたブースト用P型駆動トランジスタPBT1、PBT2が設けられる。より具体的には、ブースト用P型駆動トランジスタPBT1、PBT2は、電流駆動能力制御信号BOOSTPがLレベルのときに、P型駆動トランジスタPDT1と並列に接続される。これにより、電流駆動能力制御信号BOOSTPに応じて、出力に電流を流す能力を高めることができる。
更に、VCOMH生成回路110は、差動部OP1の入力と出力とをバイパスするバイパススイッチBPSW1を設けることも可能である。バイパススイッチBPSW1のオンオフ制御を行うバイパス制御信号BPC1によりバイパススイッチBPSW1を導通状態にすることで、高電位側電圧VCOMHを高電位側入力電圧LEVINPに設定できる。このとき、スルーレート制御信号VREFN1、VREFN2、駆動電流源制御信号REFNにより、電流源CS1及びN型電流源トランジスタNS1の電流を停止させることが望ましい。
以上のようなVCOMH生成回路110に入力される高電位側入力電圧LEVINP、スルーレート制御信号VREFN1、VREFN2、電流駆動能力制御信号BOOSTP、駆動電流源制御信号REFN、及びバイパス制御信号BPC1は、図13の電源供給制御回路150から供給される。
このような構成のVCOMH生成回路110について、バイパススイッチBPSW1が非導通状態、ブースト用P型駆動トランジスタPBT1が非導通状態で、高電位側入力電圧LEVINPが出力電圧VCOMHより高い場合を考える。この場合、トランジスタNT1のインピーダンスがトランジスタNT2より大きくなるため、トランジスタPT1、PT2のゲート電圧が上昇し、トランジスタPT2のインピーダンスが大きくなる。そのため、P型駆動トランジスタPDT1のゲート電圧が下降し、P型駆動トランジスタPDT1はオンする方向に向かう。従って、出力電圧VCOMHが高くなる。
その逆に、高電位側入力電圧LEVINPが出力電圧VCOMHより低い場合を考える。この場合、トランジスタNT1のインピーダンスがトランジスタNT2より小さくなるため、トランジスタPT1、PT2のゲート電圧が下降し、トランジスタPT2のインピーダンスが小さくなる。そのため、P型駆動トランジスタPDT1のゲート電圧が上昇し、P型駆動トランジスタPDT1はオフする方向に向かう。従って、出力電圧VCOMHが低くなる。
以上のような動作の結果、VCOMH生成回路110では、高電位側入力電圧LEVINPと出力電圧VCOMHとがほぼ等しくなる平衡状態に移行していく。
このとき、差動部OP1では、電流源CS1の電流値を大きくすればするほど、カレントミラー回路CM1及び差動トランジスタ対DT1を構成する各トランジスタの反応速度を速めることができるため、VCOMH生成回路110のスルーレートを高めることができる。ここで、スルーレートは、単位時間当たりの出力電圧の最大勾配を示す値ということができる。
また、出力部OD1において、ブースト用P型駆動トランジスタPBT1を導通状態にすることにより、出力電圧VCOMHが供給されるノードに電流を流す能力を高めることができる。
図20に、図13のVCOML生成回路120の構成例の回路図を示す。
VCOML生成回路120は、第2の演算増幅器を構成する差動部OP2と出力部OD2とを含む。
差動部OP2は、カレントミラー回路CM2、差動トランジスタ対DT2、電流源CS2を含む。カレントミラー回路CM2は、ソースに電源電圧VOUTMが供給されたN型トランジスタNT11、NT12を含む。トランジスタNT11、NT12のゲートは互いに接続され、トランジスタNT11のゲート及びドレインが接続される。
差動トランジスタ対DT2は、P型トランジスタPT11、PT12を含む。トランジスタPT11のゲートには、出力部OD2の出力電圧VCOMLが供給される。トランジスタPT12のゲートには、低電位側入力電圧LEVINNが供給される。トランジスタPT11のドレインは、トランジスタNT11のドレインに接続される。トランジスタPT12のドレインは、トランジスタNT12のドレインに接続される。
電流源CS2は、P型トランジスタPT11、PT12のソースと電源電圧VSSが供給される電源線との間に挿入される。このような電流源CS2では、2個のP型トランジスタPT13、PT14のそれぞれが並列に接続される。そして、P型トランジスタPT13、PT14のゲートには、スルーレート制御信号VREFP1、VREFP2が供給される。従って、スルーレート制御信号VREFP1、VREFP2に応じて、電流源CS2の電流値が制御される。
出力部OD2は、N型駆動トランジスタNDT1と、P型電流源トランジスタPS1とを含む。N型駆動トランジスタNDT1のソースには、電源電圧VOUTMが供給される。P型電流源トランジスタPS1のソースには、電源電圧VSSが供給される。N型駆動トランジスタNDT1のゲートには、トランジスタPT12とトランジスタNT12の接続ノードの電圧が供給される。P型電流源トランジスタPS1のゲートには、駆動電流源制御信号REFPが供給される。N型駆動トランジスタNDT1のドレインとP型電流源トランジスタPS1のドレインとが接続され、このドレイン電圧が出力電圧VCOMLとなる。
また出力部OD2は、N型駆動トランジスタNDT1に並列に、直列接続されたブースト用N型駆動トランジスタNBT1、NBT2が設けられる。より具体的には、ブースト用N型駆動トランジスタNBT1、NBT2は、電流駆動能力制御信号BOOSTNがHレベルのときに、N型駆動トランジスタNDT1と並列に接続される。これにより、電流駆動能力制御信号BOOSTNに応じて、出力から電流を引き込む能力を高めることができる。
更に、VCOML生成回路120は、差動部OP2の入力と出力とをバイパスするバイパススイッチBPSW2を設けることも可能である。バイパススイッチBPSW2のオンオフ制御を行うバイパス制御信号BPC2によりバイパススイッチBPSW2を導通状態にすることで、低電位側電圧VCOMLを低電位側入力電圧LEVINNに設定できる。このとき、スルーレート制御信号VREFP1、VREFP2、駆動電流源制御信号REFPにより、電流源CS2及びP型電流源トランジスタPS1の電流を停止させることが望ましい。
以上のようなVCOML生成回路120に入力される低電位側入力電圧LEVINN、スルーレート制御信号VREFP1、VREFP2、電流駆動能力制御信号BOOSTN、駆動電流源制御信号REFP、及びバイパス制御信号BPC2は、図13の電源供給制御回路150から供給される。
このような構成のVCOML生成回路120について、バイパススイッチBPSW2が非導通状態、ブースト用N型駆動トランジスタNBT1が非導通状態で、低電位側入力電圧LEVINNが出力電圧VCOMLより高い場合を考える。この場合、トランジスタPT11のインピーダンスがトランジスタPT12より小さくなるため、トランジスタNT11、NT12のゲート電圧が上昇し、トランジスタNT12のインピーダンスが小さくなる。そのため、N型駆動トランジスタNDT1のゲート電圧が下降し、N型駆動トランジスタNDT1はオフする方向に向かう。従って、出力電圧VCOMLが高くなる。
その逆に、低電位側入力電圧LEVINNが出力電圧VCOMLより低い場合を考える。この場合、トランジスタPT11のインピーダンスがトランジスタPT12より大きくなるため、トランジスタNT11、NT12のゲート電圧が下降し、トランジスタNT12のインピーダンスが大きくなる。そのため、N型駆動トランジスタNDT1のゲート電圧が上昇し、N型駆動トランジスタNDT1はオンする方向に向かう。従って、出力電圧VCOMLが低くなる。
以上のような動作の結果、VCOML生成回路120では、低電位側入力電圧LEVINNと出力電圧VCOMLとがほぼ等しくなる平衡状態に移行していく。
このとき、差動部OP2では、電流源CS2の電流値を大きくすればするほど、カレントミラー回路CM2及び差動トランジスタ対DT2を構成する各トランジスタの反応速度を速めることができるため、VCOML生成回路120のスルーレートを高めることができる。
また、出力部OD2において、ブースト用N型駆動トランジスタNBT1を導通状態にすることにより、出力電圧VCOMLが供給されるノードから電流を引き込む能力を高めることができる。
2.3.1 電源供給能力設定レジスタ
電源供給制御回路150は、電源供給能力設定レジスタ160の設定値に基づいて、上記したように対向電極電圧VCOMの供給能力制御を行う。
図21に、図13の電源供給能力設定レジスタ160の一例を示す。
図21では、第1及び第2の補助トランジスタCTrp1、CTrp2、CTrn1、CTrn2のゲート信号、スルーレート制御信号VREFN1、VREFN2、高電位側入力電圧LEVINPのオフセット、チャージクロックCKの制御を行う例を示している。その他の制御信号等についても同様であり、すべての制御信号を設定するようにしてもよいし、その一部のみを設定するようにしてもよい。
電源供給能力設定レジスタ160は、データドライバ30からのライン値に関連付けて、対向電極電圧VCOMの供給能力制御を行うための制御信号を生成する制御情報を保持する。このような制御情報は、ホスト又は表示コントローラによって設定される。
図21では、ライン値に関連付けて制御情報を記憶されているが、ラインデータ又はその変化分、ライン値の変化分に関連付けて上記制御情報を保持させるようにしてもよい。
図22に、電源供給能力設定レジスタ160の他の例を示す。
図22では、電源供給能力設定レジスタ160に設定される制御情報が、対向電極電圧VCOMの供給能力制御を行うための制御信号のオンタイミング及びオフタイミングを指定する情報である。
図23に、図22の電源供給能力設定レジスタの制御情報の説明図を示す。
例えば制御情報として、水平同期信号HSYNCの立ち下がりエッジを基準にドットクロックDCKのクロック数で指定されたオンタイミングと、上記立ち下がりエッジを基準にドットクロックDCKのクロック数で指定されたオフタイミングとを含むことができる。
図22では、ライン値に関連付けて制御情報を記憶されているが、ラインデータ又はその変化分、ライン値の変化分に関連付けて上記制御情報を保持させるようにしてもよい。
こうすることで、ラインデータ又はその変化分、ライン値又はその変化分に基づいて求められる期間だけ、対向電極電圧VCOMの供給能力制御を行うことができる。
以上のような電源供給能力設定レジスタにおいて、制御すべき制御信号の種類及びその時間を含む制御情報は、LCDパネル20の対向電極の負荷やデータドライバ30の出力構成によって決められる。
2.4 第1の構成例
第1の構成例は、ライン反転駆動を行う場合の対向電極電圧VCOMの供給能力制御の例である。なお第1の構成例では、データドライバ30からライン値を受けて対向電極電圧VCOMの供給能力制御を行うものとして説明するが、データドライバ30からラインデータを受けて上記供給能力制御を行ってもよい。
図24に、第1の構成例における電源供給制御回路の構成例のブロック図を示す。この電源供給制御回路は、図13の電源供給制御回路150に相当する。
ライン反転駆動を行う場合、対向電極電圧VCOMが変化した直後の電圧変化期間とその後の階調出力期間とで、ラインデータ等に応じた対向電極電圧VCOMの供給能力制御を異ならせる。
そのため、電源供給能力設定レジスタは、正極性時の電圧変化期間用及び階調出力期間用、負極性時の電圧変化期間用及び階調出力期間用の制御情報を有する。そしてデータドライバ30から、電圧変化期間用のライン値、階調出力期間用のライン値をそれぞれ取得し、取得したライン値に基づいて対向電極電圧VCOMの供給能力制御を行う。
図24において、電源供給能力設定レジスタは、第1及び第2の電圧変化期間用設定レジスタREG1、REG2、第1及び第2の階調出力期間用設定レジスタREG3、REG4、電流源設定レジスタREG5、VCOM設定レジスタREG6を含む。正極性時の電圧変化期間用には、第1の電圧変化期間用設定レジスタREG1の設定情報が用いられる。正極性時の階調出力期間用には、第1の階調出力期間用設定レジスタREG3の設定情報が用いられる。負極性時の電圧変化期間用には、第2の電圧変化期間用設定レジスタREG2の設定情報が用いられる。負極性時の階調出力期間用には、第2の階調出力期間用設定レジスタREG4の設定情報が用いられる。
電流源設定レジスタREG5は、駆動電流源制御信号REFN、REFPを生成するための制御情報を保持する。即ちDAC1が、電流源設定レジスタREG5の制御情報に対応した電圧レベルの信号を生成し、駆動電流源制御信号REFN、REFPとして出力する。
VCOM設定レジスタREG6は、高電位側入力電圧LEVINP、低電位側入力電圧LEVINNを生成するための制御情報を保持する。この制御情報にオフセット値が付加された後に、高電位側入力電圧LEVINP、低電位側入力電圧LEVINNが生成される。このオフセット値もまた、図21又は図22に示すようにラインデータ等に応じて生成される。
第1及び第2の電圧変化期間用設定レジスタREG1、REG2、第1及び第2の階調出力期間用設定レジスタREG3、REG4、電流源設定レジスタREG5、VCOM設定レジスタREG6の制御情報は、ホスト又は表示コントローラによって設定される。ホスト又は表示コントローラは、上記レジスタの1つを特定するアドレスデータAD及びチップセレクトCSを出力する。チップセレクトCSがアクティブのとき、アドレスデコーダADECはアドレスデータADに基づいて特定した上記レジスタの1つに対し、ホスト又は表示コントローラからのアクセスデータDを設定する。このアクセスデータDが、制御情報である。
第1の構成例では、データドライバ30からは、電圧変化期間用のライン値LD2と階調出力期間用のライン値LD1とが、それぞれ別個に供給される。
図25に、データドライバ30から供給される各期間のライン値の一例を示す。
電圧変化期間では、ライン値は、前ライン値である。この前ライン値は、当該水平走査期間の直前の水平走査期間におけるライン値である。ライン値は、図11又は図12に示すように求められる。この期間では、当該水平走査期間におけるラインデータに基づいて画素電極に電圧が未だ印加されず、当該水平走査期間におけるライン値を考慮しない。
一方、階調出力期間では、ライン値は、前ライン値に対応した補正値を加算した値に現ライン値を加算した値に基づいて求められる。ここで、現ライン値は、当該水平走査期間におけるライン値である。
図26に、前ライン値に対応した補正値の説明図を示す。
前ライン値をxとすると、補正値は図26に示すようにf(x)に相当する。この補正値は、直前の水平走査期間において画素電極又はデータ線に供給された電荷が抜けきれず、当該水平走査期間における残留した電荷量を考慮した値ということができる。この残留電荷量は、直前の水平走査期間において画素電極に印加された電圧に対応付けることができる。そのため、補正値は、前ライン値に対応付けることができる。
図26では、前ライン値がa1、a2を境界として、f(x)を線形近似している。前ライン値a1は、LCDパネル20の階調特性に応じて定まる。一般的に、この階調特性において、階調値の大きい領域と小さい領域では1階調当たりの電圧変化が大きくなり、階調値の中間領域では該電圧変化が小さい。前ライン値a1は、上記階調特性において電圧変化が大きい階調値が小さい領域と該電圧変化が小さい中間領域との境界に対応した値である。
一方、前ライン値a2は、データ線を駆動するデータドライバ30の出力保護用のダイオード等でクランプされる電圧に対応した値である。即ち、前ライン値a2に対応した階調データにより生成される電圧より高い電圧は、ダイオード等を介して電流が流れてしまうため、線形近似の傾きを異ならせている。
図24において、電圧変化期間用のライン値LD2は、第1及び第2の電圧変化期間用制御情報生成部GEN1、GEN2に供給される。第1の電圧変化期間用制御情報生成部GEN1は、第1の電圧変化期間用設定レジスタREG1の制御情報から、ライン値LD2に対応した制御情報を抽出する。第2の電圧変化期間用制御情報生成部GEN2は、第1の電圧変化期間用設定レジスタREG2の制御情報から、ライン値LD2に対応した制御情報を抽出する。
そしてデータドライバ30からの極性反転信号POLに基づいて、セレクタSEL1からは、正極性時には第1の電圧変化期間用制御情報生成部GEN1の出力が選択され、負極性時には第2の電圧変化期間用制御情報生成部GEN2の出力が選択される。
また階調出力期間用のライン値LD1は、第1及び第2の階調出力期間用制御情報生成部GEN3、GEN4に供給される。第1の階調出力期間用制御情報生成部GEN3は、第1の階調出力期間用設定レジスタREG3の制御情報から、ライン値LD1に対応した制御情報を抽出する。第2の階調出力期間用制御情報生成部GEN4は、第2の階調出力期間用設定レジスタREG4の制御情報から、ライン値LD1に対応した制御情報を抽出する。
そして極性反転信号POLに基づいて、セレクタSEL2からは、正極性時には第1の階調出力期間用制御情報生成部GEN3の出力が選択され、負極性時には第2の階調出力期間用制御情報生成部GEN4の出力が選択される。
カウンタCOUTは、水平同期信号HSYNCのエッジ又はリセット信号XRESのエッジによって初期化されるカウンタ値を、ドットクロックDCKに同期してインクリメントする。
比較器CMP1は、セレクタSEL1が選択した制御情報とカウンタ値とを比較し、一致したときパルスを出力する。比較器CMP2は、セレクタSEL2が選択した制御情報とカウンタ値とを比較し、一致したときパルスを出力する。そして両パルスの論理和演算結果で、セットリセットフリップフロップのセット又はリセットを行う。このセットリセットフリップフロップの出力は、レベルシフタで電圧レベル変換された後、対向電極電圧VCOMの供給能力制御を実現する各種制御信号として出力される。
なお図24では、1つの制御信号を生成する構成のみを示しているが、対向電極電圧VCOMの供給能力制御を実現する制御信号毎に同様の構成が設けられる。
また図24では、極性毎に電圧変化期間及び階調出力期間を指定する期間指定情報が、例えば第1及び第2の電圧変化期間用設定レジスタREG1、REG2、第1及び第2の階調出力期間用設定レジスタREG3、REG4のいずれかに保持される。そして、セットリセットフリップフロップの出力のうち期間指定情報が、セレクタSEL3に供給される。セレクタSEL3には、セレクタSEL1、SEL2から高電位側電圧VCOMH、低電位側電圧VCOMLを変化させるオフセット値を変化させるための制御情報が供給される。そしてセレクタSEL3は、期間指定情報に基づいて、いずれかの制御情報を出力する。
この制御情報は、加算器ADDにおいてVCOM設定レジスタREG6の制御情報と加算される。DAC2は、加算器ADDの加算結果に対応した電圧レベルの信号を生成し、高電位側入力電圧LEVINP、低電位側入力電圧LEVINNとして出力される。こうすることで、ラインデータ又はその変化分、ライン値又はその変化分に応じて、高電位側入力電圧LEVINP又は低電位側入力電圧LEVINNを変化させることができ、その結果、対向電極電圧VCOMの電圧レベルを変化させることができる。
また極性反転信号POLは、切り替えタイミング生成回路SWCに供給される。切り替えタイミング生成回路SWCは、極性反転信号POLに基づいて、図14に示すタイミングで変化するゲート信号INP、INNを生成し、電圧レベル変換後に切替回路130に出力する。
図27に、第1の構成例における動作例の説明図を示す。
図27では、1水平走査期間毎に極性反転を行うライン反転駆動の例を示している。
対向電極電圧VCOMがHレベルに変化すると、電圧変化期間が開始される。この期間のライン値LD2をA0とする。A0は、対向電極電圧VCOMがLレベルからHレベルに変化する直前の水平走査期間におけるライン値(前ライン値)である。従って、電源供給能力設定レジスタ160の制御情報のうち、ライン値がA0に対応する制御情報に基づいて高電位側電圧VCOMHの供給能力制御を行う。この供給能力制御は、上述した制御のうち少なくとも1つを含む。
続く階調出力期間では、ライン値LD1として(B0+f(A0))が入力される。ここで、B0は、当該水平走査期間におけるライン値である。従って、電源供給能力設定レジスタ160の制御情報のうち、ライン値が(B0+f(A0))に対応する制御情報に基づいて高電位側電圧VCOMHの供給能力制御を行う。この供給能力制御は、上述した制御のうち少なくとも1つを含む。
そして、対向電極電圧VCOMがLレベルに変化すると、再び電圧変化期間が開始される。この期間のライン値LD2として、前ライン値B0が入力される。従って、電源供給能力設定レジスタ160の制御情報のうち、ライン値がB0に対応する制御情報に基づいて低電位側電圧VCOMLの供給能力制御を行う。この供給能力制御は、上述した制御のうち少なくとも1つを含む。
続く階調出力期間では、ライン値LD1として(B1+f(B0))が入力される。ここで、B1は、当該水平走査期間におけるライン値である。従って、電源供給能力設定レジスタ160の制御情報のうち、ライン値が(B1+f(B0))に対応する制御情報に基づいて低電位側電圧VCOMLの供給能力制御を行う。この供給能力制御は、上述した制御のうち少なくとも1つを含む。
2.5 第2の構成例
第2の構成例は、フィールド反転駆動を行う場合の対向電極電圧VCOMの供給能力制御の例である。
図28に、第2の構成例における電源供給制御回路の構成例のブロック図を示す。この電源供給制御回路が、図13の電源供給制御回路150に相当する。但し、図28において図24と同一部分には同一符号を付し、適宜説明を省略する。
そのため、図28では、図24に示す電源供給能力設定レジスタに対し、正極性時及び負極性時の電圧変化期間用の制御情報が省略される。そしてデータドライバ30から、階調出力期間用のライン値LD1を取得し、取得したライン値に基づいて対向電極電圧VCOMの供給能力制御を行う。
フィールド反転駆動を行う場合、階調出力期間のみ、ラインデータ等に応じて対向電極電圧VCOMの供給能力制御を行う。フィールド反転駆動の場合、直前の水平走査期間と当該水平走査期間では、対向電極電圧VCOMの極性が変化しない。そのため、ライン値は、現ライン値から前ライン値を減算した値、若しくはこの減算した値を補正した値とすることができる。
それ以外は、図24において階調出力期間用の制御情報と同様である。そのため、詳細な説明を省略する。
図29に、第2の構成例における動作例の説明図を示す。
対向電極電圧VCOMがHレベルに変化後、しばらくして階調出力期間が開始される。この階調出力期間では、ライン値LD1として(C0+f(A0))が入力される。ここで、C0は、当該水平走査期間におけるライン値である。A0は、前ライン値である。従って、電源供給能力設定レジスタ160の制御情報のうち、ライン値が(C0+f(A0))に対応する制御情報に基づいて高電位側電圧VCOMHの供給能力制御を行う。この供給能力制御は、上述した制御のうち少なくとも1つを含む。
次の水平走査期間もまた、階調出力期間となる。そのため、ライン値LD1として(C1−C0)が入力される。ここで、C1は、当該水平走査期間におけるライン値である。従って、電源供給能力設定レジスタ160の制御情報のうち、ライン値が(C1−C0)に対応する制御情報に基づいて高電位側電圧VCOMHの供給能力制御を行う。この供給能力制御は、上述した制御のうち少なくとも1つを含む。
同様に、当該垂直走査期間中の各階調出力期間において高電位側電圧VCOMHの供給能力制御を行う。
次の垂直走査期間が開始されると、対向電極電圧VCOMがLレベルに変化する。そして、階調出力期間では、ライン値LD1として(E0+f(D0))が入力される。ここで、E0は、当該水平走査期間におけるライン値である。D0は、前ライン値である。従って、電源供給能力設定レジスタ160の制御情報のうち、ライン値が(E0+f(D0))に対応する制御情報に基づいて低電位側電圧VCOMLの供給能力制御を行う。この供給能力制御は、上述した制御のうち少なくとも1つを含む。
その後、同様に、当該垂直走査期間中の各階調出力期間において高電位側電圧VCOMHの供給能力制御を行う。
なお対向電極電圧VCOMが変化する電圧変化期間において、図24〜図27で説明したライン反転駆動時の電圧変化期間の制御と同様に行ってもよい。
また図27では、1水平走査期間毎に極性反転を行う例を示したが、複数の水平走査期間毎に極性反転を行う場合には、階調出力期間後に水平走査期間では、図29のフィールド反転駆動と同様に供給能力制御を行えばよい。
3. 電子機器
図30に、本実施形態における電子機器の構成例のブロック図を示す。ここでは、電子機器として、携帯電話機の構成例のブロック図を示す。図30において、図1又は図2と同一部分には同一符号を付し、適宜説明を省略する。
携帯電話機900は、カメラモジュール910を含む。カメラモジュール910は、CCDカメラを含み、CCDカメラで撮像した画像のデータを、YUVフォーマットで表示コントローラ38に供給する。
携帯電話機900は、LCDパネル20を含む。LCDパネル20は、データドライバ30及びゲートドライバ32によって駆動される。LCDパネル20は、複数の走査線、複数のソース線、複数の画素を含む。
表示コントローラ38は、データドライバ30及びゲートドライバ32に接続され、データドライバ30に対してRGBフォーマットの階調データを供給する。
電源回路100は、データドライバ30及びゲートドライバ32に接続され、各ドライバに対して、駆動用の電源電圧を供給する。またLCDパネル20の対向電極に、対向電極電圧VCOMを供給する。
ホスト940は、表示コントローラ38に接続される。ホスト940は、表示コントローラ38を制御する。またホスト940は、アンテナ960を介して受信された階調データを、変復調部950で復調した後、表示コントローラ38に供給できる。表示コントローラ38は、この階調データに基づき、データドライバ30及びゲートドライバ32によりLCDパネル20に表示させる。
ホスト940は、カメラモジュール910で生成された階調データを変復調部950で変調した後、アンテナ960を介して他の通信装置への送信を指示できる。
ホスト940は、操作入力部970からの操作情報に基づいて階調データの送受信処理、カメラモジュール910の撮像、LCDパネル20の表示処理を行う。
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。なお本実施形態では、対向電極に電圧を供給する電源回路について説明したが、本発明は、対向電極に電圧を供給するものに限定されるものではない。
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の1の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。