JP4484015B2 - Clock waveform distortion determination method and clock waveform distortion determination apparatus in transmission simulation or actual measurement - Google Patents

Clock waveform distortion determination method and clock waveform distortion determination apparatus in transmission simulation or actual measurement Download PDF

Info

Publication number
JP4484015B2
JP4484015B2 JP2003106501A JP2003106501A JP4484015B2 JP 4484015 B2 JP4484015 B2 JP 4484015B2 JP 2003106501 A JP2003106501 A JP 2003106501A JP 2003106501 A JP2003106501 A JP 2003106501A JP 4484015 B2 JP4484015 B2 JP 4484015B2
Authority
JP
Japan
Prior art keywords
time
floor
clock waveform
waveform distortion
threshold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003106501A
Other languages
Japanese (ja)
Other versions
JP2004312610A (en
Inventor
和弘 柏倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2003106501A priority Critical patent/JP4484015B2/en
Publication of JP2004312610A publication Critical patent/JP2004312610A/en
Application granted granted Critical
Publication of JP4484015B2 publication Critical patent/JP4484015B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、伝送シミュレーション又は実測におけるクロック波形歪み判定方法及びクロック波形歪み判定装置に関する。
【0002】
【従来の技術】
従来の技術としては、デジタル輝度データにつき、ある画素と1クロック前の画素との間のデータ値の差分である1次差分の絶対値と極性とを検出するととともに、1次差分を所定のビット数の符号化信号に符号化して輝度信号により即した輪郭補償成分を生成するので、リンギングや波形の歪みなどを生じることなく、所望の輪郭補償特性を得ることができるとともに、少ないゲート数の簡単な回路構成とすることができる映像処理方法がある(例えば特許文献1参照。)。
【0003】
また、第1微分部からの波形と第2微分部からの波形とを半波整流し、波形の負極性パルスの数をそれぞれカウントして被測定信号が正常か異常かを判定する波形歪み判定方法もある(例えば特許文献2参照。)。
【0004】
また、伝送線路の信号波形について、反射ノイズによるリンギングや段つきの他に、波形のパルス周期からデューティ比を解析することで波形の乱れを検出する手法がある(例えば非特許文献1参照。)。非特許文献1によれば、伝送シミュレーションで得られた時間と電圧の2次元ベクトルの形式のクロック波形データから、立ち上がり時間を、ローレベル・しきい値からハイレベル・しきい値まで到達する時間と定義し、立ち下がり時間をハイレベル・しきい値からローレベル・しきい値まで到達する時間と定義した場合、立ち上がり時間や立ち下がり時間の検出は、ある決まった値を予め決めておき、その時間を越えるかどうかで不具合を判定している。
【0005】
【特許文献1】
特開2002−232744号公報
【特許文献2】
特開2003−14797号公報
【非特許文献1】
稲垣治郎、他4名,「高速デジタル回線の伝送線路における信号波形の解析手法」,2002年電子情報通信学会総合大会講演論文集,電子情報通信学会,2002年,SA−1−3,p.434
【0006】
【発明が解決しようとする課題】
非特許文献1の判定方法では、予め決めておいた値より短い時間で生じる微少な波形歪みを検出することができない。本発明は、単に時間を検出するものではなく、波形歪みそのものを自動で検出しようとするものである。
【0007】
本発明の目的は、伝送シミュレーション又は実測における波形歪みを自動で判別することができるクロック波形歪み判定方法及びクロック波形歪み判定装置を提供することにある。
【0008】
【課題を解決するための手段】
本発明のクロック波形歪み判定方法は、
伝送シミュレーションで得られた時間と電圧の2次元ベクトルの形式のクロック波形データから、立ち上がり時間を、任意に設定された第1のしきい値電圧値(以後ローレベル・しきい値と定義)から該第1のしきい値電圧値より任意の電圧だけ高い第2のしきい値電圧値(以後ハイレベル・しきい値と定義)まで到達する時間と定義し、立ち下がり時間をハイレベル・しきい値からローレベル・しきい値まで到達する時間と定義し、立ち上がり時間、または、立ち下がり時間といった、電圧レベルが遷移している状態でのクロック波形歪み判定方法において、
(ある時間の電圧値−1つ前の時間の電圧値)÷(ある時間−1つ前の時間)の演算(ここでは1階の変化量と定義)を行い、1階の変化量の正負の符号から、立ち上がり時間内に単調増加かどうか、または、立ち下がり時間内に単調減少かどうかを検出し、さらに、(ある時間の1階の変化量−1つ前の時間の1階の変化量)÷(ある時間−1つ前の時間)の演算(ここでは2階の変化量と定義)を行い、2階の変化量が0となる回数を数え、0となる回数が2回以上であれば、クロック波形歪みることを検出する。
【0009】
本発明のクロック波形歪み判定方法は、
実測で得られた時間と電圧の2次元ベクトルの形式のクロック波形データから、立ち上がり時間を、ローレベル・しきい値からハイレベル・しきい値まで到達する時間と定義し、立ち下がり時間をハイレベル・しきい値からローレベル・しきい値まで到達する時間と定義し、立ち上がり時間、または、立ち下がり時間といった、電圧レベルが遷移している状態でのクロック波形歪み判定方法において、
(ある時間の電圧値−1つ前の時間の電圧値)÷(ある時間−1つ前の時間)の演算(ここでは1階の変化量と定義)を行い、1階の変化量の正負の符号から、立ち上がり時間内に単調増加かどうか、または、立ち下がり時間内に単調減少かどうかを検出し、さらに、(ある時間の1階の変化量−1つ前の時間の1階の変化量)÷(ある時間−1つ前の時間)の演算(ここでは2階の変化量と定義)を行い、2階の変化量が0となる回数を数え、0となる回数が2回以上であれば、クロック波形歪みることを検出する。
【0010】
また、2階の変化量が0となる回数の代替として、2階の変化量が正から負、又は、負から正へ変化する回数を数え、変化する回数が2回以上であれば、クロック波形歪みが有ることを検出してもよい。
【0011】
本発明のクロック波形歪み判定装置は、
伝送シミュレーションで得られた時間と電圧の2次元ベクトルの形式のクロック波形データから、立ち上がり時間を、ローレベル・しきい値からハイレベル・しきい値まで到達する時間と定義し、立ち下がり時間をハイレベル・しきい値からローレベル・しきい値まで到達する時間と定義し、立ち上がり時間、または、立ち下がり時間といった、電圧レベルが遷移している状態でのクロック波形歪み判定装置において、
(ある時間の電圧値−1つ前の時間の電圧値)÷(ある時間−1つ前の時間)の演算(ここでは1階の変化量と定義)を行い、1階の変化量の正負の符号から、立ち上がり時間内に単調増加かどうか、または、立ち下がり時間内に単調減少かどうかを検出する手段を有し、さらに、(ある時間の1階の変化量−1つ前の時間の1階の変化量)÷(ある時間−1つ前の時間)の演算(ここでは2階の変化量と定義)を行い、2階の変化量が0となる回数を数え、0となる回数が2回以上であれば、クロック波形歪みることを検出する手段を有する。
【0012】
本発明のクロック波形歪み判定装置は、
実測で得られた時間と電圧の2次元ベクトルの形式のクロック波形データから、立ち上がり時間を、ローレベル・しきい値からハイレベル・しきい値まで到達する時間と定義し、立ち下がり時間をハイレベル・しきい値からローレベル・しきい値まで到達する時間と定義し、立ち上がり時間、または、立ち下がり時間といった、電圧レベルが遷移している状態でのクロック波形歪み判定装置において、
(ある時間の電圧値−1つ前の時間の電圧値)÷(ある時間−1つ前の時間)の演算(ここでは1階の変化量と定義)を行い、1階の変化量の正負の符号から、立ち上がり時間内に単調増加かどうか、または、立ち下がり時間内に単調減少かどうかを検出する手段を有し、さらに、(ある時間の1階の変化量−1つ前の時間の1階の変化量)÷(ある時間−1つ前の時間)の演算(ここでは2階の変化量と定義)を行い、2階の変化量が0となる回数を数え、0となる回数が2回以上であれば、クロック波形歪みることを検出する手段を有する。
【0013】
また、2階の変化量が0となる回数の代替として、2階の変化量が正から負、又は、負から正へ変化する回数を数え、変化する回数が2回以上であれば、クロック波形歪みが有ることを検出する手段を有してもよい。
【0014】
クロック信号は、電子回路の動作にとっては基本的な信号であり、クロック波形整形は重要であり、通常、シミュレーション結果は目視で波形歪みがないかを確認をするが、本発明を活用すれば自動で判別することができる。
【0015】
また、オシロスコープで実測した波形をサンプリングした結果にこの手法を活用することで、実測波形に対し、不具合の可能性を指摘する機能を実現するなど、応用ができる。
【0016】
【発明の実施の形態】
図1を参照すると、本発明の実施の形態としてのフローチャートが示されている。まずシミュレーションや実測で得られた波形データを用意する。一般に数値解析された結果は、図2に示すような離散値であり、特に、波形データの場合は、(時間,電圧)の2次元ベクトルの形式をとっている。ここで、立ち上がり時間を、ローレベル・しきい値からハイレベル・しきい値まで到達する時間と定義し(図2)、立ち下がり時間をハイレベル・しきい値からローレベル・しきい値まで到達する時間と定義しておく。これらしきい値は、予め設定しておくか、この判定方法を実行する度に入力する必要がある。図2の立ち上がりの例で説明する。まず、ローレベル・しきい値とハイレベル・しきい値で挟まれた立ち上がり部分を検出する。ここでは、この検出方法は問わないものとする。この立ち上がり部分内のデータ組を、[t(1),V(1)]、[t(2),V(2)]・・・[t(i),V(i)]・・・[t(n),V(n)]とする。1階の変化量の演算を行う。演算式は、
V'(i)={V(i)−V(i−1)}÷{t(i)−t(i−1)} (i=2、3・・n) (1)式
である。この演算と同時にV'(i)の符号を記録しておく。立ち上がりの場合、V'(i)<0が存在すると波形歪みがあると警告し処理が終了となる。(立ち下がりの場合は、V'(i)>0で警告)ここで、波形歪みの警告がなかった場合、データ組[t(2),V'(2)]、[t(3),V'(3)]・・・ [t(i),V(i)]・・・[t(n),V'(n)]に対して、さらに2階の変化量を演算する。演算式は、
V''(i)={V'(i)−V'(i−1)}÷{t(i)−t(i−1)} (i=3、4・・n) (2)式
である。ここでは、V''(i)=0を検出すべきであるが、扱うデータが離散値のため、V''(i)=0を 検出できない場合が多い。そこで、V''(i)の正負の符号を記録しておき、iが増加するに従って、V''(i)が正から負、あるいは、負から正に変わる回数を記録しておけば、同様の検出と見なすことができる。この結果から2回以上の符号の変化が検出されれば、波形歪みの可能性を注意し処理が終了となる。また、1回以下の符号変化であれば、この波形は問題がないとし、処理が終了となる。
【0017】
次に、本発明の実施の形態の動作について、図3〜5を用いて説明する。
【0018】
通常、クロックは、立ち上がり、あるいは、立ち下がり、またはその両方の変化する瞬間をとらえ、有意と見なされる。従って、図4のように例えば立ち上がり時間内に電圧が低下するような波形では、1回の立ち上がり時間の間に2回の有意があると見なされ誤動作を起こす恐れがある。クロック波形には、図3に示されるように、立ち上がり時間、立ち下がり時間の間は、単調に増加あるいは減少しなければならない。一方、図5に示される波形では、クロック波形に必要な単調増加という条件は成り立っていることから、一見、クロック波形には問題ないと見なされるかもしれない。しかし、1回の立ち上がり時間に段差があることから、有意と見なされる時間が一定せず、次段の信号で、時間的な揺らぎ(ジッタという)が大きくなったり、ハイレベルとローレベルの時間比(デューティという)がばらつくといった不具合があらわれる可能性が出てくる。これは、ハイレベルとローレベルを決める本来のしきい値がハイレベル・しきい値とローレベル・しきい値の間にあり、例えば、電源電圧の揺らぎなどで、この本来のしきい値自体も揺らぐためである。
【0019】
ここで、図4や図5の不具合を検出する原理を説明する。(1)式を言い換えると、立ち上がり時間、または、立ち下がり時間における単位時間当たりの電圧変化量を示している。これは、連続関数の1階微分に相当する。(1)式が正であれば単調増加であり、負であれば単調減少であることは明かである。そこで、(1)式の符号を監視することで、図4に相当する波形の不具合は検出できる。
【0020】
(1)式だけでは、図5の不具合を検出することはできないため、更に(2)式を導入する。これは、連続関数の2階微分に相当し、電圧変化量の変化具合を示す。すなわち、立ち上がり時間に(2)式が正であれば、電圧の上昇はさらに加速され、負であれば上昇は減速され、やがて電圧は減少に転じることになる。この変化点を決めるのが、(2)式=0となるところである。すなわち、この点を境に、波形は下に凸から上に凸、あるいは、上に凸から下に凸へと変化する。したがって、図3のような波形では、立ち上がり時間あるいは立ち下がり時間の間に、(2)式=0となるのは1回しかないが、図4や図5では(2)式=0となるのが複数回出現するため、この回数を数えることで、不具合を検出できることになる。しかし、本発明で扱うのは離散値であるから、(2)式=0という条件を見つけることができない可能性がある。そこで、ある時間t(i)と次の時間t(i+1)の間で正から負または、負から正に変化するところを検出すれば、t(i)とt(i+1)の間に、0になるところがあるはずである。(厳密にいうと、離散値なのでこの間には、本来、数値は存在しない。)
ここで、波形の不具合が発生する原理を、図6を用いて説明する。一般に、出力バッファAから出力された信号は、最遠端の入力バッファ(図中のD)に到達した瞬間から反射が生じる。これは、入力バッファの入力インピーダンスが非常に大きく、全反射を起こす。Dの入力バッファは、進行波と反射波が同時に到達するため無歪みの波形を受信することができる。しかし、BやCの入力バッファでは、進行波と反射波の到達時間にずれがあるため、波形に歪みが生じる。この波形歪みは、次段の回路の誤動作を起こす恐れがあり、シミュレーションにより事前に不具合を見つけ訂正することは非常に有益である。
【0021】
(発明の他の実施の形態)
上述の発明の実施の形態は、シミュレーション結果について言及したものであるが、例えば、オシロスコープで実測した波形をサンプリングした結果にこの手法を活用することで、実測波形に対し、不具合の可能性を指摘する機能を実現するなど、応用ができる。
【0022】
【発明の効果】
以上説明したように、本発明には以下の効果がある。
【0023】
プリント基板の設計、製造には、コストや時間がかかり、プリント基板設計中にシミュレーション等で事前に検出することは、非常に有益である。特に、クロック信号は、電子回路の動作にとっては基本的な信号であり、クロック波形整形は重要である。また、通常、シミュレーション結果は目視で波形歪みがないかを確認をするが、本発明を活用すれば自動で判別することができる。
【0024】
また、オシロスコープで実測した波形をサンプリングした結果にこの手法を活用することで、実測波形に対し、不具合の可能性を指摘する機能を実現するなど、応用ができる。
【図面の簡単な説明】
【図1】本発明の実施の形態としてのフローチャートを示す図である。
【図2】数値解析された結果の波形データを示す図である。
【図3】数値解析された結果の波形データを示す図である。
【図4】数値解析された結果の波形データを示す図である。
【図5】数値解析された結果の波形データを示す図である。
【図6】波形の不具合が発生する原理を説明する図である。
【符号の説明】
A 出力バッファ
B、C、D 入力バッファ
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a clock waveform distortion determination method and a clock waveform distortion determination apparatus in transmission simulation or actual measurement.
[0002]
[Prior art]
As a conventional technique, with respect to digital luminance data, an absolute value and polarity of a primary difference that is a difference in data value between a certain pixel and a pixel before one clock are detected, and the primary difference is detected by a predetermined bit. Encodes a number of encoded signals and generates a contour compensation component that matches the luminance signal, so that desired contour compensation characteristics can be obtained without ringing or waveform distortion, and a small number of gates can be easily obtained. There is a video processing method that can have a simple circuit configuration (see, for example, Patent Document 1).
[0003]
Further, waveform distortion determination is performed by half-wave rectifying the waveform from the first differentiation section and the waveform from the second differentiation section and counting the number of negative pulses of the waveform to determine whether the signal under measurement is normal or abnormal. There is also a method (for example, refer to Patent Document 2).
[0004]
In addition to ringing and stepping due to reflection noise, there is a technique for detecting waveform disturbance by analyzing the duty ratio from the pulse period of the waveform for the signal waveform of the transmission line (see Non-Patent Document 1, for example). According to Non-Patent Document 1, the time required to reach the rise time from the low level threshold to the high level threshold from the clock waveform data in the form of a two-dimensional vector of time and voltage obtained in the transmission simulation. If the fall time is defined as the time from the high level / threshold value to the low level / threshold value, the rise time and fall time are detected in advance by a predetermined value. The failure is judged by whether or not the time is exceeded.
[0005]
[Patent Document 1]
JP 2002-232744 A [Patent Document 2]
JP 2003-14797 A [Non-Patent Document 1]
Jiro Inagaki and four others, “Analysis Method of Signal Waveforms on Transmission Lines of High-Speed Digital Lines”, Proceedings of the 2002 IEICE General Conference, IEICE, 2002, SA-1-3, p. 434
[0006]
[Problems to be solved by the invention]
With the determination method of Non-Patent Document 1, it is impossible to detect minute waveform distortion that occurs in a time shorter than a predetermined value. The present invention does not simply detect time, but automatically detects waveform distortion itself.
[0007]
An object of the present invention is to provide a clock waveform distortion determination method and a clock waveform distortion determination apparatus that can automatically determine waveform distortion in transmission simulation or actual measurement.
[0008]
[Means for Solving the Problems]
The clock waveform distortion determination method of the present invention includes:
From the clock waveform data in the form of a two-dimensional vector of time and voltage obtained by the transmission simulation, the rise time is arbitrarily set from the first threshold voltage value (hereinafter referred to as low level threshold value ). It is defined as the time to reach a second threshold voltage value (hereinafter defined as a high level threshold value) that is higher than the first threshold voltage value by an arbitrary voltage , and the falling time is set to a high level. In the clock waveform distortion determination method in the state where the voltage level is transitioning, such as rise time or fall time, it is defined as the time from threshold to low level threshold.
(Voltage value at a certain time minus voltage value at the previous time) ÷ (A certain time minus the time before one) (here, defined as the amount of change on the first floor) and the sign of the amount of change on the first floor From the sign of, it is detected whether it is monotonically increasing within the rise time or monotonically decreasing within the fall time, and further, (change amount of the first floor of a certain time minus change of the first floor of the previous time) (Amount) ÷ (A certain time minus 1 time before) (here, defined as the amount of change on the second floor), count the number of times the amount of change on the second floor is 0, and the number of times 0 is 2 or more if, clock waveform distortion is detected Yu Rukoto.
[0009]
The clock waveform distortion determination method of the present invention includes:
The rise time is defined as the time from the low level / threshold value to the high level / threshold value from the clock waveform data in the form of two-dimensional vector of time and voltage obtained by actual measurement, and the fall time is set high. In the clock waveform distortion determination method in the state where the voltage level is transitioning, such as rise time or fall time, it is defined as the time to reach from the level / threshold to the low level / threshold.
(Voltage value at a certain time minus voltage value at the previous time) ÷ (A certain time minus the time before one) (here, defined as the amount of change on the first floor) and the sign of the amount of change on the first floor From the sign of, it is detected whether it is monotonically increasing within the rise time or monotonically decreasing within the fall time, and further, (change amount of the first floor of a certain time minus change of the first floor of the previous time) (Amount) ÷ (A certain time minus 1 time before) (here, defined as the amount of change on the second floor), count the number of times the amount of change on the second floor is 0, and the number of times 0 is 2 or more if, clock waveform distortion is detected Yu Rukoto.
[0010]
As an alternative to the number of times the second floor change amount becomes 0, the number of times the second floor change amount changes from positive to negative, or from negative to positive, and if the number of changes is two or more, the clock The presence of waveform distortion may be detected.
[0011]
The clock waveform distortion determination apparatus of the present invention is
From the clock waveform data in the form of a two-dimensional vector of time and voltage obtained in the transmission simulation, the rise time is defined as the time to reach from the low level threshold to the high level threshold, and the fall time is defined as In the clock waveform distortion determination device in the state where the voltage level is transitioning, such as rise time or fall time, defined as the time to reach from the high level / threshold to the low level / threshold,
(Voltage value at a certain time minus voltage value at the previous time) ÷ (A certain time minus the time before one) (here, defined as the amount of change on the first floor) and the sign of the amount of change on the first floor , And means for detecting whether it is monotonically increasing within the rise time or monotonically decreasing within the fall time. First floor change) ÷ (A certain time minus one previous time) (here, defined as the second floor change), count the number of times the second floor change is zero, and count to zero There be two or more times, with means clock waveform distortion detecting a chromatic Rukoto.
[0012]
The clock waveform distortion determination apparatus of the present invention is
The rise time is defined as the time from the low level / threshold value to the high level / threshold value from the clock waveform data in the form of two-dimensional vector of time and voltage obtained by actual measurement, and the fall time is set high. In the clock waveform distortion determination device in the state where the voltage level is transitioning, such as rise time or fall time, it is defined as the time to reach from the level / threshold to the low level / threshold
(Voltage value at a certain time minus voltage value at the previous time) ÷ (A certain time minus the time before one) (here, defined as the amount of change on the first floor) and the sign of the amount of change on the first floor , And means for detecting whether it is monotonically increasing within the rise time or monotonically decreasing within the fall time. First floor change) ÷ (A certain time minus one previous time) (here, defined as the second floor change), count the number of times the second floor change is zero, and count to zero There be two or more times, with means clock waveform distortion detecting a chromatic Rukoto.
[0013]
As an alternative to the number of times the second floor change amount becomes 0, the number of times the second floor change amount changes from positive to negative, or from negative to positive, and if the number of changes is two or more, the clock Means for detecting the presence of waveform distortion may be provided.
[0014]
The clock signal is a basic signal for the operation of the electronic circuit, and clock waveform shaping is important. Usually, the simulation result is visually checked for waveform distortion. However, if the present invention is used, it is automatic. Can be determined.
[0015]
In addition, by using this method for the result of sampling a waveform actually measured with an oscilloscope, it can be applied to the measured waveform by realizing a function for indicating the possibility of a failure.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Referring to FIG. 1, a flowchart as an embodiment of the present invention is shown. First, waveform data obtained by simulation or actual measurement is prepared. In general, the result of numerical analysis is a discrete value as shown in FIG. 2, and particularly in the case of waveform data, takes the form of a two-dimensional vector of (time, voltage). Here, the rise time is defined as the time from the low level threshold to the high level threshold (Figure 2), and the fall time is from the high level threshold to the low level threshold. It is defined as the time to reach. These threshold values must be set in advance or input every time this determination method is executed. This will be described with reference to the example of rising in FIG. First, a rising portion sandwiched between a low level threshold and a high level threshold is detected. Here, this detection method does not matter. The data set in the rising portion is represented by [t (1), V (1)], [t (2), V (2)]... [T (i), V (i)]. t (n), V (n)]. The amount of change on the first floor is calculated. The arithmetic expression is
V ′ (i) = {V (i) −V (i−1)} ÷ {t (i) −t (i−1)} (i = 2, 3 ·· n) (1). Simultaneously with this calculation, the sign of V ′ (i) is recorded. In the case of rising, if V ′ (i) <0 exists, a warning is given if there is waveform distortion, and the process ends. (In the case of falling, a warning is given by V ′ (i)> 0) Here, when there is no warning of waveform distortion, the data set [t (2), V ′ (2)], [t (3), V ′ (3)]... [T (i), V (i)]... [T (n), V ′ (n)] is further calculated as the second-order variation. The arithmetic expression is
V ″ (i) = {V ′ (i) −V ′ (i−1)} ÷ {t (i) −t (i−1)} (i = 3, 4 ·· n) (2) It is. Here, V ″ (i) = 0 should be detected. However, since the data handled is a discrete value, V ″ (i) = 0 cannot often be detected. Therefore, if the sign of V ″ (i) is recorded, and the number of times V ″ (i) changes from positive to negative or from negative to positive as i increases, Similar detection can be considered. If a sign change is detected two or more times from this result, the process ends with attention to the possibility of waveform distortion. If the sign change is once or less, it is assumed that there is no problem with this waveform, and the process ends.
[0017]
Next, the operation of the embodiment of the present invention will be described with reference to FIGS.
[0018]
Usually, the clock is considered significant, capturing the moment of change of rising, falling, or both. Therefore, for example, in a waveform in which the voltage drops within the rise time as shown in FIG. 4, it is considered that there is significance twice in one rise time, and a malfunction may occur. As shown in FIG. 3, the clock waveform must increase or decrease monotonically during the rise time and fall time. On the other hand, in the waveform shown in FIG. 5, since the condition of monotonic increase necessary for the clock waveform is satisfied, it may seem that there is no problem with the clock waveform. However, since there is a step in one rise time, the time that is considered significant is not constant, and the time fluctuation (called jitter) increases in the next stage signal, or the time of high level and low level There is a possibility that a problem such as variation in the ratio (referred to as duty) appears. This is because the original threshold value that determines the high level and the low level is between the high level threshold value and the low level threshold value. This is because it also fluctuates.
[0019]
Here, the principle of detecting the faults in FIGS. 4 and 5 will be described. In other words, the expression (1) represents the amount of voltage change per unit time during the rise time or fall time. This corresponds to the first derivative of the continuous function. It is obvious that if the formula (1) is positive, it is monotonically increasing, and if it is negative, it is monotonically decreasing. Therefore, by monitoring the sign of equation (1), the waveform defect corresponding to FIG. 4 can be detected.
[0020]
Since the problem of FIG. 5 cannot be detected only by the expression (1), the expression (2) is further introduced. This corresponds to the second-order differentiation of the continuous function, and indicates how the voltage change amount changes. That is, if the expression (2) is positive at the rise time, the increase in voltage is further accelerated, and if it is negative, the increase is decelerated, and the voltage starts to decrease. This change point is determined when equation (2) = 0. That is, at this point, the waveform changes from convex downward to convex upward, or from convex upward to convex downward. Therefore, in the waveform as shown in FIG. 3, the expression (2) = 0 is only once during the rise time or the fall time, but in FIG. 4 and FIG. 5, the expression (2) = 0. Appears several times, and by counting this number of times, a defect can be detected. However, since the present invention deals with discrete values, there is a possibility that the condition (2) = 0 cannot be found. Therefore, if a point that changes from positive to negative or from negative to positive between a certain time t (i) and the next time t (i + 1) is detected, 0 is detected between t (i) and t (i + 1). There should be a place to become. (Strictly speaking, since it is a discrete value, there is no numerical value in the meantime.)
Here, the principle of occurrence of a waveform defect will be described with reference to FIG. In general, the signal output from the output buffer A is reflected from the moment when it reaches the farthest input buffer (D in the figure). This is because the input impedance of the input buffer is very large and causes total reflection. The input buffer of D can receive an undistorted waveform because the traveling wave and the reflected wave reach simultaneously. However, in the B and C input buffers, the arrival time of the traveling wave and the reflected wave is shifted, so that the waveform is distorted. This waveform distortion may cause a malfunction of the circuit of the next stage, and it is very useful to find and correct a defect in advance by simulation.
[0021]
(Another embodiment of the invention)
The embodiment of the invention described above refers to the simulation result. For example, by using this method for the result of sampling the waveform actually measured with an oscilloscope, it is pointed out that there is a problem with the measured waveform. It can be applied to realize functions to perform.
[0022]
【The invention's effect】
As described above, the present invention has the following effects.
[0023]
Design and manufacture of a printed circuit board are costly and time consuming, and it is very useful to detect in advance by simulation or the like during printed circuit board design. In particular, the clock signal is a basic signal for the operation of the electronic circuit, and clock waveform shaping is important. Usually, the simulation result visually confirms whether there is waveform distortion. However, if the present invention is used, it can be automatically determined.
[0024]
In addition, by using this method for the result of sampling a waveform actually measured with an oscilloscope, it can be applied to the measured waveform by realizing a function for indicating the possibility of a failure.
[Brief description of the drawings]
FIG. 1 is a diagram showing a flowchart as an embodiment of the present invention.
FIG. 2 is a diagram showing waveform data obtained as a result of numerical analysis.
FIG. 3 is a diagram showing waveform data as a result of numerical analysis.
FIG. 4 is a diagram showing waveform data obtained as a result of numerical analysis.
FIG. 5 is a diagram showing waveform data obtained as a result of numerical analysis.
FIG. 6 is a diagram for explaining the principle of occurrence of a waveform defect.
[Explanation of symbols]
A Output buffer B, C, D Input buffer

Claims (8)

伝送シミュレーションで得られた時間と電圧の2次元ベクトルの形式のクロック波形データから、立ち上がり時間を、任意に設定された第1のしきい値電圧値(以後ローレベル・しきい値と定義)から該第1のしきい値電圧値より任意の電圧だけ高い第2のしきい値電圧値(以後ハイレベル・しきい値と定義)まで到達する時間と定義し、立ち下がり時間をハイレベル・しきい値からローレベル・しきい値まで到達する時間と定義し、立ち上がり時間、または、立ち下がり時間といった、電圧レベルが遷移している状態でのクロック波形歪み判定方法において、
(ある時間の電圧値−1つ前の時間の電圧値)÷(ある時間−1つ前の時間)の演算(ここでは1階の変化量と定義)を行い、前記1階の変化量の正負の符号から、立ち上がり時間内に単調増加かどうか、または、立ち下がり時間内に単調減少かどうかを検出し、さらに、(ある時間の1階の変化量−1つ前の時間の1階の変化量)÷(ある時間−1つ前の時間)の演算(ここでは2階の変化量と定義)を行い、前記2階の変化量が0となる回数を数え、該0となる回数が2回以上であれば、クロック波形歪みることを検出することを特徴とするクロック波形歪み判定方法。
From the clock waveform data in the form of a two-dimensional vector of time and voltage obtained by the transmission simulation, the rise time is arbitrarily set from the first threshold voltage value (hereinafter referred to as low level threshold value ). It is defined as the time to reach a second threshold voltage value (hereinafter defined as a high level threshold value) that is higher than the first threshold voltage value by an arbitrary voltage , and the falling time is set to a high level. In the clock waveform distortion determination method in the state where the voltage level is transitioning, such as rise time or fall time, it is defined as the time from threshold to low level threshold.
(Voltage value at a certain time minus voltage value at the previous time) / (A certain time minus the previous time) is calculated (here, defined as the amount of change in the first floor), and the amount of change in the first floor is calculated. From the sign of positive / negative, it is detected whether it is monotonically increasing within the rise time or monotonically decreasing within the fall time, and further, (change amount of the first floor of a certain time minus the first floor of the previous time) variation) performs ÷ (certain operation time -1 previous time) (defined as the second floor of the variation in this case), counts the number of times that the amount of change in the second floor is 0, the number of times that the said 0 if two or more times, the clock waveform distortion determination method characterized by clock waveform distortion detecting a chromatic Rukoto.
前記2階の変化量が0となる回数の代替として、前記2階の変化量が正から負、又は、負から正へ変化する回数を数え、該変化する回数が2回以上であれば、クロック波形歪みが有ることを検出することを特徴とする請求項1に記載のクロック波形歪み判定方法。  As an alternative to the number of times the second floor change amount becomes 0, the second floor change amount counts the number of changes from positive to negative, or from negative to positive, and if the number of changes is two or more, 2. The clock waveform distortion determination method according to claim 1, wherein the presence of clock waveform distortion is detected. 実測で得られた時間と電圧の2次元ベクトルの形式のクロック波形データから、立ち上がり時間を、ローレベル・しきい値からハイレベル・しきい値まで到達する時間と定義し、立ち下がり時間をハイレベル・しきい値からローレベル・しきい値まで到達する時間と定義し、立ち上がり時間、または、立ち下がり時間といった、電圧レベルが遷移している状態でのクロック波形歪み判定方法において、
(ある時間の電圧値−1つ前の時間の電圧値)÷(ある時間−1つ前の時間)の演算(ここでは1階の変化量と定義)を行い、前記1階の変化量の正負の符号から、立ち上がり時間内に単調増加かどうか、または、立ち下がり時間内に単調減少かどうかを検出し、さらに、(ある時間の1階の変化量−1つ前の時間の1階の変化量)÷(ある時間−1つ前の時間)の演算(ここでは2階の変化量と定義)を行い、前記2階の変化量が0となる回数を数え、該0となる回数が2回以上であれば、クロック波形歪みることを検出することを特徴とするクロック波形歪み判定方法。
The rise time is defined as the time from the low level / threshold value to the high level / threshold value from the clock waveform data in the form of two-dimensional vector of time and voltage obtained by actual measurement, and the fall time is set high. In the clock waveform distortion determination method in the state where the voltage level is transitioning, such as rise time or fall time, it is defined as the time to reach from the level / threshold to the low level / threshold.
(Voltage value at a certain time minus voltage value at the previous time) / (A certain time minus the previous time) is calculated (here, defined as the amount of change in the first floor), and the amount of change in the first floor is calculated. From the sign of positive / negative, it is detected whether it is monotonically increasing within the rise time or monotonically decreasing within the fall time, and further, (change amount of the first floor of a certain time minus the first floor of the previous time) variation) performs ÷ (certain operation time -1 previous time) (defined as the second floor of the variation in this case), counts the number of times that the amount of change in the second floor is 0, the number of times that the said 0 if two or more times, the clock waveform distortion determination method characterized by clock waveform distortion detecting a chromatic Rukoto.
前記2階の変化量が0となる回数の代替として、前記2階の変化量が正から負、又は、負から正へ変化する回数を数え、該変化する回数が2回以上であれば、クロック波形歪みが有ることを検出することを特徴とする請求項3に記載のクロック波形歪み判定方法。  As an alternative to the number of times the second floor change amount becomes 0, the second floor change amount counts the number of changes from positive to negative, or from negative to positive, and if the number of changes is two or more, 4. The clock waveform distortion determination method according to claim 3, wherein the presence of clock waveform distortion is detected. 伝送シミュレーションで得られた時間と電圧の2次元ベクトルの形式のクロック波形データから、立ち上がり時間を、ローレベル・しきい値からハイレベル・しきい値まで到達する時間と定義し、立ち下がり時間をハイレベル・しきい値からローレベル・しきい値まで到達する時間と定義し、立ち上がり時間、または、立ち下がり時間といった、電圧レベルが遷移している状態でのクロック波形歪み判定装置において、
(ある時間の電圧値−1つ前の時間の電圧値)÷(ある時間−1つ前の時間)の演算(ここでは1階の変化量と定義)を行い、前記1階の変化量の正負の符号から、立ち上がり時間内に単調増加かどうか、または、立ち下がり時間内に単調減少かどうかを検出する手段を有し、
さらに、(ある時間の1階の変化量−1つ前の時間の1階の変化量)÷(ある時間−1つ前の時間)の演算(ここでは2階の変化量と定義)を行い、前記2階の変化量が0となる回数を数え、該0となる回数が2回以上であれば、クロック波形歪みることを検出する手段を有することを特徴とするクロック波形歪み判定装置。
From the clock waveform data in the form of a two-dimensional vector of time and voltage obtained in the transmission simulation, the rise time is defined as the time to reach from the low level threshold to the high level threshold, and the fall time is defined as In the clock waveform distortion determination device in the state where the voltage level is transitioning, such as rise time or fall time, defined as the time to reach from the high level / threshold to the low level / threshold,
(Voltage value at a certain time minus voltage value at the previous time) / (A certain time minus the previous time) is calculated (here, defined as the amount of change in the first floor), and the amount of change in the first floor is calculated. Means for detecting from a positive or negative sign whether it is monotonically increasing within a rise time or monotonically decreasing within a fall time;
Further, the calculation of (change amount of the first floor of a certain time minus the change amount of the first floor of the previous time) / (time of one time minus the previous time) (here, defined as the change amount of the second floor) is performed. the second floor of the change amount is counted the number of times becomes 0, if the number of times that the said 0 more than once, clock waveform distortion determination, characterized in that it comprises means for clock waveform distortion is detected chromatic Rukoto apparatus.
前記2階の変化量が0となる回数の代替として、前記2階の変化量が正から負、又は、負から正へ変化する回数を数え、該変化する回数が2回以上であれば、クロック波形歪みが有ることを検出する手段を有することを特徴とする請求項5に記載のクロック波形歪み判定装置。  As an alternative to the number of times the second floor change amount becomes 0, the second floor change amount counts the number of changes from positive to negative, or from negative to positive, and if the number of changes is two or more, 6. The clock waveform distortion determination apparatus according to claim 5, further comprising means for detecting the presence of clock waveform distortion. 実測で得られた時間と電圧の2次元ベクトルの形式のクロック波形データから、立ち上がり時間を、ローレベル・しきい値からハイレベル・しきい値まで到達する時間と定義し、立ち下がり時間をハイレベル・しきい値からローレベル・しきい値まで到達する時間と定義し、立ち上がり時間、または、立ち下がり時間といった、電圧レベルが遷移している状態でのクロック波形歪み判定装置において、
(ある時間の電圧値−1つ前の時間の電圧値)÷(ある時間−1つ前の時間)の演算(ここでは1階の変化量と定義)を行い、前記1階の変化量の正負の符号から、立ち上がり時間内に単調増加かどうか、または、立ち下がり時間内に単調減少かどうかを検出する手段を有し、
さらに、(ある時間の1階の変化量−1つ前の時間の1階の変化量)÷(ある時間−1つ前の時間)の演算(ここでは2階の変化量と定義)を行い、前記2階の変化量が0となる回数を数え、該0となる回数が2回以上であれば、クロック波形歪みることを検出する手段を有することを特徴とするクロック波形歪み判定装置。
The rise time is defined as the time from the low level / threshold value to the high level / threshold value from the clock waveform data in the form of two-dimensional vector of time and voltage obtained by actual measurement, and the fall time is set high. In the clock waveform distortion determination device in the state where the voltage level is transitioning, such as rise time or fall time, it is defined as the time to reach from the level / threshold to the low level / threshold.
(Voltage value at a certain time minus voltage value at the previous time) / (A certain time minus the previous time) is calculated (here, defined as the amount of change in the first floor), and the amount of change in the first floor is calculated. Means for detecting from a positive or negative sign whether it is monotonically increasing within a rise time or monotonically decreasing within a fall time;
Further, the calculation of (change amount of the first floor of a certain time minus the change amount of the first floor of the previous time) / (time of one time minus the previous time) (here, defined as the change amount of the second floor) is performed. the second floor of the change amount is counted the number of times becomes 0, if the number of times that the said 0 more than once, clock waveform distortion determination, characterized in that it comprises means for clock waveform distortion is detected chromatic Rukoto apparatus.
前記2階の変化量が0となる回数の代替として、前記2階の変化量が正から負、又は、負から正へ変化する回数を数え、該変化する回数が2回以上であれば、クロック波形歪みが有ることを検出する手段を有することを特徴とする請求項7に記載のクロック波形歪み判定装置。  As an alternative to the number of times the second floor change amount becomes 0, the second floor change amount counts the number of changes from positive to negative, or from negative to positive, and if the number of changes is two or more, 8. The clock waveform distortion determination apparatus according to claim 7, further comprising means for detecting the presence of clock waveform distortion.
JP2003106501A 2003-04-10 2003-04-10 Clock waveform distortion determination method and clock waveform distortion determination apparatus in transmission simulation or actual measurement Expired - Fee Related JP4484015B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003106501A JP4484015B2 (en) 2003-04-10 2003-04-10 Clock waveform distortion determination method and clock waveform distortion determination apparatus in transmission simulation or actual measurement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003106501A JP4484015B2 (en) 2003-04-10 2003-04-10 Clock waveform distortion determination method and clock waveform distortion determination apparatus in transmission simulation or actual measurement

Publications (2)

Publication Number Publication Date
JP2004312610A JP2004312610A (en) 2004-11-04
JP4484015B2 true JP4484015B2 (en) 2010-06-16

Family

ID=33468672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003106501A Expired - Fee Related JP4484015B2 (en) 2003-04-10 2003-04-10 Clock waveform distortion determination method and clock waveform distortion determination apparatus in transmission simulation or actual measurement

Country Status (1)

Country Link
JP (1) JP4484015B2 (en)

Also Published As

Publication number Publication date
JP2004312610A (en) 2004-11-04

Similar Documents

Publication Publication Date Title
KR940001614A (en) Digital jitter correction method and signal preconditioner
US20080019435A1 (en) Adaptive equalizer apparatus with digital eye-opening monitor unit and method thereof
US7427931B1 (en) Method and apparatus for detecting presence of vehicle using a magnetic sensor employing a magneto-resistive effect
KR950700666A (en) AUXILIARY VIDEO DATA SLICER
KR100186888B1 (en) Electromagnetic flowmeter
JP2011024047A (en) Receiving apparatus
JP4484015B2 (en) Clock waveform distortion determination method and clock waveform distortion determination apparatus in transmission simulation or actual measurement
US7953570B2 (en) Method for continuous analysis of the transmission quality in fieldbus networks
US20230305051A1 (en) Partial Discharge Detecting Method Using Ultraviolet Imagery Under Pulse Voltage Condition
US7363568B2 (en) System and method for testing differential signal crossover using undersampling
CN1226829C (en) High-level speed binary signal receiver
US10184982B2 (en) Circuit and method for differential signal skew detection
JP4486871B2 (en) Signal decoding apparatus and signal decoding method
US20230273251A1 (en) Communication Device, Communication System, and Communication Method
JPH09219634A (en) Method and device for detecting positive and negative rant pulses simultaneously
US20160267938A1 (en) Flex Over Suspension Fault Detection Under a Write Gate for Magnetic Disk Drives
JP2008232685A (en) Semiconductor testing apparatus
US11418314B2 (en) Reception circuit
US8767900B2 (en) Signal transition detection circuit and method of the same
JP5298143B2 (en) Judgment feedback type automatic equalizer evaluation apparatus and judgment feedback type automatic equalizer evaluation method
US7031412B2 (en) Digital signal processing apparatus
CN112713895B (en) Clock detection circuit and method
CN112782550B (en) Nanosecond transmission delay testing device and method
JPH10126228A (en) Digital waveform shaping circuit
CN114543957A (en) Real-time processing method of detection signal and detector

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050111

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050111

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060131

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080813

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100316

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees