JP4478696B2 - Waveform generator - Google Patents
Waveform generator Download PDFInfo
- Publication number
- JP4478696B2 JP4478696B2 JP2007077464A JP2007077464A JP4478696B2 JP 4478696 B2 JP4478696 B2 JP 4478696B2 JP 2007077464 A JP2007077464 A JP 2007077464A JP 2007077464 A JP2007077464 A JP 2007077464A JP 4478696 B2 JP4478696 B2 JP 4478696B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- information
- amplitude
- waveform information
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 238000003786 synthesis reaction Methods 0.000 claims description 13
- 238000005070 sampling Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000002194 synthesizing effect Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
本発明は、特にユーザが希望する波形を生成して出力する波形生成装置に関し、複数波の位相差や連続性を保ちつつ、リアルタイムで振幅比率を変更しながら希望の波形を出力することができる波形生成装置に関するものである。 The present invention relates to a waveform generation apparatus that generates and outputs a waveform desired by a user, and can output a desired waveform while changing the amplitude ratio in real time while maintaining the phase difference and continuity of a plurality of waves. The present invention relates to a waveform generator.
電子機器として、例えば無線関連のアンプを評価する場合、希望する波形(信号波)や妨害波が重畳された信号波などを波形生成装置で生成し、この生成された各種波形をアンプに入力し、その受信状況から所定の性能を満たしているか否かを判定している。 For example, when evaluating a radio-related amplifier as an electronic device, a desired waveform (signal wave) or a signal wave on which an interference wave is superimposed is generated by a waveform generator, and the generated various waveforms are input to the amplifier. From the reception status, it is determined whether or not a predetermined performance is satisfied.
ところで、この種の電子機器の性能を評価する際に用いられる波形生成装置は、電子機器に対して通信システム方式に沿った波形を生成しているが、実際に電子機器を使用するユーザの希望条件に従った波形を生成することも必要となる。 By the way, the waveform generation device used when evaluating the performance of this type of electronic device generates a waveform according to the communication system for the electronic device. However, the user actually uses the electronic device. It is also necessary to generate a waveform according to the conditions.
ここで、この種の波形生成装置に関連する先行技術としては、下記特許文献1や特許文献2に開示されるものが知られている。図6は特許文献1に開示される任意波形発生器のブロック図、図7は特許文献2に開示される出力振幅調整回路の回路図である。
Here, as prior arts related to this type of waveform generation apparatus, those disclosed in
特許文献1に開示される任意波形発生器は、波形データメモリ使用量を減らし、出力波形の振幅制御を高精度に行うことを目的として、異なる波形データ振幅情報をもったパケットをメモリ内に複数もち、パケットのアドレスを切り替えることにより所望の波形データと振幅情報を乗算している。さらに説明すると、特許文献1の任意波形発生器では、図6に示すように、パケットメモリ51に、振幅情報Cnも格納し、波形用データメモリ52には出力波形の振幅が正規化されたディジタルデータを格納し、波形データモメモリ52とD/Aコンバータ53との間に設けたディジタル乗算器54で、波形データ出力に振幅情報Cn出力55を乗算して出力している。また、波形データ出力と振幅情報Cn出力とが、パケットメモリ51内の各波形パケットごとに格納されたコントロールデータにより切り換えられることにより振幅をコントロールしている。
The arbitrary waveform generator disclosed in
特許文献2に開示される出力振幅調整回路は、D−Aの出力振幅調整を高速・高精度で行うことを目的として、図7に示すように、入力信号と等しい第1デジタル信号61と、専用の高速演算回路62により用意した入力信号を2のべき乗で割った値の第2デジタル信号63を、複数のD−A変換器64A〜64Fに選択的に加え、その出力を加算している。また、第1デジタル信号61と第2デジタル信号63の選択比を変化させることでアナログ出力振幅を調整している。
しかしながら、上述した特許文献1に開示される任意波形発生器では、波形と振幅情報が1対1の関係になっており、振幅情報を切り換えた時に波形を読み出す動作を伴うため、出力波形データも一緒に切り換わってしまい、出力波形の連続性を保つことができず、同期をとった測定が行えないという問題があった。例えば、基地局と携帯端末の試験では必ず同期を取らなければならない。
However, in the arbitrary waveform generator disclosed in
また、上述した特許文献2に開示される出力振幅調整回路では、振幅の可変をアナログで行っているので、例えば温度や湿度などの周囲環境により振幅値が変化し、誤差要因が多くなる問題があった。また、複数のD−A変換器64A〜64FによるD−A変換後のデータをアナログ加算しているので、振幅の可変確度が制限され、例えば0.01dB/ステップといった細かい可変制御が行えず、測定に際して十分な可変確度が取れないという問題があった。さらに、D−A変換後のデータをアナログ加算することから、D−Aコンバータの個数も多くなり、回路規模が大きくなるという問題もあった。
Further, in the output amplitude adjustment circuit disclosed in
このように、従来の波形生成装置では、マルチキャリアという概念がなかったため、固定で持っている波形データに対して所望の波形を演算していた。また、今までは、制御側(CPU側)の負担を減らすために、振幅比の異なる波形を予め記憶媒体に保持させておき、それを読み込ませることにより振幅比の異なる波形を加算したり、波形の読み出すアドレスを位相差分だけカウンターで進めることにより、設定した位相差分だけずれた波形を加算するといった手法を採用していた。 As described above, since the conventional waveform generation apparatus does not have the concept of multicarrier, a desired waveform is calculated with respect to fixed waveform data. In addition, until now, in order to reduce the burden on the control side (CPU side), waveforms having different amplitude ratios are held in a storage medium in advance, and by adding them, waveforms having different amplitude ratios can be added, A method of adding waveforms shifted by the set phase difference by advancing the address for reading the waveform by the phase difference by the counter has been adopted.
ところが、昨今ではユーザから所望の複数波形(例えば異なる信号波同士や信号波と妨害波)を加算し、振幅比と位相差をリアルタイムで制御するといったフレキシビリティが要求されている。 However, in recent years, flexibility has been required by users to add desired multiple waveforms (for example, different signal waves or signal waves and interference waves) and control the amplitude ratio and phase difference in real time.
そこで、本発明は上記問題点に鑑みてなされたものであって、複数波の位相差や連続性を保ちつつ、リアルタイムで振幅比率を変更しながら希望の波形を出力することができる波形生成装置を提供することを目的としている。 Accordingly, the present invention has been made in view of the above problems, and a waveform generation device capable of outputting a desired waveform while changing the amplitude ratio in real time while maintaining the phase difference and continuity of a plurality of waves. The purpose is to provide.
上記目的を達成するため、本発明に記載された請求項1の波形生成装置は、波形情報を記憶した複数の波形情報記憶手段3と、前記複数の波形情報記憶手段それぞれから波形情報の読み出し制御をする波形制御手段4と、該波形制御手段の制御によって読み出された前記複数の波形情報記憶手段からの前記波形情報をそれぞれ演算する複数の波形演算手段6と、前記波形演算手段から出力された複数の波形情報を合成する合成演算手段7とを備えた波形生成装置において、
さらに生成する波形に係る情報を、入力された設定情報に基づいて表示する表示手段8を有し、
前記波形演算手段から出力されるそれぞれの波形情報の振幅をそれぞれの所望のレベルで出力できるように振幅情報を前記それぞれの波形演算手段に出力する振幅制御手段5を有しており、
前記波形制御手段は、前記波形情報記憶手段から前記波形情報を読み出せるように制御するとともに、前記波形演算手段からの出力が所望の比率になるように前記振幅制御手段を制御し、
前記表示手段は、前記合成演算手段で合成されるべき複数の波形情報のそれぞれのレベルと、周波数帯域と、互いの周波数間隔とを識別可能にして、かつ当該複数の波形情報をそれぞれ図式化表示することを特徴とする。
In order to achieve the above object, a waveform generation apparatus according to
Furthermore , it has display means 8 for displaying information related to the waveform to be generated based on the input setting information ,
Has an amplitude control means 5 to output the respective waveform calculation means said amplitude information so that it can output the amplitude of each waveform information output from the waveform calculation means at each desired level,
The waveform control means controls the amplitude control means so that the waveform information can be read from the waveform information storage means, and the output from the waveform calculation means becomes a desired ratio ,
The display means can identify each level, frequency band, and mutual frequency interval of the plurality of waveform information to be synthesized by the synthesis calculation means, and each of the plurality of waveform information is graphically displayed. It is characterized by doing.
請求項2の波形生成装置は、請求項1記載の波形生成装置において、
前記図式化表示は、横軸を周波数とし、縦軸をレベルとする2次元座標平面で表示されることを特徴とする。
The waveform generation device according to
The graphical display is characterized in that it is displayed on a two-dimensional coordinate plane with the horizontal axis representing frequency and the vertical axis representing level .
請求項3の波形生成装置は、請求項1または2記載の波形生成装置において、
前記表示手段は、前記複数の波形情報のそれぞれが表す波形を同一表示領域に図式化表示することを特徴とする。
The waveform generation device according to
The display means graphically displays a waveform represented by each of the plurality of waveform information in the same display area .
本発明の波形生成装置によれば、複数の波形情報の振幅比率を独立して制御するので、各波形間の位相差や独立して制御される各波形の連続性を保ちつつ、リアルタイムで振幅比率を変更しながら波形を生成して出力することができる。その際、生成する波形の情報を設定データに基づいて表示手段に表示するので、設定に並行して生成波形をモニタすることができる。また、複数の波形情報記憶手段を持ち、それぞれの波形の振幅比率を変更し演算することで複数のキャリアの波形出力が可能になる。さらに、デジタル演算を行うことにより、演算する複数波のレベル比を所望の比率に確度よく、かつ再現性のある波形生成を行うことができる。そして、複数の波形をデジタル演算(加算処理)してからD/A変換すれば、アナログで加算させたときよりもD/Aコンバータが少なくなる分だけ回路規模も小さくできる。 According to the waveform generation device of the present invention, since the amplitude ratio of a plurality of waveform information is controlled independently, the amplitude in real time while maintaining the phase difference between each waveform and the continuity of each waveform controlled independently. Waveforms can be generated and output while changing the ratio. At this time, since the information on the waveform to be generated is displayed on the display means based on the setting data, the generated waveform can be monitored in parallel with the setting. In addition, it has a plurality of waveform information storage means, and by changing the amplitude ratio of each waveform and calculating, it becomes possible to output waveforms of a plurality of carriers. Further, by performing digital calculation, it is possible to generate a waveform with high accuracy and reproducibility with a desired level ratio of the plurality of waves to be calculated. If D / A conversion is performed after digital calculation (addition processing) of a plurality of waveforms, the circuit scale can be reduced by the amount of D / A converters less than when analog addition is performed.
以下、本発明の実施の形態を図面を参照しながら具体的に説明する。図1は本発明に係る波形生成装置の概略構成を示すブロック図、図2は本発明に係る波形生成装置の第1形態を示すブロック図、図3は本発明に係る波形生成装置の第2形態を示すブロック図、図4及び図5は本発明に係る波形生成装置の表示例を示す図である。 Hereinafter, embodiments of the present invention will be specifically described with reference to the drawings. FIG. 1 is a block diagram showing a schematic configuration of a waveform generating apparatus according to the present invention, FIG. 2 is a block diagram showing a first form of the waveform generating apparatus according to the present invention, and FIG. 3 is a second diagram of the waveform generating apparatus according to the present invention. FIG. 4 and FIG. 5 are diagrams showing display examples of the waveform generation apparatus according to the present invention.
本例の波形生成装置は、特にユーザが希望する波形を生成出力するもので、従来のような位相制御のみ、振幅制御のみを行うものではなく、振幅比と位相差を個別または同時に設定でき、設定した位相差を保ったまま連続で振幅制御を可能としている。 The waveform generator of this example generates and outputs a waveform desired by the user in particular, and does not only perform conventional phase control and amplitude control, but can set the amplitude ratio and phase difference individually or simultaneously, Amplitude control is possible continuously while maintaining the set phase difference.
まず、本例の波形生成装置の第1形態について図1及び図2を参照しながら説明する。図1に示すように、本例の波形生成装置1は、設定入力手段2、波形情報記憶手段3、波形制御手段4、振幅制御手段5、波形演算手段6、合成演算手段7、表示手段8を備えて概略構成される。そして、第1形態の波形生成装置1A(1)では、波形制御手段4が制御部4aとアドレス生成部4bを備えている。なお、以下に説明する各形態の波形生成装置では、2つの波形を加算して生成出力する場合を例にとってその構成を説明する。
First, a first embodiment of the waveform generation apparatus of this example will be described with reference to FIGS. As shown in FIG. 1, the
図1及び図2に示す設定入力手段2は、例えば装置本体のパネルやパソコン等の外部端末装置の一部からなり、2つの波形記憶手段3に記憶される波形情報に基づいて生成出力される波形に関する各種設定情報を波形制御手段4に入力している。具体的に、2つの波形記憶手段3に記憶された波形情報に基づいて図4に示すような信号波形Aと妨害波形(雑音)Bとを重畳した波形を生成出力する場合には、周波数帯域、両信号の絶対値レベル、S/Nが設定入力情報として波形制御手段4に入力される。また、2つの波形記憶手段3に記憶された波形情報に基づいて図5に示すような異なる信号波形Aと信号波形Bとを所定周波数間隔faを空けて生成出力する場合には、両信号の絶対値レベルと周波数間隔が設定入力情報として波形制御手段4に入力される。 The setting input means 2 shown in FIG. 1 and FIG. 2 is composed of a part of an external terminal device such as a panel of the apparatus main body or a personal computer, for example, and is generated and output based on the waveform information stored in the two waveform storage means 3. Various setting information regarding the waveform is input to the waveform control means 4. Specifically, when generating and outputting a waveform in which the signal waveform A and the interference waveform (noise) B as shown in FIG. 4 are superimposed on the basis of the waveform information stored in the two waveform storage means 3, the frequency band The absolute value level and S / N of both signals are input to the waveform control means 4 as setting input information. In addition, when different signal waveforms A and B as shown in FIG. 5 are generated and output with a predetermined frequency interval fa based on the waveform information stored in the two waveform storage means 3, The absolute value level and frequency interval are input to the waveform control means 4 as setting input information.
図1及び図2に示す2つの波形情報記憶手段3(3A,3B)には、ユーザが希望する波形情報(デジタル信号による波形データ)が記憶されている。この波形情報は、波形生成前に予め各波形情報記憶手段3A,3Bに記憶させておいたり、外部インターフェースを介して例えばパソコンなどの外部端末装置から取り込むことができる。 Two waveform information storage means 3 (3A, 3B) shown in FIGS. 1 and 2 store waveform information desired by the user (waveform data based on digital signals). This waveform information can be stored in advance in each waveform information storage means 3A, 3B before waveform generation, or can be taken in from an external terminal device such as a personal computer via an external interface.
図1及び図2に示す波形制御手段4は、各波形情報記憶手段3A,3Bからの波形情報の読み出し制御、振幅制御手段5の制御、波形演算手段6の演算制御など各部を統轄制御している。図2に示すように、波形制御手段4は、制御部4aと2つのアドレス生成部4bを備えている。
The waveform control means 4 shown in FIGS. 1 and 2 controls each part such as waveform information reading control from the waveform information storage means 3A and 3B, amplitude control means 5 control, and waveform control means 6 calculation control. Yes. As shown in FIG. 2, the waveform control means 4 includes a
制御部4aは、設定入力手段2からの設定情報に基づいて波形データのアドレス値や振幅情報としての乗算係数を演算している。この制御部4aによって演算されたアドレス値は該当するアドレス生成部4bに設定情報(設定用信号)として出力される。また、制御部4aによって演算された振幅情報としての乗算係数は該当する振幅制御手段5に設定情報(設定用信号)として出力される。さらに、制御部4aは、ユーザが設定を実行したときにアドレス生成部4bA,4bBや振幅制御手段5A,5Bにトリガ信号を出力している。このトリガ信号には、振幅比のみの変更か、位相のみの変更か、振幅比と位相の両方の変更かを示す情報が含まれている。
Based on the setting information from the setting input means 2, the
図2に示す2つのアドレス生成部4bA,4bBは、個々に対応する波形情報記憶手段3A,3Bの任意のアドレスを指示している。各アドレス生成部4bA,4bBは、前段レジスタ11と後段レジスタ12の2つのレジスタを備えており、ダブルバッファ構造を採用している。前段レジスタ11には今回使用されるアドレス値が格納され、後段レジスタ12には次回使用されるアドレス値が格納される。後段レジスタ12には、設定入力手段2からの設定情報に基づいて制御部4aが演算したアドレス値が格納される。そして、制御部4aから位相変更を示す情報を含むトリガ信号が入力されたときに、後段レジスタ12内のアドレス値が前段レジスタ11に受け渡される。
The two address generators 4bA and 4bB shown in FIG. 2 indicate arbitrary addresses of the waveform information storage means 3A and 3B that correspond to each other. Each address generation unit 4bA, 4bB includes two registers, a pre-stage register 11 and a post-stage register 12, and adopts a double buffer structure. The pre-stage register 11 stores the address value used this time, and the post-stage register 12 stores the address value used next time. The post-stage register 12 stores an address value calculated by the
図2に示す2つの振幅制御手段5A,5Bは、対応する波形演算手段6A,6Bから出力される波形情報の振幅をそれぞれの所望のレベルで出力できるように振幅情報(乗算係数)をそれぞれの波形演算手段6A,6Bに出力している。各振幅制御手段5A,5Bは、アドレス生成部4bと同様に、前段レジスタ13と後段レジスタ14の2つのレジスタを備えており、ダブルバッファ構造を採用している。前段レジスタ13には今回使用される振幅比の数値が格納され、後段レジスタ14には次回使用される振幅比の数値が格納される。後段レジスタ14には、設定入力手段2からの設定情報に基づいて制御部4aが演算した振幅情報(乗算係数)が格納される。そして、制御部4aから振幅変更を示す情報を含むトリガ信号が入力されたときに、後段レジスタ14内の振幅情報(乗算係数)が前段レジスタ13に受け渡される。
The two amplitude control means 5A and 5B shown in FIG. 2 output amplitude information (multiplication coefficients) so that the amplitude of the waveform information output from the corresponding waveform calculation means 6A and 6B can be output at their desired levels. The waveform is output to the waveform calculation means 6A and 6B. Each of the amplitude control means 5A and 5B is provided with two registers, a pre-stage register 13 and a post-stage register 14, similarly to the
図2に示す2つの波形演算手段6A,6Bは、対応する波形情報記憶手段3A,3Bからの波形情報を演算している。各波形演算手段6A,6Bは、例えば乗算器で構成されており、対応する波形情報記憶手段3A,3Bからの波形情報を振幅制御手段5A,5Bからの振幅情報(乗算係数)で乗算し、各波形情報の出力タイミングを合わせて合成演算手段7に入力している。なお、2つの波形演算手段6A,6Bは、対応する振幅制御手段5A,5Bからの振幅情報(乗算係数)の入力が無い場合に、各波形情報記憶手段3A,3Bからの波形情報がそのまま出力タイミングが合った状態で合成演算手段7に入力される。 The two waveform calculation means 6A and 6B shown in FIG. 2 calculate the waveform information from the corresponding waveform information storage means 3A and 3B. Each of the waveform calculation means 6A and 6B is constituted by a multiplier, for example, and multiplies the waveform information from the corresponding waveform information storage means 3A and 3B by the amplitude information (multiplication coefficient) from the amplitude control means 5A and 5B, The output timing of each waveform information is matched and input to the synthesis calculation means 7. The two waveform calculation means 6A and 6B output the waveform information from the waveform information storage means 3A and 3B as they are when there is no input of the amplitude information (multiplication coefficient) from the corresponding amplitude control means 5A and 5B. The signal is input to the composition calculation means 7 in a state where the timing is correct.
合成演算手段7は、各波形演算手段6A,6Bからの波形情報を合成している。合成演算手段7は、例えば加算器で構成されており、各波形演算手段6A,6Bからの波形情報を加算して出力している。この合成演算手段7から出力されたデジタルの波形情報は、D/Aコンバータ15によりアナログ信号に変換された後、後段の低域フィルタ(LPF)16と直交変調器17などを含む周波数変換部により周波数変換されたアナログ信号として例えばアンプ等の測定対象に入力される。
The synthesis calculation means 7 synthesizes the waveform information from the waveform calculation means 6A and 6B. The synthesis calculation means 7 is composed of, for example, an adder, and adds the waveform information from each waveform calculation means 6A, 6B and outputs it. The digital waveform information output from the synthesizing means 7 is converted into an analog signal by the D /
表示手段8は、図4や図5に示すように、実際に生成する波形の情報を、設定入力手段2からの設定情報に基づいて波形制御手段4の制御によりモニタ表示している。図4は信号波形Aと妨害波形(雑音)Bとが重畳されて出力される波形の表示状態と各種設定情報の表示状態を示している。また、図5は信号波形Aと信号波形Bとが所定周波数間隔faを空けて出力される波形の表示状態と各種設定情報の表示状態を示している。なお、この表示手段8は、合成演算手段7から出力される波形情報や直交変調器17から出力される実際の波形を表示するようにしても良い。
As shown in FIGS. 4 and 5, the
次に、本例の波形生成装置の第2形態について図3を参照しながら説明する。なお、上述した第1形態と同一の構成要素には同一番号を付し、その説明を省略する。 Next, a second form of the waveform generation apparatus of this example will be described with reference to FIG. In addition, the same number is attached | subjected to the component same as the 1st form mentioned above, and the description is abbreviate | omitted.
この第2形態の波形生成装置1B(1)では、波形制御手段4が制御部4a、アドレス生成部4b(4bA,4bB)の他に、位相制御部4c(4cA,4cB)を備えている。図3に示すように、2つの位相制御部4cA,4cBは、対応する波形情報記憶手段3A,3Bと波形演算手段6A,6Bとの間に設けられる。その他の構成については第1形態と同一である。
In the
各位相制御部4cA,4cBは、2つの波形情報記憶手段3A,3Bからの波形情報の波形演算手段6A,6Bへの到達タイミングを調整するため、FIFO21(21A,21B)とインタポレータ22(22A,22B)とを備えている。 Each phase control unit 4cA, 4cB adjusts the arrival timing of the waveform information from the two waveform information storage means 3A, 3B to the waveform calculation means 6A, 6B, in order to adjust the arrival timing of the FIFO 21 (21A, 21B) and the interpolator 22 (22A, 22B).
FIFO21A,21Bは、異なるシステムの波形情報を加算するときに、波形情報記憶手段3A,3B毎に読み出しレートが異なる場合、もしくはバースト読み出しのタイミングが異なる場合に、インタポレータ22へ入力する波形情報のタイミングを調整している。
The
インタポレータ22A,22Bは、2つの波形情報記憶手段3A,3Bからの波形情報が合成演算手段7に入る時点で2波のサンプリングレートが一致するように、2つの波形情報記憶手段3A,3Bのサンプリングレートの比率に応じて各波形情報記憶手段3A,3Bから対応する波形演算手段6A,6Bへの波形情報に補間処理を加えることで出力タイミングを合わせている。
The
次に、上記のように構成される各形態の波形生成装置1A,1Bの共通動作について説明する。ここでは、波形演算手段6A,6Bが乗算器からなり、合成演算手段7が加算器からなる構成として説明する。また、波形情報記憶手段3A,3Bには、ユーザが作成した波形データ(波形情報)が予め外部端末装置から格納されているものとする。
Next, common operations of the
まず、ユーザが設定入力手段2からの設定により波形の振幅比のみ変更した場合の動作について説明する。この場合、設定入力手段2からのユーザ設定値をもとに波形制御手段4の制御部4aが演算を行って乗算係数を算出し、この算出した乗算係数を振幅制御手段5A,5B内の後段レジスタ14に振幅情報として格納する。このとき、アドレス生成部4bA,4bBの設定値は変わらないため、アドレス生成部4bA,4bBの後段レジスタ12には何も書き込まれない。ユーザが設定を実行したところで制御部4aが振幅変更の情報を含むトリガ信号を発生し、後段レジスタ14内の乗算係数が前段レジスタ13に反映される。このとき、トリガ信号に振幅比のみの変更であるという情報を持たせているので、振幅制御手段5A,5Bのみの変更が行われる。これにより、波形情報の読み込みを止めたり、再読み込みすることなく振幅値のみを変更することが可能となる。
First, the operation when the user changes only the amplitude ratio of the waveform by the setting from the setting input means 2 will be described. In this case, the
次に、ユーザが設定入力手段2からの設定により波形の位相のみ変更した場合の動作について説明する。この場合、設定入力手段2からのユーザ設定値をもとに波形制御手段4の制御部4aが演算を行って波形情報のアドレス値を算出し、この算出したアドレス値をアドレス生成部4bA,4bB内の後段レジスタ12に格納する。このとき、振幅制御手段5A,5Bの設定値は変わらないため、振幅制御手段5A,5Bの後段レジスタ14には何も書き込まれない。ユーザが設定を実行したところで制御部4aが位相変更の情報を含むトリガ信号を発生し、後段レジスタ12内のアドレスが前段レジスタ11に反映される。このとき、トリガ信号に位相のみの変更であるという情報を持たせているので、アドレス生成部4bA,4bBのみの変更が行われる。
Next, the operation when the user changes only the phase of the waveform by the setting from the setting input means 2 will be described. In this case, the
次に、ユーザが設定入力手段2からの設定により波形の振幅比と位相の両方を変更した場合の動作について説明する。この場合、アドレス生成部4bAが前段レジスタ11と後段レジスタ12を有し、振幅制御手段5A,5Bも同様に前段レジスタ13と後段レジスタ14を有するダブルバッファ構造となっている。そして、予め設定値(アドレス値、乗算係数)を後段レジスタ12,14内に格納し、制御部4aからの振幅変更および位相変更の情報を含むトリガ信号で一斉に後段レジスタ12内のアドレス値を前段レジスタ11に受け渡すとともに後段レジスタ14内の乗算係数を前段レジスタ13に受け渡す。これにより、個別に配置された回路(アドレス生成部4bA,4bB、振幅制御手段5A,5B)であっても同時に設定値を反映させることができる。その結果、ユーザから見た波形のリアルタイム制御が可能となる。
Next, an operation when the user changes both the amplitude ratio and the phase of the waveform by setting from the setting
ところで、2つの波形情報記憶手段3A,3Bから波形情報をバースト波を用いてワード単位でまとめて読み出す場合、2波の波形情報を読み出すスピードが異なってしまう。そこで、本例では、この問題を解消するために第2形態の波形生成装置1Bが採用される。この第2形態の波形生成装置1Bでは、波形情報の読み出し時のスピードの違いをFIFO21(21A,21B)で吸収させることにより2波の位相を設定値に保つことが可能になる。
By the way, when the waveform information is read from the two waveform
例えばFIFO21Aへの波形情報の書き込み速度が速く、FIFO21Bへの波形情報の書き込み速度が遅い場合、FIFO21Bの波形情報が空になったときにFIFO21Aの波形情報の読み出しを止める。そして、FIFO21Bに波形情報が入ってくると、FIFO21A,21B同時に波形情報の読み出しを開始する。
For example, when the waveform information writing speed to the
また、インタポレータ22A,22Bでは、波形情報記憶手段3Aの波形情報のサンプリングレートと、波形情報記憶手段3Bの波形情報のサンプリングレートの最小公倍数のサンプリングレートになるようにインタポレータ22A,22Bの値が設定される。図3を参照しながら一例を説明すると、今、波形情報記憶手段3Aのサンプリングレートを100MHz、波形情報記憶手段3Bのサンプリングレートを50MHzとする。この場合、2つの波形情報の最小公倍数のサンプリングレートである100MHzになるようにインタポレータ22Aの値が1、インタポレータ22Bの値が2に設定される。
In the
これにより、波形情報記憶手段3Aの波形情報は、FIFO21Aに100MHzで送信される。その後、FIFO21Aからインタポレータ22Aに100MHzで送信される。さらにインタポレータ22Aから波形演算手段6Aへは100MHzで送信される。これに対し、波形情報記憶手段3Bの波形情報は、FIFO21Bに100MHzで送信される。その後、FIFO21Bの波形情報はインタポレータ22Bに50MHzで送信される。ここで波形情報記憶手段3Bの波形情報に対して波形情報記憶手段3Aの波形情報のサンプリングレートが2倍なので、インタポレータ22Bではサンプリングレートが2倍になるように補間処理される。この結果、インタポレータ22Bから波形演算手段6Bへは100MHzで送信される。さらにインタポレータ22Bから波形演算手段6Bへは100MHzで送信される。そして、各波形演算手段6A,6Bから合成演算手段7に入る時点で2つの波形情報のサンプリングレートが一致し、100MHz同士で2つの波形情報が加算される。
Thereby, the waveform information of the waveform information storage means 3A is transmitted to the
このように、本例の波形生成装置によれば、振幅変更および/または位相変更を示す情報を含むトリガ信号によって各ブロック(アドレス生成部4b、振幅制御手段5、波形演算手段6)の制御を行い、アドレス生成部4bと振幅制御手段5とをダブルバッファ構造にすることによりリアルタイムで設定を反映させることが可能になる。
Thus, according to the waveform generation apparatus of this example, each block (
そして、制御部4aから出すトリガ信号にアドレス生成部4bの設定を行うか、振幅制御手段5の設定を行うか、その両方の設定を行うか、3通りのデータを持たせているので、アドレス生成部4bと振幅制御手段5を個別に制御することが可能になる。その結果、振幅制御手段5から振幅比率の変更を行っても、波形情報のアドレスを再設定する必要がなくなり、波形の連続性を保つことが可能になる。
Since the trigger signal output from the
FIFO21(例えば21A)中のデータが空になった時点でもう一方のFIFO21(例えば21B)を止める制御を行う構成によれば、異なるタイミングで読み出された2波の波形情報であっても乗算器からなる波形演算手段6に入っていく波形情報の相関とタイミングを常に合わせることができる。その結果、2波の位相差を常に一定値に保つことが可能になる。 According to the configuration in which the other FIFO 21 (for example, 21B) is controlled when the data in the FIFO 21 (for example, 21A) becomes empty, multiplication is performed even for waveform information of two waves read at different timings. It is possible to always match the correlation and timing of the waveform information entering the waveform calculation means 6 comprising a device. As a result, the phase difference between the two waves can always be kept constant.
複数の波形情報記憶手段3(本例では2つ)を持ち、それぞれの波形情報の振幅比率を変更して演算する構成によれば、複数のキャリアの波形出力が可能になる。 According to the configuration having a plurality of waveform information storage means 3 (two in this example) and changing the amplitude ratio of each waveform information, it is possible to output waveforms of a plurality of carriers.
合成演算手段7にてデジタル演算を行う構成なので、温度や湿度などの周囲環境変化による誤差要因も少なく、演算する2波のレベル比を所望の比率に確度よく、かつ再現性のある波形生成を行うことができる。具体的には、可変確度0.01dB/ステップで振幅比率を連続的に可変することができる。しかも、合成演算手段7にてデジタル演算してからD/Aコンバータ15にてD/A変換する構成なので、アナログで加算させた時と比較してD/Aコンバータが少なくなる分だけ回路規模も小さくできる。
Since the composition calculation means 7 performs digital calculation, there are few error factors due to changes in the surrounding environment such as temperature and humidity, and the level ratio of the two waves to be calculated is accurately set to a desired ratio and a reproducible waveform generation is possible. It can be carried out. Specifically, the amplitude ratio can be continuously varied with a variable accuracy of 0.01 dB / step. In addition, since the D /
合成演算手段7の後段のFIFO31は、2波の位相差を保つため、FIFO21が波形情報の読み出しを中止することにより生ずる波形出力の不連続を防止している。
Since the
表示手段8には、生成する波形を設定データに基づいて表示されるので、設定に並行して生成波形をモニタすることができる。 Since the generated waveform is displayed on the display means 8 based on the setting data, the generated waveform can be monitored in parallel with the setting.
ところで、上述した各形態では、波形情報記憶手段3が2つの場合を例にとって説明したが、3つ以上の波形情報記憶手段3を備えた構成とすることもできる。この場合、位相制御部4cを備えた構成では、複数の波形情報記憶手段3のそれぞれのサンプリングレートに対して2のべき乗をかけることで一致する公倍数のサンプリングレートになるようにインタポレータ22の値が設定される。
By the way, in each form mentioned above, although the case where the waveform information storage means 3 was two was demonstrated as an example, it can also be set as the structure provided with the 3 or more waveform information storage means 3. FIG. In this case, in the configuration provided with the
また、複数の波形情報記憶手段3の波形情報の読み出しアドレスが同じ場合には、一つのアドレス生成部4bにアドレス値を設定して波形情報の読み出しを制御することができる。さらに、複数の波形情報記憶手段3の波形情報の振幅比率が同じ場合には、一つの振幅制御手段5に振幅情報(乗算係数)を設定して波形生成することができる。
Further, when the waveform information read addresses of the plurality of waveform information storage means 3 are the same, it is possible to control the reading of the waveform information by setting an address value in one
さらに、位相制御部4cを備えた本例の波形生成装置において、複数の波形情報記憶手段3のサンプリングレートが同一で、合成演算手段7に入る時点のサンプリングレートが一致する場合には、位相制御部4cのインタポレータ22を省略した構成とすることができる。また、複数の波形情報記憶手段3からの波形情報をサンプル単位で読み出す場合には、位相制御部4cのFIFO21を省略した構成とすることができる。
Further, in the waveform generating apparatus of the present example provided with the
1(1A,1B) 波形生成装置
2 設定入力手段
3(3A,3B) 波形情報記憶手段
4 波形制御手段
4a 制御部
4b(4bA,4bB) アドレス生成部
4c(4cA,4cB) 位相制御部
5(5A,5B) 振幅制御手段
6(6A,6B) 波形演算手段
7 合成演算手段
8 表示手段
11,13 前段レジスタ
12,14 後段レジスタ
15 D/Aコンバータ
16 LPF
17 直交変調器
21(21A,21B) FIFO
22(22A,22B) インタポレータ
31 FIFO
1 (1A, 1B)
17 Quadrature modulator 21 (21A, 21B) FIFO
22 (22A, 22B) Interpolator 31 FIFO
Claims (3)
さらに生成する波形に係る情報を、入力された設定情報に基づいて表示する表示手段(8)を有し、
前記波形演算手段から出力されるそれぞれの波形情報の振幅をそれぞれの所望のレベルで出力できるように振幅情報を前記それぞれの波形演算手段に出力する振幅制御手段(5)を有しており、
前記波形制御手段は、前記波形情報記憶手段から前記波形情報を読み出せるように制御するとともに、前記波形演算手段からの出力が所望の比率になるように前記振幅制御手段を制御し、
前記表示手段は、前記合成演算手段で合成されるべき複数の波形情報のそれぞれのレベルと、周波数帯域と、互いの周波数間隔とを識別可能にして、かつ当該複数の波形情報をそれぞれ図式化表示することを特徴とする波形生成装置。 A plurality of waveform information storage means for storing waveform information (3), and waveform control means for reading out Shi control waveform information from each of the plurality of waveform information storage means (4), reading the control of waveform control means a plurality of waveform calculating means for calculating out the said waveform information from said plurality of waveform information storage means, respectively (6), synthesis calculation means for combining a plurality of waveform information output from the waveform calculation means (7) In a waveform generation device comprising:
The information relating to the waveform further generating comprises means for displaying, based on the setting information input (8),
Has an amplitude control means for outputting (5) to each of the waveform calculation means said amplitude information so that it can output the amplitude of each waveform information output from the waveform calculation means at each desired level,
The waveform control means controls the amplitude control means so that the waveform information can be read from the waveform information storage means, and the output from the waveform calculation means becomes a desired ratio ,
The display means can identify each level, frequency band, and mutual frequency interval of the plurality of waveform information to be synthesized by the synthesis calculation means, and each of the plurality of waveform information is graphically displayed. A waveform generator characterized by:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007077464A JP4478696B2 (en) | 2007-03-23 | 2007-03-23 | Waveform generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007077464A JP4478696B2 (en) | 2007-03-23 | 2007-03-23 | Waveform generator |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004206202A Division JP4413697B2 (en) | 2004-07-13 | 2004-07-13 | Waveform generator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007192836A JP2007192836A (en) | 2007-08-02 |
JP4478696B2 true JP4478696B2 (en) | 2010-06-09 |
Family
ID=38448617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007077464A Expired - Lifetime JP4478696B2 (en) | 2007-03-23 | 2007-03-23 | Waveform generator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4478696B2 (en) |
-
2007
- 2007-03-23 JP JP2007077464A patent/JP4478696B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2007192836A (en) | 2007-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3984284B2 (en) | Improved time-interleaved analog-to-digital converter and high-speed signal processing system using the same | |
CN101799705B (en) | High-speed DDS signal generator | |
CN106502309B (en) | DA return-to-zero retention function-based time domain interleaving arbitrary waveform synthesis device and method | |
CN102759730B (en) | Universal-type ultrahigh-accuracy dynamic simulator | |
CN111337890B (en) | LFMCW radar target echo signal simulation method | |
JP4032421B2 (en) | Measurement data synchronization system | |
US7782976B1 (en) | Multiple channel waveform generator with dynamic delay through symbol superresolution | |
CN103188186B (en) | Resampling processing unit and method and digital modulation signals generation device | |
JP4413697B2 (en) | Waveform generator | |
KR101041990B1 (en) | The method of making doppler frequency in radar simulating target | |
JP4478696B2 (en) | Waveform generator | |
CN103259602B (en) | Method and system for signal generation | |
CN101852830B (en) | Jitter measuring apparatus | |
JP2019020368A (en) | Simulation target generation device and method for generating simulation target | |
FR2545612A1 (en) | BROADBAND DOPPLER EFFECT SIMULATOR | |
CN115685108A (en) | Pulse pseudo code system fuze body target simulation system and method thereof | |
JP2006033551A (en) | Sound image fix controller | |
JP4630056B2 (en) | Convolution arithmetic circuit | |
JP3697400B2 (en) | Signal generator | |
JP6088391B2 (en) | Signal processing apparatus, signal analysis system, signal generation system, signal analysis method, and signal generation method | |
CN112005087A (en) | Acoustic analysis system | |
US6549051B1 (en) | Synchronous delay generator | |
JPH11281697A (en) | Phasing simulator | |
CN113890655B (en) | Digital map-based full-ray channel simulation device and digital twinning method | |
CN114244460B (en) | Heterogeneous accelerated multi-path channel signal real-time generation method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070420 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100309 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100315 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4478696 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |