JP4478298B2

JP4478298B2 - Data transfer system

Info

Publication number: JP4478298B2
Application number: JP2000187103A
Authority: JP
Inventors: 芳弘成田
Original assignee: Hitachi Kokusai Electric Inc
Current assignee: Hitachi Kokusai Electric Inc
Priority date: 2000-06-22
Filing date: 2000-06-22
Publication date: 2010-06-09
Anticipated expiration: 2020-06-22
Also published as: JP2002008382A

Description

【０００１】
【発明の属する技術分野】
本発明は、メモリブロックを単位としてデータの消去を行うメモリにデータを書き込むメモリの書き込み装置に関し、特に、書き込み先となるメモリブロックに対するデータ消去の開始からデータ書き込みの完了までに要する時間を短くした装置に関する。
【０００２】
【従来の技術】
例えば記憶装置の一種であるフラッシュメモリ等では、記憶されたデータを書き換えることが可能であるが、ＲＡＭ（Random Access Memory）等とは異なり、書き込み先となる記憶領域に記憶されたデータを消去した後に書き込み対象となるデータを当該記憶領域に書き込むといった手順が必要である。
【０００３】
一例として、電気的にデータの書き換えが可能である上記したフラッシュメモリでは、その記憶領域が例えば６４Ｋバイト等に相当する幾つかの領域（メモリブロック）に分割されており、当該メモリブロック単位（つまり、６４Ｋバイト等のデータ単位）でしかデータの消去を行うことができないといったものがある。このため、このようなフラッシュメモリでは、通常のＲＡＭ等とは異なり、データを１バイト単位で書き換えることはできない。
【０００４】
ところで、上記のようなフラッシュメモリ等にプログラムデータを格納するとともに当該フラッシュメモリ等とマイクロコンピュータ（マイコン）とを接続して動作を行う電気製品等の装置では、マイコンと外部のプログラム転送装置とを接続して、フラッシュメモリ等に記憶されたプログラムデータの一部又は全部の内容を消去して当該消去した記憶領域にプログラム転送装置から転送（伝送）された新たなプログラムデータの内容を書き込むことが多く行われている。
【０００５】
しかしながら、例えば小型の電気製品等では、通常は、フラッシュメモリ等のメモリブロック１個分より少ない記憶容量を有したＲＡＭしか搭載していないことも多く、このような場合には、例えばメモリブロック１個分に相当する量のデータをＲＡＭに一旦蓄積した後に実際の書き込み先となるメモリブロックに対してデータの書き込みを行うといったことはできない。
【０００６】
このため、従来では、例えば書き込み先となるメモリブロックに記憶されたプログラムデータを消去した後に、外部のプログラム転送装置から書き込み対象となるプログラムデータを転送して当該データを書き込み先となるメモリブロックに書き込むといった手順が用いられていた。ここで、外部の装置からの転送処理にはシリアルデータを伝送するシリアル通信が用いられることも多いが、このような転送処理は、通常、同一の装置の内部でデータをメモリ転送する場合と比べて、非常に遅く、長い時間がかかってしまう。
【０００７】
このようなことから、上記のようなデータの書き込みの仕方では、例えばプログラムデータ等の重要なデータを記憶するメモリブロックのデータが転送処理により書き換えられている途中で当該書き換え処理が中断されてしまうようなこと（例えば装置の電源がオフにされてしまうようなこと）が発生する可能性が高く、このようなことが発生すると、上記した電気製品等の装置が正常に動作しなくなってしまうといった不具合があった。
【０００８】
また、例えば割り込み処理が行われる装置において、割り込み処理ルーチンの格納場所（格納されている記憶領域）を示す割り込みベクターを記憶するメモリブロックのデータを書き換える場合には、当該メモリブロックに記憶されたデータ（割り込みベクターを含むデータ）を消去してから書き込み対象となるデータ（割り込みベクターを含むデータ）を書き込み終わるまでの間は割り込み処理を実行することができないが、上記のような外部の装置からの転送処理には上述のように非常に長い時間がかかってしまうため、長い時間の間、割り込み処理を実行することができなくなってしまうといった不具合があった。
【０００９】
ここで、例えば特開平１０−１２４４０３号公報に記載された「ブロック消去型フラッシュメモリの書込み方法」では、フラッシュメモリが有する複数のメモリブロックの一部を退避メモリブロックとするとともに他をデータ書込み用メモリブロックとし、所望のデータ書込み用メモリブロック（書込該当メモリブロック）に新たなデータを書き込む場合には、当該書込該当メモリブロックに既に書き込まれている既存データを退避メモリブロックに書き込んだ後に、当該書込該当メモリブロックに対してデータの消去及び書込みを実行することが行われる。
【００１０】
この方法では、前記書込該当メモリブロックに対する書込み処理が行われるときに前記既存データが保存されることになるが、例えば上記のような外部の装置からの転送処理が行われるような場合に書込該当メモリブロックを使用することができない時間（すなわち、当該書込該当メモリブロックに対する書き込みにかかる時間）が長いといったことは解消されず、本来使用すべき書込該当メモリブロックを用いて処理を実行することができない時間が長くなってしまう。
【００１１】
【発明が解決しようとする課題】
上述のように、従来のフラッシュメモリ等のデータ書き換え処理では、例えば書き込み対象となるデータが外部の装置から転送されるような場合には特に、書き込み先となるメモリブロックに記憶されたデータが消去されてから当該メモリブロックに新たなデータが書き込まれ終わるまでの時間が非常に長くなり、本来使用すべき当該メモリブロックを用いて処理を実行することができない時間が長くなってしまうといった不具合があった。
【００１２】
本発明は、このような従来の課題を解決するためになされたもので、メモリのメモリブロックに記憶されたデータを書き換えるに際して、当該メモリブロックに対するデータ消去の開始からデータ書き込みの完了までに要する時間を短くすることができるメモリの書き込み装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、本発明に係るメモリの書き込み装置では、次のようにして、メモリが有するメモリブロックに記憶されたデータを消去して当該メモリブロックに書き込み対象となるデータを書き込む。ここで、本発明に言うメモリはデータを記憶する複数のメモリブロックを有しており、メモリブロックに記憶されたデータはメモリブロックを単位として消去される構成となっている。
【００１４】
すなわち、データ蓄積手段が書き込み対象となるデータの書き込み先となるメモリブロック以外のメモリブロックの中でデータ蓄積用のメモリブロックとして割り当てられたメモリブロックに書き込み対象となるデータを書き込み、データ書き込み手段がデータ蓄積手段による書き込みが完了したことに応じて、書き込み先となるメモリブロックに記憶されたデータを消去するとともに、データ蓄積用メモリブロックに記憶された書き込み対象となるデータを読み出して当該データを書き込み先となるメモリブロックに書き込む。
【００１５】
従って、書き込み対象となるデータがデータ蓄積用メモリブロックに書き込まれ終わった後に、書き込み先となるメモリブロックに記憶されたデータが消去されて、データ蓄積用メモリブロックに記憶されたデータが当該書き込み先となるメモリブロックに書き込まれるため、当該書き込み先となるメモリブロックに対するデータ消去の開始からデータ書き込みの完了までに要する時間を非常に短くすることができる。
【００１６】
なお、メモリブロックに記憶されるデータとしては、特に限定はなく、種々なデータであってもよい。
また、メモリとしても、例えば複数のメモリブロックを有してメモリブロック単位でデータの消去を行うようなものであれば、どのようなメモリが用いられてもよい。
【００１７】
また、メモリが有するメモリブロックの数としては、複数であれば、任意であってもよい。
また、書き込み先となるメモリブロックやデータ蓄積用のメモリブロックとして割り当てられるメモリブロックの数としては、それぞれ１以上であれば、任意であってもよい。
また、書き込み先となるメモリブロックやデータ蓄積用のメモリブロックとしては、例えば予め固定的に割り当てられている構成であってもよく、また、例えばメモリの使用状況等に応じて可変的に割り当てられる構成であってもよい。
【００１８】
【発明の実施の形態】
本発明に係る一実施例を図面を参照して説明する。
図１には、本発明を適用した記憶領域更新装置１を備えたデータ転送システムの回路構成例を示してあり、このシステムには、記憶領域を更新する機能を有した当該記憶領域更新装置１と、データを転送（伝送）する機能を有したデータ転送装置２と、シリアルデータを伝送する機能を有したシリアル通信接続線３とが備えられており、記憶領域更新装置１とデータ転送装置２とがシリアル通信接続線３を介して接続されている。
【００１９】
本例では、記憶領域更新装置１の内部に備えられたフラッシュメモリ１１のデータ書き込み用データブロック１部Ｂ１に記憶されたデータの内容をデータ転送装置２の内部に備えられた主記憶装置２１の転送データ部Ｄに記憶されたデータの内容に書き換える場合を例として本発明の一実施例を説明する。
【００２０】
記憶領域更新装置１には、フラッシュメモリ１１と、ＲＡＭ１２と、シリアル変換器１３と、ＣＰＵ（Central Processing Unit）１４とが備えられている。フラッシュメモリ１１としては、本例では、ブロック消去型の記憶装置であり、且つ、１バイト単位でデータの書き込みが可能なものが用いられている。具体的には、本例のフラッシュメモリ１１の記憶領域は４つの領域（メモリブロックＢ１〜Ｂ４）に分割されており、各メモリブロックＢ１〜Ｂ４は例えば６４Ｋバイトの記憶領域に相当している。
【００２１】
本例では、上記した４つのメモリブロックＢ１〜Ｂ４の内の３個のメモリブロックＢ１〜Ｂ３がデータ書き込み用のメモリブロック（以下で、それぞれ、データ書き込み用データブロック１部Ｂ１、データ書き込み用データブロック２部Ｂ２、データ書き込み用データブロック３部と言う）として割り当てられており、残りの１個のメモリブロックＢ４がデータ蓄積用のメモリブロック（以下で、バッファブロックＢ４と言う）として割り当てられている。
【００２２】
また、本例では、上記した各データ書き込み用データブロックＢ１〜Ｂ３は、例えばＣＰＵ１４を制御するためのプログラムデータを格納（記憶）するために設けられており、また、上記したバッファブロックＢ４は、例えばデータ書き込み用データブロックＢ１〜Ｂ３に対して書き込もうとするデータを一時的に蓄積（記憶）するために設けられている。なお、上記したように、本例のフラッシュメモリ１１では、例えば各メモリブロックＢ１〜Ｂ４に対するデータの書き込みについては１バイト単位で行うことが可能であるが、各メモリブロックＢ１〜Ｂ４に記憶されたデータの消去についてはメモリブロック単位（つまり、本例では、６４Ｋバイト単位）でしか行うことができない。
【００２３】
ＲＡＭ１２は、例えば上記したフラッシュメモリ１１のメモリブロック１個分より少ない量（すなわち、本例では、６４Ｋバイト未満）のデータを記憶する機能を有した記憶装置であり、本例では、ＣＰＵ１４により処理されるプログラム等のデータを一時的に記憶する領域として用いられる。
シリアル変換器１３は、シリアルデータとパラレルデータとを変換する機能を有しており、本例では、後述するデータ転送装置２のシリアル変換器２２とシリアル通信接続線３を介して接続されており、シリアル通信接続線３を介して受信したシリアルデータをＣＰＵ１４により処理可能なパラレルデータへ変換してＣＰＵ１４へ出力する機能を有している。
【００２４】
ＣＰＵ１４は、例えばＲＡＭ１２の記憶領域を用いてフラッシュメモリ１１に記憶された各種のプログラムを実行することにより当該記憶領域更新装置１に係る各種の処理や制御を実行する機能を有しており、本例では、例えばフラッシュメモリ１１に記憶されたデータをメモリブロックＢ１〜Ｂ４毎に消去する処理や、例えばフラッシュメモリ１１に対してデータを書き込む処理や、例えばフラッシュメモリに記憶されたデータを読み出す処理や、例えば後述するデータ転送装置２からシリアル通信接続線３を介して送信（転送）されるデータをシリアル変換器１３により受信する処理等を実行する。
【００２５】
一方、データ転送装置２には、主記憶装置２１と、シリアル変換器２２と、ＣＰＵ２３とが備えられている。
主記憶装置２１は、ＣＰＵ２３から直接アクセスすることが可能なメモリ（記憶装置）であり、本例では、ＣＰＵ２３により転送処理の動作を実行させるためのプログラム（転送プログラム）のデータを記憶した記憶領域（転送プログラム部Ｐ）と、記憶領域更新装置１に対して転送するデータ（転送データ）を記憶した記憶領域（転送データ部Ｄ）とを有している。なお、転送データとしては、本例では、上記した記憶領域更新装置１のフラッシュメモリ１１のデータ書き込み用データブロック１部Ｂ１に書き込むべきデータが記憶される。
【００２６】
シリアル変換器２２は、シリアルデータとパラレルデータとを変換する機能を有しており、本例では、上記した記憶領域更新装置１のシリアル変換器１３とシリアル通信接続線３を介して接続されており、ＣＰＵ２３から入力されるパラレルデータをシリアルデータへ変換してシリアル通信接続線３へ送信出力する機能を有している。
【００２７】
ＣＰＵ２３は、例えばＲＡＭ（図示せず）の記憶領域を用いて主記憶装置２１に記憶された各種のプログラムを実行することにより当該データ転送装置２に係る各種の処理や制御を実行する機能を有しており、本例では、例えば主記憶装置２１から転送プログラムのデータや転送データを読み出す処理や、例えば読み出した転送データ等をシリアル変換器２２によりシリアルデータとしてシリアル通信接続線３を介して記憶領域更新装置１へ送信（転送）する処理等を実行する。
【００２８】
なお、本例のデータ転送装置２と記憶領域更新装置１との間で行われる転送処理では、データ転送装置２が特定のパターン（本例では、一例として、“ＡＡｈＡＡｈ”というパターン）を記憶領域更新装置１に対して送信出力した後に当該データ転送装置２が転送データ部Ｄに記憶された転送データを当該記憶領域更新装置１に対して送信（転送）する手順が用いられており、このような転送処理の手順が上記した転送プログラムによって規定されている。
【００２９】
次に、図２を参照して、本例のデータ転送システムにより行われる処理動作の一例を示す。
なお、本例では、上述したように、記憶領域更新装置１に備えられたフラッシュメモリ１１のデータ書き込み用データブロック１部Ｂ１の記憶内容を新たなプログラムデータの内容に書き換える場合を例として示す。
【００３０】
ここで、上記した新たなプログラムデータは、例えばデータ転送装置２に備えられた主記憶装置２１の転送データ部Ｄに転送データとして予め格納されているか、或いは、例えば以下に示す転送処理が行われる前にユーザ等により当該転送データ部Ｄに転送データとして格納されるものとする。また、本例では、記憶領域更新装置１に備えられたフラッシュメモリ１１のデータ書き込み用データブロック１部Ｂ１及びバッファブロックＢ４にはプログラムデータが書き込まれた状態であるとし、残りのデータ書き込み用データブロック２部Ｂ２及びデータ書き込み用データブロック３部Ｂ３にはプログラムデータが書き込まれた状態であっても書き込まれていない状態（空の状態）であってもよいとする。
【００３１】
また、上記図２では、新たなプログラムデータの書き込み前にデータ書き込み用データブロック１部Ｂ１に記憶されているプログラムデータを“旧プログラム”として示し、当該書き込み前にバッファブロックＢ４に記憶されているプログラムデータを“データ”として示し、当該新たなプログラムデータを“新プログラム”として示してある。また、同図では、プログラムデータが記憶されていても記憶されていなくてもよい残りの２つのデータ書き込み用データブロックＢ２、Ｂ３の記憶状態を“データ或いは空”として示し、データ書き込み用データブロック１部Ｂ１やバッファブロックＢ４に記憶されたデータが消去された状態を“消去”として示してある。
【００３２】
まず、データ転送装置２が動作させられて転送プログラムに従った処理が開始されると、データ転送装置２では、ＣＰＵ２３が上記したパターン“ＡＡｈＡＡｈ”のデータをシリアル変換器２２へ送ることで当該データをシリアル通信接続線３を介して記憶領域更新装置１へ送信し、その後、当該ＣＰＵ２３が主記憶装置２１の転送データ部Ｄに記憶された（本例では、記憶領域更新装置１のフラッシュメモリ１１に対する書き込み対象となる）転送データを同様にして記憶領域更新装置１へ送信（転送）する。なお、このような転送処理が開始される前における記憶領域更新装置１のフラッシュメモリ１１の状態が上記図２（ａ）に示されている。
【００３３】
上記したパターン“ＡＡｈＡＡｈ”のデータや転送データの送信処理がデータ転送装置２により行われると、当該パターン“ＡＡｈＡＡｈ”のデータや当該転送データがシリアル通信接続線３を介して記憶領域更新装置１のシリアル変換器１３に届く。そして、記憶領域更新装置１では、シリアル変換器１３がこのようなパターン“ＡＡｈＡＡｈ”のデータや転送データを受信して、受信したデータをＣＰＵ１４により処理することが可能なパラレルデータへ変換してＣＰＵ１４へ送る。
【００３４】
記憶領域更新装置１では、まず、ＣＰＵ１４がシリアル変換器１３からパターン“ＡＡｈＡＡｈ”のデータを受け取ったことに応じて、フラッシュメモリ１１の記憶領域の記憶内容を更新する要求があったと判断して、フラッシュメモリ１１のバッファブロックＢ４に記憶されているプログラムデータを消去する。なお、このような消去が行われたときにおける記憶領域更新装置１のフラッシュメモリ１１の状態が上記図２（ｂ）に示されている。
【００３５】
次に、記憶領域更新装置１では、ＣＰＵ１４がシリアル変換器１３から転送データを受信したことに応じて、当該転送データの内容をバッファブロックＢ４に書き込んでいく。そして、記憶領域更新装置１では、ＣＰＵ１４がシリアル変換器１３を介してデータ転送装置２から転送データの全てを受信して当該転送データの全てをバッファブロックＢ４に書き込んだと判断したときに、当該ＣＰＵ１４がデータ書き込み用データブロック１部Ｂ１に記憶されているプログラムデータを消去して、バッファブロックＢ４に書き込まれた転送データを読み出して当該転送データをデータ書き込み用データブロック１部Ｂ１に書き込む。
【００３６】
なお、転送データの内容がバッファブロックＢ４に書き込まれたときにおける記憶領域更新装置１のフラッシュメモリ１１の状態が上記図２（ｃ）に示されており、データ書き込み用データブロック１部Ｂ１に記憶されたプログラムデータが消去されたときにおける記憶領域更新装置１のフラッシュメモリ１１の状態が上記図２（ｄ）に示されており、データ書き込み用データブロック１部Ｂ１に転送データが書き込まれたときにおける記憶領域更新装置１のフラッシュメモリ１１の状態が上記図２（ｅ）に示されている。
【００３７】
以上のように、本例のデータ転送システムでは、データ転送装置２から記憶領域更新装置１に対して書き込み対象となる転送データを転送して当該転送データを記憶領域更新装置１に備えられたフラッシュメモリ１１に書き込むときに、記憶領域更新装置１がまずデータ蓄積用のバッファブロックＢ４の記憶内容を消去した後に当該バッファブロックＢ４に受信した転送データを書き込んで蓄積し、このようなバッファブロックＢ４に対する書き込みが完了した後に、当該転送データの書き込み先となるデータ書き込み用データブロック（本例では、データ書き込み用データブロック１部Ｂ１）の記憶内容を消去してから、当該バッファブロックＢ４に蓄積された転送データを当該書き込み先となるデータ書き込み用データブロックに転送して書き込むことが行われる。
【００３８】
従って、本例のデータ転送システムに備えられた記憶領域更新装置１では、例えば本例のようにＲＡＭ１２の記憶容量が少ない状況においてブロック消去型メモリ（本例では、フラッシュメモリ１１）のメモリブロックの記憶内容を書き換えるような場合であっても、書き込み先となるメモリブロック（本例では、データ書き込み用データブロック１部Ｂ１）の記憶内容を消去してから当該メモリブロックに対するデータの書き込みが完了するまでに要する時間を極めて短くすることができる。
【００３９】
そして、本例の記憶領域更新装置１では、例えばプログラム等の重要なデータを記憶するメモリブロックの記憶内容を書き換える途中で、バッファブロック（本例では、バッファブロックＢ４）から書き込み先となるメモリブロックへのデータ転送の動作が中断されてしまったような場合であっても、書き込み対象となるデータが消失してしまう可能性を極めて低くすることができ、このため、記憶領域の更新を安全に行うことができる。
【００４０】
また、本例の記憶領域更新装置１では、例えば割り込みベクターを含むデータを記憶したメモリブロックの記憶内容を書き換えるような場合であっても、書き込み対象となるデータの全てを外部の装置（本例では、データ転送装置２）から受け取った後に書き込み先となるメモリブロックに対するデータの消去及びデータの書き込みが行われることから、当該データ消去が行われるまでは当該メモリブロックに記憶された割り込みベクターを用いて割り込み処理を実行することが可能であり、書き込み先となるメモリブロックに記憶された割り込みベクターを用いて割り込み処理を行うことができない時間を極めて短くすることができる。
【００４１】
なお、本例では、フラッシュメモリ１１が有する１個のデータ書き込み用データブロックＢ１のみに対してデータを書き込む例を示したが、例えば本例と同様な書き込み処理を複数回行うことにより、複数のデータ書き込み用データブロックＢ１〜Ｂ３に対してデータを書き込むことができる。また、本例では、１個のバッファブロックＢ４のみを用意したが、例えば複数個のバッファブロックを用意しておくことも可能である。
【００４２】
また、本例では、書き込み対象となるデータ（本例では、転送データ）を一括してデータ転送装置２から記憶領域更新装置１へ送る構成としたが、例えば当該データを幾つかのブロックに分けて送ることも可能である。また、書き込み対象となるデータを一括して送る場合或いは幾つかのブロックに分けて送る場合のいずれの場合においても、例えばデータ転送装置２が誤り訂正符号や誤り検出符号を転送対象となるデータに付加するとともに記憶領域更新装置１が受信した当該データに関して誤り訂正処理や誤り検出処理を行って、誤りが発生したときに当該データの再送を行う構成とすることも可能である。
【００４３】
また、記憶領域更新装置１において、例えばバッファブロックＢ４から書き込み先となるデータ書き込み用データブロックＢ１へ書き込み対象となるデータ（本例では、転送データ）を転送する前に当該バッファブロックＢ４に格納された当該データに関して巡回冗長検査（CRC:Cyclic Redundancy Check）やＳＵＭチェック等を行ってデータ転送装置２から当該バッファブロックＢ４への当該データの転送が正常に行われたか否かを判定するようにし、当該転送が正常に行われたことを確認したことに応じてバッファブロックＢ４から書き込み先となるデータ書き込み用データブロックＢ１へのデータ転送を行う構成とすることも可能である。
【００４４】
ここで、本例の記憶領域更新装置１では、フラッシュメモリ１１が本発明に言うメモリに相当し、４個のメモリブロックＢ１〜Ｂ４が本発明に言う複数のメモリブロックに相当し、上記した転送データが本発明に言う書き込み対象となるデータに相当し、データ書き込み用データブロック１部Ｂ１が本発明に言う書き込み先となるメモリブロックに相当し、バッファブロックＢ４が本発明に言う書き込み先となるメモリブロック以外のメモリブロックの中でデータ蓄積用のメモリブロックとして割り当てられたメモリブロックに相当する。
【００４５】
なお、メモリ（本例では、フラッシュメモリ１１）が有する複数のメモリブロックに対してデータ蓄積用のメモリブロックとデータ書き込み用のメモリブロックとを割り当てる態様としては、必ずしも本例の態様に限られず、種々な態様が用いられてもよい。本例では、メモリが有する複数のメモリブロックの中の１以上の（本例では、１個の）メモリブロックをデータ蓄積用のメモリブロックとして割り当てるとともに、それ以外のメモリブロックをデータ書き込み用の（すなわち、データ蓄積用ではなく、データを格納するために本来使用されるべき）メモリブロックとして割り当てる態様を用いた。
【００４６】
また、本例では、本発明に言うメモリとしてフラッシュメモリを用いた場合を示したが、例えば複数のメモリブロックを有してメモリブロックに記憶されたデータがメモリブロックを単位として消去されるようなものであれば、他のメモリが用いられてもよい。
【００４７】
また、本例の記憶領域更新装置１では、ＣＰＵ１４がデータ蓄積用のバッファブロックＢ４に書き込み対象となる転送データ（本例では、プログラムデータ）を書き込む機能により、本発明に言うデータ蓄積手段が構成されている。
また、本例の記憶領域更新装置１では、ＣＰＵ１４がバッファブロックＢ４に対する転送データの書き込みが完了したことを確認したことに応じて、書き込み先となるデータ書き込み用データブロック１部Ｂ１に記憶されたプログラムデータを消去するとともに、バッファブロックＢ４に記憶された前記転送データを読み出して当該データを書き込み先となるデータ書き込み用データブロック１部Ｂ１に書き込む機能により、本発明に言うデータ書き込み手段が構成されている。
【００４８】
なお、本発明に係るメモリの書き換え装置の構成としては、必ずしも本例で示したものに限られず、種々な構成が用いられてもよい。
一例として、本例では、本発明に係るメモリの書き換え装置により行われる各種の処理が、例えばプロセッサ（本例では、ＣＰＵ１４）やメモリ（本例では、ＲＡＭ１２）等を備えたハードウエア資源においてプロセッサがＲＯＭ（本例では、フラッシュメモリ１１）に格納された制御プログラムを実行することにより制御される構成としたが、例えば当該処理を実行するための各機能手段を独立したハードウエア回路として構成することも可能である。
【００４９】
また、本発明は上記の制御プログラムを格納したフロッピーディスクやＣＤ−ＲＯＭ等のコンピュータにより読み取り可能な記録媒体として把握することもでき、当該制御プログラムを記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
【００５０】
【発明の効果】
以上説明したように、本発明に係るメモリの書き換え装置によると、データを記憶する複数のメモリブロックを有してメモリブロックに記憶されたデータがメモリブロックを単位として消去されるメモリに対して、メモリブロックに記憶されたデータを消去して当該メモリブロックに書き込み対象となるデータを書き込むに際して、書き込み対象となるデータの書き込み先となるメモリブロック以外のメモリブロックの中でデータ蓄積用のメモリブロックとして割り当てられたメモリブロックに書き込み対象となるデータを書き込んだ後に、書き込み先となるメモリブロックに記憶されたデータを消去するとともに、データ蓄積用メモリブロックに記憶された書き込み対象となるデータを読み出して当該データを書き込み先となるメモリブロックに書き込むようにしたため、書き込み先となるメモリブロックに対するデータ消去の開始からデータ書き込みの完了までに要する時間を非常に短くすることができる。
【図面の簡単な説明】
【図１】本発明を適用した記憶領域更新装置を備えたデータ転送システムの一例を示す図である。
【図２】メモリブロックの書き換え処理の一例を説明するための図である。
【符号の説明】
１・・記憶領域更新装置、２・・データ転送装置、
３・・シリアル通信接続線、１１・・フラッシュメモリ、
Ｂ１〜Ｂ３・・データ書き込み用データブロック、
Ｂ４・・バッファブロック、１２・・ＲＡＭ、
１３、２２・・シリアル変換器、１４、２３・・ＣＰＵ、
２１・・主記憶装置、Ｐ・・転送プログラム部、Ｄ・・転送データ部、[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a memory writing device that writes data to a memory that erases data in units of memory blocks, and in particular, shortens the time required from the start of data erasure to the completion of data writing to a memory block that is a write destination. Relates to the device.
[0002]
[Prior art]
For example, in a flash memory that is a type of storage device, it is possible to rewrite the stored data, but unlike RAM (Random Access Memory), etc., the data stored in the storage area that is the write destination is erased. A procedure for writing data to be written into the storage area later is necessary.
[0003]
As an example, in the above-described flash memory in which data can be electrically rewritten, the storage area is divided into several areas (memory blocks) corresponding to, for example, 64 Kbytes, etc. , Data can be erased only in 64 Kbyte data units). For this reason, unlike a normal RAM or the like, such a flash memory cannot rewrite data in units of 1 byte.
[0004]
By the way, in an apparatus such as an electrical product that stores program data in the flash memory or the like and operates by connecting the flash memory or the like and a microcomputer (microcomputer), the microcomputer and an external program transfer device are connected to each other. Connecting, erasing part or all of the program data stored in the flash memory or the like, and writing the new program data transferred (transmitted) from the program transfer device to the erased storage area Much has been done.
[0005]
However, for example, a small electrical product or the like usually has only a RAM having a storage capacity smaller than one memory block such as a flash memory. In such a case, for example, the memory block 1 It is impossible to write data to the memory block that is the actual write destination after temporarily storing the amount of data corresponding to the number of pieces of data in the RAM.
[0006]
For this reason, conventionally, for example, after erasing program data stored in a memory block as a write destination, the program data to be written is transferred from an external program transfer device, and the data is transferred to the memory block as a write destination. A procedure such as writing was used. Here, serial communication for transmitting serial data is often used for transfer processing from an external device, but such transfer processing is usually compared with the case of transferring data to the memory inside the same device. It is very slow and takes a long time.
[0007]
For this reason, in the data writing method as described above, for example, the rewriting process is interrupted while the data in the memory block storing important data such as program data is being rewritten by the transfer process. There is a high possibility that such a thing (for example, the power of the apparatus is turned off) will occur, and if such a thing occurs, the apparatus such as the above-mentioned electric product will not operate normally. There was a bug.
[0008]
For example, in a device that performs interrupt processing, when rewriting data in a memory block that stores an interrupt vector indicating a storage location (stored storage area) of an interrupt processing routine, the data stored in the memory block Interrupt processing cannot be executed until the data to be written (data including interrupt vector) is completely written after erasing (data including interrupt vector), but from external devices such as the above Since the transfer process takes a very long time as described above, there is a problem that the interrupt process cannot be executed for a long time.
[0009]
Here, for example, in “Block erase type flash memory writing method” described in Japanese Patent Application Laid-Open No. 10-124403, a part of a plurality of memory blocks of the flash memory is used as a save memory block and the other is used for data writing. When writing new data to a desired data write memory block (write target memory block) as a memory block, after writing the existing data already written to the write target memory block to the save memory block Then, erasing and writing of data are performed on the memory block to be written.
[0010]
In this method, the existing data is saved when a write process is performed on the memory block to be written. For example, a write process is performed when a transfer process from an external device as described above is performed. The time that cannot be used (that is, the time required for writing to the corresponding write memory block) is not resolved, and the process is executed using the write corresponding memory block to be originally used. The time that cannot be done will be long.
[0011]
[Problems to be solved by the invention]
As described above, in the data rewriting process of the conventional flash memory or the like, the data stored in the memory block as the write destination is erased particularly when the data to be written is transferred from an external device. The time until new data is completely written to the memory block after the data is written becomes very long, and the time during which processing cannot be executed using the memory block that should be originally used becomes long. It was.
[0012]
The present invention has been made to solve such a conventional problem. When rewriting data stored in a memory block of a memory, the time required from the start of data erasure to the completion of data writing to the memory block. An object of the present invention is to provide a memory writing device that can shorten the length of the memory.
[0013]
[Means for Solving the Problems]
To achieve the above object, the memory writing device according to the present invention erases data stored in a memory block of the memory and writes data to be written into the memory block as follows. Here, the memory referred to in the present invention has a plurality of memory blocks for storing data, and the data stored in the memory block is erased in units of memory blocks.
[0014]
That is, the data storage means writes the data to be written to the memory block assigned as the memory block for data storage among the memory blocks other than the memory block to which the data to be written is written, and the data writing means In response to the completion of writing by the data storage means, the data stored in the memory block as the write destination is erased, and the data to be written stored in the data storage memory block is read and the data is written Write to the previous memory block.
[0015]
Therefore, after the data to be written has been written to the data storage memory block, the data stored in the memory block to be written to is erased, and the data stored in the data storage memory block is changed to the write destination. Therefore, the time required from the start of data erasure to the completion of data writing to the memory block as the write destination can be greatly shortened.
[0016]
The data stored in the memory block is not particularly limited and may be various data.
As the memory, any memory may be used as long as it has a plurality of memory blocks and erases data in units of memory blocks.
[0017]
Further, the number of memory blocks included in the memory may be arbitrary as long as it is plural.
Further, the number of memory blocks to be assigned as a write destination memory block or a data storage memory block may be arbitrary as long as it is 1 or more.
Further, the memory block to be written to or the memory block for data storage may have a configuration that is fixedly allocated in advance, for example, or is variably allocated according to, for example, the memory usage status It may be a configuration.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment according to the present invention will be described with reference to the drawings.
FIG. 1 shows a circuit configuration example of a data transfer system provided with a storage area update device 1 to which the present invention is applied. This system includes a storage area update device 1 having a function of updating a storage area. A data transfer device 2 having a function of transferring (transmitting) data, and a serial communication connection line 3 having a function of transmitting serial data, and a storage area updating device 1 and a data transfer device 2 Are connected via a serial communication connection line 3.
[0019]
In this example, the contents of the data stored in the data writing data block 1 part B1 of the flash memory 11 provided in the storage area update device 1 are stored in the main storage device 21 provided in the data transfer device 2. An embodiment of the present invention will be described by taking as an example the case of rewriting data contents stored in the transfer data portion D.
[0020]
The storage area update device 1 includes a flash memory 11, a RAM 12, a serial converter 13, and a CPU (Central Processing Unit) 14. In this example, the flash memory 11 is a block erasing type storage device and capable of writing data in units of 1 byte. Specifically, the storage area of the flash memory 11 of this example is divided into four areas (memory blocks B1 to B4), and each of the memory blocks B1 to B4 corresponds to, for example, a 64 Kbyte storage area.
[0021]
In this example, three memory blocks B1 to B3 out of the four memory blocks B1 to B4 described above are data write memory blocks (hereinafter, data write data block 1 part B1, data write data, respectively). Block 2 part B2 and data writing data block 3 part), and the remaining one memory block B4 is assigned as a data storage memory block (hereinafter referred to as buffer block B4). Yes.
[0022]
Further, in this example, each of the data writing data blocks B1 to B3 described above is provided for storing (storing) program data for controlling the CPU 14, for example, and the above buffer block B4 includes For example, it is provided for temporarily storing (storing) data to be written to the data writing data blocks B1 to B3. As described above, in the flash memory 11 of this example, for example, data can be written to each memory block B1 to B4 in units of 1 byte, but stored in each memory block B1 to B4. Data can be erased only in units of memory blocks (that is, in this example, 64 Kbytes).
[0023]
The RAM 12 is a storage device having a function of storing data smaller than one memory block of the flash memory 11 (that is, less than 64 Kbytes in this example), for example, and is processed by the CPU 14 in this example. Used as an area for temporarily storing data such as programs to be executed.
The serial converter 13 has a function of converting serial data and parallel data. In this example, the serial converter 13 is connected to a serial converter 22 of the data transfer apparatus 2 described later via a serial communication connection line 3. The serial data received via the serial communication connection line 3 is converted into parallel data that can be processed by the CPU 14 and output to the CPU 14.
[0024]
The CPU 14 has a function of executing various processes and controls related to the storage area update device 1 by executing various programs stored in the flash memory 11 using the storage area of the RAM 12, for example. In the example, for example, processing for erasing data stored in the flash memory 11 for each of the memory blocks B1 to B4, processing for writing data to the flash memory 11, for example, processing for reading data stored in the flash memory, For example, the serial converter 13 receives data transmitted (transferred) from the data transfer device 2 to be described later via the serial communication connection line 3.
[0025]
On the other hand, the data transfer device 2 includes a main storage device 21, a serial converter 22, and a CPU 23.
The main storage device 21 is a memory (storage device) that can be directly accessed from the CPU 23. In this example, a storage area (data storing a program (transfer program) for causing the CPU 23 to execute a transfer processing operation) is stored. A transfer program part P) and a storage area (transfer data part D) in which data (transfer data) to be transferred to the storage area update device 1 is stored. As the transfer data, in this example, data to be written in the data write data block 1 part B1 of the flash memory 11 of the storage area update device 1 is stored.
[0026]
The serial converter 22 has a function of converting serial data and parallel data. In this example, the serial converter 22 is connected to the serial converter 13 of the storage area update device 1 via the serial communication connection line 3. It has a function of converting parallel data input from the CPU 23 into serial data and transmitting it to the serial communication connection line 3.
[0027]
The CPU 23 has a function of executing various processes and controls related to the data transfer device 2 by executing various programs stored in the main storage device 21 using, for example, a storage area of a RAM (not shown). In this example, for example, processing of reading transfer program data and transfer data from the main storage device 21, for example, the read transfer data is stored as serial data by the serial converter 22 via the serial communication connection line 3. A process of transmitting (transferring) to the area update device 1 is executed.
[0028]
In the transfer process performed between the data transfer device 2 and the storage area update device 1 of this example, the data transfer apparatus 2 stores a specific pattern (in this example, the pattern “AAhAAh” as an example) in the storage area. A procedure is used in which the data transfer device 2 transmits (transfers) the transfer data stored in the transfer data section D to the storage area update device 1 after being transmitted and output to the update device 1. The procedure of the transfer process is defined by the transfer program described above.
[0029]
Next, an example of processing operations performed by the data transfer system of this example will be described with reference to FIG.
In this example, as described above, a case where the storage content of the data writing data block 1 part B1 of the flash memory 11 provided in the storage area update device 1 is rewritten to the content of new program data is shown as an example.
[0030]
Here, the new program data described above is stored in advance as transfer data in the transfer data section D of the main storage device 21 provided in the data transfer device 2, for example, or the following transfer processing is performed, for example. It is assumed that the data is previously stored as transfer data in the transfer data part D by the user or the like. Further, in this example, it is assumed that the program data is written in the data write data block part 1 B1 and the buffer block B4 of the flash memory 11 provided in the storage area update device 1, and the remaining data write data The block 2 part B2 and the data writing data block 3 part B3 may be in a state where program data is written or not (empty state).
[0031]
In FIG. 2, the program data stored in the data writing data block 1 part B1 before writing new program data is shown as “old program” and stored in the buffer block B4 before the writing. Program data is indicated as “data”, and the new program data is indicated as “new program”. In the same figure, the storage state of the remaining two data write data blocks B2 and B3 that may or may not be stored as program data is shown as “data or empty”. The state in which the data stored in the first part B1 and the buffer block B4 is erased is shown as “erased”.
[0032]
First, when the data transfer device 2 is operated and processing according to the transfer program is started, in the data transfer device 2, the CPU 23 sends the data of the pattern “AAhAAh” to the serial converter 22, thereby Is transmitted to the storage area update device 1 via the serial communication connection line 3, and then the CPU 23 is stored in the transfer data section D of the main storage device 21 (in this example, the flash memory 11 of the storage area update device 1). Similarly, the transfer data to be written to is transmitted (transferred) to the storage area update device 1. The state of the flash memory 11 of the storage area update device 1 before such transfer processing is started is shown in FIG.
[0033]
When the data transfer device 2 performs the transmission processing of the data of the pattern “AAhAAh” and the transfer data, the data of the pattern “AAhAAh” and the transfer data are stored in the storage area update device 1 via the serial communication connection line 3. It reaches the serial converter 13. In the storage area updating apparatus 1, the serial converter 13 receives the data of the pattern “AAhAAh” and the transfer data, converts the received data into parallel data that can be processed by the CPU 14, and converts the data into the CPU 14 Send to.
[0034]
In the storage area update device 1, first, in response to the CPU 14 receiving data of the pattern “AAhAAh” from the serial converter 13, it is determined that there is a request to update the storage contents of the storage area of the flash memory 11. The program data stored in the buffer block B4 of the flash memory 11 is erased. The state of the flash memory 11 of the storage area update device 1 when such erasure is performed is shown in FIG.
[0035]
Next, in the storage area updating device 1, in response to the CPU 14 receiving the transfer data from the serial converter 13, the contents of the transfer data are written into the buffer block B4. In the storage area update device 1, when the CPU 14 determines that all of the transfer data has been received from the data transfer device 2 via the serial converter 13 and all of the transfer data has been written to the buffer block B4, The CPU 14 erases the program data stored in the data writing data block 1 part B1, reads the transfer data written in the buffer block B4, and writes the transfer data in the data writing data block 1 part B1.
[0036]
The state of the flash memory 11 of the storage area update device 1 when the content of the transfer data is written in the buffer block B4 is shown in FIG. 2C and stored in the data block 1 for data writing B1. FIG. 2D shows the state of the flash memory 11 of the storage area update device 1 when the programmed program data is erased, and when transfer data is written in the data write data block 1 part B1. FIG. 2E shows the state of the flash memory 11 of the storage area update device 1 in FIG.
[0037]
As described above, in the data transfer system of this example, the transfer data to be written is transferred from the data transfer device 2 to the storage area update device 1, and the transfer data is stored in the flash provided in the storage area update device 1. When writing to the memory 11, the storage area updating device 1 first erases the stored contents of the data storage buffer block B4 and then writes and stores the received transfer data in the buffer block B4. After the writing is completed, the stored contents of the data writing data block (in this example, the data writing data block 1 part B1) which is the writing destination of the transfer data are erased and then stored in the buffer block B4. Transfer the transfer data to the data write data block that is the write destination. It is performed to write.
[0038]
Therefore, in the storage area update device 1 provided in the data transfer system of this example, the memory block of the block erasure type memory (the flash memory 11 in this example) is used in a situation where the storage capacity of the RAM 12 is small as in this example. Even in the case of rewriting the stored contents, the writing of data to the memory block is completed after erasing the stored contents of the memory block to be written (in this example, the data writing data block 1 part B1). The time required for the process can be extremely shortened.
[0039]
In the storage area update device 1 of this example, the memory block that becomes the write destination from the buffer block (in this example, the buffer block B4) in the middle of rewriting the storage contents of the memory block that stores important data such as programs. Even if the data transfer operation is interrupted, the possibility that the data to be written will be lost can be extremely reduced. It can be carried out.
[0040]
Further, in the storage area update device 1 of this example, even if the storage contents of the memory block storing the data including the interrupt vector are rewritten, for example, all the data to be written is transferred to an external device (this example). In this case, since the data is erased and the data is written to the memory block as the write destination after being received from the data transfer apparatus 2), the interrupt vector stored in the memory block is used until the data is erased. Interrupt processing can be executed, and the time during which interrupt processing cannot be performed using the interrupt vector stored in the memory block that is the write destination can be extremely shortened.
[0041]
In this example, the example in which data is written only to one data write data block B1 included in the flash memory 11 has been described. Data can be written to the data writing data blocks B1 to B3. In this example, only one buffer block B4 is prepared. However, for example, a plurality of buffer blocks can be prepared.
[0042]
In this example, the data to be written (transfer data in this example) is collectively sent from the data transfer device 2 to the storage area update device 1, but for example, the data is divided into several blocks. It is also possible to send it. Further, in either case of sending the data to be written in a batch or sending it in several blocks, for example, the data transfer device 2 converts the error correction code or error detection code into the data to be transferred. In addition to this, it is also possible to adopt a configuration in which error correction processing and error detection processing are performed on the data received by the storage area update device 1 and the data is retransmitted when an error occurs.
[0043]
Further, in the storage area update device 1, for example, before transferring the data to be written (transfer data in this example) from the buffer block B4 to the data write data block B1 as the write destination, the data is stored in the buffer block B4. In addition, cyclic redundancy check (CRC: Cyclic Redundancy Check) or SUM check is performed on the data to determine whether the data transfer from the data transfer device 2 to the buffer block B4 is normally performed. It is also possible to adopt a configuration in which data transfer from the buffer block B4 to the data write data block B1 as the write destination is performed in response to confirming that the transfer has been normally performed.
[0044]
Here, in the storage area updating apparatus 1 of this example, the flash memory 11 corresponds to the memory referred to in the present invention, and the four memory blocks B1 to B4 correspond to the plurality of memory blocks referred to in the present invention, and the transfer described above. The data corresponds to the data to be written according to the present invention, the data writing data block 1 part B1 corresponds to the memory block to be written according to the present invention, and the buffer block B4 becomes the write destination according to the present invention. This corresponds to a memory block assigned as a data storage memory block among memory blocks other than the memory block.
[0045]
The mode of allocating the data storage memory block and the data write memory block to the plurality of memory blocks included in the memory (the flash memory 11 in this example) is not necessarily limited to the mode of the present example. Various aspects may be used. In this example, one or more (one in this example) memory blocks of a plurality of memory blocks included in the memory are allocated as data storage memory blocks, and other memory blocks are used for data writing ( That is, the mode of allocation as a memory block (which should be originally used for storing data) is used instead of data storage.
[0046]
Further, in this example, a case where a flash memory is used as the memory according to the present invention is shown. However, for example, data stored in a memory block having a plurality of memory blocks is erased in units of memory blocks. Other memories may be used as long as they are appropriate.
[0047]
Further, in the storage area updating apparatus 1 of this example, the data storage means referred to in the present invention is configured by the function of the CPU 14 writing the transfer data (program data in this example) to be written into the data storage buffer block B4. Has been.
Further, in the storage area updating device 1 of this example, the CPU 14 stores the data in the data writing data block 1 part B1 as the writing destination in response to confirming that the transfer data writing to the buffer block B4 is completed. The function of erasing the program data, reading the transfer data stored in the buffer block B4, and writing the data to the data writing data block 1 part B1 as the writing destination constitutes the data writing means according to the present invention. ing.
[0048]
The configuration of the memory rewriting device according to the present invention is not necessarily limited to that shown in this example, and various configurations may be used.
As an example, in this example, various processes performed by the memory rewriting device according to the present invention are performed by a processor in a hardware resource including, for example, a processor (CPU 14 in this example), a memory (RAM 12 in this example), and the like. Is controlled by executing a control program stored in a ROM (flash memory 11 in this example). For example, each functional means for executing the processing is configured as an independent hardware circuit. It is also possible.
[0049]
Further, the present invention can be grasped as a computer-readable recording medium such as a floppy disk or a CD-ROM storing the above control program, and the control program is input from the recording medium to the computer and executed by the processor. Thus, the processing according to the present invention can be performed.
[0050]
【The invention's effect】
As described above, the memory rewriting device according to the present invention has a plurality of memory blocks for storing data and the data stored in the memory block is erased in units of memory blocks. When erasing data stored in a memory block and writing data to be written into the memory block, as a memory block for storing data among memory blocks other than the memory block to which data to be written is written After writing the data to be written to the allocated memory block, the data stored in the memory block to be written to is erased, and the data to be written stored in the data storage memory block is read to Memory block to which data is written For that to be written to the click can be very short amount of time required from the start of data erasing to the completion of data writing to the memory block in which to write.
[Brief description of the drawings]
FIG. 1 is a diagram showing an example of a data transfer system provided with a storage area update device to which the present invention is applied.
FIG. 2 is a diagram for explaining an example of a memory block rewrite process;
[Explanation of symbols]
1 .... Storage area update device, 2 .... Data transfer device,
3. Serial communication connection line 11. Flash memory
B1 to B3 .. Data block for data writing,
B4 ... Buffer block, 12 .... RAM,
13, 22 ... Serial converter, 14, 23 ... CPU,
21 .. Main memory, P .. Transfer program part, D .. Transfer data part,

Claims

A data transfer device has a plurality of memory blocks for storing data, and the data stored in the memory block is erased in units of the memory block. The data stored in the memory block of the memory is erased and the memory block is erased. and a storage area update device for writing data to be written, the data transfer device and said storage area updating device is connected via a serial communication connection line, RAM provided in the memory area update device memory The amount of data smaller than one memory block is stored, the data to be written is transferred from the data transfer device to the storage area update device, and the data is provided in the storage area update device. In a data transfer system for writing to a designated memory,
The data transfer device
Means for transferring data to be written to the storage area updating device;
Means for adding an error correction code or error detection code to the data to be written to be transferred,
The storage area update device includes:
Means for receiving data to be written from the data transfer device;
Data storage means for writing data to be written to a memory block assigned as a data storage memory block among memory blocks other than the memory block to which data to be written is written;
In response to the completion of writing by the data storage means, the data stored in the memory block as the write destination is erased, and the data to be written stored in the data storage memory block is read out and the data is read out. Data writing means for writing to a memory block as a writing destination;
Means for performing error correction processing or error detection processing on data to be written,
In the data transfer system, an error correction code or an error detection code is added to data to be transferred in the data transfer device and an error correction process or an error detection process is performed on the data received in the storage area update device. Re-send the data when an error occurs,
A data transfer system characterized by that.

The data transfer system according to claim 1, wherein
In the storage area updating device, a cyclic redundancy check is performed on the data stored in the data storage memory block before transferring the data to be written from the data storage memory block to the write destination memory block. Or SUM check to determine whether or not the data transfer from the data transfer device to the data storage memory block has been performed normally and confirm that the transfer has been performed normally In response, data is transferred from the memory block for storing data to the memory block that is the write destination.
A data transfer system characterized by that.