JP4478258B2 - 画像処理装置 - Google Patents
画像処理装置 Download PDFInfo
- Publication number
- JP4478258B2 JP4478258B2 JP28181599A JP28181599A JP4478258B2 JP 4478258 B2 JP4478258 B2 JP 4478258B2 JP 28181599 A JP28181599 A JP 28181599A JP 28181599 A JP28181599 A JP 28181599A JP 4478258 B2 JP4478258 B2 JP 4478258B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- horizontal
- frequency
- image
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Picture Signal Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、デジタルカメラ等の画像処理装置に用いて好適なものである。
【０００２】
【従来の技術】
デジタルカメラ等の画像処理装置では、撮像素子等の影響により撮影画像に２次元的な歪が生じることがある。例えば、レンズ、光学ローパスフィルタ、ＣＣＤの開口などにより画像信号の高域の周波数特性が低下し、画像の解像度が悪化する。これはアパーチャ歪と呼ばれ、２次元的な歪である。このため、アパーチャ補正回路で輝度信号の高周波成分を補正することが必要になる。
【０００３】
図１２は、従来のアパーチャ補正回路の一例を示す図である。
図１２において、１３０１はフィルタ等で構成される輝度信号生成回路であり、図示しないＣＣＤより出力される画像信号から輝度信号を生成して出力する。出力された上記輝度信号は、水平アパーチャ補正信号生成回路１３０２、垂直アパーチャ補正信号生成回路１３０３、加算器１３０４に供給される。
【０００４】
水平アパーチャ補正信号生成回路１３０２は、入力された輝度信号に対して水平方向のアパーチャ補正を行い、水平アパーチャ補正信号を出力する。また、垂直アパーチャ補正信号生成回路１３０３は、入力された輝度信号に対して垂直方向のアパーチャ補正を行い、垂直アパーチャ補正信号を出力する。そして、輝度信号生成回路１３０１から出力される輝度信号、水平アパーチャ補正信号生成回路１３０２から出力される水平アパーチャ補正信号、垂直アパーチャ補正信号生成回路１３０３から出力される垂直アパーチャ補正信号を、加算器１３０４で加算することにより、ＣＣＤより入力された画像信号からアパーチャ補正の施された輝度信号を生成して出力する。
【０００５】
このように従来は、図１２に示すように輝度信号生成回路１３０１から出力される輝度信号に対して、水平アパーチャ補正信号生成回路１３０２で水平方向のアパーチャ補正を行い、垂直アパーチャ補正信号生成回路１３０３で垂直方向のアパーチャ補正を行うことで画像信号をアパーチャ補正するアパーチャ補正方法が一般に用いられていた。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来のアパーチャ補正方法では、水平方向の画像補正と垂直方向の画像補正のみを行っていたため、アパーチャ補正を強めようとすると、丸い被写体が角ばったり画像の輪郭がつき過ぎたりＳ／Ｎ比が悪くなったりするなど、不自然な画像を生成してしまうという問題があった。
【０００７】
また、回路規模の制約等により垂直方向のアパーチャ補正回路を少ないディレイラインで構成しなければならないため、垂直方向の補正に対して水平方向の補正を強調し過ぎる結果を招いてしまう。そのため、垂直方向の画像補正と水平方向の画像補正との均衡がとれず、不自然な画像を生成してしまうという問題があった。
【０００８】
また、輝度信号生成回路から出力される輝度信号に基づきアパーチャ補正を行っていたため、良好なアパーチャ補正特性を得ることができなかったり、アパーチャ補正特性を容易に制御できない等の問題があった。
【０００９】
本発明は、上述の問題を解決するために成されたものであり、アパーチャ補正等の画像補正を施しても、不自然な画像を生成することなく高画質な画像を生成できるようにすることを目的とする。
【００１０】
【課題を解決するための手段】
本発明に係る画像処理装置は、入力された画像信号の水平方向のアパーチャ補正に必要な第１の画像補正信号を生成する第１の画像補正信号生成手段と、前記画像信号の斜め方向のアパーチャ補正に必要な第２の画像補正信号を生成する第２の画像補正信号生成手段と、前記画像信号の垂直方向のアパーチャ補正に必要な第３の画像補正信号を生成する第３の画像補正信号生成手段と、前記画像信号と、前記第１、第２および第３の画像補正信号とを用いて、アパーチャ補正された輝度信号を生成する輝度信号生成手段とを備え、前記第１の画像補正信号生成手段は、前記画像信号から垂直方向の低周波成分を有する垂直低域信号を抽出する垂直低域信号抽出手段と、前記垂直低域信号から水平方向の高周波成分を有する第１の水平高域信号を抽出する第１の水平高域信号抽出手段と、前記第１の水平高域信号抽出手段と異なる周波数特性を有しており、前記垂直低域信号から水平方向の高周波成分を有する第２の水平高域信号を抽出する第２の水平高域信号抽出手段と、前記第１の水平高域信号の出力レベルおよびベースクリップレベルを調整する第１の調整手段と、前記第２の水平高域信号の出力レベルおよびベースクリップレベルを調整する第２の調整手段とを有し、前記第１の水平高域信号と前記第２の水平高域信号とを用いて、前記第１の画像補正信号を生成し、前記入力された画像信号は撮像手段により得られた信号であり、前記第１および第２の調整手段は、前記第１の水平高域信号抽出手段が低い周波数領域を幅広い領域で抽出し、前記第２の水平高域信号抽出手段が前記第１の水平高域信号抽出手段よりも高い周波数領域で狭く抽出するように前記出力レベルおよびベースクリップレベルを調整することにより、前記撮像手段のＳ／Ｎ比の特性に対応させることを特徴とする。
【００２０】
【発明の実施の形態】
以下に、本発明の一実施形態を図面に基づいて説明する。
図１は、本実施形態による画像処理装置の一構成例を示すブロック図である。図１において、１はイエロー、シアン、マゼンタ、グリーン等の色フィルタが配列されたＣＣＤ等の撮像素子であり、ＣＣＤ１の前段には撮像レンズ３０、光学ローパスフィルタ３１等が配置される。
【００２１】
２はＣＣＤ１から出力される画像信号をサンプリングし、そのゲインを調整する相関２重サンプリング・自動ゲイン制御回路（ＣＤＳ・ＡＧＣ回路）、３はＣＤＳ・ＡＧＣ回路２から出力されるアナログＣＣＤ信号をデジタルＣＣＤ信号に変換するＡ／Ｄ変換器である。４は減算器、乗算器等で構成されている補正回路であり、Ａ／Ｄ変換器３から出力されたデジタルＣＣＤ信号に対してオプティカルブラック補正やホワイトバランス補正を行う。５はメモリ等で構成されているディレイラインであり、補正回路４より信号線Ｌ３に出力される信号に対して６ライン分の遅延出力（Ｌ０〜Ｌ２、Ｌ１１〜Ｌ１３）をそれぞれ得ることができる。
【００２２】
６は補間回路であり、垂直７タップ、水平７タップ程度の２次元フィルタで構成され、ＣＣＤ１のそれぞれの色フィルタから出力される画像信号を補間処理して同時化する。７はマトリクス回路であり、補間回路６で補間処理が施された画像信号を色差信号もしくはＲＧＢ信号等の色信号に変換する。８は色抑圧回路であり、低輝度時や高輝度時には第２の抑圧制御信号Ｙｓ’に従って、マトリクス回路７から出力された色信号のゲインを下げることにより偽色の発生を抑圧する。９は色信号のガンマ変換を行う色ガンマ回路である。
【００２３】
１０は垂直ノッチ回路、１１は水平ノッチ回路であり、ＣＣＤ１の色フィルタで変調された画像信号から補正の施されていない輝度信号である輝度基準信号Ｙｈを生成する。垂直ノッチ回路１０および水平ノッチ回路１１は、ナイキスト周波数に零点を持った７タップのフィルタでそれぞれ構成されている。１２は輝度基準信号Ｙｈとアパーチャ補正信号Ｙａとを加算する加算器、１３は加算器１２でアパーチャ補正が施された輝度信号のガンマ変換を行う輝度ガンマ回路である。
【００２４】
１４は７タップのフィルタで構成される垂直ローパスフィルタ（ＬＰＦ）回路であり、画像信号の垂直低域成分を抽出する。１５は７タップのフィルタで構成される第１の水平バンドパスフィルタ（ＢＰＦ）回路、１６は１１タップのフィルタで構成される第２の水平ＢＰＦ回路であり、それぞれ画像信号の水平高域信号を抽出する。１７、１８は第１、第２のゲイン調整回路であり、それぞれ入力される画像信号に対してベースクリップレベルおよび出力ゲインの調整を行う。
【００２５】
ここで、上記１４〜１８の各ブロックは水平方向のアパーチャ補正信号を生成するブロックである。
【００２６】
１９は７タップのフィルタで構成される第１の垂直ＢＰＦ回路であり、画像信号の垂直高域信号を抽出する。２０は７タップのフィルタで構成される第３の水平ＢＰＦ回路であり、画像信号の水平高域信号を抽出する。２１は第３のゲイン調整回路であり、入力される画像信号に対してベースクリップレベルおよび出力ゲインの調整を行う。上記１９〜２１の各ブロックは斜め方向のアパーチャ補正信号を生成するブロックである。
【００２７】
２２は７タップのフィルタで構成される第２の垂直ＢＰＦ回路であり、画像信号の垂直高域信号を抽出する。２３は７タップのフィルタで構成される水平ＬＰＦ回路であり、画像信号の水平低域信号を抽出する。２４は第４のゲイン調整回路であり、入力される画像信号に対してベースクリップレベルおよび出力ゲインの調整を行う。上記２２〜２４の各ブロックは垂直方向のアパーチャ補正信号を生成するブロックである。
【００２８】
２５〜２７は加算器であり、第１および第２のゲイン調整回路１７、１８から出力される水平方向のアパーチャ補正信号と、第３のゲイン調整回路２１から出力される斜め方向のアパーチャ補正信号と、第４のゲイン調整回路２４から出力される垂直方向のアパーチャ補正信号とを加算する。２８はアパーチャ抑圧回路であり、低輝度時や高輝度時には第１の抑圧制御信号Ｙｓに従って、加算器２７から出力されたアパーチャ補正信号のゲインを下げることにより、アパーチャ補正の効果を抑圧する。２９はＬＰＦ回路で構成された抑圧制御信号生成回路であり、水平ノッチ回路１１より出力された輝度基準信号Ｙｈの低周波成分を抽出して、第１の抑圧制御信号Ｙｓおよび第２の抑圧制御信号Ｙｓ’を生成する。
【００２９】
図２は、図１中に示した垂直ＬＰＦ回路１４の詳細な構成を示す図である。
図２において、２０１〜２０９は加減算器であり、２１１〜２１９は除算器である。ここで、除算はすべて２の階乗分の１であるため、除算器２１１〜２１９はビットシフト回路により構成される。例えば、除算器２１１は入力された信号の各ビットを下位ビット側（右側）へ３ビットシフトすることで、上記入力された信号を１／８倍して出力する。また、加算器などの演算器の語長は、図１のＡ／Ｄ変換器３でアナログＣＣＤ信号からデジタルＣＣＤ信号に変換された画像データ間で演算が可能な語長である。例えば、デジタルＣＣＤ信号のデータ語長が１０〜１２ビット程度の場合は、それに見合った語長が確保される。
【００３０】
次に、図２に示した垂直ＬＰＦ回路１４の動作について説明する。
入力端子ＩＮ２０には図１の信号線Ｌ３が、入力端子ＩＮ２１には図１の信号線Ｌ２が、入力端子ＩＮ２２には図１の信号線Ｌ１が、入力端子ＩＮ２３には図１の信号線Ｌ０がそれぞれ接続される。また、入力端子ＩＮ２４には図１の信号線Ｌ１１が、入力端子ＩＮ２５には図１の信号線Ｌ１２が、入力端子ＩＮ２６には図１の信号線Ｌ１３がそれぞれ接続されている。そして、これらの信号線Ｌ０〜Ｌ３、Ｌ１１〜Ｌ１３を介して垂直ＬＰＦ回路１４に画像信号が供給される。
【００３１】
これらの信号線Ｌ０〜Ｌ３、Ｌ１１〜Ｌ１３より画像信号が垂直ＬＰＦ回路１４に入力されると、まずフィルタの対称性により、信号線Ｌ３を介して入力された画像信号と信号線Ｌ１３を介して入力された画像信号とが加算器２０１で加算される。また、信号線Ｌ２を介して入力された画像信号と信号線Ｌ１２を介して入力された画像信号とが加算器２０２で加算され、信号線Ｌ１を介して入力された画像信号と信号線Ｌ１１を介して入力された画像信号とが加算器２０３で加算される。
【００３２】
上記加算器２０１で加算された画像信号は、除算器２１１により右へ３ビットシフトすることで１／８倍されて出力される。除算器２１１より出力された画像信号は、減算器２０４を介して除算器２１６〜２１８に入力され、これらの除算器２１６〜２１８とその後段に接続された加算器２０５、２０６とにより乗加算演算が行われる。その結果として、除算器２１１の出力信号は、１１／１６（１／１６＋１／８＋１／２）倍されて加算器２０６から出力される。この加算器２０６の出力信号は、他の加算器２０７〜２０９を介して除算器２１９に入力され、ここで１／２倍の演算処理が行われた後、出力端子ＯＵＴ２０を介して出力される。
【００３３】
したがって、上記信号線Ｌ３、Ｌ１３を介して入力端子ＩＮ２０またはＩＮ２６より垂直ＬＰＦ回路１４に入力された画像信号は、垂直ＬＰＦ回路１４で１１／２５６（（１／８）×（１１／１６）×（１／２））倍されて、出力端子ＯＵＴ２０を介して出力される。
【００３４】
また、上記加算器２０２で加算された画像信号は、除算器２１３で１／４倍され、さらに除算器２１９で１／２倍されて出力端子ＯＵＴ２０を介して出力される。したがって、上記信号線Ｌ２、Ｌ１２を介して入力端子ＩＮ２１またはＩＮ２５より垂直ＬＰＦ回路１４に入力された画像信号は、垂直ＬＰＦ回路１４で３２／２５６（（１／４）×（１／２））倍されて、出力端子ＯＵＴ２０を介して出力される。
【００３５】
また、加算器２０３で加算された画像信号は、除算器２１２および除算器２１４に入力される。除算器２１２に入力された画像信号はここで１／８倍された後、減算器２０４でマイナスに符号反転され、減算器２０４から出力される。減算器２０４の出力信号は除算器２１６〜２１８に入力され、これらの除算器２１６〜２１８とその後段に接続された加算器２０５、２０６とにより乗加算演算が行われる。その結果として、除算器２１２の出力信号は１１／１６倍されて加算器２０６から出力され、加算器２０７を介して加算器２０８に入力される。一方、除算器２１４に入力された画像信号はここで１／２倍されて、加算器２０８に入力される。加算器２０８では、加算器２０７の出力信号と除算器２１４の出力信号とを加算する。
【００３６】
よって、加算器２０３の出力信号は１０６／２５６（（１／８）×（−１）×（１１／１６）＋１／２）倍され、加算器２０８から出力される。加算器２０８の出力信号は加算器２０９を介して除算器２１９に入力され、ここで１／２倍されて出力端子ＯＵＴ２０を介して出力される。したがって、上記信号線Ｌ１、Ｌ１１を介して入力端子ＩＮ２２またはＩＮ２４より垂直ＬＰＦ回路１４に入力された画像信号は、垂直ＬＰＦ回路１４で５３／２５６倍されて、出力端子ＯＵＴ２０を介して出力される。
【００３７】
また、信号線Ｌ０を介して入力端子ＩＮ２３より垂直ＬＰＦ回路１４に入力された画像信号は、除算器２１５および２１９でそれぞれ１／２倍され、その結果６４／２５６倍となり出力端子ＯＵＴ２０を介して出力される。したがって、垂直ＬＰＦ回路１４のフィルタ係数は〔１１ ３２ ５３ ６４ ５３ ３２ １１〕／２５６となる。よって、この垂直ＬＰＦ回路１４は、周波数が０Ｈｚ、すなわち直流成分でゲインが１となり、周波数が増加するとともにゲインが減少するような図７に示す周波数特性を持つＬＰＦ回路を構成する。なお、図７については後述する。
【００３８】
図３は、図１中に示した第１の水平ＢＰＦ回路１５の詳細な構成を示す図である。なお、第３の水平ＢＰＦ回路２０の構成もこれと同様である。
図３において、３０１〜３０６は遅延素子であり、フリップフロップ（ＦＦ）等で構成される。３０７〜３１０は加減算器であり、３１１〜３１３は除算器である。ここで、図２に示した垂直ＬＰＦ回路１４と同じく、除算器３１１〜３１３はビットシフト回路により構成される。また、加算器などの演算器の語長は、図１のＡ／Ｄ変換器３で変換された画像データ間で演算が可能な語長である。
【００３９】
次に、図３に示した第１の水平ＢＰＦ回路１５の動作について説明する。
入力端子ＩＮ３０を介して第１の水平ＢＰＦ回路１５に入力された信号は、遅延素子３０１および加算器３０７に入力される。遅延素子３０１に入力された信号は、ここで所定時間遅延され、その出力信号は遅延素子３０２〜３０４で更に遅延される。そして、遅延素子３０２の出力信号は減算器３０８に入力され、遅延素子３０４の出力信号は加算器３０７に入力される。
【００４０】
加算器３０７は、入力端子ＩＮ３０を介して第１の水平ＢＰＦ回路１５に入力された信号と遅延素子３０４の出力信号との加算演算を行い、その結果を除算器３１１に出力する。加算器３０７の出力信号は、除算器３１１で１／２倍され、減算器３０８に入力される。そして、減算器３０８は遅延素子３０２の出力信号から除算器３１１の出力信号を減算する。したがって、減算器３０８の出力信号は、フィルタ係数〔−１ ０ ２ ０ −１〕／２で表される周波数特性を持つフィルタ出力となる。
【００４１】
上記減算器３０８の出力信号は、遅延素子３０５および加算器３０９に入力される。遅延素子３０５に入力された信号は、ここで所定時間遅延され、その出力信号は遅延素子３０６および減算器３１０に入力される。遅延素子３０６に入力された信号は、ここで更に遅延され、その出力信号は加算器３０９に入力される。
【００４２】
一方、上記加算器３０８から加算器３０９に入力された信号は、遅延素子３０６の出力信号と加算演算される。この加算器３０９の出力信号は、除算器３１２に入力され、１／２倍されて減算器３１０に入力される。そして、減算器３１０は遅延素子３０５の出力信号から除算器３１２の出力信号を減算する。したがって、遅延素子３０５、３０６と加減算器３０９、３１０と除算器３１２とで構成されるフィルタは、フィルタ係数〔−１ ２ −１〕／２で表される周波数特性を持つ。上記減算器３１０の出力信号は除算器３１３に入力され、ここで１／４倍されて出力端子ＯＵＴ３０を介して出力される。
【００４３】
また、入力端子ＩＮ３０から減算器３１０の出力までのフィルタ係数は、入力端子ＩＮ３０から減算器３０８の出力までの前段のフィルタと、減算器３０８の出力から減算器３１０の出力までの後段のフィルタとのコンボリューション（畳込み）で求められ、〔１ −２ −１ ４ −１ −２ １〕／２となる。したがって、第１の水平ＢＰＦ回路１５は、そのフィルタ係数が〔１ −２ −１ ４ −１ −２ １〕／８となり、後述する図８（ａ）のような周波数特性を持つＢＰＦ回路を構成する。
【００４４】
図４は、図１中に示した第２の水平ＢＰＦ回路１６の詳細な構成を示す図である。
図４において、４０１〜４１０は遅延素子であり、フリップフロップ（ＦＦ）等で構成される。４１１〜４１９は加減算器であり、４２０〜４２４は除算器である。ここで、除算器４２０〜４２４はビットシフト回路により構成される。また、加算器などの演算器の語長は、図１のＡ／Ｄ変換器３で変換された画像データ間で演算が可能な語長である。
【００４５】
次に、図４に示した第２の水平ＢＰＦ回路１６の動作について説明する。
図４において、遅延素子４０１〜４０４、加減算器４１１、４１２および除算器４２０で構成されるフィルタは、図３に示す第１の水平ＢＰＦ回路１５の前段のフィルタと同じ構成である。したがって、減算器４１２の出力信号は、フィルタ係数〔−１ ０ ２ ０ −１〕／２で表される周波数特性を持つフィルタ出力となる。
【００４６】
上記減算器４１２の出力信号は、遅延素子４０５および加算器４１３に入力される。遅延素子４０５に入力された信号は、ここで所定時間遅延され、その出力信号は遅延素子４０６〜４１０で更に遅延される。遅延素子４０５〜４１０の出力信号は、フィルタの対称性により加算器４１３〜４１５でそれぞれ加算される。すなわち、減算器４１２の出力信号と遅延素子４１０の出力信号とを加算器４１３で加算し、遅延素子４０５の出力信号と遅延素子４０９の出力信号とを加算器４１４で加算する。また、遅延素子４０６の出力信号と遅延素子４０８の出力信号とを加算器４１５で加算する。
【００４７】
上記加算器４１３の出力信号は、除算器４２２に入力されて１／８倍され、減算器４１６に入力される。そして、この除算器４２２の出力信号は、減算器４１６でマイナスに符号反転された後、加減算器４１７、４１９を介して除算器４２４に与えられ、ここで１／２倍される。これにより、上記加算器４１３の出力信号は、出力端子ＯＵＴ４０を介して−１／１６倍で出力される。
また、上記加算器４１４の出力信号は、除算器４２１に入力されて１／２倍され、更に除算器４２４で１／２倍される。これにより、加算器４１４の出力信号は、出力端子ＯＵＴ４０を介して４／１６倍で出力される。
【００４８】
また、上記加算器４１５の出力信号は、減算器４１７に入力されてマイナスに符号反転された後、加算器４１９を介して除算器４２４に入力され、ここで１／２倍される。これにより、加算器４１５の出力信号は、出力端子ＯＵＴ４０を介して−８／１６倍で出力される。
また、上記遅延素子４０７の出力信号は、加算器４１８および除算器４２３に入力されて演算処理が施され、５／４倍されて加算器４１８から出力される。この加算器４１８の出力信号は、加算器４１９を介して除算器４２４に与えられ、ここで１／２倍される。これにより、遅延素子４０７の出力信号は出力端子ＯＵＴ４０を介して１０／１６倍で出力される。
【００４９】
したがって、減算器４１２の出力から除算器４２４の出力までの後段のフィルタは、フィルタ係数〔−１ ４ −８ １０ −８ ４ −１〕／１６で表されるフィルタの周波数特性を持つ。
【００５０】
また、この第２の水平ＢＰＦ回路１６全体のフィルタ係数は、入力端子ＩＮ４０から減算器４１２の出力までの前段のフィルタと、減算器４１２の出力から出力端子ＯＵＴ４０までの後段のフィルタとのコンボリューション（畳込み）で求められ、〔１ −４ ６ −２ −７ １２ −７ −２ ６ −４ １〕／３２となる。このフィルタ係数で表される第２のフィルタ回路１６は、図８（ｂ）に示すような周波数特性を持つＢＰＦ回路となる。
【００５１】
図５は、図１中に示した第１の垂直ＢＰＦ回路１９の詳細な構成を示す図である。なお、第２の垂直ＢＰＦ回路２２の構成もこれと同様である。
図５において、５０１〜５０６は加減算器であり、５０７〜５１０は除算器である。ここで、除算器５０７〜５１０はビットシフト回路により構成される。また、加算器などの演算器の語長は、図１のＡ／Ｄ変換器３で変換された画像データ間で演算が可能な語長である。
【００５２】
次に、図５に示した第１の垂直ＢＰＦ回路１９の動作について説明する。
入力端子ＩＮ５０には図１の信号線Ｌ３が、入力端子ＩＮ５１には図１の信号線Ｌ２が、入力端子ＩＮ５２には図１の信号線Ｌ１が、入力端子ＩＮ５３には図１の信号線Ｌ０がそれぞれ接続される。また、入力端子ＩＮ５４には図１の信号線Ｌ１１が、入力端子ＩＮ５５には図１の信号線Ｌ１２が、入力端子ＩＮ５６には図１の信号線Ｌ１３がそれぞれ接続されている。そして、これらの信号線Ｌ０〜Ｌ３、Ｌ１１〜Ｌ１３を介して第１の垂直ＢＰＦ回路１９に画像信号が供給される。
【００５３】
これらの信号線Ｌ０〜Ｌ３、Ｌ１１〜Ｌ１３より画像信号が第１の垂直ＢＰＦ回路１９に入力されると、まずフィルタの対称性により、信号線Ｌ３を介して入力された画像信号と信号線Ｌ１３を介して入力された画像信号とが加算器５０１で加算される。また、信号線Ｌ２を介して入力された画像信号と信号線Ｌ１２を介して入力された画像信号とが加算器５０２で加算され、信号線Ｌ１を介して入力された画像信号と信号線Ｌ１１を介して入力された画像信号とが加算器５０３で加算される。
【００５４】
上記加算器５０１で加算された画像信号は、除算器５０７に入力されて１／４倍される。さらに、除算器５０７の出力信号は、加算器５０４、５０６を介して除算器５１０に入力され、ここで１／２倍される。これにより、上記信号線Ｌ３、Ｌ１３を介して入力端子ＩＮ５０またはＩＮ５６より第１の垂直ＢＰＦ回路１９に入力された画像信号は、第１の垂直ＢＰＦ回路１９で１／８倍されて、出力端子ＯＵＴ５０を介して出力される。
【００５５】
また、上記加算器５０２の出力信号は、除算器５０９に入力されて１／２倍される。この除算器５０９の出力信号は、減算器５０５に入力されてマイナスに符号反転された後、加算器５０６を介して除算器５１０に入力され、１／２倍される。これにより、上記信号線Ｌ２、Ｌ１２を介して入力端子ＩＮ５１またはＩＮ５５より第１の垂直ＢＰＦ回路１９に入力された画像信号は、第１の垂直ＢＰＦ回路１９で−２／８倍されて、出力端子ＯＵＴ５０を介して出力される。
【００５６】
また、上記加算器５０３の出力信号は、除算器５０８に入力されて１／２倍される。この除算器５０８の出力信号は、減算器５０４に入力されてマイナスに符号反転された後、加算器５０６を介して除算器５１０に入力され、１／２倍される。これにより、上記信号線Ｌ１、Ｌ１１を介して入力端子ＩＮ５２またはＩＮ５４より第１の垂直ＢＰＦ回路１９に入力された画像信号は、第１の垂直ＢＰＦ回路１９で−１／８倍されて、出力端子ＯＵＴ５０を介して出力される。
また、上記信号線Ｌ０を介して入力端子ＩＮ５３より第１の垂直ＢＰＦ回路１９に入力された画像信号は、除算器５１０で１／２倍、すなわち４／８倍されて出力端子ＯＵＴ５０を介して出力される。
【００５７】
したがって、第１の垂直ＢＰＦ回路１９は、そのフィルタ係数が〔１ −２ −１ ４ −１ −２ １〕／８となり、後述する図８（ａ）のような周波数特性を持つＢＰＦ回路を構成する。
【００５８】
図６は、図１中に示した水平ＬＰＦ回路２３の詳細な構成を示す図である。
図６において、６０１〜６０６は遅延素子であり、フリップフロップ（ＦＦ）等で構成される。６０７〜６１５は加減算器であり、６１６〜６２３は除算器である。ここで、除算器６１６〜６２３はビットシフト回路により構成される。また、加算器などの演算器の語長は、図１のＡ／Ｄ変換器３で変換された画像データ間で演算が可能な語長である。
【００５９】
次に、図６に示した水平ＬＰＦ回路２３の動作について説明する。
入力端子ＩＮ６０を介して水平ＬＰＦ回路２３に入力された信号は、遅延素子６０１および加算器６０７に入力される。遅延素子６０１に入力された信号は、ここで所定時間遅延され、その出力信号は遅延素子６０２〜６０４で更に遅延される。これら遅延素子６０１〜６０４の各出力信号は、フィルタの対称性により加算器６０７、６０８でそれぞれ加算される。すなわち、入力端子ＩＮ６０を介して入力された信号と遅延素子６０４の出力信号とを加算器６０７で加算し、遅延素子６０１の出力信号と遅延素子６０３の出力信号とを加算器６０８で加算する。
【００６０】
上記加算器６０７の出力信号は、除算器６１６に入力されて１／２倍され、更に除算器６１７で１／２倍される。これにより、加算器６０７の出力信号は１／４倍され、除算器６１７から出力される。また、加算器６０８の出力信号は、加算器６０９、６１０を介して除算器６１７に入力されて１／２倍、すなわち２／４倍されて除算器６１７から出力される。同様に、遅延素子６０２の出力信号も、２／４倍されて除算器６１７から出力される。したがって、入力端子ＩＮ６０から除算器６１７の出力までの前段のフィルタは、フィルタ係数〔１ ２ ２ ２ １〕／４で表されるフィルタの周波数特性を持つ。
【００６１】
上記除算器６１７の出力信号は、遅延素子６０５および加算器６１１に入力される。遅延素子６０５に入力された信号は、ここで所定時間遅延され、その出力信号は遅延素子６０６および除算器６２１、６２２に入力される。遅延素子６０６に入力されて更に遅延された信号は、加算器６１１に入力される。
【００６２】
加算器６１１は、除算器６１７の出力信号と遅延素子６０６の出力信号との加算を行い、その演算結果を除算器６１８〜６２０に入力する。除算器６１８〜６２０に入力された信号は、これら除算器６１８〜６２０とその後段に接続された加算器６１２、６１３とにより演算され、１１／１６倍されて加算器６１３から出力される。この加算器６１３の出力信号は、加算器６１５を介して除算器６２３に入力され、ここで１／４倍されて出力される。これにより、上記加算器６１１の出力信号は、１１／６４倍されて出力端子ＯＵＴ６０を介して出力される。
【００６３】
また、上記除算器６２１、６２２に入力された遅延素子６０５の出力信号は、これら除算器６２１、６２２とその後段に接続された加算器６１４とにより５／８倍され、加算器６１４から出力される。この加算器６１４の出力信号は、除算器６２３で１／４倍されて出力される。これにより、上記遅延素子６０５の出力信号は、１０／６４倍されて出力端子ＯＵＴ６０を介して出力される。
【００６４】
したがって、除算器６１７の出力から出力端子ＯＵＴ６０までの後段のフィルタは、フィルタ係数〔１１ １０ １１〕／６４で表されるフィルタの周波数特性を持つ。
また、この水平ＬＰＦ回路２３全体のフィルタ係数は、入力端子ＩＮ６０から除算器６１７の出力までの前段のフィルタと、除算器６１７の出力から出力端子ＯＵＴ６０までの後段のフィルタとのコンボリューション（畳込み）で求められ、〔１１ ３２ ５３ ６４ ５３ ３２ １１〕／２５６となる。このフィルタ係数で表されるフィルタは、周波数が０Ｈｚ、すなわち直流成分でゲインが１となり、周波数が増加するとともにゲインが減少するような図７に示す周波数特性を持つＬＰＦ回路となる。
【００６５】
図７は、ＬＰＦ回路の周波数特性を示す図である。
図７において、縦軸はゲインを示し、横軸は入力される信号の周波数を示す。また、Ｆｎはナイキスト周波数である。この図７に示すＬＰＦ回路の周波数特性では、入力される信号の周波数が０Ｈｚ、すなわち直流成分でゲインが１となり、周波数が大きくなるとともにゲインは減少する。
【００６６】
図８は、ＢＰＦ回路の周波数特性を示す図である。
図８において、縦軸はゲインを示し、横軸は入力される信号の周波数を示す。また、Ｆｎはナイキスト周波数である。
図８（ａ）は、比較的低い周波数で最大ゲインが得られるＢＰＦ回路の周波数特性であり、図８（ｂ）は、図８（ａ）より高い周波数で最大ゲインが得られるＢＰＦ回路の周波数特性である。また、図８（ｃ）は、図８（ａ）に示される周波数特性と図８（ｂ）に示される周波数特性とを平均した場合の周波数特性である。
【００６７】
図９は、図１中に示した第１のゲイン調整回路１７の動作を示すフローチャートである。
図９において、ステップＳ９０３、Ｓ９０６中に示すａ、ｂおよびステップＳ９０２、Ｓ９０４中に示すｃは係数レジスタに設定された係数値であり、ＣＰＵ等により自由に設定することができる。なお、第２〜第４のゲイン調整回路１８、２１、２４の動作もこれと同様であるが、各係数値ａ、ｂ、ｃはそれぞれのゲイン調整回路１８、２１、２４で独立に設定することができる。
【００６８】
ステップＳ９０１で信号Ｘが入力されると、ステップＳ９０２で、この入力信号Ｘの値が係数値ｃの符号を反転した値−ｃより小さいかどうかを判断する。入力信号Ｘが符号反転係数値−ｃより小さいときは、ステップＳ９０３に進む。ステップＳ９０３で第１のゲイン調整回路１７は、Ｙ＝ａＸ＋ｂで示される信号Ｙを計算して出力する。
【００６９】
一方、入力信号Ｘの値が符号反転係数値−ｃより小さくないときは、ステップＳ９０４に進み、入力信号Ｘの値が係数値ｃ以下かどうかを更に判断する。入力信号Ｘの値が係数値ｃ以下のときは、ステップＳ９０５に進み、第１のゲイン調整回路１７は信号Ｙ＝０を出力する。また、入力信号Ｘの値が係数値ｃ以下でないときは、ステップＳ９０６に進み、第１のゲイン調整回路１７はＹ＝ａＸ−ｂで示される信号Ｙを計算して出力する。
【００７０】
すなわち、第１のゲイン調整回路１７では、入力信号Ｘの値が符号反転係数値−ｃより小さいならａＸ＋ｂで与えられる値の信号Ｙを出力する。また、入力信号Ｘの値が符号反転係数値−ｃより大きく係数値ｃ以下であるなら、第１のゲイン調整回路１７は０を出力し、入力信号Ｘの値が係数値ｃより大きいなら第１のゲイン調整回路１７はａＸ−ｂで与えられる値の信号Ｙを出力する。
【００７１】
図１０は、図１中に示した第１のゲイン調整回路１７の入出力特性の一例を示す図である。
図１０において、縦軸は第１のゲイン調整回路１７の出力Ｙを示し、横軸は第１のゲイン調整回路１７への入力Ｘを示す。ここで、係数値ａ、ｂ、ｃの関係はｃ＝ｂ／ａである。入力信号Ｘの値が−ｂ／ａより小さいかあるいはｂ／ａより大きいとき、入力信号Ｘの値が大きくなるとともに出力信号Ｙの値は大きくなるような比例関係を示す。また、入力信号Ｘの値が−ｂ／ａより大きくｂ／ａより小さいときには、入力信号Ｘの値に関わらず出力信号Ｙの値は０となる。
【００７２】
次に、図１に示した画像処理装置の動作について説明する。
撮像レンズ３０、光学ローパスフィルタ３１を通してＣＣＤ１により被写体が撮像され、読み出されたアナログＣＣＤ信号は、ＣＤＳ・ＡＧＣ回路２によってサンプリングおよびゲイン調整が施され、Ａ／Ｄ変換器３でデジタルＣＣＤ信号に変換される。
【００７３】
上記デジタルＣＣＤ信号は、補正回路４においてオプティカルブラック補正（黒バランス補正）が施される。さらに、光源およびＣＣＤ個体差に基づいた係数を乗算することによりホワイトバランス補正が施される。
上記補正回路４で補正が施されたデジタルＣＣＤ信号は、ディレイライン５に入力される。ディレイライン５は、入力されたデジタルＣＣＤ信号を順次遅延して６本の信号線Ｌ０〜Ｌ２、Ｌ１１〜Ｌ１３に出力する。これにより、補正回路４自身の出力とディレイライン５の出力とを合わせて合計７ライン分（Ｌ０〜Ｌ３、Ｌ１１〜Ｌ１３）のデジタルＣＣＤ信号を得ることができる。これら７ライン分のデジタルＣＣＤ信号は、補間回路６、垂直ノッチ回路１０、垂直ＬＰＦ回路１４、第１の垂直ＢＰＦ回路１９および第２の垂直ＢＰＦ回路２２に入力され、フィルタリング処理される。
【００７４】
補間回路６に入力されたデジタルＣＣＤ信号は、ここで補間処理が施される。補間処理が施されたデジタルＣＣＤ信号は、マトリクス回路７により色差信号もしくはＲＧＢ信号等の色信号に変換される。そして、マトリクス回路７から出力された色信号は、第２の抑圧制御信号Ｙｓ’に従い、色抑圧回路８で偽色の発生が抑圧された後、色ガンマ回路９でガンマ変換されることにより、色信号ＵＶが生成される。
【００７５】
また、垂直ノッチ回路１０に入力されたデジタルＣＣＤ信号は、水平ノッチ回路１１とともに垂直方向および水平方向のナイキスト周波数成分がノッチされ、輝度の基準信号となる輝度基準信号Ｙｈに変換される。
【００７６】
また、垂直ＬＰＦ回路１４に入力されたデジタルＣＣＤ信号は、図７に示されるような周波数特性を持つフィルタ処理によって垂直方向の低周波成分が抽出される。そして、この垂直ＬＰＦ回路１４の後段に接続された第１の水平ＢＰＦ回路１５および第２の水平ＢＰＦ回路１６により、それぞれ図８（ａ）および（ｂ）に示される周波数特性に従い、垂直方向の低周波成分のみとなったデジタルＣＣＤ信号から水平方向の高周波成分が抽出される。
【００７７】
これにより、垂直方向の低周波成分でありかつ水平方向の高周波成分のデータが得られる。このデータは、第１および第２のゲイン調整回路１７、１８でそれぞれの係数値ａ、ｂに基づいてゲイン調整され、第１の水平方向のアパーチャ補正信号および第２の水平方向のアパーチャ補正信号として出力される。
【００７８】
また、第１の垂直ＢＰＦ回路１９に入力されたデジタルＣＣＤ信号は、図８（ａ）に示される周波数特性を持つフィルタ処理によって垂直方向の高周波成分が抽出される。そして、この第１の垂直ＢＰＦ回路１９の後段に接続された第３の水平ＢＰＦ回路２０により、図８（ａ）に示す周波数特性に従い、垂直方向の高周波成分のみとなったデジタルＣＣＤ信号から水平方向の高周波成分が抽出される。これにより、垂直方向の高周波成分でありかつ水平方向の高周波成分のデータが得られる。このデータは、第３のゲイン調整回路２１で係数値ａ、ｂに基づいてゲイン調整され、斜め方向のアパーチャ補正信号として出力される。
【００７９】
また、第２の垂直ＢＰＦ回路２２に入力されたデジタルＣＣＤ信号は、図８（ａ）に示される周波数特性を持つフィルタ処理によって垂直方向の高周波成分が抽出される。そして、この第２の垂直ＢＰＦ回路２２の後段に接続された水平ＬＰＦ回路２３により、図７に示す周波数特性に従い、垂直方向の高周波成分のみとなったデジタルＣＣＤ信号から水平方向の低周波成分が抽出される。これにより、垂直方向の高周波成分でありかつ水平方向の低周波成分のデータが得られる。このデータは、第４のゲイン調整回路２４で係数値ａ、ｂに基づいてゲイン調整され、垂直方向のアパーチャ補正信号として出力される。
【００８０】
上記第１および第２のゲイン調整回路１７、１８から出力された第１および第２の水平方向のアパーチャ補正信号と、第３のゲイン調整回路２１から出力された斜め方向のアパーチャ補正信号と、第４のゲイン調整回路２４から出力された垂直方向のアパーチャ補正信号は、加算器２５〜２７で加算されて出力される。その出力されるアパーチャ補正信号の２次元周波数特性は、後述する図１１に示すようになる。
【００８１】
加算器２７より出力されるアパーチャ補正信号は、低輝度時および高輝度時には、第１の抑圧制御信号Ｙｓに従って、アパーチャ抑圧回路２８で抑圧され、アパーチャ補正信号Ｙａとして出力される。そして、このアパーチャ補正信号Ｙａと、垂直ノッチ回路１０および水平ノッチ回路１１により変換された輝度基準信号Ｙｈとが加算器１２で加算される。その演算結果として出力される信号が輝度ガンマ回路１３でガンマ変換されることにより、アパーチャ補正の施された輝度信号Ｙが得られる。
以上により、ＣＣＤ１により読み出されたアナログＣＣＤ信号からデジタルのＹＵＶ画像信号を生成することができる。
【００８２】
図１１は、本実施形態によるアパーチャ補正信号の２次元周波数特性の一例を示す図である。
図１１において、Ｘ軸は水平周波数を示し、Ｙ軸は垂直周波数を示し、Ｚ軸はゲインを示す。また、ＦｎＨは水平ナイキスト周波数であり、ＦｎＶは垂直ナイキスト周波数である。Ｐ１は水平方向のアパーチャ補正信号のピーク、Ｐ２は垂直方向のアパーチャ補正信号のピーク、Ｐ３は斜め方向のアパーチャ補正信号のピークである。
【００８３】
水平方向のアパーチャ補正信号のピークＰ１と斜め方向のアパーチャ補正信号のピークＰ３との間の谷は、垂直ＬＰＦ回路１４の周波数特性によるものであり、垂直ＬＰＦ回路１４の周波数特性をなだらかにすることで滑らかな周波数特性に改善することができる。同様に、垂直方向のアパーチャ補正信号のピークＰ２と斜め方向のアパーチャ補正信号のピークＰ３との間の谷は、水平ＬＰＦ回路２３の周波数特性によるものであり、水平ＬＰＦ回路２３の周波数特性をなだらかにすることで滑らかな周波数特性に改善することができる。
また、斜め方向のアパーチャ補正信号のピークＰ３をわずかに低くすることで、高周波領域で滑らかなより円に近い２次元周波数特性を得ることができる。
【００８４】
以上詳しく説明したように、本実施形態によれば、第１のアパーチャ補正手段１４〜１８で画像信号の垂直低域成分および水平高域成分を抽出して水平方向のアパーチャ補正信号を生成し、第２のアパーチャ補正手段２２〜２４で画像信号の垂直高域成分および水平低域成分を抽出して垂直方向のアパーチャ補正信号を生成するようにする。さらに、第３のアパーチャ補正手段１９〜２１で画像信号の垂直高域成分および水平高域成分を抽出して斜め方向のアパーチャ補正信号を生成するようにしている。
【００８５】
これにより、水平方向および垂直方向のアパーチャ補正のみでは補正しにくかった垂直高域成分かつ水平高域成分にもアパーチャ補正信号が生成され、図１１に示されるような２次元周波数特性のアパーチャ補正信号を得ることができる。これにより、丸い被写体が角ばって強調されるなどの不自然な画像を生成することなく、高画質な画像を生成することができるようになる。
【００８６】
また、本実施形態では、垂直ノッチ回路１０および水平ノッチ回路１１により輝度基準信号を生成する処理と、アパーチャ補正手段１４〜２４によりアパーチャ補正信号を生成する処理とを並列に行うとともに、第１〜第３のそれぞれのアパーチャ補正手段の出力ゲインおよびベースクリップレベルを第１〜第４のゲイン調整回路１７、１８、２１、２４で独立に制御してアパーチャ補正を行うようにしている。これにより、輝度信号に基づきアパーチャ補正を行っていた従来と比べて、アパーチャ補正特性を容易に制御することができるとともに、各方向にバランスのとれたより良好なアパーチャ補正特性を得ることができる。
【００８７】
また、第１のアパーチャ補正手段１４〜１８においては、図８（ａ）（ｂ）のように異なる周波数特性を持った第２の抽出手段１５および第３の抽出手段１６によって、画像信号の水平高域成分を抽出するようにし、さらに、第１および第２のゲイン調整回路１７、１８では係数値ａ、ｂをそれぞれ独立に設定できるようにしている。
【００８８】
これにより、第１のアパーチャ補正手段１４〜１８から出力される水平方向のアパーチャ補正信号の周波数特性をより細かく制御することができ、垂直アパーチャ補正信号とのバランスのとれたアパーチャ補正を行うことができる。よって、不自然な画像が生成されないようにすることができる。
【００８９】
例えば、第１および第２のゲイン調整回路１７、１８の各係数値ａをともに０．５に設定すると、これらのゲイン調整回路１７、１８の出力信号を加算する加算器２５での加算結果は、第１の水平ＢＰＦ回路１５の出力信号と第２の水平ＢＰＦ回路１６の出力信号との平均となり、その周波数特性は図８（ｃ）のようになる。また、上記第１および第２のゲイン調整回路１７、１８の各係数値ａをそれぞれ適宜設定することで、水平方向のアパーチャ補正信号の周波数特性として、図８（ａ）と図８（ｂ）との間の任意の周波数に周波数ピークを設定することができる。
【００９０】
また、上記第１および第２のゲイン調整回路１７、１８の各係数値ｂをそれぞれ適宜設定することも可能である。例えば、第１の水平ＢＰＦ回路１５に接続された第１のゲイン調整回路１７の係数値ｂよりも、第２の水平ＢＰＦ回路１６に接続された第２のゲイン調整回路１８の係数値ｂに大きな値を設定する。これにより、入力信号レベルの絶対値が小さい領域での出力信号レベルは０となり、入力信号レベルの絶対値がある一定の大きさ以上にならないと出力が得られないため、第１および第２のゲイン調整回路１７、１８の出力信号は、それぞれ前段に接続されているフィルタ回路で、ある一定のゲインが得られた周波数領域の信号となる。例えば、図８（ｂ）で示される周波数特性の第２の水平ＢＰＦ回路１６では、最大ゲインが得られるピーク近傍の周波数領域の信号は出力されるが、フィルタ回路によってほとんど遮断される周波数領域の信号は出力信号レベルが０固定となる。このように、第１および第２のゲイン調整回路１７、１８の各係数値ｂを設定することで、所望の周波数領域の信号のみ出力できるようになる。
【００９１】
さらに、第１のゲイン調整回路１７の係数値ｂよりも第２のゲイン調整回路１８の係数値ｂに大きな値を設定した場合には、第１のゲイン調整回路１７の前段に接続された第１の水平ＢＰＦ回路１５では比較的低い周波数領域を幅広い領域で抽出し、第２のゲイン調整回路１８の前段に接続された第２の水平ＢＰＦ回路１６では第１の水平ＢＰＦ回路１５より高い周波数領域で狭く抽出することで、ＣＣＤ１やアナログ系のＳ／Ｎ等に対応することができ、さらにより高周波領域までノイズを強調せずにアパーチャ補正を行うことができる。
【００９２】
また、第３のアパーチャ補正手段１９〜２１においては、第３のゲイン調整回路２１より出力される斜め方向のアパーチャ補正信号の符号を反転することで、色フィルタの輝度へのもれ込みを軽減することができる。
【００９３】
また、第１の水平ＢＰＦ回路１５と第２の水平ＢＰＦ回路１６とで回路の一部を共通化することで、回路規模を削減することができる。さらに、フィルタの対称性により垂直ノッチ回路１０、垂直ＬＰＦ回路１４、第１および第２の垂直ＢＰＦ回路１９、２２が備える各垂直フィルタの初段の加算器を共通化することもでき、回路規模を削減することができる。
【００９４】
なお、上記実施形態では、Ａ／Ｄ変換器３によりアナログＣＣＤ信号から変換され出力されたデジタルＣＣＤ信号を補正回路４に直接入力しているが、Ａ／Ｄ変換器３と補正回路４との間にＤＲＡＭ等のメモリを設けてバッファリングしても良い。
【００９５】
また、上記実施形態では図示していないが、各フィルタのタップ数の違いにより発生する遅延差は、それぞれの回路において吸収され、信号は同時化されている。また、上記実施形態では各フィルタの特性は固定としたが、レジスタおよびセレクタ等を用いて変更可能なようにしても良い。
【００９６】
なお、以上説明した実施形態では、２次元的な歪としてアパーチャ歪に対する画像補正について示したが、本発明はアパーチャ補正に限定されるものではなく、２次元的な歪に対して画像補正を行うものであれば何れにも適用できるものである。
【００９７】
なお、以上説明した実施形態では、水平方向のアパーチャ補正信号を生成する第１の補正手段で異なる周波数特性に基づき画像信号中から所望の周波数成分を抽出する複数の信号抽出手段を用いているが、水平方向のアパーチャ補正信号を生成する第１の補正手段に限られるものではなく、垂直方向および斜め方向のアパーチャ補正信号を生成する第２および第３の補正手段の何れかで複数の信号抽出手段を用いても良い。また、第１〜第３の補正手段の中の複数の補正手段が、それぞれ複数の信号抽出手段を用いてももちろん良い。
【００９８】
また、本実施形態のアパーチャ補正回路を備えた画像処理装置は、複数の機器（例えば、ホストコンピュータ、インタフェース機器、リーダ、プリンタ等）から構成されるシステムに適用しても１つの機器（例えば、複写機、ファクシミリ装置）からなる装置に適用しても良い。
【００９９】
また、上述した実施形態の機能を実現するべく各種のデバイスを動作させるように、該各種デバイスと接続された装置あるいはシステム内のコンピュータに対し、上記実施形態の機能を実現するためのソフトウェアのプログラムコードを供給し、そのシステムあるいは装置のコンピュータ（ＣＰＵあるいはＭＰＵ）に格納されたプログラムに従って上記各種デバイスを動作させることによって実施したものも、本発明の範疇に含まれる。
【０１００】
また、この場合、上記ソフトウェアのプログラムコード自体が上述した実施形態の機能を実現することになり、そのプログラムコード自体、およびそのプログラムコードをコンピュータに供給するための手段、例えばかかるプログラムコードを格納した記録媒体は本発明を構成する。かかるプログラムコードを記憶する記録媒体としては、例えばフロッピーディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。
【０１０１】
また、コンピュータが供給されたプログラムコードを実行することにより、上述の実施形態の機能が実現されるだけでなく、そのプログラムコードがコンピュータにおいて稼働しているＯＳ（オペレーティングシステム）あるいは他のアプリケーションソフト等と共同して上述の実施形態の機能が実現される場合にもかかるプログラムコードは本発明の実施形態に含まれることは言うまでもない。
【０１０２】
さらに、供給されたプログラムコードがコンピュータの機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに格納された後、そのプログラムコードの指示に基づいてその機能拡張ボードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部または全部を行い、その処理によって上述した実施形態の機能が実現される場合にも本発明に含まれることは言うまでもない。
【０１０３】
【発明の効果】
本発明によれば、水平方向の画像補正信号と垂直方向の画像補正信号のみでは補正しにくい周波数成分を斜め方向の画像補正信号により補正することができるので、補正を強めても丸い被写体が角ばったり画像の輪郭がつき過ぎるなどの不自然な画像を生成することなく、高画質な画像を生成することができる。
【図面の簡単な説明】
【図１】本発明による画像処理装置の一実施形態を示すブロック図である。
【図２】図１中に示した垂直ＬＰＦ回路の詳細な構成例を示す図である。
【図３】図１中に示した第１、第３の水平ＢＰＦ回路の詳細な構成例を示す図である。
【図４】図１中に示した第２の水平ＢＰＦ回路の詳細な構成例を示す図である。
【図５】図１中に示した第１、第２の垂直ＢＰＦ回路の詳細な構成例を示す図である。
【図６】図１中に示した水平ＬＰＦ回路の詳細な構成例を示す図である。
【図７】図２および図６に示したＬＰＦ回路の周波数特性を示す図である。
【図８】図３〜図５に示したＢＰＦ回路の周波数特性を示す図である。
【図９】図１中に示したゲイン調整回路の動作を示すフローチャートである。
【図１０】図１中に示したゲイン調整回路の入出力特性を示す図である。
【図１１】本実施形態によるアパーチャ補正回路の２次元周波数特性の一例を示す図である。
【図１２】従来のアパーチャ補正回路の一構成例を示す図である。
【符号の説明】
１ ＣＣＤ
２ ＣＤＳ・ＡＧＣ回路
３ Ａ／Ｄ変換器
４ 補正回路
５ ディレイライン
６ 補間回路
７ マトリクス回路
８ 色抑圧回路
９ 色ガンマ回路
１０ 垂直ノッチ回路
１１ 水平ノッチ回路
１２、２５〜２７ 加算器
１３ 輝度ガンマ回路
１４ 垂直ＬＰＦ回路
１５ 第１の水平ＢＰＦ回路
１６ 第２の水平ＢＰＦ回路
１７、１８、２１、２４ ゲイン調整回路
１９ 第１の垂直ＢＰＦ回路
２０ 第３の水平ＢＰＦ回路
２２ 第２の垂直ＢＰＦ回路
２３ 水平ＬＰＦ回路
２８ アパーチャ抑圧回路
２９ 抑圧制御信号生成回路
３０ 撮像レンズ
３１ 光学ローパスフィルタ
ＵＶ 色信号
Ｙ 輝度信号
Ｙｈ 輝度基準信号
Ｙａ アパーチャ補正信号
【発明の属する技術分野】
本発明は、デジタルカメラ等の画像処理装置に用いて好適なものである。
【０００２】
【従来の技術】
デジタルカメラ等の画像処理装置では、撮像素子等の影響により撮影画像に２次元的な歪が生じることがある。例えば、レンズ、光学ローパスフィルタ、ＣＣＤの開口などにより画像信号の高域の周波数特性が低下し、画像の解像度が悪化する。これはアパーチャ歪と呼ばれ、２次元的な歪である。このため、アパーチャ補正回路で輝度信号の高周波成分を補正することが必要になる。
【０００３】
図１２は、従来のアパーチャ補正回路の一例を示す図である。
図１２において、１３０１はフィルタ等で構成される輝度信号生成回路であり、図示しないＣＣＤより出力される画像信号から輝度信号を生成して出力する。出力された上記輝度信号は、水平アパーチャ補正信号生成回路１３０２、垂直アパーチャ補正信号生成回路１３０３、加算器１３０４に供給される。
【０００４】
水平アパーチャ補正信号生成回路１３０２は、入力された輝度信号に対して水平方向のアパーチャ補正を行い、水平アパーチャ補正信号を出力する。また、垂直アパーチャ補正信号生成回路１３０３は、入力された輝度信号に対して垂直方向のアパーチャ補正を行い、垂直アパーチャ補正信号を出力する。そして、輝度信号生成回路１３０１から出力される輝度信号、水平アパーチャ補正信号生成回路１３０２から出力される水平アパーチャ補正信号、垂直アパーチャ補正信号生成回路１３０３から出力される垂直アパーチャ補正信号を、加算器１３０４で加算することにより、ＣＣＤより入力された画像信号からアパーチャ補正の施された輝度信号を生成して出力する。
【０００５】
このように従来は、図１２に示すように輝度信号生成回路１３０１から出力される輝度信号に対して、水平アパーチャ補正信号生成回路１３０２で水平方向のアパーチャ補正を行い、垂直アパーチャ補正信号生成回路１３０３で垂直方向のアパーチャ補正を行うことで画像信号をアパーチャ補正するアパーチャ補正方法が一般に用いられていた。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来のアパーチャ補正方法では、水平方向の画像補正と垂直方向の画像補正のみを行っていたため、アパーチャ補正を強めようとすると、丸い被写体が角ばったり画像の輪郭がつき過ぎたりＳ／Ｎ比が悪くなったりするなど、不自然な画像を生成してしまうという問題があった。
【０００７】
また、回路規模の制約等により垂直方向のアパーチャ補正回路を少ないディレイラインで構成しなければならないため、垂直方向の補正に対して水平方向の補正を強調し過ぎる結果を招いてしまう。そのため、垂直方向の画像補正と水平方向の画像補正との均衡がとれず、不自然な画像を生成してしまうという問題があった。
【０００８】
また、輝度信号生成回路から出力される輝度信号に基づきアパーチャ補正を行っていたため、良好なアパーチャ補正特性を得ることができなかったり、アパーチャ補正特性を容易に制御できない等の問題があった。
【０００９】
本発明は、上述の問題を解決するために成されたものであり、アパーチャ補正等の画像補正を施しても、不自然な画像を生成することなく高画質な画像を生成できるようにすることを目的とする。
【００１０】
【課題を解決するための手段】
本発明に係る画像処理装置は、入力された画像信号の水平方向のアパーチャ補正に必要な第１の画像補正信号を生成する第１の画像補正信号生成手段と、前記画像信号の斜め方向のアパーチャ補正に必要な第２の画像補正信号を生成する第２の画像補正信号生成手段と、前記画像信号の垂直方向のアパーチャ補正に必要な第３の画像補正信号を生成する第３の画像補正信号生成手段と、前記画像信号と、前記第１、第２および第３の画像補正信号とを用いて、アパーチャ補正された輝度信号を生成する輝度信号生成手段とを備え、前記第１の画像補正信号生成手段は、前記画像信号から垂直方向の低周波成分を有する垂直低域信号を抽出する垂直低域信号抽出手段と、前記垂直低域信号から水平方向の高周波成分を有する第１の水平高域信号を抽出する第１の水平高域信号抽出手段と、前記第１の水平高域信号抽出手段と異なる周波数特性を有しており、前記垂直低域信号から水平方向の高周波成分を有する第２の水平高域信号を抽出する第２の水平高域信号抽出手段と、前記第１の水平高域信号の出力レベルおよびベースクリップレベルを調整する第１の調整手段と、前記第２の水平高域信号の出力レベルおよびベースクリップレベルを調整する第２の調整手段とを有し、前記第１の水平高域信号と前記第２の水平高域信号とを用いて、前記第１の画像補正信号を生成し、前記入力された画像信号は撮像手段により得られた信号であり、前記第１および第２の調整手段は、前記第１の水平高域信号抽出手段が低い周波数領域を幅広い領域で抽出し、前記第２の水平高域信号抽出手段が前記第１の水平高域信号抽出手段よりも高い周波数領域で狭く抽出するように前記出力レベルおよびベースクリップレベルを調整することにより、前記撮像手段のＳ／Ｎ比の特性に対応させることを特徴とする。
【００２０】
【発明の実施の形態】
以下に、本発明の一実施形態を図面に基づいて説明する。
図１は、本実施形態による画像処理装置の一構成例を示すブロック図である。図１において、１はイエロー、シアン、マゼンタ、グリーン等の色フィルタが配列されたＣＣＤ等の撮像素子であり、ＣＣＤ１の前段には撮像レンズ３０、光学ローパスフィルタ３１等が配置される。
【００２１】
２はＣＣＤ１から出力される画像信号をサンプリングし、そのゲインを調整する相関２重サンプリング・自動ゲイン制御回路（ＣＤＳ・ＡＧＣ回路）、３はＣＤＳ・ＡＧＣ回路２から出力されるアナログＣＣＤ信号をデジタルＣＣＤ信号に変換するＡ／Ｄ変換器である。４は減算器、乗算器等で構成されている補正回路であり、Ａ／Ｄ変換器３から出力されたデジタルＣＣＤ信号に対してオプティカルブラック補正やホワイトバランス補正を行う。５はメモリ等で構成されているディレイラインであり、補正回路４より信号線Ｌ３に出力される信号に対して６ライン分の遅延出力（Ｌ０〜Ｌ２、Ｌ１１〜Ｌ１３）をそれぞれ得ることができる。
【００２２】
６は補間回路であり、垂直７タップ、水平７タップ程度の２次元フィルタで構成され、ＣＣＤ１のそれぞれの色フィルタから出力される画像信号を補間処理して同時化する。７はマトリクス回路であり、補間回路６で補間処理が施された画像信号を色差信号もしくはＲＧＢ信号等の色信号に変換する。８は色抑圧回路であり、低輝度時や高輝度時には第２の抑圧制御信号Ｙｓ’に従って、マトリクス回路７から出力された色信号のゲインを下げることにより偽色の発生を抑圧する。９は色信号のガンマ変換を行う色ガンマ回路である。
【００２３】
１０は垂直ノッチ回路、１１は水平ノッチ回路であり、ＣＣＤ１の色フィルタで変調された画像信号から補正の施されていない輝度信号である輝度基準信号Ｙｈを生成する。垂直ノッチ回路１０および水平ノッチ回路１１は、ナイキスト周波数に零点を持った７タップのフィルタでそれぞれ構成されている。１２は輝度基準信号Ｙｈとアパーチャ補正信号Ｙａとを加算する加算器、１３は加算器１２でアパーチャ補正が施された輝度信号のガンマ変換を行う輝度ガンマ回路である。
【００２４】
１４は７タップのフィルタで構成される垂直ローパスフィルタ（ＬＰＦ）回路であり、画像信号の垂直低域成分を抽出する。１５は７タップのフィルタで構成される第１の水平バンドパスフィルタ（ＢＰＦ）回路、１６は１１タップのフィルタで構成される第２の水平ＢＰＦ回路であり、それぞれ画像信号の水平高域信号を抽出する。１７、１８は第１、第２のゲイン調整回路であり、それぞれ入力される画像信号に対してベースクリップレベルおよび出力ゲインの調整を行う。
【００２５】
ここで、上記１４〜１８の各ブロックは水平方向のアパーチャ補正信号を生成するブロックである。
【００２６】
１９は７タップのフィルタで構成される第１の垂直ＢＰＦ回路であり、画像信号の垂直高域信号を抽出する。２０は７タップのフィルタで構成される第３の水平ＢＰＦ回路であり、画像信号の水平高域信号を抽出する。２１は第３のゲイン調整回路であり、入力される画像信号に対してベースクリップレベルおよび出力ゲインの調整を行う。上記１９〜２１の各ブロックは斜め方向のアパーチャ補正信号を生成するブロックである。
【００２７】
２２は７タップのフィルタで構成される第２の垂直ＢＰＦ回路であり、画像信号の垂直高域信号を抽出する。２３は７タップのフィルタで構成される水平ＬＰＦ回路であり、画像信号の水平低域信号を抽出する。２４は第４のゲイン調整回路であり、入力される画像信号に対してベースクリップレベルおよび出力ゲインの調整を行う。上記２２〜２４の各ブロックは垂直方向のアパーチャ補正信号を生成するブロックである。
【００２８】
２５〜２７は加算器であり、第１および第２のゲイン調整回路１７、１８から出力される水平方向のアパーチャ補正信号と、第３のゲイン調整回路２１から出力される斜め方向のアパーチャ補正信号と、第４のゲイン調整回路２４から出力される垂直方向のアパーチャ補正信号とを加算する。２８はアパーチャ抑圧回路であり、低輝度時や高輝度時には第１の抑圧制御信号Ｙｓに従って、加算器２７から出力されたアパーチャ補正信号のゲインを下げることにより、アパーチャ補正の効果を抑圧する。２９はＬＰＦ回路で構成された抑圧制御信号生成回路であり、水平ノッチ回路１１より出力された輝度基準信号Ｙｈの低周波成分を抽出して、第１の抑圧制御信号Ｙｓおよび第２の抑圧制御信号Ｙｓ’を生成する。
【００２９】
図２は、図１中に示した垂直ＬＰＦ回路１４の詳細な構成を示す図である。
図２において、２０１〜２０９は加減算器であり、２１１〜２１９は除算器である。ここで、除算はすべて２の階乗分の１であるため、除算器２１１〜２１９はビットシフト回路により構成される。例えば、除算器２１１は入力された信号の各ビットを下位ビット側（右側）へ３ビットシフトすることで、上記入力された信号を１／８倍して出力する。また、加算器などの演算器の語長は、図１のＡ／Ｄ変換器３でアナログＣＣＤ信号からデジタルＣＣＤ信号に変換された画像データ間で演算が可能な語長である。例えば、デジタルＣＣＤ信号のデータ語長が１０〜１２ビット程度の場合は、それに見合った語長が確保される。
【００３０】
次に、図２に示した垂直ＬＰＦ回路１４の動作について説明する。
入力端子ＩＮ２０には図１の信号線Ｌ３が、入力端子ＩＮ２１には図１の信号線Ｌ２が、入力端子ＩＮ２２には図１の信号線Ｌ１が、入力端子ＩＮ２３には図１の信号線Ｌ０がそれぞれ接続される。また、入力端子ＩＮ２４には図１の信号線Ｌ１１が、入力端子ＩＮ２５には図１の信号線Ｌ１２が、入力端子ＩＮ２６には図１の信号線Ｌ１３がそれぞれ接続されている。そして、これらの信号線Ｌ０〜Ｌ３、Ｌ１１〜Ｌ１３を介して垂直ＬＰＦ回路１４に画像信号が供給される。
【００３１】
これらの信号線Ｌ０〜Ｌ３、Ｌ１１〜Ｌ１３より画像信号が垂直ＬＰＦ回路１４に入力されると、まずフィルタの対称性により、信号線Ｌ３を介して入力された画像信号と信号線Ｌ１３を介して入力された画像信号とが加算器２０１で加算される。また、信号線Ｌ２を介して入力された画像信号と信号線Ｌ１２を介して入力された画像信号とが加算器２０２で加算され、信号線Ｌ１を介して入力された画像信号と信号線Ｌ１１を介して入力された画像信号とが加算器２０３で加算される。
【００３２】
上記加算器２０１で加算された画像信号は、除算器２１１により右へ３ビットシフトすることで１／８倍されて出力される。除算器２１１より出力された画像信号は、減算器２０４を介して除算器２１６〜２１８に入力され、これらの除算器２１６〜２１８とその後段に接続された加算器２０５、２０６とにより乗加算演算が行われる。その結果として、除算器２１１の出力信号は、１１／１６（１／１６＋１／８＋１／２）倍されて加算器２０６から出力される。この加算器２０６の出力信号は、他の加算器２０７〜２０９を介して除算器２１９に入力され、ここで１／２倍の演算処理が行われた後、出力端子ＯＵＴ２０を介して出力される。
【００３３】
したがって、上記信号線Ｌ３、Ｌ１３を介して入力端子ＩＮ２０またはＩＮ２６より垂直ＬＰＦ回路１４に入力された画像信号は、垂直ＬＰＦ回路１４で１１／２５６（（１／８）×（１１／１６）×（１／２））倍されて、出力端子ＯＵＴ２０を介して出力される。
【００３４】
また、上記加算器２０２で加算された画像信号は、除算器２１３で１／４倍され、さらに除算器２１９で１／２倍されて出力端子ＯＵＴ２０を介して出力される。したがって、上記信号線Ｌ２、Ｌ１２を介して入力端子ＩＮ２１またはＩＮ２５より垂直ＬＰＦ回路１４に入力された画像信号は、垂直ＬＰＦ回路１４で３２／２５６（（１／４）×（１／２））倍されて、出力端子ＯＵＴ２０を介して出力される。
【００３５】
また、加算器２０３で加算された画像信号は、除算器２１２および除算器２１４に入力される。除算器２１２に入力された画像信号はここで１／８倍された後、減算器２０４でマイナスに符号反転され、減算器２０４から出力される。減算器２０４の出力信号は除算器２１６〜２１８に入力され、これらの除算器２１６〜２１８とその後段に接続された加算器２０５、２０６とにより乗加算演算が行われる。その結果として、除算器２１２の出力信号は１１／１６倍されて加算器２０６から出力され、加算器２０７を介して加算器２０８に入力される。一方、除算器２１４に入力された画像信号はここで１／２倍されて、加算器２０８に入力される。加算器２０８では、加算器２０７の出力信号と除算器２１４の出力信号とを加算する。
【００３６】
よって、加算器２０３の出力信号は１０６／２５６（（１／８）×（−１）×（１１／１６）＋１／２）倍され、加算器２０８から出力される。加算器２０８の出力信号は加算器２０９を介して除算器２１９に入力され、ここで１／２倍されて出力端子ＯＵＴ２０を介して出力される。したがって、上記信号線Ｌ１、Ｌ１１を介して入力端子ＩＮ２２またはＩＮ２４より垂直ＬＰＦ回路１４に入力された画像信号は、垂直ＬＰＦ回路１４で５３／２５６倍されて、出力端子ＯＵＴ２０を介して出力される。
【００３７】
また、信号線Ｌ０を介して入力端子ＩＮ２３より垂直ＬＰＦ回路１４に入力された画像信号は、除算器２１５および２１９でそれぞれ１／２倍され、その結果６４／２５６倍となり出力端子ＯＵＴ２０を介して出力される。したがって、垂直ＬＰＦ回路１４のフィルタ係数は〔１１ ３２ ５３ ６４ ５３ ３２ １１〕／２５６となる。よって、この垂直ＬＰＦ回路１４は、周波数が０Ｈｚ、すなわち直流成分でゲインが１となり、周波数が増加するとともにゲインが減少するような図７に示す周波数特性を持つＬＰＦ回路を構成する。なお、図７については後述する。
【００３８】
図３は、図１中に示した第１の水平ＢＰＦ回路１５の詳細な構成を示す図である。なお、第３の水平ＢＰＦ回路２０の構成もこれと同様である。
図３において、３０１〜３０６は遅延素子であり、フリップフロップ（ＦＦ）等で構成される。３０７〜３１０は加減算器であり、３１１〜３１３は除算器である。ここで、図２に示した垂直ＬＰＦ回路１４と同じく、除算器３１１〜３１３はビットシフト回路により構成される。また、加算器などの演算器の語長は、図１のＡ／Ｄ変換器３で変換された画像データ間で演算が可能な語長である。
【００３９】
次に、図３に示した第１の水平ＢＰＦ回路１５の動作について説明する。
入力端子ＩＮ３０を介して第１の水平ＢＰＦ回路１５に入力された信号は、遅延素子３０１および加算器３０７に入力される。遅延素子３０１に入力された信号は、ここで所定時間遅延され、その出力信号は遅延素子３０２〜３０４で更に遅延される。そして、遅延素子３０２の出力信号は減算器３０８に入力され、遅延素子３０４の出力信号は加算器３０７に入力される。
【００４０】
加算器３０７は、入力端子ＩＮ３０を介して第１の水平ＢＰＦ回路１５に入力された信号と遅延素子３０４の出力信号との加算演算を行い、その結果を除算器３１１に出力する。加算器３０７の出力信号は、除算器３１１で１／２倍され、減算器３０８に入力される。そして、減算器３０８は遅延素子３０２の出力信号から除算器３１１の出力信号を減算する。したがって、減算器３０８の出力信号は、フィルタ係数〔−１ ０ ２ ０ −１〕／２で表される周波数特性を持つフィルタ出力となる。
【００４１】
上記減算器３０８の出力信号は、遅延素子３０５および加算器３０９に入力される。遅延素子３０５に入力された信号は、ここで所定時間遅延され、その出力信号は遅延素子３０６および減算器３１０に入力される。遅延素子３０６に入力された信号は、ここで更に遅延され、その出力信号は加算器３０９に入力される。
【００４２】
一方、上記加算器３０８から加算器３０９に入力された信号は、遅延素子３０６の出力信号と加算演算される。この加算器３０９の出力信号は、除算器３１２に入力され、１／２倍されて減算器３１０に入力される。そして、減算器３１０は遅延素子３０５の出力信号から除算器３１２の出力信号を減算する。したがって、遅延素子３０５、３０６と加減算器３０９、３１０と除算器３１２とで構成されるフィルタは、フィルタ係数〔−１ ２ −１〕／２で表される周波数特性を持つ。上記減算器３１０の出力信号は除算器３１３に入力され、ここで１／４倍されて出力端子ＯＵＴ３０を介して出力される。
【００４３】
また、入力端子ＩＮ３０から減算器３１０の出力までのフィルタ係数は、入力端子ＩＮ３０から減算器３０８の出力までの前段のフィルタと、減算器３０８の出力から減算器３１０の出力までの後段のフィルタとのコンボリューション（畳込み）で求められ、〔１ −２ −１ ４ −１ −２ １〕／２となる。したがって、第１の水平ＢＰＦ回路１５は、そのフィルタ係数が〔１ −２ −１ ４ −１ −２ １〕／８となり、後述する図８（ａ）のような周波数特性を持つＢＰＦ回路を構成する。
【００４４】
図４は、図１中に示した第２の水平ＢＰＦ回路１６の詳細な構成を示す図である。
図４において、４０１〜４１０は遅延素子であり、フリップフロップ（ＦＦ）等で構成される。４１１〜４１９は加減算器であり、４２０〜４２４は除算器である。ここで、除算器４２０〜４２４はビットシフト回路により構成される。また、加算器などの演算器の語長は、図１のＡ／Ｄ変換器３で変換された画像データ間で演算が可能な語長である。
【００４５】
次に、図４に示した第２の水平ＢＰＦ回路１６の動作について説明する。
図４において、遅延素子４０１〜４０４、加減算器４１１、４１２および除算器４２０で構成されるフィルタは、図３に示す第１の水平ＢＰＦ回路１５の前段のフィルタと同じ構成である。したがって、減算器４１２の出力信号は、フィルタ係数〔−１ ０ ２ ０ −１〕／２で表される周波数特性を持つフィルタ出力となる。
【００４６】
上記減算器４１２の出力信号は、遅延素子４０５および加算器４１３に入力される。遅延素子４０５に入力された信号は、ここで所定時間遅延され、その出力信号は遅延素子４０６〜４１０で更に遅延される。遅延素子４０５〜４１０の出力信号は、フィルタの対称性により加算器４１３〜４１５でそれぞれ加算される。すなわち、減算器４１２の出力信号と遅延素子４１０の出力信号とを加算器４１３で加算し、遅延素子４０５の出力信号と遅延素子４０９の出力信号とを加算器４１４で加算する。また、遅延素子４０６の出力信号と遅延素子４０８の出力信号とを加算器４１５で加算する。
【００４７】
上記加算器４１３の出力信号は、除算器４２２に入力されて１／８倍され、減算器４１６に入力される。そして、この除算器４２２の出力信号は、減算器４１６でマイナスに符号反転された後、加減算器４１７、４１９を介して除算器４２４に与えられ、ここで１／２倍される。これにより、上記加算器４１３の出力信号は、出力端子ＯＵＴ４０を介して−１／１６倍で出力される。
また、上記加算器４１４の出力信号は、除算器４２１に入力されて１／２倍され、更に除算器４２４で１／２倍される。これにより、加算器４１４の出力信号は、出力端子ＯＵＴ４０を介して４／１６倍で出力される。
【００４８】
また、上記加算器４１５の出力信号は、減算器４１７に入力されてマイナスに符号反転された後、加算器４１９を介して除算器４２４に入力され、ここで１／２倍される。これにより、加算器４１５の出力信号は、出力端子ＯＵＴ４０を介して−８／１６倍で出力される。
また、上記遅延素子４０７の出力信号は、加算器４１８および除算器４２３に入力されて演算処理が施され、５／４倍されて加算器４１８から出力される。この加算器４１８の出力信号は、加算器４１９を介して除算器４２４に与えられ、ここで１／２倍される。これにより、遅延素子４０７の出力信号は出力端子ＯＵＴ４０を介して１０／１６倍で出力される。
【００４９】
したがって、減算器４１２の出力から除算器４２４の出力までの後段のフィルタは、フィルタ係数〔−１ ４ −８ １０ −８ ４ −１〕／１６で表されるフィルタの周波数特性を持つ。
【００５０】
また、この第２の水平ＢＰＦ回路１６全体のフィルタ係数は、入力端子ＩＮ４０から減算器４１２の出力までの前段のフィルタと、減算器４１２の出力から出力端子ＯＵＴ４０までの後段のフィルタとのコンボリューション（畳込み）で求められ、〔１ −４ ６ −２ −７ １２ −７ −２ ６ −４ １〕／３２となる。このフィルタ係数で表される第２のフィルタ回路１６は、図８（ｂ）に示すような周波数特性を持つＢＰＦ回路となる。
【００５１】
図５は、図１中に示した第１の垂直ＢＰＦ回路１９の詳細な構成を示す図である。なお、第２の垂直ＢＰＦ回路２２の構成もこれと同様である。
図５において、５０１〜５０６は加減算器であり、５０７〜５１０は除算器である。ここで、除算器５０７〜５１０はビットシフト回路により構成される。また、加算器などの演算器の語長は、図１のＡ／Ｄ変換器３で変換された画像データ間で演算が可能な語長である。
【００５２】
次に、図５に示した第１の垂直ＢＰＦ回路１９の動作について説明する。
入力端子ＩＮ５０には図１の信号線Ｌ３が、入力端子ＩＮ５１には図１の信号線Ｌ２が、入力端子ＩＮ５２には図１の信号線Ｌ１が、入力端子ＩＮ５３には図１の信号線Ｌ０がそれぞれ接続される。また、入力端子ＩＮ５４には図１の信号線Ｌ１１が、入力端子ＩＮ５５には図１の信号線Ｌ１２が、入力端子ＩＮ５６には図１の信号線Ｌ１３がそれぞれ接続されている。そして、これらの信号線Ｌ０〜Ｌ３、Ｌ１１〜Ｌ１３を介して第１の垂直ＢＰＦ回路１９に画像信号が供給される。
【００５３】
これらの信号線Ｌ０〜Ｌ３、Ｌ１１〜Ｌ１３より画像信号が第１の垂直ＢＰＦ回路１９に入力されると、まずフィルタの対称性により、信号線Ｌ３を介して入力された画像信号と信号線Ｌ１３を介して入力された画像信号とが加算器５０１で加算される。また、信号線Ｌ２を介して入力された画像信号と信号線Ｌ１２を介して入力された画像信号とが加算器５０２で加算され、信号線Ｌ１を介して入力された画像信号と信号線Ｌ１１を介して入力された画像信号とが加算器５０３で加算される。
【００５４】
上記加算器５０１で加算された画像信号は、除算器５０７に入力されて１／４倍される。さらに、除算器５０７の出力信号は、加算器５０４、５０６を介して除算器５１０に入力され、ここで１／２倍される。これにより、上記信号線Ｌ３、Ｌ１３を介して入力端子ＩＮ５０またはＩＮ５６より第１の垂直ＢＰＦ回路１９に入力された画像信号は、第１の垂直ＢＰＦ回路１９で１／８倍されて、出力端子ＯＵＴ５０を介して出力される。
【００５５】
また、上記加算器５０２の出力信号は、除算器５０９に入力されて１／２倍される。この除算器５０９の出力信号は、減算器５０５に入力されてマイナスに符号反転された後、加算器５０６を介して除算器５１０に入力され、１／２倍される。これにより、上記信号線Ｌ２、Ｌ１２を介して入力端子ＩＮ５１またはＩＮ５５より第１の垂直ＢＰＦ回路１９に入力された画像信号は、第１の垂直ＢＰＦ回路１９で−２／８倍されて、出力端子ＯＵＴ５０を介して出力される。
【００５６】
また、上記加算器５０３の出力信号は、除算器５０８に入力されて１／２倍される。この除算器５０８の出力信号は、減算器５０４に入力されてマイナスに符号反転された後、加算器５０６を介して除算器５１０に入力され、１／２倍される。これにより、上記信号線Ｌ１、Ｌ１１を介して入力端子ＩＮ５２またはＩＮ５４より第１の垂直ＢＰＦ回路１９に入力された画像信号は、第１の垂直ＢＰＦ回路１９で−１／８倍されて、出力端子ＯＵＴ５０を介して出力される。
また、上記信号線Ｌ０を介して入力端子ＩＮ５３より第１の垂直ＢＰＦ回路１９に入力された画像信号は、除算器５１０で１／２倍、すなわち４／８倍されて出力端子ＯＵＴ５０を介して出力される。
【００５７】
したがって、第１の垂直ＢＰＦ回路１９は、そのフィルタ係数が〔１ −２ −１ ４ −１ −２ １〕／８となり、後述する図８（ａ）のような周波数特性を持つＢＰＦ回路を構成する。
【００５８】
図６は、図１中に示した水平ＬＰＦ回路２３の詳細な構成を示す図である。
図６において、６０１〜６０６は遅延素子であり、フリップフロップ（ＦＦ）等で構成される。６０７〜６１５は加減算器であり、６１６〜６２３は除算器である。ここで、除算器６１６〜６２３はビットシフト回路により構成される。また、加算器などの演算器の語長は、図１のＡ／Ｄ変換器３で変換された画像データ間で演算が可能な語長である。
【００５９】
次に、図６に示した水平ＬＰＦ回路２３の動作について説明する。
入力端子ＩＮ６０を介して水平ＬＰＦ回路２３に入力された信号は、遅延素子６０１および加算器６０７に入力される。遅延素子６０１に入力された信号は、ここで所定時間遅延され、その出力信号は遅延素子６０２〜６０４で更に遅延される。これら遅延素子６０１〜６０４の各出力信号は、フィルタの対称性により加算器６０７、６０８でそれぞれ加算される。すなわち、入力端子ＩＮ６０を介して入力された信号と遅延素子６０４の出力信号とを加算器６０７で加算し、遅延素子６０１の出力信号と遅延素子６０３の出力信号とを加算器６０８で加算する。
【００６０】
上記加算器６０７の出力信号は、除算器６１６に入力されて１／２倍され、更に除算器６１７で１／２倍される。これにより、加算器６０７の出力信号は１／４倍され、除算器６１７から出力される。また、加算器６０８の出力信号は、加算器６０９、６１０を介して除算器６１７に入力されて１／２倍、すなわち２／４倍されて除算器６１７から出力される。同様に、遅延素子６０２の出力信号も、２／４倍されて除算器６１７から出力される。したがって、入力端子ＩＮ６０から除算器６１７の出力までの前段のフィルタは、フィルタ係数〔１ ２ ２ ２ １〕／４で表されるフィルタの周波数特性を持つ。
【００６１】
上記除算器６１７の出力信号は、遅延素子６０５および加算器６１１に入力される。遅延素子６０５に入力された信号は、ここで所定時間遅延され、その出力信号は遅延素子６０６および除算器６２１、６２２に入力される。遅延素子６０６に入力されて更に遅延された信号は、加算器６１１に入力される。
【００６２】
加算器６１１は、除算器６１７の出力信号と遅延素子６０６の出力信号との加算を行い、その演算結果を除算器６１８〜６２０に入力する。除算器６１８〜６２０に入力された信号は、これら除算器６１８〜６２０とその後段に接続された加算器６１２、６１３とにより演算され、１１／１６倍されて加算器６１３から出力される。この加算器６１３の出力信号は、加算器６１５を介して除算器６２３に入力され、ここで１／４倍されて出力される。これにより、上記加算器６１１の出力信号は、１１／６４倍されて出力端子ＯＵＴ６０を介して出力される。
【００６３】
また、上記除算器６２１、６２２に入力された遅延素子６０５の出力信号は、これら除算器６２１、６２２とその後段に接続された加算器６１４とにより５／８倍され、加算器６１４から出力される。この加算器６１４の出力信号は、除算器６２３で１／４倍されて出力される。これにより、上記遅延素子６０５の出力信号は、１０／６４倍されて出力端子ＯＵＴ６０を介して出力される。
【００６４】
したがって、除算器６１７の出力から出力端子ＯＵＴ６０までの後段のフィルタは、フィルタ係数〔１１ １０ １１〕／６４で表されるフィルタの周波数特性を持つ。
また、この水平ＬＰＦ回路２３全体のフィルタ係数は、入力端子ＩＮ６０から除算器６１７の出力までの前段のフィルタと、除算器６１７の出力から出力端子ＯＵＴ６０までの後段のフィルタとのコンボリューション（畳込み）で求められ、〔１１ ３２ ５３ ６４ ５３ ３２ １１〕／２５６となる。このフィルタ係数で表されるフィルタは、周波数が０Ｈｚ、すなわち直流成分でゲインが１となり、周波数が増加するとともにゲインが減少するような図７に示す周波数特性を持つＬＰＦ回路となる。
【００６５】
図７は、ＬＰＦ回路の周波数特性を示す図である。
図７において、縦軸はゲインを示し、横軸は入力される信号の周波数を示す。また、Ｆｎはナイキスト周波数である。この図７に示すＬＰＦ回路の周波数特性では、入力される信号の周波数が０Ｈｚ、すなわち直流成分でゲインが１となり、周波数が大きくなるとともにゲインは減少する。
【００６６】
図８は、ＢＰＦ回路の周波数特性を示す図である。
図８において、縦軸はゲインを示し、横軸は入力される信号の周波数を示す。また、Ｆｎはナイキスト周波数である。
図８（ａ）は、比較的低い周波数で最大ゲインが得られるＢＰＦ回路の周波数特性であり、図８（ｂ）は、図８（ａ）より高い周波数で最大ゲインが得られるＢＰＦ回路の周波数特性である。また、図８（ｃ）は、図８（ａ）に示される周波数特性と図８（ｂ）に示される周波数特性とを平均した場合の周波数特性である。
【００６７】
図９は、図１中に示した第１のゲイン調整回路１７の動作を示すフローチャートである。
図９において、ステップＳ９０３、Ｓ９０６中に示すａ、ｂおよびステップＳ９０２、Ｓ９０４中に示すｃは係数レジスタに設定された係数値であり、ＣＰＵ等により自由に設定することができる。なお、第２〜第４のゲイン調整回路１８、２１、２４の動作もこれと同様であるが、各係数値ａ、ｂ、ｃはそれぞれのゲイン調整回路１８、２１、２４で独立に設定することができる。
【００６８】
ステップＳ９０１で信号Ｘが入力されると、ステップＳ９０２で、この入力信号Ｘの値が係数値ｃの符号を反転した値−ｃより小さいかどうかを判断する。入力信号Ｘが符号反転係数値−ｃより小さいときは、ステップＳ９０３に進む。ステップＳ９０３で第１のゲイン調整回路１７は、Ｙ＝ａＸ＋ｂで示される信号Ｙを計算して出力する。
【００６９】
一方、入力信号Ｘの値が符号反転係数値−ｃより小さくないときは、ステップＳ９０４に進み、入力信号Ｘの値が係数値ｃ以下かどうかを更に判断する。入力信号Ｘの値が係数値ｃ以下のときは、ステップＳ９０５に進み、第１のゲイン調整回路１７は信号Ｙ＝０を出力する。また、入力信号Ｘの値が係数値ｃ以下でないときは、ステップＳ９０６に進み、第１のゲイン調整回路１７はＹ＝ａＸ−ｂで示される信号Ｙを計算して出力する。
【００７０】
すなわち、第１のゲイン調整回路１７では、入力信号Ｘの値が符号反転係数値−ｃより小さいならａＸ＋ｂで与えられる値の信号Ｙを出力する。また、入力信号Ｘの値が符号反転係数値−ｃより大きく係数値ｃ以下であるなら、第１のゲイン調整回路１７は０を出力し、入力信号Ｘの値が係数値ｃより大きいなら第１のゲイン調整回路１７はａＸ−ｂで与えられる値の信号Ｙを出力する。
【００７１】
図１０は、図１中に示した第１のゲイン調整回路１７の入出力特性の一例を示す図である。
図１０において、縦軸は第１のゲイン調整回路１７の出力Ｙを示し、横軸は第１のゲイン調整回路１７への入力Ｘを示す。ここで、係数値ａ、ｂ、ｃの関係はｃ＝ｂ／ａである。入力信号Ｘの値が−ｂ／ａより小さいかあるいはｂ／ａより大きいとき、入力信号Ｘの値が大きくなるとともに出力信号Ｙの値は大きくなるような比例関係を示す。また、入力信号Ｘの値が−ｂ／ａより大きくｂ／ａより小さいときには、入力信号Ｘの値に関わらず出力信号Ｙの値は０となる。
【００７２】
次に、図１に示した画像処理装置の動作について説明する。
撮像レンズ３０、光学ローパスフィルタ３１を通してＣＣＤ１により被写体が撮像され、読み出されたアナログＣＣＤ信号は、ＣＤＳ・ＡＧＣ回路２によってサンプリングおよびゲイン調整が施され、Ａ／Ｄ変換器３でデジタルＣＣＤ信号に変換される。
【００７３】
上記デジタルＣＣＤ信号は、補正回路４においてオプティカルブラック補正（黒バランス補正）が施される。さらに、光源およびＣＣＤ個体差に基づいた係数を乗算することによりホワイトバランス補正が施される。
上記補正回路４で補正が施されたデジタルＣＣＤ信号は、ディレイライン５に入力される。ディレイライン５は、入力されたデジタルＣＣＤ信号を順次遅延して６本の信号線Ｌ０〜Ｌ２、Ｌ１１〜Ｌ１３に出力する。これにより、補正回路４自身の出力とディレイライン５の出力とを合わせて合計７ライン分（Ｌ０〜Ｌ３、Ｌ１１〜Ｌ１３）のデジタルＣＣＤ信号を得ることができる。これら７ライン分のデジタルＣＣＤ信号は、補間回路６、垂直ノッチ回路１０、垂直ＬＰＦ回路１４、第１の垂直ＢＰＦ回路１９および第２の垂直ＢＰＦ回路２２に入力され、フィルタリング処理される。
【００７４】
補間回路６に入力されたデジタルＣＣＤ信号は、ここで補間処理が施される。補間処理が施されたデジタルＣＣＤ信号は、マトリクス回路７により色差信号もしくはＲＧＢ信号等の色信号に変換される。そして、マトリクス回路７から出力された色信号は、第２の抑圧制御信号Ｙｓ’に従い、色抑圧回路８で偽色の発生が抑圧された後、色ガンマ回路９でガンマ変換されることにより、色信号ＵＶが生成される。
【００７５】
また、垂直ノッチ回路１０に入力されたデジタルＣＣＤ信号は、水平ノッチ回路１１とともに垂直方向および水平方向のナイキスト周波数成分がノッチされ、輝度の基準信号となる輝度基準信号Ｙｈに変換される。
【００７６】
また、垂直ＬＰＦ回路１４に入力されたデジタルＣＣＤ信号は、図７に示されるような周波数特性を持つフィルタ処理によって垂直方向の低周波成分が抽出される。そして、この垂直ＬＰＦ回路１４の後段に接続された第１の水平ＢＰＦ回路１５および第２の水平ＢＰＦ回路１６により、それぞれ図８（ａ）および（ｂ）に示される周波数特性に従い、垂直方向の低周波成分のみとなったデジタルＣＣＤ信号から水平方向の高周波成分が抽出される。
【００７７】
これにより、垂直方向の低周波成分でありかつ水平方向の高周波成分のデータが得られる。このデータは、第１および第２のゲイン調整回路１７、１８でそれぞれの係数値ａ、ｂに基づいてゲイン調整され、第１の水平方向のアパーチャ補正信号および第２の水平方向のアパーチャ補正信号として出力される。
【００７８】
また、第１の垂直ＢＰＦ回路１９に入力されたデジタルＣＣＤ信号は、図８（ａ）に示される周波数特性を持つフィルタ処理によって垂直方向の高周波成分が抽出される。そして、この第１の垂直ＢＰＦ回路１９の後段に接続された第３の水平ＢＰＦ回路２０により、図８（ａ）に示す周波数特性に従い、垂直方向の高周波成分のみとなったデジタルＣＣＤ信号から水平方向の高周波成分が抽出される。これにより、垂直方向の高周波成分でありかつ水平方向の高周波成分のデータが得られる。このデータは、第３のゲイン調整回路２１で係数値ａ、ｂに基づいてゲイン調整され、斜め方向のアパーチャ補正信号として出力される。
【００７９】
また、第２の垂直ＢＰＦ回路２２に入力されたデジタルＣＣＤ信号は、図８（ａ）に示される周波数特性を持つフィルタ処理によって垂直方向の高周波成分が抽出される。そして、この第２の垂直ＢＰＦ回路２２の後段に接続された水平ＬＰＦ回路２３により、図７に示す周波数特性に従い、垂直方向の高周波成分のみとなったデジタルＣＣＤ信号から水平方向の低周波成分が抽出される。これにより、垂直方向の高周波成分でありかつ水平方向の低周波成分のデータが得られる。このデータは、第４のゲイン調整回路２４で係数値ａ、ｂに基づいてゲイン調整され、垂直方向のアパーチャ補正信号として出力される。
【００８０】
上記第１および第２のゲイン調整回路１７、１８から出力された第１および第２の水平方向のアパーチャ補正信号と、第３のゲイン調整回路２１から出力された斜め方向のアパーチャ補正信号と、第４のゲイン調整回路２４から出力された垂直方向のアパーチャ補正信号は、加算器２５〜２７で加算されて出力される。その出力されるアパーチャ補正信号の２次元周波数特性は、後述する図１１に示すようになる。
【００８１】
加算器２７より出力されるアパーチャ補正信号は、低輝度時および高輝度時には、第１の抑圧制御信号Ｙｓに従って、アパーチャ抑圧回路２８で抑圧され、アパーチャ補正信号Ｙａとして出力される。そして、このアパーチャ補正信号Ｙａと、垂直ノッチ回路１０および水平ノッチ回路１１により変換された輝度基準信号Ｙｈとが加算器１２で加算される。その演算結果として出力される信号が輝度ガンマ回路１３でガンマ変換されることにより、アパーチャ補正の施された輝度信号Ｙが得られる。
以上により、ＣＣＤ１により読み出されたアナログＣＣＤ信号からデジタルのＹＵＶ画像信号を生成することができる。
【００８２】
図１１は、本実施形態によるアパーチャ補正信号の２次元周波数特性の一例を示す図である。
図１１において、Ｘ軸は水平周波数を示し、Ｙ軸は垂直周波数を示し、Ｚ軸はゲインを示す。また、ＦｎＨは水平ナイキスト周波数であり、ＦｎＶは垂直ナイキスト周波数である。Ｐ１は水平方向のアパーチャ補正信号のピーク、Ｐ２は垂直方向のアパーチャ補正信号のピーク、Ｐ３は斜め方向のアパーチャ補正信号のピークである。
【００８３】
水平方向のアパーチャ補正信号のピークＰ１と斜め方向のアパーチャ補正信号のピークＰ３との間の谷は、垂直ＬＰＦ回路１４の周波数特性によるものであり、垂直ＬＰＦ回路１４の周波数特性をなだらかにすることで滑らかな周波数特性に改善することができる。同様に、垂直方向のアパーチャ補正信号のピークＰ２と斜め方向のアパーチャ補正信号のピークＰ３との間の谷は、水平ＬＰＦ回路２３の周波数特性によるものであり、水平ＬＰＦ回路２３の周波数特性をなだらかにすることで滑らかな周波数特性に改善することができる。
また、斜め方向のアパーチャ補正信号のピークＰ３をわずかに低くすることで、高周波領域で滑らかなより円に近い２次元周波数特性を得ることができる。
【００８４】
以上詳しく説明したように、本実施形態によれば、第１のアパーチャ補正手段１４〜１８で画像信号の垂直低域成分および水平高域成分を抽出して水平方向のアパーチャ補正信号を生成し、第２のアパーチャ補正手段２２〜２４で画像信号の垂直高域成分および水平低域成分を抽出して垂直方向のアパーチャ補正信号を生成するようにする。さらに、第３のアパーチャ補正手段１９〜２１で画像信号の垂直高域成分および水平高域成分を抽出して斜め方向のアパーチャ補正信号を生成するようにしている。
【００８５】
これにより、水平方向および垂直方向のアパーチャ補正のみでは補正しにくかった垂直高域成分かつ水平高域成分にもアパーチャ補正信号が生成され、図１１に示されるような２次元周波数特性のアパーチャ補正信号を得ることができる。これにより、丸い被写体が角ばって強調されるなどの不自然な画像を生成することなく、高画質な画像を生成することができるようになる。
【００８６】
また、本実施形態では、垂直ノッチ回路１０および水平ノッチ回路１１により輝度基準信号を生成する処理と、アパーチャ補正手段１４〜２４によりアパーチャ補正信号を生成する処理とを並列に行うとともに、第１〜第３のそれぞれのアパーチャ補正手段の出力ゲインおよびベースクリップレベルを第１〜第４のゲイン調整回路１７、１８、２１、２４で独立に制御してアパーチャ補正を行うようにしている。これにより、輝度信号に基づきアパーチャ補正を行っていた従来と比べて、アパーチャ補正特性を容易に制御することができるとともに、各方向にバランスのとれたより良好なアパーチャ補正特性を得ることができる。
【００８７】
また、第１のアパーチャ補正手段１４〜１８においては、図８（ａ）（ｂ）のように異なる周波数特性を持った第２の抽出手段１５および第３の抽出手段１６によって、画像信号の水平高域成分を抽出するようにし、さらに、第１および第２のゲイン調整回路１７、１８では係数値ａ、ｂをそれぞれ独立に設定できるようにしている。
【００８８】
これにより、第１のアパーチャ補正手段１４〜１８から出力される水平方向のアパーチャ補正信号の周波数特性をより細かく制御することができ、垂直アパーチャ補正信号とのバランスのとれたアパーチャ補正を行うことができる。よって、不自然な画像が生成されないようにすることができる。
【００８９】
例えば、第１および第２のゲイン調整回路１７、１８の各係数値ａをともに０．５に設定すると、これらのゲイン調整回路１７、１８の出力信号を加算する加算器２５での加算結果は、第１の水平ＢＰＦ回路１５の出力信号と第２の水平ＢＰＦ回路１６の出力信号との平均となり、その周波数特性は図８（ｃ）のようになる。また、上記第１および第２のゲイン調整回路１７、１８の各係数値ａをそれぞれ適宜設定することで、水平方向のアパーチャ補正信号の周波数特性として、図８（ａ）と図８（ｂ）との間の任意の周波数に周波数ピークを設定することができる。
【００９０】
また、上記第１および第２のゲイン調整回路１７、１８の各係数値ｂをそれぞれ適宜設定することも可能である。例えば、第１の水平ＢＰＦ回路１５に接続された第１のゲイン調整回路１７の係数値ｂよりも、第２の水平ＢＰＦ回路１６に接続された第２のゲイン調整回路１８の係数値ｂに大きな値を設定する。これにより、入力信号レベルの絶対値が小さい領域での出力信号レベルは０となり、入力信号レベルの絶対値がある一定の大きさ以上にならないと出力が得られないため、第１および第２のゲイン調整回路１７、１８の出力信号は、それぞれ前段に接続されているフィルタ回路で、ある一定のゲインが得られた周波数領域の信号となる。例えば、図８（ｂ）で示される周波数特性の第２の水平ＢＰＦ回路１６では、最大ゲインが得られるピーク近傍の周波数領域の信号は出力されるが、フィルタ回路によってほとんど遮断される周波数領域の信号は出力信号レベルが０固定となる。このように、第１および第２のゲイン調整回路１７、１８の各係数値ｂを設定することで、所望の周波数領域の信号のみ出力できるようになる。
【００９１】
さらに、第１のゲイン調整回路１７の係数値ｂよりも第２のゲイン調整回路１８の係数値ｂに大きな値を設定した場合には、第１のゲイン調整回路１７の前段に接続された第１の水平ＢＰＦ回路１５では比較的低い周波数領域を幅広い領域で抽出し、第２のゲイン調整回路１８の前段に接続された第２の水平ＢＰＦ回路１６では第１の水平ＢＰＦ回路１５より高い周波数領域で狭く抽出することで、ＣＣＤ１やアナログ系のＳ／Ｎ等に対応することができ、さらにより高周波領域までノイズを強調せずにアパーチャ補正を行うことができる。
【００９２】
また、第３のアパーチャ補正手段１９〜２１においては、第３のゲイン調整回路２１より出力される斜め方向のアパーチャ補正信号の符号を反転することで、色フィルタの輝度へのもれ込みを軽減することができる。
【００９３】
また、第１の水平ＢＰＦ回路１５と第２の水平ＢＰＦ回路１６とで回路の一部を共通化することで、回路規模を削減することができる。さらに、フィルタの対称性により垂直ノッチ回路１０、垂直ＬＰＦ回路１４、第１および第２の垂直ＢＰＦ回路１９、２２が備える各垂直フィルタの初段の加算器を共通化することもでき、回路規模を削減することができる。
【００９４】
なお、上記実施形態では、Ａ／Ｄ変換器３によりアナログＣＣＤ信号から変換され出力されたデジタルＣＣＤ信号を補正回路４に直接入力しているが、Ａ／Ｄ変換器３と補正回路４との間にＤＲＡＭ等のメモリを設けてバッファリングしても良い。
【００９５】
また、上記実施形態では図示していないが、各フィルタのタップ数の違いにより発生する遅延差は、それぞれの回路において吸収され、信号は同時化されている。また、上記実施形態では各フィルタの特性は固定としたが、レジスタおよびセレクタ等を用いて変更可能なようにしても良い。
【００９６】
なお、以上説明した実施形態では、２次元的な歪としてアパーチャ歪に対する画像補正について示したが、本発明はアパーチャ補正に限定されるものではなく、２次元的な歪に対して画像補正を行うものであれば何れにも適用できるものである。
【００９７】
なお、以上説明した実施形態では、水平方向のアパーチャ補正信号を生成する第１の補正手段で異なる周波数特性に基づき画像信号中から所望の周波数成分を抽出する複数の信号抽出手段を用いているが、水平方向のアパーチャ補正信号を生成する第１の補正手段に限られるものではなく、垂直方向および斜め方向のアパーチャ補正信号を生成する第２および第３の補正手段の何れかで複数の信号抽出手段を用いても良い。また、第１〜第３の補正手段の中の複数の補正手段が、それぞれ複数の信号抽出手段を用いてももちろん良い。
【００９８】
また、本実施形態のアパーチャ補正回路を備えた画像処理装置は、複数の機器（例えば、ホストコンピュータ、インタフェース機器、リーダ、プリンタ等）から構成されるシステムに適用しても１つの機器（例えば、複写機、ファクシミリ装置）からなる装置に適用しても良い。
【００９９】
また、上述した実施形態の機能を実現するべく各種のデバイスを動作させるように、該各種デバイスと接続された装置あるいはシステム内のコンピュータに対し、上記実施形態の機能を実現するためのソフトウェアのプログラムコードを供給し、そのシステムあるいは装置のコンピュータ（ＣＰＵあるいはＭＰＵ）に格納されたプログラムに従って上記各種デバイスを動作させることによって実施したものも、本発明の範疇に含まれる。
【０１００】
また、この場合、上記ソフトウェアのプログラムコード自体が上述した実施形態の機能を実現することになり、そのプログラムコード自体、およびそのプログラムコードをコンピュータに供給するための手段、例えばかかるプログラムコードを格納した記録媒体は本発明を構成する。かかるプログラムコードを記憶する記録媒体としては、例えばフロッピーディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。
【０１０１】
また、コンピュータが供給されたプログラムコードを実行することにより、上述の実施形態の機能が実現されるだけでなく、そのプログラムコードがコンピュータにおいて稼働しているＯＳ（オペレーティングシステム）あるいは他のアプリケーションソフト等と共同して上述の実施形態の機能が実現される場合にもかかるプログラムコードは本発明の実施形態に含まれることは言うまでもない。
【０１０２】
さらに、供給されたプログラムコードがコンピュータの機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに格納された後、そのプログラムコードの指示に基づいてその機能拡張ボードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部または全部を行い、その処理によって上述した実施形態の機能が実現される場合にも本発明に含まれることは言うまでもない。
【０１０３】
【発明の効果】
本発明によれば、水平方向の画像補正信号と垂直方向の画像補正信号のみでは補正しにくい周波数成分を斜め方向の画像補正信号により補正することができるので、補正を強めても丸い被写体が角ばったり画像の輪郭がつき過ぎるなどの不自然な画像を生成することなく、高画質な画像を生成することができる。
【図面の簡単な説明】
【図１】本発明による画像処理装置の一実施形態を示すブロック図である。
【図２】図１中に示した垂直ＬＰＦ回路の詳細な構成例を示す図である。
【図３】図１中に示した第１、第３の水平ＢＰＦ回路の詳細な構成例を示す図である。
【図４】図１中に示した第２の水平ＢＰＦ回路の詳細な構成例を示す図である。
【図５】図１中に示した第１、第２の垂直ＢＰＦ回路の詳細な構成例を示す図である。
【図６】図１中に示した水平ＬＰＦ回路の詳細な構成例を示す図である。
【図７】図２および図６に示したＬＰＦ回路の周波数特性を示す図である。
【図８】図３〜図５に示したＢＰＦ回路の周波数特性を示す図である。
【図９】図１中に示したゲイン調整回路の動作を示すフローチャートである。
【図１０】図１中に示したゲイン調整回路の入出力特性を示す図である。
【図１１】本実施形態によるアパーチャ補正回路の２次元周波数特性の一例を示す図である。
【図１２】従来のアパーチャ補正回路の一構成例を示す図である。
【符号の説明】
１ ＣＣＤ
２ ＣＤＳ・ＡＧＣ回路
３ Ａ／Ｄ変換器
４ 補正回路
５ ディレイライン
６ 補間回路
７ マトリクス回路
８ 色抑圧回路
９ 色ガンマ回路
１０ 垂直ノッチ回路
１１ 水平ノッチ回路
１２、２５〜２７ 加算器
１３ 輝度ガンマ回路
１４ 垂直ＬＰＦ回路
１５ 第１の水平ＢＰＦ回路
１６ 第２の水平ＢＰＦ回路
１７、１８、２１、２４ ゲイン調整回路
１９ 第１の垂直ＢＰＦ回路
２０ 第３の水平ＢＰＦ回路
２２ 第２の垂直ＢＰＦ回路
２３ 水平ＬＰＦ回路
２８ アパーチャ抑圧回路
２９ 抑圧制御信号生成回路
３０ 撮像レンズ
３１ 光学ローパスフィルタ
ＵＶ 色信号
Ｙ 輝度信号
Ｙｈ 輝度基準信号
Ｙａ アパーチャ補正信号
Claims (5)
- 入力された画像信号の水平方向のアパーチャ補正に必要な第１の画像補正信号を生成する第１の画像補正信号生成手段と、
前記画像信号の斜め方向のアパーチャ補正に必要な第２の画像補正信号を生成する第２の画像補正信号生成手段と、
前記画像信号の垂直方向のアパーチャ補正に必要な第３の画像補正信号を生成する第３の画像補正信号生成手段と、
前記画像信号と、前記第１、第２および第３の画像補正信号とを用いて、アパーチャ補正された輝度信号を生成する輝度信号生成手段とを備え、
前記第１の画像補正信号生成手段は、
前記画像信号から垂直方向の低周波成分を有する垂直低域信号を抽出する垂直低域信号抽出手段と、
前記垂直低域信号から水平方向の高周波成分を有する第１の水平高域信号を抽出する第１の水平高域信号抽出手段と、
前記第１の水平高域信号抽出手段と異なる周波数特性を有しており、前記垂直低域信号から水平方向の高周波成分を有する第２の水平高域信号を抽出する第２の水平高域信号抽出手段と、
前記第１の水平高域信号の出力レベルおよびベースクリップレベルを調整する第１の調整手段と、
前記第２の水平高域信号の出力レベルおよびベースクリップレベルを調整する第２の調整手段とを有し、
前記第１の水平高域信号と前記第２の水平高域信号とを用いて、前記第１の画像補正信号を生成し、
前記入力された画像信号は撮像手段により得られた信号であり、前記第１および第２の調整手段は、前記第１の水平高域信号抽出手段が低い周波数領域を幅広い領域で抽出し、前記第２の水平高域信号抽出手段が前記第１の水平高域信号抽出手段よりも高い周波数領域で狭く抽出するように前記出力レベルおよびベースクリップレベルを調整することにより、前記撮像手段のＳ／Ｎ比の特性に対応させることを特徴とする画像処理装置。 - 前記第２の画像補正信号生成手段は、
前記画像信号から垂直方向の高周波成分を有する第２の垂直高域信号を抽出する第２の垂直高域信号抽出手段と、
前記第２の垂直高域信号から水平方向の高周波成分を有する第３の水平高域信号を抽出する第３の水平高域信号抽出手段とを有し、
前記第３の水平高域信号を用いて、前記第２の画像補正信号を生成することを特徴とする請求項１に記載の画像処理装置。 - 前記第２の画像補正信号生成手段は、前記第３の水平高域信号の出力レベルおよびベースクリップレベルの少なくとも一つを調整する第３の調整手段をさらに有することを特徴とする請求項２に記載の画像処理装置。
- 前記第３の画像補正信号生成手段は、
前記画像信号から垂直方向の高周波成分を有する第１の垂直高域信号を抽出する第１の垂直高域信号抽出手段と、
前記第１の垂直高域信号から水平方向の低周波成分を有する水平低域信号を抽出する水平低域信号抽出手段とを有し、
前記水平低域信号を用いて、前記第３の画像補正信号を生成することを特徴とする請求項１〜３の何れか１項に記載の画像処理装置。 - 前記第３の画像補正信号生成手段は、前記水平低域信号の出力レベルおよびベースクリップレベルの少なくとも一つを調整する第４の調整手段をさらに有することを特徴とする請求項４に記載の画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28181599A JP4478258B2 (ja) | 1999-10-01 | 1999-10-01 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28181599A JP4478258B2 (ja) | 1999-10-01 | 1999-10-01 | 画像処理装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001111863A JP2001111863A (ja) | 2001-04-20 |
| JP2001111863A5 JP2001111863A5 (ja) | 2006-11-16 |
| JP4478258B2 true JP4478258B2 (ja) | 2010-06-09 |
Family
ID=17644392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28181599A Expired - Fee Related JP4478258B2 (ja) | 1999-10-01 | 1999-10-01 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4478258B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7471844B2 (en) * | 2004-12-27 | 2008-12-30 | Intel Corporation | Method, apparatus and system for multi-feature programmable tap filter image processing |
| JP4785635B2 (ja) * | 2006-06-16 | 2011-10-05 | キヤノン株式会社 | 画像処理装置及び方法 |
-
1999
- 1999-10-01 JP JP28181599A patent/JP4478258B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001111863A (ja) | 2001-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4556276B2 (ja) | 画像処理回路及び画像処理方法 | |
| KR101267404B1 (ko) | 화상 처리 장치, 화상 처리 방법, 및 기록 매체 | |
| US9514525B2 (en) | Temporal filtering for image data using spatial filtering and noise history | |
| US5959696A (en) | Dynamic range expanding apparatus of a video image | |
| JP3548504B2 (ja) | 信号処理装置、信号処理方法、及び撮像装置 | |
| JP2003153006A (ja) | 画像処理装置 | |
| US8625893B2 (en) | Image processing device and image processing method | |
| JP4317619B2 (ja) | 画像処理装置 | |
| JP4129254B2 (ja) | ノイズ低減装置および方法 | |
| JP2004363853A (ja) | 画像信号のノイズ低減方法及びノイズ低減装置 | |
| KR100444997B1 (ko) | 윤곽 보정 방법 및 이에 적합한 장치 | |
| JP5072751B2 (ja) | 画像処理装置、画像処理方法及びプログラム | |
| JP2001051672A (ja) | 画像処理装置 | |
| JP4272443B2 (ja) | 画像処理装置および画像処理方法 | |
| US20170061576A1 (en) | Applying chroma suppression to image data in a scaler of an image processing pipeline | |
| US7956907B2 (en) | Image capture device with low-frequency noise suppression | |
| JP2002232904A (ja) | 信号処理装置およびその信号処理方法およびその動作処理プログラムおよびそのプログラムを記憶した記憶媒体 | |
| JP4478258B2 (ja) | 画像処理装置 | |
| JP2001320720A (ja) | 信号処理方法及び信号処理装置 | |
| JP4320807B2 (ja) | カメラ信号処理装置及びカメラ信号処理方法 | |
| JP3543766B2 (ja) | 画像処理装置 | |
| JP2005101949A (ja) | 画像処理装置、画像処理方法、画像処理プログラム、および輪郭強調機能を備えたデジタルカメラ | |
| JP7183015B2 (ja) | 画像処理装置、画像処理方法、及びプログラム | |
| JP2001245130A (ja) | 画像処理装置 | |
| JP2007028468A (ja) | 画像処理装置及び方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061002 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061002 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090409 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100309 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100315 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |