JP4478050B2 - Simd型マイクロプロセッサ及びデータ処理方法 - Google Patents
Simd型マイクロプロセッサ及びデータ処理方法 Download PDFInfo
- Publication number
- JP4478050B2 JP4478050B2 JP2005080548A JP2005080548A JP4478050B2 JP 4478050 B2 JP4478050 B2 JP 4478050B2 JP 2005080548 A JP2005080548 A JP 2005080548A JP 2005080548 A JP2005080548 A JP 2005080548A JP 4478050 B2 JP4478050 B2 JP 4478050B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- processor element
- arrangement
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
- G06F15/8015—One dimensional arrays, e.g. rings, linear arrays, buses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
- G06F9/30014—Arithmetic instructions with variable precision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Image Processing (AREA)
Description
m個(mは2以上の自然数)のプロセッサエレメントを備え、
各プロセッサエレメントは、データを一時記憶する複数のレジスタと、演算部と、レジスタと演算部との間のデータ転送を行う経路を備えるSIMD型マイクロプロセッサにおいて、
各プロセッサエレメントの演算部は、n個(nは2以上の自然数)の演算回路を含みこれら演算回路によって一度に最大n個のデータ処理を行い、
同一の若しくは複数のライン分の連続データを配置することに関して、
m個のプロセッサエレメントには並びの順序が決められており、各プロセッサエレメントのn個の演算回路には、全プロセッサエレメントで同一の配置の順序が定められており、
連続するデータを同時処理する場合、(m×n)個の演算回路への処理の配置は、上記のプロセッサエレメントの並びの順序よりも、各プロセッサエレメントでの演算回路の配置の順序に優先的に従うものとされていることを特徴とするSIMD型マイクロプロセッサである。
演算回路が、付属するプロセッサエレメントに備わるレジスタ及び隣接するプロセッサエレメントに備わるレジスタとのデータ転送の経路を有し、
同時処理される連続するデータにおける隣接するデータを上記経路により転送することを特徴とする請求項1に記載のSIMD型マイクロプロセッサである。
m個(mは2以上の自然数)のプロセッサエレメントを備え、
各プロセッサエレメントは、データを一時記憶する複数のレジスタと、演算部と、レジスタと演算部との間のデータ転送を行う経路を備えるSIMD型マイクロプロセッサにおいて、
各プロセッサエレメントの演算部は、n個(nは2以上の自然数)の演算回路を含みこれら演算回路によって一度に最大n個のデータ処理を行い、
同一の若しくは複数のライン分の連続データを配置することに関して、
m個のプロセッサエレメントには並びの順序が決められており、各プロセッサエレメントのn個の演算回路には配置の順序が定められており、
連続するデータを同時処理する場合、(m×n)個の演算回路への処理の配置は、上記の各プロセッサエレメントでの演算回路の配置の順序よりも、プロセッサエレメントの並びの順序に優先的に従うものとされていることを特徴とするSIMD型マイクロプロセッサである。
演算回路が、付属するプロセッサエレメントに備わるレジスタ及び隣接するプロセッサエレメントに備わるレジスタとのデータ転送の経路を有し、
更に、プロセッサエレメントの全体配置の両端のうちの少なくとも一方の付近のプロセッサエレメントに付属する演算回路が、プロセッサエレメントの全体配置の両端のうちの他方の付近のプロセッサエレメントに備わるレジスタとのデータ転送の経路を有し、
演算回路は、同時処理される連続するデータにおける隣接するデータを上記経路により転送することを特徴とする請求項3に記載のSIMD型マイクロプロセッサである。
各プロセッサエレメントにおけるn個の演算回路が、夫々、ビットシフトするシフト装置を備え、
夫々のプロセッサエレメント内で一つの配置の順序が付されている演算回路が備えるシフト装置と、夫々のプロセッサエレメント内で別の配置の順序が付されている演算回路が備えるシフト装置とに対して、別途にシフト量が指定されるように構成されていることを特徴とする請求項3に記載のSIMD型マイクロプロセッサである。
m個(mは2以上の自然数)のプロセッサエレメントを備え、
各プロセッサエレメントが、データを一時記憶する複数のレジスタと、演算部と、レジスタと演算部との間のデータ転送を行う経路を備え、
各プロセッサエレメントの演算部が、n個(nは2以上の自然数)の演算回路を含みこれら演算回路によって一度に最大n個のデータ処理を行うSIMD型マイクロプロセッサを、利用して行うデータ処理方法であって、
同一の若しくは複数のライン分の連続データを配置することに関して、
m個のプロセッサエレメントに並びの順序を決めておき、更に各プロセッサエレメントのn個の演算回路に、全プロセッサエレメントで同一の配置の順序を定めておき、
(m×n)個の演算回路へデータ処理を配置する際、上記のプロセッサエレメントの並びの順序よりも、各プロセッサエレメントでの演算回路の配置の順序に優先的に従って配置して、連続データの同時処理を行うことを特徴とするデータ処理方法である。
演算回路が、付属するプロセッサエレメントに備わるレジスタ及び隣接するプロセッサエレメントに備わるレジスタとのデータ転送の経路を有しており、
上記経路を介して、同時処理される連続するデータにおける隣接するデータを転送することを特徴とする請求項6に記載のデータ処理方法である。
m個(mは2以上の自然数)のプロセッサエレメントを備え、
各プロセッサエレメントが、データを一時記憶する複数のレジスタと、演算部と、レジスタと演算部との間のデータ転送を行う経路を備え、
各プロセッサエレメントの演算部が、n個(nは2以上の自然数)の演算回路を含みこれら演算回路によって一度に最大n個のデータ処理を行うSIMD型マイクロプロセッサを、利用して行うデータ処理方法であって、
同一の若しくは複数のライン分の連続データを配置することに関して、
m個のプロセッサエレメントに並びの順序を決めておき、更に各プロセッサエレメントのn個の演算回路に配置の順序を定めておき、
(m×n)個の演算回路へデータ処理を配置する際、上記の各プロセッサエレメントでの演算回路の配置の順序よりも、プロセッサエレメントの並びの順序に優先的に従って配置して、連続データの同時処理を行うことを特徴とするデータ処理方法である。
演算回路が、付属するプロセッサエレメントに備わるレジスタ及び隣接するプロセッサエレメントに備わるレジスタとのデータ転送の経路を有しており、
更に、プロセッサエレメントの全体配置の両端のうちの少なくとも一方の付近のプロセッサエレメントに付属する演算回路が、プロセッサエレメントの全体配置の両端のうちの他方の付近のプロセッサエレメントに備わるレジスタとのデータ転送の経路を有しており、
上記経路を介して、同時処理される連続するデータにおける隣接するデータを転送することを特徴とする請求項8に記載のデータ処理方法である。
各プロセッサエレメントにおけるn個の演算回路が、夫々、ビットシフトするシフト装置を備え、
夫々のプロセッサエレメント内で一つの配置の順序が付されている演算回路が備えるシフト装置と、夫々のプロセッサエレメント内で別の配置の順序が付されている演算回路が備えるシフト装置とに対して、別途にシフト量を指定することを特徴とする請求項8に記載のデータ処理方法である。
図1は、本発明の第1の実施形態に係るSIMD型マイクロプロセッサ2の構成図である。第1の実施形態に係るSIMD型マイクロプロセッサも、従来技術のSIMD型マイクロプロセッサ(図16参照)と同様に、概略、グローバルプロセッサ30、プロセッサエレメントグループ72、及び外部インターフェース70から構成される。
SIMD型マイクロプロセッサにおいて1個のPEで2個の画素を処理する場合、PE内の画素の配置のパターンは、幾つか想定される。以下ではPE内の画素の配置パターンについての説明を行う。画素の配置パターンが異なれば、或るPEの演算部が隣接するPEのレジスタのデータを利用する場合に、そのことを実現するための構成に差異が生じてくる。それらの構成の差異が、後で説明する第2〜第4の実施形態の差異となっている。PE内の画素の配置パターンは、図5、図6、図7、図8及び図9に示される。
画像群E上に並ぶ画素に対して、左から右方向に順に1、2、3、・・・と番号を付し、画像群F上に並ぶ画素に対して、左から右方向に順に1、2、3、・・・と番号を付すものとすると、画素群E、画素群Fの夫々の1〜mまでの画素が、一度に画像処理をなされる画素として、SIMD型マイクロプロセッサ上に転送される。図9左部の画素群Fからの画素には、識別のために黒三角形を付している。
図2は、本発明の第2の実施形態に係るSIMD型マイクロプロセッサ2の構成図である。第2の実施形態に係るSIMD型マイクロプロセッサ2は、図5に示される画素の第1の配置パターンに対するデータ処理、特に一つのPEの演算部が隣接するPEのレジスタのデータを利用するデータ処理を実現する構成を備える。なお、第2の実施形態に係るSIMD型マイクロプロセッサ2は、概略、第1の実施形態に係るSIMD型マイクロプロセッサ2と同様の構成を有するため、同一の部位には同一の符号を付して説明を省略し、両者の差異を中心に説明する。
図3は、本発明の第3の実施形態に係るSIMD型マイクロプロセッサ2の構成図である。第3の実施形態に係るSIMD型マイクロプロセッサ2は、図6に示される画素の第2の配置パターンに対するデータ処理、特に一つのPEの演算部が隣接するPEのレジスタのデータを利用するデータ処理を実現する構成を備える。なお、第3の実施形態に係るSIMD型マイクロプロセッサ2は、概略、第2の実施形態に係るSIMD型マイクロプロセッサ2と同様の構成を有するため、同一の部位には同一の符号を付して説明を省略し、両者の差異を中心に説明する。
図4は、本発明の第4の実施形態に係るSIMD型マイクロプロセッサ2の構成図である。第4の実施形態に係るSIMD型マイクロプロセッサ2は、図7に示される画素の第3の配置パターン、図8に示される画素の第4の配置パターン及び図9に示される画素の第5の配置パターンに対するデータ処理、特に一つのPEの演算部が隣接するPEのレジスタのデータを利用するデータ処理を実現する構成を備える。なお、第4の実施形態に係るSIMD型マイクロプロセッサ2は、概略、第2の実施形態に係るSIMD型マイクロプロセッサ2と同様の構成を有するため、同一の部位には同一の符号を付して説明を省略し、両者の差異を中心に説明する。
以上の実施形態の説明では、1PEで2個の処理を実施できる形態を示してきたが、本発明を利用すれば1PEで3個以上の数の画素を処理するSIMD型マイクロプロセッサを作成することも可能である。
SIMD型マイクロプロセッサにおいて、図5、図6、図7、図8及び図9に示すような画素の配置パターンを利用して、1個のPEで2個の画素を処理するようにすれば、まず処理能力が2倍になる。
Claims (10)
- m個(mは2以上の自然数)のプロセッサエレメントを備え、
各プロセッサエレメントは、データを一時記憶する複数のレジスタと、演算部と、レジスタと演算部との間のデータ転送を行う経路を備えるSIMD型マイクロプロセッサにおいて、
各プロセッサエレメントの演算部は、n個(nは2以上の自然数)の演算回路を含みこれら演算回路によって一度に最大n個のデータ処理を行い、
同一の若しくは複数のライン分の連続データを配置することに関して、
m個のプロセッサエレメントには並びの順序が決められており、各プロセッサエレメントのn個の演算回路には、全プロセッサエレメントで同一の配置の順序が定められており、
連続するデータを同時処理する場合、(m×n)個の演算回路への処理の配置は、上記のプロセッサエレメントの並びの順序よりも、各プロセッサエレメントでの演算回路の配置の順序に優先的に従うものとされていることを特徴とするSIMD型マイクロプロセッサ。 - 演算回路が、付属するプロセッサエレメントに備わるレジスタ及び隣接するプロセッサエレメントに備わるレジスタとのデータ転送の経路を有し、
同時処理される連続するデータにおける隣接するデータを上記経路により転送することを特徴とする請求項1に記載のSIMD型マイクロプロセッサ。 - m個(mは2以上の自然数)のプロセッサエレメントを備え、
各プロセッサエレメントは、データを一時記憶する複数のレジスタと、演算部と、レジスタと演算部との間のデータ転送を行う経路を備えるSIMD型マイクロプロセッサにおいて、
各プロセッサエレメントの演算部は、n個(nは2以上の自然数)の演算回路を含みこれら演算回路によって一度に最大n個のデータ処理を行い、
同一の若しくは複数のライン分の連続データを配置することに関して、
m個のプロセッサエレメントには並びの順序が決められており、各プロセッサエレメントのn個の演算回路には配置の順序が定められており、
連続するデータを同時処理する場合、(m×n)個の演算回路への処理の配置は、上記の各プロセッサエレメントでの演算回路の配置の順序よりも、プロセッサエレメントの並びの順序に優先的に従うものとされていることを特徴とするSIMD型マイクロプロセッサ。 - 演算回路が、付属するプロセッサエレメントに備わるレジスタ及び隣接するプロセッサエレメントに備わるレジスタとのデータ転送の経路を有し、
更に、プロセッサエレメントの全体配置の両端のうちの少なくとも一方の付近のプロセッサエレメントに付属する演算回路が、プロセッサエレメントの全体配置の両端のうちの他方の付近のプロセッサエレメントに備わるレジスタとのデータ転送の経路を有し、
演算回路は、同時処理される連続するデータにおける隣接するデータを上記経路により転送することを特徴とする請求項3に記載のSIMD型マイクロプロセッサ。 - 各プロセッサエレメントにおけるn個の演算回路が、夫々、ビットシフトするシフト装置を備え、
夫々のプロセッサエレメント内で一つの配置の順序が付されている演算回路が備えるシフト装置と、夫々のプロセッサエレメント内で別の配置の順序が付されている演算回路が備えるシフト装置とに対して、別途にシフト量が指定されるように構成されていることを特徴とする請求項3に記載のSIMD型マイクロプロセッサ。 - m個(mは2以上の自然数)のプロセッサエレメントを備え、
各プロセッサエレメントが、データを一時記憶する複数のレジスタと、演算部と、レジスタと演算部との間のデータ転送を行う経路を備え、
各プロセッサエレメントの演算部が、n個(nは2以上の自然数)の演算回路を含みこれら演算回路によって一度に最大n個のデータ処理を行うSIMD型マイクロプロセッサを、利用して行うデータ処理方法であって、
同一の若しくは複数のライン分の連続データを配置することに関して、
m個のプロセッサエレメントに並びの順序を決めておき、更に各プロセッサエレメントのn個の演算回路に、全プロセッサエレメントで同一の配置の順序を定めておき、
(m×n)個の演算回路へデータ処理を配置する際、上記のプロセッサエレメントの並びの順序よりも、各プロセッサエレメントでの演算回路の配置の順序に優先的に従って配置して、連続データの同時処理を行うことを特徴とするデータ処理方法。 - 演算回路が、付属するプロセッサエレメントに備わるレジスタ及び隣接するプロセッサエレメントに備わるレジスタとのデータ転送の経路を有しており、
上記経路を介して、同時処理される連続するデータにおける隣接するデータを転送することを特徴とする請求項6に記載のデータ処理方法。 - m個(mは2以上の自然数)のプロセッサエレメントを備え、
各プロセッサエレメントが、データを一時記憶する複数のレジスタと、演算部と、レジスタと演算部との間のデータ転送を行う経路を備え、
各プロセッサエレメントの演算部が、n個(nは2以上の自然数)の演算回路を含みこれら演算回路によって一度に最大n個のデータ処理を行うSIMD型マイクロプロセッサを、利用して行うデータ処理方法であって、
同一の若しくは複数のライン分の連続データを配置することに関して、
m個のプロセッサエレメントに並びの順序を決めておき、更に各プロセッサエレメントのn個の演算回路に配置の順序を定めておき、
(m×n)個の演算回路へデータ処理を配置する際、上記の各プロセッサエレメントでの演算回路の配置の順序よりも、プロセッサエレメントの並びの順序に優先的に従って配置して、連続データの同時処理を行うことを特徴とするデータ処理方法。 - 演算回路が、付属するプロセッサエレメントに備わるレジスタ及び隣接するプロセッサエレメントに備わるレジスタとのデータ転送の経路を有しており、
更に、プロセッサエレメントの全体配置の両端のうちの少なくとも一方の付近のプロセッサエレメントに付属する演算回路が、プロセッサエレメントの全体配置の両端のうちの他方の付近のプロセッサエレメントに備わるレジスタとのデータ転送の経路を有しており、
上記経路を介して、同時処理される連続するデータにおける隣接するデータを転送することを特徴とする請求項8に記載のデータ処理方法。 - 各プロセッサエレメントにおけるn個の演算回路が、夫々、ビットシフトするシフト装置を備え、
夫々のプロセッサエレメント内で一つの配置の順序が付されている演算回路が備えるシフト装置と、夫々のプロセッサエレメント内で別の配置の順序が付されている演算回路が備えるシフト装置とに対して、別途にシフト量を指定することを特徴とする請求項8に記載のデータ処理方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005080548A JP4478050B2 (ja) | 2005-03-18 | 2005-03-18 | Simd型マイクロプロセッサ及びデータ処理方法 |
US11/377,521 US20060236075A1 (en) | 2005-03-18 | 2006-03-17 | SIMD microprocessor and data processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005080548A JP4478050B2 (ja) | 2005-03-18 | 2005-03-18 | Simd型マイクロプロセッサ及びデータ処理方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010030389A Division JP5055393B2 (ja) | 2010-02-15 | 2010-02-15 | Simd型マイクロプロセッサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006260479A JP2006260479A (ja) | 2006-09-28 |
JP4478050B2 true JP4478050B2 (ja) | 2010-06-09 |
Family
ID=37099600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005080548A Expired - Fee Related JP4478050B2 (ja) | 2005-03-18 | 2005-03-18 | Simd型マイクロプロセッサ及びデータ処理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20060236075A1 (ja) |
JP (1) | JP4478050B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8031208B2 (en) * | 2005-12-26 | 2011-10-04 | Kabushiki Kaisha Toshiba | Drawing apparatus and method for processing plural pixels in parallel |
WO2007116560A1 (ja) * | 2006-03-30 | 2007-10-18 | Nec Corporation | 並列画像処理システムの制御方法および装置 |
JP4801605B2 (ja) | 2007-02-28 | 2011-10-26 | 株式会社リコー | Simd型マイクロプロセッサ |
JP4913685B2 (ja) * | 2007-07-04 | 2012-04-11 | 株式会社リコー | Simd型マイクロプロセッサおよびsimd型マイクロプロセッサの制御方法 |
JP4690362B2 (ja) * | 2007-07-04 | 2011-06-01 | 株式会社リコー | Simd型マイクロプロセッサおよびsimd型マイクロプロセッサのデータ転送方法 |
JP5760532B2 (ja) * | 2011-03-14 | 2015-08-12 | 株式会社リコー | プロセッサ装置及びその演算方法 |
JP2014016894A (ja) * | 2012-07-10 | 2014-01-30 | Renesas Electronics Corp | 並列演算装置、並列演算装置を備えたデータ処理システム、及び、データ処理プログラム |
US9378181B2 (en) * | 2012-11-09 | 2016-06-28 | Intel Corporation | Scalable computing array |
JP6149003B2 (ja) * | 2014-05-30 | 2017-06-14 | 京セラドキュメントソリューションズ株式会社 | Simd型プロセッサー |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4785393A (en) * | 1984-07-09 | 1988-11-15 | Advanced Micro Devices, Inc. | 32-Bit extended function arithmetic-logic unit on a single chip |
US5669010A (en) * | 1992-05-18 | 1997-09-16 | Silicon Engines | Cascaded two-stage computational SIMD engine having multi-port memory and multiple arithmetic units |
JP4317624B2 (ja) * | 1999-09-10 | 2009-08-19 | メディア・テック・ユーエスエイ・インコーポレーテッド | 画像処理装置 |
US7191310B2 (en) * | 2000-01-19 | 2007-03-13 | Ricoh Company, Ltd. | Parallel processor and image processing apparatus adapted for nonlinear processing through selection via processor element numbers |
JP3779540B2 (ja) * | 2000-11-08 | 2006-05-31 | 株式会社ルネサステクノロジ | 複数レジスタ指定が可能なsimd演算方式 |
JP3719509B2 (ja) * | 2002-04-01 | 2005-11-24 | 株式会社ソニー・コンピュータエンタテインメント | シリアル演算パイプライン、演算装置、算術論理演算回路およびシリアル演算パイプラインによる演算方法 |
JP3985797B2 (ja) * | 2004-04-16 | 2007-10-03 | ソニー株式会社 | プロセッサ |
-
2005
- 2005-03-18 JP JP2005080548A patent/JP4478050B2/ja not_active Expired - Fee Related
-
2006
- 2006-03-17 US US11/377,521 patent/US20060236075A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2006260479A (ja) | 2006-09-28 |
US20060236075A1 (en) | 2006-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4478050B2 (ja) | Simd型マイクロプロセッサ及びデータ処理方法 | |
JP2009523292A (ja) | 並列処理システムにおけるマルチメディア・データ処理をスケジューリングするための方法及び装置 | |
JP4690362B2 (ja) | Simd型マイクロプロセッサおよびsimd型マイクロプロセッサのデータ転送方法 | |
JP3985797B2 (ja) | プロセッサ | |
JP2008047031A (ja) | 並列演算装置 | |
JP5055393B2 (ja) | Simd型マイクロプロセッサ | |
JP2007094846A (ja) | リコンフィグ可能な画像処理用アドレス生成回路及びそれを有するリコンフィグlsi | |
JP2814860B2 (ja) | 画像拡大縮小装置 | |
JP7154788B2 (ja) | 半導体装置 | |
KR20090005312A (ko) | 고속 pe 간 데이터 재배치 기능을 갖는 프로세서 어레이 시스템 | |
JP2007073010A (ja) | Simd方式プロセッサ、当該simd方式プロセッサを利用する画像処理方法、及び画像処理装置 | |
JP3971543B2 (ja) | Simd型プロセッサ | |
JP4482356B2 (ja) | Simdプロセッサを用いた画像処理方法及び画像処理装置 | |
CN108805846B (zh) | 二值图像处理优化的方法及其系统 | |
JP4442907B2 (ja) | Simd型プロセッサ | |
JP5369669B2 (ja) | Simd型マイクロプロセッサ | |
JP4933462B2 (ja) | 画像処理方法 | |
JP4516495B2 (ja) | Simd型マイクロプロセッサにおけるデータ処理方法 | |
JP4442905B2 (ja) | 画像データの処理方法 | |
JP3837293B2 (ja) | 定数選択機能を有するsimd型マイクロプロセッサ | |
JPH06309349A (ja) | プログラム制御のプロセッサ | |
JP3861483B2 (ja) | ハーフトーン生成装置およびハーフトーン生成方法 | |
JP5760532B2 (ja) | プロセッサ装置及びその演算方法 | |
JP3969580B2 (ja) | データ処理装置、画像処理装置、画像形成装置、プログラム及び記憶媒体 | |
JP2009175830A (ja) | Simd型マイクロプロセッサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100309 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100312 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4478050 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |