JP4473518B2

JP4473518B2 - Plasma display panel drive device

Info

Publication number: JP4473518B2
Application number: JP2003100020A
Authority: JP
Inventors: 幹雄佐々木; 謙一小林; 寿一渡邊; 行弘松本; 忠一野原
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2003-04-03
Filing date: 2003-04-03
Publication date: 2010-06-02
Anticipated expiration: 2023-04-03
Also published as: JP2004309606A

Description

【０００１】
【発明の属する技術分野】
本発明は、プラズマディスプレイパネルを駆動するプラズマディスプレイパネル駆動装置に関する。
【０００２】
【従来の技術】
プラズマディスプレイを駆動するプラズマディスプレイパネル駆動装置では、プラズマディスプレイパネルに高電圧の駆動パルスを供給する必要があるため、高電圧電源が使用される。そして、プラズマディスプレイパネル駆動装置を確実に保護するために、高電圧電源の電源電圧の変動を監視し、電源電圧が異常な場合に駆動装置の動作を適切に制御する必要がある。
【０００３】
【発明が解決しようとする課題】
しかし、高電圧電源の電源電圧を監視し、異常を検出する回路には高電圧が印加されることになるため、高耐電圧の部品が必要とされコストを押し上げるなどの問題がある。
【０００４】
本発明は、上記の事情に鑑みてなされたものであり、耐圧の低い部品を用いて電源電圧の異常を検出することができるプラズマディスプレイパネル駆動装置等を提供することを目的とする。
【０００５】
【課題を解決するための手段】
請求項１に記載のプラズマディスプレイパネル駆動装置は、プラズマディスプレイパネルを駆動するプラズマディスプレイパネル駆動装置において、前記プラズマディスプレイパネルに向けて駆動パルスを出力するパルス出力手段と、前記パルス出力手段に電源電圧を与える第１の電源部と、前記電源電圧の異常を検出する検出回路と、を備え、前記検出回路は、互にカソードを前記電源電圧の高電圧側にして直列に接続された第１の抵抗、第１のツェナーダイオード及び第２のツェナーダイオードにより前記電源電圧を分圧する分圧回路と、前記第１のツェナーダイオードと前記第２のツェナーダイオードとの間にコレクタが接続され、前記第１のツェナーダイオード及び前記第２のツェナーダイオードの両者により降圧された電圧がベースに印加され、前記ベースとエミッタ間が第２の抵抗で接続され、更に前記エミッタが前記電源電圧の低電圧側に接続される第１のＮＰＮ型トランジスタと、前記第１のＮＰＮ型トランジスタのエミッタとコレクタとの間にフォトダイオードが接続されたフォトカプラと、により構成されており、更に前記フォトカプラを構成する第２のＮＰＮ型トランジスタのコレクタには、前記電源電圧の異常を示す信号として出力される検出信号の出力部と第３の抵抗とを介して第２の電源部が接続され、前記フォトカプラを構成する前記第２のＮＰＮ型トランジスタのエミッタは接地されており、前記フォトカプラを構成する前記フォトダイオードに流れる電流が減少すると前記出力部における前記検出信号の電圧が上昇するように構成されていることを特徴とする。
【０００６】
【発明の実施の形態】
以下、図１〜図５を参照して、本発明によるプラズマディスプレイパネル駆動装置の一実施形態について説明する。
【０００７】
図１（ａ）は本実施形態のプラズマディスプレイパネル駆動装置１００の構成を示すブロック図、図１（ｂ）はプラズマディスプレイパネル駆動装置１００により駆動されるプラズマディスプレイパネルの構成を示す図、図２は制御部の回路を示す回路図である。
【０００８】
図１（ａ）に示すように、本実施形態のプラズマディスプレイパネル駆動装置１００は、駆動パルスの発生を制御するための制御部１００Ａと、制御部１００Ａからの制御信号に基づいてプラズマディスプレイパネル１０を駆動する駆動部１００Ｂとを備える。
【０００９】
図１（ｂ）に示すように、プラズマディスプレイパネル１０は、互いに平行に設けられた列電極Ｄ１〜Ｄｍと、列電極Ｄ１〜Ｄｍに直交して設けられた行電極Ｘ１〜Ｘｎと、行電極Ｙ１〜Ｙｎとを備える。行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎは交互に配置され、一対の行電極Ｘｉ（１≦ｉ≦ｎ）および行電極Ｙｉ（１≦ｉ≦ｎ）により第ｉ番目の表示ラインを構成する。列電極Ｄ１〜Ｄｍおよび行電極Ｘ１〜Ｘｎ，Ｙ１〜Ｙｎは、放電ガスを封着するように対向する２枚の基板に、それぞれ形成されており、列電極Ｄ１〜Ｄｍと、一対の行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎとの交点に表示画素となる放電セルが構成される。
【００１０】
図２に示すように、プラズマディスプレイパネル駆動装置１００の駆動部１００Ｂは、行電極Ｘ１〜Ｘｎを駆動する行電極駆動部２０Ｘと、行電極Ｙ１〜Ｙｎを駆動する行電極駆動部２０Ｙと、列電極Ｄ１〜Ｄｍを駆動する列電極駆動部３０と、を備える。なお、図２では、１つの放電セルを構成する電極を、列電極Ｄ、行電極Ｘおよび行電極Ｙとして示している。
【００１１】
行電極駆動部２０Ｘは、Ｘサステインパルスをプラズマディスプレイパネル１０の行電極Ｘ１〜Ｘｎに同時に印加するサステインドライバ２１と、リセットパルスを発生させるリセットパルス発生回路２２と、を備える。
【００１２】
行電極駆動部２０Ｙは、Ｙサステインパルスをプラズマディスプレイパネル１０の行電極Ｙ１〜Ｙｎに同時に印加するサステインドライバ２３と、リセットパルスを発生させるリセットパルス発生回路２４と、スキャンパルスを行電極Ｙ１〜Ｙｎに順次印加するスキャンドライバ２５と、を備える。
【００１３】
スキャンドライバ２５は、アース電位に対し電圧−Ｖｏｆｓを発生させる電源Ｂ１と、電源Ｂ１とサステインドライバ２３の出力ラインとを接続する抵抗Ｒ３と、サステインドライバ２３の出力ラインに対して電圧Ｖ_Hを重畳させるフローティング電源Ｂ２と、電源Ｂ２と直列に接続されたスイッチＳ２１およびスイッチＳ２２と、スイッチ２１およびスイッチＳ２２とそれぞれ並列に接続されたダイオードＤ２１およびダイオードＤ２２と、を備える。
【００１４】
列電極駆動部３０は、列電極Ｄ１〜Ｄｍに接続されたアドレスドライバ３１と、アドレスドライバ３１に向けて駆動パルスを供給するアドレス共振電源回路３２と、を備える。
【００１５】
なお、駆動部１００Ｂ各部のスイッチは、制御部１００Ｂからの制御信号に応じてスイッチングするスイッチング素子により構成されている。
【００１６】
図３は保護回路の構成を示す回路図である。保護回路５０はスキャンドライバ２５の電源Ｂ２の電源電圧を監視し、電源電圧値の異常を検出するためのものである。保護回路５０は、図２に示す電源Ｂ２の端子間に接続される。図２において、接続部分を符号Ｐ１、Ｐ２として示している。図３に示すように、保護回路５０は、抵抗Ｒ１〜Ｒ５、ダイオードＤ１〜Ｄ２、トランジスタＱ１およびフォトカプラＰＣにより構成される。なお、保護回路５０の動作については後述する。
【００１７】
次に、本実施形態のプラズマディスプレイパネル駆動装置１００の動作について説明する。
【００１８】
プラズマディスプレイパネル１０を駆動する期間としての１フィールドは、複数のサブフィールドＳＦ１〜ＳＦＮにより構成される。図３に示すように、各サブフィールドには、点灯させる放電セルを選択するアドレス期間と、そのアドレス期間において選択されたセルを所定時間点灯させ続けるサステイン期間とが設けられている。また、最初のサブフィールドであるＳＦ１の先頭部分には、前のフィールドでの点灯状態をリセットするためのリセット期間が設けられている。このリセット期間では、すべてのセルを発光セル（壁電荷が形成されているセル）に、または非発光セル（壁電荷が形成されていないセル）にリセットする。前者の場合には、後続のアドレス期間において所定のセルを非発光セルに切り換え、後者の場合には、後続のアドレス期間において所定のセルを発光セルに切り換える。サステイン期間はサブフィールドＳＦ１〜ＳＦＮの順に段階的に長くされており、点灯させ続けるサブフィールドの個数を変化させることにより、所定の階調表示が可能とされている。
【００１９】
図５に示す各サブフィールドのアドレス期間では、１ラインごとにアドレス走査が行われる。すなわち、第１のラインを構成する行電極Ｙ１に走査パルスが印加されると同時に、列電極Ｄ１〜Ｄｍに第１のラインのセルに対応するアドレスデータに応じたデータパルスＤＰ１が印加され、次に第２のラインを構成する行電極Ｙ２に走査パルスが印加されると同時に、列電極Ｄ１〜Ｄｍに第２のセルに対応するアドレスデータに応じたデータパルスＤＰ２が印加される。第３のライン以下についても同様に走査パルスおよびデータパルスＤ３が同時に印加される。最後に、第ｎのラインを構成する行電極Ｙｎに走査パルスが印加されると同時に、列電極Ｄ１〜Ｄｍに第ｎのラインのセルに対応するアドレスデータに応じたデータパルスＤＰｎが印加される。上記のようにアドレス期間では、所定のセルを発光セルから非発光セルに、または非発光セルから発光セルに切り換える。
【００２０】
このようにしてアドレス走査が終了すると、サブフィールドにおけるすべてのセルが、それぞれ発光セルあるいは非発光セルのいずれかに設定されており、次のサステイン期間においてサステインパルスが印加されるごとに発光セルのみ発光を繰り返す。図５に示すように、サステイン期間では行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎに対し、ＸサステインパルスおよびＹサステインパルスが、それぞれ所定のタイミングで繰り返し印加される。そして、最後のサブフィールドＳＦＮには、全セルを非発光セルに設定する消去期間が設けられている。
【００２１】
次に、図６を参照して、本実施形態のプラズマディスプレイパネル駆動装置１００において駆動パルスを発生させる際の動作について説明する。なお、図６では、リセット期間においてすべての放電セルを発光セルにリセットする例を示す。
【００２２】
プラズマディスプレイパネル駆動装置１００では、図２に示す駆動部１００Ｂ各部のスイッチを制御部１００Ａからの信号に基づいて所定のタイミングで切り換えることにより、駆動パルスを発生させる。以下に説明する各スイッチの切り替え制御は、制御部１００Ａからの制御信号に基づいて実行される。
【００２３】
図６に示すように、リセット期間では、リセットパルス発生回路２２のリセットスイッチＳＸ−Ｒおよびリセットパルス発生回路２４のリセットスイッチＳＹ−Ｒを同時に所定時間オンする。
【００２４】
これにより、行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎに図６に示すような形状のリセットパルスＲＰｘ，ＲＰｙが印加される。
【００２５】
図６に示すように、リセットスイッチＳＸ−ＲおよびリセットスイッチＳＹ−Ｒがオフすると、サステインドライバ２１のスイッチＳＸ−Ｇおよびサステインドライバ２３のスイッチＳＹ−Ｇがオンし、行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎの電位はアース電位に固定される。
【００２６】
以上のリセット期間において、すべての放電セルに壁電荷が形成され、これらの放電セルが発光セルにリセットされる。
【００２７】
次に、アドレス期間では、スキャンドライバ２５のスイッチＳＹ−ｏｆｓがオンし、抵抗Ｒ３を介してサステインドライバ２３の出力ラインを−Ｖｏｆｓの電位に接続する。また、サステインドライバ２５のスイッチ２１をオフ→オン→オフの順序で、サステインドライバ２５のスイッチ２２をオン→オフ→オンの順序で、同期して切り換える。これにより、行電極Ｙｉの電位は「−Ｖｏｆｓ＋Ｖ_H」→「−Ｖｏｆｓ」→「−Ｖｏｆｓ＋Ｖ_H」の順序で変化する。すなわち、アドレス期間では、このような走査パルスＳＰが各行電極Ｙｉに順次印加されることになる。
【００２８】
一方、アドレスドライバ３１およびアドレス共振電源回路３２の各スイッチを順次切り換えることにより、行電極Ｙｉの電位が「−Ｖｏｆｓ」に低下するタイミングに合わせて列電極Ｄ１〜Ｄｍにデータパルスを印加する。
【００２９】
具体的には、図５に示すようにデータパルスＤＰをアドレス共振電源回路３２から出力する間、アドレスドライバ３１のスイッチＳ３１をオン、スイッチＳ３２をオフすることにより、アドレス共振電源回路３２の出力を列電極Ｄ１〜Ｄｍに接続する。
【００３０】
また、アドレス共振電源回路３２の出力が列電極Ｄ１〜Ｄｍに接続されている間、アドレス共振電源回路３２ではデータパルスＤＰを発生させる。すなわち、アドレス共振電源回路３２では、最初にスイッチＳＡ−Ｕをオンする。これにより、コンデンサＣ５に蓄積されていた電荷に基づく電流がコイルＬ９、ダイオードＤ９、スイッチＳＡ−ＵおよびスイッチＳ３１を介して列電極Ｄに流れ込み、列電極Ｄの電圧は徐々に上昇する。次にスイッチＳＡ−Ｂをオンすることにより、列電極Ｄの電圧が電圧Ｖ_Aに固定される。次に、スイッチＳＡ−ＵおよびスイッチＳＡ−ＢをオフするとともにスイッチＳＡ−Ｄをオンする。これにより、放電セルに蓄積されていた電荷に基づく電流がスイッチＳ３１、コイルＬ１０、ダイオードＤ１０およびスイッチＳＡ−Ｄを介してコンデンサＣ５に流れ込む。このため、列電極Ｄの電位が徐々に下降する。最後にスイッチＳＡ−Ｄをオフするとともに、アドレスドライバ３１のスイッチＳ３１をオフ、スイッチＳ３２をオンする。これにより列電極Ｄがアドレス共振電源回路３２から切り離されて接地され、列電極Ｄの電位が０Ｖに固定される。
【００３１】
このように、スキャンドライバ２５による走査パルスＳＰのタイミングに合わせてデータパルスＤＰが与えられた放電セルが、選択的に非発光セルに設定される。
【００３２】
次に、サステイン期間では、サステインドライバ２１およびサステインドライバ２３において、ＸサステインパルスＩＰｘおよびＹサステインパルスＩＰｙをそれぞれ発生させる。
【００３３】
図６に示すように、サステインドライバ２１では、スイッチＳＸ−Ｕ１をオン、スイッチＳＸ−Ｄ１、スイッチＳＸ−Ｄ２およびスイッチＳＸ−Ｇをそれぞれオフする。この結果、スイッチＳＸ−Ｕ１のみがオンした状態となる。このため、コンデンサＣ３に蓄積されていた電荷に基づく電流が、コイルＬ５、ダイオードＤ５、スイッチＳＸ−Ｕ１および行電極Ｘを介して放電セルの行電極の電極間容量Ｃｐに流れ込むため、行電極Ｘの電位が上昇する。次に、スイッチＳＸ−Ｕ２をオンすると、コンデンサＣ４に蓄積されていた電荷に基づく電流が、コイルＬ７、ダイオードＤ７およびスイッチＳＸ−Ｕ２を介して行電極Ｘに流れ込み行電極Ｘの電位がさらに上昇する。次に、スイッチＳＸ−Ｂをオンすることにより、行電極Ｘの電位をＶｓに固定する。次に、スイッチＳＸ−Ｕ１、スイッチＳＸ−Ｕ２およびスイッチＳＸ−Ｂをオフし、スイッチＳＸ−Ｄ２をオンする。この結果、スイッチＳＸ−Ｄ２のみがオンした状態となる。このため、行電極の電極間容量に蓄積されていた電荷に基づく電流が、行電極Ｘ、コイルＬ８、ダイオードＤ８およびスイッチＳＸ−Ｄ２を介してコンデンサＣ４に流れ込むため、行電極Ｘの電位が下降する。次に、スイッチＳＸ−Ｄ１をオンすると、上記電荷に基づく電流が、行電極Ｘ、コイルＬ６、ダイオードＤ６およびスイッチＳＸ−Ｄ１を介してコンデンサＣ３に流れ込むため、行電極Ｘの電位がさらに下降する。最後にスイッチＳＸ−Ｇをオンすることで、行電極Ｘの電位を０Ｖに固定する。
【００３４】
行電極Ｘの電位が０Ｖに固定された後、サステインドライバ２３では、スイッチＳＹ−Ｕ１をオン、スイッチＳＹ−Ｄ１、スイッチＳＹ−Ｄ２およびスイッチＳＹ−Ｇをそれぞれオフする。この結果、スイッチＳＹ−Ｕ１のみがオンした状態となる。このため、コンデンサＣ１に蓄積されていた電荷に基づく電流が、コイルＬ１、ダイオードＤ１、スイッチＳＹ−Ｕ１および行電極Ｙを介して行電極の電極間容量Ｃｐに流れ込むため、行電極Ｙの電位が上昇する。次に、スイッチＳＹ−Ｕ２をオンすると、コンデンサＣ２に蓄積されていた電荷に基づく電流が、コイルＬ３、ダイオードＤ３およびスイッチＳＹ−Ｕ２を介して行電極Ｙに流れ込み行電極Ｙの電位がさらに上昇する。次に、スイッチＳＹ−Ｂをオンすることにより、行電極Ｙの電位をＶｓに固定する。次に、スイッチＳＹ−Ｕ１、スイッチＳＹ−Ｕ２およびスイッチＳＹ−Ｂをオフし、スイッチＳＹ−Ｄ２をオンする。この結果、スイッチＳＹ−Ｄ２のみがオンした状態となる。このため、行電極の電極間容量に蓄積されていた電荷に基づく電流が、行電極Ｙ、コイルＬ４、ダイオードＤ４およびスイッチＳＹ−Ｄ２を介してコンデンサＣ２に流れ込むため、行電極Ｙの電位が下降する。次に、スイッチＳＹ−Ｄ１をオンすると、上記電荷に基づく電流が、行電極Ｙ、コイルＬ２、ダイオードＤ２およびスイッチＳＹ−Ｄ１を介してコンデンサＣ１に流れ込むため、行電極Ｙの電位がさらに下降する。最後にスイッチＳＹ−Ｇをオンすることで、行電極Ｙの電位を０Ｖに固定する。
【００３５】
以上の動作を繰り返すことにより、図６に示すような波形のＸサステインパルスＩＰｘおよびＹサステインパルスＩＰｙを交互に発生させ、アドレス期間において選択された放電セル、すなわち発光セルのみを所定回数発光させる。
【００３６】
次に、保護回路５０の動作について説明する。
【００３７】
図３に示すように、保護回路５０では、抵抗Ｒ１、ダイオードＤ１、ダイオードＤ２、抵抗Ｒ３および抵抗Ｒ４により、電源Ｂ２の電源電圧を分圧している。
【００３８】
電源Ｂ２の電源電圧が正常な値の範囲にあるとき、ダイオードＤ１はオンしており、かつ、Ｑ１はカットオフしている。このため、フォトカプラＰＣのフォトダイオードＰＤには抵抗Ｒ１、ダイオードＤ１および抵抗Ｒ２を介して電源Ｂ２からの電流が供給され、フォトカプラＰＣのトランジスタＰＴはオンする。このため、検出信号はアース電位をとる。
【００３９】
次に、電源Ｂ２の電源電圧が低下していくと、抵抗Ｒ１、ダイオードＤ１、抵抗Ｒ２を介してフォトカプラＰＣのフォトダイオードＰＤに流れ込む電流が減少し、最終的には電流が０になる。このとき、フォトカプラＰＣのトランジスタＰＴに流れる電流は減少してゆき、プルアップ抵抗Ｒ５により検出信号の電圧値が上昇してゆくため、電源Ｂ２の電源電圧がある下限値を下回ると、検出信号は異常を示す正の値に到達する。すなわち、電源Ｂ２の電源電圧がある下限値を下回ると、検出信号に基づいて異常を検出できる。
【００４０】
次に、電源Ｂ２の電源電圧が上昇していくと、抵抗Ｒ１、ダイオードＤ１、ダイオードＤ２、抵抗Ｒ３および抵抗Ｒ４を介して流れる電流が増加するため、トランジスタＱ１のベース電圧が上昇する。そして、電源Ｂ２の電源電圧がある上限値を上回ると、トランジスタＱ１がオンしてフォトダイオードＰＤを短絡するので、それまで抵抗Ｒ１、ダイオードＤ１、抵抗Ｒ２を介してフォトダイオードＰＤへ流れ込んでいた電流が、トランジスタＱ１の側に切り換えられる。このため、フォトカプラＰＣのトランジスタＰＴに流れる電流は０となり、プルアップ抵抗Ｒ５により検出信号の電圧値が上昇して、検出信号は異常を示す値をとる。したがって、電源Ｂ２の電源電圧がある上限値を上回ると、検出信号に基づいて異常を検出できる。
【００４１】
保護回路５０における電源Ｂ２の電源電圧の正常範囲を規定する上限値および下限値は、主として、抵抗Ｒ１の値、抵抗Ｒ２の値、ツェナーダイオードＤ１のツェナー電圧およびツェナーダイオードＤ２のツェナー電圧を調整することにより、最適化することができる。
【００４２】
保護回路５０では、電源Ｂ２の電源電圧が異常値を示す場合には、検出信号を利用して駆動部１００Ｂの動作を停止するように制御している。このため、なんらかの理由により電源Ｂ２の電源電圧が異常な値を示した場合に、駆動部１００Ｂの損傷を確実に防止できる。
【００４３】
なお、駆動部１００Ｂの動作を停止させる具体的な制御方法としては、例えば、スキャンドライバ２５のスイッチＳ２１、スイッチＳ２２をオフすることで、スキャンドライバ２５と行電極Ｙとを分離する方法をとることができる。駆動部１００Ｂの動作を完全に停止しなくても、駆動部１００Ｂの各スイッチを制御することにより、制御部１００Ｂの損傷を回避できればよい。
【００４４】
保護回路５０は、高電圧（Ｖ_H）を供給する電源Ｂ２の電源電圧を監視するものであるため、保護回路５０には高い電圧が印加されることになる。しかし、本実施形態では、ツェナーダイオードＤ１およびツェナーダイオードＤ２を直列に接続した分圧回路を用いてトランジスタＱ１の動作点を決めるようにしている。このため、１本のツェナーダイオードを用いる場合と比較して、ツェナーダイオードＤ１およびツェナーダイオードＤ２のツェナー電圧を低く設定することができ、高耐圧のダイオードを使用する必要がない。このため、保護回路５０のコストを低下させることができるとともに、安定な動作を確保できる。
【００４５】
以上のように、本実施形態では、プラズマディスプレイパネル１０に向けて走査パルスを出力するスキャンドライバ２５と、スキャンドライバ２５に電源電圧を与える電源Ｂ２と、電源Ｂ２の電源電圧の異常を検出する保護回路５０と、を備え、保護回路５０は、電源電圧を分圧する、互に直列に接続されたツェナーダイオードＤ１およびツェナーダイオードＤ２を含む分圧回路と、分圧回路に接続されるトランジスタＱ１と、を具備し、トランジスタＱ１のベース端子にはツェナーダイオードＤ１およびツェナーダイオードＤ２の両者によりドロップされた後の電圧が印加され、トランジスタＱ１のエミッタ−コレクタ間と、ツェナーダイオードＤ１が電源部Ｂ２の電源電圧に対し直列に接続され、トランジスタＱ１のコレクタ電圧に基づいて電源電圧の異常が検出される。
【００４６】
このため、電源Ｂ２の電源電圧が異常な値を示した場合に、駆動部１００Ｂの損傷を確実に防止できる。また、ツェナーダイオードＤ１およびツェナーダイオードＤ２を直列に接続した分圧回路を用いてトランジスタＱ１の動作点を決めるようにしているため、ツェナーダイオードＤ１およびツェナーダイオードＤ２のツェナー電圧を低く設定することができる。したがって、保護回路５０のコストを低下させることができる。
【００４７】
なお、上記実施形態および特許請求の範囲の記載について、スキャンドライバ２５が「パルス出力手段」に、電源Ｂ２が「電源部」に、保護回路５０が「検出回路」に、ツェナーダイオードＤ１が「第１の定電圧素子」に、ツェナーダイオードＤ２が「第２の定電圧素子」に、トランジスタＱ１が「スイッチング手段」に、それぞれ対応する。
【００４８】
なお、本実施形態では、スイッチング手段としてトランジスタを用いた例を示したが、スイッチング手段として、種々のデバイスを使用することができる。
【００４９】
また、上記実施形態では、スキャンドライバ２５に用いられる電源Ｂ２の電源電圧の異常を検出する例を示したが、本発明によるプラズマディスプレイパネル駆動装置は、このような場合に限定されることなく、電源部の電源電圧の異常を検出する場合について広く適用できる。
【図面の簡単な説明】
【図１】本実施形態のプラズマディスプレイパネル駆動装置およびプラズマディスプレイパネルの構成を示す図であり、（ａ）は本実施形態のプラズマディスプレイパネル駆動装置の構成を示すブロック図、（ｂ）はプラズマディスプレイパネルの構成を示す図。
【図２】制御部の回路を示す回路図。
【図３】保護回路の構成を示す回路部。
【図４】１フィールドの構成を示す図。
【図５】１サブフィールド内の駆動パルスを示す図。
【図６】駆動パルスを発生させるための動作を示すタイミングチャート。
【符号の説明】
２５スキャンドライバ（パルス出力手段）
５０保護回路（検出回路）
Ｂ２電源（電源部）
Ｄ１ツェナーダイオード（第１のツェナーダイオード）
Ｄ２ツェナーダイオード（第２のツェナーダイオード）
Ｑ１トランジスタ（スイッチング手段）[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a plasma display panel driving apparatus for driving a plasma display panel.
[0002]
[Prior art]
In a plasma display panel driving apparatus for driving a plasma display, a high voltage power supply is used because it is necessary to supply a high voltage driving pulse to the plasma display panel. In order to reliably protect the plasma display panel driving device, it is necessary to monitor the fluctuation of the power supply voltage of the high-voltage power supply and appropriately control the operation of the driving device when the power supply voltage is abnormal.
[0003]
[Problems to be solved by the invention]
However, since a high voltage is applied to a circuit that monitors the power supply voltage of the high-voltage power supply and detects an abnormality, there is a problem that a component with a high withstand voltage is required and the cost is increased.
[0004]
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a plasma display panel driving device and the like that can detect an abnormality in a power supply voltage using a component with a low withstand voltage.
[0005]
[Means for Solving the Problems]
2. The plasma display panel driving apparatus according to claim 1, wherein the plasma display panel driving apparatus drives the plasma display panel. The pulse output means outputs a drive pulse toward the plasma display panel, and the power supply voltage is applied to the pulse output means. And a detection circuit for detecting an abnormality in the power supply voltage, wherein the detection circuits are connected in series with the cathodes on the high voltage side of the power supply voltage . A collector is connected between the voltage dividing circuit that divides the power supply voltage by a resistor, a first Zener diode, and a second Zener diode, and the first Zener diode and the second Zener diode, and the first Zener diode The voltage stepped down by both the second Zener diode and the second Zener diode is Is applied to the base and the emitter is connected with the second resistor, and a first NPN transistor further the emitter connected to the low voltage side of the power supply voltage, the emitter of said first NPN-type transistor And a photocoupler in which a photodiode is connected between the collector and the collector. Further, a signal indicating abnormality of the power supply voltage is output to the collector of the second NPN transistor constituting the photocoupler. A second power supply unit is connected via an output portion of the detected signal and a third resistor, and an emitter of the second NPN transistor constituting the photocoupler is grounded, and the photocoupler this voltage of the detection signal current flowing through the photodiode constituting the decrease in the output section is configured to increase The features.
[0006]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of a plasma display panel driving apparatus according to the present invention will be described with reference to FIGS.
[0007]
FIG. 1A is a block diagram showing the configuration of the plasma display panel driving apparatus 100 of the present embodiment, FIG. 1B is a diagram showing the configuration of the plasma display panel driven by the plasma display panel driving apparatus 100, and FIG. FIG. 3 is a circuit diagram showing a circuit of a control unit.
[0008]
As shown in FIG. 1A, the plasma display panel driving apparatus 100 according to the present embodiment includes a control unit 100A for controlling generation of drive pulses and a plasma display panel 10 based on a control signal from the control unit 100A. And a driving unit 100B for driving the motor.
[0009]
As shown in FIG. 1B, the plasma display panel 10 includes column electrodes D1 to Dm provided in parallel to each other, row electrodes X1 to Xn provided orthogonal to the column electrodes D1 to Dm, and row electrodes. Y1-Yn. The row electrodes X1 to Xn and the row electrodes Y1 to Yn are alternately arranged, and the i-th display line is constituted by the pair of row electrodes Xi (1 ≦ i ≦ n) and the row electrodes Yi (1 ≦ i ≦ n). . The column electrodes D1 to Dm and the row electrodes X1 to Xn and Y1 to Yn are respectively formed on two substrates facing each other so as to seal the discharge gas, and the column electrodes D1 to Dm and the pair of row electrodes Discharge cells serving as display pixels are formed at intersections of X1 to Xn and row electrodes Y1 to Yn.
[0010]
As shown in FIG. 2, the driving unit 100B of the plasma display panel driving apparatus 100 includes a row electrode driving unit 20X that drives the row electrodes X1 to Xn, a row electrode driving unit 20Y that drives the row electrodes Y1 to Yn, A column electrode driving unit 30 for driving the electrodes D1 to Dm. In FIG. 2, the electrodes constituting one discharge cell are shown as a column electrode D, a row electrode X, and a row electrode Y.
[0011]
The row electrode driver 20X includes a sustain driver 21 that simultaneously applies X sustain pulses to the row electrodes X1 to Xn of the plasma display panel 10, and a reset pulse generation circuit 22 that generates a reset pulse.
[0012]
The row electrode driver 20Y includes a sustain driver 23 that simultaneously applies a Y sustain pulse to the row electrodes Y1 to Yn of the plasma display panel 10, a reset pulse generation circuit 24 that generates a reset pulse, and a scan pulse to the row electrodes Y1 to Yn. And a scan driver 25 for sequentially applying to each other.
[0013]
The scan driver 25 superimposes the voltage V _H on the output line of the sustain driver 23, the power source B 1 that generates the voltage −Vofs with respect to the ground potential, the resistor R 3 that connects the power source B 1 and the output line of the sustain driver 23. A floating power source B2, a switch S21 and a switch S22 connected in series with the power source B2, and a diode D21 and a diode D22 connected in parallel with the switch 21 and the switch S22, respectively.
[0014]
The column electrode drive unit 30 includes an address driver 31 connected to the column electrodes D1 to Dm, and an address resonance power supply circuit 32 that supplies a drive pulse to the address driver 31.
[0015]
In addition, the switch of each part of the drive part 100B is comprised by the switching element switched according to the control signal from the control part 100B.
[0016]
FIG. 3 is a circuit diagram showing the configuration of the protection circuit. The protection circuit 50 monitors the power supply voltage of the power supply B2 of the scan driver 25 and detects an abnormality in the power supply voltage value. The protection circuit 50 is connected between the terminals of the power supply B2 shown in FIG. In FIG. 2, the connection portions are indicated by reference numerals P1 and P2. As shown in FIG. 3, the protection circuit 50 includes resistors R1 to R5, diodes D1 to D2, a transistor Q1, and a photocoupler PC. The operation of the protection circuit 50 will be described later.
[0017]
Next, the operation of the plasma display panel driving apparatus 100 of this embodiment will be described.
[0018]
One field as a period for driving the plasma display panel 10 is composed of a plurality of subfields SF1 to SFN. As shown in FIG. 3, each subfield is provided with an address period for selecting a discharge cell to be lit and a sustain period for continuously lighting the cell selected in the address period for a predetermined time. In addition, a reset period for resetting the lighting state in the previous field is provided at the beginning of SF1 which is the first subfield. In this reset period, all the cells are reset to light emitting cells (cells in which wall charges are formed) or non-light emitting cells (cells in which wall charges are not formed). In the former case, a predetermined cell is switched to a non-light emitting cell in the subsequent address period, and in the latter case, the predetermined cell is switched to a light emitting cell in the subsequent address period. The sustain period is gradually increased in the order of the subfields SF1 to SFN, and a predetermined gradation display is made possible by changing the number of subfields that are kept on.
[0019]
In the address period of each subfield shown in FIG. 5, address scanning is performed for each line. That is, at the same time as the scan pulse is applied to the row electrode Y1 constituting the first line, the data pulse DP1 corresponding to the address data corresponding to the cell of the first line is applied to the column electrodes D1 to Dm. At the same time, the scan pulse is applied to the row electrode Y2 constituting the second line, and at the same time, the data pulse DP2 corresponding to the address data corresponding to the second cell is applied to the column electrodes D1 to Dm. Similarly, the scan pulse and the data pulse D3 are simultaneously applied to the third and subsequent lines. Finally, a scan pulse is applied to the row electrode Yn constituting the nth line, and at the same time, a data pulse DPn corresponding to the address data corresponding to the cell of the nth line is applied to the column electrodes D1 to Dm. . As described above, in the address period, a predetermined cell is switched from the light emitting cell to the non-light emitting cell, or from the non-light emitting cell to the light emitting cell.
[0020]
When the address scanning is completed in this way, all the cells in the subfield are set to either light emitting cells or non-light emitting cells, and only the light emitting cells are applied each time the sustain pulse is applied in the next sustain period. Repeat the flash. As shown in FIG. 5, in the sustain period, the X sustain pulse and the Y sustain pulse are repeatedly applied to the row electrodes X1 to Xn and the row electrodes Y1 to Yn, respectively, at predetermined timings. The last subfield SFN is provided with an erasing period in which all cells are set as non-light emitting cells.
[0021]
Next, with reference to FIG. 6, the operation when generating a driving pulse in the plasma display panel driving apparatus 100 of the present embodiment will be described. FIG. 6 shows an example in which all the discharge cells are reset to the light emitting cells in the reset period.
[0022]
In the plasma display panel driving apparatus 100, a driving pulse is generated by switching the switches of the driving unit 100B shown in FIG. 2 at a predetermined timing based on a signal from the control unit 100A. Switching control of each switch described below is executed based on a control signal from the control unit 100A.
[0023]
As shown in FIG. 6, in the reset period, the reset switch SX-R of the reset pulse generating circuit 22 and the reset switch SY-R of the reset pulse generating circuit 24 are simultaneously turned on for a predetermined time.
[0024]
Thereby, reset pulses RPx and RPy having a shape as shown in FIG. 6 are applied to the row electrodes X1 to Xn and the row electrodes Y1 to Yn.
[0025]
As shown in FIG. 6, when the reset switch SX-R and the reset switch SY-R are turned off, the switch SX-G of the sustain driver 21 and the switch SY-G of the sustain driver 23 are turned on, and the row electrodes X1 to Xn and the row The potentials of the electrodes Y1 to Yn are fixed to the ground potential.
[0026]
In the above reset period, wall charges are formed in all the discharge cells, and these discharge cells are reset to the light emitting cells.
[0027]
Next, in the address period, the switch SY-ofs of the scan driver 25 is turned on, and the output line of the sustain driver 23 is connected to the potential of −Vofs via the resistor R3. Further, the switch 21 of the sustain driver 25 is synchronously switched in the order of off → on → off, and the switch 22 of the sustain driver 25 is switched in the order of on → off → on. Thus, the potential of the row electrode Yi changes in the order of “−Vofs + V _H ” → “−Vofs” → “−Vofs + V _H ”. That is, in the address period, such a scan pulse SP is sequentially applied to each row electrode Yi.
[0028]
On the other hand, by sequentially switching the switches of the address driver 31 and the address resonant power supply circuit 32, the data pulse is applied to the column electrodes D1 to Dm at the timing when the potential of the row electrode Yi drops to “−Vofs”.
[0029]
Specifically, as shown in FIG. 5, while the data pulse DP is output from the address resonant power supply circuit 32, the switch S31 of the address driver 31 is turned on and the switch S32 is turned off, whereby the output of the address resonant power supply circuit 32 is changed. Connect to the column electrodes D1 to Dm.
[0030]
Further, while the output of the address resonant power supply circuit 32 is connected to the column electrodes D1 to Dm, the address resonant power supply circuit 32 generates a data pulse DP. That is, in the address resonant power supply circuit 32, the switch SA-U is first turned on. As a result, a current based on the electric charge accumulated in the capacitor C5 flows into the column electrode D via the coil L9, the diode D9, the switch SA-U and the switch S31, and the voltage of the column electrode D gradually increases. Next, by turning on the switch SA-B, the voltage of the column electrode D is fixed to the voltage V _A. Next, the switch SA-U and the switch SA-B are turned off and the switch SA-D is turned on. As a result, a current based on the charge accumulated in the discharge cell flows into the capacitor C5 via the switch S31, the coil L10, the diode D10, and the switch SA-D. For this reason, the potential of the column electrode D gradually decreases. Finally, the switch SA-D is turned off, the switch S31 of the address driver 31 is turned off, and the switch S32 is turned on. As a result, the column electrode D is disconnected from the address resonance power supply circuit 32 and grounded, and the potential of the column electrode D is fixed to 0V.
[0031]
Thus, the discharge cells to which the data pulse DP is applied in accordance with the timing of the scan pulse SP by the scan driver 25 are selectively set as non-light emitting cells.
[0032]
Next, in the sustain period, the sustain driver 21 and the sustain driver 23 generate the X sustain pulse IPx and the Y sustain pulse IPy, respectively.
[0033]
As shown in FIG. 6, in the sustain driver 21, the switch SX-U1 is turned on, and the switch SX-D1, the switch SX-D2, and the switch SX-G are turned off. As a result, only the switch SX-U1 is turned on. For this reason, the current based on the electric charge accumulated in the capacitor C3 flows into the interelectrode capacitance Cp of the row electrode of the discharge cell via the coil L5, the diode D5, the switch SX-U1, and the row electrode X. The potential increases. Next, when the switch SX-U2 is turned on, a current based on the electric charge accumulated in the capacitor C4 flows into the row electrode X via the coil L7, the diode D7 and the switch SX-U2, and the potential of the row electrode X further increases. To do. Next, the switch SX-B is turned on to fix the potential of the row electrode X to Vs. Next, the switch SX-U1, the switch SX-U2, and the switch SX-B are turned off, and the switch SX-D2 is turned on. As a result, only the switch SX-D2 is turned on. For this reason, since the electric current based on the electric charge accumulated in the interelectrode capacitance of the row electrode flows into the capacitor C4 via the row electrode X, the coil L8, the diode D8 and the switch SX-D2, the potential of the row electrode X decreases. To do. Next, when the switch SX-D1 is turned on, a current based on the charge flows into the capacitor C3 via the row electrode X, the coil L6, the diode D6, and the switch SX-D1, so that the potential of the row electrode X further decreases. . Finally, the switch SX-G is turned on to fix the potential of the row electrode X to 0V.
[0034]
After the potential of the row electrode X is fixed at 0V, the sustain driver 23 turns on the switch SY-U1, turns off the switch SY-D1, the switch SY-D2, and the switch SY-G. As a result, only the switch SY-U1 is turned on. For this reason, since the current based on the electric charge accumulated in the capacitor C1 flows into the interelectrode capacitance Cp of the row electrode via the coil L1, the diode D1, the switch SY-U1, and the row electrode Y, the potential of the row electrode Y is increased. To rise. Next, when the switch SY-U2 is turned on, a current based on the electric charge accumulated in the capacitor C2 flows into the row electrode Y through the coil L3, the diode D3 and the switch SY-U2, and the potential of the row electrode Y further increases. To do. Next, the switch SY-B is turned on to fix the potential of the row electrode Y to Vs. Next, the switch SY-U1, the switch SY-U2, and the switch SY-B are turned off, and the switch SY-D2 is turned on. As a result, only the switch SY-D2 is turned on. For this reason, the current based on the electric charge accumulated in the interelectrode capacitance of the row electrode flows into the capacitor C2 via the row electrode Y, the coil L4, the diode D4, and the switch SY-D2, so that the potential of the row electrode Y decreases. To do. Next, when the switch SY-D1 is turned on, a current based on the electric charge flows into the capacitor C1 via the row electrode Y, the coil L2, the diode D2, and the switch SY-D1, so that the potential of the row electrode Y further decreases. . Finally, the switch SY-G is turned on to fix the potential of the row electrode Y to 0V.
[0035]
By repeating the above operation, the X sustain pulse IPx and the Y sustain pulse IPy having waveforms as shown in FIG. 6 are alternately generated, and only the discharge cells selected in the address period, that is, the light emitting cells emit light a predetermined number of times.
[0036]
Next, the operation of the protection circuit 50 will be described.
[0037]
As shown in FIG. 3, in the protection circuit 50, the power supply voltage of the power supply B2 is divided by the resistor R1, the diode D1, the diode D2, the resistor R3, and the resistor R4.
[0038]
When the power supply voltage of the power supply B2 is within a normal value range, the diode D1 is on and Q1 is cut off. Therefore, the current from the power supply B2 is supplied to the photodiode PD of the photocoupler PC via the resistor R1, the diode D1, and the resistor R2, and the transistor PT of the photocoupler PC is turned on. For this reason, the detection signal takes a ground potential.
[0039]
Next, when the power supply voltage of the power supply B2 decreases, the current flowing into the photodiode PD of the photocoupler PC via the resistor R1, the diode D1, and the resistor R2 decreases, and finally the current becomes zero. At this time, the current flowing through the transistor PT of the photocoupler PC decreases and the voltage value of the detection signal increases by the pull-up resistor R5. Therefore, when the power supply voltage of the power supply B2 falls below a certain lower limit value, the detection signal Reaches a positive value indicating anomalies. That is, when the power supply voltage of the power supply B2 falls below a certain lower limit value, an abnormality can be detected based on the detection signal.
[0040]
Next, as the power supply voltage of the power supply B2 increases, the current flowing through the resistor R1, the diode D1, the diode D2, the resistor R3, and the resistor R4 increases, so that the base voltage of the transistor Q1 increases. When the power supply voltage of the power supply B2 exceeds a certain upper limit value, the transistor Q1 is turned on to short-circuit the photodiode PD, so that the current that has flowed into the photodiode PD through the resistor R1, the diode D1, and the resistor R2 until then. Is switched to the transistor Q1 side. For this reason, the current flowing through the transistor PT of the photocoupler PC becomes 0, the voltage value of the detection signal rises by the pull-up resistor R5, and the detection signal takes a value indicating abnormality. Therefore, when the power supply voltage of the power supply B2 exceeds a certain upper limit value, an abnormality can be detected based on the detection signal.
[0041]
The upper limit value and lower limit value that define the normal range of the power supply voltage of the power supply B2 in the protection circuit 50 mainly adjust the value of the resistor R1, the value of the resistor R2, the Zener voltage of the Zener diode D1, and the Zener voltage of the Zener diode D2. Can be optimized.
[0042]
In the protection circuit 50, when the power supply voltage of the power supply B2 shows an abnormal value, the operation of the drive unit 100B is controlled using the detection signal. For this reason, when the power supply voltage of the power supply B2 shows an abnormal value for some reason, it is possible to reliably prevent the drive unit 100B from being damaged.
[0043]
As a specific control method for stopping the operation of the drive unit 100B, for example, a method of separating the scan driver 25 and the row electrode Y by turning off the switch S21 and the switch S22 of the scan driver 25 is used. Can do. Even if the operation of the drive unit 100B is not completely stopped, it is only necessary to avoid damage to the control unit 100B by controlling each switch of the drive unit 100B.
[0044]
Since the protection circuit 50 monitors the power supply voltage of the power supply B2 that supplies a high voltage (V _H ), a high voltage is applied to the protection circuit 50. However, in this embodiment, the operating point of the transistor Q1 is determined using a voltage dividing circuit in which the Zener diode D1 and the Zener diode D2 are connected in series. For this reason, compared with the case where one Zener diode is used, the Zener voltage of Zener diode D1 and Zener diode D2 can be set low, and it is not necessary to use a high voltage | pressure-resistant diode. For this reason, the cost of the protection circuit 50 can be reduced and a stable operation can be secured.
[0045]
As described above, in the present embodiment, the scan driver 25 that outputs a scan pulse toward the plasma display panel 10, the power source B2 that supplies the power voltage to the scan driver 25, and the protection that detects an abnormality in the power source voltage of the power source B2. Circuit 50, and the protection circuit 50 divides the power supply voltage, the voltage dividing circuit including the Zener diode D1 and the Zener diode D2 connected in series with each other, the transistor Q1 connected to the voltage dividing circuit, The voltage after being dropped by both the Zener diode D1 and the Zener diode D2 is applied to the base terminal of the transistor Q1, and the Zener diode D1 is connected to the power supply voltage of the power supply unit B2 between the emitter and collector of the transistor Q1. Connected in series, based on the collector voltage of transistor Q1 Abnormality of the power supply voltage is detected Te.
[0046]
For this reason, when the power supply voltage of the power supply B2 shows an abnormal value, it is possible to reliably prevent the drive unit 100B from being damaged. Further, since the operating point of the transistor Q1 is determined using a voltage dividing circuit in which the Zener diode D1 and the Zener diode D2 are connected in series, the Zener voltage of the Zener diode D1 and the Zener diode D2 can be set low. . Therefore, the cost of the protection circuit 50 can be reduced.
[0047]
In the above embodiment and claims, the scan driver 25 is the “pulse output means”, the power supply B2 is the “power supply unit”, the protection circuit 50 is the “detection circuit”, and the Zener diode D1 is the “first output”. The Zener diode D2 corresponds to the “second constant voltage element”, and the transistor Q1 corresponds to the “switching means”.
[0048]
In the present embodiment, an example in which a transistor is used as the switching unit has been described. However, various devices can be used as the switching unit.
[0049]
Moreover, although the example which detects abnormality of the power supply voltage of power supply B2 used for the scan driver 25 was shown in the said embodiment, the plasma display panel drive device by this invention is not limited to such a case, The present invention can be widely applied to the case of detecting an abnormality in the power supply voltage of the power supply unit.
[Brief description of the drawings]
1A and 1B are diagrams showing a configuration of a plasma display panel driving apparatus and a plasma display panel according to the present embodiment. FIG. 1A is a block diagram showing a configuration of the plasma display panel driving apparatus according to the present embodiment, and FIG. The figure which shows the structure of a display panel.
FIG. 2 is a circuit diagram showing a circuit of a control unit.
FIG. 3 is a circuit portion showing a configuration of a protection circuit.
FIG. 4 is a diagram showing a configuration of one field.
FIG. 5 is a diagram showing drive pulses in one subfield.
FIG. 6 is a timing chart showing an operation for generating a drive pulse.
[Explanation of symbols]
25 Scan driver (pulse output means)
50 Protection circuit (detection circuit)
B2 Power supply (Power supply unit)
D1 Zener diode (first Zener diode)
D2 Zener diode (second Zener diode)
Q1 transistor (switching means)

Claims

In a plasma display panel driving apparatus for driving a plasma display panel,
Pulse output means for outputting a drive pulse toward the plasma display panel;
A first power supply section for supplying a power supply voltage to the pulse output means;
A detection circuit for detecting an abnormality of the power supply voltage;
With
The detection circuit includes:
A voltage dividing circuit that divides the power supply voltage by a first resistor, a first Zener diode, and a second Zener diode that are connected in series with the cathodes on the high voltage side of the power supply voltage; A collector is connected between the Zener diode and the second Zener diode, a voltage stepped down by both the first Zener diode and the second Zener diode is applied to the base, and the base and the emitter are connected to each other. A first NPN transistor connected by a second resistor and further having the emitter connected to the low voltage side of the power supply voltage;
A photocoupler in which a photodiode is connected between an emitter and a collector of the first NPN transistor;
It consists of
Furthermore, a second power supply section is connected to the collector of the second NPN transistor constituting the photocoupler via an output section of a detection signal output as a signal indicating abnormality of the power supply voltage and a third resistor. The emitter of the second NPN transistor that is connected and constitutes the photocoupler is grounded ;
The plasma display panel driving device, wherein the voltage of the detection signal in the output unit increases when the current flowing through the photodiode constituting the photocoupler decreases .