JP4416418B2

JP4416418B2 - Plasma display panel drive device

Info

Publication number: JP4416418B2
Application number: JP2003059368A
Authority: JP
Inventors: 幹雄佐々木; 圭介岩脇; 謙一小林; 行弘松本; 忠一野原
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2003-03-06
Filing date: 2003-03-06
Publication date: 2010-02-17
Anticipated expiration: 2023-03-06
Also published as: JP2004271659A

Description

【０００１】
【発明の属する技術分野】
本発明は、プラズマディスプレイパネルを駆動するプラズマディスプレイパネル駆動装置に関する。
【０００２】
【従来の技術】
複数の放電セルをマトリクス状に配列させたプラズマディスプレイを駆動する方法として、すべての放電セルを発光可能な発光状態または非発光状態に設定するリセット期間と、リセット期間により設定された同一の状態の放電セルの中から発光させる放電セルを選択する選択期間と、選択期間において選択された放電セルを所定時間繰り返し発光させる維持放電期間とを設ける方法が知られている。このような駆動方法におけるリセット期間では、すべての放電セルに所定のリセットパルスを供給することにより放電セルの状態を発光状態または非発光状態に設定している。
【０００３】
【発明が解決しようとする課題】
しかし、リセット期間において供給されるリセットパルスにより放電セルが発光する。このため、発光時間が長時間にわたると、リセットパルスに起因する発光によりプラズマディスプレイパネルの画質を低下させるおそれがある。また、リセット期間が長いと他の期間に振り分ける時間に制限を与えることとなるため、リセット期間が長くなることは好ましくない。
【０００４】
本発明は、上記の事情に鑑みてなされたものであり、放電セルを短時間で確実にリセットすることができるプラズマディスプレイパネル駆動装置等を提供することなどを目的とする。
【０００５】
【課題を解決するための手段】
請求項１に記載のプラズマディスプレイパネル駆動装置は、複数の放電セルを同時に発光セルまたは非発光セルに設定するリセット手段と、前記リセット手段により発光セルまたは非発光セルに設定された放電セルの中から選択放電を発生させる放電セルを選択する選択手段と、を備えるプラズマディスプレイパネル駆動装置において、前記リセット手段は、パルスを発生させるパルス発生回路と、第１の抵抗およびキャパシティを直列に接続してなる第１の回路と、第２の抵抗からなる第２の回路とを備え、前記パルス発生回路と前記放電セルを構成する電極との間に、前記第１の回路と、前記第２の回路とが並列に接続され、前記第２の抵抗の抵抗値は前記第１の抵抗の抵抗値よりも大きいことを特徴とする。
【０００７】
【発明の実施の形態】
以下、図１〜図５を参照して、本発明によるプラズマディスプレイパネル駆動装置の一実施形態について説明する。
【０００８】
図１（ａ）は本実施形態のプラズマディスプレイパネル駆動装置１００の構成を示すブロック図、図１（ｂ）はプラズマディスプレイパネル駆動装置１００により駆動されるプラズマディスプレイパネルの構成を示す図、図２は制御部の回路を示す回路図である。
【０００９】
図１（ａ）に示すように、本実施形態のプラズマディスプレイパネル駆動装置１００は、駆動パルスの発生を制御するための制御部１００Ａと、制御部１００Ａからの制御信号に基づいてプラズマディスプレイパネル１０を駆動する駆動部１００Ｂとを備える。
【００１０】
図１（ｂ）に示すように、プラズマディスプレイパネル１０は、互いに平行に設けられた列電極Ｄ１〜Ｄｍと、列電極Ｄ１〜Ｄｍに直交して設けられた行電極Ｘ１〜Ｘｎと、行電極Ｙ１〜Ｙｎとを備える。行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎは交互に配置され、一対の行電極Ｘｉ（１≦ｉ≦ｎ）および行電極Ｙｉ（１≦ｉ≦ｎ）により第ｉ番目の表示ラインを構成する。列電極Ｄ１〜Ｄｍおよび行電極Ｘ１〜Ｘｎ，Ｙ１〜Ｙｎは、放電ガスを封着するように対向する２枚の基板に、それぞれ形成されており、列電極Ｄ１〜Ｄｍと、一対の行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎとの交点に表示画素となる放電セルが構成される。
【００１１】
図２に示すように、プラズマディスプレイパネル駆動装置１００の駆動部１００Ｂは、行電極Ｘ１〜Ｘｎを駆動する行電極駆動部２０Ｘと、行電極Ｙ１〜Ｙｎを駆動する行電極駆動部２０Ｙと、列電極Ｄ１〜Ｄｍを駆動する列電極駆動部３０と、を備える。なお、図２では、１つの放電セルを構成する電極を、列電極Ｄ、行電極Ｘおよび行電極Ｙとして示している。
【００１２】
行電極駆動部２０Ｘは、Ｘサステインパルスをプラズマディスプレイパネル１０の行電極Ｘ１〜Ｘｎに同時に印加するサステインドライバ２１と、リセットパルスを発生させるリセットパルス発生回路２２と、を備える。
【００１３】
行電極駆動部２０Ｙは、Ｙサステインパルスをプラズマディスプレイパネル１０の行電極Ｙ１〜Ｙｎに同時に印加するサステインドライバ２３と、リセットパルスを発生させるリセットパルス発生回路２４と、スキャンパルスを行電極Ｙ１〜Ｙｎに順次印加するスキャンドライバ２５と、を備える。
【００１４】
列電極駆動部３０は、列電極Ｄ１〜Ｄｍに接続されたアドレスドライバ３１と、アドレスドライバ３１に向けて駆動パルスを供給するアドレス共振電源回路３２と、を備える。
【００１５】
図２に示すように、行電極駆動部２０Ｘのリセットパルス発生回路２２は、アース電位との間に負のリセット電圧（−Ｖｒ）を生成する電源ＢＸと、互に直列接続された抵抗Ｒ２１およびコンデンサＣ２１と、抵抗Ｒ２１よりも抵抗値の大きな抵抗Ｒ２２と、上記電源に接続されたリセットスイッチＳＸ−Ｒとを備える。抵抗Ｒ２１およびコンデンサＣ２１を直列に接続してなる回路と、抵抗Ｒ２２からなる回路とは互いに並列に接続されて、リセットスイッチＳＸ−Ｒおよび行電極Ｘ１〜Ｘｎの間に挿入されている。
【００１６】
また、行電極駆動部２０Ｙのリセットパルス発生回路２４は、アース電位との間に正のリセット電圧（Ｖｒ）を生成する電源ＢＹと、互に直列接続された抵抗Ｒ２３およびコンデンサＣ２２と、抵抗Ｒ２３よりも抵抗値の大きな抵抗Ｒ２４と、上記電源に接続されたリセットスイッチＳＹ−Ｒとを備える。抵抗Ｒ２３およびコンデンサＣ２２を直列に接続してなる回路と、抵抗Ｒ２４からなる回路とは互いに並列に接続されて、リセットスイッチＳＹ−Ｒおよびサステインドライバ２３の出力の間に挿入されている。
【００１７】
なお、リセットスイッチＳＸ−ＢおよびリセットスイッチＳＹ−Ｂを含む駆動部１００Ｂ各部のスイッチは、制御部１００Ｂからの制御信号に応じてスイッチングするスイッチング素子により構成されている。
【００１８】
次に、本実施形態のプラズマディスプレイパネル駆動装置１００の動作について説明する。
【００１９】
プラズマディスプレイパネル１０を駆動する期間としての１フィールドは、複数のサブフィールドＳＦ１〜ＳＦＮにより構成される。図３に示すように、各サブフィールドには、点灯させる放電セルを選択するアドレス期間と、そのアドレス期間において選択されたセルを所定時間点灯させ続けるサステイン期間とが設けられている。また、最初のサブフィールドであるＳＦ１の先頭部分には、前のフィールドでの点灯状態をリセットするためのリセット期間が設けられている。このリセット期間では、すべてのセルを発光セル（壁電荷が形成されているセル）に、または非発光セル（壁電荷が形成されていないセル）にリセットする。前者の場合には、後続のアドレス期間において所定のセルを非発光セルに切り換え、後者の場合には、後続のアドレス期間において所定のセルを発光セルに切り換える。サステイン期間はサブフィールドＳＦ１〜ＳＦＮの順に段階的に長くされており、点灯させ続けるサブフィールドの個数を変化させることにより、所定の階調表示が可能とされている。
【００２０】
図４に示す各サブフィールドのアドレス期間では、１ラインごとにアドレス走査が行われる。すなわち、第１のラインを構成する行電極Ｙ１に走査パルスが印加されると同時に、列電極Ｄ１〜Ｄｍに第１のラインのセルに対応するアドレスデータに応じたデータパルスＤＰ１が印加され、次に第２のラインを構成する行電極Ｙ２に走査パルスが印加されると同時に、列電極Ｄ１〜Ｄｍに第２のセルに対応するアドレスデータに応じたデータパルスＤＰ２が印加される。第３のライン以下についても同様に走査パルスおよびデータパルスＤ３が同時に印加される。最後に、第ｎのラインを構成する行電極Ｙｎに走査パルスが印加されると同時に、列電極Ｄ１〜Ｄｍに第ｎのラインのセルに対応するアドレスデータに応じたデータパルスＤＰｎが印加される。上記のようにアドレス期間では、所定のセルを発光セルから非発光セルに、または非発光セルから発光セルに切り換える。
【００２１】
このようにしてアドレス走査が終了すると、サブフィールドにおけるすべてのセルが、それぞれ発光セルあるいは非発光セルのいずれかに設定されており、次のサステイン期間においてサステインパルスが印加されるごとに発光セルのみ発光を繰り返す。図４に示すように、サステイン期間では行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎに対し、ＸサステインパルスおよびＹサステインパルスが、それぞれ所定のタイミングで繰り返し印加される。そして、最後のサブフィールドＳＦＮには、全セルを非発光セルに設定する消去期間が設けられている。
【００２２】
次に、図５を参照して、本実施形態のプラズマディスプレイパネル駆動装置１００において駆動パルスを発生させる際の動作について説明する。なお、図５では、リセット期間においてすべての放電セルを発光セルにリセットする例を示す。
【００２３】
プラズマディスプレイパネル駆動装置１００では、図２に示す駆動部１００Ｂ各部のスイッチを制御部１００Ａからの信号に基づいて所定のタイミングで切り換えることにより、駆動パルスを発生させる。以下に説明する各スイッチの切り替え制御は、制御部１００Ａからの制御信号に基づいて実行される。
【００２４】
図５に示すように、リセット期間（図３および図４）では、リセットパルス発生回路２２のリセットスイッチＳＸ−Ｒおよびリセットパルス発生回路２４のリセットスイッチＳＹ−Ｒを同時に所定時間オンする。
【００２５】
図１に示すように、リセットスイッチＳＸ−Ｒがオンすると、抵抗Ｒ２１、抵抗Ｒ２２およびコンデンサＣ２１により構成される回路を介して、行電極Ｘが電源ＢＸに接続される。このため、抵抗Ｒ２２および行電極Ｘを介して放電セルから電流が引き抜かれる。また、リセットスイッチＳＸ−Ｒがオンした直後はコンデンサＣ２１に充電電流が流れ込むため、抵抗Ｒ２１および行電極Ｘを経由して同様に放電セルに電流が引き抜かれる。抵抗Ｒ２１の抵抗値は抵抗Ｒ２２に比べて小さいため、リセットスイッチＳＸ−Ｒがオンした直後は大きな電流が流れ、行電極Ｘ１〜Ｘｎの電位は急激に下降する。その後、コンデンサＣ２１が充電されてくると、抵抗Ｒ２１を介して流れる電流が減少するため、行電極Ｘ１〜Ｘｎからの電流は徐々に減少する。このため、行電極Ｘ１〜Ｘｎの電位の下降が穏やかになり、行電極Ｘ１〜Ｘｎの電位はリセット電圧（−Ｖｒ）に近い値をとる。
【００２６】
一方、リセットスイッチＳＹ−Ｒがオンすると、抵抗Ｒ２３、抵抗Ｒ２４およびコンデンサＣ２２により構成される回路を介して、行電極Ｙが電源ＢＹに接続される。このため、抵抗Ｒ２４および行電極Ｙを介して放電セルに電流が流れ込む。また、リセットスイッチＳＹ−Ｒがオンした直後はコンデンサＣ２２に充電電流が流れ込むため、抵抗Ｒ２３および行電極Ｙを経由して同様に放電セルに電流が流れ込む。抵抗Ｒ２３の抵抗値は抵抗Ｒ２４に比べて小さいため、リセットスイッチＳＹ−Ｒがオンした直後は大きな電流が流れ、行電極Ｙ１〜Ｙｎの電位は急激に上昇する。その後、コンデンサＣ２２が充電されてくると、抵抗Ｒ２３を介して流れる電流が減少するため、行電極Ｙ１〜Ｙｎへの電流は徐々に減少する。このため、行電極Ｙ１〜Ｙｎの電位の上昇が穏やかになり、行電極Ｙ１〜Ｙｎの電位はリセット電圧（Ｖｒ）に近い値をとる。
【００２７】
このように、行電極Ｘ１〜Ｘｎの電位は、リセットスイッチＳＸ−Ｒをオンした直後に急激に下降し、その後、コンデンサＣ２１が充電されるのに伴って穏やかに下降するようになる。また、行電極Ｙ１〜Ｙｎの電位は、リセットスイッチＳＹ−Ｒをオンした直後に急激に上昇し、その後、コンデンサＣ２２が充電されるのに伴って穏やかに上昇するようになる。したがって、行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎ間の電圧は、リセットスイッチＳＸ−ＲおよびリセットスイッチＳＹ−Ｒがオンした直後に急激に大きくなるため、短時間で壁電荷を形成しうる電圧に到達する。その後、行電極間の電圧が穏やかに上昇する期間に入るため、行電極間には壁電荷を形成しうる電圧が充分な時間にわたり印加され続けることになる。このため、短時間のリセット期間で効率的に所定量の壁電荷を形成させることができる。
【００２８】
図５に示すように、リセットスイッチＳＸ−ＲおよびリセットスイッチＳＹ−Ｒがオフすると、サステインドライバ２１のスイッチＳＸ−Ｇおよびサステインドライバ２３のスイッチＳＹ−Ｇがオンし、行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎの電位はアース電位に固定される（図２）。
【００２９】
以上のリセット期間において、すべての放電セルに壁電荷が形成され、これらの放電セルが発光セルにリセットされる。
【００３０】
次に、アドレス期間（図３および図４）では、スキャンドライバ２５のスイッチＳＹ−ｏｆｓがオンし、抵抗Ｒ３を介してサステインドライバ２３の出力ラインを−Ｖｏｆｓの電位に接続する。また、サステインドライバ２５のスイッチ２１をオフ→オン→オフの順序で、サステインドライバ２５のスイッチ２２をオン→オフ→オンの順序で、同期して切り換える（図２）。これにより、行電極Ｙｉの電位は「−Ｖｏｆｓ＋Ｖ_H」→「−Ｖｏｆｓ」→「−Ｖｏｆｓ＋Ｖ_H」の順序で変化する（図５）。すなわち、アドレス期間では、このような走査パルスが各行電極Ｙｉに順次印加されることになる。
【００３１】
一方、アドレスドライバ３１およびアドレス共振電源回路３２の各スイッチを順次切り換えることにより、行電極Ｙｉの電位が「−Ｖｏｆｓ」に低下するタイミングに合わせて列電極Ｄ１〜Ｄｍにデータパルスを印加する。
【００３２】
具体的には、図５に示すようにデータパルスＤＰをアドレス共振電源回路３２から出力する間、アドレスドライバ３１のスイッチＳ３１をオン、スイッチＳ３２をオフすることにより、アドレス共振電源回路３２の出力を列電極Ｄ１〜Ｄｍに接続する。
【００３３】
また、アドレス共振電源回路３２の出力が列電極Ｄ１〜Ｄｍに接続されている間、アドレス共振電源回路３２ではデータパルスＤＰを発生させる。すなわち、アドレス共振電源回路３２では、最初にスイッチＳＡ−Ｕをオンする。これにより、コンデンサＣ５に蓄積されていた電荷に基づく電流がコイルＬ９、ダイオードＤ９、スイッチＳＡ−ＵおよびスイッチＳ３１を介して列電極Ｄに流れ込み、列電極Ｄの電圧は徐々に上昇する。次にスイッチＳＡ−Ｂをオンすることにより、列電極Ｄの電圧が電圧Ｖ_Aに固定される。次に、スイッチＳＡ−ＵおよびスイッチＳＡ−ＢをオフするとともにスイッチＳＡ−Ｄをオンする。これにより、放電セルに蓄積されていた電荷に基づく電流がスイッチＳ３１、コイルＬ１０、ダイオードＤ１０およびスイッチＳＡ−Ｄを介してコンデンサＣ５に流れ込む。このため、列電極Ｄの電位が徐々に下降する。最後にスイッチＳＡ−Ｄをオフするとともに、アドレスドライバ３１のスイッチＳ３１をオフ、スイッチＳ３２をオンする。これにより列電極Ｄがアドレス共振電源回路３２から切り離されて接地され、列電極Ｄの電位が０Ｖに固定される。
【００３４】
このように、スキャンドライバ２５による走査パルスのタイミングに合わせてデータパルスＤＰが与えられた放電セルが、選択的に非発光セルに設定される。
【００３５】
次に、サステイン期間（図３および図４）では、サステインドライバ２１およびサステインドライバ２３において、ＸサステインパルスおよびＹサステインパルスをそれぞれ発生させる。
【００３６】
図５に示すように、サステインドライバ２１では、スイッチＳＸ−Ｕ１をオン、スイッチＳＸ−Ｄ１、スイッチＳＸ−Ｄ２およびスイッチＳＸ−Ｇをそれぞれオフする。この結果、スイッチＳＸ−Ｕ１のみがオンした状態となる。このため、コンデンサＣ３に蓄積されていた電荷に基づく電流が、コイルＬ５、ダイオードＤ５、スイッチＳＸ−Ｕ１および行電極Ｘを介して放電セルの行電極の電極間容量Ｃｐに流れ込むため、行電極Ｘの電位が上昇する。次に、スイッチＳＸ−Ｕ２をオンすると、コンデンサＣ４に蓄積されていた電荷に基づく電流が、コイルＬ７、ダイオードＤ７およびスイッチＳＸ−Ｕ２を介して行電極Ｘに流れ込み行電極Ｘの電位がさらに上昇する。次に、スイッチＳＸ−Ｂをオンすることにより、行電極Ｘの電位をＶｓに固定する。次に、スイッチＳＸ−Ｕ１、スイッチＳＸ−Ｕ２およびスイッチＳＸ−Ｂをオフし、スイッチＳＸ−Ｄ２をオンする。この結果、スイッチＳＸ−Ｄ２のみがオンした状態となる。このため、行電極の電極間容量に蓄積されていた電荷に基づく電流が、行電極Ｘ、コイルＬ８、ダイオードＤ８およびスイッチＳＸ−Ｄ２を介してコンデンサＣ４に流れ込むため、行電極Ｘの電位が下降する。次に、スイッチＳＸ−Ｄ１をオンすると、上記電荷に基づく電流が、行電極Ｘ、コイルＬ６、ダイオードＤ６およびスイッチＳＸ−Ｄ１を介してコンデンサＣ３に流れ込むため、行電極Ｘの電位がさらに下降する。最後にスイッチＳＸ−Ｇをオンすることで、行電極Ｘの電位を０Ｖに固定する。
【００３７】
行電極Ｘの電位が０Ｖに固定された後、サステインドライバ２３では、スイッチＳＹ−Ｕ１をオン、スイッチＳＹ−Ｄ１、スイッチＳＹ−Ｄ２およびスイッチＳＹ−Ｇをそれぞれオフする。この結果、スイッチＳＹ−Ｕ１のみがオンした状態となる。このため、コンデンサＣ１に蓄積されていた電荷に基づく電流が、コイルＬ１、ダイオードＤ１、スイッチＳＹ−Ｕ１および行電極Ｙを介して行電極の電極間容量Ｃｐに流れ込むため、行電極Ｙの電位が上昇する。次に、スイッチＳＹ−Ｕ２をオンすると、コンデンサＣ２に蓄積されていた電荷に基づく電流が、コイルＬ３、ダイオードＤ３およびスイッチＳＹ−Ｕ２を介して行電極Ｙに流れ込み行電極Ｙの電位がさらに上昇する。次に、スイッチＳＹ−Ｂをオンすることにより、行電極Ｙの電位をＶｓに固定する。次に、スイッチＳＹ−Ｕ１、スイッチＳＹ−Ｕ２およびスイッチＳＹ−Ｂをオフし、スイッチＳＹ−Ｄ２をオンする。この結果、スイッチＳＹ−Ｄ２のみがオンした状態となる。このため、行電極の電極間容量に蓄積されていた電荷に基づく電流が、行電極Ｙ、コイルＬ４、ダイオードＤ４およびスイッチＳＹ−Ｄ２を介してコンデンサＣ２に流れ込むため、行電極Ｙの電位が下降する。次に、スイッチＳＹ−Ｄ１をオンすると、上記電荷に基づく電流が、行電極Ｙ、コイルＬ２、ダイオードＤ２およびスイッチＳＹ−Ｄ１を介してコンデンサＣ１に流れ込むため、行電極Ｙの電位がさらに下降する。最後にスイッチＳＹ−Ｇをオンすることで、行電極Ｙの電位を０Ｖに固定する。
【００３８】
以上の動作を繰り返すことにより、図５に示すような波形のＸサステインパルスおよびＹサステインパルスを交互に発生させ、アドレス期間において選択された放電セル、すなわち発光セルのみを所定回数発光させる。
【００３９】
以上説明したように、本実施形態のプラズマディスプレイパネル駆動装置１００は、リセットパルスを発生させるための手段として、リセットパルス発生回路２２およびリセットパルス発生回路２４を備えている。そして、リセットパルス発生回路２２はパルスを発生させるための電源ＢＸと、スイッチＳＸ−Ｒとを備えるとともに、抵抗Ｒ２１およびコンデンサＣ２１を直列に接続してなる第１の回路と、抵抗Ｒ２２からなる第２の回路とが、スイッチＳＸ−Ｒおよび行電極Ｘとの間に並列に接続され、抵抗Ｒ２２の抵抗値は抵抗Ｒ２１の抵抗値よりも大きい。また、リセットパルス発生回路２４はパルスを発生させるための電源ＢＹと、スイッチＳＹ−Ｒとを備えるとともに、抵抗Ｒ２３およびコンデンサＣ２２を直列に接続してなる第１の回路と、抵抗Ｒ２４からなる第２の回路とが、スイッチＳＹ−Ｒおよび行電極Ｙとの間に並列に接続され、抵抗Ｒ２４の抵抗値は抵抗Ｒ２３の抵抗値よりも大きい。
【００４０】
このため、行電極Ｘ１〜Ｘｎおよび行電極Ｙ１〜Ｙｎ間の電圧は、リセットスイッチＳＸ−ＲおよびリセットスイッチＳＹ−Ｒがオンした直後に急激に大きくなるため、短時間で壁電荷を形成しうる電圧に到達する。その後、行電極間の電圧が穏やかに上昇する期間に入るため、行電極間には壁電荷を形成しうる電圧が充分な時間にわたり印加され続けることになる。このため、短時間のリセット期間で効率的に所定量の壁電荷を形成させることができるので、短時間で放電セルを確実にリセットすることができる。
【００４１】
なお、上記実施形態および特許請求の範囲の記載について、リセットパルス発生回路２２が「リセット手段」および「壁電荷制御手段」に、リセットパルス発生回路２４が「リセット手段」および「壁電荷制御手段」に、アドレスドライバ３１およびサステインドライバ２３が「選択手段」に、電源ＢＸおよびリセットスイッチＳＸ−Ｒが「パルス発生回路」に、電源ＢＹおよびリセットスイッチＳＹ−Ｒが「パルス発生回路」に、抵抗Ｒ２１が「第１の抵抗」に、コンデンサＣ２１が「キャパシティ」に、抵抗Ｒ２２が「第２の抵抗」に、抵抗Ｒ２３が「第１の抵抗」に、コンデンサＣ２２が「キャパシティ」に、抵抗Ｒ２４が「第２の抵抗」に、それぞれ対応する。
【００４２】
上記実施形態では、リセットパルスによって放電セルを発光セルにリセットする例を示したが、本発明によるプラズマディスプレイパネル駆動装置は、リセットパルスによって放電セルを非発光セルにリセットする場合についても適用できる。また、上記実施形態では、放電セルに壁電荷を形成する例について示したが、本発明によるプラズマディスプレイパネル駆動装置は、放電セルの壁電荷を除去する場合についても適用できる。
【図面の簡単な説明】
【図１】本実施形態のプラズマディスプレイパネル駆動装置およびプラズマディスプレイパネルの構成を示す図であり、（ａ）は本実施形態のプラズマディスプレイパネル駆動装置の構成を示すブロック図、（ｂ）はプラズマディスプレイパネルの構成を示す図。
【図２】制御部の回路を示す回路図。
【図３】１フィールドの構成を示す図。
【図４】１サブフィールド内の駆動パルスを示す図。
【図５】駆動パルスを発生させるための動作を示すタイミングチャート。
【符号の説明】
２２リセットパルス発生回路（リセット手段）
２３サステインドライバ（選択手段）
２４リセットパルス発生回路（リセット手段）
３１アドレスドライバ（選択手段）
ＢＸ，ＢＹ電源（パルス発生回路）
Ｃ２１，Ｃ２２コンデンサ（キャパシティ）
Ｒ２１，Ｒ２３抵抗（第１の抵抗）
Ｒ２２，Ｒ２４抵抗（第２の抵抗）
ＳＸ−Ｒ，ＳＹ−Ｒリセットスイッチ（パルス発生回路）[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a plasma display panel driving apparatus for driving a plasma display panel.
[0002]
[Prior art]
As a method of driving a plasma display in which a plurality of discharge cells are arranged in a matrix, a reset period in which all discharge cells are set to a light emitting state or a non-light emitting state capable of emitting light, and an identical state set by the reset period are used. There is known a method of providing a selection period for selecting a discharge cell to emit light from among the discharge cells, and a sustain discharge period for causing the discharge cell selected in the selection period to emit light repeatedly for a predetermined time. In the reset period in such a driving method, a predetermined reset pulse is supplied to all the discharge cells to set the state of the discharge cells to a light emitting state or a non-light emitting state.
[0003]
[Problems to be solved by the invention]
However, the discharge cell emits light by the reset pulse supplied in the reset period. For this reason, when the light emission time is long, there is a possibility that the image quality of the plasma display panel is deteriorated due to light emission caused by the reset pulse. In addition, if the reset period is long, a limit is imposed on the time allocated to other periods, so it is not preferable that the reset period is long.
[0004]
The present invention has been made in view of the above circumstances, and an object thereof is to provide a plasma display panel driving device and the like that can reliably reset discharge cells in a short time.
[0005]
[Means for Solving the Problems]
The plasma display panel driving device according to claim 1 includes: a reset unit that simultaneously sets a plurality of discharge cells as light emitting cells or non-light emitting cells; and a discharge cell that is set as a light emitting cell or a non-light emitting cell by the reset unit. Selecting a discharge cell for generating a selective discharge from the plasma display panel driving apparatus, wherein the reset means connects a pulse generating circuit for generating a pulse, a first resistor and a capacity in series. first circuitry comprising Te, and a second circuit comprising a second resistor, between the electrodes constituting the discharge cells and the pulse generator circuit, the first circuit, the second A circuit is connected in parallel, and a resistance value of the second resistor is larger than a resistance value of the first resistor.
[0007]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of a plasma display panel driving apparatus according to the present invention will be described with reference to FIGS.
[0008]
FIG. 1A is a block diagram showing the configuration of the plasma display panel driving apparatus 100 of the present embodiment, FIG. 1B is a diagram showing the configuration of the plasma display panel driven by the plasma display panel driving apparatus 100, and FIG. FIG. 3 is a circuit diagram showing a circuit of a control unit.
[0009]
As shown in FIG. 1A, the plasma display panel driving apparatus 100 according to the present embodiment includes a control unit 100A for controlling generation of drive pulses and a plasma display panel 10 based on a control signal from the control unit 100A. And a driving unit 100B for driving the motor.
[0010]
As shown in FIG. 1B, the plasma display panel 10 includes column electrodes D1 to Dm provided in parallel to each other, row electrodes X1 to Xn provided orthogonal to the column electrodes D1 to Dm, and row electrodes. Y1-Yn. The row electrodes X1 to Xn and the row electrodes Y1 to Yn are alternately arranged, and the i-th display line is constituted by the pair of row electrodes Xi (1 ≦ i ≦ n) and the row electrodes Yi (1 ≦ i ≦ n). . The column electrodes D1 to Dm and the row electrodes X1 to Xn and Y1 to Yn are respectively formed on two substrates facing each other so as to seal the discharge gas, and the column electrodes D1 to Dm and the pair of row electrodes Discharge cells serving as display pixels are formed at intersections of X1 to Xn and row electrodes Y1 to Yn.
[0011]
As shown in FIG. 2, the driving unit 100B of the plasma display panel driving apparatus 100 includes a row electrode driving unit 20X that drives the row electrodes X1 to Xn, a row electrode driving unit 20Y that drives the row electrodes Y1 to Yn, A column electrode driving unit 30 for driving the electrodes D1 to Dm. In FIG. 2, the electrodes constituting one discharge cell are shown as a column electrode D, a row electrode X, and a row electrode Y.
[0012]
The row electrode driver 20X includes a sustain driver 21 that simultaneously applies X sustain pulses to the row electrodes X1 to Xn of the plasma display panel 10, and a reset pulse generation circuit 22 that generates a reset pulse.
[0013]
The row electrode driver 20Y includes a sustain driver 23 that simultaneously applies a Y sustain pulse to the row electrodes Y1 to Yn of the plasma display panel 10, a reset pulse generation circuit 24 that generates a reset pulse, and a scan pulse to the row electrodes Y1 to Yn. And a scan driver 25 for sequentially applying to each other.
[0014]
The column electrode drive unit 30 includes an address driver 31 connected to the column electrodes D1 to Dm, and an address resonance power supply circuit 32 that supplies a drive pulse to the address driver 31.
[0015]
As shown in FIG. 2, the reset pulse generation circuit 22 of the row electrode driver 20X includes a power supply BX that generates a negative reset voltage (−Vr) with respect to the ground potential, a resistor R21 connected in series with each other, and A capacitor C21, a resistor R22 having a resistance value larger than that of the resistor R21, and a reset switch SX-R connected to the power source are provided. A circuit formed by connecting the resistor R21 and the capacitor C21 in series and a circuit formed by the resistor R22 are connected in parallel to each other and inserted between the reset switch SX-R and the row electrodes X1 to Xn.
[0016]
The reset pulse generation circuit 24 of the row electrode driver 20Y includes a power supply BY that generates a positive reset voltage (Vr) with respect to the ground potential, a resistor R23 and a capacitor C22 that are connected in series with each other, and a resistor R23. A resistor R24 having a larger resistance value, and a reset switch SY-R connected to the power source. A circuit formed by connecting the resistor R23 and the capacitor C22 in series and a circuit formed by the resistor R24 are connected in parallel to each other and are inserted between the reset switch SY-R and the output of the sustain driver 23.
[0017]
It should be noted that the switches of the drive unit 100B including the reset switch SX-B and the reset switch SY-B are configured by switching elements that switch according to a control signal from the control unit 100B.
[0018]
Next, the operation of the plasma display panel driving apparatus 100 of this embodiment will be described.
[0019]
One field as a period for driving the plasma display panel 10 is composed of a plurality of subfields SF1 to SFN. As shown in FIG. 3, each subfield is provided with an address period for selecting a discharge cell to be lit and a sustain period for continuously lighting the cell selected in the address period for a predetermined time. In addition, a reset period for resetting the lighting state in the previous field is provided at the beginning of SF1 which is the first subfield. In this reset period, all the cells are reset to light emitting cells (cells in which wall charges are formed) or non-light emitting cells (cells in which wall charges are not formed). In the former case, a predetermined cell is switched to a non-light emitting cell in the subsequent address period, and in the latter case, the predetermined cell is switched to a light emitting cell in the subsequent address period. The sustain period is gradually increased in the order of the subfields SF1 to SFN, and a predetermined gradation display is made possible by changing the number of subfields that are kept on.
[0020]
In the address period of each subfield shown in FIG. 4, address scanning is performed for each line. That is, at the same time as the scan pulse is applied to the row electrode Y1 constituting the first line, the data pulse DP1 corresponding to the address data corresponding to the cell of the first line is applied to the column electrodes D1 to Dm. At the same time, the scan pulse is applied to the row electrode Y2 constituting the second line, and at the same time, the data pulse DP2 corresponding to the address data corresponding to the second cell is applied to the column electrodes D1 to Dm. Similarly, the scan pulse and the data pulse D3 are simultaneously applied to the third and subsequent lines. Finally, a scan pulse is applied to the row electrode Yn constituting the nth line, and at the same time, a data pulse DPn corresponding to the address data corresponding to the cell of the nth line is applied to the column electrodes D1 to Dm. . As described above, in the address period, a predetermined cell is switched from the light emitting cell to the non-light emitting cell, or from the non-light emitting cell to the light emitting cell.
[0021]
When the address scanning is completed in this way, all the cells in the subfield are set to either light emitting cells or non-light emitting cells, and only the light emitting cells are applied each time the sustain pulse is applied in the next sustain period. Repeat the flash. As shown in FIG. 4, in the sustain period, the X sustain pulse and the Y sustain pulse are repeatedly applied to the row electrodes X1 to Xn and the row electrodes Y1 to Yn at predetermined timings, respectively. The last subfield SFN is provided with an erasing period in which all cells are set as non-light emitting cells.
[0022]
Next, with reference to FIG. 5, an operation when generating a driving pulse in the plasma display panel driving apparatus 100 of the present embodiment will be described. FIG. 5 shows an example in which all the discharge cells are reset to the light emitting cells in the reset period.
[0023]
In the plasma display panel driving apparatus 100, a driving pulse is generated by switching the switches of the driving unit 100B shown in FIG. 2 at a predetermined timing based on a signal from the control unit 100A. Switching control of each switch described below is executed based on a control signal from the control unit 100A.
[0024]
As shown in FIG. 5, in the reset period (FIGS. 3 and 4), the reset switch SX-R of the reset pulse generating circuit 22 and the reset switch SY-R of the reset pulse generating circuit 24 are simultaneously turned on for a predetermined time.
[0025]
As shown in FIG. 1, when the reset switch SX-R is turned on, the row electrode X is connected to the power source BX through a circuit including a resistor R21, a resistor R22, and a capacitor C21. Therefore, current is drawn from the discharge cell via the resistor R22 and the row electrode X. Further, immediately after the reset switch SX-R is turned on, the charging current flows into the capacitor C21, so that the current is similarly drawn out to the discharge cell via the resistor R21 and the row electrode X. Since the resistance value of the resistor R21 is smaller than that of the resistor R22, a large current flows immediately after the reset switch SX-R is turned on, and the potentials of the row electrodes X1 to Xn rapidly decrease. Thereafter, when the capacitor C21 is charged, the current flowing through the resistor R21 decreases, so that the current from the row electrodes X1 to Xn gradually decreases. For this reason, the potential drop of the row electrodes X1 to Xn becomes gentle, and the potential of the row electrodes X1 to Xn takes a value close to the reset voltage (−Vr).
[0026]
On the other hand, when the reset switch SY-R is turned on, the row electrode Y is connected to the power supply BY through a circuit constituted by the resistor R23, the resistor R24, and the capacitor C22. Therefore, current flows into the discharge cell via the resistor R24 and the row electrode Y. Further, immediately after the reset switch SY-R is turned on, a charging current flows into the capacitor C22, so that the current similarly flows into the discharge cell via the resistor R23 and the row electrode Y. Since the resistance value of the resistor R23 is smaller than that of the resistor R24, a large current flows immediately after the reset switch SY-R is turned on, and the potentials of the row electrodes Y1 to Yn rapidly increase. Thereafter, when the capacitor C22 is charged, the current flowing through the resistor R23 decreases, so the current to the row electrodes Y1 to Yn gradually decreases. For this reason, the rise of the potential of the row electrodes Y1 to Yn becomes moderate, and the potential of the row electrodes Y1 to Yn takes a value close to the reset voltage (Vr).
[0027]
Thus, the potentials of the row electrodes X1 to Xn rapidly decrease immediately after the reset switch SX-R is turned on, and thereafter gently decrease as the capacitor C21 is charged. Further, the potentials of the row electrodes Y1 to Yn rapidly increase immediately after the reset switch SY-R is turned on, and thereafter gently increase as the capacitor C22 is charged. Therefore, the voltage between the row electrodes X1 to Xn and the row electrodes Y1 to Yn increases rapidly immediately after the reset switch SX-R and the reset switch SY-R are turned on, and thus can form a wall charge in a short time. To reach. Thereafter, since the voltage between the row electrodes begins to rise gently, a voltage capable of forming a wall charge is continuously applied between the row electrodes for a sufficient time. For this reason, a predetermined amount of wall charges can be efficiently formed in a short reset period.
[0028]
As shown in FIG. 5, when the reset switch SX-R and the reset switch SY-R are turned off, the switch SX-G of the sustain driver 21 and the switch SY-G of the sustain driver 23 are turned on, and the row electrodes X1 to Xn and the row The potentials of the electrodes Y1 to Yn are fixed to the ground potential (FIG. 2).
[0029]
In the above reset period, wall charges are formed in all the discharge cells, and these discharge cells are reset to the light emitting cells.
[0030]
Next, in the address period (FIGS. 3 and 4), the switch SY-ofs of the scan driver 25 is turned on, and the output line of the sustain driver 23 is connected to the potential of −Vofs via the resistor R3. Further, the switch 21 of the sustain driver 25 is switched synchronously in the order of off → on → off and the switch 22 of the sustain driver 25 is switched in the order of on → off → on (FIG. 2). Thereby, the potential of the row electrode Yi changes in the order of “−Vofs + V _H ” → “−Vofs” → “−Vofs + V _H ” (FIG. 5). That is, in the address period, such a scan pulse is sequentially applied to each row electrode Yi.
[0031]
On the other hand, by sequentially switching the switches of the address driver 31 and the address resonant power supply circuit 32, the data pulse is applied to the column electrodes D1 to Dm at the timing when the potential of the row electrode Yi drops to “−Vofs”.
[0032]
Specifically, as shown in FIG. 5, while the data pulse DP is output from the address resonant power supply circuit 32, the switch S31 of the address driver 31 is turned on and the switch S32 is turned off, whereby the output of the address resonant power supply circuit 32 is changed. Connect to the column electrodes D1 to Dm.
[0033]
Further, while the output of the address resonant power supply circuit 32 is connected to the column electrodes D1 to Dm, the address resonant power supply circuit 32 generates a data pulse DP. That is, in the address resonant power supply circuit 32, the switch SA-U is first turned on. As a result, a current based on the electric charge accumulated in the capacitor C5 flows into the column electrode D via the coil L9, the diode D9, the switch SA-U and the switch S31, and the voltage of the column electrode D gradually increases. Next, by turning on the switch SA-B, the voltage of the column electrode D is fixed to the voltage V _A. Next, the switch SA-U and the switch SA-B are turned off and the switch SA-D is turned on. As a result, a current based on the charge accumulated in the discharge cell flows into the capacitor C5 via the switch S31, the coil L10, the diode D10, and the switch SA-D. For this reason, the potential of the column electrode D gradually decreases. Finally, the switch SA-D is turned off, the switch S31 of the address driver 31 is turned off, and the switch S32 is turned on. As a result, the column electrode D is disconnected from the address resonance power supply circuit 32 and grounded, and the potential of the column electrode D is fixed to 0V.
[0034]
As described above, the discharge cells to which the data pulse DP is applied in accordance with the scan pulse timing by the scan driver 25 are selectively set as non-light emitting cells.
[0035]
Next, in the sustain period (FIGS. 3 and 4), the sustain driver 21 and the sustain driver 23 generate the X sustain pulse and the Y sustain pulse, respectively.
[0036]
As shown in FIG. 5, in the sustain driver 21, the switch SX-U1 is turned on, and the switch SX-D1, the switch SX-D2, and the switch SX-G are turned off. As a result, only the switch SX-U1 is turned on. For this reason, the current based on the electric charge accumulated in the capacitor C3 flows into the interelectrode capacitance Cp of the row electrode of the discharge cell via the coil L5, the diode D5, the switch SX-U1, and the row electrode X. The potential increases. Next, when the switch SX-U2 is turned on, a current based on the electric charge accumulated in the capacitor C4 flows into the row electrode X via the coil L7, the diode D7 and the switch SX-U2, and the potential of the row electrode X further increases. To do. Next, the switch SX-B is turned on to fix the potential of the row electrode X to Vs. Next, the switch SX-U1, the switch SX-U2, and the switch SX-B are turned off, and the switch SX-D2 is turned on. As a result, only the switch SX-D2 is turned on. For this reason, since the electric current based on the electric charge accumulated in the interelectrode capacitance of the row electrode flows into the capacitor C4 via the row electrode X, the coil L8, the diode D8 and the switch SX-D2, the potential of the row electrode X decreases. To do. Next, when the switch SX-D1 is turned on, a current based on the charge flows into the capacitor C3 via the row electrode X, the coil L6, the diode D6, and the switch SX-D1, so that the potential of the row electrode X further decreases. . Finally, the switch SX-G is turned on to fix the potential of the row electrode X to 0V.
[0037]
After the potential of the row electrode X is fixed at 0V, the sustain driver 23 turns on the switch SY-U1, turns off the switch SY-D1, the switch SY-D2, and the switch SY-G. As a result, only the switch SY-U1 is turned on. For this reason, since the current based on the electric charge accumulated in the capacitor C1 flows into the interelectrode capacitance Cp of the row electrode via the coil L1, the diode D1, the switch SY-U1, and the row electrode Y, the potential of the row electrode Y is increased. To rise. Next, when the switch SY-U2 is turned on, a current based on the electric charge accumulated in the capacitor C2 flows into the row electrode Y through the coil L3, the diode D3 and the switch SY-U2, and the potential of the row electrode Y further increases. To do. Next, the switch SY-B is turned on to fix the potential of the row electrode Y to Vs. Next, the switch SY-U1, the switch SY-U2, and the switch SY-B are turned off, and the switch SY-D2 is turned on. As a result, only the switch SY-D2 is turned on. For this reason, the current based on the electric charge accumulated in the interelectrode capacitance of the row electrode flows into the capacitor C2 via the row electrode Y, the coil L4, the diode D4, and the switch SY-D2, so that the potential of the row electrode Y decreases. To do. Next, when the switch SY-D1 is turned on, a current based on the electric charge flows into the capacitor C1 via the row electrode Y, the coil L2, the diode D2, and the switch SY-D1, so that the potential of the row electrode Y further decreases. . Finally, the switch SY-G is turned on to fix the potential of the row electrode Y to 0V.
[0038]
By repeating the above operation, the X sustain pulse and the Y sustain pulse having waveforms as shown in FIG. 5 are alternately generated, and only the discharge cells selected in the address period, that is, the light emitting cells emit light a predetermined number of times.
[0039]
As described above, the plasma display panel driving apparatus 100 according to this embodiment includes the reset pulse generation circuit 22 and the reset pulse generation circuit 24 as means for generating a reset pulse. The reset pulse generation circuit 22 includes a power source BX for generating a pulse and a switch SX-R, and a first circuit formed by connecting a resistor R21 and a capacitor C21 in series, and a resistor R22. 2 circuit is connected in parallel between the switch SX-R and the row electrode X, and the resistance value of the resistor R22 is larger than the resistance value of the resistor R21. The reset pulse generation circuit 24 includes a power supply BY for generating a pulse and a switch SY-R, and a first circuit formed by connecting a resistor R23 and a capacitor C22 in series, and a resistor R24. 2 circuit is connected in parallel between the switch SY-R and the row electrode Y, and the resistance value of the resistor R24 is larger than the resistance value of the resistor R23.
[0040]
For this reason, the voltages between the row electrodes X1 to Xn and the row electrodes Y1 to Yn increase rapidly immediately after the reset switch SX-R and the reset switch SY-R are turned on, so that wall charges can be formed in a short time. Reach voltage. Thereafter, since the voltage between the row electrodes begins to rise gently, a voltage capable of forming a wall charge is continuously applied between the row electrodes for a sufficient time. For this reason, since a predetermined amount of wall charges can be efficiently formed in a short reset period, the discharge cells can be reliably reset in a short time.
[0041]
In the description of the above embodiment and claims, the reset pulse generation circuit 22 is “reset means” and “wall charge control means”, and the reset pulse generation circuit 24 is “reset means” and “wall charge control means”. In addition, the address driver 31 and the sustain driver 23 are used as “selection means”, the power supply BX and the reset switch SX-R as “pulse generation circuit”, the power supply BY and the reset switch SY-R as “pulse generation circuit”, and a resistor R21. Is the “first resistor”, the capacitor C21 is the “capacity”, the resistor R22 is the “second resistor”, the resistor R23 is the “first resistor”, and the capacitor C22 is the “capacity”. R24 corresponds to the “second resistor”, respectively.
[0042]
In the above embodiment, an example in which the discharge cell is reset to the light emitting cell by the reset pulse has been shown. However, the plasma display panel driving apparatus according to the present invention can also be applied to the case of resetting the discharge cell to the non-light emitting cell by the reset pulse. In the above embodiment, an example in which wall charges are formed in the discharge cells has been described. However, the plasma display panel driving apparatus according to the present invention can also be applied to the case where the wall charges in the discharge cells are removed.
[Brief description of the drawings]
1A and 1B are diagrams showing a configuration of a plasma display panel driving apparatus and a plasma display panel according to the present embodiment. FIG. 1A is a block diagram showing a configuration of the plasma display panel driving apparatus according to the present embodiment, and FIG. The figure which shows the structure of a display panel.
FIG. 2 is a circuit diagram showing a circuit of a control unit.
FIG. 3 is a diagram showing a configuration of one field.
FIG. 4 is a diagram showing drive pulses in one subfield.
FIG. 5 is a timing chart showing an operation for generating a drive pulse.
[Explanation of symbols]
22 Reset pulse generation circuit (reset means)
23 Sustain driver (selection means)
24 Reset pulse generation circuit (reset means)
31 Address driver (selection means)
BX, BY power supply (pulse generation circuit)
C21, C22 capacitors (capacity)
R21, R23 resistance (first resistance)
R22, R24 resistance (second resistance)
SX-R, SY-R Reset switch (pulse generation circuit)

Claims

Reset means for simultaneously setting a plurality of discharge cells as light emitting cells or non-light emitting cells, and selecting means for selecting a discharge cell for generating a selective discharge from among the discharge cells set as light emitting cells or non-light emitting cells by the reset means. In a plasma display panel driving device comprising:
The reset means includes
A pulse generation circuit for generating a pulse, a first circuit formed by connecting a first resistor and a capacity in series, and a second circuit formed by a second resistor,
Between the electrodes constituting the discharge cells and the pulse generator circuit, the first circuit, the second circuit is connected in parallel,
The plasma display panel driving device according to claim 1, wherein a resistance value of the second resistor is larger than a resistance value of the first resistor.