JP4472745B2 - Liquid crystal display device having TFT array substrate including thin film transistor and manufacturing method thereof - Google Patents

Liquid crystal display device having TFT array substrate including thin film transistor and manufacturing method thereof Download PDF

Info

Publication number
JP4472745B2
JP4472745B2 JP2007331044A JP2007331044A JP4472745B2 JP 4472745 B2 JP4472745 B2 JP 4472745B2 JP 2007331044 A JP2007331044 A JP 2007331044A JP 2007331044 A JP2007331044 A JP 2007331044A JP 4472745 B2 JP4472745 B2 JP 4472745B2
Authority
JP
Japan
Prior art keywords
electrode
layer
film
liquid crystal
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007331044A
Other languages
Japanese (ja)
Other versions
JP2008098673A (en
Inventor
和之 坂田
和式 井上
徹 竹口
伸宏 中村
勝 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007331044A priority Critical patent/JP4472745B2/en
Publication of JP2008098673A publication Critical patent/JP2008098673A/en
Application granted granted Critical
Publication of JP4472745B2 publication Critical patent/JP4472745B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、薄膜トランジスタ(以下、TFTと称す)を用いた液晶表示装置に関する。   The present invention relates to a liquid crystal display device using a thin film transistor (hereinafter referred to as TFT).

マトリックス型液晶表示装置は、通常半導体薄膜(以下、半導体膜と称す)などからなるTFTなどが設けられたTFTアレイ基板と対向基板との2枚の基板の間に液晶などの表示材料が挾持され、この表示材料に対して、画素ごとに選択的に電圧が印加されるようにして構成されている。対向基板上には、対向電極、カラーフィルタおよびブラックマトリックスなどが設けられている。このようなTFTアレイ基板を用いた液晶表示装置(Liquid Crystal Display、以下LCDと略記する)を以下TFT−LCDと称する。   In a matrix type liquid crystal display device, a display material such as liquid crystal is held between two substrates, a TFT array substrate and a counter substrate, which are usually provided with TFTs made of a semiconductor thin film (hereinafter referred to as a semiconductor film). The display material is configured so that a voltage is selectively applied to each pixel. A counter electrode, a color filter, a black matrix, and the like are provided on the counter substrate. A liquid crystal display device (Liquid Crystal Display, hereinafter abbreviated as LCD) using such a TFT array substrate is hereinafter referred to as TFT-LCD.

TFTアレイ基板は、ガラスなどからなる絶縁性基板上に各素子ごとにアレイ状にゲート電極、ソース電極、ドレイン電極および半導体膜からなるTFTならびに画素電極が少なくとも設けられ、その他、配向膜や必要に応じて蓄積容量などが設けられるとともに、各画素どうしのあいだにはゲート配線やソース配線などの信号線がそれぞれ互いにかつ並行に複数本ずつ設けられて表示領域が構成されている。さらに表示領域の外側に、各信号線に対応してそれぞれ入力端子や、TFTを駆動する駆動回路などが設けられている。   The TFT array substrate is provided with at least TFT and pixel electrodes composed of a gate electrode, a source electrode, a drain electrode, and a semiconductor film in an array for each element on an insulating substrate made of glass or the like. Accordingly, a storage capacitor is provided, and a plurality of signal lines such as gate lines and source lines are provided between the respective pixels in parallel with each other to form a display region. Further, outside the display area, input terminals and driving circuits for driving the TFTs are provided corresponding to the respective signal lines.

このようなTFTアレイ基板を用いた液晶装置を作製するにはガラス基板上にTFT、ゲート(ゲート電極とゲート配線とをあわせて単にゲートという)、ソース/ドレイン(ソース電極とソース配線をあわせて単にソースといい、また、ドレイン電極を単にドレインともいう。さらに、ソースおよびドレインをソース/ドレインと表わす)およびその他の共通配線をアレイ状に作製して、表示領域とするとともに、入力端子、予備配線および駆動回路などを表示領域の周辺に配置する。このときそれぞれの機能を発現させるために導電性薄膜(以下、導電膜と称す)や絶縁性薄膜(以下、絶縁膜と称す)を必要に応じて配設する。また、対向基板上には対向電極を設けるとともにカラーフィルタ、ブラックマトリックスを設ける。   In order to manufacture a liquid crystal device using such a TFT array substrate, a TFT, a gate (a gate electrode and a gate wiring are simply referred to as a gate), a source / drain (a source electrode and a source wiring are combined) on a glass substrate. The drain electrode is also simply referred to as the drain, and the source and drain are referred to as source / drain) and other common wirings are formed in an array to form a display area, and input terminals, spares Wiring and driving circuits are arranged around the display area. At this time, a conductive thin film (hereinafter referred to as a conductive film) or an insulating thin film (hereinafter referred to as an insulating film) is provided as necessary in order to develop each function. A counter electrode is provided on the counter substrate, and a color filter and a black matrix are provided.

TFTアレイ基板と対向基板とを作製した後、2枚の基板のあいだに液晶材料が注入されうるように所望の隙間を有する状態にして両基板をその周囲で貼り合わせた後、2枚の基板の隙間に液晶材料を注入してLCDを作製する。   After the TFT array substrate and the counter substrate are fabricated, the two substrates are bonded together in a state having a desired gap so that the liquid crystal material can be injected between the two substrates. An LCD is manufactured by injecting a liquid crystal material into the gap.

LCDに用いられるTFTアレイ基板や対向基板には、薄膜技術を利用して種々の半導体装置などが設けられている。これらの半導体装置には、半導体膜や絶縁膜、導電膜が形成されており、層間の電気的接続をとるために層間絶縁膜や半導体膜を貫通するコンタクトホールがさらに形成されている。   Various semiconductor devices and the like are provided on the TFT array substrate and the counter substrate used in the LCD by utilizing thin film technology. In these semiconductor devices, a semiconductor film, an insulating film, and a conductive film are formed, and a contact hole penetrating the interlayer insulating film and the semiconductor film is further formed for electrical connection between the layers.

TFT−LCDにおいては、大型化あるいは高精細化に伴い、ゲート配線やソース/ドレイン配線には信号の遅延を防止するために、純AlあるいはAlを主成分とする電気的に低抵抗な合金材料を用いることが特性上およびプロセス上からは望ましいが、透明性の画素電極となるITOなどからなる第2電極と、これら純AlあるいはAl合金からなる第1電極とコンタクトさせると、そのコンタクト抵抗は1E10〜1E12Ωと非常に高く、良好なコンタクト特性をうることはできなかった。   In TFT-LCD, in order to prevent signal delay in gate wiring and source / drain wiring due to increase in size or resolution, electrically low resistance alloy material mainly composed of Al or Al is used. It is desirable from the viewpoint of characteristics and process, but when the second electrode made of ITO or the like that becomes a transparent pixel electrode is brought into contact with the first electrode made of pure Al or Al alloy, the contact resistance is It was as high as 1E10 to 1E12Ω, and good contact characteristics could not be obtained.

したがって、絶縁膜に開口したコンタクトホールを介して純AlまたはAl合金からなる第1電極と画素電極となるITOなどの透明性導電膜からなる第2電極とを直接コンタクト(接続)するようなTFTアレイ基板を実現することは不可能であった。   Therefore, a TFT that directly contacts (connects) a first electrode made of pure Al or an Al alloy and a second electrode made of a transparent conductive film such as ITO which becomes a pixel electrode through a contact hole opened in the insulating film. It was impossible to realize an array substrate.

この問題を解決する方法として、従来では良好なコンタクトをうるために第1電極は、たとえば特開平4−253342、4−305627および8−18058号公報に見られるように、純AlまたはAl合金上にCr、Ti、Mo、Cu、Niなどを成膜する2層構造としていた。   As a method for solving this problem, in order to obtain a good contact in the prior art, the first electrode is formed on pure Al or an Al alloy as disclosed in, for example, JP-A-4-253342, 4-305627, and 8-18058. In addition, a two-layer structure in which Cr, Ti, Mo, Cu, Ni, or the like is formed is used.

このように従来の製造方法においては、ITOなどからなる第2電極と純AlまたはAl合金からなる第1電極とのコンタクト抵抗が1×10E10〜1×10E12Ωと非常に高く、良好なコンタクト抵抗がえられなかった。また、良好なコンタクトをうるために第1電極を材料の異なる2層構造としたばあいは、同薬液および同時エッチングは不可能であり、2種類の薬液による2度のエッチング工程を必要とするため工程の複雑化を招いていた。本発明は、第2電極と第1電極とのコンタクト部において、良好なコンタクト抵抗をうるとともに、第1電極を同薬液による同時エッチング可能な2層構造とすることで、低抵抗なAl配線材料を用いて、かつ生産コストの低下および生産性の向上を計ることができる高性能な薄膜トランジスタを用いた液晶表示装置を提供するものである。   Thus, in the conventional manufacturing method, the contact resistance between the second electrode made of ITO or the like and the first electrode made of pure Al or Al alloy is as high as 1 × 10E10 to 1 × 10E12Ω, and a good contact resistance is obtained. I could n’t. Also, if the first electrode has a two-layer structure made of different materials in order to obtain good contact, the same chemical solution and simultaneous etching are impossible, and two etching steps with two types of chemical solutions are required. Therefore, the process was complicated. The present invention provides a low-resistance Al wiring material by obtaining a good contact resistance at the contact portion between the second electrode and the first electrode and having a two-layer structure in which the first electrode can be etched simultaneously with the same chemical And a liquid crystal display device using a high-performance thin film transistor capable of reducing the production cost and improving the productivity.

本発明の請求項1にかかわる液晶表示装置は、
透明絶縁性基板上に形成された第1電極であるゲート、ソースおよびドレインと、
該第1電極および前記透明絶縁性基板を覆って形成されて少なくとも2層からなる絶縁膜と、
該絶縁膜上に形成された第2電極とを少なくとも含み、
前記第1電極が純Alからなる下層の第1層と、純AlにNおよびSiのうちの少なくとも1つからなる不純物を添加されてなる第2層とからなり、
前記第2電極が透明膜電極からなり、
前記第2電極と前記第1電極の第2層とが電気的に接続されてなり、
前記少なくとも2層からなる絶縁膜において、該絶縁膜が前記第1電極と接する層は、SiH 4 +H 2 +NH 3 +N 2 混合ガスにさらにCF 4 ガスを加えた混合ガス中でのプラズマCVD法によって成膜された窒化シリコン膜で形成され、
前記純AlにNおよびSiのうちの少なくとも1つからなる不純物が添加されてなる第1電極の第2層が、前記窒化シリコン膜からのN元素およびSi元素の拡散によって形成されたものである。
本発明の請求項2にかかわる液晶表示装置は、
透明絶縁性基板上に形成された第1電極であるゲート、ソースおよびドレインと、
該第1電極および前記透明絶縁性基板を覆って形成されて少なくとも2層からなる絶縁膜と、
該絶縁膜上に形成された第2電極とを少なくとも含み、
前記第1電極がAl合金からなる下層の第1層と、Al合金にNおよびSiのうちの少なくとも1つからなる不純物を添加されてなる第2層とからなり、
前記第2電極が透明膜電極からなり、
前記第2電極と前記第1電極の第2層とが電気的に接続されてなり、
前記少なくとも2層からなる絶縁膜において、該絶縁膜が前記第1電極と接する層は、SiH 4 +H 2 +NH 3 +N 2 混合ガスにさらにCF 4 ガスを加えた混合ガス中でのプラズマCVD法によって成膜された窒化シリコン膜で形成され、
前記Al合金にNおよびSiのうちの少なくとも1つからなる不純物が添加されてなる第1電極の第2層が、前記窒化シリコン膜からのN元素およびSi元素の拡散によって形成されたものである。
A liquid crystal display device according to claim 1 of the present invention includes:
A gate, a source and a drain which are first electrodes formed on a transparent insulating substrate;
An insulating film formed to cover the first electrode and the transparent insulating substrate and comprising at least two layers;
At least a second electrode formed on the insulating film,
The first electrode is composed of a lower first layer made of pure Al, and a second layer made by adding an impurity made of at least one of N and Si to pure Al,
The second electrode comprises a transparent film electrode;
The second electrode and the second layer of the first electrode are electrically connected;
In the insulating film composed of at least two layers, the layer in contact with the first electrode is formed by a plasma CVD method in a mixed gas obtained by further adding CF 4 gas to a SiH 4 + H 2 + NH 3 + N 2 mixed gas . It is formed with a deposited silicon nitride film,
A second layer of the first electrode obtained by adding an impurity composed of at least one of N and Si to the pure Al is formed by diffusion of N element and Si element from the silicon nitride film. .
A liquid crystal display device according to claim 2 of the present invention is provided.
A gate, a source and a drain which are first electrodes formed on a transparent insulating substrate;
An insulating film formed to cover the first electrode and the transparent insulating substrate and comprising at least two layers;
At least a second electrode formed on the insulating film,
The first electrode comprises a first lower layer made of an Al alloy and a second layer obtained by adding an impurity made of at least one of N and Si to the Al alloy;
The second electrode comprises a transparent film electrode;
The second electrode and the second layer of the first electrode are electrically connected;
In the insulating film composed of at least two layers, the layer in contact with the first electrode is formed by a plasma CVD method in a mixed gas obtained by further adding CF 4 gas to a SiH 4 + H 2 + NH 3 + N 2 mixed gas . It is formed with a deposited silicon nitride film,
A second layer of the first electrode obtained by adding an impurity composed of at least one of N and Si to the Al alloy is formed by diffusion of N element and Si element from the silicon nitride film. .

本発明の請求項3にかかわる液晶表示装置は、
前記請求項1または2の液晶表示装置において、前記純AlまたはAl合金にNおよびSiのうちの少なくとも1つからなる不純物が添加されてなる第1電極の第2層の表面部の電気抵抗値が、面積50μmあたり350〜800Ωであるように構成されてなるものである。
本発明の請求項4にかかわる製法は、
透明絶縁性基板上に形成された第1電極であるゲート、ソースおよびドレインと、
該第1電極および前記透明絶縁性基板を覆って形成された絶縁膜と、
該絶縁膜上に形成されて少なくとも第1層と第2層の2層からなる第2電極とを少なくとも含み、
前記第1電極がAl合金からなる下層の第1層と、Al合金にNおよびOのうちの少なくとも1つからなる不純物を添加されてなる第2層とからなり、
前記第2電極が透明膜電極からなり、
前記第2電極と前記第1電極の第2層とが電気的に接続されて、前記第2電極において前記第1電極の第2層と接続される第1層は前記第2電極における第2層よりも酸素元素量が少ない薄膜トランジスタが含まれるTFTアレイ基板を有する液晶表示装置において、
前記画素電極の第1層を純Arガスのみを用いたスパッタリング法で成膜し、その後、Ar+O 2 ガスを用いて前記画素電極の第2層を成膜する
ことを含むものである。
本発明の請求項5にかかわる製法は、
透明絶縁性基板上に形成された第1電極であるゲート、ソースおよびドレインと、
該第1電極および前記透明絶縁性基板を覆って形成された絶縁膜と、
該絶縁膜上に形成されて少なくとも第1層と第2層の2層からなる第2電極とを少なくとも含み、
前記第1電極がAl合金からなる下層の第1層と、Al合金にNおよびOのうちの少なくとも1つからなる不純物を添加されてなる第2層とからなり、
前記第2電極が透明膜電極からなり、
前記第2電極と前記第1電極の第2層とが電気的に接続されて、前記第2電極において前記第1電極の第2層と接続される第1層は前記第2電極における第2層よりも酸素元素量が少ない薄膜トランジスタが含まれるTFTアレイ基板を有する液晶表示装置の製法であって、
前記画素電極の第1層を純Arガスのみを用いたスパッタリング法で成膜し、その後、Ar+O 2 ガスを用いて前記画素電極の第2層を成膜する
ことを含むものである。
本発明の請求項6にかかわる製法は、
前記画素電極の第1層と第2層の厚さが約500Åであることを特徴とするものである。
A liquid crystal display device according to claim 3 of the present invention is provided.
3. The liquid crystal display device according to claim 1, wherein an electrical resistance value of a surface portion of the second layer of the first electrode obtained by adding an impurity composed of at least one of N and Si to the pure Al or Al alloy. Is configured to be 350 to 800Ω per 50 μm area .
The manufacturing method according to claim 4 of the present invention is:
A gate, a source and a drain which are first electrodes formed on a transparent insulating substrate;
An insulating film formed to cover the first electrode and the transparent insulating substrate;
Including at least a second electrode formed on the insulating film and including at least a first layer and a second layer;
The first electrode comprises a first lower layer made of an Al alloy and a second layer obtained by adding an impurity made of at least one of N and O to the Al alloy;
The second electrode comprises a transparent film electrode;
The second electrode and the second layer of the first electrode are electrically connected, and the first layer of the second electrode connected to the second layer of the first electrode is the second layer of the second electrode. in the liquid crystal display device having the TFT array substrate amount of oxygen element include a thin film transistor has less than layer,
The first layer of the pixel electrode is formed by a sputtering method using only pure Ar gas, and then the second layer of the pixel electrode is formed using Ar + O 2 gas.
Including things.
The manufacturing method according to claim 5 of the present invention is:
A gate, a source and a drain which are first electrodes formed on a transparent insulating substrate;
An insulating film formed to cover the first electrode and the transparent insulating substrate;
Including at least a second electrode formed on the insulating film and including at least a first layer and a second layer;
The first electrode comprises a first lower layer made of an Al alloy and a second layer obtained by adding an impurity made of at least one of N and O to the Al alloy;
The second electrode comprises a transparent film electrode;
The second electrode and the second layer of the first electrode are electrically connected, and the first layer of the second electrode connected to the second layer of the first electrode is the second layer of the second electrode. A method of manufacturing a liquid crystal display device having a TFT array substrate including a thin film transistor having a smaller amount of oxygen element than a layer,
The first layer of the pixel electrode is formed by a sputtering method using only pure Ar gas, and then the second layer of the pixel electrode is formed using Ar + O 2 gas.
Including things.
The manufacturing method according to claim 6 of the present invention is:
A thickness of the first layer and the second layer of the pixel electrode is about 500 mm.

本発明の請求項1にかかわる液晶表示装置は、絶縁膜が第1電極と接する層においては、該絶縁膜における他の層よりも窒素元素を多く含み、第2電極と第1電極の第2層とが電気的に接続されてなる薄膜トランジスタが含まれるTFTアレイ基板を有するものであるので、ITOなどと直接的に低コンタクト抵抗が実現できる薄膜トランジスタを用いて高開口率で高性能な表示特性を有し、かつ従来装置よりも生産性よく低コストで実現することができる優れた液晶表示装置をうるという効果を奏する。また、CF4ガスを混ぜることによって、N元素リッチで化学的に不安定な窒化シリコン膜としてゲート絶縁膜の第1層およびゲート絶縁膜の第2層を形成することができるので、SiおよびN元素が拡散し易く、効率よくSiおよびN元素を添加した第1電極の第2層目を形成することが可能である。 In the liquid crystal display device according to claim 1 of the present invention, the layer in which the insulating film is in contact with the first electrode contains more nitrogen element than the other layers in the insulating film, and the second electrode and the second electrode of the first electrode. Since it has a TFT array substrate including a thin film transistor in which layers are electrically connected, a high aperture ratio and high performance display characteristics can be obtained by using a thin film transistor that can realize a low contact resistance directly with ITO or the like. It has the effect of obtaining an excellent liquid crystal display device that can be realized at low cost with higher productivity than conventional devices. Further, by mixing CF 4 gas, the first layer of the gate insulating film and the second layer of the gate insulating film can be formed as a silicon nitride film rich in N element and chemically unstable. The second layer of the first electrode to which elements are easily diffused and Si and N elements are efficiently added can be formed.

本発明の請求項2にかかわる液晶表示装置は、第2電極において第1電極の第2層と接続される層は前記第2電極における他の層よりも酸素元素量が少ないことを特徴とする薄膜トランジスタが含まれるTFTアレイ基板を有するものであるので、ITOなどと直接的に低コンタクト抵抗が実現できる薄膜トランジスタを用いて高開口率で高性能な表示特性を有し、かつ従来装置よりも生産性よく低コストで実現することができる優れた液晶表示装置をうるという効果を奏する。また、このように純AlまたはAl合金からなる第1電極に接する初期のITO膜のO元素量を少なくしてやることによって、O元素拡散による第1電極界面でのAlxOy形成を抑制することができ、数100〜数キロΩの低コンタクト抵抗値を実現することができるという効果を有する。   The liquid crystal display device according to claim 2 of the present invention is characterized in that the layer connected to the second layer of the first electrode in the second electrode has a smaller amount of oxygen element than the other layers in the second electrode. Since it has a TFT array substrate containing thin film transistors, it has high aperture ratio and high performance display characteristics using thin film transistors that can realize low contact resistance directly with ITO etc., and is more productive than conventional devices There is an effect that an excellent liquid crystal display device that can be realized well at low cost is obtained. Further, by reducing the amount of O element in the initial ITO film in contact with the first electrode made of pure Al or Al alloy in this way, AlxOy formation at the first electrode interface due to O element diffusion can be suppressed, It has an effect that a low contact resistance value of several hundreds to several kiloΩ can be realized.

以下、添付図面を参照しつつ、本発明の実施の形態について詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

実施の形態1
図1、図2および図3は本発明に係わるTFTアレイ基板のTFT部および端子部を製造工程順に示す工程断面説明図である。図1、図2および図3において、21はTFT部であり、22は端子部であり、1は透明性絶縁基板であり、2は第1電極(TFT部の第1電極はゲート電極)の第1層であり、3は第1電極の第2層であり、4はゲート絶縁膜であり、5は半導体層a−Si膜であり、6は半導体層n+a−Si膜であり、7は第1電極(TFT部の第1電極はソース/ドレイン電極)の第1層であり、8は第1電極の第2層であり、9は層間絶縁膜であり、10はコンタクトホールであり、11は第2電極(画素電極)である。TFT部21は、TFTアレイ基板上の互いに直交するゲート配線とソース配線(共に図示せず)の交差部近傍に設けられ、液晶を駆動するスイッチング素子を構成する部分であり、端子部22はゲート配線を延在して表示パネルの外側に配置され、ゲート電極に外部から信号を入力するための部分である。
Embodiment 1
1, 2 and 3 are process cross-sectional explanatory views showing the TFT portion and the terminal portion of the TFT array substrate according to the present invention in the order of the manufacturing process. 1, 2, and 3, 21 is a TFT portion, 22 is a terminal portion, 1 is a transparent insulating substrate, 2 is a first electrode (the first electrode of the TFT portion is a gate electrode) 1 is a first layer, 3 is a second layer of the first electrode, 4 is a gate insulating film, 5 is a semiconductor layer a-Si film, 6 is a semiconductor layer n + a-Si film, 7 is a first layer of the first electrode (the first electrode of the TFT portion is a source / drain electrode), 8 is a second layer of the first electrode, 9 is an interlayer insulating film, and 10 is a contact hole. Yes, 11 is a second electrode (pixel electrode). The TFT portion 21 is provided in the vicinity of the intersecting portion of the gate wiring and the source wiring (both not shown) on the TFT array substrate, and constitutes a switching element for driving the liquid crystal, and the terminal portion 22 is a gate. This is a portion that is extended outside the display panel and extends from the display panel, and is used for inputting a signal to the gate electrode from the outside.

本実施の形態を製造の順にしたがって説明する。透明性絶縁基板1上にスパッタリング法などを用いて純AlまたはAl合金(第1電極材料)を成膜し、フォトリソグラフィ法にてレジストパターニングを行った後で燐酸、硝酸および酢酸系のエッチング液を用いてエッチングし、ゲート配線(図示せず)およびゲート電極(第1電極)ならびに端子部を形成する(図1の(a)参照)。下層膜である第1電極(ゲート電極)の第1層2と、上層膜である第1電極(ゲート電極)の第2層3とについては、本発明の特徴であり形成方法の詳細は後述する。つぎに化学的気相成長法(以下、CVD)などを用いて窒化シリコン(SiNx)または酸化シリコン(SiO2)からなるゲート絶縁膜4を厚さ約4000Å、半導体層を成膜し、半導体層をパターニングして半導体層a−Si膜5(厚さ約1500Å)、低抵抗の半導体層n+a−Si膜6(厚さ約300Å)を順次形成する(図1の(b)参照)。 This embodiment will be described in the order of manufacturing. A pure Al or Al alloy (first electrode material) film is formed on the transparent insulating substrate 1 by sputtering or the like, and after resist patterning by photolithography, phosphoric acid, nitric acid and acetic acid based etching solutions Etching is performed to form a gate wiring (not shown), a gate electrode (first electrode), and a terminal portion (see FIG. 1A). The first layer 2 of the first electrode (gate electrode), which is the lower layer film, and the second layer 3 of the first electrode (gate electrode), which is the upper layer film, are features of the present invention and will be described in detail later. To do. Next, a gate insulating film 4 made of silicon nitride (SiNx) or silicon oxide (SiO 2 ) is formed to a thickness of about 4000 mm using a chemical vapor deposition method (hereinafter referred to as CVD), and a semiconductor layer is formed. Then, the semiconductor layer a-Si film 5 (thickness of about 1500 mm) and the low-resistance semiconductor layer n + a-Si film 6 (thickness of about 300 mm) are sequentially formed (see FIG. 1B).

さらに、スパッタリング法を用いてふたたび第1電極材料である純AlまたはAl合金を約3000Å成膜し、パターニングを行ってトランジスタのチャネル部ならびにソース/ドレイン電極部を形成する。ここで下層膜である第1電極(ソース/ドレイン電極)の第1層7と上層膜である第1電極(ソース/ドレイン電極)の第2層8の2層構成については本発明の特徴であり、形成方法は後述する(図2の(a)参照)。   Further, about 3000 liters of pure Al or Al alloy as the first electrode material is formed again by sputtering, and patterning is performed to form the channel portion and source / drain electrode portion of the transistor. The two-layer structure of the first layer 7 of the first electrode (source / drain electrode) as the lower layer and the second layer 8 of the first electrode (source / drain electrode) as the upper layer is a feature of the present invention. Yes, the formation method will be described later (see FIG. 2A).

つぎに、層間絶縁膜9を形成したのち、パターニングを行いコンタクトホール10を形成する。コンタクトホールはゲート端子部およびTFTのドレイン電極部に形成する。ここで、層間絶縁膜9はたとえばCVD法による窒化シリコン膜、またはアクリル系の透明性樹脂などのいずれか一方、あるいは両方の組み合わせで形成することができる(図2の(b)参照)。   Next, after forming the interlayer insulating film 9, the contact hole 10 is formed by patterning. Contact holes are formed in the gate terminal portion and the drain electrode portion of the TFT. Here, the interlayer insulating film 9 can be formed of, for example, a silicon nitride film by CVD or an acrylic transparent resin, or a combination of both (see FIG. 2B).

最後に透明導電膜としてスパッタリング法を用いITO膜(酸化インジウムすず)を厚さ約1000Å成膜し、パターニングして画素電極(第2電極)11を形成してTFTアレイ基板をうる。画素電極11は層間絶縁膜のコンタクトホール10を介して第1電極材料からなるゲート電極、ソース/ドレイン電極のそれぞれの上層膜すなわち、第1電極(ゲート電極)の第2層3、第1電極(ソース/ドレイン電極)の第2層8と電気的に接続されている。   Finally, an ITO film (indium tin oxide) having a thickness of about 1000 mm is formed using a sputtering method as a transparent conductive film and patterned to form a pixel electrode (second electrode) 11 to obtain a TFT array substrate. The pixel electrode 11 includes a gate electrode made of a first electrode material and an upper layer film of a source / drain electrode through a contact hole 10 of an interlayer insulating film, that is, a second layer 3 of a first electrode (gate electrode), a first electrode It is electrically connected to the second layer 8 of (source / drain electrode).

本実施の形態においては、スパッタリング法を用いて第1電極材料の純AlまたはAl合金を用いてゲート電極および端子部を形成する際に、まず純Arガスを用いて第1電極の第1層2を約2000Åの厚さで成膜し、つぎに連続してAr+N2混合ガスを用いて第1電極の第2層3を約250Å成膜した。この第2層目のAl膜は、N2ガスによる反応性スパッタリングのため、窒素(N)元素が添加された膜が形成されている。ソース/ドレイン電極のばあいも同様の方法で、純AlまたはAl合金の下層膜である第2電極の第1層7(約2000Å)と、これに窒素(N)元素が添加された上層膜である第2電極の第2層8(約250Å)が形成される。 In the present embodiment, when the gate electrode and the terminal portion are formed using pure Al or an Al alloy of the first electrode material by sputtering, first the first layer of the first electrode is used using pure Ar gas. 2 was formed to a thickness of about 2000 mm, and then the second layer 3 of the first electrode was continuously formed to a thickness of about 250 mm using an Ar + N 2 mixed gas. As the second Al film, a film to which nitrogen (N) element is added is formed by reactive sputtering with N 2 gas. In the case of the source / drain electrodes, the same method is applied, and the first layer 7 (about 2000 mm) of the second electrode, which is a lower layer film of pure Al or Al alloy, and the upper layer film to which nitrogen (N) element is added. A second layer 8 (about 250 cm) of the second electrode is formed.

本実施の形態に適用した成膜条件を表1に示す。このようにして作製されたTFTアレイ基板のコンタクトホール10における純AlまたはAl合金からなる第1電極と、ITOなどの透明導電膜からなる第2電極とのコンタクト表面部の電気抵抗値(コンタクト抵抗値)は、最小値で約50μm□で約350Ωと低く良好な値を示した。   Table 1 shows the film formation conditions applied to this embodiment. The electrical resistance value (contact resistance) of the contact surface portion between the first electrode made of pure Al or Al alloy and the second electrode made of a transparent conductive film such as ITO in the contact hole 10 of the TFT array substrate thus manufactured. Value) was about 50 μm □ at the minimum value and about 350Ω, indicating a good value.

また本TFTアレイ基板に250℃×60分の熱処理を行った後の同コンタクト抵抗値は約750Ω、さらに300℃×60分の熱処理を行った後も同コンタクト抵抗値は約800Ωと、従来技術のばあいの1E10〜1E12Ωに比べると極めて低く、優れた耐熱性を有していた。   In addition, the contact resistance value after heat treatment at 250 ° C. for 60 minutes on this TFT array substrate is about 750Ω, and the contact resistance value is about 800Ω even after heat treatment at 300 ° C. for 60 minutes. Compared to 1E10 to 1E12Ω in the case, the heat resistance was extremely low.

なお、表1における成膜条件のパラメータ値は、装置によってそれぞれ固有に最適化されるものであって、この値に限定されるものではない。ただし、パラメータ値に対するコンタクト抵抗値の傾向として、第2層の成膜圧力が高いほどコンタクト抵抗値は小さくなる傾向が見られた。   Note that the parameter values of the film formation conditions in Table 1 are uniquely optimized by the apparatus, and are not limited to these values. However, as the tendency of the contact resistance value with respect to the parameter value, the contact resistance value tended to decrease as the second layer deposition pressure increased.

また良好なコンタクト抵抗をうるための第1電極の第2層の膜厚は本実施の形態では250Åとしたが、これに限定されず50〜1000Åであればよい。これは50Å以下ではITOとAl界面のOの拡散を抑制するのが難しいこと、また1000Å以上では電極全体の抵抗値が高くなり、Alを用いることによる配線の低抵抗化のメリットを享受できないためである。さらに100〜500Åがより好ましい。   Further, the thickness of the second layer of the first electrode for obtaining good contact resistance is 250 mm in this embodiment, but is not limited to this, and may be 50 to 1000 mm. This is because it is difficult to suppress the diffusion of O at the ITO / Al interface at 50 mm or less, and the resistance value of the entire electrode is high at 1000 mm or more, and it is not possible to enjoy the merit of reducing the resistance of the wiring by using Al. It is. Furthermore, 100 to 500cm is more preferable.

Figure 0004472745
Figure 0004472745

なお、本実施の形態では、スパッタリング法を用いて第1電極材料の純AlまたはAl合金を用いてゲート電極および端子部ならびにソース/ドレイン電極を形成する際に、まずArガスを用いて第1層目を成膜し、続けてAr+N2混合ガスを用いて第2層目を成膜する2段階スパッタとしたが、初期のガスを純Arとし、徐々にN2ガスの添加量を増加させていく連続スパッタリングで形成してもよい。このばあいはAl膜の上層部(第2電極とのコンタクト表面部)に向かうほど窒素(N)元素添加量が多くなる連続した組成プロファイルを有する膜となる。 In this embodiment, when the gate electrode, the terminal portion, and the source / drain electrode are formed using pure Al or an Al alloy as the first electrode material by sputtering, first Ar gas is used to form the first electrode. The second layer was formed by depositing the layer and then the second layer was deposited using an Ar + N 2 mixed gas. The initial gas was pure Ar, and the amount of N 2 gas added was gradually increased. It may be formed by continuous sputtering. In this case, the film has a continuous composition profile in which the nitrogen (N) element addition amount increases toward the upper layer part (contact surface part with the second electrode) of the Al film.

また、第1電極材料の母体となるAlとしては、純Alのほか、Alを主成分としてAl合金を用いることができる。Al合金に添加する元素は、ヒロック抑制や耐食性の向上といった点からCuやSi、あるいは希土類元素が望ましいが、Alの電気的低抵抗というメリットを活かすために、その添加量は比抵抗が10μΩ・cmを超えない程度に抑えるのが好ましい。   Moreover, as Al used as the base material of the first electrode material, in addition to pure Al, an Al alloy containing Al as a main component can be used. The element added to the Al alloy is preferably Cu, Si, or a rare earth element from the viewpoint of suppressing hillocks and improving corrosion resistance. However, in order to take advantage of the electrical low resistance of Al, the added amount has a specific resistance of 10 μΩ · It is preferable to suppress to a level not exceeding cm.

ただし、本実施の形態のように、Ar+N2混合ガススパッタリングによって膜の上層部が部分的に窒化アルミニウム(AlNx)が形成された膜でキャッピングされた2層構造膜のばあいには、同時エッチングが可能であり純Alを用いたばあいでもヒロックの発生が防止でき、さらに耐食性も向上する効果を有する。このためとくに耐ヒロック性に優れるAl合金を用いなくても極めて信頼性の高いTFTアレイを実現することが可能であることも本実施の形態の大きな特長である。 However, in the case of a two-layer structure film in which the upper layer portion of the film is partially capped with an aluminum nitride (AlNx) film by Ar + N 2 mixed gas sputtering as in this embodiment, simultaneous etching is performed. Even when pure Al is used, the generation of hillocks can be prevented, and the corrosion resistance can be improved. For this reason, it is a significant feature of this embodiment that a highly reliable TFT array can be realized without using an Al alloy having particularly excellent hillock resistance.

以下、実施の形態2〜10は、実施の形態1において、第1電極材料のAl膜と第2電極材料のITO膜との低コンタクト抵抗をうるための、第1電極Alの第2層を形成する方法以外のプロセスならびにその発明の効果はいずれも実施の形態1と同様である。したがって、第1電極Alの第2層目の形成方法の記述のみにとどめる。   Hereinafter, in the second to tenth embodiments, the second layer of the first electrode Al for obtaining a low contact resistance between the Al film of the first electrode material and the ITO film of the second electrode material in the first embodiment will be described. Processes other than the forming method and the effects of the invention are all the same as in the first embodiment. Therefore, only the method for forming the second layer of the first electrode Al is described.

実施の形態2
図1、図2および図3のTFTアレイ製造プロセスにおいて、第1電極は、純AlまたはAl合金をスパッタリング法を用いて純Arガス中で成膜後、イオンドーピング法またはイオン注入法を用いて窒素(N)イオンを注入してNを添加した第2層目すなわち、第1電極の第2層3、および第2電極の第2層8を形成してからパターニングを施して電極を形成する。なおドーズ量は5E16〜1E17個/cm3とした。
Embodiment 2
In the TFT array manufacturing process of FIGS. 1, 2 and 3, the first electrode is formed by depositing pure Al or an Al alloy in pure Ar gas using a sputtering method, and then using an ion doping method or an ion implantation method. A second layer in which nitrogen (N) ions are implanted and N is added, that is, the second layer 3 of the first electrode and the second layer 8 of the second electrode are formed, and then patterned to form an electrode. . The dose was 5E16 to 1E17 / cm 3 .

また、イオン種をBイオン、Pイオンとしたばあいでも、Nイオンのばあいほど顕著ではないが同様のコンタクト低減効果がえられる。   Further, even when the ion species are B ions and P ions, the same contact reduction effect can be obtained although not as remarkable as in the case of N ions.

実施の形態3
図4は本実施の形態にかかわるTFT部および端子部の構造を示す断面説明図である。図4において、12はゲート電極におけるコンタクト部の第2層であり、13はソース/ドレイン電極におけるコンタクト部の第2層であり、42および47は第1電極であり、その他の符号は図1と共通である。図1のTFTアレイ製造プロセスにおいて、純AlまたはAl合金からなる第1電極を純Arガスを用いたスパッタリング法により成膜後、パターニングにより形成する。層間絶縁膜9を形成し、コンタクトホール10を開口した図1(a)の後に、イオンドーピング法を用いてNイオンを注入し、それぞれの第1電極のコンタクト表面にNイオンを添加した第2層目を形成する。したがって本実施の形態では図2に示すように第1電極の第2層目すなわち、ゲート電極におけるコンタクト部の第2層12および、ソース/ドレイン電極におけるコンタクト部の第2層13は第2電極ITO膜からなる画素電極11と接続されるコンタクト部分のみに形成された構造となる。
Embodiment 3
FIG. 4 is an explanatory cross-sectional view showing the structure of the TFT portion and the terminal portion according to this embodiment. In FIG. 4, 12 is the second layer of the contact portion in the gate electrode, 13 is the second layer of the contact portion in the source / drain electrode, 42 and 47 are the first electrodes, and other symbols are shown in FIG. And in common. In the TFT array manufacturing process of FIG. 1, a first electrode made of pure Al or an Al alloy is formed by patterning after being formed by sputtering using pure Ar gas. After the interlayer insulating film 9 is formed and the contact hole 10 is opened, N ions are implanted using an ion doping method after the contact hole 10 is opened, and N ions are added to the contact surface of each first electrode. Form a layer. Therefore, in the present embodiment, as shown in FIG. 2, the second layer of the first electrode, that is, the second layer 12 of the contact portion in the gate electrode and the second layer 13 of the contact portion in the source / drain electrode are the second electrode. The structure is formed only in the contact portion connected to the pixel electrode 11 made of an ITO film.

実施の形態4
実施の形態2および実施の形態3のTFT製造プロセスにおいて、純AlまたはAl合金からなる第1電極の第2層目をイオンドーピングではなく、窒化ガス雰囲気中で熱処理(アニール)することにより形成した。
Embodiment 4
In the TFT manufacturing processes of the second and third embodiments, the second layer of the first electrode made of pure Al or Al alloy was formed by heat treatment (annealing) in a nitriding gas atmosphere instead of ion doping. .

熱処理は温度300〜450℃、時間30〜90分の条件で行い、窒化ガスとして、N2ガスまたはNH3ガスを用いた。これ以外にもメチルヒドラジン、ヒドラジンおよびエチルアニリンなどのガスを用いることができ、このばあいは低温度かつ短時間の熱処理で効率よくAlNxが形成された第2層目を形成することが可能である。 The heat treatment was performed under conditions of a temperature of 300 to 450 ° C. and a time of 30 to 90 minutes, and N 2 gas or NH 3 gas was used as a nitriding gas. In addition, gases such as methyl hydrazine, hydrazine, and ethyl aniline can be used. In this case, it is possible to efficiently form the second layer on which AlNx is formed by low-temperature and short-time heat treatment. is there.

実施の形態5
実施の形態2および実施の形態3のTFT製造プロセスにおいて、純AlまたはAl合金からなる第1電極の第2層目をイオンドーピングではなく、N2プラズマ処理によって形成した。プラズマ処理条件は、PEあるいはRIEモードでPower500W、N2ガス圧7〜500Pa、処理時間は15〜60秒とした。なお、本成膜条件のパラメータ値も、処理する装置によってそれぞれ固有に最適化されるものであって、この値に限定されるものではない。
Embodiment 5
In the TFT manufacturing processes of the second and third embodiments, the second layer of the first electrode made of pure Al or Al alloy was formed by N 2 plasma treatment instead of ion doping. The plasma processing conditions were as follows: Power 500 W in PE or RIE mode, N 2 gas pressure 7 to 500 Pa, and processing time 15 to 60 seconds. Note that the parameter values of the film forming conditions are also uniquely optimized by the processing apparatus, and are not limited to these values.

実施の形態6
実施の形態2および実施の形態3のTFT製造プロセスにおいて、純AlまたはAl合金からなる第1電極の第2層目を、TFTアレイ基板をアンモニア水NH4OHに浸漬させて第1電極をNH4OHに浸すことにより形成する。また、NH4OHに浸漬後、実施の形態4のごとく窒化ガス雰囲気中で熱処理を行ってもよい。
Embodiment 6
In the TFT manufacturing process according to the second and third embodiments, the second layer of the first electrode made of pure Al or Al alloy is immersed in ammonia water NH 4 OH to immerse the first electrode into NH 4 OH. 4 Formed by soaking in OH. Further, after immersion in NH 4 OH, heat treatment may be performed in a nitriding gas atmosphere as in the fourth embodiment.

実施の形態7
実施の形態1に示すTFT製造プロセスにおいて、純AlまたはAl合金からなる第1電極の形成において、まず純Arガスを用いたスパッタリング法を用いて第1層目を成膜し、つぎにAr+NH3混合ガスを用いた反応性スパッタリングにより第2層を成膜した後で、パターニングを行い、電極を形成した。
Embodiment 7
In the TFT manufacturing process shown in the first embodiment, in the formation of the first electrode made of pure Al or an Al alloy, the first layer is first formed by sputtering using pure Ar gas, and then Ar + NH 3 is formed. After the second layer was formed by reactive sputtering using a mixed gas, patterning was performed to form an electrode.

またこれ以外にも第2層目を成膜する際の混合ガスとして、Ar+O2、Ar+N2+CO2、Ar+N2CF4を用いたばあいまたはこれらのガスにさらにSiH4を添加したばあいにも低コンタクト抵抗効果がえられた。したがって、第2層目のAlにN、OまたはN+C+O+Siが不純物として添加されたばあいでも本発明の効果を充分にうることができる。 In addition, when Ar + O 2 , Ar + N 2 + CO 2 , Ar + N 2 CF 4 is used as a mixed gas for forming the second layer, SiH 4 is further added to these gases. The low contact resistance effect was also obtained. Therefore, even when N, O, or N + C + O + Si is added as an impurity to the second layer of Al, the effects of the present invention can be sufficiently obtained.

実施の形態8
実施の形態1に示すTFT製造プロセスにおいて、純Arガスを用いたスパッタリング法により純AlまたはAl合金からなる第1電極(ゲート電極、ソース/ドレイン電極)において、それぞれ第1電極上に形成するゲート絶縁膜および層間絶縁膜として、プラズマCVD法でSiH4+H2+NH3+N2混合ガスを用いて窒化シリコン膜を成膜し、界面拡散を利用してSiおよびN元素を添加することにより第1電極の第2層目を形成した。
Embodiment 8
In the TFT manufacturing process shown in the first embodiment, gates formed on the first electrode in the first electrode (gate electrode, source / drain electrode) made of pure Al or an Al alloy by sputtering using pure Ar gas, respectively. As the insulating film and the interlayer insulating film, a silicon nitride film is formed by a plasma CVD method using a mixed gas of SiH 4 + H 2 + NH 3 + N 2 , and Si and N elements are added by utilizing interface diffusion. A second layer of electrodes was formed.

実施の形態9
図5は、本発明の実施の形態9にかかわるTFT部および端子部の断面説明図であり、14はゲート絶縁膜の第1層であり、15はゲート絶縁膜の第2層であり、16は層間絶縁膜の第1層であり、17は層間絶縁膜の第2層であり、その他の符号は図1〜図4と共通である。
Embodiment 9
FIG. 5 is a cross-sectional explanatory view of the TFT portion and the terminal portion according to the ninth embodiment of the present invention, 14 is the first layer of the gate insulating film, 15 is the second layer of the gate insulating film, Is the first layer of the interlayer insulating film, 17 is the second layer of the interlayer insulating film, and the other symbols are the same as in FIGS.

実施の形態8において、純AlまたはAl合金からなる第1電極上に形成する窒化シリコン膜を少なくとも図5に示すごとく2層以上とし、とくに初期の成膜を、プラズマCVD法でSiH4+H2+NH3+N2混合ガスにさらにCF4を加えた混合ガスで行う。CF4ガスを混ぜることによって、N元素リッチで化学的に不安定な窒化シリコン膜としてゲート絶縁膜の第1層14およびゲート絶縁膜の第2層16を形成することができるので、SiおよびN元素が拡散し易く、効率よくSiおよびN元素を添加した第1電極の第2層目を形成することが可能である。 In the eighth embodiment, at least two silicon nitride films are formed on the first electrode made of pure Al or Al alloy as shown in FIG. 5, and the initial film is formed by SiH 4 + H 2 by plasma CVD. A mixed gas obtained by adding CF 4 to a + NH 3 + N 2 mixed gas is used. By mixing CF 4 gas, the first layer 14 of the gate insulating film and the second layer 16 of the gate insulating film can be formed as a silicon nitride film rich in N element and chemically unstable. The second layer of the first electrode to which elements are easily diffused and Si and N elements are efficiently added can be formed.

実施の形態10
実施の形態8のTFTアレイ製造プロセスにおいて、ゲート絶縁膜および層間絶縁膜を酸化シリコンSiO2とし、界面拡散によってSiおよびO元素を添加して第1電極の第2層目を形成しても同様のコンタクト抵抗低減効果をうることができる。
Embodiment 10
In the TFT array manufacturing process according to the eighth embodiment, the gate insulating film and the interlayer insulating film are made of silicon oxide SiO 2, and the second layer of the first electrode is formed by adding Si and O elements by interfacial diffusion. The contact resistance reduction effect can be obtained.

実施の形態11
図6は、本発明の実施の形態11にかかわるTFT部および端子部の断面説明図であり、18はITOからなる画素電極の第1層であり、19はITOからなる画素電極の第2層であり、その他の符号は図1〜5と共通である。図1に示す実施の形態1のTFTアレイ製造プロセスにおいて、図1(c)のITO膜のような透明性導電酸化膜からなる第2電極である画素電極11を2層構造とし、画素電極の第1層18を純Arガスのみを用いたスパッタリング法で約500Å成膜し、その後、Ar+O2ガスを用いた従来の方法を用いて画素電極の第2層19を厚さ約500Å成膜した。
Embodiment 11
FIG. 6 is a cross-sectional explanatory view of a TFT portion and a terminal portion according to the eleventh embodiment of the present invention, 18 is a first layer of pixel electrodes made of ITO, and 19 is a second layer of pixel electrodes made of ITO. Other symbols are the same as those in FIGS. In the TFT array manufacturing process of Embodiment 1 shown in FIG. 1, the pixel electrode 11 which is a second electrode made of a transparent conductive oxide film such as the ITO film of FIG. The first layer 18 is formed by a sputtering method using only pure Ar gas, and then the second layer 19 of the pixel electrode is formed by a conventional method using Ar + O 2 gas. .

このように純AlまたはAl合金からなる第1電極に接する初期のITO膜のO元素量を少なくしてやることによって、O元素拡散による第1電極界面でのAlxOy形成を抑制することができ、数100〜数キロΩの低コンタクト抵抗値を実現することができる。   Thus, by reducing the amount of O element in the initial ITO film in contact with the first electrode made of pure Al or Al alloy, AlxOy formation at the first electrode interface due to O element diffusion can be suppressed, and several hundred A low contact resistance value of up to several kilo ohms can be realized.

なお、ITOなどからなる第2電極の第1層の膜厚は100〜500Å程度が好ましい。これは、100Å未満であるとコンタクト低減効果は充分でなく、またO元素が少ないITO膜は比抵抗が高くかつ透過率も低いためあまり厚くするとTFTアレイにおける光の透過率が下がり、特性を劣化させてしまうからである。   Note that the thickness of the first layer of the second electrode made of ITO or the like is preferably about 100 to 500 mm. This is because if the thickness is less than 100 mm, the contact reducing effect is not sufficient, and the ITO film with few O elements has high specific resistance and low transmittance. Because it will let you.

なお、以上の実施の形態1〜11では、第1電極材料として純AlまたはAl合金、そして第2電極材料としてITO膜を用いたばあいについて説明してきたが、本発明にかかる効果はこれらの電極材料に限られることはなく、たとえば第1の電極材料としてTa、そして第2の電極材料としてIn23、SnO2、ZnO2などのうちのいずれかをベースとした他の透明性酸化導電膜を用いたばあいでも同様の効果を奏する。 In the first to eleventh embodiments, pure Al or an Al alloy is used as the first electrode material, and an ITO film is used as the second electrode material. There is no limitation to the electrode material, for example, Ta as the first electrode material, and other transparent oxidation based on any of In 2 O 3 , SnO 2 , ZnO 2, etc. as the second electrode material Even when a conductive film is used, the same effect can be obtained.

実施の形態12
以上説明した実施の形態1から11のいずれかによって形成したTFTアレイ基板を用い、これと対向電極やカラーフィルタなどを有する対向基板を貼り合わせ、さらに液晶材料を注入挾持してTFTアクティブマトリックス型の液晶表示装置(TFT−LCD装置)をえた。すなわち本実施の形態によれば、TFTアレイ基板の配線や電極に低抵抗配線であるAlが用いられ、またAl以外を主成分とする別金属層を設けることなくITO透明膜からなる画素電極がAlと直接コンタクトした構造を有しているので、高開口率で高性能を有し、かつ従来装置よりも生産性よく低コストで実施することができる優れた液晶表示装置をうることができた。
Embodiment 12
A TFT array substrate formed according to any one of the first to eleventh embodiments described above is used, and this is bonded to a counter substrate having a counter electrode, a color filter, and the like, and a liquid crystal material is injected and held to provide a TFT active matrix type. A liquid crystal display device (TFT-LCD device) was obtained. In other words, according to the present embodiment, Al which is a low resistance wiring is used for the wiring and electrodes of the TFT array substrate, and the pixel electrode made of the ITO transparent film is formed without providing another metal layer mainly composed of other than Al. Since it has a structure in direct contact with Al, it was possible to obtain an excellent liquid crystal display device having a high aperture ratio and high performance, and capable of being implemented with higher productivity and lower cost than conventional devices. .

本発明の実施の形態1にかかわるTFT部および端子部の構造を示す断面説明図である。FIG. 3 is an explanatory cross-sectional view showing the structure of the TFT portion and the terminal portion according to the first embodiment of the present invention. 本発明の実施の形態1にかかわるTFT部および端子部の構造を示す断面説明図である。FIG. 3 is an explanatory cross-sectional view showing the structure of the TFT portion and the terminal portion according to the first embodiment of the present invention. 本発明の実施の形態1にかかわるTFT部および端子部の構造を示す断面説明図である。FIG. 3 is an explanatory cross-sectional view showing the structure of the TFT portion and the terminal portion according to the first embodiment of the present invention. 本発明の実施の形態3にかかわるTFT部および端子部の構造を示す端面説明図である。It is end surface explanatory drawing which shows the structure of the TFT part and terminal part concerning Embodiment 3 of this invention. 本発明の実施の形態9にかかわるTFTの構造を示す断面説明図である。It is sectional explanatory drawing which shows the structure of TFT concerning Embodiment 9 of this invention. 本発明の実施の形態11にかかわるTFTの構造を示す断面説明図である。It is sectional explanatory drawing which shows the structure of TFT concerning Embodiment 11 of this invention.

符号の説明Explanation of symbols

1 透明性絶縁基板、2、7 第1電極の第1層、3、8 第1電極の第2層、
4 ゲート絶縁膜、5 半導体層a−si膜、6 半導体層n+a−Si膜、
9 層間絶縁膜、10 コンタクトホール、11 画素電極、
12 ゲート電極におけるコンタクト部の第2層、
13 ソース/ドレイン電極におけるコンタクト部の第2層、
14 ゲート絶縁膜の第1層、15 ゲート絶縁膜の第2層、
16 層間絶縁膜の第1層、17 層間絶縁膜の第2層、18 画素電極の第1層、
19 画素電極の第2層、42 第1電極。
DESCRIPTION OF SYMBOLS 1 Transparent insulating substrate, 2, 7 1st layer of 1st electrode, 3, 8 2nd layer of 1st electrode,
4 gate insulating film, 5 semiconductor layer a-si film, 6 semiconductor layer n + a-Si film,
9 Interlayer insulating film, 10 contact hole, 11 pixel electrode,
12 a second layer of the contact portion in the gate electrode;
13 Second layer of contact portion in source / drain electrode,
14 gate insulation film first layer, 15 gate insulation film second layer,
16 first layer of interlayer insulating film, 17 second layer of interlayer insulating film, 18 first layer of pixel electrode,
19 Second layer of pixel electrodes, 42 First electrode.

Claims (6)

透明絶縁性基板上に形成された第1電極であるゲート、ソースおよびドレインと、
該第1電極および前記透明絶縁性基板を覆って形成されて少なくとも2層からなる絶縁膜と、
該絶縁膜上に形成された第2電極とを少なくとも含み、
前記第1電極が純Alからなる下層の第1層と、純AlにNおよびSiのうちの少なくとも1つからなる不純物を添加されてなる第2層とからなり、
前記第2電極が透明膜電極からなり、
前記第2電極と前記第1電極の第2層とが電気的に接続されてなり、
前記少なくとも2層からなる絶縁膜において、該絶縁膜が前記第1電極と接する層は、SiH 4 +H 2 +NH 3 +N 2 混合ガスにさらにCF 4 ガスを加えた混合ガス中でのプラズマCVD法によって成膜された窒化シリコン膜で形成され、
前記純AlにNおよびSiのうちの少なくとも1つからなる不純物が添加されてなる第1電極の第2層が、前記窒化シリコン膜からのN元素およびSi元素の拡散によって形成された薄膜トランジスタが含まれるTFTアレイ基板を有する液晶表示装置。
A gate, a source and a drain which are first electrodes formed on a transparent insulating substrate;
An insulating film formed to cover the first electrode and the transparent insulating substrate and comprising at least two layers;
At least a second electrode formed on the insulating film,
The first electrode is composed of a lower first layer made of pure Al, and a second layer made by adding an impurity made of at least one of N and Si to pure Al,
The second electrode comprises a transparent film electrode;
The second electrode and the second layer of the first electrode are electrically connected;
In the insulating film composed of at least two layers, the layer in contact with the first electrode is formed by a plasma CVD method in a mixed gas obtained by further adding CF 4 gas to a SiH 4 + H 2 + NH 3 + N 2 mixed gas . It is formed with a deposited silicon nitride film,
A thin film transistor in which the second layer of the first electrode obtained by adding an impurity composed of at least one of N and Si to the pure Al is formed by diffusion of N element and Si element from the silicon nitride film is included. A liquid crystal display device having a TFT array substrate.
透明絶縁性基板上に形成された第1電極であるゲート、ソースおよびドレインと、
該第1電極および前記透明絶縁性基板を覆って形成されて少なくとも2層からなる絶縁膜と、
該絶縁膜上に形成された第2電極とを少なくとも含み、
前記第1電極がAl合金からなる下層の第1層と、Al合金にNおよびSiのうちの少なくとも1つからなる不純物を添加されてなる第2層とからなり、
前記第2電極が透明膜電極からなり、
前記第2電極と前記第1電極の第2層とが電気的に接続されてなり、
前記少なくとも2層からなる絶縁膜において、該絶縁膜が前記第1電極と接する層は、SiH 4 +H 2 +NH 3 +N 2 混合ガスにさらにCF 4 ガスを加えた混合ガス中でのプラズマCVD法によって成膜された窒化シリコン膜で形成され、
前記Al合金にNおよびSiのうちの少なくとも1つからなる不純物が添加されてなる第1電極の第2層が、前記窒化シリコン膜からのN元素およびSi元素の拡散によって形成された薄膜トランジスタが含まれるTFTアレイ基板を有する液晶表示装置。
A gate, a source and a drain which are first electrodes formed on a transparent insulating substrate;
An insulating film formed to cover the first electrode and the transparent insulating substrate and comprising at least two layers;
At least a second electrode formed on the insulating film,
The first electrode comprises a first lower layer made of an Al alloy and a second layer obtained by adding an impurity made of at least one of N and Si to the Al alloy;
The second electrode comprises a transparent film electrode;
The second electrode and the second layer of the first electrode are electrically connected;
In the insulating film composed of at least two layers, the layer in contact with the first electrode is formed by a plasma CVD method in a mixed gas obtained by further adding CF 4 gas to a SiH 4 + H 2 + NH 3 + N 2 mixed gas . It is formed with a deposited silicon nitride film,
The second layer of the first electrode formed by adding an impurity composed of at least one of N and Si to the Al alloy includes a thin film transistor formed by diffusion of an N element and an Si element from the silicon nitride film A liquid crystal display device having a TFT array substrate.
前記純AlまたはAl合金にNおよびSiのうちの少なくとも1つからなる不純物が添加されてなる第1電極の第2層の表面部の電気抵抗値が、面積50μmあたり350〜800Ωであるように構成されてなる請求項1または2記載の液晶表示装置。The electrical resistance value of the surface portion of the second layer of the first electrode obtained by adding an impurity composed of at least one of N and Si to the pure Al or Al alloy is 350 to 800Ω per 50 μm area. The liquid crystal display device according to claim 1 or 2, comprising the liquid crystal display device. 透明絶縁性基板上に形成された第1電極であるゲート、ソースおよびドレインと、
該第1電極および前記透明絶縁性基板を覆って形成された絶縁膜と、
該絶縁膜上に形成されて少なくとも第1層と第2層の2層からなり、画素電極として機能する第2電極とを少なくとも含み、
前記第1電極が純Alからなる下層の第1層と、純AlにNおよびOのうちの少なくとも1つからなる不純物を添加されてなる第2層とからなり、
前記第2電極が透明膜電極からなり、
前記第2電極と前記第1電極の第2層とが電気的に接続されて、前記第2電極において前記第1電極の第2層と接続される第1層は前記第2電極における第2層よりも酸素元素量が少ない薄膜トランジスタが含まれるTFTアレイ基板を有する液晶表示装置の製法であって、
前記画素電極の第1層を純Arガスのみを用いたスパッタリング法で成膜し、その後、Ar+O 2 ガスを用いて前記画素電極の第2層を成膜する
ことを含む液晶表示装置の製法
A gate, a source and a drain which are first electrodes formed on a transparent insulating substrate;
An insulating film formed to cover the first electrode and the transparent insulating substrate;
Ri Do two layers of at least first and second layers are formed on the insulating film includes at least a second electrode that acts as a pixel electrode,
The first electrode is composed of a lower first layer made of pure Al and a second layer made by adding an impurity made of at least one of N and O to pure Al;
The second electrode comprises a transparent film electrode;
The second electrode and the second layer of the first electrode are electrically connected, and the first layer of the second electrode connected to the second layer of the first electrode is the second layer of the second electrode. a process for preparing a liquid crystal display device having the TFT array substrate amount of oxygen element include a thin film transistor has less than layer,
The first layer of the pixel electrode is formed by a sputtering method using only pure Ar gas, and then the second layer of the pixel electrode is formed using Ar + O 2 gas.
The manufacturing method of the liquid crystal display device including this .
透明絶縁性基板上に形成された第1電極であるゲート、ソースおよびドレインと、
該第1電極および前記透明絶縁性基板を覆って形成された絶縁膜と、
該絶縁膜上に形成されて少なくとも第1層と第2層の2層からなる第2電極とを少なくとも含み、
前記第1電極がAl合金からなる下層の第1層と、Al合金にNおよびOのうちの少なくとも1つからなる不純物を添加されてなる第2層とからなり、
前記第2電極が透明膜電極からなり、
前記第2電極と前記第1電極の第2層とが電気的に接続されて、前記第2電極において前記第1電極の第2層と接続される第1層は前記第2電極における第2層よりも酸素元素量が少ない薄膜トランジスタが含まれるTFTアレイ基板を有する液晶表示装置の製法であって、
前記画素電極の第1層を純Arガスのみを用いたスパッタリング法で成膜し、その後、Ar+O 2 ガスを用いて前記画素電極の第2層を成膜する
ことを含む液晶表示装置の製法。
A gate, a source and a drain which are first electrodes formed on a transparent insulating substrate;
An insulating film formed to cover the first electrode and the transparent insulating substrate;
Including at least a second electrode formed on the insulating film and including at least a first layer and a second layer;
The first electrode comprises a first lower layer made of an Al alloy and a second layer obtained by adding an impurity made of at least one of N and O to the Al alloy;
The second electrode comprises a transparent film electrode;
The second electrode and the second layer of the first electrode are electrically connected, and the first layer of the second electrode connected to the second layer of the first electrode is the second layer of the second electrode. a process for preparing a liquid crystal display device having the TFT array substrate amount of oxygen element include a thin film transistor has less than layer,
The first layer of the pixel electrode is formed by a sputtering method using only pure Ar gas, and then the second layer of the pixel electrode is formed using Ar + O 2 gas.
The manufacturing method of the liquid crystal display device including this.
前記画素電極の第1層と第2層の厚さが約500Åであることを特徴とする請求項4または5記載の液晶表示装置の製法。6. The method of manufacturing a liquid crystal display device according to claim 4, wherein the first layer and the second layer of the pixel electrode have a thickness of about 500 mm.
JP2007331044A 2007-12-21 2007-12-21 Liquid crystal display device having TFT array substrate including thin film transistor and manufacturing method thereof Expired - Fee Related JP4472745B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007331044A JP4472745B2 (en) 2007-12-21 2007-12-21 Liquid crystal display device having TFT array substrate including thin film transistor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007331044A JP4472745B2 (en) 2007-12-21 2007-12-21 Liquid crystal display device having TFT array substrate including thin film transistor and manufacturing method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP08629298A Division JP4663829B2 (en) 1998-03-31 1998-03-31 Thin film transistor and liquid crystal display device using the thin film transistor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008184610A Division JP4885914B2 (en) 2008-07-16 2008-07-16 Display device

Publications (2)

Publication Number Publication Date
JP2008098673A JP2008098673A (en) 2008-04-24
JP4472745B2 true JP4472745B2 (en) 2010-06-02

Family

ID=39381124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007331044A Expired - Fee Related JP4472745B2 (en) 2007-12-21 2007-12-21 Liquid crystal display device having TFT array substrate including thin film transistor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4472745B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4885914B2 (en) * 2008-07-16 2012-02-29 三菱電機株式会社 Display device
CN102929059B (en) * 2012-11-14 2015-07-29 信利半导体有限公司 A kind of thin film transistor liquid crystal display screen

Also Published As

Publication number Publication date
JP2008098673A (en) 2008-04-24

Similar Documents

Publication Publication Date Title
JP4663829B2 (en) Thin film transistor and liquid crystal display device using the thin film transistor
KR101412761B1 (en) Thin film transistor array substrate and method of fabricating the same
US7816693B2 (en) Thin film transistor in which an interlayer insulating film comprises two distinct layers of insulating material
CN104508808B (en) Semiconductor device and method for producing same
EP2725621A1 (en) Array substrate and method for manufacturing the same and display device
JP5214858B2 (en) TFT array substrate and manufacturing method thereof
US9337346B2 (en) Array substrate and method of fabricating the same
KR20100075026A (en) Thin film transistor array substrate and method of fabricating the same
US9786506B2 (en) Array substrate, manufacturing method therefor and display device
US7687333B2 (en) Method of fabricating thin film transistor and array substrate for liquid crystal display device including the same
KR20080069810A (en) Thin film transistor substrate and method of fabricating the same
JP2013051328A (en) Active-matrix display device and method of manufacturing the same
JP2006210477A (en) Thin film transistor, its manufacturing method, thin film transistor substrate, its manufacturing method, liquid crystal display device using thin film transistor, organic el display device and transparent conductive laminated substrate
KR100801172B1 (en) Electrooptics device, liquid crystal display device and their manufacturing method
JP4472745B2 (en) Liquid crystal display device having TFT array substrate including thin film transistor and manufacturing method thereof
JP4885914B2 (en) Display device
JP2010232682A (en) Method for manufacturing thin film transistor
KR100817630B1 (en) Method for forming transparent conductive film on Al-C based metal film and method for manufacturing array substrate of TFT-LCD using thereof
JP2005317579A (en) Thin-film transistor, thin-film transistor substrate and manufacturing method therefor, and liquid crystal display using the same
JP5687133B2 (en) Semiconductor device and display device
KR102617444B1 (en) Thin film transistor substrate
KR101463032B1 (en) Thin film transistor array substrate and method of fabricating the same
US20170110481A1 (en) Liquid crystal display device and method of manufacturing the same
KR20170045404A (en) Thin film transister substrate and manufacturing method thereof
KR20030048327A (en) A method manufacturing a thin film transistor substrate

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080716

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100303

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140312

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees