JP4464109B2 - 集積素子テスト用ソケット組立体、これを用いる集積素子、及びこれを用いるテスタ - Google Patents

集積素子テスト用ソケット組立体、これを用いる集積素子、及びこれを用いるテスタ Download PDF

Info

Publication number
JP4464109B2
JP4464109B2 JP2003381824A JP2003381824A JP4464109B2 JP 4464109 B2 JP4464109 B2 JP 4464109B2 JP 2003381824 A JP2003381824 A JP 2003381824A JP 2003381824 A JP2003381824 A JP 2003381824A JP 4464109 B2 JP4464109 B2 JP 4464109B2
Authority
JP
Japan
Prior art keywords
integrated
integrated device
guide block
integrated element
guide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003381824A
Other languages
English (en)
Other versions
JP2004226398A (ja
Inventor
正陽 金
永淳 任
炳旭 朴
▲ジュン▼武 李
政勲 呉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004226398A publication Critical patent/JP2004226398A/ja
Application granted granted Critical
Publication of JP4464109B2 publication Critical patent/JP4464109B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0441Details
    • G01R1/0466Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70Coupling devices
    • H01R12/82Coupling devices connected with low or zero insertion force
    • H01R12/85Coupling devices connected with low or zero insertion force contact pressure producing means, contacts activated after insertion of printed circuits or like structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R2201/00Connectors or connections adapted for particular applications
    • H01R2201/20Connectors or connections adapted for particular applications for testing or measuring purposes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Connecting Device With Holders (AREA)

Description

本発明は、集積素子テスタ用ソケット組立体、これを用いる集積素子、及びこれを用いるテスタに係るもので、詳しくはテストボードと集積素子との間の接続を集積素子の特性に従い直・間接的方式のうちの一つを選ぶことにより効率性を高め、直接接続を通じたリードと端子との間の負荷容量を減らして電気的特性検査の信頼度を高めることができる集積素子テスタ用ソケット組立体とこれを用いる集積素子、及びこれを用いるテスタに関する。
一般に、SOC(System On a Chip)製品は集積化及び製品の多様な活用範囲と関連してHVS(High Voltage Stress)程度と、高温、低温及び極低温の温度環境などでの正常的な電気的特性保証とを求めている。このような品質保証はパッケージング過程以前のウェハ状態とパッケージング以後の完成チップ状態とにそれぞれ区分し複数回数のテストを進行することによりなされる。特に、完成されたチップの品質保証は電子製品の回路ボードに実装してその特性をテストするのが最も好ましいと言えるが、これは回路ボードと集積素子とを整列させて接続連結し分離するなどのような関係で、時間的な要素と効率性の側面から多くの問題を有する。このため、前記回路ボードに代わるテストボードに集積素子を一時的に接続してその特性をテストする方式により進行するのが通常のことである。
ここで、テストボードに対し集積素子を安定的に接続させるためにソケット組立体が用いられ、このようなソケット組立体を用いた集積素子の電気的接続関係に対する従来技術を添付図を用いて説明する。
先ず、図4に示したように、集積素子(以下、「チップ」という)ICの各リード(probe pin)Lに対応する複数の端子Tと、これら各端子Tと他の電子部品(図示せず)との間を連結する回路パターンPを備えたテストボードBが置かれ、前記テストボードBの上方からチップICを装着してチップICの各リードLを対応するそれぞれの端子Tに電気的に接続することでソケット組立体の結合がなされる。
このような結合関係のソケット組立体は、図4又は図5に示すように、テストボードBの各端子Tが形成された部位を露出させるために挿入ホール12をもち、テストボードBと通常の方法で結合される本体10と、前記挿入ホール12を通じて挿入されて結合され、上方からチップICの装着部位をもつニードルブロック20と、前記ニードルブロック20を含んだ本体10の上部を覆う形状に結合されて前記ニードルブロック20上に載置されるチップICを加圧する加圧板30と、を含んで構成される。
又、ソケット組立体の構成のうち本体10とニードルブロック20との間の結合関係は、前記挿入ホール12内壁の4隅の下部に段部14を形成し、前記挿入ホール12に対応して嵌合されるニードルブロック20は前記段部14を含んだ挿入ホール12内側部位と符合する形状をなして、段部14と前記段部14に対応する部位とを通じてボルトなどの通常の締結具(図示せず)で相互密着されるように固定する。そして、本体10と加圧板30との間の結合は本体10の両側部位にそれぞれヒンジ連結されて、回転による本体10の内側部位にフック16をもつホルダー18を備え、これに対応する加圧板30の一側壁にはフック16に符合する係止溝32が形成されてホルダー18の回転によりフック16が係止溝32に係止されることになる。
以下、前記ニードルブロック20の構成についてより詳しく説明する。
本体10との結合によりテストボードB上の各端子Tに対応して上下に弾力的に貫通するニードル22が電気的に接続された状態をなし、前記ニードル22の上側端部はニードルブロック20の上部中心部位に形成された安着溝24の底部からそれぞれ弾力的に突出した状態をなす。又、前記安着溝24上には上部から置かれるチップの位置を案内するガイドフレーム26が備えられ、前記ガイドフレーム26の支持を受けるチップは具備された各リードLがそれぞれ対応するニードル22の上側端部に支持された状態として置かれる。
前記加圧板30の構成は、その底面中心部位に下側から突出した形状の加圧突起34を備え、前記加圧突起34は本体10と加圧板30との間の結合により安着溝24上に置かれたチップの各リードLを対応するそれぞれのニードル22と充分に電気的に接続されるように加圧することにより、それぞれのニードル22を通じたチップとテストボードBとの間を電気的に連結させるようになる。
このような構成からチップICのテスト過程を説明すると、先ず、本体10をテストボードBの設定された位置に通常の方法により装着し、このように装着された本体10の挿入ホール12にニードルブロック20を挿入して結合する過程を通じてニードルブロック20の水平状態とその整列位置との決定がなされる。このとき、ニードルブロック20の下部に突出した各ニードル22は対応する各端子Tと電気的接続が弾力的になされる。このような状態でニードルブロック20の上方からテストの要求されるチップをニードルブロック20の安着溝24に載置すると、チップはガイドフレーム26に案内支持されることにより、具備した各リードLが安着溝24の底部から弾力的に突出した各ニードル22に対応する状態に置かれる。次いで、その上方から加圧板30を本体10と結合させる過程で加圧板30上の加圧突起34がチップICの各リードLを対応するそれぞれのニードル22と安定的に接続させるように加圧することにより、テストボードBを用いたチップテストの進行を行い得る。
然るに、上記のテストの進行において、高集積化によるチップの電気的な駆動関係及びそれに従う入出力周波数が高くなるに従い、テストボードB上の負荷容量がチップの特性検査に制約条件となってきた。このため、テストボードBの各端子Tとこれに対応するチップの各リードとの間を電気的に接続するように連結する各ニードル22も負荷容量の要因とされており、高集積化される現在ではニードル22の使用に対する検討が提起されている。又、テストボードBの各端子Tに対するチップICの各リードLを直接接続させるのは設計の実装検討の側面でチップICの特性検査が優れている反面、多量のチップを継続的にテストするにはテストボードBの損傷が発生するなどの多くの難しさがあり、ニードル22を用いた間接接続は、上記のように、チップの特性テストにおいて直接接続よりも劣るが、多量の試料検証が容易であるという点から多く利用されている実情である。そして、前記直接接続は多様なニードル22の特性を比較検討するにおいても必要とされ、相対的にニードルを用いた間接接続は直接接続よりもその整列と装着及び脱着においてより効率的な関係にある。
そこで、本発明の目的は、テストボードに対する集積素子の直・間接接続を選択できるようにその効率性を高め、直接接続を通じたテストボード上の各端子と集積素子の各リードとの間に対する負荷容量を減らして集積素子の電気的特性テストの信頼度を高めることができる集積素子テスト用ソケット組立体とこれを用いる集積素子及びこれを用いるテスタを提供するにある。
又、前記直間接接続関係の選択を通じて間接接続による多様なニードル仕様に対し直接接続によるデータを基準にニードルの負荷容量を含んだ電気的特性テストを多様に検討して容易に比較できることにより、最適構造をもつニードル仕様の選定とそれに従う作業時間の短縮と共に、多量のチップに対する直接接続のテストを間接接続関係と同様に短い時間内に連続的に行って、テストの信頼度を向上させることができる集積素子テスト用ソケット組立体とこれを用いる集積素子及びこれを用いたテスタを提供するにある。
このような目的を達成するため本発明による集積素子テスト用ソケット組立体は、端子が形成された周りのテストボードに設置されて前記端子に対向して上部から集積素子が出入可能にその領域範囲を形成するガイドブロックと、前記領域範囲に対する前記ガイドブロックの内側に具備されて集積素子の各リードが前記端子にそれぞれ直接接続されるように集積素子の下降位置を案内するガイド部と、前記ガイドブロックとの結合により底面に具備した加圧突起が集積素子のリードを対応する各端子に接続されるように加圧する加圧板と、からなる。
又、本発明の他の実施例による集積素子テスト用ソケット組立体は、端子形成部位が露出されるようにテストボードと結合する本体と、前記本体に装着されて前記端子に対向して上方から集積素子が出入可能にその領域範囲を形成するガイドブロックと、前記領域範囲に接する前記ガイドブロックの内側に設置されて集積素子の各リードが前記端子にそれぞれ直接接続されるように集積素子の下降位置を案内するガイド部と、前記本体又はガイドブロックの上部に結合されて具備した加圧突起が集積素子のリードを対応する各端子に接続されるように加圧する第1加圧板と、からなる。
又、前記ガイドブロック及び第1加圧板は従来技術の構成で説明されたニードルブロックとこれに対応する第2加圧板とを本体に対し相互交替して設置する構成からなる。
又、本発明による集積素子は、端子が形成された周りのテストボードに設置されて複数リードを備えた集積素子本体の出入領域範囲を制限するガイドブロックと、前記領域範囲に対する前記ガイドブロックの内側に上下方向の長さをもつ溝又は突起形状に具備されて各リードが前記端子にそれぞれ直接接続されるように集積素子本体の乗下降位置を案内するガイド部と、前記ガイドブロックとの結合により底面に具備した加圧突起が各リードを対応する各端子に接続されるように加圧する加圧板と、からなるソケット組立体に対し、前記ガイド部の溝又は突起形状のガイド部に対向する側部が符合してスライディング乗下降可能に突起又は溝形状のガイド部材を備えてなる。
又、本発明による集積素子テスタは、端子が形成された周りのテストボードに設置されて集積素子の出入領域範囲を制限するガイドブロックと、前記領域範囲に対する前記ガイドブロックの内側に上下方向長さをもつ溝又は突起形状に具備されて各リードが前記端子にそれぞれ直接接続されるように集積素子の乗下降位置を案内するガイド部と、前記ガイドブロックとの結合により底面に具備した加圧突起が各リードを対応する各端子に接続されるように加圧する加圧板と、からなるソケット組立体において、前記端子の形成領域中心部位の前記テストボード下部から選択的に乗下降の可能に具備されて作業者の操作により密着されて置かれる集積素子の底面を推し上げる乗降部を備えてなされる。
以上説明したように本発明は、テストボードに対する集積素子を直接接続させるガイドブロックと間接接続させるニードルブロックとを選択的に組立てて使用することにより、直接素子の直間接接続を選択してテストを行うことにより効率性が増大され、直接接続関係においてテストボード上の各端子と集積素子の各リードとの間の負荷容量を減らして集積素子の電気的特性テストの信頼度を向上させ得るという効果がある。
又、前記直間接接続関係の選択を通じて間接接続による多様なニードル仕様に対し集積接続によるデータを基準にしたニードルの負荷容量を含んだ電気的特性テストの精度を多様且つ容易に比較検討できて、最適構造をもつニードル仕様の設定が容易であり、それに従う作業時間が短縮され、テストボードに損傷を与えない範囲内で多量のチップに対する直接接続のテストを間接接続関係と同様に短い時間内に連続的に行い得るという効果がある。
以下、本発明の実施形態について図面を用いて詳しく説明する。
図1は本発明の一実施例による集積素子テスト用ソケット組立体の構成及びこれら構成の結合関係を説明するために概略的に示した部分切取斜視図で、図2は図1に示したIV−IV線を基準に各構成の結合関係を概略的に示した断面図で、図3a及び図3bは図1に示したV−V線を基準に各構成の結合関係とこれを通じてテストボードに対する集積素子の接続関係とを説明するために概略的に示した階段断面図で、従来と同じ部分に対して同じ符号を付し、それによる詳しい説明は省略する。
又、本発明による集積素子テスト用ソケット組立体の構成は、図1に示したように、テストボードB上に形成された各端子Tの周りに上方から各端子が露出されるように本体10の結合がなされる。このような本体10はテストボードB上の各端子Tの形成領域範囲が露出されるようにその周りを囲む閉鎖環形状に形成されて集積素子の各リードLが各端子Tにそれぞれ対向する状態を維持し、出入の可能な挿入ホール12をもつように構成することもできる。
又、上記の本体の構成は、ここに図示されていないが、テストボードB上の各端子Tの形成領域範囲が露出されるようにその周りに少なくとも2以上に分離された側壁をなして、これら側壁の間に各端子Tが離隔されるようにテストボードB上に分離組立てる構成からなる。
このような後者の本体構成は、端子Tがなす相互間の間隔範囲関係とこれに対する集積素子ICの接続関係となどに対応して前者の単一体に形成される場合の加工精密度に比較してその製作が容易な利点をもち、相対的に単一体からなる前者の構成に比較してその組立の精密度が要求されるようになる。
そして、テストボードBに対し集積素子の直接的な接続を誘導するための構成のみが求められる場合、テストボードBに対する本体10の組立構成の代わりに単にガイドブロック40が組立てられる構成からなる。このとき、ガイドブロック40は前記本体10に対する構成説明において示したように、各端子Tの形成領域が上部から露出されるように挿入ホール(又はガイドホール)42をもつ環状に形成されるか、又はその領域の周りに少なくとも2以上に分離された形状に形成される。
一方、このようなガイドブロック40は、内側、即ち、各端子Tが形成されない領域近くの近接する側壁には集積素子ICの各リードLが各端子Tにそれぞれ直接接続されるように集積素子ICの乗下降位置を案内するガイド部44を備える。このようなガイド部44はガイドブロック40の形状による挿入ホール42又は端子Tの形成領域範囲に近接対応する側壁に集積素子ICの側部を支持して集積素子ICの水平状態を維持すると共に、垂直乗下降位置を案内するために上下側方向の長さをもつ溝又は突起をもつ構成からなる。このとき、前記ガイド部44は集積素子ICのリードの形成されない側部が嵌められる溝形状に形成され、相対的に集積素子IC本体の隅の側部からこれに近接したリードLに接近する前までの突出した突起形状に形成される。
このような構成に対しより好ましくは、図1に示すように、リードLが形成されない集積素子ICの側部に対応して上下側方向の長さをもつ溝又は突起を形成し、これに対応する集積素子ICの側部に前記溝又は突起にそれぞれ符合される突起又は溝を形成して、これらが相互対をなしてスライディング乗下降の可能な構成から形成してなされる。さらに、その変形は集積素子ICの各隅角部を面取りした形状にするか、又は上下方向に長さをもつ突起又は側壁にそって段差をもつ形状に形成し、ガイド部はこのような集積素子ICの側部形状に符合する形状となり、これは本発明の請求範囲の技術思想に属する。
一方、前記ガイドブロック40の形状による挿入ホール42又は側壁上には、図1又は図3a及び図3bに示すように、集積素子ICがテストボードBの各端子Tに対応して密着される形式に接続関係をなすことにより、その分離、即ち、引出が容易になるように集積素子ICを弾力的に乗降位置させるための乗降部46,48,49を備える。
このような乗降部46,48,49の構成は、出入する集積素子ICの側部に近接対応するガイドブロック40の形状による挿入ホール42又は側壁上にガイド部44がなす溝又は突起の長さ方向と並んだ安着溝48を先に形成する。又、安着溝48により乗下降案内を受けるように挿入関係をなし、ガイドブロック40の側部から突出される端部が対応する集積素子ICの側部又は集積素子ICに具備されたリードLの端部を除き引出された部位周縁の側部を支持する支持部材46を設置する。そして、前記支持溝48上に設置して支持部材46を弾力的に乗降させるようにする弾性部材49を含んだ構成からなる。
さらに、前記加圧板50底面の加圧突起54の間には集積素子ICの各リードLが各端子にそれぞれ対応する接続の精密度を高めるように集積素子の上面又はその周縁を支持してその設定位置を案内する整列部56を形成してなされる。このような整列部56は、図1又は図3a及び図3bに示すように、ピン形状に形成し、前記整列部56に対応する集積素子IC本体の上面縁部にこれらピンに対応する整列溝66を形成してなされるが、このような構成は集積素子ICの上面縁部を部分又はその縁部にそって段差のあるように形成するか、又は、上面部位に所定形状の溝又は突起を形成し、加圧板50の底面を集積素子ICの上部表面に対応して符合する形状に形成することによりなされる。
そして、上記の構成において、テストボードBに対する集積素子ICの接続を直接的に行う構成をもって説明したが、前記ガイドブロック40に対応する加圧板50を第1加圧板と定義し、これらガイドブロック40及び第1加圧板50の代わりに従来技術で説明した複数のニードル22を備えたニードルブロック20とこれに対応する加圧板、即ち、第2加圧板30とを交替して設置できるようにして、直接及び間接接続関係を選択して行い得る構成でも好ましい。
一方、前記ソケット組立体をより効果的に使用するための、即ち、高集積化による集積素子の直接接続で負荷容量を減らすためには製作段階の集積素子ICの構成も変化を必要とする。このような必要条件を満足させるためには前記ガイド部44を通じたテストボードB上の各端子に対しより正確な整列関係をなすように集積素子IC本体の側部に上下方向に長さをもつ溝又は突起及び角部に対する面取り形状のような上下方向に長さをもつ整列面、側壁の周り方向に対する段差のある面をもつようにするなどの整列位置の基準を提示する部位を形成してなすこともできる。
さらに、前記ガイド部44の形状をその基準を提示する部位と相互に符合させて、集積素子ICを乗下降スライディング移動を案内する形状に形成することが必要である。これに対し図1乃至図3bに示した集積素子ICの構成は、各リードLが形成されない集積素子ICの側面に対し突起62を形成したものとして表現したが、ガイド部44の構成は場合によっては各リードLを案内する形状に形成され、これを含んで制限されないことは明白なものである。又、上記のように、集積素子ICの本体部には乗降部の支持部材46に対応して支持溝48を形成してなされ、又、前記加圧板50上に形成された整列部56に対応して集積素子ICの本体上部に整列溝66又は整列突起(図示せず)をもつ構成で製作することもできる。
そして、このような構成において、乗降部46,48,49の構成は集積素子ICが密着されるテストボードBの端子T形成領域の中心部の下部から作業者の操作により選択的に乗下降可能に備えられてなされる。このような乗降部46,48,49の構成はガイド部44に案内されて置かれる集積素子ICが加圧板50の加圧突起54により加圧が行われる前、テストボードB上の各端子Tに対向して集積素子ICの各リードLがテストボードBと並んで近接した状態にあるように支持し、これは結果的に加圧板50が水平を維持する状態に下降して加圧することにより、その接続がなされるようになる。これはガイド部44に対する不均一な力で集積素子ICの下降位置を案内することを未然に防止する機能を担当する。
このような構成の本発明から集積素子テストのための位置関係を説明すると、テストボードB上に本体10及びガイドブロック40を組立て、作業者は前記ガイドブロック40の内側に集積素子ICを位置させ、このとき、ガイド部44は集積素子ICの側部を支持して水平を維持する状態にその下降方向を指示する。そして、前記乗降部46,48,49は弾力的に集積素子ICの下降位置を提案することにより、集積素子ICはテストボードBの上側に離隔された状態にあるようになる。
以後、集積素子ICの各リードLが各端子Tにそれぞれ対向する状態をなすと、その上側から加圧板50が本体10又はガイドブロック40と結合する関係で具備した加圧突起54が集積素子ICの各リードを対向する各端子Tに密着されるように加圧することにより、これらリードLと端子Tは相互接続がなされてテストを進行し得る状態をなす。これを通じてテスト過程が終了すると、作業者は前記加圧板50を本体10又はガイドブロック40から分離し、このとき、前記乗降部46,48,49は加圧板50と相対的にテストボードB上に密着された状態の集積素子ICを弾力的に乗降位置させることにより、作業者が集積素子ICの引出を容易にできるような状態につくる。
一方、本発明による集積素子の直接接続を案内するソケット組立体を用いるテスタの構成は、前記組立体の技術思想に示したように、端子Tが形成された周りのテストボードBに設置されて集積素子ICの出入領域範囲を制限するガイドブロック40と、前記出入領域範囲に対するガイドブロック40の内側に上下方向に長さをもつ溝又は突起形状に具備されて、各リードLが端子Tにそれぞれ直接接続されるように集積素子ICの乗下降位置を案内するガイド部44と、ガイドブロック40との結合により底面に具備した加圧突起54が各リードLを対応する各端子Tに接続されるように加圧する加圧板50と、からなるソケット組立体を備え、端子Tの形成領域中心部位のテストボードB下部から弾力的に乗下降可能に具備されて作業者の操作によりテストボードB上に密着されて置かれる集積素子ICの底面を推し上げる乗降部を具備することからなる。このような乗降部は既に説明した乗降部と同様に集積素子ICの各リードLが対向する各端子Tに近接する状態にあるように支持すると共に、水平状態を支持する機能をもつようになされる。
上述のそれぞれの実施例において、加圧板50は本体10又はガイドブロック40と結合して集積素子ICの各リードが対向する各端子Tに接続させるように加圧する関係において、加圧板50の結合関係による加圧する力の変動幅を各リードLに接触される周り又は本体10或いはガイドブロック40と結合される部位を含んだ所定位置に各リードLに対し加圧突起54が弾力的に加圧するようにする通常の構成の弾性部(図示せず)をさらに具備してなされる。
本発明は具体的な実施例に対してのみ詳しく説明したが、本発明の技術的思想の範囲内で変形及び変更できるのは本発明が属する分野の当業者には明白なものであり、そのような変形及び変更は本発明の特許請求の範囲に属するといえる。
本発明の一実施例による集積素子テスト用ソケット組立体の構成及びこれら構成の結合関係を説明するために概略的に示した部分切取斜視図である。 図1に示したIV−IV線を基準に各構成の結合関係を概略的に示した断面図である。 図1に示したV−V線を基準に各構成の結合関係とこれを通じてテストボードに対する集積素子の接続関係を説明するために概略的に示した階段断面図である。 図1に示したV−V線を基準に各構成の結合関係とこれを通じてテストボードに対する集積素子の接続関係を説明するために概略的に示した階段断面図である。 従来の集積素子テスト用ソケット組立体の構成及びこれら構成の結合関係を説明するために概略的に示した部分切取斜視図である。 図4に示したII−II線を基準に各構成の結合関係を概略的に示した断面図である。
符号の説明
10 本体
12 挿入ホール
14 段部
16 フック
18 ホルダー
20 ニードルブロック
22 ニードル
24 安着溝
26 ガイドフレーム
30,50 加圧板
32,52 係止溝
34,54 加圧突起
40 ガイドブロック
42 ガイドホール
44 ガイド部
46 支持突起
48 支持溝
49 弾性部材
56 整列ピン
60 集積素子
62 ガイド突起
64 支持溝
66 整列溝

Claims (9)

  1. 端子が形成された周りのテストボードに設置されて前記端子に対向して上方から集積素子が出入可能にその領域範囲を形成するガイドブロックと、
    前記領域範囲に対する前記ガイドブロックの内側に具備されて集積素子の各リードが前記端子にそれぞれ直接接続されるように集積素子の下降位置を案内するガイド部と、
    前記ガイドブロックとの結合により底面に具備した加圧突起が集積素子のリードを対応する各端子に接続するように加圧する加圧板と、からなり、
    前記ガイドブロック上には近接対応する集積素子を支持して前記集積素子を降させて前記集積素子の引出を容易にする乗降部がさらに具備され
    前記乗降部は出入する集積素子の側部に近接する前記ガイドブロックの内壁に前記ガイド部の溝又は突起の長さ方向と並んだ支持溝を形成し、
    前記支持溝に乗下降案内されるように挿入されて前記ガイドブロックの側部に突出される端部が集積素子の側部又は集積素子に具備されたリードの側部を支持する支持部材と、
    前記支持溝上に設置されて前記支持部材を弾力的に乗降させる弾性部材と、を含んでなることを特徴とする集積素子テスト用ソケット組立体。
  2. 前記ガイドブロックは、前記テストボードの端子の領域範囲を露出すると共に集積素子のリードが前記端子にそれぞれ対応するように集積素子の出入が可能な挿入ホールを有し、
    前記ガイド部は、前記挿入ホールの内壁に集積素子の側部を支持して水平状態と垂直乗下降位置を案内するために上下側方向に長さをもつ溝又は突起から構成されてなることを特徴とする請求項1に記載の集積素子テスト用ソケット組立体。
  3. 前記加圧板底面の前記加圧突起の間に集積素子の各リードが各端子に対応接続可能に集積素子の上面又はその周縁を支持してその設定位置を案内する整列部がさらに形成されてなることを特徴とする請求項1又は2に記載の集積素子テスト用ソケット組立体。
  4. 前記加圧板上には前記加圧突起が位置した集積素子の各リードを弾力的に加圧するように弾性部がさらに具備されることを特徴とする請求項1に記載の集積素子テスト用ソケット組立体。
  5. 端子形成部位が露出されるようにテストボードと結合する本体と、
    前記本体に装着されて前記端子に対向して上方から集積素子が出入可能にその領域範囲を形成するガイドブロックと、
    前記領域範囲に接する前記ガイドブロックの内側に設置されて集積素子の各リードが前記端子にそれぞれ直接接続されるように集積素子の下降位置を案内するガイド部と、
    前記本体又はガイドブロックの上部に結合されて具備した加圧突起が集積素子のリードを対応する各端子に接続するように加圧する第1加圧板と、からなり、
    前記ガイドブロック上には近接対応する集積素子を支持して前記集積素子を降させて前記集積素子の引出が容易になるようにする乗降部がさらに具備され
    前記乗降部は出入する集積素子の側部に近接する前記ガイドブロックの内壁に前記ガイド部の溝又は突起の長さ方向と並んだ支持溝を形成し、
    前記支持溝に乗下降案内されるように挿入されて前記ガイドブロックの側部に突出される端部が集積素子の側部又は集積素子に具備されたリードの側部を支持する支持部材と、
    前記支持溝上に設置されて前記支持部材を弾力的に乗降させる弾性部材と、を含んでなることを特徴とする集積素子テスト用ソケット組立体。
  6. 前記本体に対し前記ガイドブロックと交替装着されて前記端子形成部位を覆う形状をなし、上下に貫通して具備されたニードルの上下端部がそれぞれ集積素子の各リードとこれに対応する前記各端子間を弾力的に接続支持するようにするニードルブロックと、
    前記第1加圧板と交替装着され、前記本体又はニードルブロックの上部との結合により具備した加圧突起が集積素子のリードを各ニードルに接続するように加圧する第2加圧板と、
    をさらに具備してなることを特徴とする請求項に記載の集積素子テスト用ソケット組立体。
  7. 端子が形成された周りのテストボードに設置されて複数リードを備えた集積素子本体の出入領域範囲を制限するガイドブロックと、前記領域範囲に対する前記ガイドブロックの内側に上下方向に長さをもつ溝又は突起形状に具備されて各リードが前記端子にそれぞれ直接接続されるように集積素子本体の乗下降位置を案内するガイド部と、前記ガイドブロックとの結合により底面に具備した加圧突起が各リードを対応する各端子に接続するように加圧する加圧板と、からなるソケット組立体に収容された集積素子であって、
    前記ガイド部の溝又は突起形状のガイド部に対向する側部が符合してスライディング乗下降可能に突起又は溝形状のガイド部材を具備してなり、
    前記ガイドブロック上に前記ガイド部と並んだ支持溝をさらに形成し、前記支持溝に乗下降案内されるように挿入されて前記ガイドブロックの側部に突出される端部が集積素子の側部又は集積素子に具備されたリードの側部を支持する支持部材と、前記支持溝上に設置されて前記支持部材を弾力的に乗降させる弾性部材からなる乗降部とをさらに備えた前記ソケット組立体に対し、
    前記集積素子本体の側部に前記支持部材の端部から支持されるように支持溝がさらに形成されてなることを特徴とする集積素子。
  8. 前記ソケット組立体の加圧板は、前記加圧板底面の前記加圧突起の間に各リードが各端子に対応接続可能に集積素子本体の上面又は周縁を支持してその設定位置を案内する整列部をさらに形成し、前記集積素子は、前記整列部に対応する集積素子本体の上面又は周縁部位に整列部と符合される整列溝をさらに形成してなることを特徴とする請求項に記載の集積素子。
  9. 端子の形成された周りのテストボードに設置されて集積素子の出入領域範囲を制限するガイドブロックと、前記領域範囲に対する前記ガイドブロックの内側に上下方向に長さをもつ溝又は突起形状に具備されて各リードが前記端子にそれぞれ直接接続されるように集積素子の乗下降位置を案内するガイド部と、前記ガイドブロックとの結合により底面に具備した加圧突起が各リードを対応する各端子に接続するように加圧する加圧板と、からなるソケット組立体を備えた集積素子テスタであって、
    前記ガイドブロック上には近接対応する集積素子を支持して前記集積素子を乗降させて前記集積素子の引出を容易にする乗降部を備え
    前記乗降部は出入する集積素子の側部に近接する前記ガイドブロックの内壁に前記ガイド部の溝又は突起の長さ方向と並んだ支持溝を形成し、
    前記支持溝に乗下降案内されるように挿入されて前記ガイドブロックの側部に突出される端部が集積素子の側部又は集積素子に具備されたリードの側部を支持する支持部材と、
    前記支持溝上に設置されて前記支持部材を弾力的に乗降させる弾性部材と、を含んでなることを特徴とする集積素子テスタ。
JP2003381824A 2003-01-17 2003-11-11 集積素子テスト用ソケット組立体、これを用いる集積素子、及びこれを用いるテスタ Expired - Fee Related JP4464109B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0003261A KR100534208B1 (ko) 2003-01-17 2003-01-17 집적소자 테스트용 소켓 조립체와 이를 이용하는 테스터

Publications (2)

Publication Number Publication Date
JP2004226398A JP2004226398A (ja) 2004-08-12
JP4464109B2 true JP4464109B2 (ja) 2010-05-19

Family

ID=32768523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003381824A Expired - Fee Related JP4464109B2 (ja) 2003-01-17 2003-11-11 集積素子テスト用ソケット組立体、これを用いる集積素子、及びこれを用いるテスタ

Country Status (3)

Country Link
US (1) US6942497B2 (ja)
JP (1) JP4464109B2 (ja)
KR (1) KR100534208B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7994808B2 (en) * 2007-02-02 2011-08-09 Johnstech International Corporation Contact insert for a microcircuit test socket
KR101149759B1 (ko) * 2011-03-14 2012-06-01 리노공업주식회사 반도체 디바이스의 검사장치
CN104155490B (zh) * 2014-09-02 2017-01-11 法特迪精密科技(苏州)有限公司 可自动定位芯片的半导体芯片测试插座
CN106112514B (zh) * 2016-08-12 2018-01-09 温州职业技术学院 插座自动装配设备
CN109546450A (zh) * 2017-09-21 2019-03-29 富士康(昆山)电脑接插件有限公司 电连接器组合及其固定座

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3573617A (en) * 1967-10-27 1971-04-06 Aai Corp Method and apparatus for testing packaged integrated circuits
US4437718A (en) * 1981-12-17 1984-03-20 Motorola Inc. Non-hermetically sealed stackable chip carrier package
US4564251A (en) * 1984-12-13 1986-01-14 Itt Corporation Leadless chip carrier adapter
US4768972A (en) * 1985-03-06 1988-09-06 Minnesota Mining And Manufacturing Company Test clip for PLCC
US5180976A (en) * 1987-04-17 1993-01-19 Everett/Charles Contact Products, Inc. Integrated circuit carrier having built-in circuit verification
US4750890A (en) * 1987-06-18 1988-06-14 The J. M. Ney Company Test socket for an integrated circuit package
US4996476A (en) * 1989-11-06 1991-02-26 Itt Corporation Test clip for surface mount device
US6086387A (en) * 1998-05-14 2000-07-11 International Business Machines Corporation Cover assembly for a socket adaptable to IC modules of varying thickness used for burn-in testing

Also Published As

Publication number Publication date
JP2004226398A (ja) 2004-08-12
US20040152347A1 (en) 2004-08-05
US6942497B2 (en) 2005-09-13
KR100534208B1 (ko) 2005-12-08
KR20040066260A (ko) 2004-07-27

Similar Documents

Publication Publication Date Title
US10761113B2 (en) Probe card for a testing apparatus of electronic devices with enhanced filtering properties
KR100609652B1 (ko) 공간변형기와 상기 공간변형기의 제조방법 및 상기공간변형기를 갖는 프로브 카드
JP2013113753A (ja) 半導体素子用ソケット
JP4464109B2 (ja) 集積素子テスト用ソケット組立体、これを用いる集積素子、及びこれを用いるテスタ
US20060066328A1 (en) Buckling beam probe test assembly
KR100652421B1 (ko) 도넛형 병렬 프로브 카드 및 이를 이용한 웨이퍼 검사방법
US20070103179A1 (en) Socket base adaptable to a load board for testing ic
KR101028754B1 (ko) 반도체 패키지 검사장치용 프레스 커버
KR101077940B1 (ko) 반도체 패키지 인서트 장치
US20060187647A1 (en) Test kit semiconductor package and method of testing semiconductor package using the same
CN114207452A (zh) 电子器件用探针头及相应的探针卡
KR20090056754A (ko) 전자부품 정렬기구
KR20090019384A (ko) 반도체 웨이퍼 검사용 프로브카드
CN215375681U (zh) 一种倒装芯片的高频测试装置
US20080036483A1 (en) Probe card for flip chip testing
KR20020093380A (ko) 반도체 검사용 프로브 카드
KR102171508B1 (ko) 반도체 칩의 양면 테스트용 소켓
KR20140133720A (ko) 프로브 핀 어레이 프레임 및 그를 이용한 프로브 핀 설치 방법
TW202242423A (zh) 對準效率提升的垂直式探針卡用針頭
KR20110139827A (ko) 프로브 카드 및 이의 제조 방법
KR100998763B1 (ko) 프로브 카드
JP3224519B2 (ja) ウェーハ測定治具、テストヘッド装置およびウェーハ測定装置
KR200451400Y1 (ko) 테스트 기판과 무삽입력 커넥터용 플러그 결합체
KR200244654Y1 (ko) 반도체 검사용 프로브 카드
KR100592367B1 (ko) 번인보드와 확장보드의 결합 구조

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090331

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090630

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091118

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140226

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees