JP4459537B2

JP4459537B2 - Discharge lamp lighting device

Info

Publication number: JP4459537B2
Application number: JP2003031151A
Authority: JP
Inventors: 隆男三浦; 孝大沢
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2003-02-07
Filing date: 2003-02-07
Publication date: 2010-04-28
Anticipated expiration: 2023-02-07
Also published as: JP2004241305A

Description

【０００１】
【発明の属する技術分野】
この発明は、放電灯を点灯するための放電灯点灯装置に関するものである。
【０００２】
【従来の技術】
放電灯を点灯させるための放電灯点灯装置における低周波矩形波出力用のインバータ回路のフルブリッジ回路としては、ブートストラップ構成のドライバを用いて４個のＮチャネルＦＥＴによりフルブリッジ回路を構成するものがある（例えば、特許文献１）。
また、高耐圧ＰチャネルＬＤＭＯＳによる定電流を介在したレベルシフトダウン回路を４個のＦＥＴ全てに用いた構成のフルブリッジ回路がある（例えば、特許文献２）。
また、４個のＦＥＴのうちの２個を外部の発振器で駆動し、他の２個のＦＥＴをその外部より駆動されるＦＥＴのドレイン電圧に連動させる構成であって、さらに上下のＦＥＴが対となり、低電圧側のＦＥＴのドレイン電圧を高電圧側ＦＥＴのゲート信号として導き、その電圧をＮＰＮトランジスタにより反転することで高電圧側のＦＥＴのゲートに印加する構成のものがある（例えば、特許文献３）。
【０００３】
【特許文献１】
特開２０００−１６６２５８公報（第４頁、第２図）
【特許文献２】
サンケン電気（株）のサンケン技報（１９９８．１１，ｖｏｌ．３０，ｎｏ．１の車載ＨＩＤランプ用高圧ドライバＩＣ「ＳＬＡ２４０２Ｍ」の４，１項）
【特許文献３】
特開平８−１０２３８１号公報（第４頁、第１図）
【０００４】
【発明が解決しようとする課題】
従来の放電灯点灯装置におけるフルブリッジ回路は以上のように構成されているので、特許文献１および特許文献２のいずれの従来技術においてもブリッジ回路の４個全てのＦＥＴをそれぞれ独立してドライブするため、ドライブ回路の数が多く、回路規模が大きくなり、価格の上昇を招くという課題があった。
また、特許文献３の従来技術においては、出力端子をグランドへ短絡する事故が発生した場合に、電源電圧に対しドレイン電圧が充分に低下すればブリッジ回路の高電圧側のＦＥＴをオフできるが、低電圧側のＦＥＴをオフした場合でも、接続された低電圧側ＦＥＴのドレイン電圧（高電圧側ＦＥＴのソース電圧）がＮＰＮトランジスタのベース電流を供給する２個の抵抗の分圧によって決定される電圧を下回ることがなければ、高電圧側のＦＥＴをオフには出来ず、高電圧側のＦＥＴの破壊を招くという課題がある。
さらに、出力端子をグランドへ短絡する事故により大電流が流れ、電源側の電流供給能力を超えることで電源電圧が低下した場合にも高電圧側のＦＥＴをオフには出来ないという課題がある。
従って、特許文献３の従来技術においては、例えば、通常流れる電流の最大値に近い電流が流れるような抵抗値で出力端子（高電圧側のソース端子）とグランドが接続した場合や、小さな抵抗値の地絡により過電流が流れ電源電圧が低下するような場合は、高電圧側のＦＥＴをオフすることが出来ず、出力電流が流れつづけてブリッジ回路を破壊させてしまう場合があるという課題がある。
【０００５】
この発明は、上記のような課題を解決するためになされたもので、出力に異常な電流が流れる状況が発生してもブリッジ回路の全てのＦＥＴをオフすることを可能にし、前記ブリッジ回路の破壊を回避できる放電灯点灯装置を得ることを目的とする。
【０００６】
【課題を解決するための手段】
この発明に係る放電灯点灯装置は、第１辺および第２辺に配置された高電圧側のスイッチ素子の動作を制御し、第１辺および第２辺に配置されたそれぞれの高電圧側のスイッチ素子の状態を互いに相対する位相で制御する駆動回路と、高電圧側のスイッチ素子の出力端子と低電圧側のスイッチ素子の入力端子とを接続した信号伝達線を含む連動回路であって、駆動回路により制御された第１辺に配置された高電圧側のスイッチ素子がオン又はオフすることによって変化する当高電圧側のスイッチ素子の出力端子電圧を信号として第２辺に配置された低電圧側のスイッチ素子の状態を連動制御すると共に、駆動回路により制御された第２辺に配置された高電圧側のスイッチ素子がオン又はオフすることによって変化する当高電圧側のスイッチ素子の出力端子電圧を信号として第１辺に配置された低電圧側のスイッチ素子の状態を連動制御する連動回路と、高電圧側のスイッチ素子が駆動回路の制御によってオンするときに、当高電圧側のスイッチ素子の出力端子との間に生じる電位差によって流れる、連動回路が有する信号伝達線に通電する電流を蓄えるキャパシタとを有したフルブリッジ回路を備えるようにしたものである。
また、この発明に係る放電灯点灯装置は、第１辺および第２辺に配置された低電圧側のスイッチ素子の動作を制御し、第１辺および第２辺に配置されたそれぞれの低電圧側のスイッチ素子の状態を互いに相対する位相で制御する駆動回路と、低電圧側のスイッチ素子の出力端子と高電圧側のスイッチ素子の入力端子とを接続した信号伝達線を含む連動回路であって、駆動回路により制御された第１辺に配置された低電圧側のスイッチ素子がオン又はオフすることによって変化する当低電圧側のスイッチ素子の出力端子電圧を信号として第２辺に配置された高電圧側のスイッチ素子の状態を連動制御すると共に、駆動回路により制御された第２辺に配置された低電圧側のスイッチ素子がオン又はオフすることによって変化する当低電圧側のスイッチ素子の出力端子電圧を信号として第１辺に配置された高電圧側のスイッチ素子の状態を連動制御する連動回路と、低電圧側のスイッチ素子が駆動回路の制御によってオンするときに、当低電圧側のスイッチ素子の出力端子との間に生じる電位差によって流れる、連動回路が有する信号伝達線に通電する電流を蓄えるキャパシタとを有したフルブリッジ回路を備えるようにしたものである。
【０００７】
【発明の実施の形態】
以下、この発明の実施の一形態について説明する。
実施の形態１．
図１は、この実施の形態１の放電灯点灯装置に用いられるフルブリッジ回路の構成を示す回路図である。このフルブリッジ回路は、グランド電位に対し正極となる正極電源を供給する第１の直流電源１０１と、グランド電位に対し負極となる負極電源を供給する第２の直流電源１０２と、前記第１の直流電源の正極電源が高電圧側に供給され、また、前記第２の負極電源が低電圧側に供給される、ｐチャネルＦＥＴ（高電圧側のスイッチ素子）Ｑ１２、ｐチャネルＦＥＴ（高電圧側のスイッチ素子）Ｑ２２およびｎチャネルＦＥＴ（低電圧側のスイッチ素子）Ｑ１３、ｎチャネルＦＥＴ（低電圧側のスイッチ素子）Ｑ２３からなるブリッジ回路と、前記ブリッジ回路のｐチャネルＦＥＴＱ１２、Ｑ２２をオン／オフするための駆動回路１０４，１０５と、ｐチャネルＦＥＴＱ１２またはｐチャネルＦＥＴＱ２２のオン／オフに連動してｎチャネルＦＥＴＱ１３またはｎチャネルＦＥＴＱ２３をオン／オフさせる連動回路１０６，１０７と、クリップ回路１０８とを備えている。
【０００８】
前記ブリッジ回路は、高電圧側のｐチャネルＦＥＴＱ１２およびｐチャネルＦＥＴＱ２２と、低電圧側のｎチャネルＦＥＴＱ１３およびｎチャネルＦＥＴＱ２３を有し、高電圧側のｐチャネルＦＥＴＱ１２のドレイン端子は低電圧側のｎチャネルＦＥＴＱ２３のドレイン端子と接続され、また高電圧側のｐチャネルＦＥＴＱ２２のドレイン端子は低電圧側のｎチャネルＦＥＴＱ１３のドレイン端子と接続され、ｐチャネルＦＥＴＱ１２とｎチャネルＦＥＴＱ２３のドレイン端子接続点と、ｐチャネルＦＥＴＱ２２とｎチャネルＦＥＴＱ１３のドレイン端子接続点との間に放電灯などの負荷１０３が接続される。そして、高電圧側のｐチャネルＦＥＴＱ１２および低電圧側のｎチャネルＦＥＴＱ１３が対となり、また、高電圧側のｐチャネルＦＥＴＱ２２および低電圧側のｎチャネルＦＥＴＱ２３が対となってオンまたはオフの同一の動作を行う構成である。
【０００９】
第１の直流電源１０１と第２の直流電源１０２は直列に接続され、第１の直流電源１０１と第２の直流電源１０２の接続点はグランドへ接続された構成である。そして、第１の直流電源１０１の正極側は前記ブリッジ回路のｐチャネルＦＥＴＱ１２とｐチャネルＦＥＴＱ２２のソース端子へ接続され、また第２の直流電源１０２の負極側はｎチャネルＦＥＴＱ１３とｎチャネルＦＥＴＱ２３のソース端子へ接続されている。
【００１０】
駆動回路１０４は高電圧側のｐチャネルＦＥＴＱ１２をオン／オフさせるための回路であり、グランド電位に対し正極となる電源への接続をオン／オフするスイッチ回路ＳＷ１１と、スイッチ回路ＳＷ１１とベース端子間に抵抗Ｒ１１が接続されるとともに、第１の直流電源１０１の正極側とコレクタ端子間に抵抗Ｒ１２が接続された、スイッチ回路ＳＷ１１のオン／オフによりスイッチングされるｎｐｎトランジスタＱ１１とを備えている。
また、駆動回路１０５は高電圧側のｐチャネルＦＥＴＱ２２をオン／オフさせるための回路であり、グランド電位に対し正極となる電源への接続をオン／オフするスイッチ回路ＳＷ２１と、スイッチ回路ＳＷ２１とベース端子間に抵抗Ｒ２１が接続されるとともに、第１の直流電源１０１の正極側とコレクタ端子間に抵抗Ｒ２２が接続され、スイッチ回路ＳＷ２１のオン／オフによりスイッチングされるｎｐｎトランジスタＱ２１とを備えている。
【００１１】
連動回路１０６は、ｐチャネルＦＥＴＱ１２のドレイン端子の電位をもとに、ｎチャネルＦＥＴＱ１３の動作をｐチャネルＦＥＴＱ１２の動作に連動させるためと、オンしているｎチャネルＦＥＴＱ２３がオフしたときに、もう一方の低電圧側のｎチャネルＦＥＴＱ１３をオンさせるための回路であり、ベース端子が、抵抗Ｒ１３を介してｐチャネルＦＥＴＱ１２およびｎチャネルＦＥＴＱ２３のドレイン端子へ接続されるとともに、プルダウン抵抗Ｒ１４を介して第２の直流電源１０２の負極側へ接続され、またエミッタ端子間が互いに接続されたｎｐｎトランジスタＱ１４およびｐｎｐトランジスタＱ１５を備えている。なお、ｎｐｎトランジスタＱ１４およびｐｎｐトランジスタＱ１５のエミッタ端子は低電圧側のｎチャネルＦＥＴＱ１３のゲート端子と接続している。
また、ｐｎｐトランジスタＱ１５のコレクタ端子は第２の直流電源１０２の負極側へ接続している。
【００１２】
連動回路１０７は、ｐチャネルＦＥＴＱ２２のドレイン端子の電位をもとに、ｎチャネルＦＥＴＱ２３の動作をｐチャネルＦＥＴＱ２２の動作に連動させるためと、オンしているｎチャネルＦＥＴＱ１３がオフしたときに、もう一方の低電圧側のｎチャネルＦＥＴＱ２３をオンさせるための回路であり、ベース端子が、抵抗Ｒ２３を介してｐチャネルＦＥＴＱ２２およびｎチャネルＦＥＴＱ１３のドレイン端子へ接続されるとともに、プルダウン抵抗Ｒ２４を介して第２の直流電源１０２の負極側へ接続され、またエミッタ端子間が互いに接続されたｎｐｎトランジスタＱ２４およびｐｎｐトランジスタＱ２５を備えている。なお、ｎｐｎトランジスタＱ２４およびｐｎｐトランジスタＱ２５のエミッタ端子は低電圧側のｎチャネルＦＥＴＱ２３のゲート端子と接続している。
また、ｐｎｐトランジスタＱ２５のコレクタ端子は第２の直流電源１０２の負極側へ接続している。また、ｎｐｎトランジスタＱ２４のコレクタ端子は、前記連動回路１０６のｎｐｎトランジスタＱ１４のコレクタ端子と接続している。
【００１３】
クリップ回路１０８は、定電圧ダイオードＺＤ１と、そのアノード端子とカソード端子間に接続されたキャパシタＣ１とを備えており、低電圧ダイオードＺＤ１のアノード端子は第２の直流電源１０２の負極側へ接続され、またカソード端子は前記ｎｐｎトランジスタＱ１４およびｎｐｎトランジスタＱ２４のコレクタ端子へ接続している。
【００１４】
次に動作について説明する。
このフルブリッジ回路では、低電圧側のｎチャネルＦＥＴは、相対するｎチャネルＦＥＴのドレイン電圧によりゲート電圧が与えられる。従って、例えば高電圧側のｐチャネルＦＥＴＱ１２が駆動回路１０４により駆動され、動作してオンとなり、低電圧側のｎチャネルＦＥＴＱ２３のドレイン電圧が上昇すると、連動回路１０６によりそのｎｐｎトランジスタＱ１４がオンとなり低電圧側のｎチャネルＦＥＴＱ１３をオンさせる。このｎチャネルＦＥＴＱ１３がオンしている状態では、そのドレイン電圧は低下し、この結果、連動回路１０７によりそのｐｎｐトランジスタＱ２５がオンとなって低電圧側のｎチャネルＦＥＴＱ２３のゲート電圧を第２の直流電源１０２の負極側の電位レベル近くへ引き下げるため、ｎチャネルＦＥＴＱ２３は必然的にオフ状態に到る。
以上の動作は、高電圧側のｐチャネルＦＥＴＱ１２が駆動回路１０４により駆動され、動作してオンとなる場合においても同様である。
【００１５】
また、低電圧側のｎチャネルＦＥＴが反転動作を行うタイミングは、高電圧側のオンしているｐチャネルＦＥＴが切り替わったときであり、この切り替わりにより低電圧側のｎチャネルＦＥＴのドレイン電圧が変化したときである。この場合、従来のフルブリッジ回路と同様に、オンとなっているＦＥＴを切替えるに際しては、ブリッジ回路の上下のＦＥＴが同時にオン状態とならないようにデッドタイムを設ける必要がある。
このデッドタイム中の動作は、ｐチャネルＦＥＴＱ１２とｎチャネルＦＥＴＱ１３とがオンしている状態で、高電圧側のｐチャネルＦＥＴＱ１２をその駆動回路１０４によりオフにする。この結果、負荷１０３に流れる電流の帰還により直前までオフとなっていた低電圧側のｎチャネルＦＥＴＱ２３の寄生ダイオードに電流が流れ、そのｎチャネルＦＥＴＱ２３のドレイン電圧が低下する。このｎチャネルＦＥＴＱ２３のドレイン電圧の低下は、連動回路１０６によりそのｎｐｎトランジスタＱ１４をオフするとともにｐｎｐトランジスタＱ１５をオンさせ、ｎチャネルＦＥＴＱ１３のゲート電位を第２の直流電源１０２の負極側の電位レベル近くへ引き下げるため、ｎチャネルＦＥＴＱ１３は必然的にオフ状態に到る。このｎチャネルＦＥＴＱ１３のオフにより、還流電流は、ｎチャネルＦＥＴＱ１３の直上のｐチャネルＦＥＴＱ２２の寄生ダイオードへ流れ、この結果、ｎチャネルＦＥＴＱ１３のドレイン電圧を上昇させる。そして、このｎチャネルＦＥＴＱ１３のドレイン電圧の上昇は、連動回路１０７によりそのｎｐｎトランジスタＱ２４をオンするとともにｐｎｐトランジスタＱ２５をオフさせ、ｎチャネルＦＥＴＱ２３は、クリップ回路１０８のキャパシタＣ１に蓄積されている電荷によるゲート電流が与えられることでオンし、低電圧側のｎチャネルＦＥＴの切替え動作は終了する。
【００１６】
なお、このフルブリッジ回路の出力電圧、つまり低電圧側のｎチャネルＦＥＴのドレイン電圧が、そのｎチャネルＦＥＴをオンさせるゲート電圧より高い場合には、前記ドレイン電圧がそのｎチャネルＦＥＴの連動回路のｎｐｎトランジスタのベースとコレクタとの間に存在するダイオードを透過し、前記ｎｐｎトランジスタのコレクタ端子の電位は、クリップ回路１０８の定電圧ダイオードＺＤ１によりそのｎチャネルＦＥＴをオンするのに必要なゲート電圧にクリップされる。さらに、このとき、前記ｎｐｎトランジスタのベースとコレクタとの間に存在するダイオードを透過した電流は、前記定電圧ダイオードＺＤ１に並列に接続されたキャパシタＣ１へ電荷として蓄えられる。そして、このキャパシタＣ１に蓄えられた電荷は、次のサイクルで前記ｎチャネルＦＥＴと相対するｎチャネルＦＥＴがオンする際にそのゲートへ通電され、ゲート電流として使用される。
【００１７】
なお、ＦＥＴをオン／オフ動作させるにあたり、そのゲート電流はそのＦＥＴをオンするときにそのゲート容量に充電する瞬間だけ流れ込み、定常的にオンしているＦＥＴにゲート電流は連続して供給する必要はない。このフルブリッジ回路を低周波で動作させる限り、そのブリッジ回路を構成するＦＥＴのゲート電流が流れるタイミングは、出力の極性を変える瞬間だけであるため、前記キャパシタＣ１に対してはほとんどのタイミングが充電期間となる。従って、ＦＥＴのゲート容量に対して充分な大きさの容量のキャパシタＣ１をクリップ回路１０８が備え、また、動作周期内で前記キャパシタＣ１を充電できる抵抗（Ｒ１３、Ｒ２３）を連動回路１０６，１０７が備えていれば、オンさせようとするＦＥＴをドライブする電源、すなわちキャパシタＣ１の蓄積電荷の生成と、連動回路としてのオン／オフ信号の伝達には充分である。
【００１８】
以上のように、この実施の形態１によれば、出力端子に地絡事故が発生し、出力に異常な電流が流れる状況となってもブリッジ回路の全てのＦＥＴをオフすることが可能になり、前記ブリッジ回路の破壊を回避できるフルブリッジ回路を備えた放電灯点灯装置が得られる効果がある。
【００１９】
実施の形態２.
図２は、この実施の形態２の放電灯点灯装置のフルブリッジ回路の構成を示す回路図である。この実施の形態２においても、そのブリッジ回路を構成する高電圧側のＦＥＴは、前記実施の形態１と同様にｐチャネルＦＥＴＱ１２とｐチャネルＦＥＴＱ２２により構成され、また低電圧側のＦＥＴはｎチャネルＦＥＴＱ１３とｎチャネルＦＥＴＱ２３により構成されている。
【００２０】
また、前記実施の形態１においては、高電圧側のｐチャネルＦＥＴＱ１２が駆動回路１０４により、さらにｐチャネルＦＥＴＱ２２が駆動回路１０５によりオン／オフされる構成であったが、この実施の形態２の放電灯点灯装置では、低電圧側のｎチャネルＦＥＴＱ１３が駆動回路１１１により、またｎチャネルＦＥＴＱ２３が駆動回路１１２によりオン／オフされる構成である。
【００２１】
また、前記実施の形態１においては、駆動回路１０４，１０５ともに、スイッチ回路ＳＷ１１，ＳＷ２１が閉成されると高電圧側のｐチャネルＦＥＴＱ１２やｐチャネルＦＥＴＱ２２が導通する構成であったが、この実施の形態２の放電灯点灯装置では、駆動回路１１１，１１２のスイッチ回路ＳＷ１１，ＳＷ２１が開放された状態で低電圧側のｎチャネルＦＥＴＱ１３やｎチャネルＦＥＴＱ２３が導通する構成である。この低電圧側のｎチャネルＦＥＴＱ１３やｎチャネルＦＥＴＱ２３は、スイッチ回路ＳＷ１１，ＳＷ２１の閉成／開放により交互にオン／オフする。
駆動回路１１１，１１２の構成については、図示されているように通常のスイッチング回路であることから説明は省略する。
【００２２】
また、前記実施の形態１では、グランドを基準にして第１の直流電源１０１がプラス１２Ｖ電源を供給し、また第２の直流電源１０２がマイナス７３Ｖ電源を供給し、第１の直流電源１０１と第２の直流電源１０２とによりフルブリッジ回路がグランドを基準にマイナス７３Ｖからプラス１２Ｖの範囲で動作する構成であったが、この実施の形態２では、第１の直流電源１０１がグランドを基準にプラス１２Ｖ電源を供給し、また第２の直流電源１０２が、前記第１の直流電源１０１のプラス１２ボルトを基準にプラス７３Ｖ電源を供給し、第１の直流電源１０１と第２の直流電源１０２とによりフルブリッジ回路がグランドを基準にプラス７５Ｖの範囲で動作する構成である。
【００２３】
また、前記実施の形態１では、連動回路１０６は、高電圧側のｐチャネルＦＥＴＱ１２のドレーン端子と低電圧側のｎチャネルＦＥＴＱ２３のドレーン端子との接続点と、第２の直流電源１０２の負極側との間に配置され、また連動回路１０７は、高電圧側のｐチャネルＦＥＴＱ２２のドレーン端子と低電圧側のｎチャネルＦＥＴＱ１３のドレーン端子との接続点と、第２の直流電源１０２の負極側との間に配置された構成であったが、この実施の形態２では、連動回路１０６は、高電圧側のｐチャネルＦＥＴＱ１２のドレーン端子と低電圧側のｎチャネルＦＥＴＱ２３のドレーン端子との接続点と、第２の直流電源１０２の正極側との間に配置され、また連動回路１０７は、高電圧側のｐチャネルＦＥＴＱ２２のドレーン端子と低電圧側のｎチャネルＦＥＴＱ１３のドレーン端子との接続点と、第２の直流電源１０２の正極側との間に配置された構成である。
【００２４】
次に動作について説明する。
この実施の形態２の放電灯点灯装置のフルブリッジ回路の動作は、前記実施の形態１において説明した動作と略同一となるため、重複を避ける意味で詳説はしないが、高電圧側のｐチャネルＦＥＴＱ１２およびｐチャネルＦＥＴＱ２２に、相対するｐチャネルＦＥＴのドレイン電圧により、互いに位相が逆となる関係で、前記ｐチャネルＦＥＴＱ１２とｐチャネルＦＥＴＱ２２とがオン／オフする。これは、前記実施の形態１において説明したように駆動回路１１１，１１２と連動回路１０６，１０７とクリップ回路１０８により実現する。
【００２５】
以上のように、この実施の形態２よれば、出力端子に地絡事故が発生し、出力に異常な電流が流れる状況となってもブリッジ回路の全てのＦＥＴをオフすることが可能になり、前記ブリッジ回路の破壊を回避できるフルブリッジ回路を備えた放電灯点灯装置が得られる効果がある。
【００２６】
実施の形態３．
図３は、この実施の形態３の放電灯点灯装置のフルブリッジ回路の構成を示す回路図である。図３において図１と同一または相当の部分については同一の符号を付し説明を省略するが、この実施の形態３においては、ブリッジ回路を構成する低電圧側のＦＥＴは、前記実施の形態１と同様にｎチャネルＦＥＴＱ１３とｎチャネルＦＥＴＱ２３により構成されている一方、高電圧側のＦＥＴはｎチャネルＦＥＴＱ５２とｎチャネルＦＥＴＱ６２により構成されている。
また、この実施の形態３では、グランドを基準にして第１の直流電源１０１がプラス１２Ｖ電源を供給し、また第２の直流電源１０２がマイナス８５Ｖ電源を供給し、第２の直流電源１０２によりフルブリッジ回路がグランドを基準にマイナス８５Ｖの範囲で動作する構成である。
また、この実施の形態３では、ブリッジ回路は第２の直流電源１０２により供給されるグランドを基準としたマイナス８５Ｖの範囲で動作する。
また、この実施の形態３では、高電圧側のｎチャネルＦＥＴＱ５２は定電流回路１２１により駆動され、またｎチャネルＦＥＴＱ６２は定電流回路１２２により駆動される構成である。この定電流回路１２１，１２２は第１の直流電源１０１により供給されるグランドを基準としたプラス１２Ｖの範囲で動作する。そして、ブリッジ回路の高電圧側のｎチャネルＦＥＴＱ５２とｎチャネルＦＥＴＱ６２を、ブリッジ回路の高電圧端子へ供給される電源電圧、すなわちグランド電位よりも高い、グランドを基準としたプラス１２Ｖの範囲で動作する定電流回路１２１，１２２により動作させる。
【００２７】
次に動作について説明する。
この実施の形態３の放電灯点灯装置のフルブリッジ回路の動作については、定電流回路１２１により駆動される高電圧側のｎチャネルＦＥＴＱ５２および定電流回路１２２により駆動されるｎチャネルＦＥＴＱ６２の動作を除き、前記実施の形態１で説明した動作と同様であるため説明は省略する。
定電流回路１２１では、ｎｐｎトランジスタＱ３１のベース端子に印加された電圧からベース／エミッタ間の電圧を減算した電圧と、ｎｐｎトランジスタＱ３１のエミッタに接続された抵抗の電圧降下量が等しくなる電流が、高電圧側のｎチャネルＦＥＴＱ５２のドライブ用の定電流出力として、ｐｎｐトランジスタＱ３２のコレクタ端子から流出する。前記ドライブ用の定電流出力が出力されると、ｎチャネルＦＥＴＱ５２のゲートとソースとの間に接続された抵抗Ｒ３４に発生する電圧降下量はｎチャネルＦＥＴＱ５２のソース電位にかかわらず一定となり、このためｎチャネルＦＥＴＱ５２のソース電位がどのような値であっても、ｎチャネルＦＥＴＱ５２を適切にオンさせることが可能になる。
なお、以上の動作は、定電流回路１２２により駆動される高電圧側のｎチャネルＦＥＴＱ６２についても同様である。
【００２８】
以上のように、この実施の形態３によれば、前記実施の形態１の効果に加えて、外部からオン／オフされるｎチャネルＦＥＴのソース電位がどのような値であっても、そのｎチャネルＦＥＴを適切にオンさせることが出来るフルブリッジ回路を備えた放電灯点灯装置が得られる効果がある。
【００２９】
実施の形態４．
図４は、この実施の形態４の放電灯点灯装置のフルブリッジ回路の構成を示す回路図である。図４において図２と同一または相当の部分については同一の符号を付し説明を省略するが、この実施の形態４においては、グランドを基準にして第１の直流電源１０１がプラス１２Ｖ電源を供給し、また第２の直流電源１０２がマイナス８５Ｖ電源を供給し、第２の直流電源１０２によりフルブリッジ回路がグランドを基準にマイナス８５Ｖの範囲で動作する構成である。
また、この実施の形態４では、ｐチャネルＦＥＴＱ１２とｐチャネルＦＥＴＱ２２とｎチャネルＦＥＴＱ１３とｎチャネルＦＥＴＱ２３から構成されたブリッジ回路は、第２の直流電源１０２により供給されるグランドを基準としたマイナス８５Ｖの範囲で動作する。
また、この実施の形態４では、低電圧側のｎチャネルＦＥＴＱ１３は定電流回路１２１により駆動され、またｎチャネルＦＥＴＱ２３は定電流回路１２２により駆動される構成である。この定電流回路１２１，１２２は第１の直流電源１０１により供給されるグランドを基準としたプラス１２Ｖの範囲で動作する。そして、ブリッジ回路の低電圧側のｎチャネルＦＥＴＱ１３とｎチャネルＦＥＴＱ２３を、ブリッジ回路の高電圧端子へ供給される電源電圧、すなわちグランド電位よりも高い電圧で動作する定電流回路１２１，１２２により駆動する。
【００３０】
次に動作について説明する。
この実施の形態４の放電灯点灯装置のフルブリッジ回路の動作については、定電流回路１２１により駆動される低電圧側のｎチャネルＦＥＴＱ１３および定電流回路１２２により駆動されるｎチャネルＦＥＴＱ２３の動作を除き、前記実施の形態２で説明した動作と同様であるため説明は省略する。
この実施の形態４でも、定電流回路１２１では、ｎｐｎトランジスタＱ３１のベース端子に印加された電圧からベース／エミッタ間の電圧を減算した電圧と、ｎｐｎトランジスタＱ３１のエミッタに接続された抵抗の電圧降下量が等しくなる電流が、低電圧側のｎチャネルＦＥＴＱ１３のドライブ用の定電流出力として、ｐｎｐトランジスタＱ３２のコレクタ端子から流出し、ｎチャネルＦＥＴＱ１３を適切にオンさせることが可能である。
なお、以上の動作は、定電流回路１２２により駆動される低電圧側のｎチャネルＦＥＴＱ２３についても同様である。
【００３１】
以上のように、この実施の形態４によれば、前記実施の形態３と同様に、前記実施の形態２の効果に加えて、外部からオン／オフされるｎチャネルＦＥＴを適切にオンさせることが出来るフルブリッジ回路を備えた放電灯点灯装置が得られる効果がある。
【００３２】
実施の形態５．
図５は、この実施の形態５の放電灯点灯装置のブリッジ回路における高電圧側のｎチャネルＦＥＴを駆動する定電流回路を含むドライブ回路の構成を示す回路図である。図５に示すブリッジ回路は、図３において示したブリッジ回路と同様に高電圧側のｎチャネルＦＥＴＱ５２，Ｑ６２および低電圧側のｎチャネルＦＥＴＱ２３，Ｑ１３により構成されており、高電圧側のｎチャネルＦＥＴＱ５２を駆動する定電流回路を含むドライブ回路の構成のみを示しているが、高電圧側のｎチャネルＦＥＴＱ６２を駆動するドライブ回路も同様に構成されている。また、連動回路やクリップ回路などの他の部分の構成は図３に示したフルブリッジ回路の構成と同様である。
【００３３】
この高電圧側のｎチャネルＦＥＴＱ５２を駆動するドライブ回路は、制御回路１３０と、定電流回路１３１と、ｎｐｎトランジスタＱ３およびｐｎｐトランジスタＱ４による電流増幅回路と、抵抗Ｒ５および定電圧ダイオードＺＤ２からなるキャパシタＣ２への充電回路を有している。
制御回路１３０は、定電流回路１３１の抵抗Ｒ１の一端にプラス５Ｖまたはグランド電位を供給する回路である。定電流回路１３１は、ｎｐｎトランジスタＱ１およびｐｎｐトランジスタＱ２を有し、ｐｎｐトランジスタＱ２のコレクタ端子から定電流を出力する回路である。
電流増幅回路は、プッシュプル接続されたｎｐｎトランジスタＱ３とｐｎｐトランジスタＱ４を備え、ｎｐｎトランジスタＱ３のコレクタ端子とｐｎｐトランジスタＱ４のコレクタ端子との間には並列接続されたキャパシタＣ２と定電圧ダイオードＺＤ２が接続され、ｎｐｎトランジスタＱ３のコレクタ端子は、抵抗Ｒ５を介して第１の直流電源１０１の正極側へ接続されている。
【００３４】
次に動作について説明する。
制御回路１３０により抵抗Ｒ１の一端にプラス５Ｖが供給されると、ｎｐｎトランジスタＱ１はオフとなり、またグランド電位が供給されるとｎｐｎトランジスタＱ１のエミッタ端子には電流が流れる。ｎｐｎトランジスタＱ１のベース端子はプラス５Ｖに接続されているため、前記エミッタ端子に流れる電流は、抵抗Ｒ１の電圧降下量が５Ｖ−０．７Ｖになる電流が流れる。従って、ｎｐｎトランジスタＱ１のコレクタ電流は、（５−０．７）／Ｒ１となる。抵抗Ｒ２に流れる電流も（５−０．７）／Ｒ１であり、その電圧降下量はＲ２・（５−０．７）／Ｒ１となる。この電圧降下量は、電源電圧の高低にかかわらず一定であり、この電圧をｐｎｐトランジスタＱ２のベース端子へ供給すれば、ｐｎｐトランジスタＱ２のエミッタ端子に接続された抵抗Ｒ３により、そのコレクタ端子から定電流出力が得られる。この定電流出力により、抵抗Ｒ４にはその電位の高低にかかわらず一定の電圧降下が発生し、高電圧側のｎチャネルＦＥＴＱ５２のゲートに供給され、ｎチャネルＦＥＴＱ５２はオンする。
【００３５】
また、この定電流を発生するｐｎｐトランジスタＱ２がオフしたとき、ダイオード（逆バイアス回路）Ｄ１によりｐｎｐトランジスタＱ２のベースとエミッタ間に逆バイアスを印加する構成であるため、高温時においてもコレクタからのリーク電流が少なく、すなわちｐｎｐトランジスタＱ２を完全にオフすることが出来る好適なスイッチング動作を実現できる。
【００３６】
また、前記実施の形態３および実施の形態４において説明した図３および図４に示した定電流回路１２１，１２２では、比較的大きな定電流出力が必要となり、同時に抵抗値の低い抵抗を使用する必要が生じるが、この実施の形態５は抵抗Ｒ４の後段にｎｐｎトランジスタＱ３とｐｎｐトランジスタＱ４による電流増幅回路を追加しているので、小さい定電流出力により高電圧側のｎチャネルＦＥＴＱ５２をドライブできる。
【００３７】
なお、ＦＥＴがオンしている間にはゲート電流を流す必要はないが、オンさせる瞬間には比較的大きな電流をそのゲートへ流す必要があるため、キャパシタＣ１に抵抗Ｒ５を接続し、常時、少しずつ電荷を蓄えておき、ＦＥＴがオンする瞬間に必要な比較的大きな電流を確保する。
【００３８】
さらに、図５に示す構成においては、ブリッジ回路の高電圧側の端子がグランドレベルであるため、定電流回路を含むドライブ回路の電源としてプラス１２Ｖを使用しているが、ブリッジ回路の高電圧側の端子がグランドレベルより高い電位である場合には、この定電流回路を含むドライブ回路の電源としては、前記ブリッジ回路の高電圧側の端子が接続される電位より高い電位を用意する。
【００３９】
以上のように、この実施の形態５によれば、前記実施の形態３の効果に加えて、信頼性の高い定電流回路が実現でき、小さい定電流出力により高電圧側のｎチャネルＦＥＴＱ５２を確実にドライブできるフルブリッジ回路を備えた放電灯点灯装置が得られる効果がある。
【００４０】
実施の形態６．
図６は、この実施の形態６の放電灯点灯装置のブリッジ回路における高電圧側のｎチャネルＦＥＴを駆動する定電流回路を含むドライブ回路の構成を示す回路図である。図６に示すブリッジ回路は、図３において示したブリッジ回路と同様に高電圧側のｎチャネルＦＥＴＱ５２，Ｑ６２および低電圧側のｎチャネルＦＥＴＱ２３，Ｑ１３により構成されており、高電圧側のｎチャネルＦＥＴＱ５２を駆動する定電流回路を含むドライブ回路の構成が異なっている。また、連動回路やクリップ回路などの他の部分の構成は図３に示したフルブリッジ回路の構成と同様である。
【００４１】
この高電圧側のｎチャネルＦＥＴＱ５２を駆動するドライブ回路は、駆動信号によりオン／オフｗするｎｐｎトランジスタＱ６１と、そのコレクタ側に設けられた定電圧ダイオードを用いた定電流回路１３２と、ｎｐｎトランジスタ６２およびｐｎｐトランジスタ６３による電流増幅回路と、抵抗Ｒ５とダイオードＤ２と低電圧ダイオードＺＤ２からなるキャパシタＣ２の充電回路を備えている。
なお、高電圧側のｎチャネルＦＥＴＱ６２を駆動するドライブ回路も同様な構成である。
【００４２】
このドライブ回路では、ブリッジ回路の出力が負であるときには前記定電流回路１３２側から高電圧側のｎチャネルＦＥＴＱ５２が駆動され、またブリッジ回路の出力が正であるときにはキャパシタＣ２に充電されている電荷により高電圧側のｎチャネルＦＥＴＱ５２が駆動される。
【００４３】
また、この実施の形態６においても、抵抗Ｒ４の後段にｎｐｎトランジスタＱ６２とｐｎｐトランジスタＱ６３による電流増幅回路を追加しているので、小さい定電流出力により高電圧側のｎチャネルＦＥＴ５２，６２をドライブできる。
【００４４】
なお、この実施の形態６においても、ＦＥＴがオンしている間にはゲート電流を流す必要はないが、オンさせる瞬間には比較的大きな電流をそのゲートへ流す必要があるため、キャパシタＣ２に抵抗Ｒ５を接続し、常時、少しずつ電荷を蓄えておき、ＦＥＴがオンする瞬間に必要な比較的大きな電流を確保する。
【００４５】
さらに、図５に示す構成においては、ブリッジ回路の高電圧側の端子がグランドレベルであるため、定電流回路を含むドライブ回路の電源としてプラス１２Ｖを使用しているが、この実施の形態６では、ブリッジ回路の高電圧側の端子と定電流回路を含むドライブ回路の電源電位とを同一電位レベルとすることが出来る。
【００４６】
以上のように、この実施の形態６によれば、ブリッジ回路の高電圧側の端子と定電流回路を含むドライブ回路の電源電位とを同一電位レベルとすることが出来、小さい定電流出力により高電圧側のｎチャネルＦＥＴＱ５２を確実にドライブできるフルブリッジ回路を備えた放電灯点灯装置が得られる効果がある。
【００４７】
【発明の効果】
以上のように、この発明によれば、フルブリッジ回路が、第１辺および第２辺に配置された高電圧側のスイッチ素子の動作を制御し、第１辺および第２辺に配置されたそれぞれの高電圧側のスイッチ素子の状態を互いに相対する位相で制御する駆動回路と、高電圧側のスイッチ素子の出力端子と低電圧側のスイッチ素子の入力端子とを接続した信号伝達線を含む連動回路であって、駆動回路により制御された第１辺に配置された高電圧側のスイッチ素子がオン又はオフすることによって変化する当高電圧側のスイッチ素子の出力端子電圧を信号として第２辺に配置された低電圧側のスイッチ素子の状態を連動制御すると共に、駆動回路により制御された第２辺に配置された高電圧側のスイッチ素子がオン又はオフすることによって変化する当高電圧側のスイッチ素子の出力端子電圧を信号として第１辺に配置された低電圧側のスイッチ素子の状態を連動制御する連動回路と、高電圧側のスイッチ素子が駆動回路の制御によってオンするときに、当高電圧側のスイッチ素子の出力端子との間に生じる電位差によって流れる、連動回路が有する信号伝達線に通電する電流を蓄えるキャパシタとを備えるように構成したので、第１辺に配置された高電圧側のスイッチ素子およびこの第１辺に対向する第２辺に配置された低電圧側のスイッチ素子と、第２辺に配置された高電圧側のスイッチ素子および第１辺に配置された低電圧側のスイッチ素子とから構成されるブリッジ回路の出力側において地絡事故が発生し、前記ブリッジ回路の出力に異常な電流が流れる状況が発生しても、前記ブリッジ回路の全てのＦＥＴをオフすることが可能になり、前記ブリッジ回路の破壊を回避できる効果がある。
また、この発明によれば、フルブリッジ回路が、第１辺および第２辺に配置された低電圧側のスイッチ素子の動作を制御し、第１辺および第２辺に配置されたそれぞれの低電圧側のスイッチ素子の状態を互いに相対する位相で制御する駆動回路と、低電圧側のスイッチ素子の出力端子と高電圧側のスイッチ素子の入力端子とを接続した信号伝達線を含む連動回路であって、駆動回路により制御された第１辺に配置された低電圧側のスイッチ素子がオン又はオフすることによって変化する当低電圧側のスイッチ素子の出力端子電圧を信号として第２辺に配置された高電圧側のスイッチ素子の状態を連動制御すると共に、駆動回路により制御された第２辺に配置された低電圧側のスイッチ素子がオン又はオフすることによって変化する当低電圧側のスイッチ素子の出力端子電圧を信号として第１辺に配置された高電圧側のスイッチ素子の状態を連動制御する連動回路と、低電圧側のスイッチ素子が駆動回路の制御によってオンするときに、当低電圧側のスイッチ素子の出力端子との間に生じる電位差によって流れる、連動回路が有する信号伝達線に通電する電流を蓄えるキャパシタとを備えるように構成したので、上記同様に、ブリッジ回路の出力側において地絡事故が発生し、前記ブリッジ回路の出力に異常な電流が流れる状況が発生しても、前記ブリッジ回路の全てのＦＥＴをオフすることが可能になり、前記ブリッジ回路の破壊を回避できる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１の放電灯点灯装置に用いられるフルブリッジ回路の構成を示す回路図である。
【図２】この発明の実施の形態２の放電灯点灯装置に用いられるフルブリッジ回路の構成を示す回路図である。
【図３】この発明の実施の形態３の放電灯点灯装置に用いられるフルブリッジ回路の構成を示す回路図である。
【図４】この発明の実施の形態４の放電灯点灯装置に用いられるフルブリッジ回路の構成を示す回路図である。
【図５】この発明の実施の形態５の放電灯点灯装置のブリッジ回路における高電圧側のｎチャネルＦＥＴを駆動する定電流回路を含むドライブ回路の構成を示す回路図である。
【図６】この発明の実施の形態６の放電灯点灯装置のブリッジ回路における高電圧側のｎチャネルＦＥＴを駆動する定電流回路を含むドライブ回路の構成を示す回路図である。
【符号の説明】
１０４，１０５，１１１，１１２駆動回路、１０６，１０７連動回路、１２１，１２２定電流回路、Ｄ１ダイオード（逆バイアス回路）、Ｑ３ｎｐｎトランジスタ（電流増幅回路）、Ｑ４ｐｎｐトランジスタ（電流増幅回路）、Ｑ１２，Ｑ２２高電圧側のｐチャネルＦＥＴ（高電圧側のスイッチ素子）、Ｑ１３，Ｑ２３低電圧側のｎチャネルＦＥＴ（低電圧側のスイッチ素子）。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a discharge lamp lighting device for lighting a discharge lamp.
[0002]
[Prior art]
As a full bridge circuit of an inverter circuit for low frequency rectangular wave output in a discharge lamp lighting device for lighting a discharge lamp, a full bridge circuit is configured by four N-channel FETs using a bootstrap driver. (For example, Patent Document 1).
In addition, there is a full bridge circuit having a configuration in which a level shift down circuit with a constant current by a high breakdown voltage P-channel LDMOS is used for all four FETs (for example, Patent Document 2).
Further, two of the four FETs are driven by an external oscillator, and the other two FETs are linked to the drain voltage of the FET driven from the outside, and the upper and lower FETs are paired with each other. Thus, there is a configuration in which the drain voltage of the low voltage side FET is guided as a gate signal of the high voltage side FET, and the voltage is inverted by an NPN transistor and applied to the gate of the high voltage side FET (for example, a patent) Reference 3).
[0003]
[Patent Document 1]
JP 2000-166258 A (page 4, FIG. 2)
[Patent Document 2]
Sanken Technical Report of Sanken Electric Co., Ltd. (Section 4,1 of 1998.11, vol.30, no.1, high voltage driver IC "SLA2402M" for in-vehicle HID lamp)
[Patent Document 3]
JP-A-8-102381 (page 4, FIG. 1)
[0004]
[Problems to be solved by the invention]
Since the full bridge circuit in the conventional discharge lamp lighting device is configured as described above, all the four FETs of the bridge circuit are driven independently in each of the prior arts of Patent Document 1 and Patent Document 2. Therefore, there are problems that the number of drive circuits is large, the circuit scale becomes large, and the price increases.
Moreover, in the prior art of Patent Document 3, when an accident occurs in which the output terminal is short-circuited to the ground, the FET on the high voltage side of the bridge circuit can be turned off if the drain voltage sufficiently decreases with respect to the power supply voltage. Even when the low-voltage side FET is turned off, the drain voltage of the connected low-voltage side FET (source voltage of the high-voltage side FET) is determined by the voltage division of the two resistors that supply the base current of the NPN transistor. If the voltage does not fall below the voltage, there is a problem that the high-voltage side FET cannot be turned off and the high-voltage side FET is destroyed.
Furthermore, there is a problem that the high-voltage side FET cannot be turned off even when a large current flows due to an accident that short-circuits the output terminal to the ground and the power supply voltage drops due to exceeding the current supply capability on the power source side.
Therefore, in the prior art of Patent Document 3, for example, when the output terminal (source terminal on the high voltage side) and the ground are connected with a resistance value that allows a current close to the maximum value of the normal current to flow, or a small resistance value. When the overcurrent flows due to the ground fault and the power supply voltage drops, the high-voltage side FET cannot be turned off, and the output current continues to flow and may destroy the bridge circuit. is there.
[0005]
The present invention has been made in order to solve the above-described problem. Even when a situation where an abnormal current flows in the output occurs, it is possible to turn off all the FETs of the bridge circuit. It aims at obtaining the discharge lamp lighting device which can avoid destruction.
[0006]
[Means for Solving the Problems]
A discharge lamp lighting device according to the present invention,The operation of the switch elements on the high voltage side arranged on the first side and the second side is controlled, and the states of the switch elements on the high voltage side arranged on the first side and the second side are in phases opposite to each other. An interlocking circuit including a signal transmission line connecting a drive circuit to be controlled and an output terminal of a high-voltage side switch element and an input terminal of a low-voltage side switch element, on a first side controlled by the drive circuit Interlocking control of the state of the switch element on the low voltage side arranged on the second side using the output terminal voltage of the switch element on the high voltage side that changes as the switch element on the high voltage side turned on or off as a signal In addition, the output terminal voltage of the switch element on the high voltage side, which changes when the switch element on the high voltage side arranged on the second side controlled by the drive circuit is turned on or off, is used as a signal. Between the interlocking circuit for interlockingly controlling the state of the switching element on the low voltage side and the output terminal of the switching element on the high voltage side when the switching element on the high voltage side is turned on by the control of the drive circuit. Capacitor that stores the current that flows through the signal transmission line of the interlocking circuit that flows due to the potential difference that occurs inAnd a full bridge circuit having
Further, the discharge lamp lighting device according to the present invention controls the operation of the low-voltage side switching elements arranged on the first side and the second side, and the respective low voltages arranged on the first side and the second side. Drive circuit that controls the state of the switch element on the side with a phase opposite to each other, and an interlock circuit including a signal transmission line that connects the output terminal of the switch element on the low voltage side and the input terminal of the switch element on the high voltage side. The output terminal voltage of the switch element on the low voltage side, which changes when the switch element on the low voltage side arranged on the first side controlled by the drive circuit is turned on or off, is arranged on the second side as a signal. The state of the switch element on the high voltage side is linked and controlled, and the switch on the low voltage side that changes when the switch element on the low voltage side arranged on the second side controlled by the drive circuit is turned on or off. When the interlock circuit that controls the state of the switch element on the high voltage side arranged on the first side using the output terminal voltage of the switch element as a signal and the switch element on the low voltage side are turned on by the control of the drive circuit, A full bridge circuit having a capacitor for storing a current flowing in a signal transmission line of the interlocking circuit that flows due to a potential difference generated between the output terminal of the switching element on the low voltage side is provided.
[0007]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described.
Embodiment 1 FIG.
FIG. 1 is a circuit diagram showing a configuration of a full bridge circuit used in the discharge lamp lighting device according to the first embodiment. The full bridge circuit includes a first DC power source 101 that supplies a positive power source that is a positive electrode with respect to a ground potential, a second DC power source 102 that supplies a negative power source that is a negative electrode with respect to the ground potential, and the first A p-channel FET (high-voltage side switching element) Q12, a p-channel FET (high-voltage side), in which a positive power source of a DC power source is supplied to the high voltage side and the second negative power source is supplied to the low voltage side. Switch circuit) Q22, n-channel FET (low-voltage side switch element) Q13, n-channel FET (low-voltage side switch element) Q23, and p-channel FETs Q12, Q22 of the bridge circuit on / off N-channel in conjunction with the ON / OFF of the drive circuits 104 and 105 for switching and the p-channel FET Q12 or the p-channel FET Q22 The interlocking circuit 106 and 107 for ETQ13 or on / off the n-channel FET Q23, and a clipping circuit 108.
[0008]
The bridge circuit includes a p-channel FET Q12 and a p-channel FET Q22 on the high voltage side, and an n-channel FET Q13 and an n-channel FET Q23 on the low voltage side, and the drain terminal of the p-channel FET Q12 on the high voltage side is an n-channel on the low voltage side. The drain terminal of the FET Q23 is connected to the drain terminal of the high-voltage side p-channel FET Q22, and the drain terminal of the p-channel FET Q12 and the n-channel FET Q23 is connected to the drain terminal of the p-channel FET Q23. A load 103 such as a discharge lamp is connected between the FET Q22 and the drain terminal connection point of the n-channel FET Q13. The high-voltage side p-channel FET Q12 and the low-voltage side n-channel FET Q13 are paired, and the high-voltage side p-channel FET Q22 and the low-voltage side n-channel FET Q23 are paired and turned on or off. It is the structure which performs.
[0009]
The first DC power supply 101 and the second DC power supply 102 are connected in series, and the connection point between the first DC power supply 101 and the second DC power supply 102 is connected to the ground. The positive side of the first DC power source 101 is connected to the source terminals of the p-channel FET Q12 and p-channel FET Q22 of the bridge circuit, and the negative side of the second DC power source 102 is the source of the n-channel FET Q13 and n-channel FET Q23. Connected to the terminal.
[0010]
The drive circuit 104 is a circuit for turning on / off the p-channel FET Q12 on the high voltage side, and a switch circuit SW11 for turning on / off the connection to the power supply that is positive with respect to the ground potential, and between the switch circuit SW11 and the base terminal And an npn transistor Q11 that is switched by turning on / off the switch circuit SW11, and a resistor R12 is connected between the positive electrode side of the first DC power supply 101 and the collector terminal.
The drive circuit 105 is a circuit for turning on / off the p-channel FET Q22 on the high voltage side. The drive circuit 105 is a switch circuit SW21 for turning on / off the connection to the power supply that is positive with respect to the ground potential, the switch circuit SW21, and the base A resistor R21 is connected between the terminals, a resistor R22 is connected between the positive electrode side of the first DC power supply 101 and the collector terminal, and an npn transistor Q21 that is switched by turning on / off the switch circuit SW21 is provided. .
[0011]
The interlock circuit 106 uses the potential of the drain terminal of the p-channel FET Q12 to link the operation of the n-channel FET Q13 with the operation of the p-channel FET Q12, and when the n-channel FET Q23 that is turned off is turned off, The base terminal is connected to the drain terminals of the p-channel FET Q12 and the n-channel FET Q23 via the resistor R13 and the second terminal via the pull-down resistor R14. The npn transistor Q14 and the pnp transistor Q15 are connected to the negative electrode side of the DC power source 102 and the emitter terminals are connected to each other. The emitter terminals of the npn transistor Q14 and the pnp transistor Q15 are connected to the gate terminal of the n-channel FET Q13 on the low voltage side.
The collector terminal of the pnp transistor Q15 is connected to the negative electrode side of the second DC power supply 102.
[0012]
The interlock circuit 107 is configured to link the operation of the n-channel FET Q23 with the operation of the p-channel FET Q22 based on the potential of the drain terminal of the p-channel FET Q22, and when the n-channel FET Q13 that is turned off is turned off. The base terminal is connected to the drain terminals of the p-channel FET Q22 and the n-channel FET Q13 via the resistor R23 and the second terminal via the pull-down resistor R24. The npn transistor Q24 and the pnp transistor Q25 are connected to the negative electrode side of the DC power source 102 and the emitter terminals are connected to each other. The emitter terminals of the npn transistor Q24 and the pnp transistor Q25 are connected to the gate terminal of the n-channel FET Q23 on the low voltage side.
The collector terminal of the pnp transistor Q25 is connected to the negative electrode side of the second DC power supply 102. The collector terminal of the npn transistor Q24 is connected to the collector terminal of the npn transistor Q14 of the interlock circuit 106.
[0013]
The clip circuit 108 includes a constant voltage diode ZD1 and a capacitor C1 connected between its anode terminal and cathode terminal. The anode terminal of the low voltage diode ZD1 is connected to the negative side of the second DC power supply 102. The cathode terminal is connected to the collector terminals of the npn transistor Q14 and the npn transistor Q24.
[0014]
Next, the operation will be described.
In this full bridge circuit, the gate voltage is applied to the n-channel FET on the low voltage side by the drain voltage of the opposing n-channel FET. Therefore, for example, when the p-channel FET Q12 on the high voltage side is driven by the drive circuit 104 to operate and turn on, and the drain voltage of the n-channel FET Q23 on the low voltage side rises, the npn transistor Q14 is turned on by the interlocking circuit 106 and low. The n-channel FET Q13 on the voltage side is turned on. In the state where the n-channel FET Q13 is turned on, the drain voltage decreases. As a result, the pnp transistor Q25 is turned on by the interlock circuit 107 and the gate voltage of the n-channel FET Q23 on the low voltage side is changed to the second DC. The n-channel FET Q23 inevitably reaches the OFF state in order to reduce the potential level near the negative side of the power supply 102.
The above operation is the same when the p-channel FET Q12 on the high voltage side is driven by the drive circuit 104 to operate and turn on.
[0015]
The timing at which the low-voltage side n-channel FET performs the inversion operation is when the p-channel FET that is turned on on the high-voltage side is switched, and the drain voltage of the low-voltage side n-channel FET changes due to this switching. When In this case, as in the conventional full bridge circuit, when switching FETs that are turned on, it is necessary to provide a dead time so that the upper and lower FETs of the bridge circuit are not turned on at the same time.
In the operation during the dead time, the p-channel FET Q12 on the high voltage side is turned off by the drive circuit 104 in a state where the p-channel FET Q12 and the n-channel FET Q13 are on. As a result, current flows through the parasitic diode of the n-channel FET Q23 on the low voltage side, which has been turned off until just before by feedback of the current flowing through the load 103, and the drain voltage of the n-channel FET Q23 decreases. The drop in the drain voltage of the n-channel FET Q23 is caused by turning off the npn transistor Q14 and turning on the pnp transistor Q15 by the interlocking circuit 106, so that the gate potential of the n-channel FET Q13 is close to the potential level on the negative side of the second DC power supply 102. Therefore, the n-channel FET Q13 inevitably reaches an off state. When the n-channel FET Q13 is turned off, the return current flows to the parasitic diode of the p-channel FET Q22 immediately above the n-channel FET Q13. As a result, the drain voltage of the n-channel FET Q13 is increased. The rise in the drain voltage of the n-channel FET Q13 turns on the npn transistor Q24 and turns off the pnp transistor Q25 by the interlock circuit 107. The n-channel FET Q23 is caused by the charge accumulated in the capacitor C1 of the clip circuit 108. It is turned on when a gate current is applied, and the switching operation of the n-channel FET on the low voltage side is completed.
[0016]
When the output voltage of the full-bridge circuit, that is, the drain voltage of the n-channel FET on the low voltage side is higher than the gate voltage for turning on the n-channel FET, the drain voltage is the value of the interlock circuit of the n-channel FET. A diode existing between the base and collector of the npn transistor is transmitted, and the potential of the collector terminal of the npn transistor is set to a gate voltage required to turn on the n-channel FET by the constant voltage diode ZD1 of the clip circuit 108. Clipped. Further, at this time, the current transmitted through the diode existing between the base and the collector of the npn transistor is stored as a charge in the capacitor C1 connected in parallel to the constant voltage diode ZD1. The electric charge stored in the capacitor C1 is energized to the gate when the n-channel FET facing the n-channel FET is turned on in the next cycle, and used as a gate current.
[0017]
When turning on / off the FET, the gate current flows only at the moment when the gate capacitance is charged when the FET is turned on, and the gate current must be continuously supplied to the FET that is steadily turned on. There is no. As long as this full bridge circuit is operated at a low frequency, the gate current of the FET constituting the bridge circuit flows only at the moment when the polarity of the output is changed. Therefore, most timing is charged for the capacitor C1. It becomes a period. Therefore, the clip circuit 108 includes a capacitor C1 having a capacity sufficiently larger than the gate capacity of the FET, and the interlock circuits 106 and 107 provide resistors (R13 and R23) that can charge the capacitor C1 within the operation cycle. If it is provided, it is sufficient for the generation of the power stored in the power source for driving the FET to be turned on, that is, the accumulated charge of the capacitor C1, and the transmission of the on / off signal as the interlocking circuit.
[0018]
As described above, according to the first embodiment, it is possible to turn off all the FETs of the bridge circuit even when a ground fault occurs at the output terminal and an abnormal current flows through the output. There is an effect that a discharge lamp lighting device having a full bridge circuit capable of avoiding destruction of the bridge circuit can be obtained.
[0019]
Embodiment 2.
FIG. 2 is a circuit diagram showing a configuration of a full bridge circuit of the discharge lamp lighting device according to the second embodiment. Also in the second embodiment, the high-voltage side FET constituting the bridge circuit is constituted by the p-channel FET Q12 and the p-channel FET Q22 as in the first embodiment, and the low-voltage side FET is the n-channel FET Q13. And an n-channel FET Q23.
[0020]
In the first embodiment, the p-channel FET Q12 on the high voltage side is turned on / off by the drive circuit 104, and the p-channel FET Q22 is turned on / off by the drive circuit 105. In the lamp lighting device, the n-channel FET Q13 on the low voltage side is turned on / off by the drive circuit 111, and the n-channel FET Q23 is turned on / off by the drive circuit 112.
[0021]
In the first embodiment, both the drive circuits 104 and 105 are configured such that when the switch circuits SW11 and SW21 are closed, the p-channel FET Q12 and the p-channel FET Q22 on the high voltage side are turned on. In the discharge lamp lighting device according to the second embodiment, the n-channel FET Q13 and the n-channel FET Q23 on the low voltage side are turned on in a state where the switch circuits SW11 and SW21 of the drive circuits 111 and 112 are opened. The n-channel FET Q13 and the n-channel FET Q23 on the low voltage side are alternately turned on / off by closing / opening the switch circuits SW11 and SW21.
The configuration of the drive circuits 111 and 112 is a normal switching circuit as shown in the figure, and therefore description thereof is omitted.
[0022]
In the first embodiment, the first DC power supply 101 supplies a plus 12V power supply with the ground as a reference, and the second DC power supply 102 supplies a minus 73V power supply. Although the full bridge circuit is configured to operate in the range of minus 73V to plus 12V with respect to the ground by the second DC power supply 102, in the second embodiment, the first DC power supply 101 is based on the ground. A plus 12V power source is supplied, and a second DC power source 102 supplies a plus 73V power source based on the plus 12 volts of the first DC power source 101, and the first DC power source 101 and the second DC power source 102 are supplied. Thus, the full bridge circuit operates in a range of + 75V with reference to the ground.
[0023]
In the first embodiment, the interlock circuit 106 includes the connection point between the drain terminal of the p-channel FET Q12 on the high voltage side and the drain terminal of the n-channel FET Q23 on the low voltage side, and the negative side of the second DC power supply 102. In addition, the interlock circuit 107 includes a connection point between the drain terminal of the p-channel FET Q22 on the high voltage side and the drain terminal of the n-channel FET Q13 on the low voltage side, and the negative side of the second DC power supply 102. In the second embodiment, the interlock circuit 106 includes a connection point between the drain terminal of the p-channel FET Q12 on the high voltage side and the drain terminal of the n-channel FET Q23 on the low voltage side. The interlock circuit 107 is disposed between the drain terminal of the p-channel FET Q22 on the high voltage side and the low voltage side. A connection point between the drain terminal of the channel FET Q13, which is arranged configured between the positive pole of the second DC power source 102.
[0024]
Next, the operation will be described.
Since the operation of the full bridge circuit of the discharge lamp lighting device of the second embodiment is substantially the same as the operation described in the first embodiment, a detailed description will not be given in order to avoid duplication. The p-channel FET Q12 and the p-channel FET Q22 are turned on / off so that the phases of the FET Q12 and the p-channel FET Q22 are opposite to each other due to the drain voltage of the p-channel FET facing each other. This is realized by the drive circuits 111 and 112, the interlock circuits 106 and 107, and the clip circuit 108 as described in the first embodiment.
[0025]
As described above, according to the second embodiment, it becomes possible to turn off all the FETs of the bridge circuit even when a ground fault occurs at the output terminal and an abnormal current flows in the output. There is an effect that a discharge lamp lighting device having a full bridge circuit capable of avoiding destruction of the bridge circuit can be obtained.
[0026]
Embodiment 3 FIG.
FIG. 3 is a circuit diagram showing a configuration of a full bridge circuit of the discharge lamp lighting device according to the third embodiment. In FIG. 3, the same or corresponding parts as in FIG. 1 are denoted by the same reference numerals and description thereof is omitted. In the third embodiment, the low voltage side FET constituting the bridge circuit is the same as that of the first embodiment. Similarly, the n-channel FET Q13 and the n-channel FET Q23 are used, while the high-voltage side FET is formed of an n-channel FET Q52 and an n-channel FET Q62.
In the third embodiment, the first DC power supply 101 supplies a plus 12V power supply with the ground as a reference, and the second DC power supply 102 supplies a minus 85V power supply. The full bridge circuit operates in a range of minus 85 V with respect to the ground.
In the third embodiment, the bridge circuit operates in a range of minus 85 V with respect to the ground supplied by the second DC power supply 102.
In the third embodiment, the high-voltage side n-channel FET Q52 is driven by the constant current circuit 121, and the n-channel FET Q62 is driven by the constant current circuit 122. The constant current circuits 121 and 122 operate in a range of plus 12 V with respect to the ground supplied by the first DC power supply 101. Then, the n-channel FET Q52 and the n-channel FET Q62 on the high voltage side of the bridge circuit operate in a range of plus 12V with reference to the ground, which is higher than the power supply voltage supplied to the high voltage terminal of the bridge circuit, that is, the ground potential. The constant current circuits 121 and 122 are operated.
[0027]
Next, the operation will be described.
The operation of the full bridge circuit of the discharge lamp lighting device according to the third embodiment is the same as that of the high-voltage side n-channel FET Q52 driven by the constant current circuit 121 and the n-channel FET Q62 driven by the constant current circuit 122. Since the operation is the same as that described in the first embodiment, a description thereof will be omitted.
In the constant current circuit 121, the voltage obtained by subtracting the voltage between the base and the emitter from the voltage applied to the base terminal of the npn transistor Q31 and the current at which the voltage drop amount of the resistor connected to the emitter of the npn transistor Q31 is equal, As a constant current output for driving the n-channel FET Q52 on the high voltage side, it flows out from the collector terminal of the pnp transistor Q32. When the constant current output for driving is output, the amount of voltage drop generated in the resistor R34 connected between the gate and source of the n-channel FET Q52 becomes constant regardless of the source potential of the n-channel FET Q52. The n-channel FET Q52 can be appropriately turned on regardless of the value of the source potential of the n-channel FET Q52.
The above operation is the same for the high-voltage n-channel FET Q62 driven by the constant current circuit 122.
[0028]
As described above, according to the third embodiment, in addition to the effect of the first embodiment, the source potential of the n-channel FET that is turned on / off from the outside is not limited to any value. There is an effect that a discharge lamp lighting device having a full bridge circuit capable of appropriately turning on the channel FET can be obtained.
[0029]
Embodiment 4 FIG.
FIG. 4 is a circuit diagram showing a configuration of a full bridge circuit of the discharge lamp lighting device according to the fourth embodiment. In FIG. 4, the same or corresponding parts as in FIG. 2 are denoted by the same reference numerals and description thereof is omitted. In the fourth embodiment, the first DC power supply 101 supplies a plus 12V power supply with reference to the ground. In addition, the second DC power supply 102 supplies a minus 85V power supply, and the second DC power supply 102 causes the full bridge circuit to operate in a minus 85V range with respect to the ground.
In the fourth embodiment, the bridge circuit composed of the p-channel FET Q12, the p-channel FET Q22, the n-channel FET Q13, and the n-channel FET Q23 has a negative 85V with respect to the ground supplied by the second DC power supply 102. Works with a range.
In the fourth embodiment, the low-voltage n-channel FET Q13 is driven by the constant current circuit 121, and the n-channel FET Q23 is driven by the constant current circuit 122. The constant current circuits 121 and 122 operate in a range of plus 12 V with respect to the ground supplied by the first DC power supply 101. Then, the n-channel FET Q13 and the n-channel FET Q23 on the low voltage side of the bridge circuit are driven by the constant current circuits 121 and 122 that operate at a power supply voltage supplied to the high voltage terminal of the bridge circuit, that is, a voltage higher than the ground potential. .
[0030]
Next, the operation will be described.
The operation of the full bridge circuit of the discharge lamp lighting device according to the fourth embodiment is the same as the operation of the low-voltage n-channel FET Q13 driven by the constant current circuit 121 and the n-channel FET Q23 driven by the constant current circuit 122. Since the operation is the same as that described in the second embodiment, the description thereof is omitted.
Also in the fourth embodiment, in the constant current circuit 121, the voltage obtained by subtracting the voltage between the base and the emitter from the voltage applied to the base terminal of the npn transistor Q31 and the voltage drop of the resistor connected to the emitter of the npn transistor Q31. Currents of equal amounts can flow out of the collector terminal of the pnp transistor Q32 as a constant current output for driving the n-channel FET Q13 on the low voltage side, and the n-channel FET Q13 can be appropriately turned on.
The above operation is the same for the low-voltage n-channel FET Q23 driven by the constant current circuit 122.
[0031]
As described above, according to the fourth embodiment, similarly to the third embodiment, in addition to the effect of the second embodiment, an n-channel FET that is turned on / off from the outside is appropriately turned on. There is an effect that a discharge lamp lighting device having a full bridge circuit capable of achieving the above can be obtained.
[0032]
Embodiment 5 FIG.
FIG. 5 is a circuit diagram showing a configuration of a drive circuit including a constant current circuit for driving an n-channel FET on the high voltage side in the bridge circuit of the discharge lamp lighting device according to the fifth embodiment. The bridge circuit shown in FIG. 5 includes high-voltage side n-channel FETs Q52 and Q62 and low-voltage side n-channel FETs Q23 and Q13 as in the bridge circuit shown in FIG. Only the configuration of a drive circuit including a constant current circuit for driving the high-voltage side n-channel FET Q62 is similarly configured. Further, the configuration of other parts such as the interlock circuit and the clip circuit is the same as the configuration of the full bridge circuit shown in FIG.
[0033]
The drive circuit for driving the high-voltage side n-channel FET Q52 includes a control circuit 130, a constant current circuit 131, a current amplification circuit composed of an npn transistor Q3 and a pnp transistor Q4, a capacitor C2 composed of a resistor R5 and a constant voltage diode ZD2. Has a charging circuit.
The control circuit 130 is a circuit that supplies plus 5 V or a ground potential to one end of the resistor R1 of the constant current circuit 131. The constant current circuit 131 includes an npn transistor Q1 and a pnp transistor Q2, and outputs a constant current from the collector terminal of the pnp transistor Q2.
The current amplifier circuit includes an npn transistor Q3 and a pnp transistor Q4 that are push-pull connected, and a capacitor C2 and a constant voltage diode ZD2 that are connected in parallel are connected between the collector terminal of the npn transistor Q3 and the collector terminal of the pnp transistor Q4. The collector terminal of the npn transistor Q3 is connected to the positive electrode side of the first DC power supply 101 via the resistor R5.
[0034]
Next, the operation will be described.
When plus 5V is supplied to one end of the resistor R1 by the control circuit 130, the npn transistor Q1 is turned off, and when a ground potential is supplied, a current flows through the emitter terminal of the npn transistor Q1. Since the base terminal of the npn transistor Q1 is connected to plus 5V, the current flowing through the emitter terminal is a current at which the voltage drop across the resistor R1 is 5V-0.7V. Therefore, the collector current of the npn transistor Q1 is (5-0.7) / R1. The current flowing through the resistor R2 is also (5-0.7) / R1, and the voltage drop amount is R2 · (5-0.7) / R1. This amount of voltage drop is constant regardless of the level of the power supply voltage. If this voltage is supplied to the base terminal of the pnp transistor Q2, it is fixed from the collector terminal by the resistor R3 connected to the emitter terminal of the pnp transistor Q2. A current output is obtained. With this constant current output, a constant voltage drop occurs in the resistor R4 regardless of the potential level, and the voltage drop is supplied to the gate of the n-channel FET Q52 on the high voltage side, and the n-channel FET Q52 is turned on.
[0035]
Further, when the pnp transistor Q2 that generates this constant current is turned off, a reverse bias is applied between the base and the emitter of the pnp transistor Q2 by the diode (reverse bias circuit) D1, and therefore, even from a collector even at high temperatures. It is possible to realize a suitable switching operation that has a small leakage current, that is, can completely turn off the pnp transistor Q2.
[0036]
Further, in the constant current circuits 121 and 122 shown in FIGS. 3 and 4 described in the third and fourth embodiments, a relatively large constant current output is required, and at the same time, a resistor having a low resistance value is used. Although necessary, in the fifth embodiment, a current amplifying circuit including an npn transistor Q3 and a pnp transistor Q4 is added after the resistor R4, so that the n-channel FET Q52 on the high voltage side can be driven with a small constant current output.
[0037]
Although it is not necessary to flow a gate current while the FET is on, a relatively large current needs to flow to the gate at the moment when the FET is turned on. Therefore, a resistor R5 is connected to the capacitor C1, and Charge is stored little by little, and a relatively large current required at the moment when the FET is turned on is secured.
[0038]
Further, in the configuration shown in FIG. 5, since the terminal on the high voltage side of the bridge circuit is at the ground level, plus 12 V is used as the power supply for the drive circuit including the constant current circuit. When the terminal is at a potential higher than the ground level, a potential higher than the potential to which the terminal on the high voltage side of the bridge circuit is connected is prepared as the power supply for the drive circuit including the constant current circuit.
[0039]
As described above, according to the fifth embodiment, in addition to the effects of the third embodiment, a highly reliable constant current circuit can be realized, and the n-channel FET Q52 on the high voltage side can be reliably connected with a small constant current output. There is an effect that a discharge lamp lighting device having a full bridge circuit that can be driven in a continuous manner is obtained.
[0040]
Embodiment 6 FIG.
FIG. 6 is a circuit diagram showing a configuration of a drive circuit including a constant current circuit for driving an n-channel FET on the high voltage side in the bridge circuit of the discharge lamp lighting device according to the sixth embodiment. The bridge circuit shown in FIG. 6 includes high-voltage side n-channel FETs Q52 and Q62 and low-voltage side n-channel FETs Q23 and Q13 in the same manner as the bridge circuit shown in FIG. The configuration of the drive circuit including the constant current circuit for driving the is different. Further, the configuration of other parts such as the interlock circuit and the clip circuit is the same as the configuration of the full bridge circuit shown in FIG.
[0041]
The drive circuit for driving the n-channel FET Q52 on the high voltage side includes an npn transistor Q61 that is turned on / off by a drive signal, a constant current circuit 132 using a constant voltage diode provided on the collector side, and an npn transistor 62. And a current amplifying circuit using a pnp transistor 63 and a charging circuit for a capacitor C2 including a resistor R5, a diode D2, and a low voltage diode ZD2.
The drive circuit for driving the n-channel FET Q62 on the high voltage side has the same configuration.
[0042]
In this drive circuit, the high-voltage side n-channel FET Q52 is driven from the constant current circuit 132 side when the output of the bridge circuit is negative, and the charge charged in the capacitor C2 when the output of the bridge circuit is positive. As a result, the n-channel FET Q52 on the high voltage side is driven.
[0043]
Also in the sixth embodiment, since a current amplifying circuit including an npn transistor Q62 and a pnp transistor Q63 is added after the resistor R4, the n-channel FETs 52 and 62 on the high voltage side can be driven with a small constant current output. .
[0044]
In the sixth embodiment as well, it is not necessary to flow a gate current while the FET is turned on, but a relatively large current needs to flow to the gate at the moment when the FET is turned on. A resistor R5 is connected to constantly store charges little by little, and a relatively large current required at the moment when the FET is turned on is secured.
[0045]
Furthermore, in the configuration shown in FIG. 5, since the terminal on the high voltage side of the bridge circuit is at the ground level, plus 12 V is used as the power supply for the drive circuit including the constant current circuit. The terminal on the high voltage side of the bridge circuit and the power supply potential of the drive circuit including the constant current circuit can be set to the same potential level.
[0046]
As described above, according to the sixth embodiment, the terminal on the high voltage side of the bridge circuit and the power supply potential of the drive circuit including the constant current circuit can be set to the same potential level. There is an effect that a discharge lamp lighting device including a full bridge circuit that can reliably drive the voltage-side n-channel FET Q52 can be obtained.
[0047]
【The invention's effect】
As described above, according to the present invention, the full bridge circuit isThe operation of the switch elements on the high voltage side arranged on the first side and the second side is controlled, and the states of the switch elements on the high voltage side arranged on the first side and the second side are in phases opposite to each other. An interlocking circuit including a signal transmission line connecting a drive circuit to be controlled and an output terminal of a high-voltage side switch element and an input terminal of a low-voltage side switch element, on a first side controlled by the drive circuit Interlocking control of the state of the switch element on the low voltage side arranged on the second side using the output terminal voltage of the switch element on the high voltage side that changes as the switch element on the high voltage side turned on or off as a signal In addition, the output terminal voltage of the switch element on the high voltage side, which changes when the switch element on the high voltage side arranged on the second side controlled by the drive circuit is turned on or off, is used as a signal. Between the interlocking circuit for interlockingly controlling the state of the switching element on the low voltage side and the output terminal of the switching element on the high voltage side when the switching element on the high voltage side is turned on by the control of the drive circuit. A capacitor for storing a current flowing in the signal transmission line of the interlocking circuit that flows due to a potential difference generated inThe switch element on the high voltage side disposed on the first side, the switch element on the low voltage side disposed on the second side opposite to the first side, and the switch element disposed on the second side. A ground fault occurs on the output side of the bridge circuit composed of the high-voltage side switch element and the low-voltage side switch element arranged on the first side, and an abnormal current flows in the output of the bridge circuit Even if the situation occurs, all the FETs of the bridge circuit can be turned off, and the bridge circuit can be prevented from being destroyed.
In addition, according to the present invention, the full bridge circuit controls the operation of the switching elements on the low voltage side disposed on the first side and the second side, and the low bridges disposed on the first side and the second side are controlled. A driving circuit that controls the state of the voltage-side switch element with a phase opposite to each other, and an interlocking circuit including a signal transmission line that connects the output terminal of the low-voltage side switch element and the input terminal of the high-voltage side switch element The output terminal voltage of the switch element on the low voltage side that changes when the switch element on the low voltage side arranged on the first side controlled by the drive circuit is turned on or off is arranged on the second side as a signal. The low voltage side which is changed by turning on or off the low voltage side switch element arranged on the second side controlled by the drive circuit while interlockingly controlling the state of the switched high voltage side switch element When the interlock circuit that interlocks and controls the state of the switch element on the high voltage side arranged on the first side using the output terminal voltage of the switch element as a signal, and when the switch element on the low voltage side is turned on by the control of the drive circuit, Since it is configured to include a capacitor that stores a current flowing in the signal transmission line of the interlocking circuit that flows due to a potential difference generated between the output terminal of the switching element on the low-voltage side, similarly to the above, the output side of the bridge circuit Even if a ground fault occurs in the case where an abnormal current flows in the output of the bridge circuit, it becomes possible to turn off all the FETs of the bridge circuit and avoid destruction of the bridge circuit effective.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration of a full bridge circuit used in a discharge lamp lighting device according to Embodiment 1 of the present invention.
FIG. 2 is a circuit diagram showing a configuration of a full bridge circuit used in a discharge lamp lighting device according to Embodiment 2 of the present invention.
FIG. 3 is a circuit diagram showing a configuration of a full bridge circuit used in a discharge lamp lighting device according to Embodiment 3 of the present invention.
FIG. 4 is a circuit diagram showing a configuration of a full bridge circuit used in a discharge lamp lighting device according to Embodiment 4 of the present invention.
FIG. 5 is a circuit diagram showing a configuration of a drive circuit including a constant current circuit for driving an n-channel FET on a high voltage side in a bridge circuit of a discharge lamp lighting device according to Embodiment 5 of the present invention.
FIG. 6 is a circuit diagram showing a configuration of a drive circuit including a constant current circuit for driving an n-channel FET on a high voltage side in a bridge circuit of a discharge lamp lighting device according to Embodiment 6 of the present invention.
[Explanation of symbols]
104, 105, 111, 112 drive circuit, 106, 107 interlocking circuit, 121, 122 constant current circuit, D1 diode (reverse bias circuit), Q3 npn transistor (current amplification circuit), Q4 pnp transistor (current amplification circuit), Q12 , Q22 High-voltage side p-channel FET (high-voltage side switching element), Q13, Q23 Low-voltage side n-channel FET (low-voltage side switching element).

Claims

A high-voltage side switch element and a low-voltage side switch element disposed on the first side;
A switch element on the high voltage side and a switch element on the low voltage side disposed on the second side facing the first side;
A switch element on the high voltage side arranged on the first side and an element on the low voltage side arranged on the second side; a switch element on the high voltage side arranged on the second side; and the first side In a discharge lamp lighting device comprising: a full-bridge circuit that outputs a rectangular wave for lighting a discharge lamp by turning on / off a switching element on a low-voltage side at a phase opposite to each other;
The full bridge circuit is
The operation of the high-voltage side switch elements arranged on the first side and the second side is controlled, and the states of the respective high-voltage side switch elements arranged on the first side and the second side are mutually controlled. A drive circuit that controls the opposite phase;
An interlocking circuit including a signal transmission line connecting an output terminal of the high-voltage side switch element and an input terminal of the low-voltage side switch element, and is disposed on the first side controlled by the drive circuit. The state of the switch element on the low voltage side arranged on the second side is interlockedly controlled by using the output terminal voltage of the switch element on the high voltage side which changes when the switch element on the high voltage side is turned on or off as a signal. And the output terminal voltage of the switch element on the high voltage side, which is changed by turning on or off the switch element on the high voltage side arranged on the second side controlled by the drive circuit, is used as a signal for the first side. An interlocking circuit that interlocks and controls the state of the switching element on the low voltage side arranged in
When the switch element on the high voltage side is turned on by the control of the drive circuit, the signal transmission line of the interlocking circuit that flows due to a potential difference generated with the output terminal of the switch element on the high voltage side is energized. A discharge lamp lighting device comprising: a capacitor for storing current.

  A high-voltage side switch element and a low-voltage side switch element disposed on the first side;
  A switch element on the high voltage side and a switch element on the low voltage side disposed on the second side facing the first side;
  A switch element on the high voltage side arranged on the first side and an element on the low voltage side arranged on the second side; a switch element on the high voltage side arranged on the second side; and the first side A full-bridge circuit that outputs a rectangular wave for lighting a discharge lamp by turning on and off the arranged switching elements on the low voltage side at phases opposite to each other;
  In a discharge lamp lighting device comprising:
  The full bridge circuit is
  The operation of the low-voltage side switch elements arranged on the first side and the second side is controlled, and the states of the low-voltage side switch elements arranged on the first side and the second side are mutually set. A drive circuit that controls the opposite phase;
  An interlock circuit including a signal transmission line connecting an output terminal of the low-voltage side switch element and an input terminal of the high-voltage side switch element, and is disposed on the first side controlled by the drive circuit. Further, the output terminal voltage of the switch element on the low voltage side that changes when the switch element on the low voltage side is turned on or off is used as a signal to control the state of the switch element on the high voltage side arranged on the second side. In addition, the first side using the output terminal voltage of the switch element on the low voltage side, which changes when the switch element on the low voltage side arranged on the second side controlled by the drive circuit is turned on or off, as a signal An interlocking circuit that interlocks and controls the state of the switch element on the high voltage side arranged in
  When the switch element on the low voltage side is turned on by the control of the drive circuit, the signal transmission line of the interlocking circuit that flows due to a potential difference generated with the output terminal of the switch element on the low voltage side is energized. A capacitor to store current
  A discharge lamp lighting device comprising:

The drive circuit includes a high-voltage side switch element disposed on the first side, a low-voltage side switch element disposed on the second side, a high-voltage side switch element disposed on the second side, and the first side Arranged on the first side and the second side, respectively, based on a voltage higher than the voltage applied to the high-voltage side terminal of the bridge composed of the low-voltage side switching elements arranged on one side the discharge lamp lighting device according to claim 1, characterized in that it comprises a constant current circuit for controlling a constant current to high voltage-side state mutually opposite phase of the switching element.

The drive circuit includes a high-voltage side switch element disposed on the first side, a low-voltage side switch element disposed on the second side, a high-voltage side switch element disposed on the second side, and the first side Arranged on the first side and the second side based on a voltage higher than the voltage applied to the low-voltage side terminal of the bridge composed of the low-voltage side switching elements arranged on one side The discharge lamp lighting device according to claim 2, further comprising a constant current circuit that controls the state of the low-voltage side switching element with a constant current at a phase opposite to each other.

During non-operation of the constant current circuit, the discharge lamp lighting device that claim 3 or claim 4 wherein the comprises a reverse bias circuit for reverse biasing the constant current output transistor.

The drive circuit includes a high-voltage side switch element disposed on the first side, a low-voltage side switch element disposed on the second side, a high-voltage side switch element disposed on the second side, and the first side Based on the voltage of the same level as the voltage applied to the high-voltage side terminal of the bridge composed of the low-voltage side switching elements arranged on one side, the first side and the second side respectively discharge lamp lighting apparatus according to claim 1, characterized in that it comprises a constant current circuit for controlling the state of the arranged high-voltage side switching elements in opposite phase with each other with a constant current.

The discharge lamp lighting device according to any one of claims 3 to 6, characterized in that it comprises a current amplifier circuit for amplifying the constant current output from the constant current circuit.