JP3561790B2

JP3561790B2 - Actuator drive circuit

Info

Publication number: JP3561790B2
Application number: JP14369495A
Authority: JP
Inventors: 安司則藤; 浩史松岡
Original assignee: Koyo Seiko Co Ltd
Current assignee: Koyo Seiko Co Ltd
Priority date: 1995-06-09
Filing date: 1995-06-09
Publication date: 2004-09-02
Anticipated expiration: 2019-09-02
Also published as: JPH08340694A

Description

【０００１】
【産業上の利用分野】
本発明は、モータ等のアクチュエータを電界効果トランジスタによりＰＷＭ駆動するアクチュエータ駆動回路の改良に関するものである。
【０００２】
【従来の技術】
図４は、電動パワーステアリング装置に使用される従来のアクチュエータ駆動回路の１例の概略構成を示した回路図である。アクチュエータ駆動回路は、ブリッジ接続されたＮチャネル形ＦＥＴ（電界効果トランジスタ）Ｔ１〜Ｔ４の、Ｎチャネル形ＦＥＴＴ１，Ｔ２の接続点とＮチャネル形ＦＥＴＴ３，Ｔ４の接続点とを橋絡するようにモータＭが接続されている。
Ｎチャネル形ＦＥＴＴ１〜Ｔ４の各ゲートは、それぞれ抵抗Ｒ１〜Ｒ４を通じて電源電圧Ｖｃｃが与えられると共に、それぞれＮＰＮトランジスタＴｒ１〜Ｔｒ４のコレクタに接続されている。ＮＰＮトランジスタＴｒ１〜Ｔｒ４の各エミッタは接地されている。
【０００３】
ＮＰＮトランジスタＴｒ１〜Ｔｒ４は、ＰＷＭ（パルス幅変調）波発生回路（図示せず）からのＰＷＭ波信号を各ベースへ与えられて、それぞれオン／オフされる。ＮＰＮトランジスタＴｒ１〜Ｔｒ４がオンされるときはそのコレクタにゲートが接続されたＮチャネル形ＦＥＴをそれぞれオフにし、オフされるときはオンにする。
ＮＰＮトランジスタＴｒ１〜Ｔｒ４の各ベースは、モータＭを介してそれぞれ直列接続の関係になる２対のＮチャネル形ＦＥＴＴ１：Ｔ４，Ｔ３：Ｔ２が、図５に示すように相補の関係で駆動されるように、それぞれＰＷＭ波信号を与えられる。
電源電圧Ｖｃｃ側のＮチャネル形ＦＥＴＴ１，Ｔ３は、各ドレインに電源電圧Ｖｃｃが与えられ、接地側のＮチャネル形ＦＥＴＴ２，Ｔ４は、各ソースが接地されている。
【０００４】
このようなアクチュエータ駆動回路では、例えば、図４に示すように、Ｎチャネル形ＦＥＴＴ１，Ｔ４がオン、Ｎチャネル形ＦＥＴＴ３，Ｔ２がオフになり、モータ電流が実線のように流れるとき、Ｎチャネル形ＦＥＴＴ１のゲート電圧Ｖ_Ｇ≒Ｖｃｃ、ソース電圧Ｖ_Ｓ≒Ｖｃｃとなり、ゲート・ソース間電圧Ｖ_ＧＳが０Ｖに近くなって、Ｎチャネル形ＦＥＴＴ１のオン抵抗が増大し、ＦＥＴの熱破壊を起こすことがある。
そのため、従来は、Ｎチャネル形ＦＥＴＴ１，Ｔ３がそれぞれオンのときに、オン抵抗が増大しないゲート・ソース間電圧Ｖ_ＧＳを維持できるように、図６に示すように、Ｎチャネル形ＦＥＴＴ１，Ｔ３にそれぞれブートストラップ回路を付加している。
【０００５】
Ｎチャネル形ＦＥＴＴ１に付加されたブートストラップ回路は、抵抗Ｒ１と電源電圧Ｖｃｃとの間に順方向のダイオードＤ１が接続され、抵抗Ｒ１及びダイオードＤ１の接続点とＮチャネル形ＦＥＴＴ１のソースとの間にコンデンサＣ１が接続された構成である。
Ｎチャネル形ＦＥＴＴ３に付加されたブートストラップ回路は、同様に、抵抗Ｒ３と電源電圧Ｖｃｃとの間に順方向のダイオードＤ３が接続され、抵抗Ｒ３及びダイオードＤ３の接続点とＮチャネル形ＦＥＴＴ３のソースとの間にコンデンサＣ３が接続された構成である。
【０００６】
Ｎチャネル形ＦＥＴＴ１に付加されたブートストラップ回路は、例えば、図６に示すように、Ｎチャネル形ＦＥＴＴ３，Ｔ２がオン、Ｎチャネル形ＦＥＴＴ１，Ｔ４がオフになり、モータ電流が実線のように流れるとき、電源電圧Ｖｃｃ、ダイオードＤ１、コンデンサＣ１、Ｎチャネル形ＦＥＴＴ１のソース（≒０Ｖ）の破線に示す経路で、コンデンサＣ１が充電され、コンデンサＣ１の両端子間電圧は略Ｖｃｃになる。
【０００７】
次に、図７に示すように、Ｎチャネル形ＦＥＴＴ３，Ｔ２がオフ、Ｎチャネル形ＦＥＴＴ１，Ｔ４がオンになり、モータ電流が実線のように流れるとき、Ｎチャネル形ＦＥＴＴ１のソース、コンデンサＣ１、抵抗Ｒ１、Ｎチャネル形ＦＥＴＴ１のゲートの破線に示す経路で（このとき、ＮＰＮトランジスタＴｒ１はオフである）、コンデンサＣ１の両端子間電圧（≒Ｖｃｃ）が印加される。このとき、Ｎチャネル形ＦＥＴＴ１のソース電圧Ｖ_Ｓ≒Ｖｃｃであるので、Ｎチャネル形ＦＥＴＴ１のゲートには略２Ｖｃｃの電圧が印加され、オン抵抗が増大しないゲート・ソース間電圧Ｖ_ＧＳが維持される。
Ｎチャネル形ＦＥＴＴ３に付加されたブートストラップ回路の動作も同様である。
【０００８】
【発明が解決しようとする課題】
ところが、ＰＷＭ波のデューティ比が１００％（又は０％）のときは、オンになるＮチャネル形ＦＥＴ側のブートストラップ回路は、コンデンサが充電される時間が無くなり、時間が経過するに従い、Ｎチャネル形ＦＥＴのゲート・ソース間のリーク電流、ＮＰＮトランジスタのリーク電流等により、コンデンサが放電し、ゲート・ソース間電圧Ｖ_ＧＳが低下して、オン抵抗が増大する。
そのため、従来は、ＰＷＭ波のデューティ比が１００％及び１００％近くにならないようにするためのデューティ比範囲制限回路を設けてデューティ比の範囲を制限しており、それだけアクチュエータの最大出力が制限される問題があった。
本発明は、上述の事情に鑑みてなされたものであり、ＰＷＭ波のデューティ比の範囲を制限する必要がなく、従って、デューティ比制限回路が不要なアクチュエータ駆動回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の第１発明に係るアクチュエータ駆動回路は、アクチュエータへ給電して駆動するために、電界効果トランジスタをＰＷＭ波でオン／オフし、第１の電圧維持回路が、前記ＰＷＭ波に従って前記電界効果トランジスタをオンさせるために必要なゲート電圧を維持するアクチュエータ駆動回路において、コンデンサを有し、前記第１の電圧維持回路を補完して、前記電界効果トランジスタをオンさせるために必要なゲート電圧を、前記コンデンサを充放電させることにより維持する第２の電圧維持回路と、前記コンデンサを充放電させるための信号を出力する発振回路とを備えることを特徴とする。
【００１０】
第２発明に係るアクチュエータ駆動回路は、第１の電圧維持回路はブートストラップ回路及びチャージポンプ回路の何れかであり、第２の電圧維持回路はチャージポンプ回路であることを特徴とする。
【００１１】
第３発明に係るアクチュエータ駆動回路は、ブリッジ接続された電界効果トランジスタを橋絡するようにアクチュエータを接続し、前記電界効果トランジスタの内の電源側に設けられた電界効果トランジスタそれぞれに、ＰＷＭ波に従ってオンさせるために必要なゲート電圧を維持するブートストラップ回路を備えて、前記アクチュエータを介して直列接続された前記電界効果トランジスタの内の１対を前記ＰＷＭ波により選択的にオンさせるアクチュエータ駆動回路において、前記電源側に設けられた電界効果トランジスタそれぞれに付加され、それをオンさせるために必要なゲート電圧を、それぞれの前記ブートストラップ回路を補完して維持するチャージポンプ回路と、該チャージポンプ回路を作動させる発振回路とを備えることを特徴とする。
【００１２】
【作用】
本発明の第１発明に係るアクチュエータ駆動回路では、第２の電圧維持回路は、第１の電圧維持回路を補完して、電界効果トランジスタをオンさせるために必要なゲート電圧を、発振回路が出力する信号でコンデンサを充放電させることにより維持する。これにより、電界効果トランジスタをＰＷＭ波に従ってオンさせるために必要なゲート電圧を、ＰＷＭ波のデューティ比に関係なく維持することができる。
【００１３】
第２発明に係るアクチュエータ駆動回路では、ブートストラップ回路及びチャージポンプ回路の何れかが、従来と同様にＰＷＭ波に従って電界効果トランジスタをオンさせるために必要なゲート電圧を維持し、チャージポンプ回路が、ＰＷＭ波のデューティ比に関係なく、電界効果トランジスタをオンさせるために必要なゲート電圧を維持する。
【００１４】
第３発明に係るアクチュエータ駆動回路では、電源側に設けられた電界効果トランジスタそれぞれに付加されたチャージポンプ回路が、発振回路により作動されて、それぞれの電界効果トランジスタをオンさせるために必要なゲート電圧を維持する。これにより、電源側に設けられた電界効果トランジスタをＰＷＭ波に従ってオンさせるために必要なゲート電圧を、ＰＷＭ波のデューティ比に関係なく維持する。
【００１５】
【実施例】
以下に、本発明をその実施例を示す図面を参照しながら説明する。
図１は、本発明に係るアクチュエータ駆動回路の１実施例の概略構成を示した回路図であり、電動パワーステアリング装置に使用する例である。このアクチュエータ駆動回路は、ブリッジ接続されたＮチャネル形ＦＥＴ（電界効果トランジスタ）Ｔ１〜Ｔ４の、Ｎチャネル形ＦＥＴＴ１，Ｔ２の接続点とＮチャネル形ＦＥＴＴ３，Ｔ４の接続点とを橋絡するようにモータＭが接続されている。
Ｎチャネル形ＦＥＴＴ１〜Ｔ４の各ゲートは、それぞれＮＰＮトランジスタＴｒ１〜Ｔｒ４のコレクタに接続されている。ＮＰＮトランジスタＴｒ１〜Ｔｒ４の各エミッタは接地されている。Ｎチャネル形ＦＥＴＴ２，Ｔ４の各ゲートは、それぞれ抵抗Ｒ２，Ｒ４を通じて電源電圧Ｖｃｃが与えられている。
【００１６】
ＮＰＮトランジスタＴｒ１〜Ｔｒ４は、ＰＷＭ（パルス幅変調）波発生回路（図示せず）からのＰＷＭ波信号を各ベースへ与えられて、それぞれオン／オフされる。ＮＰＮトランジスタＴｒ１〜Ｔｒ４がオンされるときはそのコレクタにゲートが接続されたＮチャネル形ＦＥＴをそれぞれオフにし、オフされるときはオンにする。
ＮＰＮトランジスタＴｒ１〜Ｔｒ４の各ベースは、モータＭを介してそれぞれ直列接続の関係になる２対のＮチャネル形ＦＥＴＴ１：Ｔ４，Ｔ３：Ｔ２が、図５に示すように相補の関係で駆動されるように、それぞれＰＷＭ波信号を与えられる。
電源電圧Ｖｃｃ側のＮチャネル形ＦＥＴＴ１，Ｔ３は、各ドレインに電源電圧Ｖｃｃが与えられ、接地側のＮチャネル形ＦＥＴＴ２，Ｔ４は、各ソースが接地されている。
【００１７】
電源電圧Ｖｃｃ側のＮチャネル形ＦＥＴＴ１，Ｔ３には、それぞれブートストラップ回路（第１の電圧維持回路）及びチャージポンプ回路（第２の電圧維持回路）が付加され、Ｎチャネル形ＦＥＴＴ１に付加されたブートストラップ回路は、Ｎチャネル形ＦＥＴＴ１のゲートに一方が接続された抵抗Ｒ１の他方にダイオードＤ１のカソードが接続され、抵抗Ｒ１及びダイオードＤ１の接続点とＮチャネル形ＦＥＴＴ１のソースとの間にコンデンサＣ１が接続された構成である。
Ｎチャネル形ＦＥＴＴ１に付加されたチャージポンプ回路は、ダイオードＤ１のアノードと電源電圧Ｖｃｃとの間に順方向のダイオードＤ７が接続され、ダイオードＤ１，Ｄ７の接続点と、抵抗Ｒ５を介したＮチャネル形ＦＥＴＴ１のソースとの間に、コンデンサＣ２が接続されている。コンデンサＣ２と抵抗Ｒ５との接続点には、ダイオードＤ５のアノードが接続された構成である。
【００１８】
Ｎチャネル形ＦＥＴＴ３に付加されたブートストラップ回路は、Ｎチャネル形ＦＥＴＴ３のゲートに一方が接続された抵抗Ｒ３の他方にダイオードＤ３のカソードが接続され、抵抗Ｒ３及びダイオードＤ３の接続点とＮチャネル形ＦＥＴＴ３のソースとの間にコンデンサＣ３が接続された構成である。
Ｎチャネル形ＦＥＴＴ３に付加されたチャージポンプ回路は、ダイオードＤ３のアノードと電源電圧Ｖｃｃとの間に順方向のダイオードＤ８が接続され、ダイオードＤ３，Ｄ８の接続点と、抵抗Ｒ６を介したＮチャネル形ＦＥＴＴ３のソースとの間に、コンデンサＣ４が接続されている。コンデンサＣ４と抵抗Ｒ６との接続点には、ダイオードＤ６のアノードが接続された構成である。
【００１９】
ダイオードＤ５，Ｄ６の各カソードは共通接続され、その接続点は、ＰＷＭ波発生回路１１へ三角波を与える発振回路１０を構成するＯＰアンプの出力端子に接続されている。発振回路１０を構成するＯＰアンプの出力端子は矩形波を出力し、抵抗により負帰還をかけられコンデンサを介して接地された反転入力端子は、三角波を出力する。
尚、ダイオードＤ５，Ｄ６の各カソードの接続点へ矩形波を与える発振回路は、ＰＷＭ波発生回路１１へ三角波を与える発振回路１０とは別のものを設けても良い。
【００２０】
このような構成のアクチュエータ駆動回路の動作を、Ｎチャネル形ＦＥＴＴ１を中心にして、以下に説明する。
ＰＷＭ波のデューティ比が１００％（又は０％）でない場合は、例えば、図２に示すように、Ｎチャネル形ＦＥＴＴ３，Ｔ２がオン、Ｎチャネル形ＦＥＴ
Ｔ１，Ｔ４がオフになり、モータ電流が実線のように流れるとき、電源電圧Ｖｃｃ、ダイオードＤ１、コンデンサＣ１、Ｎチャネル形ＦＥＴＴ１のソース（≒０Ｖ）の破線に示す経路で、コンデンサＣ１が充電され、コンデンサＣ１の両端子間電圧は略Ｖｃｃになる。
【００２１】
上述の動作の間、Ｎチャネル形ＦＥＴＴ１に付加されたチャージポンプ回路は、発振回路１０からの矩形波（デューティ比は５０％）が低電位のときは、電源電圧Ｖｃｃ、ダイオードＤ７、コンデンサＣ２、ダイオードＤ５の経路で、コンデンサＣ２が充電され、コンデンサＣ２の両端子間電圧は略Ｖｃｃになる。
発振回路１０からの矩形波が高電位のときは、ダイオードＤ５がオフになるが、ダイオードＤ１のアノード電位が、ダイオードＤ７を通じて略Ｖｃｃに維持されるので、殆ど放電しない。
【００２２】
次に、図３に示すように、Ｎチャネル形ＦＥＴＴ３，Ｔ２がオフ、Ｎチャネル形ＦＥＴＴ１，Ｔ４がオンになり、モータ電流が実線のように流れるとき、Ｎチャネル形ＦＥＴＴ１のソース、コンデンサＣ１、抵抗Ｒ１、Ｎチャネル形ＦＥＴＴ１のゲートの破線に示す経路で（このとき、ＮＰＮトランジスタＴｒ１はオフである）、コンデンサＣ１の両端子間電圧（≒Ｖｃｃ）が印加される。このとき、Ｎチャネル形ＦＥＴＴ１のソース電圧Ｖ_Ｓ≒Ｖｃｃであるので、Ｎチャネル形ＦＥＴＴ１のゲートには略２Ｖｃｃの電圧が印加され、オン抵抗が増大しないゲート・ソース間電圧Ｖ_ＧＳが維持される。
【００２３】
上述の動作の間、Ｎチャネル形ＦＥＴＴ１に付加されたチャージポンプ回路は、発振回路１０からの矩形波が低電位のときは、電源電圧Ｖｃｃ、ダイオードＤ７、コンデンサＣ２、ダイオードＤ５の経路で、コンデンサＣ２が充電され、コンデンサＣ２の両端子間電圧は略Ｖｃｃになる。（このとき、Ｎチャネル形ＦＥＴＴ１のソース電圧Ｖ_Ｓ≒Ｖｃｃであるが、抵抗Ｒ５により、ダイオードＤ５のアノードは略矩形波の低電位に維持される）。
【００２４】
発振回路１０からの矩形波が高電位のときは、ダイオードＤ５がオフになるが、ダイオードＤ１のカソード電位が、コンデンサＣ１の放電（Ｎチャネル形ＦＥＴのゲート・ソース間のリーク電流、ＮＰＮトランジスタのリーク電流等）によって低下し、ダイオードＤ１のアノード電位より低下すると、コンデンサＣ２、ダイオードＤ１、抵抗Ｒ１の経路で、コンデンサＣ２の両端子間電圧がＮチャネル形ＦＥＴＴ１のゲートへ印加される（コンデンサＣ２は、上述のリーク電流により放電する）。このとき、Ｎチャネル形ＦＥＴＴ１のソース電圧Ｖ_Ｓ≒Ｖｃｃであるので、ゲートへ印加される電圧は略２Ｖｃｃである。
【００２５】
ＰＷＭ波のデューティ比が１００％（０％）又は１００％に近い場合は、例えば、図２に示すように、Ｎチャネル形ＦＥＴＴ３，Ｔ２がオン、Ｎチャネル形ＦＥＴＴ１，Ｔ４がオフになり、モータ電流が実線のように流れるとき、ブートストラップ回路及びチャージポンプ回路の動作は、上述のＰＷＭ波のデューティ比が１００％でない場合と同様である。
【００２６】
次に、図３に示すように、Ｎチャネル形ＦＥＴＴ３，Ｔ２がオフ、Ｎチャネル形ＦＥＴＴ１，Ｔ４がオンになり、モータ電流が実線のように流れるとき、Ｎチャネル形ＦＥＴＴ１のソース、コンデンサＣ１、抵抗Ｒ１、Ｎチャネル形ＦＥＴＴ１のゲートの破線に示す経路で（このとき、ＮＰＮトランジスタＴｒ１はオフである）、コンデンサＣ１の両端子間電圧（≒Ｖｃｃ）が印加される。このとき、Ｎチャネル形ＦＥＴＴ１のソース電圧Ｖ_Ｓ≒Ｖｃｃであるので、Ｎチャネル形ＦＥＴＴ１のゲートには略２Ｖｃｃの電圧が印加され、当初は、ゲート・ソース間電圧Ｖ_ＧＳが維持される。
しかし、コンデンサＣ１が充電される時間が無くなり、時間が経過するに従い、Ｎチャネル形ＦＥＴＴ１のゲート・ソース間のリーク電流、ＮＰＮトランジスタのリーク電流等により、コンデンサＣ１が放電し、Ｎチャネル形ＦＥＴＴ１のゲート電圧Ｖ_Ｇが低下する。
【００２７】
上述の動作の間、Ｎチャネル形ＦＥＴＴ１に付加されたチャージポンプ回路は、発振回路１０からの矩形波が低電位のときは、電源電圧Ｖｃｃ、ダイオードＤ７、コンデンサＣ２、ダイオードＤ５の経路で、コンデンサＣ２が充電され、コンデンサＣ２の両端子間電圧は略Ｖｃｃになる。（このとき、Ｎチャネル形ＦＥＴＴ１のソース電圧Ｖ_Ｓ≒Ｖｃｃであるが、抵抗Ｒ５により、ダイオードＤ５のアノードは略矩形波の低電位に維持される）。
【００２８】
発振回路１０からの矩形波が高電位のときは、ダイオードＤ５がオフになるが、ダイオードＤ１のカソード電位が、コンデンサＣ１の放電によって、Ｎチャネル形ＦＥＴＴ１のゲート電圧Ｖ_Ｇと共に低下し、ダイオードＤ１のアノード電位より低下すると、コンデンサＣ２、ダイオードＤ１、抵抗Ｒ１の経路で、コンデンサＣ２の両端子間電圧がＮチャネル形ＦＥＴＴ１のゲートへ印加される。コンデンサＣ２は、上述のリーク電流により放電すると共に、コンデンサＣ１を充電する。このとき、Ｎチャネル形ＦＥＴＴ１のソース電圧Ｖ_Ｓ≒Ｖｃｃであるので、ゲートへ印加される電圧は略２Ｖｃｃである。
【００２９】
以後、リーク電流によりコンデンサＣ１が放電する電荷量と、コンデンサＣ１がコンデンサＣ２により充電される電荷量とは、ゲート電圧Ｖ_Ｇ＝Ｖｃｃ〜２Ｖｃｃの範囲内で均衡する。従って、ＰＷＭ波のデューティ比が１００％の状態が続く場合でも、Ｎチャネル形ＦＥＴＴ１のオン抵抗が増大しないゲート・ソース間電圧Ｖ_ＧＳが維持される。
Ｎチャネル形ＦＥＴＴ３に付加されたブートストラップ回路及びチャージポンプ回路の動作も同様である。
【００３０】
【発明の効果】
本発明の第１〜第３発明に係るアクチュエータ駆動回路によれば、ＰＷＭ波のデューティ比の範囲を制限する必要がなく、デューティ比制限回路が不要なアクチュエータ駆動回路を実現することができる。
【図面の簡単な説明】
【図１】第１〜３発明に係るアクチュエータ駆動回路の１実施例の要部構成を示す回路図である。
【図２】図１に示すアクチュエータ駆動回路の動作を説明するための説明図である。
【図３】図１に示すアクチュエータ駆動回路の動作を説明するための説明図である。
【図４】従来のアクチュエータ駆動回路の１例の要部構成を示す回路図である。
【図５】従来のアクチュエータ駆動回路の動作を説明するための波形図である。
【図６】従来のアクチュエータ駆動回路の１例の要部構成を示す回路図である。
【図７】従来のアクチュエータ駆動回路の１例の要部構成を示す回路図である。
【符号の説明】
１０発振回路
１１ＰＷＭ波発生回路
Ｃ１〜Ｃ４コンデンサ
Ｄ１，Ｄ３，Ｄ５〜Ｄ８ダイオード
Ｍモータ（アクチュエータ）
Ｒ１〜Ｒ６抵抗
Ｔ１〜Ｔ４Ｎチャネル形ＦＥＴ
Ｔｒ１〜Ｔｒ４ＮＰＮトランジスタ
Ｖｃｃ電源電圧[0001]
[Industrial applications]
The present invention relates to an improvement in an actuator driving circuit that performs PWM driving of an actuator such as a motor by a field effect transistor.
[0002]
[Prior art]
FIG. 4 is a circuit diagram showing a schematic configuration of an example of a conventional actuator drive circuit used in an electric power steering device. The actuator drive circuit bridges the connection point between the N-channel FETs T1 and T2 and the connection point between the N-channel FETs T3 and T4 of the bridge-connected N-channel FETs (field-effect transistors) T1 to T4. Is connected to the motor M.
The gates of the N-channel FETs T1 to T4 are supplied with the power supply voltage Vcc through the resistors R1 to R4, respectively, and are connected to the collectors of the NPN transistors Tr1 to Tr4, respectively. The emitters of the NPN transistors Tr1 to Tr4 are grounded.
[0003]
The NPN transistors Tr1 to Tr4 are supplied with a PWM signal from a PWM (pulse width modulation) wave generating circuit (not shown) to each base, and are turned on / off. When the NPN transistors Tr1 to Tr4 are turned on, the N-channel FETs whose gates are connected to their collectors are turned off, and when they are turned off, they are turned on.
As shown in FIG. 5, the bases of the NPN transistors Tr1 to Tr4 are driven by a pair of N-channel FETs T1: T4, T3: T2, which are connected in series via a motor M, in a complementary relationship as shown in FIG. As described above, a PWM signal is provided.
The power supply voltage Vcc is applied to the drains of the N-channel FETs T1 and T3 on the power supply voltage Vcc side, and the sources of the N-channel FETs T2 and T4 on the ground side are grounded.
[0004]
In such an actuator drive circuit, for example, as shown in FIG. 4, when the N-channel FETs T1 and T4 are turned on and the N-channel FETs T3 and T2 are turned off and the motor current flows as shown by the solid line, The gate voltage V _G ≒ Vcc and the source voltage V _S ≒ Vcc of the channel type FET T1, the gate-source voltage V _GS approaches 0V, the on-resistance of the N-channel type FET T1 increases, and the FET is thermally destroyed. May cause.
Therefore, conventionally, when the N-channel FETs T1 and T3 are on, respectively, as shown in FIG. 6, the N-channel FETs T1 and T3 can maintain the gate-source voltage V _GS at which the on-resistance does not increase. A bootstrap circuit is added to each of T3.
[0005]
In the bootstrap circuit added to the N-channel FET T1, a forward diode D1 is connected between the resistor R1 and the power supply voltage Vcc, and the connection point of the resistor R1 and the diode D1 and the source of the N-channel FET T1 are connected to each other. And a capacitor C1 is connected between them.
Similarly, in the bootstrap circuit added to the N-channel FET T3, a forward diode D3 is connected between the resistor R3 and the power supply voltage Vcc, and the connection point between the resistor R3 and the diode D3 is connected to the N-channel FET T3. And a capacitor C3 is connected between the source and the source.
[0006]
In the bootstrap circuit added to the N-channel FET T1, for example, as shown in FIG. 6, the N-channel FETs T3 and T2 are turned on, the N-channel FETs T1 and T4 are turned off, and the motor current changes as indicated by the solid line. Flows through the power supply voltage Vcc, the diode D1, the capacitor C1, and the source (≒ 0 V) of the N-channel type FET T1 indicated by a broken line, the capacitor C1 is charged, and the voltage between both terminals of the capacitor C1 becomes approximately Vcc. .
[0007]
Next, as shown in FIG. 7, when the N-channel FETs T3 and T2 are turned off and the N-channel FETs T1 and T4 are turned on and the motor current flows as indicated by the solid line, the source of the N-channel FET T1 is The voltage between the two terminals of the capacitor C1 (≒ Vcc) is applied through a path indicated by a broken line of the capacitor C1, the resistor R1, and the gate of the N-channel FET T1 (the NPN transistor Tr1 is off at this time). At this time, since the source voltage V _S ≒ Vcc of the N-channel FET T1, approximately 2 Vcc is applied to the gate of the N-channel FET T1, and the gate-source voltage V _GS at which the on-resistance does not increase is maintained. Is done.
The same applies to the operation of the bootstrap circuit added to the N-channel FET T3.
[0008]
[Problems to be solved by the invention]
However, when the duty ratio of the PWM wave is 100% (or 0%), the bootstrap circuit on the side of the N-channel FET that is turned on has no time to charge the capacitor. The capacitor discharges due to the leak current between the gate and the source of the FET, the leak current of the NPN transistor, and the like, the gate-source voltage V _GS decreases, and the on-resistance increases.
Therefore, conventionally, a duty ratio range limiting circuit for preventing the duty ratio of the PWM wave from becoming 100% or close to 100% is provided to limit the range of the duty ratio, and the maximum output of the actuator is limited accordingly. Problem.
The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide an actuator drive circuit that does not need to limit the range of the duty ratio of a PWM wave, and therefore does not require a duty ratio limiting circuit. .
[0009]
[Means for Solving the Problems]
The actuator drive circuit according to the first invention of the present invention turns on / off a field effect transistor with a PWM wave in order to supply power to and drive the actuator, and the first voltage maintaining circuit causes the field effect transistor to perform the electric field effect according to the PWM wave. In an actuator drive circuit that maintains a gate voltage required to turn on a transistor, the actuator drive circuit includes a capacitor, complements the first voltage maintenance circuit, and sets a gate voltage required to turn on the field-effect transistor, A second voltage maintaining circuit for maintaining the capacitor by charging and discharging; and an oscillation circuit for outputting a signal for charging and discharging the capacitor.
[0010]
The actuator drive circuit according to the second invention is characterized in that the first voltage maintenance circuit is one of a bootstrap circuit and a charge pump circuit, and the second voltage maintenance circuit is a charge pump circuit.
[0011]
An actuator drive circuit according to a third aspect of the present invention connects an actuator so as to bridge a bridge-connected field-effect transistor, and applies a PWM signal to each of the field-effect transistors provided on a power supply side of the field-effect transistors. An actuator drive circuit comprising a bootstrap circuit for maintaining a gate voltage required to turn on, and selectively turning on a pair of the field-effect transistors connected in series via the actuator by the PWM wave. A charge pump circuit that is added to each of the field effect transistors provided on the power supply side and supplements and maintains the gate voltage necessary for turning on the respective bootstrap circuits, and the charge pump circuit. And an oscillating circuit to operate. To.
[0012]
[Action]
In the actuator drive circuit according to the first aspect of the present invention, the second voltage maintenance circuit complements the first voltage maintenance circuit, and the oscillation circuit outputs a gate voltage required to turn on the field effect transistor. This is maintained by charging and discharging the capacitor with the signal. Thus, the gate voltage required to turn on the field effect transistor according to the PWM wave can be maintained regardless of the duty ratio of the PWM wave.
[0013]
In the actuator drive circuit according to the second aspect, either the bootstrap circuit or the charge pump circuit maintains a gate voltage required to turn on the field-effect transistor according to the PWM wave as in the related art, and the charge pump circuit The gate voltage required to turn on the field effect transistor is maintained regardless of the duty ratio of the PWM wave.
[0014]
In the actuator drive circuit according to the third invention, the charge pump circuit added to each of the field-effect transistors provided on the power supply side is operated by the oscillation circuit, and the gate voltage required to turn on the respective field-effect transistors. To maintain. Thus, the gate voltage required to turn on the field effect transistor provided on the power supply side according to the PWM wave is maintained regardless of the duty ratio of the PWM wave.
[0015]
【Example】
Hereinafter, the present invention will be described with reference to the drawings showing the embodiments.
FIG. 1 is a circuit diagram showing a schematic configuration of one embodiment of an actuator drive circuit according to the present invention, which is an example used for an electric power steering device. This actuator drive circuit bridges the connection point between the N-channel FETs T1 and T2 and the connection point between the N-channel FETs T3 and T4 of the bridge-connected N-channel FETs (field-effect transistors) T1 to T4. Motor M is connected as described above.
The gates of the N-channel FETs T1 to T4 are connected to the collectors of the NPN transistors Tr1 to Tr4, respectively. The emitters of the NPN transistors Tr1 to Tr4 are grounded. The power supply voltage Vcc is supplied to the gates of the N-channel type FETs T2 and T4 through the resistors R2 and R4, respectively.
[0016]
The NPN transistors Tr1 to Tr4 are supplied with a PWM signal from a PWM (pulse width modulation) wave generating circuit (not shown) to each base, and are turned on / off. When the NPN transistors Tr1 to Tr4 are turned on, the N-channel FETs whose gates are connected to their collectors are turned off, and when they are turned off, they are turned on.
As shown in FIG. 5, the bases of the NPN transistors Tr1 to Tr4 are driven by a pair of N-channel FETs T1: T4, T3: T2, which are connected in series via a motor M, in a complementary relationship as shown in FIG. As described above, a PWM signal is provided.
The power supply voltage Vcc is applied to the drains of the N-channel FETs T1 and T3 on the power supply voltage Vcc side, and the sources of the N-channel FETs T2 and T4 on the ground side are grounded.
[0017]
A bootstrap circuit (first voltage maintaining circuit) and a charge pump circuit (second voltage maintaining circuit) are added to the N-channel FETs T1 and T3 on the power supply voltage Vcc side, respectively, and are added to the N-channel FET T1. In the bootstrap circuit, the cathode of the diode D1 is connected to the other end of the resistor R1 having one side connected to the gate of the N-channel type FET T1, and the connection point between the resistor R1 and the diode D1 and the source of the N-channel type FET T1. And a capacitor C1 is connected between them.
In the charge pump circuit added to the N-channel type FET T1, a forward diode D7 is connected between the anode of the diode D1 and the power supply voltage Vcc, and the connection point between the diodes D1 and D7 and the N through a resistor R5. A capacitor C2 is connected between the source of the channel type FET T1. In this configuration, an anode of a diode D5 is connected to a connection point between the capacitor C2 and the resistor R5.
[0018]
In the bootstrap circuit added to the N-channel FET T3, the cathode of the diode D3 is connected to the other end of the resistor R3, one of which is connected to the gate of the N-channel FET T3, and the connection point between the resistor R3 and the diode D3 is N In this configuration, a capacitor C3 is connected between the source of the channel type FET T3.
In the charge pump circuit added to the N-channel type FET T3, a forward diode D8 is connected between the anode of the diode D3 and the power supply voltage Vcc, and a connection point between the diodes D3 and D8 and the N through a resistor R6. A capacitor C4 is connected between the source of the channel type FET T3. The connection point between the capacitor C4 and the resistor R6 is connected to the anode of a diode D6.
[0019]
The cathodes of the diodes D5 and D6 are commonly connected, and the connection point is connected to the output terminal of an OP amplifier constituting the oscillation circuit 10 that applies a triangular wave to the PWM wave generation circuit 11. The output terminal of the OP amplifier that constitutes the oscillation circuit 10 outputs a rectangular wave, and the inverted input terminal that is negatively fed back by a resistor and grounded via a capacitor outputs a triangular wave.
The oscillation circuit that applies a rectangular wave to the connection point between the cathodes of the diodes D5 and D6 may be different from the oscillation circuit 10 that applies a triangular wave to the PWM wave generation circuit 11.
[0020]
The operation of the actuator drive circuit having such a configuration will be described below, focusing on the N-channel FET T1.
When the duty ratio of the PWM wave is not 100% (or 0%), for example, as shown in FIG. 2, the N-channel FETs T3 and T2 are turned on, and the N-channel FETs are turned on.
When T1 and T4 are turned off and the motor current flows as shown by the solid line, the capacitor C1 is charged along the path shown by the broken line of the power supply voltage Vcc, the diode D1, the capacitor C1, and the source (≒ 0 V) of the N-channel FET T1. As a result, the voltage between both terminals of the capacitor C1 becomes substantially Vcc.
[0021]
During the operation described above, the charge pump circuit added to the N-channel type FET T1 operates such that when the rectangular wave (duty ratio is 50%) from the oscillation circuit 10 is at a low potential, the power supply voltage Vcc, the diode D7, the capacitor C2 The capacitor C2 is charged through the path of the diode D5, and the voltage between both terminals of the capacitor C2 becomes substantially Vcc.
When the rectangular wave from the oscillating circuit 10 is at a high potential, the diode D5 is turned off. However, since the anode potential of the diode D1 is maintained at approximately Vcc through the diode D7, almost no discharge occurs.
[0022]
Next, as shown in FIG. 3, when the N-channel FETs T3 and T2 are turned off and the N-channel FETs T1 and T4 are turned on and the motor current flows as indicated by the solid line, the source of the N-channel FET T1 is The voltage between the two terminals of the capacitor C1 (≒ Vcc) is applied through a path indicated by a broken line of the capacitor C1, the resistor R1, and the gate of the N-channel FET T1 (the NPN transistor Tr1 is off at this time). At this time, since the source voltage V _S ≒ Vcc of the N-channel FET T1, approximately 2 Vcc is applied to the gate of the N-channel FET T1, and the gate-source voltage V _GS at which the on-resistance does not increase is maintained. Is done.
[0023]
During the above-described operation, the charge pump circuit added to the N-channel type FET T1 uses the path of the power supply voltage Vcc, the diode D7, the capacitor C2, and the diode D5 when the rectangular wave from the oscillation circuit 10 has a low potential. The capacitor C2 is charged, and the voltage between both terminals of the capacitor C2 becomes substantially Vcc. (At this time, although the source voltage V _S ≒ Vcc of the N-channel type FET T1, the anode of the diode D5 is maintained at a substantially rectangular wave low potential by the resistor R5.)
[0024]
When the rectangular wave from the oscillating circuit 10 is at a high potential, the diode D5 is turned off, but the cathode potential of the diode D1 discharges the capacitor C1 (the leakage current between the gate and the source of the N-channel FET, the current of the NPN transistor). (E.g., leakage current) and falls below the anode potential of diode D1. The voltage across capacitor C2 is applied to the gate of N-channel FET T1 via the path of capacitor C2, diode D1, and resistor R1 (capacitor). C2 is discharged by the above-described leakage current). At this time, since the source voltage of the N-channel type FET T1 is V _S ≒ Vcc, the voltage applied to the gate is approximately 2 Vcc.
[0025]
When the duty ratio of the PWM wave is 100% (0%) or close to 100%, for example, as shown in FIG. 2, the N-channel FETs T3 and T2 are turned on, and the N-channel FETs T1 and T4 are turned off. When the motor current flows as indicated by the solid line, the operations of the bootstrap circuit and the charge pump circuit are the same as those when the duty ratio of the PWM wave is not 100%.
[0026]
Next, as shown in FIG. 3, when the N-channel FETs T3 and T2 are turned off and the N-channel FETs T1 and T4 are turned on and the motor current flows as indicated by the solid line, the source of the N-channel FET T1 is The voltage between the two terminals of the capacitor C1 (≒ Vcc) is applied through the path indicated by the broken line of the capacitor C1, the resistor R1, and the gate of the N-channel FET T1 (at this time, the NPN transistor Tr1 is off). At this time, since the source voltage of the N-channel FET T1 is V _S ≒ Vcc, a voltage of about 2 Vcc is applied to the gate of the N-channel FET T1, and the gate-source voltage V _GS is initially maintained. .
However, the time required for the capacitor C1 to be charged is lost, and as the time elapses, the capacitor C1 is discharged due to the leak current between the gate and the source of the N-channel FET T1, the leak current of the NPN transistor, etc. gate voltage _{V G} of T1 decreases.
[0027]
During the above-described operation, the charge pump circuit added to the N-channel type FET T1 uses the path of the power supply voltage Vcc, the diode D7, the capacitor C2, and the diode D5 when the rectangular wave from the oscillation circuit 10 has a low potential. The capacitor C2 is charged, and the voltage between both terminals of the capacitor C2 becomes substantially Vcc. (At this time, although the source voltage of the N-channel type FET T1 is V _S １Vcc, the anode of the diode D5 is maintained at a substantially rectangular wave low potential by the resistor R5.)
[0028]
When the rectangular wave from the oscillation circuit 10 is high potential, but the diode D5 is turned off, the cathode potential of the diode D1, the discharge of the capacitor C1, decreased with the gate voltage _{V G} of the N-channel FET T1, the diode When the voltage drops below the anode potential of D1, the voltage between both terminals of the capacitor C2 is applied to the gate of the N-channel FET T1 via the path of the capacitor C2, the diode D1, and the resistor R1. The capacitor C2 is discharged by the above-described leakage current and charges the capacitor C1. At this time, since the source voltage of the N-channel type FET T1 is V _S ≒ Vcc, the voltage applied to the gate is approximately 2 Vcc.
[0029]
Thereafter, the amount of charge the capacitor C1 is discharged by a leakage current, the amount of charge the capacitor C1 is charged by the capacitor C2, to balance within the range of the gate voltage _V G = _Vcc~2Vcc. Therefore, even when the duty ratio of the PWM wave continues at 100%, the gate-source voltage V _{GS at} which the on-resistance of the N-channel type FET T1 does not increase is maintained.
The same applies to the operation of the bootstrap circuit and the charge pump circuit added to the N-channel FET T3.
[0030]
【The invention's effect】
According to the actuator driving circuits according to the first to third aspects of the present invention, it is not necessary to limit the range of the duty ratio of the PWM wave, and it is possible to realize an actuator driving circuit that does not require a duty ratio limiting circuit.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a main part configuration of an embodiment of an actuator drive circuit according to first to third inventions.
FIG. 2 is an explanatory diagram for explaining an operation of the actuator drive circuit shown in FIG.
FIG. 3 is an explanatory diagram for explaining an operation of the actuator drive circuit shown in FIG. 1;
FIG. 4 is a circuit diagram showing a configuration of a main part of an example of a conventional actuator drive circuit.
FIG. 5 is a waveform chart for explaining the operation of a conventional actuator drive circuit.
FIG. 6 is a circuit diagram showing a main configuration of an example of a conventional actuator drive circuit.
FIG. 7 is a circuit diagram showing a configuration of a main part of an example of a conventional actuator drive circuit.
[Explanation of symbols]
10 Oscillation circuit 11 PWM wave generation circuit C1 to C4 Capacitors D1, D3, D5 to D8 Diode M Motor (actuator)
R1 to R6 Resistance T1 to T4 N-channel type FET
Tr1 to Tr4 NPN transistor Vcc power supply voltage

Claims

In order to supply power to and drive the actuator, the field effect transistor is turned on / off by a PWM wave, and a first voltage maintaining circuit maintains a gate voltage required to turn on the field effect transistor according to the PWM wave. In the actuator drive circuit,
A second voltage maintaining circuit having a capacitor, which complements the first voltage maintaining circuit and maintains a gate voltage required to turn on the field effect transistor by charging and discharging the capacitor; An oscillation circuit that outputs a signal for charging and discharging the capacitor.

2. The actuator drive circuit according to claim 1, wherein the first voltage maintenance circuit is one of a bootstrap circuit and a charge pump circuit, and the second voltage maintenance circuit is a charge pump circuit.

An actuator is connected so as to bridge the bridge-connected field-effect transistors, and a gate voltage necessary for turning on each of the field-effect transistors provided on the power supply side among the field-effect transistors according to the PWM wave is maintained. An actuator drive circuit comprising a bootstrap circuit that selectively turns on a pair of the field effect transistors connected in series via the actuator by the PWM wave.
A charge pump circuit that is added to each of the field effect transistors provided on the power supply side and complements and maintains the gate voltage required to turn on the respective bootstrap circuits; and operates the charge pump circuit. An actuator drive circuit comprising: an oscillation circuit for causing the actuator to drive.