JP4449797B2 - Electronic components - Google Patents
Electronic components Download PDFInfo
- Publication number
- JP4449797B2 JP4449797B2 JP2005084306A JP2005084306A JP4449797B2 JP 4449797 B2 JP4449797 B2 JP 4449797B2 JP 2005084306 A JP2005084306 A JP 2005084306A JP 2005084306 A JP2005084306 A JP 2005084306A JP 4449797 B2 JP4449797 B2 JP 4449797B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrode layer
- terminal
- region
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
Description
本発明は、基体と、基体の表面に形成された端子電極とを備える電子部品に関する。 The present invention relates to an electronic component including a base and terminal electrodes formed on the surface of the base.
従来におけるこの種の電子部品として、例えば特許文献1に記載された積層型圧電素子がある。この積層型圧電素子では、複数の個別電極がパターン形成された圧電体層と、コモン電極がパターン形成された圧電体層とが交互に積層され、積層方向に整列した各個別電極が、圧電体層に形成されたスルーホールを介して導電部材により接続されている。 As a conventional electronic component of this type, for example, there is a multilayer piezoelectric element described in Patent Document 1. In this stacked piezoelectric element, piezoelectric layers in which a plurality of individual electrodes are patterned and piezoelectric layers in which common electrodes are patterned are alternately stacked, and each individual electrode aligned in the stacking direction is They are connected by conductive members through through holes formed in the layers.
このような積層型圧電素子においては、最上層の圧電体層に形成された各端子電極に、駆動電源に接続するためのリード線が半田付けされる。そして、リード線を介して所定の個別電極とコモン電極との間に電圧が印加されることで、圧電体層において当該所定の個別電極に対応する活性部(圧電効果により歪みが生じる部分)が選択的に変位させられる。
ところで、上述したような積層型圧電素子等の電子部品においては、端子電極とリード線等の外部端子との接続の確実性をより一層向上させることが望まれている。そのためには、端子電極に外部端子を半田付けするための半田量を増加させればよいが、半田量を増加させると、半田が端子電極上からはみ出すおそれがある。そして、最悪の場合には、例えば、隣り合う端子電極同士が、はみ出した半田によって互いに接合し、ショートしてしまうおそれがある。 By the way, in the electronic parts such as the laminated piezoelectric element as described above, it is desired to further improve the reliability of connection between the terminal electrode and an external terminal such as a lead wire. For this purpose, the amount of solder for soldering the external terminal to the terminal electrode may be increased. However, if the amount of solder is increased, the solder may protrude from the terminal electrode. In the worst case, for example, adjacent terminal electrodes may be joined to each other by the protruding solder and short-circuited.
そこで、本発明は、このような事情に鑑みてなされたものであり、半田が端子電極上からはみ出すのを防止しつつ、端子電極にリード線等の外部端子を確実に半田付けすることができる電子部品を提供することを目的とする。 Therefore, the present invention has been made in view of such circumstances, and it is possible to reliably solder an external terminal such as a lead wire to the terminal electrode while preventing the solder from protruding from the terminal electrode. The purpose is to provide electronic components.
上記目的を達成するために、本発明に係る電子部品は、基体と、基体の表面に形成された端子電極とを備える電子部品であって、端子電極は、基体の表面から第1の高さに位置する第1の領域と、基体の表面から第1の高さより高い第2の高さに位置する第2の領域とを有することを特徴とする。 In order to achieve the above object, an electronic component according to the present invention is an electronic component comprising a base and a terminal electrode formed on the surface of the base, the terminal electrode having a first height from the surface of the base. And a second region located at a second height higher than the first height from the surface of the substrate.
この電子部品においては、端子電極にリード線等の外部端子を半田付けするに際し、基体の表面からの高さが第1の領域より高い第2の領域に外部端子を半田付けすると、溶融した半田が第1の領域に向かって流れることになる。このため、端子電極と外部端子との接続の確実性を向上させるべく、端子電極に外部端子を半田付けするための半田量を増加させても、半田が端子電極上からはみ出すようなことが防止される。従って、半田が端子電極上からはみ出すのを防止しつつ、端子電極にリード線等の外部端子を確実に半田付けすることができる。 In this electronic component, when soldering an external terminal such as a lead wire to the terminal electrode, if the external terminal is soldered to a second region whose height from the surface of the substrate is higher than the first region, the molten solder Will flow toward the first region. For this reason, in order to improve the reliability of the connection between the terminal electrode and the external terminal, even if the amount of solder for soldering the external terminal to the terminal electrode is increased, the solder does not protrude from the terminal electrode. Is done. Accordingly, it is possible to reliably solder an external terminal such as a lead wire to the terminal electrode while preventing the solder from protruding from the terminal electrode.
また、上記電子部品においては、端子電極は、基体の表面に形成された第1の電極層と、第1の電極層の表面の所定部分に形成された第2の電極層とを有し、第1の電極層の表面の露出部分は、基体の表面から第1の高さに位置する第1の領域となり、第2の電極層の表面は、基体の表面から第1の高さより高い第2の高さに位置し且つ半田により接続される外部端子が配置される第2の領域となっている。このように第1の電極層と第2の電極層とを積層することで、基体の表面から第1の高さに位置する第1の領域と、基体の表面から第1の高さより高い第2の高さに位置する第2の領域とを端子電極に容易に設けることができる。 Further, in the electronic component, the terminal electrode has a first electrode layer formed on the surface of the substrate and a second electrode layer formed on a predetermined portion of the surface of the first electrode layer, The exposed portion of the surface of the first electrode layer is a first region located at a first height from the surface of the substrate, and the surface of the second electrode layer is a first region higher than the first height from the surface of the substrate. The second region is located at the height of 2 and in which external terminals connected by solder are arranged. Thus, by laminating the first electrode layer and the second electrode layer, the first region located at the first height from the surface of the substrate and the first region higher than the first height from the surface of the substrate. The second region located at the height of 2 can be easily provided in the terminal electrode.
また、上記電子部品においては、第1の電極層は、基体に形成されたスルーホール内の導電部材に接続されており、第2の電極層は、スルーホールの開口を覆うように第1の電極層上に積層されていることが好ましい。このように第2の電極層がスルーホールの開口を覆うことで、第2の領域である第2の電極層の表面に外部端子を半田付けする際に、溶融した半田にスルーホール内の導電部材が溶け込んで(いわゆる半田食われ)、スルーホール内おける電気的な接続が切断されるのを防止することができる。 In the electronic component, the first electrode layer is connected to a conductive member in a through hole formed in the base, and the second electrode layer covers the opening of the through hole. It is preferable to be laminated on the electrode layer. Thus, when the second electrode layer covers the opening of the through hole, when the external terminal is soldered to the surface of the second electrode layer, which is the second region, the conductive material in the through hole is transferred to the molten solder. It is possible to prevent the member from melting (so-called solder erosion) and disconnecting the electrical connection in the through hole.
また、上記電子部品においては、第2の電極層はガラスフリットを含む導電性材料からなることが好ましい。これにより、第1の電極層に対する第2の電極層の食い付き性を向上させることができる。しかも、第2の電極層の表面に外部端子を半田付けする際に、溶融した半田にスルーホール内の導電部材が溶け込むのをより確実に防止することができる。 In the electronic component, the second electrode layer is preferably made of a conductive material containing glass frit. Thereby, the biting property of the second electrode layer with respect to the first electrode layer can be improved. In addition, when the external terminal is soldered to the surface of the second electrode layer, it is possible to more reliably prevent the conductive member in the through hole from being melted into the molten solder.
また、上記電子部品においては、端子電極は、所定の方向に沿って基体の表面に複数配列されており、隣り合う端子電極のうち一方の端子電極は、所定の方向と直交する方向における一端側に第2の領域を有し、他方の端子電極は、所定の方向と直交する方向における他端側に第2の領域を有することが好ましい。これにより、隣り合う端子電極のうち一方の端子電極に対しては、所定の方向と直交する方向における一端側に外部端子を半田付けし、他方の端子電極に対しては、所定の方向と直交する方向における他端側に外部端子を半田付けすることができる。このため、各端子電極に接続すべき外部端子が所定の方向において隣り合うことが回避される。従って、各端子電極に対する外部端子の接続を容易化することができると共に、隣り合う端子電極同士が半田によって接合し、ショートするのを確実に防止することができる。 In the electronic component, a plurality of terminal electrodes are arranged on the surface of the base body along a predetermined direction, and one terminal electrode of adjacent terminal electrodes is one end side in a direction orthogonal to the predetermined direction. Preferably, the other terminal electrode has a second region on the other end side in a direction orthogonal to the predetermined direction. Thereby, an external terminal is soldered to one end side in a direction orthogonal to a predetermined direction for one terminal electrode of adjacent terminal electrodes, and orthogonal to a predetermined direction for the other terminal electrode. An external terminal can be soldered to the other end side in the direction to be performed. For this reason, it is avoided that the external terminal which should be connected to each terminal electrode adjoins in a predetermined direction. Therefore, the connection of the external terminal to each terminal electrode can be facilitated, and adjacent terminal electrodes can be reliably prevented from being joined and short-circuited by solder.
また、上記電子部品においては、端子電極には、半田により外部端子が接続されていることが好ましい。この電子部品においては、上述したように、端子電極と外部端子との接続の確実性を向上させるべく、端子電極に外部端子を半田付けするための半田量を増加させても、半田が端子電極上からはみ出すようなことが防止される。従って、端子電極上からの半田のはみ出しが防止されると共に、端子電極に外部端子が確実に半田付けされる。 In the electronic component, it is preferable that an external terminal is connected to the terminal electrode by solder. In this electronic component, as described above, even if the amount of solder for soldering the external terminal to the terminal electrode is increased in order to improve the reliability of connection between the terminal electrode and the external terminal, Protruding from the top is prevented. Therefore, the solder is prevented from protruding from the terminal electrode, and the external terminal is securely soldered to the terminal electrode.
本発明によれば、半田が端子電極上からはみ出すのを防止しつつ、端子電極にリード線等の外部端子を確実に半田付けすることができる。 According to the present invention, it is possible to reliably solder an external terminal such as a lead wire to the terminal electrode while preventing the solder from protruding from the terminal electrode.
以下、本発明に係る電子部品の好適な実施形態としての積層型圧電素子について、図面を参照して詳細に説明する。なお、図面の説明において同一又は相当部分には同一符号を付し、重複する説明を省略する。 Hereinafter, a multilayer piezoelectric element as a preferred embodiment of an electronic component according to the present invention will be described in detail with reference to the drawings. In the description of the drawings, the same or corresponding parts are denoted by the same reference numerals, and redundant description is omitted.
図1に示すように、積層型圧電素子(電子部品)1は、個別電極2が形成された圧電体層3と、コモン電極4が形成された圧電体層5とが交互に積層され、更に、端子電極17,18が形成された圧電体層7が最上層に積層されることで構成されている。
As shown in FIG. 1, a multilayer piezoelectric element (electronic component) 1 includes
各圧電体層3,5,7は、チタン酸ジルコン酸鉛等のセラミックスを主成分とする材料からなり、例えば「10mm×30mm,厚さ30μm」の長方形薄板状に形成されている。また、個別電極2及びコモン電極4は、銀及びパラジウムを主成分とする導電性材料からなり、スクリーン印刷によりパターン形成されたものである。このことは、端子電極17,18を除き、以下に述べる各電極についても同様である。
Each of the
最上層の圧電体層7から数えて2層目、4層目、6層目、8層目の圧電体層3aの上面には、図2に示すように、複数の長方形状の個別電極2がマトリックス状に配置されている。各個別電極2は、その長手方向が圧電体層3aの長手方向と直交するように配置されており、隣り合う個別電極2,2は、所定の間隔をとることによって電気的な独立が達成され、且つ互いの振動による影響が防止されている。
As shown in FIG. 2, a plurality of rectangular
ここで、圧電体層3aの長手方向を行方向、当該長手方向と直交する方向を列方向とすると、個別電極2は、例えば4行75列というように配置される(明瞭化のため図面では4行20列とする)。このように、複数の個別電極2をマトリックス状に配置することで、圧電体層3aに対して効率の良い配置が可能となるため、圧電体層3aにおいて振動に寄与する活性部の面積を維持しつつ、積層型圧電素子1の小型化或いは個別電極2の高集積化を図ることができる。
Here, assuming that the longitudinal direction of the
1行目及び2行目の個別電極2は、1行目と2行目との間で対向する端部を接続端部2aとし、その接続端部2aの直下において圧電体層3aに形成されたスルーホール13内の導電部材に接続されている。同様に、3行目及び4行目の個別電極2は、3行目と4行目との間で対向する端部を接続端部2aとし、その接続端部2aの直下において圧電体層3aに形成されたスルーホール13内の導電部材に接続されている。
The
更に、圧電体層3aの上面の縁部には、上下に位置する圧電体層5のコモン電極4同士を電気的に接続するための中継電極6が形成されている。この中継電極6は、その直下において圧電体層3aに形成されたスルーホール8内の導電部材に接続されている。
Further, a
なお、最下層の圧電体層3bの上面にも、上述した2層目、4層目、6層目、8層目の圧電体層3aと同様に個別電極2がマトリックス状に配置されている。ただし、図3に示すように、最下層の圧電体層3bは、中継電極6及びスルーホール8,13が形成されていない点で圧電体層3aと異なっている。
The
また、最上層の圧電体層7から数えて3層目、5層目、7層目の圧電体層5aの上面には、図4に示すように、積層型圧電素子1の積層方向(換言すれば、積層型圧電素子1の厚さ方向、すなわち、圧電体層3,5の厚さ方向)において圧電体層3aの各接続端部2aに対向するように中継電極16が形成されている。各中継電極16は、その直下において圧電体層5に形成されたスルーホール13内の導電部材に接続されている。
Further, as shown in FIG. 4, on the upper surface of the third, fifth, and seventh
更に、圧電体層5aの上面にはコモン電極4が形成されている。このコモン電極4は、1行目及び2行目の中継電極16の集合と、3行目及び4行目の中継電極16の集合とのそれぞれを所定の間隔をとって包囲すると共に、積層方向から見て、各個別電極2の接続端部2aを除く部分と重なっている。これにより、圧電体層3,5において各個別電極2の接続端部2aを除く部分に対向する部分の全体を、振動に寄与する活性部として有効に用いることができる。また、コモン電極4は、圧電体層5aの外周部から所定の間隔をとって形成され、積層方向において圧電体層3aの中継電極6に対向するように圧電体層5に形成されたスルーホール8内の導電部材に接続されている。
Further, a
なお、9層目の圧電体層5bの上面にも、上述した3層目、5層目、7層目の圧電体層5aと同様に中継電極16及びコモン電極4が形成されている。ただし、図5に示すように、9層目の圧電体層5bは、スルーホール8が形成されていない点で圧電体層5aと異なっている。
Note that the
また、最上層の圧電体層7の上面には、図6に示すように、積層方向において圧電体層3aの各個別電極2の接続端部2aに対向するように端子電極17が形成され、積層方向において圧電体層3aの中継電極6に対向するように端子電極18が形成されている。各端子電極17は、その直下において圧電体層7に形成されたスルーホール13内の導電部材に接続され、端子電極18は、その直下において圧電体層7に形成されたスルーホール8内の導電部材に接続されている。これらの端子電極17,18には、駆動電源に接続すべく、FPC(flexible printed circuit board)等のリード線が半田付けされる。
Further, as shown in FIG. 6, a
以上のように電極パターンが形成された圧電体層3,5,7の積層によって、最上層の各端子電極17に対しては、積層方向において5つの個別電極2が中継電極16を介在させて整列し、整列した各電極2,16,17は、図7に示すように、スルーホール13内の導電部材14により電気的に接続されることになる。一方、最上層の端子電極18に対しては、積層方向において4つのコモン電極4が中継電極6を介在させて整列し、整列した各電極4,6,18は、スルーホール8内の導電部材14により電気的に接続されることになる。
By stacking the
なお、積層方向において隣り合うスルーホール13,13を、互いの中心軸がずれるように各圧電体層3,5,7に形成することで、スルーホール13内の導電部材14による電気的な接続をより確実化することができる。このことは、積層方向において隣り合うスルーホール8,8についても同様である。
The through-
このような積層型圧電素子1における電気的接続により、所定の端子電極17と端子電極18との間に電圧を印加すると、当該所定の端子電極17下に整列する個別電極2とコモン電極4との間に電圧が印加されることになる。これにより、圧電体層3,5においては、図7に示すように、個別電極2とコモン電極4とで挟まれる部分に電界Eが生じ、当該部分が活性部Aとして変位することになる。従って、電圧を印加する端子電極17を選択することで、マトリックス状に配置された各個別電極2に対応する活性部Aのうち、選択した端子電極17下に整列する活性部Aを積層方向に変位させることができる。このような積層型圧電素子1は、マイクロポンプの弁制御等、微小変位を必要とする種々の装置の駆動源に適用される。
When a voltage is applied between the predetermined
次に、上述した端子電極17について、図8及び図9を参照してより詳細に説明する。図8は、積層型圧電素子1の拡大部分平面図であり、図9は、図8に示すIX−IX線に沿っての拡大部分断面図である。
Next, the
図8及び図9に示すように、端子電極17は、圧電体層(基体)7の表面7aに形成された長方形状の第1の電極層21と、この第1の電極層21の表面21aの所定部分(積層方向においてスルーホール13と対向する部分)に形成された長方形状の第2の電極層23とを有している。第1の電極層21は、銀及びパラジウムを主成分とする導電性材料からなり、圧電体層7に形成されたスルーホール13内の導電部材14に接続されている。また、第2の電極層23は、銀を主成分とする導電性材料からなり、スルーホール13の開口を覆うように第1の電極層21上に積層されている。
As shown in FIGS. 8 and 9, the
これにより、端子電極17は、圧電体層7の表面7aから第1の高さに位置する第1の領域R1と、圧電体層7の表面7aから第1の高さより高い第2の高さに位置する第2の領域R2とを有することになる。つまり、第1の電極層21の表面21aの露出部分(表面21aのうち、第2の電極層23が形成された所定部分以外の部分)が第1の領域R1であり、第2の電極層23の表面23aが第2の領域R2である。
Accordingly, the
以上のように、積層型圧電素子1においては、図9に示すように、端子電極17にリード線(外部端子)24を半田付けするに際し、圧電体層7の表面7aからの高さが第1の領域R1より高い第2の領域R2にリード線24を配置することができる。こうすると、半田付けの際に溶融した半田25が第2の領域R2から第1の領域R1に向かって流れ易くなる。このため、端子電極17とリード線24との接続の確実性を向上させるべく、端子電極17にリード線24を半田付けするための半田量を増加させても、半田25が端子電極17上からはみ出すようなことが防止される。従って、半田25が端子電極17上からはみ出すのを防止しつつ、端子電極17にリード線24を確実に半田付けすることができる。
As described above, in the multilayer piezoelectric element 1, as shown in FIG. 9, when the lead wire (external terminal) 24 is soldered to the
なお、第1の電極層21は、銀及びパラジウムを主成分とする導電性材料からなるものであったが、第1の電極層21は、パラジウムを含有していれば、他の導電性材料からなるものであってもよい。第1の電極層21がパラジウムを含有していると、第1の電極層21が薄膜であっても、いわゆる半田食われが生じ難くなるからである。具体的には、第1の電極層21は、金属元素の合計重量を基準として、パラジウムを3重量%以上含有していることが好ましく、パラジウムを5重量%以上含有していることがより好ましい。パラジウムを3重量%以上含有していないと、いわゆる半田食われが生じ易くなり、溶融した半田25が第1の領域R1全体に的確に流れないおそれがあるからである。そして、上述したように、第2の電極層23が、銀を主成分とする導電性材料からなるものである場合には、第1の電極層21は、銀及びパラジウムを主成分とする導電性材料からなるものであることが好ましいが、第1の電極層21は、金及びパラジウムを主成分とする導電性材料からなるものや、金、白金及びパラジウムを主成分とする導電性材料からなるもの等であってもよい。
The
また、第1の領域R1の第1の高さは3μm以下であることが好ましく、2μm以下であることがより好ましい。第1の高さが3μmを超えると、溶融した半田25が不必要な方向に流れ易くなるからである。更に、第1の領域R1の第1の高さと第2の領域R2の第2の高さとの差は、5μm〜20μmであることが好ましく、7μm〜15μmであることがより好ましい。第1の高さと第2の高さとの差が5μm未満になると、溶融した半田25が第2の領域R2から第1の領域R1に向かって流れ難くなるからであり、第1の高さと第2の高さとの差が20μmを超えると、溶融した半田25が流れる方向の制御が困難になるからである。ここで、第1の高さ及び第2の高さは、第1の領域R1内及び第2の領域R2内において最も高い点を基準とした場合(表面粗さも考慮)の高さである。
Further, the first height of the first region R1 is preferably 3 μm or less, and more preferably 2 μm or less. This is because when the first height exceeds 3 μm, the melted
また、積層型圧電素子1においては、第1の電極層21と第2の電極層23との積層により端子電極17を構成することで、圧電体層7の表面7aから第1の高さに位置する第1の領域R1と、圧電体層7の表面7aから第1の高さより高い第2の高さに位置する第2の領域R2とを端子電極17に容易に設けることができる。
In the multilayer piezoelectric element 1, the
更に、積層型圧電素子1においては、第1の電極層21上で第2の電極層23がスルーホール13の開口を覆っているため、第2の領域R2である第2の電極層23の表面23aにリード線24を半田付けする際に、溶融した半田にスルーホール13内の導電部材14が溶け込んで、スルーホール13内おける電気的な接続が切断されるのを防止することができる。
Furthermore, in the multilayer piezoelectric element 1, since the
なお、第2の電極層23を構成する導電性材料には、ガラスフリットを含ませることが好ましい。これは、第1の電極層21に対する第2の電極層23の食い付き性を向上させることができると共に、第2の電極層23の表面23aにリード線24を半田付けする際に、溶融した半田にスルーホール13内の導電部材14が溶け込むのをより確実に防止することができるからである。
The conductive material constituting the
また、第2の領域R2の幅は、第1の領域R1の幅と略同一であることが好ましいが、第1の領域R1の幅の1/4程度以上であれば、それであってもよい。更に、第2の領域R2の面積は、第1の領域R1の面積の15%〜60%であることが好ましく、20%〜50%であることがより好ましい。 Further, the width of the second region R2 is preferably substantially the same as the width of the first region R1, but may be as long as it is about 1/4 or more of the width of the first region R1. . Furthermore, the area of the second region R2 is preferably 15% to 60%, more preferably 20% to 50% of the area of the first region R1.
ところで、端子電極18にも、上述した端子電極17と同様の構成が採用されるため、端子電極18においても端子電極17と同様の作用効果が奏される。
By the way, since the same structure as the
ここで、圧電体層7の長手方向を行方向、当該長手方向と直交する方向を列方向とすると、図6に示すように、端子電極17は、積層方向において圧電体層3aの各個別電極2の接続端部2aに対向するため、例えば4行75列というように圧電体層7の表面7aに配置されることになる(明瞭化のため図面では4行20列とする)。長方形状に形成された各端子電極17は、その長手方向が列方向と一致するように配置されている。
Here, assuming that the longitudinal direction of the
行方向に沿って圧電体層7の表面7aに配列された各端子電極17の直下に形成されたスルーホール13は、行方向において千鳥状に配列されている。そして、第2の電極層23は、スルーホール13の開口を覆うように第1の電極層21上に積層される。これらにより、図8に示すように、1行目〜4行目の各行では、行方向において隣り合う端子電極17,17のうち一方の端子電極17は、その長手方向における一端側に第2の領域R2を有し、他方の端子電極17は、その長手方向における他端側に第2の領域R2を有することになる。
The through holes 13 formed immediately below the respective
従って、隣り合う端子電極17,17のうち一方の端子電極17に対しては、その長手方向における一端側にリード線24を半田付けし、他方の端子電極17に対しては、その長手方向における他端側にリード線24を半田付けすることができる。このため、各端子電極17に接続すべきリード線24が行方向において隣り合うことが回避される。よって、各端子電極17に対するリード線24の接続を容易化することができると共に、隣り合う端子電極17同士が半田によって接合し、ショートするのを確実に防止することができる。
Therefore, the
なお、端子電極17は、その配列方向(すなわち、行方向)と直交する方向(すなわち、列方向)を長手方向とする長方形状に形成されていることから、列方向における第1の領域R1の長さを、列方向における第2の領域R2の長さ以上とすることができる。これにより、半田付けの際に溶融した半田25が流れる領域(すなわち、第1の領域R1)を広く確保することができ、半田25が端子電極17上からはみ出すのをより確実に防止することが可能になる。更に、隣り合う端子電極17,17の形成間隔を狭くしても、当該隣り合う端子電極17,17のそれぞれにおいてリード線24が半田付けされる第2の領域R2,R2間の距離が長くなるため、当該隣り合う端子電極17,17間における半田25の互いの接合をより確実に防止することが可能になる。
The
次に、上述した積層型圧電素子1の作製手順について説明する。まず、チタン酸ジルコン酸鉛等を主成分とする圧電セラミックス材料に有機バインダ・有機溶剤等を混合して基体ペーストを作製し、この基体ペーストを用いて各圧電体層3,5,7となるグリーンシートを成形する。また、所定比率の銀とパラジウムとからなる金属材料に有機バインダ・有機溶剤等を混合して導電ペーストを作製する。
Next, a manufacturing procedure of the multilayer piezoelectric element 1 described above will be described. First, a base paste is prepared by mixing a piezoelectric ceramic material mainly composed of lead zirconate titanate and the like with an organic binder, an organic solvent, and the like, and each of the
続いて、各圧電体層3,5,7となるグリーンシートの所定の位置にレーザ光を照射してスルーホール8,13を形成する。そして、スルーホール8,13内に対して、導電ペーストを用いて充填スクリーン印刷を行い、導電部材14を形成する。その後、各圧電体層3,5となるグリーンシートに対しては、導電ペーストを用いてスクリーン印刷を行い、各電極2,4,6,16を形成する。また、最上層の圧電体層7となるグリーンシートに対しては、導電ペーストを用いてスクリーン印刷を行い、下地電極として第1の電極層21を形成する。
Subsequently, the through
続いて、電極パターンが形成されたグリーンシートを上述の順序で積層し、積層方向にプレスを行って積層体グリーンを作製する。この積層体グリーンを脱脂・焼成した後、圧電体層7となる焼結シートに対して銀の焼付電極を施し、第2の電極層23を形成する。その後、分極処理を行って積層型圧電素子1を完成させる。
Subsequently, the green sheets on which the electrode patterns are formed are laminated in the above-described order, and pressed in the laminating direction to produce a laminate green. After degreasing and firing the laminate green, a silver baking electrode is applied to the sintered sheet to be the
なお、第2の電極層23の材料として銀を用いたのは、リード線24を半田付けするに際し半田25を乗せ易くするためである。また、第2の電極層23の材料として金や銅等を用いてもよい。更に、第2の電極層23の形成方法としてスパッタリングや無電界メッキ法等を採用してもよい。
The reason why silver is used as the material of the
本発明は、上述した実施形態に限定されるものではない。例えば、上記実施形態では、第1の電極層21と第2の電極層23とが積層されて端子電極17が構成されていたが、端子電極17は、圧電体層7の表面7aから第1の高さに位置する第1の領域R1と、圧電体層7の表面7aから第1の高さより高い第2の高さに位置する第2の領域R2とを有するものであれば、一層の電極層から構成されていてもよい。なお、この場合にも、いわゆる半田食われ抑制の観点から、端子電極17は、パラジウムを含有する導電性材料からなるものであることが好ましい。
The present invention is not limited to the embodiment described above. For example, in the embodiment described above, the
また、上記実施形態では、いわゆる半田食われを防止すべく、第2の電極層23がスルーホール13の開口を覆うように第1の電極層21上に積層されていたが、半田25が端子電極17上からはみ出すのを防止しつつ、端子電極17にリード線24を確実に半田付けするためには、必ずしも、第1の電極層21上において第2の電極層23がスルーホール13の開口を覆っていなくてもよい。
In the above embodiment, the
また、上記実施形態では、端子電極17を形成するために、且つ個別電極2等の内部電極を保護するために、最上層に圧電体層7を設けていたが、端子電極17の形成においてスペース上及び機能上の問題がなければ、最上層に圧電体層7を設けることなく、個別電極2等の内部電極が形成された圧電体層3に、第1の領域R1及び第2の領域R2を有する端子電極17を形成してもよい。
In the above embodiment, the
更に、本発明は、積層型圧電素子1に限らず、基体と、基体の表面に形成された端子電極とを備える種々の電子部品に適用可能である。 Further, the present invention is not limited to the multilayer piezoelectric element 1 and can be applied to various electronic components including a base and terminal electrodes formed on the surface of the base.
1…積層型圧電素子(電子部品)、7…圧電体層(基体)、13…スルーホール、14…導電部材、17…端子電極、21…第1の電極層、23…第2の電極層、24…リード線(外部端子)、25…半田、R1…第1の領域、R2…第2の領域。 DESCRIPTION OF SYMBOLS 1 ... Laminated piezoelectric element (electronic component), 7 ... Piezoelectric layer (base | substrate), 13 ... Through hole, 14 ... Conductive member, 17 ... Terminal electrode, 21 ... 1st electrode layer, 23 ... 2nd electrode layer , 24 ... lead wire (external terminal), 25 ... solder, R1 ... first region, R2 ... second region.
Claims (5)
前記端子電極は、前記基体の表面に形成された第1の電極層と、前記第1の電極層の表面の所定部分に形成された第2の電極層とを有し、
前記第1の電極層の表面の露出部分は、前記基体の表面から第1の高さに位置する第1の領域となり、前記第2の電極層の表面は、前記基体の表面から前記第1の高さより高い第2の高さに位置し且つ半田により接続される外部端子が配置される第2の領域となっており、
前記端子電極は、所定の方向に沿って前記基体の表面に複数配列され、
前記第2の電極層は、前記所定の方向と直交する方向における前記第1の電極層の端部に位置しており、前記所定の方向における前記第2の電極層の幅は、前記所定の方向における前記第1の電極層の幅と略同一となっていることを特徴とする電子部品。 An electronic component comprising a base and a terminal electrode formed on the surface of the base,
The terminal electrode has a first electrode layer formed on the surface of the substrate and a second electrode layer formed on a predetermined portion of the surface of the first electrode layer,
The exposed portion of the surface of the first electrode layer becomes a first region located at a first height from the surface of the base, and the surface of the second electrode layer extends from the surface of the base. The second region is located at a second height higher than the height of the external terminal and is connected to the external terminals connected by solder.
A plurality of the terminal electrodes are arranged on the surface of the base body along a predetermined direction,
The second electrode layer is located at an end portion of the first electrode layer in a direction orthogonal to the predetermined direction, and the width of the second electrode layer in the predetermined direction is electronic component characterized that you have become substantially the same as the width of the first electrode layer in the direction.
前記第2の電極層は、前記スルーホールの開口を覆うように前記第1の電極層上に積層されていることを特徴とする請求項1記載の電子部品。 The first electrode layer is connected to a conductive member in a through hole formed in the base body,
The second electrode layer, the electronic component according to claim 1, characterized in that it is laminated on the first electrode layer so as to cover the opening of the through hole.
Wherein the terminal electrode, the one electronic component of one claim of claims 1-4 in which the external terminal is characterized in that it is connected by solder.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005084306A JP4449797B2 (en) | 2004-04-26 | 2005-03-23 | Electronic components |
US11/109,619 US7525240B2 (en) | 2004-04-26 | 2005-04-20 | Electronic component |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004130144 | 2004-04-26 | ||
JP2005084306A JP4449797B2 (en) | 2004-04-26 | 2005-03-23 | Electronic components |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005340778A JP2005340778A (en) | 2005-12-08 |
JP4449797B2 true JP4449797B2 (en) | 2010-04-14 |
Family
ID=35493936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005084306A Active JP4449797B2 (en) | 2004-04-26 | 2005-03-23 | Electronic components |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4449797B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6708961B2 (en) * | 2016-07-07 | 2020-06-10 | Tdk株式会社 | Piezoelectric element |
US10707404B2 (en) | 2016-07-07 | 2020-07-07 | Tdk Corporation | Piezoelectric element |
-
2005
- 2005-03-23 JP JP2005084306A patent/JP4449797B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2005340778A (en) | 2005-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7525240B2 (en) | Electronic component | |
JP4449797B2 (en) | Electronic components | |
JP4057520B2 (en) | Electronic components | |
JP4343552B2 (en) | Multilayer piezoelectric element | |
JP5076312B2 (en) | Multilayer piezoelectric element | |
JP4506172B2 (en) | Multilayer piezoelectric element | |
JP4358087B2 (en) | Multilayer ceramic element | |
JP2004266154A (en) | Stacked piezoelectric element | |
JP5087822B2 (en) | Piezoelectric element | |
JP4238226B2 (en) | Multilayer piezoelectric element | |
JP4586352B2 (en) | Multilayer piezoelectric element | |
JP4220440B2 (en) | Ceramic element | |
US7176384B2 (en) | Electronic component | |
JP4529427B2 (en) | Multilayer piezoelectric element | |
JP4373896B2 (en) | Multilayer ceramic element | |
JP4373942B2 (en) | Manufacturing method of electronic parts | |
JP4247179B2 (en) | Multilayer ceramic element | |
JP4262147B2 (en) | Electronic component and electronic component fixing method | |
JP5066785B2 (en) | Piezoelectric element | |
JP4283751B2 (en) | Electronic component manufacturing method and electronic component | |
JP2005340302A (en) | Multilayer ceramic element and its manufacturing process | |
JP2006128467A (en) | Laminated ceramic element | |
JP6003313B2 (en) | Piezoelectric element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090123 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4449797 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140205 Year of fee payment: 4 |