JP4373942B2 - Manufacturing method of electronic parts - Google Patents
Manufacturing method of electronic parts Download PDFInfo
- Publication number
- JP4373942B2 JP4373942B2 JP2005053933A JP2005053933A JP4373942B2 JP 4373942 B2 JP4373942 B2 JP 4373942B2 JP 2005053933 A JP2005053933 A JP 2005053933A JP 2005053933 A JP2005053933 A JP 2005053933A JP 4373942 B2 JP4373942 B2 JP 4373942B2
- Authority
- JP
- Japan
- Prior art keywords
- external electrode
- electrode
- groove
- external
- element body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
Description
本発明は、素体の表面に外部電極が設けられた電子部品の製造方法に関する。
The present invention relates to a method for manufacturing an electronic component in which external electrodes are provided on the surface of an element body.
従来におけるこの種の電子部品として、特許文献1に記載された積層型圧電アクチュエータがある。この積層型圧電アクチュエータにおいては、複数の圧電体層と複数の内部電極とが交互に積層された部分を有する積層体の表面に、積層体に形成された溝により隔てられた一対の外部電極が設けられている。
しかしながら、上述した積層型圧電アクチュエータにあっては、例えば、一対の外部電極間に電位差を与えるために、一対の外部電極にFPC(フレキシブルプリント基板)等の外部回路を半田付けすると、流れ出した半田によって一対の外部電極同士が接続されて、短絡するおそれがある。 However, in the above-described multilayer piezoelectric actuator, for example, when an external circuit such as an FPC (flexible printed circuit board) is soldered to the pair of external electrodes in order to give a potential difference between the pair of external electrodes, The pair of external electrodes are connected to each other, which may cause a short circuit.
そこで、本発明は、このような事情に鑑みてなされたものであり、素体の表面に設けられた第1の外部電極及び第2の外部電極にFPC等の外部回路を半田付けするに際し、半田によって第1の外部電極と第2の外部電極とが接続されるのを防止し得る電子部品を製造することができる電子部品の製造方法を提供することを目的とする。
Therefore, the present invention has been made in view of such circumstances, and when soldering an external circuit such as an FPC to the first external electrode and the second external electrode provided on the surface of the element body, It is an object of the present invention to provide an electronic component manufacturing method capable of manufacturing an electronic component capable of preventing the first external electrode and the second external electrode from being connected by solder.
上記目的を達成するために、本発明に係る電子部品の製造方法は、素体と、素体の表面に設けられ、共通電極の端子電極として使用されるための第1の外部電極と、素体の表面に設けられ、個別電極の端子電極として使用されるための第2の外部電極と、を備える電子部品の製造方法であって、素体の表面に外部電極を形成する工程と、レーザ光の照射により、外部電極を分断して第1の外部電極及び第2の外部電極を形成すると共に、第1の外部電極と第2の外部電極とを隔てる溝、並びに第1の外部電極の溝側の縁部及び第2の外部電極の溝側の縁部に沿った凸部を素体に形成する工程と、を含むことを特徴とする。
In order to achieve the above object, an electronic component manufacturing method according to the present invention includes an element body, a first external electrode provided on a surface of the element body and used as a terminal electrode of a common electrode , A method of manufacturing an electronic component comprising: a second external electrode provided on the surface of the body and used as a terminal electrode of the individual electrode, the step of forming the external electrode on the surface of the element body; and a laser By irradiating with light, the external electrode is divided to form the first external electrode and the second external electrode, the groove separating the first external electrode and the second external electrode, and the first external electrode Forming a protrusion along the groove-side edge and the groove-side edge of the second external electrode on the element body .
本発明に係る電子部品の製造方法によって製造された電子部品においては、第1の外部電極と第2の外部電極とを隔てる溝が素体に形成されており、しかも、第1の外部電極の溝側の縁部及び第2の外部電極の溝側の縁部の少なくとも一方の縁部に沿って凸部が形成されている。これにより、第1の外部電極及び第2の外部電極にFPC等の外部回路を半田付けする際には、凸部が溶融した半田を堰き止め、溝が溶融した半田の半田溜まりとなる。従って、本発明に係る電子部品の製造方法によって製造された電子部品によれば、素体の表面に設けられた第1の外部電極及び第2の外部電極にFPC等の外部回路を半田付けするに際し、半田によって第1の外部電極と第2の外部電極とが接続されるのを防止することができる。
In the electronic component manufactured by the method of manufacturing an electronic component according to the present invention, a groove separating the first external electrode and the second external electrode is formed in the element body, and the first external electrode A convex portion is formed along at least one edge of the groove-side edge and the groove-side edge of the second external electrode. Accordingly, when an external circuit such as an FPC is soldered to the first external electrode and the second external electrode, the solder in which the convex portion is melted is blocked and the groove is a solder pool of the molten solder. Therefore, according to the electronic component manufactured by the method of manufacturing an electronic component according to the present invention, an external circuit such as an FPC is soldered to the first external electrode and the second external electrode provided on the surface of the element body. At this time, it is possible to prevent the first external electrode and the second external electrode from being connected by solder.
また、凸部は、第1及び第2の外部電極に比べ、半田濡れ性の低い材料により形成されることになるので、第1の外部電極及び第2の外部電極にFPC等の外部回路を半田付けする際に、凸部によって、溶融した半田が確実に堰き止められることになる。
Further, the convex portions as compared with the first and second external electrodes, since the Rukoto formed by a material having a low solder wettability, an external circuit such as an FPC to the first external electrodes and second external electrodes When soldering, the molten solder is reliably dammed by the convex portion.
また、凸部は、素体と一体的に形成されることになるので、凸部が素体から脱落し難くなる。
Further, the convex portions, since the Rukoto the body integrally formed with the convex portion is less likely to fall off from the element body.
また、溝は、レーザ光の照射により形成されるので、微小な溝の形成が可能となり、電子部品を小型化することができる。更に、レーザ光の照射により素体に溝を形成することで、溝の両縁部に沿って凸部を同時に形成することができる。
The groove is Runode formed by laser light irradiation, it is possible to form a fine groove, the electronic component can be miniaturized. Furthermore, by forming grooves in the element body by laser light irradiation, convex portions can be formed simultaneously along both edges of the grooves.
本発明に係る電子部品の製造方法によれば、素体の表面に設けられた第1の外部電極及び第2の外部電極にFPC等の外部回路を半田付けするに際し、半田によって第1の外部電極と第2の外部電極とが接続されるのを防止し得る電子部品を製造することができる。 According to the electronic component manufacturing method of the present invention, when an external circuit such as an FPC is soldered to the first external electrode and the second external electrode provided on the surface of the element body, the first external electrode is soldered. An electronic component that can prevent the electrode and the second external electrode from being connected can be manufactured .
以下、本発明に係る電子部品の好適な実施形態である積層型圧電素子について、図面を参照して詳細に説明する。なお、各図において同一又は相当部分には同一符号を付し、重複する説明を省略する。 Hereinafter, a multilayer piezoelectric element which is a preferred embodiment of an electronic component according to the present invention will be described in detail with reference to the drawings. In addition, in each figure, the same code | symbol is attached | subjected to the same or an equivalent part, and the overlapping description is abbreviate | omitted.
図1及び図2に示されるように、積層型圧電素子1は、略直方体形状の素体2を備えている。この素体2は、内部電極4が形成された複数の圧電体層5と、内部電極6が形成された複数の圧電体層7とが交互に積層され、更に、複数の圧電体層9が素体2の積層方向(以下、単に「積層方向」という)における両側に積層されることで構成されており、積層方向と平行で且つ対向する側面2a及び側面2bを有している。なお、各内部電極4,6は、銀及びパラジウムを主成分とする導電材料からなり、各圧電体層5,7,9は、チタン酸ジルコン酸鉛を主成分とする圧電セラミックス材料からなる。
As shown in FIGS. 1 and 2, the multilayer
各圧電体層5上においては、内部電極4の側面2a側の縁部は側面2aに達しておらず、内部電極4の側面2b側の縁部は側面2bに達している。一方、各圧電体層7上においては、内部電極6の側面2a側の縁部は側面2aに達しており、内部電極6の側面2b側の縁部は側面2bに達していない。
On each
また、素体2の側面2aには、積層方向と直交する方向に沿って延びる溝11が形成されている。この溝11は、側面2aにおいて、積層方向に沿って並設された内部電極6の集合と、積層方向における素体2の一端面である底面2cとの間に位置している。
Further, a
溝11により仕切られた側面2aの底面2c側の部分、底面2c及び側面2bには、外部電極(第1の外部電極)12が一体的に形成されており、溝11により仕切られた側面2aの底面2cと反対側の部分には、外部電極(第2の外部電極)13が形成されている。つまり、外部電極12と外部電極13とは、溝11によって隔てられている。そして、外部電極12は、側面2bにおいて内部電極4の側面2b側の縁部と接続されており、外部電極13は、側面2aにおいて内部電極6の側面2a側の縁部と接続されている。なお、外部電極12,13は、Cr、Cu、Ni、Au、Ag又はCu−Ni合金からなる。
An external electrode (first external electrode) 12 is integrally formed on the
更に、溝11の両縁部には、図3に示されるように、外部電極12の溝11側の縁部12a及び外部電極13の溝11側の縁部13aのそれぞれに沿って凸部14及び凸部15が形成されている。凸部14は圧電体層9と一体的に形成されており、凸部15は圧電体層7と一体的に形成されている。
Further, as shown in FIG. 3,
以上のように構成された積層型圧電素子1は、図4に示されるように、溝11と直交する方向に延びる溝21により素体2が複数のアクチュエータ部22に分割されて、内部電極4及び内部電極6のそれぞれが共通電極23及び個別電極24とされることで、圧電アクチュエータ20として用いられる。なお、溝21の底面は、外部電極12の縁部12aに沿って形成された凸部14に達している。つまり、凸部14は、溝21によって分割されている。
In the multilayer
このように構成された圧電アクチュエータ20は、種々の装置において素体2の底面2c側の端面が所定の部位に固定された状態で使用される。このとき、図5に示されるように、素体2の側面2a側の端面には、外部回路としてFPC26が取り付けられる。具体的には、素体2の側面2a側の端面において、外部電極12及び外部電極13のそれぞれがFPC26の所定の電極に半田27によって接続される。
The
そして、外部電極12を介した例えばグランドへの接続により所定の電位に維持される共通電極23と、任意のアクチュエータ部22の個別電極24との間に、外部電極12、及びアクチュエータ部22毎に分割された外部電極13を端子電極として電位差が与えられることで、当該アクチュエータ部22が変位させられる。
For each
次に、積層型圧電素子1の製造方法について説明する。
Next, a method for manufacturing the multilayer
まず、チタン酸ジルコン酸鉛を主成分とする圧電セラミックス材料に有機バインダや有機溶剤等を混合して基体ペーストを作製し、その基体ペーストを用いて、圧電体層5,7,9となるグリーンシートをドクターブレード法により成形する。また、所定比率の銀とパラジウムとからなる金属材料に有機バインダや有機溶剤等を混合して電極パターン形成用の導電ペーストを作製する。
First, a base paste is prepared by mixing a piezoelectric ceramic material mainly composed of lead zirconate titanate with an organic binder, an organic solvent or the like, and the base paste is used to form a green body that becomes the
続いて、その導電ペーストを用いて、内部電極4に対応する電極パターン、及び内部電極6に対応する電極パターンのそれぞれを別々のグリーンシート上にスクリーン印刷法により形成する。そして、内部電極4に対応する電極パターンが形成されたグリーンシート、内部電極6に対応する電極パターンが形成されたグリーンシート、及び圧電体層9となるグリーンシートを上述した順序で積層して、積層体グリーンを作製する。
Subsequently, using the conductive paste, an electrode pattern corresponding to the
続いて、その積層体グリーンを所定の温度(例えば、60℃程度)で加熱しながら、その積層方向に所定の圧力(例えば、100MPa程度)でプレスした後、積層体グリーンを所定の大きさに切断する。そして、その積層体グリーンを所定の温度(例えば、400℃程度)で脱脂した後、所定の温度(例えば、1100℃程度)で所定の時間(例えば、2時間程度)焼成して、素体2となる積層体を得る。 Subsequently, while the laminate green is heated at a predetermined temperature (for example, about 60 ° C.) and pressed in the stacking direction at a predetermined pressure (for example, about 100 MPa), the laminate green is brought to a predetermined size. Disconnect. The laminate green is degreased at a predetermined temperature (for example, about 400 ° C.), and then fired at a predetermined temperature (for example, about 1100 ° C.) for a predetermined time (for example, about 2 hours). To obtain a laminate.
続いて、その積層体において素体2の側面2a,2b及び底面2cのそれぞれに対応する端面に、Cr、Cu、Ni、Au、Ag又はCu−Ni合金からなる外部電極を薄膜形成法(スパッタリング法や真空蒸着法等)により形成する。また、外部電極は、Ag又はAuペーストを印刷、焼き付けして形成してもよい。そして、積層体において素体2の側面2aに対応する端面にレーザ光を照射し、積層方向と直交する方向に沿ってレーザ光を走査させることにより、外部電極を分断して外部電極12,13を形成すると共に溝11を形成する。このように、レーザ光の照射により溝11を形成することで、溝11の両縁部が盛り上がるため、溝11の両縁部に沿って凸部14,15を同時に形成することができる。
Subsequently, external electrodes made of Cr, Cu, Ni, Au, Ag, or Cu—Ni alloy are formed on the end faces corresponding to the
続いて、外部電極12,13が形成された積層体に対し、分極処理(例えば、温度120℃の環境下で、強度が2kV/mmになるように3分間にわたって電界を印加する)を施して、積層型圧電素子1を得る。
Subsequently, the laminated body on which the
以上説明したように、積層型圧電素子1においては、外部電極12と外部電極13とを隔てる溝11が素体2に形成されており、しかも、外部電極12の溝11側の縁部12a及び外部電極13の溝11側の縁部13aのそれぞれに沿って凸部14及び凸部15が形成されている。これにより、図5に示されるように、素体2の側面2aにおいて外部電極12及び外部電極13にFPC26を半田付けする際には、各凸部14,15が溶融した半田27を堰き止め、溝11が溶融した半田27の半田溜まりとなる。従って、この積層型圧電素子1によれば、外部電極12及び外部電極13にFPC26を半田付けするに際し、半田27によって外部電極12と外部電極13とが接続されるのを防止することができる。
As described above, in the multilayer
また、各凸部14,15は、チタン酸ジルコン酸鉛を主成分とする圧電セラミックス材料からなり、各外部電極12,13は、Cr、Cu、Ni、Au、Ag又はCu−Ni合金からなる。このように、各凸部14,15は、各外部電極12,13に比べ、半田濡れ性の低い材料により形成されているため、外部電極12及び外部電極13にFPC26を半田付けする際に、各凸部14,15によって、溶融した半田27が確実に堰き止められることになる。
Moreover, each
また、各凸部14,15は圧電体層7,9と一体的に形成されているため、各凸部14,15が素体2から脱落し難くなる。
In addition, since the
本発明は、上述した実施形態に限定されるものではない。 The present invention is not limited to the embodiment described above.
例えば、上記実施形態では、各凸部14,15は圧電体層7,9と一体的に形成されていたが、凸部14及び凸部15のそれぞれは、図6に示されるように、外部電極12の縁部12a及び外部電極13の縁部13aに沿って外部電極12上及び外部電極13上に形成されていてもよい。この場合、凸部14及び凸部15は、例えば、ソルダレジストや樹脂により形成される。
For example, in the above-described embodiment, each of the
また、上記実施形態では、外部電極12の縁部12a及び外部電極13の縁部13aのそれぞれに沿って凸部14及び凸部15が形成されていたが、図7に示されるように、外部電極12の縁部12a及び外部電極13の縁部13aの少なくとも一方の縁部に沿って凸部14又は凸部15が形成されていてもよい。
Moreover, in the said embodiment, although the
また、上記実施形態では、素体2に対するレーザ光の照射により溝11を形成したが、切削等により溝11を形成してもよい。
Moreover, in the said embodiment, although the groove |
1…積層型圧電素子(電子部品)、2…素体、11…溝、12…外部電極(第1の外部電極)、12a…縁部、13…外部電極(第2の外部電極)、13a…縁部、14,15…凸部。
DESCRIPTION OF
Claims (1)
前記素体の表面に外部電極を形成する工程と、
レーザ光の照射により、前記外部電極を分断して前記第1の外部電極及び前記第2の外部電極を形成すると共に、前記第1の外部電極と第2の外部電極とを隔てる溝、並びに前記第1の外部電極の前記溝側の縁部及び前記第2の外部電極の前記溝側の縁部に沿った凸部を前記素体に形成する工程と、を含むことを特徴とする電子部品の製造方法。
An element body, a first external electrode provided on a surface of the element body and used as a terminal electrode of a common electrode; and provided on a surface of the element body and used as a terminal electrode of an individual electrode A second external electrode, and a method of manufacturing an electronic component comprising:
Forming an external electrode on the surface of the element;
The external electrode is divided by laser light irradiation to form the first external electrode and the second external electrode, and a groove that separates the first external electrode and the second external electrode; and Forming a convex portion along the groove-side edge of the first external electrode and the groove-side edge of the second external electrode on the element body. Manufacturing method .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005053933A JP4373942B2 (en) | 2005-02-28 | 2005-02-28 | Manufacturing method of electronic parts |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005053933A JP4373942B2 (en) | 2005-02-28 | 2005-02-28 | Manufacturing method of electronic parts |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006237527A JP2006237527A (en) | 2006-09-07 |
JP4373942B2 true JP4373942B2 (en) | 2009-11-25 |
Family
ID=37044801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005053933A Expired - Fee Related JP4373942B2 (en) | 2005-02-28 | 2005-02-28 | Manufacturing method of electronic parts |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4373942B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014208376A1 (en) | 2013-06-24 | 2014-12-31 | 日本碍子株式会社 | Ceramic device and piezoelectric device |
-
2005
- 2005-02-28 JP JP2005053933A patent/JP4373942B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006237527A (en) | 2006-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4967239B2 (en) | Multilayer piezoelectric element | |
JP2008130842A (en) | Laminated piezoelectric element | |
JP4843948B2 (en) | Multilayer piezoelectric element | |
JP4373942B2 (en) | Manufacturing method of electronic parts | |
JP5167576B2 (en) | Multilayer piezoelectric element | |
JP5076312B2 (en) | Multilayer piezoelectric element | |
JP5068936B2 (en) | Manufacturing method of multilayer piezoelectric element | |
JP2006245027A (en) | Multilayer piezoelectric element | |
JP4358087B2 (en) | Multilayer ceramic element | |
JP4449797B2 (en) | Electronic components | |
JP5087822B2 (en) | Piezoelectric element | |
JP5724453B2 (en) | Multilayer piezoelectric element | |
JP2006245026A (en) | Multilayer piezoelectric element | |
JP4057520B2 (en) | Electronic components | |
JP4373896B2 (en) | Multilayer ceramic element | |
JP4220440B2 (en) | Ceramic element | |
JP4247179B2 (en) | Multilayer ceramic element | |
JPH11111551A (en) | Production of laminated electrical component | |
JP4586352B2 (en) | Multilayer piezoelectric element | |
JP2007123388A (en) | Multilayer capacitor, mounting structure of multilayer capacitor and manufacturing method of multilayer capacitor | |
JP4724385B2 (en) | Laminated electronic components and laminated intermediates | |
JP2006041319A (en) | Surface-mounted multiple capacitor and mounting structure thereof | |
JP5066785B2 (en) | Piezoelectric element | |
JP4283751B2 (en) | Electronic component manufacturing method and electronic component | |
JP2006128467A (en) | Laminated ceramic element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090521 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090901 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090904 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |