JP4449320B2

JP4449320B2 - Signal distribution device and display device

Info

Publication number: JP4449320B2
Application number: JP2003088093A
Authority: JP
Inventors: 郁博山口
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2003-03-27
Filing date: 2003-03-27
Publication date: 2010-04-14
Anticipated expiration: 2023-03-27
Also published as: JP2004294858A

Description

【０００１】
【発明の属する技術分野】
本発明は、入力信号を時分割して複数の出力端子に分配する信号分配装置及びその信号分配装置を備える表示装置に関する。
【０００２】
【従来の技術】
近年、平面表示装置として、様々なタイプの液晶ディスプレイ（ＬＣＤ）が開発されている。なかでも、複数の画素が行列状に配置されたドットマトリクスＬＣＤが注目を集めている。ドットマトリクスＬＣＤは、単純マトリクス方式とアクティブマトリクス方式がよく知られている。そして、１画素に割当てられる駆動時間（デューティ）が高く、比較的高いコントラストの画像表示を可能とするアクティブマトリクス方式が多く用いられている。
【０００３】
ここで、図７を参照して、従来のアクティブマトリクス方式の表示装置２を説明する。図７は、従来の表示装置２の構成を示すブロック図である。図７に示すように、表示装置２は、マトリクス状に画素が配置された表示パネルとしての画素マトリクス部１１と、画素マトリクス部１１の走査線に走査信号を入力するゲートドライバ１２と、画素マトリクス部１１の信号線に駆動信号を入力するソースドライバ１３Ａ，１３Ｂとを備える。画素マトリクス部１１の画面構成単位であるピクセルは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色の画素からなる。
【０００４】
各画素には、周知のように、ＴＦＴ（薄膜トランジスタ）と、赤、緑又は青色のカラーフィルタに対応した液晶素子とが設けられる。そして、ゲートドライバ１２から出力された走査信号がＴＦＴのゲートに入力されて、そのゲートの開閉により、ソースドライバ１２から出力された駆動信号がＴＦＴのソース−ドレインを介して液晶素子に入力される。バックライトなどから出射された光が液晶素子を通過することにより各色が発光する。
【０００５】
ここで、画素マトリクス部１１の高精細化に伴って信号線数が増加し、それに応じて、図７に示すように、複数のソースドライバが用いられる場合があった。例えば、図７においては、２つのソースドライバ１３Ａ，１３Ｂが設けられている。
【０００６】
ソースドライバを複数設ける場合、ソースドライバを取り付ける際のボンディング工程が増えて、生産性が低下するという問題があった。さらに、画素マトリクス部１１の画素が高精細になると、信号線間のピッチが挟小化するため、ソースドライバのボンディングにおける歩留まりが低下したり、端子間電位差に起因する腐食などの不良が発生するおそれがあった。
また、図８は、表示装置２の表示画面にソースドライバ毎の境界が発生した状態を示す図である。すなわち、図８に示すように、ソースドライバ１３Ａと１３Ｂとの特性の差や、端子の接触抵抗の差などにより、画素マトリクス部１１の画面領域に、ソースドライバ１３Ａに対応する画素マトリクス部１１の画面領域１１Ａと、ソースドライバ１３Ｂに対応する画面領域１１Ｂとに境界ができてしまう場合があった。
【０００７】
これらの不具合を解決するために、図９に示すような表示装置３が考えられた。この表示装置３は、画素マトリクス部１１と、ゲートドライバ１２と、画素マトリクス部１１の赤、緑及び青の各１つの画素への駆動信号を時分割したドライバ出力信号として出力するソースドライバ１３とを備えるとともに、ＴＦＴ基板上に形成された分配回路１５を備え、該分配回路１５によってソースドライバ１３から出力されたドライバ出力信号を、画素マトリクス部１１の各信号線に分配するように構成される。
【０００８】
図１０は、分配回路１５の内部構成を示す図である。図１０に示すように、分配回路１５には、ソースドライバ１３から出力されるドライバ出力信号Ｄ（１）〜Ｄ（ｎ）（ただし、ｎは２以上の整数）それぞれに対応する分配線ＳＩ（１，ｒ），ＳＩ（１，ｇ），ＳＩ（１，ｂ）〜ＳＩ（ｎ，ｒ），ＳＩ（ｎ，ｇ），ＳＩ（ｎ，ｂ）と、ドライバ出力信号Ｄ（１）〜Ｄ（ｎ）を入力する分配線ＳＩを切り替えるためのスイッチ信号が印加されるスイッチ線ＳＷｒ，ＳＷｇ，ＳＷｂとがマトリクス状に配線されている。ｒ，ｇ，ｂは、順に赤、緑、青を示す。
【０００９】
各分配線ＳＩ（１，ｒ），ＳＩ（１，ｇ），ＳＩ（１，ｂ）〜ＳＩ（ｎ，ｒ），ＳＩ（ｎ，ｇ），ＳＩ（ｎ，ｂ）は、出力端が画素マトリクス部１１の信号線に接続され、また各分配線それぞれには、スイッチング素子としてＴＦＴ２０（１，ｒ），２０（１，ｇ），２０（１，ｂ）〜２０（ｎ，ｒ），２０（ｎ，ｇ），２０（ｎ，ｂ）が接続される。スイッチ線ＳＷｒ，ＳＷｇ，ＳＷｂは、ＴＦＴ２０（１，ｒ）〜２０（ｎ，ｒ），２０（１，ｇ）〜２０（ｎ，ｇ），２０（１，ｂ）〜２０（ｎ，ｂ）のゲートとそれぞれ接続される。
【００１０】
図１１は、表示装置３における各信号のタイムチャートである。図１１に示すように、ソースドライバ１３から出力されたドライバ出力信号Ｄ（ｋ）（ただし、ｋは１≦ｋ≦ｎを満たす整数）は、スイッチ線ＳＷｒ，ＳＷｇ，ＳＷｂのスイッチ信号により、時分割に切り替えられて、画素マトリクス部１１の各画素に対応する信号線に入力される。
【００１１】
この構成により、ソースドライバは、従来の３分１の端子数で電気信号を出力できるとともに、複数設けなくてもよい構成となる。この図９の表示装置３に類似の構成として、２つの表示信号を時分割して１つの端子からドライバ出力信号として出力し、そのドライバ出力信号を分配回路により２つに分配して、画素マトリクス部の各信号線に入力する構成が知られている（例えば、特許文献１参照）。
【００１２】
【特許文献１】
特開平６−１３８８５１号公報
【００１３】
【発明が解決しようとする課題】
しかし、上記の分配回路を備えた表示装置においては、分配回路のＴＦＴの寄生容量による影響が考慮されていなかった。すなわち、図１２に示すように、分配回路１５において、ＴＦＴ２０（１，ｒ），２０（１，ｇ），２０（１，ｂ）〜２０（ｎ，ｒ），２０（ｎ，ｇ），２０（ｎ，ｂ）には、各ＴＦＴのゲート・ソース間に寄生容量２１（１，ｒ），２１（１，ｇ），２１（１，ｂ）〜２１（ｎ，ｒ），２１（ｎ，ｇ），２１（ｎ，ｂ）が存在する。
【００１４】
図１３は、図１２の分配回路１５におけるＴＦＴ２０（１，ｒ）に関わる信号の一例を示す図である。図１３（ａ）に、ドライバ出力信号Ｄ（１）を破線で、分配線ＳＩ（１，ｒ）の電位を実線で示す。図１３（ｂ）にスイッチ線ＳＷｒのスイッチ信号の波形を示す。スイッチ線ＳＷｒのスイッチ信号が立ち上がることにより、ＴＦＴ２０（１，ｒ）がオンとなり、ドライバ出力信号Ｄ（１）がＴＦＴ２０（１，ｒ）に入力される。そしてスイッチ線ＳＷｒのスイッチ信号が立ち下がり、スイッチ線ＳＷｇのスイッチ信号が立ち上がる（不図示）ことによってＴＦＴ２０（１，ｇ）がオンとなり、ドライバ出力信号Ｄ（１）がＴＦＴ２０（１，ｒ）からＴＦＴ２０（１，ｇ）に入力される。しかし、ＴＦＴ２０（１，ｒ）の寄生容量２１により、スイッチ線ＳＷｒのスイッチ信号の立ち下がりにつられて、分配線ＳＩ（１，ｒ）の電位がシフト量ＳＨだけシフトしてしまう。
【００１５】
この電位シフトにより、画素マトリクス部１１の各信号線の電位が変動し、本来の表示信号の電圧からずれた値となり、画素マトリクス部１１の画面にフリッカや表示階調のずれなどが生じて、表示品位が低下する問題があった。また、周知のように、画素マトリクス部１１の画素内のＴＦＴにおいては、走査信号の変化に応じて、寄生容量によるフィールドスルー電圧が生じる。そして、上記電位シフトと、フィールドスルー電圧による電位シフトと合わせて、表示品位が更に低下するおそれがあった。
【００１６】
また、ＴＦＴ２０にアモルファスシリコン（ａ−Ｓｉ）ＴＦＴを用いる場合には、ａ−ＳｉＴＦＴのスイッチオン時のオン電流が比較的小さいため、寄生容量の影響が大きく、電位シフトの度合いはさらに大きくなり、数Ｖ程度になってしまうことがあり、表示品位の低下が更に大きくなってしまう。
【００１７】
本発明の課題は、ドライバの出力信号を時分割して複数の出力端子に分配し、表示パネルの信号線に印加する場合に、その時分割を行う為のスイッチング素子の寄生容量に起因する表示品位の低下を防ぐことである。
【００１８】
【課題を解決するための手段】
上記の課題を解決するため、請求項１に記載の発明は、各色成分に対応する信号が互いに異なるタイミングで入力される一つの入力端子と、第１の色成分に対応し、ソース電極が前記入力端子に接続された第１の薄膜トランジスタと、前記第１の薄膜トランジスタのデータ電極に接続された第１の分配線と、前記第１の薄膜トランジスタのゲート電極に接続された第１の制御線と、第２の色成分に対応し、ソース電極が前記入力端子に接続された第２の薄膜トランジスタと、前記第２の薄膜トランジスタのデータ電極に接続された第２の分配線と、前記第２の薄膜トランジスタのゲート電極に接続された第２の制御線と、第３の色成分に対応し、ソース電極が前記入力端子に接続された第３の薄膜トランジスタと、前記第３の薄膜トランジスタのデータ電極に接続された第３の分配線と、前記第３の薄膜トランジスタのゲート電極に接続された第３の制御線と、を備え、前記入力端子に入力される信号が対応している色成分に対応させて前記第１の制御線、前記第２の制御線及び前記第３の制御線に時分割的に選択信号を供給することにより前記第１の薄膜トランジスタ、前記第２の薄膜トランジスタ及び前記第３の薄膜トランジスタが互いに異なる期間にオン状態となるように制御して、前記第１の分配線、前記第２の分配線及び前記第３の分配線にそれぞれに対応する色成分の信号を分配する信号分配装置であって、所定の補償信号が供給されるダミー制御線と、前記第１の薄膜トランジスタにおけるゲート電極と前記第１の分配線との間に生成される寄生容量に対応した容量値を有し、一方の電極が前記第１の分配線に接続されるとともに他方の電極が前記第２の制御線に接続された第１のコンデンサと、前記第２の薄膜トランジスタにおけるゲート電極と前記第２の分配線との間に生成される寄生容量に対応した容量値を有し、一方の電極が前記第２の分配線に接続されるとともに他方の電極が前記第３の制御線に接続された第２のコンデンサと、前記第３の薄膜トランジスタにおけるゲート電極と前記第３の分配線との間に生成される寄生容量に対応した容量値を有し、一方の電極が前記第３の分配線に接続されるとともに他方の電極がダミー制御線に接続された第３のコンデンサと、を備え、前記第１の薄膜トランジスタ、前記第２の薄膜トランジスタ及び前記第３の薄膜トランジスタを順にオン状態にした後に、前記第１の薄膜トランジスタ、前記第２の薄膜トランジスタ及び前記第３の薄膜トランジスタを所定の期間だけともにオフ状態に制御しつつ前記ダミー制御線に前記選択信号と等しい値の補償信号を供給することを特徴とする。
【００１９】
また、請求項２に記載の発明は、請求項１に記載の信号分配装置において、前記入力端子に入力される信号に対応する色成分は、赤色成分、緑色成分及び青色成分であり、前記第１の薄膜トランジスタ、前記第２の薄膜トランジスタ及び前記第３の薄膜トランジスタは、互いに異なる色成分が対応するように、赤色成分、緑色成分及び青色成分の何れか一つが割り当てられていることを特徴とする。
【００２０】
また、請求項３に記載の発明は、請求項１または２に記載の信号分配装置において、前記第１の制御線に供給される選択信号の立ち下りタイミングと前記第２の制御線に供給される選択信号の立ち上がりタイミングとが一致し、前記第２の制御線に供給される選択信号の立ち下りタイミングと前記第３の制御線に供給される選択信号の立ち上がりタイミングとが一致し、前記第３の制御線に供給される選択信号の立ち下りタイミングと前記ダミー制御線に供給される補償信号の立ち上がりタイミングとが一致していることを特徴とする。
【００２１】
また、請求項４に記載の発明は、請求項１から３の何れかに記載の信号分配装置において、前記第１の制御線は、前記第１の分配線に対して交差するように配置され、前記第２の制御線は、前記第１の分配線及び前記第２の分配線に対して交差するように配置され、前記第３の制御線は、前記第１の分配線、前記第２の分配線及び前記第３の分配線に対して交差するように配置され、前記ダミー制御線は、前記第１の分配線、前記第２の分配線及び前記第３の分配線に対して交差するように配置されていることを特徴とする。
【００２２】
また、請求項５に記載の発明は、請求項１から４の何れかに記載の信号分配装置と、複数の表示画素がマトリクス状に配置された表示パネルと、を備え、前記第１の分配線、前記第２の分配線及び前記第３の分配線が、該分配線に対応する色成分が割り当てられた前記表示パネルにおける信号線に接続されていることを特徴とする。
【００２３】
請求項６に記載の発明は、請求項５に記載の表示装置において、前記表示パネルは、表示画素毎に薄膜トランジスタとしての画素トランジスタが形成され、前記信号分配装置における前記第１の薄膜トランジスタ、前記第２の薄膜トランジスタ及び前記第３の薄膜トランジスタは、前記画素トランジスタが形成された基板と同一の基板上に形成されていることを特徴とする。
【００３２】
【発明の実施の形態】
以下、添付図面を参照して本発明に係る第１、第２及び第３の実施の形態を順に説明する。
【００３３】
（第１の実施の形態）
先ず、図１及び２を参照して第１の実施の形態の装置の特徴を説明する。図１は、本実施の形態の表示装置１の構成を示すブロック図である。図２は、本実施の形態における分配回路１４の内部構成を示す図である。
【００３４】
本実施の形態の表示装置１は、マトリクス状に画素が配置されて表示画面を構成するＬＣＤなどの表示パネルとしての画素マトリクス部１１と、画素マトリクス部１１に走査信号を入力する走査ドライバとしてのゲートドライバ１２と、ドライバ出力信号を出力する信号ドライバとしてのソースドライバ１３と、ソースドライバ１３から出力されたドライバ出力信号を画素マトリクス部１１の信号線に分配して入力する信号分配装置としての分配回路１４とを備える。
【００３５】
画素マトリクス部１１は、赤、緑及び青の画素から構成される複数のピクセルを有し、そのピクセルの集まりにより画面を表示する。各画素には、ＴＦＴと、赤、緑又は青色のカラーフィルタに対応した液晶素子とが設けられ、ＴＦＴによって液晶素子の動作が制御される、アクティブマトリクス方式の表示装置である。画素マトリクス部１１は、複数の走査線と複数の信号線とがマトリクス状に交わり、その略交点に各画素が配置されている。各画素には、液晶素子と、その液晶素子の駆動を切り替えるＴＦＴとが設けられる。画素マトリクス部１１は、ＴＦＴを各画素が有するアクティブマトリクス方式の表示装置である。
【００３６】
ソースドライバ１３は、表示制御部（図示せず）から入力された表示信号をドライバ出力信号として出力する。表示信号は、例えば、各画素に対応するＲＧＢそれぞれの信号である。ソースドライバ１３は、その表示信号のＲＧＢの信号を、分配回路１４及び画素マトリクス部１１に対応するように時分割に並べ替える信号並べ替え部（図示せず）を備える。信号並べ替え部は、例えば、表示信号を一時的に記憶して保持するメモリと、そのメモリに保持された表示信号を、分配回路１４及び画素マトリクス部１１に対応する順序で読み出す読み出し部とにより構成される。
【００３７】
ソースドライバ１３は、ＲＧＢの信号を一まとめにして時分割したドライバ出力信号を出力する。そのため、時分割しない場合に比べて３倍の速度（周波数が３倍）でドライバ出力信号を出力するように動作する。
【００３８】
ドライバ出力信号は、分配回路１４により時分割で分配されて画素マトリクス部１１の信号線に印加される。また、ゲートドライバ１２から出力された走査信号は、画素マトリクス部１１の走査線に印加される。
そして、画素マトリクス部１１において、ゲートドライバ１２から出力された走査信号が各画素のＴＦＴのゲートに印加されて、当該ＴＦＴがオン／オフし、分配回路１４から入力された駆動信号がＴＦＴのソース−ドレインを介して液晶素子に印加される。そして、駆動信号による液晶素子の駆動により、バックライト（図示せず）からの出射光の透過が制御される。尚、画素マトリクス部１１は光反射型であってもよいのは勿論である。
【００３９】
図２に示すように、分配回路１４は、ソースドライバ１３から出力されるドライバ出力信号Ｄ（１）〜Ｄ（ｎ）（ただし、ｎは２以上の整数）それぞれに対応する分配線ＳＩ（１，ｒ），ＳＩ（１，ｇ），ＳＩ（１，ｂ）〜ＳＩ（ｎ，ｒ），ＳＩ（ｎ，ｇ），ＳＩ（ｎ，ｂ）と、スイッチ信号（選択信号）が入力されるスイッチ線（第１の制御線）ＳＷｒ，ＳＷｇ，ＳＷｂと、分配線の表示パネル側端（スイッチ線ＳＷｒ、ＳＷｇ、ＳＷｂよりも電気的に表示パネル側）に配線された共通スイッチ線（第２の制御線）としてのスイッチ線ＳＷｃとがマトリクス状に配線される。
【００４０】
各スイッチ線ＳＷｒ，ＳＷｇ，ＳＷｂに入力されるスイッチ信号は、図示しないドライバから出力される。しかし、この構成に限るものではなく、ゲートドライバ１２から各スイッチ信号を生成して出力する構成でもよい。
【００４１】
各分配線ＳＩ（１，ｒ），ＳＩ（１，ｇ），ＳＩ（１，ｂ）〜ＳＩ（ｎ，ｒ），ＳＩ（ｎ，ｇ），ＳＩ（ｎ，ｂ）には、スイッチング素子としてのＴＦＴ２０（１，ｒ），２０（１，ｇ），２０（１，ｂ）〜２０（ｎ，ｒ），２０（ｎ，ｇ），２０（ｎ，ｂ）がそれぞれ設けられる。スイッチ線ＳＷｒ，ＳＷｇ，ＳＷｂは、ＴＦＴ２０（ｉ，ｒ），２０（ｉ，ｇ），２０（ｉ，ｂ）（ただし、ｉは１≦ｉ≦ｎを満たす整数）のゲートとそれぞれ接続される。各分配線ＳＩ（ｉ，ｒ），ＳＩ（ｉ，ｇ），ＳＩ（ｉ，ｂ）は、画素マトリクス部１１の赤、緑及び青の各画素の信号線に接続される。ＴＦＴ２０（１，ｒ），２０（１，ｇ），２０（１，ｂ）〜２０（ｎ，ｒ），２０（ｎ，ｇ），２０（ｎ，ｂ）は、それぞれ寄生容量２１（１，ｒ），２１（１，ｇ），２１（１，ｂ）〜２１（ｎ，ｒ），２１（ｎ，ｇ），２１（ｎ，ｂ）を有する素子である。
【００４２】
また、スイッチ線ＳＷｇと分配線ＳＩ（１，ｒ）〜ＳＩ（ｎ，ｒ）とは、第１コンデンサとしてのコンデンサ２２（１，ｇｒ）〜２２（ｎ，ｇｒ）を介してそれぞれ接続されている。同様に、スイッチ線ＳＷｂと分配線ＳＩ（１，ｒ）〜ＳＩ（ｎ，ｒ）とは、第１コンデンサとしてのコンデンサ２２（１，ｂｒ）〜２２（ｎ，ｂｒ）を介してそれぞれ接続されている。同様に、スイッチ線ＳＷｂと分配線ＳＩ（１，ｇ）〜ＳＩ（ｎ，ｇ）とは、第１コンデンサとしてのコンデンサ２２（１，ｂｇ）〜２２（ｎ，ｂｇ）を介してそれぞれ接続されている。
【００４３】
また、スイッチ線ＳＷｃと分配線ＳＩ（１，ｒ）〜ＳＩ（ｎ，ｒ）とは、第２コンデンサとしてのコンデンサ２２（１，ｃｒ）〜２２（ｎ，ｃｒ）を介してそれぞれ接続される。同様に、スイッチ線ＳＷｃと分配線ＳＩ（１，ｇ）〜ＳＩ（ｎ，ｇ）とは、第２コンデンサとしてのコンデンサ２２（１，ｃｇ）〜２２（ｎ，ｃｇ）を介してそれぞれ接続される。同様に、スイッチ線ＳＷｃと分配線ＳＩ（１，ｂ）〜ＳＩ（ｎ，ｂ）とは、第２コンデンサとしてのコンデンサ２２（１，ｃｂ）〜２２（ｎ，ｃｂ）を介してそれぞれ接続される。
【００４４】
各コンデンサ２２は、各ＴＦＴ２０の寄生容量２１により発生する分配線の電位（ひいては分配線を通じた液晶素子の入力電位）の電位シフトを補償するために設けられる。ここで、分配線ＳＩの電位とは、画素マトリクス部１１の信号線への分配線ＳＩの出力電位とし、以下同様とする。各コンデンサ２２は、各ＴＦＴ２０の寄生容量２１と等しい容量のコンデンサである。しかし、正確に同一容量が要求されるものでなく、電位シフトの影響を一定程度補償できるものであればよい。
なお、本実施形態における分配回路は、上記のように、分配線と、スイッチ線及び共通スイッチ線とがマトリクス状に配置されて、互いに交差するように構成されたものとしたが、本発明における分配回路はこれに限るものではなく、要するに、分配線とスイッチ線及び共通スイッチ線との間に、スイッチング素子の寄生容量に等しい容量が接続されていればよいものである。
【００４５】
次に、図３を参照して、表示装置１の動作を説明する。図３は、表示装置１における各信号のタイムチャートである。ドライバ出力信号Ｄ（ｋ）は、ソースドライバ１３から出力される信号である。走査信号Ｖｇ（１）〜Ｖｇ（ｍ）は、ゲートドライバ１２によって画素マトリクス部１２の走査線に印加される信号である。
【００４６】
簡明のため、ドライバ出力信号Ｄ（ｋ）をドライバ出力信号Ｄ（１）として、説明する。図３において、走査信号Ｖｇ（１）がＨｉｇｈの間に、分配線ＳＩ（１，ｒ）〜ＳＩ（１，ｂ）それぞれに印加する駆動信号を時分割で含んだドライバ出力信号Ｄ（１）が入力される。ドライバ出力信号Ｄ（１）の時分割の信号に対応して、スイッチ線ＳＷｒ〜ＳＷｂに順次スイッチ信号が印加され、ＴＦＴ２０（１，ｒ）〜２０（１，ｂ）が順次オンとなる。
【００４７】
このとき、まずスイッチ線ＳＷｒのスイッチ信号の立ち下りによる分配線ＳＩ（１，ｒ）の電位の電位シフトが、スイッチ線ＳＷｇのスイッチ信号の立ち上がりによる分配線ＳＩ（１，ｒ）の電位の電位シフトと相殺される。
【００４８】
より具体的に説明すると、スイッチ線ＳＷｒのスイッチ信号の立ち下りにおいて、寄生容量２１（１，ｒ）により分配線ＳＩ（１，ｒ）の電位が降下しようとする。しかし、これと同時に、スイッチ線ＳＷｇのスイッチ信号が立ち上がるため、コンデンサ２２（１，ｇｒ）を介して分配線ＳＩ（１，ｒ）の電位が上昇しようとする。これによって、この分配線ＳＩ（１，ｒ）における電位の降下と電位の上昇とが相殺されることとなる。
【００４９】
同様にして、スイッチ線ＳＷｇのスイッチ信号の立ち下がりと同時に、スイッチ線ＳＷｂのスイッチ信号が立ち上がる。このため、スイッチ線ＳＷｇのスイッチ信号の立ち下がりによる分配線ＳＩ（１，ｇ）の電位の電位シフトが、スイッチ線ＳＷｒのスイッチ信号の立ち上がりによるコンデンサ２２（１，ｂｇ）を介する分配線ＳＩ（１，ｇ）の電位の電位シフトと相殺される。
【００５０】
また同様にして、スイッチ線ＳＷｂのスイッチ信号の立ち下がりと同時に、スイッチ線ＳＷｃのスイッチ信号が立ち上がる。このため、スイッチ線ＳＷｂのスイッチ信号の立ち下がりによる分配線ＳＩ（１，ｂ）の電位の電位シフトが、スイッチ線ＳＷｃのスイッチ信号の立ち上がりによるコンデンサ２２（１，ｃｂ）を介する分配線ＳＩ（１，ｂ）の電位の電位シフトと相殺される。なお、少なくとも、このスイッチ線ＳＷｃのスイッチ信号の立下りタイミングは、走査信号Ｖｇ（１）による水平走査における帰線期間中である。ここで、スイッチ線ＳＷｃのスイッチ信号の立下りによる分配線ＳＩ（１，ｂ）の電位の電位シフトは、他の信号によって相殺されないが、この電位シフトが起こるタイミングは帰線期間中であるため、表示状態に影響することはない。
【００５１】
以降のドライバ出力信号Ｄ（２）〜Ｄ（ｎ）も同様である。
【００５２】
また、ドライバ出力信号Ｄ（１）に対応する分配線ＳＩ（１，ｒ），ＳＩ（１，ｇ），ＳＩ（１，ｂ）について、コンデンサ２２（１，ｂｒ），２２（１，ｃｒ），２２（１，ｃｇ）は、スイッチ線ＳＷｒ，ＳＷｇ，ＳＷｂのスイッチ信号の立ち下がりによる分配線ＳＩの電位の電位シフトの補償に寄与する。
また、ドライバ出力信号Ｄ（２）〜Ｄ（ｎ）に対応するコンデンサ２２（２，ｂｇ）〜２２（ｎ，ｂｇ），２２（２，ｃｒ）〜２２（ｎ，ｃｒ），２２（２，ｃｇ）〜２２（ｎ，ｃｇ）についても同様である。
【００５３】
なお、分配回路１４は、画素マトリクス部１１と同一基板上に一体化して形成されるものであってもよいし、画素マトリクス部１１の基板上に別部品として実装されるものであってもよく、更には、ソースドライバ１３側に含まれるように構成されるものであってもよい。
以上、本第１の実施の形態によれば、分配回路１４によるドライバ出力信号の時分割の分配により、赤、緑及び青の画素の駆動信号が画素マトリクス部１１に入力される。このとき、ＴＦＴ２０の寄生容量２１に起因する分配線ＳＩの電位シフトを、コンデンサ２２に基づく電位シフトにより相殺して補償することができる。これにより、表示画面にソースドライバ毎の境界が発生することを無くすことができるとともに、画素マトリクス部１１において、分配線ＳＩから入力される駆動信号により安定して良好に画面表示を行うことができて、その表示品位を高めることができる。
また、これと同時に、分配回路１４を画素マトリクス部１１の基板上に設けた場合には、ソースドライバ１３の出力端子数を１／３に低減させることができるので、出力端子ピッチを拡大して腐食などの不良を防ぐとともに、表示装置１へのソースドライバ１３の実装コストを低減させることができる。
【００５４】
特に、画素マトリクス部１１のＴＦＴ２０がａ−ＳｉシリコンＴＦＴである場合に、ＴＦＴ２０の寄生容量２１に基づく分配線ＳＩの駆動信号の数Ｖ程度の電位シフトを補償することができ、効果的である。
【００５５】
（第２の実施の形態）
図４を参照して、第２の実施の形態を説明する。図４は、本実施の形態における分配回路１４Ａの内部構成を示す図である。本実施の形態は、第１の実施の形態の分配回路１４の内部構成を異にしたものである。説明の重複を避けるため、その異なる部分を主として説明する。
【００５６】
図４に示すように、本実施の形態の分配回路１４Ａは、分配線ＳＩ（１，ｒ），ＳＩ（１，ｇ），ＳＩ（１，ｂ）〜ＳＩ（ｎ，ｒ），ＳＩ（ｎ，ｇ），ＳＩ（ｎ，ｂ）と、スイッチ線ＳＷｒ，ＳＷｇ，ＳＷｂ，ＳＷｃと、ＴＦＴ２０（１，ｒ），２０（１，ｇ），２０（１，ｂ）〜２０（ｎ，ｒ），２０（ｎ，ｇ），２０（ｎ，ｂ）と、コンデンサ２２（１，ｇｒ）〜２２（ｎ，ｇｒ），２２（１，ｂｒ）〜２２（ｎ，ｂｒ），２２（１，ｂｇ）〜２２（ｎ，ｂｇ），２２（１，ｃｒ）〜２２（ｎ，ｃｒ），２２（１，ｃｇ）〜２２（ｎ，ｃｇ），２２（１，ｃｂ）〜２２（ｎ，ｃｂ）とに加えて、第１コンデンサとしてのコンデンサ２２（１，ｒｇ）〜２２（ｎ，ｒｇ），２２（１，ｒｂ）〜２２（ｎ，ｒｂ），２２（１，ｇｂ）〜２２（ｎ，ｇｂ）を備えて構成される。
【００５７】
また、スイッチ線ＳＷｒと分配線ＳＩ（１，ｇ）〜ＳＩ（ｎ，ｇ）とは、コンデンサ２２（１，ｒｇ）〜２２（ｎ，ｒｇ）を介してそれぞれ接続されている。同様に、スイッチ線ＳＷｒと分配線ＳＩ（１，ｂ）〜ＳＩ（ｎ，ｂ）とは、コンデンサ２２（１，ｒｂ）〜２２（ｎ，ｒｂ）を介してそれぞれ接続されている。また同様に、スイッチ線ＳＷｇと分配線ＳＩ（１，ｂ）〜ＳＩ（ｎ，ｂ）とは、コンデンサ２２（１，ｇｂ）〜２２（ｎ、ｇｂ）を介してそれぞれ接続されている。
【００５８】
各コンデンサ２２は、ＴＦＴ２０の寄生容量２１と等しい容量のコンデンサである。しかし、正確に同一容量が要求されるものでなく、電位シフトの影響を一定程度補償でき、各スイッチ線ＳＷに接続されるコンデンサの容量が等しいものであればよい。
【００５９】
第１の実施の形態では、各スイッチ線ＳＷと分配線ＳＩとの間に接続されるコンデンサ２２の容量とＴＦＴ２０の寄生容量２１との総電気容量が、各スイッチ線ＳＷ毎に、互いに異なっている。つまり、各スイッチ線ＳＷにおいて、各スイッチ線ＳＷそれぞれに接続されるコンデンサ２２と寄生容量２１との総容量に非対称性が生じている。この非対称性は、スイッチ線ＳＷのスイッチ信号を出力するドライバの出力抵抗が無視できる程度に小さく、かつ各スイッチ線の配線抵抗も無視できる程度に小さければ問題ない。なぜなら、抵抗が無視できる程度に極めて小さければ、その抵抗値と容量値との積である時定数も極めて小さくなり、スイッチ信号の波形に鈍りが発生しないからである。時定数は、時間をパラメータとする値であり、信号の応答の速さを特徴づける定数である。
【００６０】
しかし、実際には、スイッチ信号を出力するドライバの出力抵抗には、ドライバサイズなどの制約からある程度の下限値がある。このため、スイッチ線ＳＷの配線抵抗が無視できる程度に小さい場合でも前記ドライバの出力抵抗は無視できないことが多い。この場合、時定数は無視できない値となり、スイッチ信号の波形に鈍りが発生する。
【００６１】
スイッチ信号に鈍りが発生している場合には、鈍りが発生していない場合に比べて、スイッチ信号の立ち下がりによる分配線ＳＩの電位シフトの値が小さくなる。なぜなら、スイッチ信号が鈍ると、ＴＦＴ２０が徐々にスイッチオフされるため、その分配線ＳＩの電位も徐々にシフトするからである。
【００６２】
第１の実施の形態では、各スイッチ線ＳＷの配線抵抗が同じであるとしても、各スイッチ線ＳＷに接続された総容量が異なるため、各スイッチ線ＳＷ毎の時定数に差が生じるおそれがある。さらに、その時定数差が、分配線ＳＩの電位シフトの差となり、ＲＧＢの特性差、つまり画素マトリクス部１１の表示画面の色ずれとなって現れるおそれがある。特に、スイッチ信号の出力抵抗、或いは各スイッチ線ＳＷに接続されるコンデンサ２２の総容量が大きくなると、この色ずれが視認できる程度に顕著となり、表示品位を低減させるおそれがある。
【００６３】
これに対して、本実施の形態では、図４に示すように、各スイッチ線ＳＷに接続されるコンデンサ２２の容量とＴＦＴ２０の寄生容量２１との総容量が各スイッチ線ＳＷ間で等しくなるように、ＴＦＴ２０が設けられた箇所を除く、各スイッチ線ＳＷと分配線ＳＩとの全ての交点にコンデンサ２２を設けるように構成されている。これにより、各スイッチ線ＳＷの時定数差が軽減される。この時定数差の低減により、各分配線ＳＩから出力される駆動信号の電位シフト差の発生が軽減される。
【００６４】
以上、本第２の実施の形態によれば、各スイッチ線ＳＷに接続されるコンデンサ２２の容量とＴＦＴ２０の寄生容量２１との総容量が互いに等しい。このため、各スイッチ線ＳＷの時定数差が軽減されて、各分配線ＳＩの電位シフト差の発生を軽減でき、画素マトリクス部１１の画面表示の色ずれを防いで、表示画面の表示品位を高めることができる。
【００６５】
（第３の実施の形態）
第３の実施の形態は、第２の実施の形態の分配回路１４Ａの内部構成を異にしたものである。説明の重複を避けるため、その異なる部分を主として説明する。
図５及び図６を参照して、第３の実施の形態を説明する。図５は、本第３の実施の形態における分配回路１４Ｂの内部構成を示す図である。図６は、図４の第２の実施の形態の分配回路１４Ａにおけるドライバ出力信号の概略波形（ａ）と、スイッチ信号の概略波形（ｂ）とを示す図である。図６（ｂ）は、スイッチ信号ＳＷｒの入力端子寄りの波形（電位）を点線で、入力端子から所定距離離れた位置の波形（電位）を実線で示している。また図６（ａ）は、スイッチ信号の入力端子寄りの分配線ＳＩ（１，ｒ）の電位を点線で、入力端子から所定距離離れた位置の分配線ＳＩ（ｎ，ｒ）の電位を実線で示している。
【００６６】
図５に示すように、本実施の形態における分配回路１４Ｂは、図４のコンデンサ２２（１，ｇｒ）〜２２（ｎ，ｇｒ），２２（１，ｂｒ）〜２２（ｎ，ｂｒ），２２（１，ｂｇ）〜２２（ｎ，ｂｇ），２２（１，ｃｒ）〜２２（ｎ，ｃｒ），２２（１，ｃｇ）〜２２（ｎ，ｃｇ），２２（１，ｃｂ）〜２２（ｎ，ｃｂ），２２（１，ｒｇ）〜２２（ｎ，ｒｇ），２２（１，ｒｂ）〜２２（ｎ，ｒｂ），２２（１，ｇｂ）〜２２（ｎ，ｇｂ）に代えて、コンデンサ２３（１，ｇｒ）〜２３（ｎ，ｇｒ），２３（１，ｂｒ）〜２３（ｎ，ｂｒ），２３（１，ｂｇ）〜２３（ｎ，ｂｇ），２３（１，ｃｒ）〜２３（ｎ，ｃｒ），２３（１，ｃｇ）〜２３（ｎ，ｃｇ），２３（１，ｃｂ）〜２３（ｎ，ｃｂ），２３（１，ｒｇ）〜２３（ｎ，ｒｇ），２３（１，ｒｂ）〜２３（ｎ，ｒｂ），２３（１，ｇｂ）〜２２（ｎ，ｇｂ）として構成され、その他の構成は図４と同様である。
【００６７】
各コンデンサ２３（ｌ，Ｌ）（但しｌは１≦ｌ≦ｎを満たす整数、Ｌ＝ｇｒ，ｂｒ，ｂｇ，ｃｒ，ｃｇ，ｃｂ，ｒｇ，ｒｂ，ｇｂ）の容量をＣ（ｌ，Ｌ）とした場合、各コンデンサ２３（１，Ｌ）は、次の式が成り立つような容量を有する。
Ｃ（１，ｇｒ）＜Ｃ（２，ｇｒ）＜〜＜Ｃ（ｎ，ｇｒ）・・・（１）
Ｃ（１，ｂｒ）＜Ｃ（２，ｂｒ）＜〜＜Ｃ（ｎ，ｂｒ）・・・（２）
Ｃ（１，ｂｇ）＜Ｃ（２，ｂｇ）＜〜＜Ｃ（ｎ，ｂｇ）・・・（３）
Ｃ（１，ｃｒ）＜Ｃ（２，ｃｒ）＜〜＜Ｃ（ｎ，ｃｒ）・・・（４）
Ｃ（１，ｃｇ）＜Ｃ（２，ｃｇ）＜〜＜Ｃ（ｎ，ｃｇ）・・・（５）
Ｃ（１，ｃｂ）＜Ｃ（２，ｃｂ）＜〜＜Ｃ（ｎ，ｃｂ）・・・（６）
Ｃ（１，ｒｇ）＜Ｃ（２，ｒｇ）＜〜＜Ｃ（ｎ，ｒｇ）・・・（７）
Ｃ（１，ｒｂ）＜Ｃ（２，ｒｂ）＜〜＜Ｃ（ｎ，ｒｂ）・・・（８）
Ｃ（１，ｇｂ）＜Ｃ（２，ｇｂ）＜〜＜Ｃ（ｎ，ｇｂ）・・・（９）
【００６８】
言い換えると、スイッチ線ＳＷに沿って隣り合うドライバ出力信号Ｄ（ｋ）とＤ（ｋ＋１）とに対応しかつ同色（赤、緑又は青）の分配線ＳＩに接続されたコンデンサ２３において、スイッチ線ＳＷの出力側（図５中の右側）のコンデンサ２３（ｋ＋１，Ｌ）の容量が、入力側（図５中の左側）のコンデンサ２３（ｋ，Ｌ）の容量より大きい。つまり、スイッチ線ＳＷに接続される各コンデンサ２３の容量値が、出力側（図５中の右側）にいくにつれて、次第に大きくなるように構成されている。
【００６９】
第２の実施の形態においては、各スイッチ線ＳＷの時定数差を軽減する構成とした。第２の実施の形態で述べたように、各スイッチ線ＳＷの配線抵抗がほとんど無視でき、各スイッチ信号を出力するドライバの出力抵抗のみが時定数に寄与する場合はその構成でもよい。
【００７０】
しかし、大型の表示装置などは、各スイッチ線ＳＷの線長も長くなり、その配線抵抗が無視できなくなる。このため、各スイッチ信号を出力するドライバの出力抵抗に比べて、各スイッチ線ＳＷの配線抵抗がそれ以上になるおそれがある。よって、各スイッチ線ＳＷの配線抵抗に起因して、画素マトリクス部１１の表示画面の走査方向に渡って（つまりスイッチ線ＳＷの配線方向に沿って）、輝度傾斜などの特性差が生じるおそれがあった。これは、各スイッチ線ＳＷにおいて、その配線抵抗により、スイッチ信号の入力端から出力端に渡って、スイッチ信号に対する配線抵抗値が変化して実効的な時定数差が生じるためである。
【００７１】
ここで、仮に各コンデンサ２３の容量が等しい場合を考える（すなわち、第２の実施の形態）。この場合、スイッチ線ＳＷの入力側から出力側に向かって、スイッチ信号に対する配線抵抗値が大きくなっていき、その時定数も大きくなっていく。よって、スイッチ線ＳＷの入力側から出力側に向かって、分配線ＳＩの電位の鈍りの度合いも大きくなっていく。
【００７２】
その具体例として、図６を参照して、スイッチＳＷｒに印加されるスイッチ信号における分配線ＳＩ（１，ｒ）と分配線ＳＩ（ｎ，ｒ）との電位を比べる。先ず、図６（ｂ）のスイッチ線ＳＷｒのスイッチ信号は、ＴＦＴ２０（１，ｒ）におけるスイッチ信号（点線）に比べて、ＴＦＴ２０（ｎ，ｒ）におけるスイッチ信号（実線）の鈍りの度合いが大きい。このため、図６（ａ）に示すように、分配線ＳＩ（ｎ，ｒ）（実線）の電位シフトは、分配線ＳＩ（１，ｒ）（点線）の電位シフトよりも小さくなる。スイッチ信号が鈍ると、ＴＦＴ２０が徐々にスイッチオフされるため、分配線ＳＩの電位も徐々にシフトするからである。
【００７３】
コンデンサ２３（１，ｇｒ），２３（ｎ，ｇｒ）それぞれは、スイッチ線ＳＷｇのスイッチ信号（図示せず）の立ち上がりに起因する分配線ＳＩ（１，ｒ），ＳＩ（ｎ，ｒ）の電位シフトにより、スイッチ線ＳＷｒのスイッチ信号の立ち下がりに起因する分配線ＳＩ（１，ｒ），ＳＩ（ｎ，ｒ）の電位シフトを相殺して補償する。分配線ＳＩ（１，ｒ）の電位シフトとＳＩ（ｎ，ｒ）の電位シフトとの差を軽減するためには、コンデンサ２３（ｎ，ｇｒ）に対応する時定数を、コンデンサ２３（１，ｇｒ）に対応する時定数よりも大きくする必要がある。そこで、この第３の実施の形態は、コンデンサ２３（１，ｇｒ），２３（ｎ，ｇｒ）が、容量Ｃ（１，ｇｒ）＜Ｃ（ｎ，ｇｒ）となるようにして、コンデンサ２３（ｎ，ｇｒ）に対応する時定数がコンデンサ２３（１，ｇｒ）に対応する時定数より大きくなるようにしたものである。
【００７４】
同様に、コンデンサ２３（２，ｇｒ）〜２３（ｎ−１，ｇｒ）についても、容量Ｃ（２，ｇｒ）＜〜＜Ｃ（ｎ−１，ｇｒ）を満たせばよく、上記のＣ（１，ｇｒ）＜Ｃ（ｎ，ｇｒ）と合せて式（１）が成り立つ。また同様にして、式（２）〜（９）が成り立つ。
【００７５】
つまり、本第３の実施の形態の構成では、スイッチ線ＳＷの入力側から出力側に向かって各分配線ＳＩに接続されるコンデンサ２３の容量が大きくなるようにコンデンサ２３が配設される。このため、分配線ＳＩの電位シフトが、スイッチ線ＳＷに沿って均一となるように補償される。
【００７６】
以上、式（１）〜（９）の条件を満たす場合を述べたが、これに限るものではない。スイッチ線ＳＷのスイッチ信号の入力側から出力側に渡って、分配線ＳＩの電位シフトが均一に補償されるように、スイッチ線ＳＷの配線抵抗に基づいてコンデンサ２３の容量が設定されればよい。
【００７７】
画素マトリクス部１１の画素に入力される駆動電圧は、分配線ＳＩの電位シフトと、画素マトリクス部１１内部で発生するフィールドスルー電圧との両方から影響を受ける。このため、画素マトリクス部１１の走査方向で均一な表示品位を実現するために最適なコンデンサ２３の容量の分布が、前記２つの要因を考慮した回路シミュレーションなどにより決定される。
【００７８】
以上、本第３の実施の形態によれば、スイッチ線ＳＷのスイッチ信号の入力側から出力側にいくに従って、容量が大きくなるように、コンデンサ２３を配設することで分配線ＳＩの駆動信号の電位シフトを均一に補償する。このため、表示装置１の画素マトリクス部１１の表示画面の走査方向に沿って生じ得る、輝度傾斜などの特性差を低減する又はなくすことができ、均一な画面表示により表示品位を高めることができる。
【００７９】
なお、上記３つの実施の形態で説明した詳細な部分は上記内容に限定されるものではなく、適宜変更可能である。
また、上記３つの実施の形態において、表示パネルとしての画素マトリクス部１１と、分配回路１４とが別の部品であるとして説明したが、これに限るものではない。例えば、画素マトリクス部１１と分配回路１４とで表示パネルを一体に形成するものとしてもよい。この場合、一部品としての表示パネルのソースドライバ側の端子数を少なくでき、端子ピッチが小さいことによる腐食などの不具合を防ぐことができる。
【００８０】
また、上記３つの実施の形態においては、赤、緑及び青の３つの表示信号が時分割されたドライバ出力信号が、分配回路１４により駆動信号として分配される構成として説明したが、本発明が適用できるものはこれに限るものではない。２つ、あるいは、４つ以上の複数の表示信号が時分割されたドライバ出力信号が、分配回路１４により駆動信号として分配される構成としてもよい。
【００８１】
また、上記３つの実施の形態において、分配回路１４のスイッチング素子をＴＦＴ２０として説明したが、これに限るものではない。ＴＦＴ２０に代えて、ＦＥＴ（電界効果トランジスタ）を用いる構成でもよい。また、上記実施の形態において、アクティブマトリクス方式の画素マトリクス部１１を設けたが、単純マトリクス方式などの他のドットマトリクス方式とする構成でもよい。また、画素マトリクス部１１はＬＣＤに限るものでなく、ＥＬディスプレイ（ElectroLuminescent Display）などの他の表示パネルでもよい。
【００８２】
【発明の効果】
本発明によれば、ドライバの出力信号を時分割して複数の出力端子に分配し、表示パネルの信号線に印加する場合に、その時分割を行う為のスイッチング素子の寄生容量に起因する表示品位の低下を防ぐことができる。
【図面の簡単な説明】
【図１】本発明に係る第１の実施の形態の表示装置１の構成を示すブロック図である。
【図２】第１の実施の形態における分配回路１４の内部構成を示す図である。
【図３】表示装置１における各信号のタイムチャートである。
【図４】本発明に係る第２の実施の形態における分配回路１４Ａの内部構成を示す図である。
【図５】本発明に係る第３の実施の形態における分配回路１４Ｂの内部構成を示す図である。
【図６】図４の第２の実施の形態の分配回路１４Ａにおけるドライバ出力信号の概略波形（ａ）と、スイッチ信号の概略波形（ｂ）とを示す図である。
【図７】従来の表示装置２の構成を示すブロック図である。
【図８】表示装置２の表示画面の境界の発生を示す図である。
【図９】従来の表示装置３の構成を示すブロック図である。
【図１０】分配回路１５の内部構成を示す図である。
【図１１】表示装置３における各信号のタイムチャートである。
【図１２】分配回路１５の内部構成における寄生容量を示す図である。
【図１３】図１２の分配回路１５におけるＴＦＴ２０（１，ｒ）に関わる信号の一例を示す図である。（ａ）に、ドライバ出力信号Ｄ（１）を破線で、分配線ＳＩ（１，ｒ）の電位を実線で示す。（ｂ）にスイッチ線ＳＷｒのスイッチ信号の波形を示す。
【符号の説明】
１，２，３表示装置
１１画素マトリクス部
１１Ａ，１１Ｂ画面領域
１２ゲートドライバ
１３，１３Ａ，１３Ｂソースドライバ
１４，１４Ａ，１４Ｂ，１５分配回路
ＳＩ分配線
ＳＷスイッチ線
２０ＴＦＴ
２１寄生容量
２２，２３コンデンサ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a signal distribution device that time-divides an input signal and distributes the input signal to a plurality of output terminals, and a display device including the signal distribution device.
[0002]
[Prior art]
In recent years, various types of liquid crystal displays (LCDs) have been developed as flat display devices. Among them, a dot matrix LCD in which a plurality of pixels are arranged in a matrix is drawing attention. As the dot matrix LCD, a simple matrix system and an active matrix system are well known. Further, an active matrix system that has a high drive time (duty) assigned to one pixel and enables display of a relatively high contrast image is often used.
[0003]
Here, a conventional active matrix display device 2 will be described with reference to FIG. FIG. 7 is a block diagram showing a configuration of a conventional display device 2. As illustrated in FIG. 7, the display device 2 includes a pixel matrix unit 11 as a display panel in which pixels are arranged in a matrix, a gate driver 12 that inputs a scanning signal to a scanning line of the pixel matrix unit 11, and a pixel matrix. Source drivers 13A and 13B for inputting drive signals to the signal lines of the unit 11 are provided. A pixel which is a screen constituent unit of the pixel matrix unit 11 includes pixels of three colors of red (R), green (G), and blue (B).
[0004]
Each pixel is provided with a TFT (Thin Film Transistor) and a liquid crystal element corresponding to a red, green or blue color filter, as is well known. The scanning signal output from the gate driver 12 is input to the gate of the TFT, and the drive signal output from the source driver 12 is input to the liquid crystal element via the source-drain of the TFT by opening and closing the gate. . Each color emits light when light emitted from a backlight or the like passes through the liquid crystal element.
[0005]
Here, the number of signal lines increases as the pixel matrix unit 11 increases in definition, and accordingly, a plurality of source drivers may be used as shown in FIG. For example, in FIG. 7, two source drivers 13A and 13B are provided.
[0006]
In the case where a plurality of source drivers are provided, there is a problem in that productivity increases due to an increase in the bonding process when the source drivers are attached. Further, when the pixels of the pixel matrix unit 11 become high definition, the pitch between the signal lines is narrowed, so that the yield in bonding of the source driver is reduced, and defects such as corrosion due to the potential difference between the terminals occur. There was a fear.
FIG. 8 is a diagram illustrating a state in which a boundary for each source driver has occurred on the display screen of the display device 2. That is, as shown in FIG. 8, due to a difference in characteristics between the source drivers 13A and 13B, a difference in terminal contact resistance, and the like, the pixel matrix unit 11 corresponding to the source driver 13A has a screen area in the pixel matrix unit 11. There may be a boundary between the screen area 11A and the screen area 11B corresponding to the source driver 13B.
[0007]
In order to solve these problems, a display device 3 as shown in FIG. 9 has been considered. The display device 3 includes a pixel matrix unit 11, a gate driver 12, a source driver 13 that outputs a drive signal to each of the red, green, and blue pixels of the pixel matrix unit 11 as a driver output signal that is time-divided. And a distribution circuit 15 formed on the TFT substrate, and a driver output signal output from the source driver 13 by the distribution circuit 15 is distributed to each signal line of the pixel matrix unit 11. .
[0008]
FIG. 10 is a diagram illustrating an internal configuration of the distribution circuit 15. As shown in FIG. 10, the distribution circuit 15 includes distribution lines SI (corresponding to driver output signals D (1) to D (n) (where n is an integer of 2 or more) output from the source driver 13. 1, r), SI (1, g), SI (1, b) to SI (n, r), SI (n, g), SI (n, b), and driver output signals D (1) to D Switch lines SWr, SWg, SWb to which a switch signal for switching the distribution line SI for inputting (n) is applied are wired in a matrix. r, g, and b indicate red, green, and blue in this order.
[0009]
Each distribution line SI (1, r), SI (1, g), SI (1, b) to SI (n, r), SI (n, g), SI (n, b) has an output terminal of a pixel. Connected to the signal lines of the matrix unit 11 and each of the distribution lines has TFTs 20 (1, r), 20 (1, g), 20 (1, b) to 20 (n, r), 20 as switching elements. (N, g), 20 (n, b) are connected. The switch lines SWr, SWg, SWb are connected to the TFTs 20 (1, r) to 20 (n, r), 20 (1, g) to 20 (n, g), 20 (1, b) to 20 (n, b). Are connected to each gate.
[0010]
FIG. 11 is a time chart of each signal in the display device 3. As shown in FIG. 11, the driver output signal D (k) output from the source driver 13 (where k is an integer satisfying 1 ≦ k ≦ n) is generated by the switch signals of the switch lines SWr, SWg, SWb. The signal is switched to division and input to the signal line corresponding to each pixel of the pixel matrix unit 11.
[0011]
With this configuration, the source driver can output an electrical signal with a conventional one-third number of terminals, and a plurality of source drivers need not be provided. As a configuration similar to the display device 3 of FIG. 9, two display signals are time-divided and output as a driver output signal from one terminal, and the driver output signal is distributed to two by a distribution circuit, and a pixel matrix is obtained. The structure which inputs into each signal line of a part is known (for example, refer patent document 1).
[0012]
[Patent Document 1]
Japanese Patent Laid-Open No. 6-138851
[0013]
[Problems to be solved by the invention]
However, in the display device having the above distribution circuit, the influence of the parasitic capacitance of the TFT of the distribution circuit is not taken into consideration. That is, as shown in FIG. 12, in the distribution circuit 15, TFTs 20 (1, r), 20 (1, g), 20 (1, b) to 20 (n, r), 20 (n, g), 20 (N, b) includes parasitic capacitances 21 (1, r), 21 (1, g), 21 (1, b) to 21 (n, r), 21 (n, n) between the gate and source of each TFT. g), 21 (n, b).
[0014]
FIG. 13 is a diagram illustrating an example of signals related to the TFT 20 (1, r) in the distribution circuit 15 of FIG. In FIG. 13A, the driver output signal D (1) is indicated by a broken line, and the potential of the distribution line SI (1, r) is indicated by a solid line. FIG. 13B shows the waveform of the switch signal on the switch line SWr. When the switch signal of the switch line SWr rises, the TFT 20 (1, r) is turned on, and the driver output signal D (1) is input to the TFT 20 (1, r). When the switch signal of the switch line SWr falls and the switch signal of the switch line SWg rises (not shown), the TFT 20 (1, g) is turned on, and the driver output signal D (1) is output from the TFT 20 (1, r). Input to the TFT 20 (1, g). However, due to the parasitic capacitance 21 of the TFT 20 (1, r), the potential of the distribution line SI (1, r) is shifted by the shift amount SH as the switch signal of the switch line SWr falls.
[0015]
Due to this potential shift, the potential of each signal line of the pixel matrix unit 11 fluctuates and becomes a value that deviates from the voltage of the original display signal, causing a flicker or a shift in display gradation on the screen of the pixel matrix unit 11, There was a problem that display quality deteriorated. As is well known, in the TFT in the pixel of the pixel matrix section 11, a field through voltage due to parasitic capacitance is generated in accordance with the change of the scanning signal. Further, the display quality may be further deteriorated in combination with the potential shift and the potential shift due to the field through voltage.
[0016]
Further, when an amorphous silicon (a-Si) TFT is used as the TFT 20, since the on-current when the a-Si TFT is switched on is relatively small, the influence of parasitic capacitance is large, and the degree of potential shift is further increased. In some cases, it may be several volts, and the deterioration of display quality is further increased.
[0017]
An object of the present invention is to provide a display quality due to parasitic capacitance of a switching element for performing time division when a driver output signal is time-divided and distributed to a plurality of output terminals and applied to a signal line of a display panel. It is to prevent the decline.
[0018]
[Means for Solving the Problems]
  In order to solve the above problems, the invention described in claim 1When the signals corresponding to each color component are different from each otherOne input terminal,A first thin film transistor corresponding to a first color component and having a source electrode connected to the input terminal; a first distribution line connected to a data electrode of the first thin film transistor; A first control line connected to the gate electrode, a second thin film transistor corresponding to the second color component, a source electrode connected to the input terminal, and a data electrode of the second thin film transistor A second distribution line; a second control line connected to the gate electrode of the second thin film transistor; a third thin film transistor corresponding to a third color component and having a source electrode connected to the input terminal; A third distribution line connected to the data electrode of the third thin film transistor; and a third control line connected to the gate electrode of the third thin film transistor; The selection signal is supplied to the first control line, the second control line, and the third control line in a time-sharing manner in correspondence with the color component corresponding to the signal input to the first control line. The first distribution line, the second distribution line, and the third distribution line are controlled so that one thin film transistor, the second thin film transistor, and the third thin film transistor are turned on in different periods. A signal distribution device that distributes color component signals corresponding to each of the dummy control lines to which a predetermined compensation signal is supplied, and between the gate electrode and the first distribution line in the first thin film transistor. A first capacitor having a capacitance value corresponding to the parasitic capacitance generated in the first capacitor, one electrode connected to the first distribution line and the other electrode connected to the second control line; The second The thin film transistor has a capacitance value corresponding to a parasitic capacitance generated between the gate electrode and the second distribution line, and one electrode is connected to the second distribution line and the other electrode is connected to the second distribution line. A second capacitor connected to the third control line, a capacitance value corresponding to a parasitic capacitance generated between the gate electrode and the third distribution line in the third thin film transistor, and one electrode Is connected to the third distribution line and the other capacitor is connected to a dummy control line, and the first thin film transistor, the second thin film transistor, and the third thin film transistor are provided. After sequentially turning on, the first thin film transistor, the second thin film transistor, and the third thin film transistor are controlled to be turned off for a predetermined period. The compensation signal having the same value as the selection signal is supplied to the dummy control line.It is characterized by that.
[0019]
  According to a second aspect of the present invention, in the signal distribution device according to the first aspect, color components corresponding to a signal input to the input terminal are a red component, a green component, and a blue component, One thin film transistor, the second thin film transistor, and the third thin film transistor are assigned one of a red component, a green component, and a blue component so that different color components correspond to each other.
[0020]
  According to a third aspect of the present invention, in the signal distribution device according to the first or second aspect, the falling timing of the selection signal supplied to the first control line and the second control line are supplied. And the rising timing of the selection signal supplied to the third control line coincides with the rising timing of the selection signal supplied to the second control line. The falling timing of the selection signal supplied to the control line 3 coincides with the rising timing of the compensation signal supplied to the dummy control line.
[0021]
  According to a fourth aspect of the present invention, in the signal distribution device according to any one of the first to third aspects, the first control line is arranged to intersect the first distribution line. The second control line is arranged to intersect the first distribution line and the second distribution line, and the third control line is the first distribution line, the second distribution line, and the second distribution line. The dummy control line intersects the first distribution line, the second distribution line, and the third distribution line. It arrange | positions so that it may do.
[0022]
  According to a fifth aspect of the present invention, there is provided the signal distribution device according to any one of the first to fourth aspects, and a display panel in which a plurality of display pixels are arranged in a matrix. The wiring, the second distribution wiring, and the third distribution wiring are connected to a signal line in the display panel to which a color component corresponding to the distribution wiring is assigned.
[0023]
  According to a sixth aspect of the present invention, in the display device according to the fifth aspect, the display panel includes a pixel transistor as a thin film transistor for each display pixel, and the first thin film transistor and the first thin film transistor in the signal distribution device. The second thin film transistor and the third thin film transistor are formed on the same substrate as the substrate on which the pixel transistor is formed.
[0032]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, first, second, and third embodiments of the present invention will be described in order with reference to the accompanying drawings.
[0033]
(First embodiment)
First, the features of the apparatus according to the first embodiment will be described with reference to FIGS. FIG. 1 is a block diagram illustrating a configuration of a display device 1 according to the present embodiment. FIG. 2 is a diagram showing an internal configuration of the distribution circuit 14 in the present embodiment.
[0034]
The display device 1 according to the present embodiment includes a pixel matrix unit 11 as a display panel such as an LCD that constitutes a display screen in which pixels are arranged in a matrix, and a scanning driver that inputs a scanning signal to the pixel matrix unit 11. Distribution as a gate driver 12, a source driver 13 as a signal driver for outputting a driver output signal, and a signal distribution device for distributing and inputting the driver output signal output from the source driver 13 to the signal lines of the pixel matrix unit 11. Circuit 14.
[0035]
The pixel matrix unit 11 has a plurality of pixels composed of red, green, and blue pixels, and displays a screen by a collection of the pixels. Each pixel is provided with a TFT and a liquid crystal element corresponding to a red, green, or blue color filter, and is an active matrix display device in which the operation of the liquid crystal element is controlled by the TFT. In the pixel matrix section 11, a plurality of scanning lines and a plurality of signal lines intersect in a matrix, and each pixel is disposed at a substantially intersection. Each pixel is provided with a liquid crystal element and a TFT that switches driving of the liquid crystal element. The pixel matrix section 11 is an active matrix display device in which each pixel has a TFT.
[0036]
The source driver 13 outputs a display signal input from a display control unit (not shown) as a driver output signal. The display signal is, for example, an RGB signal corresponding to each pixel. The source driver 13 includes a signal rearrangement unit (not shown) that rearranges the RGB signals of the display signal in a time division manner so as to correspond to the distribution circuit 14 and the pixel matrix unit 11. The signal rearrangement unit includes, for example, a memory that temporarily stores and holds a display signal, and a reading unit that reads the display signal held in the memory in an order corresponding to the distribution circuit 14 and the pixel matrix unit 11. Composed.
[0037]
The source driver 13 outputs a driver output signal obtained by time-dividing RGB signals together. Therefore, it operates so as to output the driver output signal at three times the speed (frequency is three times) as compared with the case where time division is not performed.
[0038]
The driver output signal is distributed in a time division manner by the distribution circuit 14 and applied to the signal lines of the pixel matrix unit 11. The scanning signal output from the gate driver 12 is applied to the scanning line of the pixel matrix unit 11.
In the pixel matrix unit 11, the scanning signal output from the gate driver 12 is applied to the TFT gate of each pixel, the TFT is turned on / off, and the driving signal input from the distribution circuit 14 is the source of the TFT. -Applied to the liquid crystal element via the drain. And the transmission of the emitted light from a backlight (not shown) is controlled by driving the liquid crystal element by the drive signal. Needless to say, the pixel matrix portion 11 may be of a light reflection type.
[0039]
As shown in FIG. 2, the distribution circuit 14 has a distribution line SI (1) corresponding to each of the driver output signals D (1) to D (n) (where n is an integer of 2 or more) output from the source driver 13. , R), SI (1, g), SI (1, b) to SI (n, r), SI (n, g), SI (n, b), and a switch signal (selection signal) are input. Switch lines (first control lines) SWr, SWg, SWb and common switch lines (second lines) wired to the display panel side end of the distribution lines (electrically closer to the display panel than the switch lines SWr, SWg, SWb) Switch lines SWc as control lines) are wired in a matrix.
[0040]
The switch signal input to each switch line SWr, SWg, SWb is output from a driver (not shown). However, the present invention is not limited to this configuration, and a configuration in which each switch signal is generated from the gate driver 12 and output may be used.
[0041]
Each distribution line SI (1, r), SI (1, g), SI (1, b) to SI (n, r), SI (n, g), SI (n, b) is used as a switching element. TFTs 20 (1, r), 20 (1, g), 20 (1, b) to 20 (n, r), 20 (n, g), and 20 (n, b) are provided. The switch lines SWr, SWg, SWb are respectively connected to the gates of the TFTs 20 (i, r), 20 (i, g), 20 (i, b) (where i is an integer satisfying 1 ≦ i ≦ n). . Each distribution line SI (i, r), SI (i, g), SI (i, b) is connected to a signal line of each pixel of red, green, and blue in the pixel matrix unit 11. The TFTs 20 (1, r), 20 (1, g), 20 (1, b) to 20 (n, r), 20 (n, g), and 20 (n, b) have parasitic capacitances 21 (1, 1, r), 21 (1, g), 21 (1, b) to 21 (n, r), 21 (n, g), 21 (n, b).
[0042]
Further, the switch line SWg and the distribution lines SI (1, r) to SI (n, r) are respectively connected through capacitors 22 (1, gr) to 22 (n, gr) as first capacitors. Yes. Similarly, the switch line SWb and the distribution lines SI (1, r) to SI (n, r) are respectively connected through capacitors 22 (1, br) to 22 (n, br) as first capacitors. ing. Similarly, the switch line SWb and the distribution lines SI (1, g) to SI (n, g) are respectively connected via capacitors 22 (1, bg) to 22 (n, bg) as first capacitors. ing.
[0043]
Further, the switch line SWc and the distribution lines SI (1, r) to SI (n, r) are respectively connected through capacitors 22 (1, cr) to 22 (n, cr) as second capacitors. . Similarly, the switch line SWc and the distribution lines SI (1, g) to SI (n, g) are respectively connected through capacitors 22 (1, cg) to 22 (n, cg) as second capacitors. The Similarly, the switch line SWc and the distribution lines SI (1, b) to SI (n, b) are respectively connected via capacitors 22 (1, cb) to 22 (n, cb) as second capacitors. The
[0044]
Each capacitor 22 is provided to compensate for the potential shift of the potential of the distribution line (and thus the input potential of the liquid crystal element through the distribution line) generated by the parasitic capacitance 21 of each TFT 20. Here, the potential of the distribution line SI is the output potential of the distribution line SI to the signal lines of the pixel matrix portion 11, and so on. Each capacitor 22 is a capacitor having a capacity equal to the parasitic capacitance 21 of each TFT 20. However, the same capacity is not required exactly, as long as the effect of potential shift can be compensated to some extent.
The distribution circuit in the present embodiment is configured so that the distribution lines, the switch lines, and the common switch lines are arranged in a matrix and intersect each other as described above. The distribution circuit is not limited to this. In short, it is only necessary that a capacitance equal to the parasitic capacitance of the switching element is connected between the distribution line, the switch line, and the common switch line.
[0045]
Next, the operation of the display device 1 will be described with reference to FIG. FIG. 3 is a time chart of each signal in the display device 1. The driver output signal D (k) is a signal output from the source driver 13. The scanning signals Vg (1) to Vg (m) are signals applied to the scanning lines of the pixel matrix unit 12 by the gate driver 12.
[0046]
For simplicity, the driver output signal D (k) will be described as the driver output signal D (1). In FIG. 3, while the scanning signal Vg (1) is High, a driver output signal D (1) including a drive signal applied to each of the distribution lines SI (1, r) to SI (1, b) in a time division manner. Is entered. Corresponding to the time division signal of the driver output signal D (1), switch signals are sequentially applied to the switch lines SWr to SWb, and the TFTs 20 (1, r) to 20 (1, b) are sequentially turned on.
[0047]
At this time, first, the potential shift of the potential of the distribution line SI (1, r) due to the fall of the switch signal of the switch line SWr is the potential of the potential of the distribution line SI (1, r) due to the rise of the switch signal of the switch line SWg. Offsets the shift.
[0048]
More specifically, at the falling edge of the switch signal of the switch line SWr, the potential of the distribution line SI (1, r) tends to drop due to the parasitic capacitance 21 (1, r). However, at the same time, since the switch signal of the switch line SWg rises, the potential of the distribution line SI (1, r) tends to rise via the capacitor 22 (1, gr). As a result, the potential drop and potential rise in the distribution line SI (1, r) are offset.
[0049]
Similarly, the switch signal of the switch line SWb rises simultaneously with the fall of the switch signal of the switch line SWg. For this reason, the potential shift of the potential of the distribution line SI (1, g) due to the fall of the switch signal of the switch line SWg is caused by the distribution line SI (via the capacitor 22 (1, bg) due to the rise of the switch signal of the switch line SWr. 1, g) cancels out the potential shift of the potential.
[0050]
Similarly, the switch signal of the switch line SWc rises simultaneously with the fall of the switch signal of the switch line SWb. For this reason, the potential shift of the potential of the distribution line SI (1, b) due to the fall of the switch signal of the switch line SWb is caused by the distribution line SI (via the capacitor 22 (1, cb) due to the rise of the switch signal of the switch line SWc. 1, b) cancels out the potential shift of the potential. Note that at least the falling timing of the switch signal of the switch line SWc is in the blanking period in the horizontal scanning by the scanning signal Vg (1). Here, the potential shift of the potential of the distribution line SI (1, b) due to the fall of the switch signal of the switch line SWc is not canceled by other signals, but the timing at which this potential shift occurs is during the blanking period. The display state is not affected.
[0051]
The same applies to the driver output signals D (2) to D (n) thereafter.
[0052]
In addition, capacitors 22 (1, br), 22 (1, cr) for the distribution lines SI (1, r), SI (1, g), SI (1, b) corresponding to the driver output signal D (1). , 22 (1, cg) contributes to compensation for the potential shift of the potential of the distribution line SI due to the fall of the switch signals of the switch lines SWr, SWg, SWb.
In addition, capacitors 22 (2, bg) to 22 (n, bg), 22 (2, cr) to 22 (n, cr), 22 (2, 2) corresponding to the driver output signals D (2) to D (n). The same applies to cg) to 22 (n, cg).
[0053]
The distribution circuit 14 may be formed integrally on the same substrate as the pixel matrix unit 11 or may be mounted as a separate component on the substrate of the pixel matrix unit 11. Further, it may be configured to be included on the source driver 13 side.
As described above, according to the first embodiment, the drive signals of the red, green, and blue pixels are input to the pixel matrix unit 11 by the time division distribution of the driver output signal by the distribution circuit 14. At this time, the potential shift of the distribution line SI caused by the parasitic capacitance 21 of the TFT 20 can be offset and compensated by the potential shift based on the capacitor 22. As a result, it is possible to eliminate the occurrence of a boundary for each source driver on the display screen, and it is possible to stably and satisfactorily display the screen in the pixel matrix unit 11 using the drive signal input from the distribution line SI. The display quality can be improved.
At the same time, when the distribution circuit 14 is provided on the substrate of the pixel matrix unit 11, the number of output terminals of the source driver 13 can be reduced to 1/3, so that the output terminal pitch is increased. While preventing defects such as corrosion, the mounting cost of the source driver 13 to the display device 1 can be reduced.
[0054]
In particular, when the TFT 20 of the pixel matrix portion 11 is an a-Si silicon TFT, a potential shift of about several V of the drive signal of the distribution line SI based on the parasitic capacitance 21 of the TFT 20 can be compensated, which is effective. .
[0055]
(Second Embodiment)
A second embodiment will be described with reference to FIG. FIG. 4 is a diagram showing an internal configuration of the distribution circuit 14A in the present embodiment. In the present embodiment, the internal configuration of the distribution circuit 14 of the first embodiment is different. In order to avoid duplication of explanation, the different parts will be mainly explained.
[0056]
As shown in FIG. 4, the distribution circuit 14A of the present embodiment includes distribution lines SI (1, r), SI (1, g), SI (1, b) to SI (n, r), SI (n , G), SI (n, b), switch lines SWr, SWg, SWb, SWc, TFT 20 (1, r), 20 (1, g), 20 (1, b) to 20 (n, r) , 20 (n, g), 20 (n, b) and capacitors 22 (1, gr) to 22 (n, gr), 22 (1, br) to 22 (n, br), 22 (1, bg) ) To 22 (n, bg), 22 (1, cr) to 22 (n, cr), 22 (1, cg) to 22 (n, cg), 22 (1, cb) to 22 (n, cb) In addition to the capacitors 22 (1, rg) to 22 (n, rg), 22 (1, rb) to 22 (n, rb), 22 (1, gb) to 22 ( , Configured with a gb).
[0057]
Further, the switch line SWr and the distribution lines SI (1, g) to SI (n, g) are respectively connected via capacitors 22 (1, rg) to 22 (n, rg). Similarly, the switch line SWr and the distribution lines SI (1, b) to SI (n, b) are respectively connected via capacitors 22 (1, rb) to 22 (n, rb). Similarly, the switch line SWg and the distribution lines SI (1, b) to SI (n, b) are respectively connected via capacitors 22 (1, gb) to 22 (n, gb).
[0058]
Each capacitor 22 is a capacitor having a capacity equal to the parasitic capacitance 21 of the TFT 20. However, the same capacity is not required exactly, and it is sufficient if the influence of the potential shift can be compensated to some extent and the capacity of the capacitor connected to each switch line SW is equal.
[0059]
In the first embodiment, the total capacitance of the capacitance of the capacitor 22 connected between each switch line SW and the distribution line SI and the parasitic capacitance 21 of the TFT 20 is different for each switch line SW. Yes. That is, in each switch line SW, an asymmetry occurs in the total capacitance of the capacitor 22 and the parasitic capacitance 21 connected to each switch line SW. This asymmetry is not a problem as long as the output resistance of the driver that outputs the switch signal of the switch line SW is small enough to be ignored and the wiring resistance of each switch line is small enough to be negligible. This is because if the resistance is extremely small enough to be ignored, the time constant, which is the product of the resistance value and the capacitance value, also becomes extremely small, and the switch signal waveform does not dull. The time constant is a value that uses time as a parameter, and is a constant that characterizes the speed of response of a signal.
[0060]
However, in reality, the output resistance of the driver that outputs the switch signal has a certain lower limit value due to restrictions such as the driver size. For this reason, even when the wiring resistance of the switch line SW is small enough to be ignored, the output resistance of the driver is often not negligible. In this case, the time constant becomes a value that cannot be ignored, and the waveform of the switch signal becomes dull.
[0061]
When bluntness occurs in the switch signal, the potential shift value of the distribution line SI due to the fall of the switch signal is smaller than when bluntness does not occur. This is because when the switch signal is dull, the TFT 20 is gradually switched off, and the potential of the wiring SI is gradually shifted accordingly.
[0062]
In the first embodiment, even if the wiring resistance of each switch line SW is the same, the total capacitance connected to each switch line SW is different, so that there is a possibility that a difference occurs in the time constant for each switch line SW. is there. Further, the time constant difference becomes a potential shift difference of the distribution line SI, and may appear as a characteristic difference of RGB, that is, a color shift of the display screen of the pixel matrix unit 11. In particular, when the output resistance of the switch signal or the total capacity of the capacitor 22 connected to each switch line SW is increased, this color shift becomes noticeable to the extent that the display quality may be reduced.
[0063]
On the other hand, in the present embodiment, as shown in FIG. 4, the total capacitance of the capacitor 22 connected to each switch line SW and the parasitic capacitance 21 of the TFT 20 is equal between the switch lines SW. In addition, the capacitors 22 are provided at all the intersections of the switch lines SW and the distribution lines SI except for the portions where the TFTs 20 are provided. Thereby, the time constant difference of each switch line SW is reduced. By reducing the time constant difference, the occurrence of a potential shift difference in the drive signal output from each distribution line SI is reduced.
[0064]
As described above, according to the second embodiment, the total capacitance of the capacitor 22 connected to each switch line SW and the parasitic capacitance 21 of the TFT 20 are equal to each other. For this reason, the time constant difference of each switch line SW is reduced, the potential shift difference of each distribution line SI can be reduced, the color shift of the screen display of the pixel matrix unit 11 is prevented, and the display quality of the display screen is improved. Can be increased.
[0065]
(Third embodiment)
In the third embodiment, the internal configuration of the distribution circuit 14A of the second embodiment is different. In order to avoid duplication of explanation, the different parts will be mainly explained.
A third embodiment will be described with reference to FIGS. 5 and 6. FIG. 5 is a diagram illustrating an internal configuration of the distribution circuit 14B in the third embodiment. FIG. 6 is a diagram illustrating a schematic waveform (a) of the driver output signal and a schematic waveform (b) of the switch signal in the distribution circuit 14A of the second embodiment of FIG. FIG. 6B shows a waveform (potential) near the input terminal of the switch signal SWr by a dotted line, and a waveform (potential) at a position away from the input terminal by a predetermined distance by a solid line. FIG. 6A shows the potential of the distribution line SI (1, r) near the input terminal of the switch signal by a dotted line and the potential of the distribution line SI (n, r) at a predetermined distance from the input terminal by a solid line. Is shown.
[0066]
As shown in FIG. 5, the distribution circuit 14B in the present embodiment includes capacitors 22 (1, gr) to 22 (n, gr), 22 (1, br) to 22 (n, br), 22 in FIG. (1, bg) to 22 (n, bg), 22 (1, cr) to 22 (n, cr), 22 (1, cg) to 22 (n, cg), 22 (1, cb) to 22 ( n, cb), 22 (1, rg) to 22 (n, rg), 22 (1, rb) to 22 (n, rb), 22 (1, gb) to 22 (n, gb), Capacitors 23 (1, gr) to 23 (n, gr), 23 (1, br) to 23 (n, br), 23 (1, bg) to 23 (n, bg), 23 (1, cr) to 23 (n, cr), 23 (1, cg) to 23 (n, cg), 23 (1, cb) to 23 (n, cb), 23 (1, rg) to 23 (n, rg), 3 (1, rb) ~23 (n, rb), is configured as 23 (1, gb) ~22 (n, gb), other configuration is the same as FIG.
[0067]
The capacitance of each capacitor 23 (l, L) (where l is an integer satisfying 1 ≦ l ≦ n, L = gr, br, bg, cr, cg, cb, rg, rb, gb) is C (l, L) In this case, each capacitor 23 (1, L) has a capacity such that the following expression is satisfied.
C (1, gr) <C (2, gr) <˜ <C (n, gr) (1)
C (1, br) <C (2, br) <˜ <C (n, br) (2)
C (1, bg) <C (2, bg) <˜ <C (n, bg) (3)
C (1, cr) <C (2, cr) <˜ <C (n, cr) (4)
C (1, cg) <C (2, cg) <˜ <C (n, cg) (5)
C (1, cb) <C (2, cb) <˜ <C (n, cb) (6)
C (1, rg) <C (2, rg) <˜ <C (n, rg) (7)
C (1, rb) <C (2, rb) <˜ <C (n, rb) (8)
C (1, gb) <C (2, gb) <˜ <C (n, gb) (9)
[0068]
In other words, in the capacitor 23 corresponding to the driver output signals D (k) and D (k + 1) adjacent to each other along the switch line SW and connected to the distribution line SI of the same color (red, green or blue), the switch line The capacitance of the capacitor 23 (k + 1, L) on the output side (right side in FIG. 5) of SW is larger than the capacitance of the capacitor 23 (k, L) on the input side (left side in FIG. 5). That is, the capacitance value of each capacitor 23 connected to the switch line SW is configured to gradually increase toward the output side (right side in FIG. 5).
[0069]
In the second embodiment, the time constant difference between the switch lines SW is reduced. As described in the second embodiment, the wiring resistance of each switch line SW can be almost ignored, and the configuration may be used when only the output resistance of the driver that outputs each switch signal contributes to the time constant.
[0070]
However, in a large display device or the like, the line length of each switch line SW becomes long, and the wiring resistance cannot be ignored. For this reason, compared with the output resistance of the driver which outputs each switch signal, there exists a possibility that the wiring resistance of each switch line SW may become more than it. Therefore, due to the wiring resistance of each switch line SW, there is a possibility that a characteristic difference such as a luminance gradient may occur over the scanning direction of the display screen of the pixel matrix unit 11 (that is, along the wiring direction of the switch line SW). there were. This is because, in each switch line SW, the wiring resistance value with respect to the switch signal changes from the input end to the output end of the switch signal due to the wiring resistance, and an effective time constant difference is generated.
[0071]
Here, let us consider a case where the capacities of the capacitors 23 are equal (that is, the second embodiment). In this case, the wiring resistance value with respect to the switch signal increases from the input side to the output side of the switch line SW, and the time constant also increases. Therefore, the degree of dullness of the potential of the distribution line SI increases from the input side to the output side of the switch line SW.
[0072]
As a specific example, referring to FIG. 6, the potentials of the distribution line SI (1, r) and the distribution line SI (n, r) in the switch signal applied to the switch SWr are compared. First, the switch signal of the switch line SWr in FIG. 6B has a greater degree of dullness in the switch signal (solid line) in the TFT 20 (n, r) than in the switch signal (dotted line) in the TFT 20 (1, r). . For this reason, as shown in FIG. 6A, the potential shift of the distribution line SI (n, r) (solid line) is smaller than the potential shift of the distribution line SI (1, r) (dotted line). This is because when the switch signal is dull, the TFT 20 is gradually switched off, so that the potential of the distribution line SI also gradually shifts.
[0073]
Capacitors 23 (1, gr) and 23 (n, gr) are potentials of distribution lines SI (1, r) and SI (n, r) due to rising of a switch signal (not shown) of the switch line SWg. The shift cancels and compensates for the potential shift of the distribution lines SI (1, r), SI (n, r) caused by the falling edge of the switch signal of the switch line SWr. In order to reduce the difference between the potential shift of the distribution line SI (1, r) and the potential shift of SI (n, r), the time constant corresponding to the capacitor 23 (n, gr) is changed to the capacitor 23 (1, r It is necessary to make it larger than the time constant corresponding to gr). Therefore, in the third embodiment, the capacitor 23 (1, gr), 23 (n, gr) is set so that the capacitance C (1, gr) <C (n, gr). The time constant corresponding to n, gr) is made larger than the time constant corresponding to the capacitor 23 (1, gr).
[0074]
Similarly, the capacitors 23 (2, gr) to 23 (n−1, gr) may satisfy the capacitance C (2, gr) <˜ <C (n−1, gr), and the above C (1 , Gr) <C (n, gr) together with Equation (1). Similarly, equations (2) to (9) are established.
[0075]
That is, in the configuration of the third embodiment, the capacitors 23 are arranged so that the capacitances of the capacitors 23 connected to the distribution lines SI increase from the input side to the output side of the switch line SW. For this reason, the potential shift of the distribution line SI is compensated so as to be uniform along the switch line SW.
[0076]
The case where the conditions of the expressions (1) to (9) are satisfied has been described above, but the present invention is not limited to this. The capacitance of the capacitor 23 may be set based on the wiring resistance of the switch line SW so that the potential shift of the distribution line SI is uniformly compensated from the input side to the output side of the switch signal of the switch line SW. .
[0077]
The drive voltage input to the pixels of the pixel matrix unit 11 is affected by both the potential shift of the distribution line SI and the field through voltage generated inside the pixel matrix unit 11. For this reason, the optimum distribution of the capacitance of the capacitor 23 in order to achieve uniform display quality in the scanning direction of the pixel matrix portion 11 is determined by circuit simulation considering the above two factors.
[0078]
As described above, according to the third embodiment, the drive signal for the distribution line SI is provided by disposing the capacitor 23 so that the capacitance increases as the switch signal of the switch line SW is shifted from the input side to the output side. Is uniformly compensated for. For this reason, it is possible to reduce or eliminate a characteristic difference such as a luminance gradient that can occur along the scanning direction of the display screen of the pixel matrix portion 11 of the display device 1, and to improve display quality by uniform screen display. .
[0079]
The detailed portions described in the above three embodiments are not limited to the above contents, and can be changed as appropriate.
In the above-described three embodiments, the pixel matrix unit 11 as a display panel and the distribution circuit 14 are described as separate components. However, the present invention is not limited to this. For example, the display panel may be integrally formed by the pixel matrix unit 11 and the distribution circuit 14. In this case, the number of terminals on the source driver side of the display panel as one component can be reduced, and problems such as corrosion due to a small terminal pitch can be prevented.
[0080]
In the above-described three embodiments, the driver output signal obtained by time-dividing the three display signals of red, green, and blue has been described as a configuration that is distributed as a drive signal by the distribution circuit 14, but the present invention is not limited thereto. This is not the only thing that can be applied. A driver output signal obtained by time-dividing two or four or more display signals may be distributed as a drive signal by the distribution circuit 14.
[0081]
In the above three embodiments, the switching element of the distribution circuit 14 has been described as the TFT 20, but the present invention is not limited to this. Instead of the TFT 20, a configuration using an FET (Field Effect Transistor) may be used. In the above embodiment, the active matrix pixel matrix unit 11 is provided. However, other dot matrix methods such as a simple matrix method may be used. Further, the pixel matrix unit 11 is not limited to the LCD, and may be another display panel such as an EL display (ElectroLuminescent Display).
[0082]
【The invention's effect】
  According to the present invention,When the driver output signal is time-divided and distributed to multiple output terminals and applied to the signal lines of the display panel, it prevents the display quality from deteriorating due to the parasitic capacitance of the switching elements for time-sharing. it can.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a display device 1 according to a first embodiment of the present invention.
FIG. 2 is a diagram showing an internal configuration of a distribution circuit 14 in the first embodiment.
FIG. 3 is a time chart of each signal in the display device 1;
FIG. 4 is a diagram showing an internal configuration of a distribution circuit 14A in a second embodiment according to the present invention.
FIG. 5 is a diagram illustrating an internal configuration of a distribution circuit 14B according to a third embodiment of the present invention.
6 is a diagram illustrating a schematic waveform (a) of a driver output signal and a schematic waveform (b) of a switch signal in the distribution circuit 14A according to the second embodiment of FIG. 4;
7 is a block diagram illustrating a configuration of a conventional display device 2. FIG.
FIG. 8 is a diagram illustrating the occurrence of a boundary of a display screen of the display device 2;
9 is a block diagram showing a configuration of a conventional display device 3. FIG.
10 is a diagram showing an internal configuration of a distribution circuit 15. FIG.
11 is a time chart of each signal in the display device 3. FIG.
12 is a diagram showing parasitic capacitance in the internal configuration of the distribution circuit 15. FIG.
13 is a diagram illustrating an example of a signal related to a TFT 20 (1, r) in the distribution circuit 15 of FIG. In (a), the driver output signal D (1) is indicated by a broken line, and the potential of the distribution line SI (1, r) is indicated by a solid line. (B) shows the waveform of the switch signal of the switch line SWr.
[Explanation of symbols]
1,2,3 display device
11 Pixel matrix part
11A, 11B screen area
12 Gate driver
13, 13A, 13B Source driver
14, 14A, 14B, 15 Distribution circuit
SI distribution wiring
SW switch line
20 TFT
21 Parasitic capacitance
22,23 capacitors

Claims

One input terminal into which signals corresponding to each color component are input at different timings ;
A first thin film transistor corresponding to a first color component and having a source electrode connected to the input terminal;
A first distribution line connected to the data electrode of the first thin film transistor;
A first control line connected to the gate electrode of the first thin film transistor;
A second thin film transistor corresponding to a second color component and having a source electrode connected to the input terminal;
A second distribution line connected to the data electrode of the second thin film transistor;
A second control line connected to the gate electrode of the second thin film transistor;
A third thin film transistor corresponding to a third color component and having a source electrode connected to the input terminal;
A third distribution line connected to the data electrode of the third thin film transistor;
A third control line connected to the gate electrode of the third thin film transistor,
A selection signal is supplied to the first control line, the second control line, and the third control line in a time-sharing manner in correspondence with the color component corresponding to the signal input to the input terminal. The first thin film transistor, the second thin film transistor, and the third thin film transistor are controlled so as to be in an ON state in different periods, and the first distribution line, the second distribution line, and the third A signal distribution device that distributes color component signals corresponding to each of the distribution lines,
A dummy control line to which a predetermined compensation signal is supplied;
The first thin film transistor has a capacitance value corresponding to a parasitic capacitance generated between the gate electrode and the first distribution line, and one electrode is connected to the first distribution line and the other A first capacitor having an electrode connected to the second control line;
The second thin film transistor has a capacitance value corresponding to a parasitic capacitance generated between the gate electrode and the second distribution line, and one electrode is connected to the second distribution line and the other A second capacitor having an electrode connected to the third control line;
The third thin film transistor has a capacitance value corresponding to a parasitic capacitance generated between the gate electrode and the third distribution line, and one electrode is connected to the third distribution line and the other A third capacitor having an electrode connected to the dummy control line,
After the first thin film transistor, the second thin film transistor, and the third thin film transistor are sequentially turned on, the first thin film transistor, the second thin film transistor, and the third thin film transistor are turned off for a predetermined period. And a compensation signal having a value equal to the selection signal is supplied to the dummy control line .

Color components corresponding to a signal input to the input terminal are a red component, a green component, and a blue component,
The first thin film transistor, the second thin film transistor, and the third thin film transistor are assigned any one of a red component, a green component, and a blue component so that different color components correspond to each other. The signal distribution device according to claim 1.

The falling timing of the selection signal supplied to the first control line matches the rising timing of the selection signal supplied to the second control line,
The falling timing of the selection signal supplied to the second control line matches the rising timing of the selection signal supplied to the third control line,
3. The signal according to claim 1, wherein a falling timing of a selection signal supplied to the third control line coincides with a rising timing of a compensation signal supplied to the dummy control line. Dispensing device.

The first control line is arranged to intersect the first distribution line;
The second control line is arranged so as to intersect the first distribution line and the second distribution line,
The third control line is disposed so as to intersect the first distribution line, the second distribution line, and the third distribution line,
4. The dummy control line according to claim 1, wherein the dummy control line is arranged to intersect the first distribution line, the second distribution line, and the third distribution line. The signal distribution device described in 1.

A signal distribution device according to any one of claims 1 to 4,
A display panel in which a plurality of display pixels are arranged in a matrix,
The first distribution line, the second distribution line, and the third distribution line are connected to a signal line in the display panel to which a color component corresponding to the distribution line is assigned. Display device.

In the display panel, a pixel transistor as a thin film transistor is formed for each display pixel,
6. The first thin film transistor, the second thin film transistor, and the third thin film transistor in the signal distribution device are formed on the same substrate as the substrate on which the pixel transistor is formed. The display device described in 1.