JP2004294858A - Signal distributor and display device - Google Patents
Signal distributor and display device Download PDFInfo
- Publication number
- JP2004294858A JP2004294858A JP2003088093A JP2003088093A JP2004294858A JP 2004294858 A JP2004294858 A JP 2004294858A JP 2003088093 A JP2003088093 A JP 2003088093A JP 2003088093 A JP2003088093 A JP 2003088093A JP 2004294858 A JP2004294858 A JP 2004294858A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- lines
- distribution
- capacitance
- control line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、入力信号を時分割して複数の出力端子に分配する信号分配装置及びその信号分配装置を備える表示装置に関する。
【0002】
【従来の技術】
近年、平面表示装置として、様々なタイプの液晶ディスプレイ(LCD)が開発されている。なかでも、複数の画素が行列状に配置されたドットマトリクスLCDが注目を集めている。ドットマトリクスLCDは、単純マトリクス方式とアクティブマトリクス方式がよく知られている。そして、1画素に割当てられる駆動時間(デューティ)が高く、比較的高いコントラストの画像表示を可能とするアクティブマトリクス方式が多く用いられている。
【0003】
ここで、図7を参照して、従来のアクティブマトリクス方式の表示装置2を説明する。図7は、従来の表示装置2の構成を示すブロック図である。図7に示すように、表示装置2は、マトリクス状に画素が配置された表示パネルとしての画素マトリクス部11と、画素マトリクス部11の走査線に走査信号を入力するゲートドライバ12と、画素マトリクス部11の信号線に駆動信号を入力するソースドライバ13A,13Bとを備える。画素マトリクス部11の画面構成単位であるピクセルは、赤(R)、緑(G)、青(B)の3色の画素からなる。
【0004】
各画素には、周知のように、TFT(薄膜トランジスタ)と、赤、緑又は青色のカラーフィルタに対応した液晶素子とが設けられる。そして、ゲートドライバ12から出力された走査信号がTFTのゲートに入力されて、そのゲートの開閉により、ソースドライバ12から出力された駆動信号がTFTのソース−ドレインを介して液晶素子に入力される。バックライトなどから出射された光が液晶素子を通過することにより各色が発光する。
【0005】
ここで、画素マトリクス部11の高精細化に伴って信号線数が増加し、それに応じて、図7に示すように、複数のソースドライバが用いられる場合があった。例えば、図7においては、2つのソースドライバ13A,13Bが設けられている。
【0006】
ソースドライバを複数設ける場合、ソースドライバを取り付ける際のボンディング工程が増えて、生産性が低下するという問題があった。さらに、画素マトリクス部11の画素が高精細になると、信号線間のピッチが挟小化するため、ソースドライバのボンディングにおける歩留まりが低下したり、端子間電位差に起因する腐食などの不良が発生するおそれがあった。
また、図8は、表示装置2の表示画面にソースドライバ毎の境界が発生した状態を示す図である。すなわち、図8に示すように、ソースドライバ13Aと13Bとの特性の差や、端子の接触抵抗の差などにより、画素マトリクス部11の画面領域に、ソースドライバ13Aに対応する画素マトリクス部11の画面領域11Aと、ソースドライバ13Bに対応する画面領域11Bとに境界ができてしまう場合があった。
【0007】
これらの不具合を解決するために、図9に示すような表示装置3が考えられた。この表示装置3は、画素マトリクス部11と、ゲートドライバ12と、画素マトリクス部11の赤、緑及び青の各1つの画素への駆動信号を時分割したドライバ出力信号として出力するソースドライバ13とを備えるとともに、TFT基板上に形成された分配回路15を備え、該分配回路15によってソースドライバ13から出力されたドライバ出力信号を、画素マトリクス部11の各信号線に分配するように構成される。
【0008】
図10は、分配回路15の内部構成を示す図である。図10に示すように、分配回路15には、ソースドライバ13から出力されるドライバ出力信号D(1)〜D(n)(ただし、nは2以上の整数)それぞれに対応する分配線SI(1,r),SI(1,g),SI(1,b)〜SI(n,r),SI(n,g),SI(n,b)と、ドライバ出力信号D(1)〜D(n)を入力する分配線SIを切り替えるためのスイッチ信号が印加されるスイッチ線SWr,SWg,SWbとがマトリクス状に配線されている。r,g,bは、順に赤、緑、青を示す。
【0009】
各分配線SI(1,r),SI(1,g),SI(1,b)〜SI(n,r),SI(n,g),SI(n,b)は、出力端が画素マトリクス部11の信号線に接続され、また各分配線それぞれには、スイッチング素子としてTFT20(1,r),20(1,g),20(1,b)〜20(n,r),20(n,g),20(n,b)が接続される。スイッチ線SWr,SWg,SWbは、TFT20(1,r)〜20(n,r),20(1,g)〜20(n,g),20(1,b)〜20(n,b)のゲートとそれぞれ接続される。
【0010】
図11は、表示装置3における各信号のタイムチャートである。図11に示すように、ソースドライバ13から出力されたドライバ出力信号D(k)(ただし、kは1≦k≦nを満たす整数)は、スイッチ線SWr,SWg,SWbのスイッチ信号により、時分割に切り替えられて、画素マトリクス部11の各画素に対応する信号線に入力される。
【0011】
この構成により、ソースドライバは、従来の3分1の端子数で電気信号を出力できるとともに、複数設けなくてもよい構成となる。この図9の表示装置3に類似の構成として、2つの表示信号を時分割して1つの端子からドライバ出力信号として出力し、そのドライバ出力信号を分配回路により2つに分配して、画素マトリクス部の各信号線に入力する構成が知られている(例えば、特許文献1参照)。
【0012】
【特許文献1】
特開平6−138851号公報
【0013】
【発明が解決しようとする課題】
しかし、上記の分配回路を備えた表示装置においては、分配回路のTFTの寄生容量による影響が考慮されていなかった。すなわち、図12に示すように、分配回路15において、TFT20(1,r),20(1,g),20(1,b)〜20(n,r),20(n,g),20(n,b)には、各TFTのゲート・ソース間に寄生容量21(1,r),21(1,g),21(1,b)〜21(n,r),21(n,g),21(n,b)が存在する。
【0014】
図13は、図12の分配回路15におけるTFT20(1,r)に関わる信号の一例を示す図である。図13(a)に、ドライバ出力信号D(1)を破線で、分配線SI(1,r)の電位を実線で示す。図13(b)にスイッチ線SWrのスイッチ信号の波形を示す。スイッチ線SWrのスイッチ信号が立ち上がることにより、TFT20(1,r)がオンとなり、ドライバ出力信号D(1)がTFT20(1,r)に入力される。そしてスイッチ線SWrのスイッチ信号が立ち下がり、スイッチ線SWgのスイッチ信号が立ち上がる(不図示)ことによってTFT20(1,g)がオンとなり、ドライバ出力信号D(1)がTFT20(1,r)からTFT20(1,g)に入力される。しかし、TFT20(1,r)の寄生容量21により、スイッチ線SWrのスイッチ信号の立ち下がりにつられて、分配線SI(1,r)の電位がシフト量SHだけシフトしてしまう。
【0015】
この電位シフトにより、画素マトリクス部11の各信号線の電位が変動し、本来の表示信号の電圧からずれた値となり、画素マトリクス部11の画面にフリッカや表示階調のずれなどが生じて、表示品位が低下する問題があった。また、周知のように、画素マトリクス部11の画素内のTFTにおいては、走査信号の変化に応じて、寄生容量によるフィールドスルー電圧が生じる。そして、上記電位シフトと、フィールドスルー電圧による電位シフトと合わせて、表示品位が更に低下するおそれがあった。
【0016】
また、TFT20にアモルファスシリコン(a−Si)TFTを用いる場合には、a−SiTFTのスイッチオン時のオン電流が比較的小さいため、寄生容量の影響が大きく、電位シフトの度合いはさらに大きくなり、数V程度になってしまうことがあり、表示品位の低下が更に大きくなってしまう。
【0017】
本発明の課題は、ドライバの出力信号を時分割して複数の出力端子に分配し、表示パネルの信号線に印加する場合に、その時分割を行う為のスイッチング素子の寄生容量に起因する表示品位の低下を防ぐことである。
【0018】
【課題を解決するための手段】
上記の課題を解決するため、請求項1に記載の発明は、入力信号が入力される一つの入力端子と、前記入力端子に接続されるとともに、各々がスイッチング素子を介して複数の出力端子に接続される複数の分配線とを備え、前記入力端子に入力された入力信号を、前記各スイッチング素子を介して前記複数の出力端子に分配する信号分配回路を複数備える信号分配装置において、前記各信号分配回路は、前記複数の分配線の何れか1本と前記スイッチング素子を介して接続されるとともに、前記スイッチング素子を駆動する選択信号が印加される複数の第1の制御線と、前記各第1の制御線と前記各分配線の間に接続して設けられる第1の容量と、前記各分配線に電気的に接続される第2の制御線と、前記第2の制御線と前記各分配線の間に接続して設けられる第2の容量と、を備え、前記各第1の制御線及び第2の制御線に前記選択信号が順次印加されて、前記スイッチング素子が順次駆動されることを特徴とする。
また、請求項8に記載の発明は、入力信号が入力される一つの入力端子と、前記入力端子に接続されるとともに、各々がスイッチング素子を介して複数の出力端子に接続される複数の分配線とを備え、前記入力端子に入力された入力信号を、前記各スイッチング素子を介して前記複数の出力端子に分配する信号分配回路を複数備える信号分配装置と、前記信号分配装置の複数の出力端子に接続される複数の信号線、及び、複数の走査線を備え、前記信号線及び前記走査線の各交点近傍にマトリクス状に配列された表示画素を備える表示パネルと、を備える表示装置において、前記各信号分配回路は、前記複数の分配線の何れか1本と前記スイッチング素子を介して接続されるとともに、前記スイッチング素子を駆動する選択信号が印加される複数の第1の制御線と、前記各第1の制御線と前記各分配線の間に接続して設けられる第1の容量と、前記各分配線に電気的に接続される第2の制御線と、前記第2の制御線と前記各分配線の間に接続して設けられる第2の容量と、を備え、前記各第1の制御線及び第2の制御線に前記選択信号が順次印加されて、前記スイッチング素子が順次駆動されることを特徴とする。
【0019】
請求項1及び請求項8に記載の発明によれば、信号分配装置において、第1の制御線に印加される選択信号によって入力信号がスイッチング素子を介して複数の出力端子に分配されるとともに、第1の制御線及び第2の制御線と分配線との間に第1及び第2の容量が設けられ、スイッチング素子の寄生容量に起因する分配線の電位変動を、第1及び第2の容量に基づく電位変動により相殺するように作用する。これにより、信号分配装置を備えた表示パネルにおいて、信号ドライバ回路の出力端子数を減らすことができて、表示装置への信号ドライバ回路の実装コストを低減させることができるとともに、信号分配装置の出力端子を信号線に接続して良好な画面表示を行うことができる。
【0020】
請求項2に記載の発明は、請求項1に記載の信号分配装置において、前記第1の容量は、前記各分配線における、前記スイッチング素子が設けられた箇所から前記出力端子側の、前記各第1の制御線と前記各分配線との交差箇所に設けられていることを特徴とする。
また、請求項9に記載の発明は、請求項8に記載の表示装置において、前記信号分配装置における、前記第1の容量は、前記各分配線における、前記スイッチング素子が設けられた箇所から前記出力端子側の、前記各第1の制御線と前記各分配線との交差箇所に設けられていることを特徴とする。
【0021】
請求項2及び請求項9に記載の発明によれば、第1の容量が、各分配線上にスイッチング素子が設けられた箇所から出力端子側に設けられるため、スイッチング素子の寄生容量に起因する分配線の電位変動を、第1の容量に基づく電位変動により良好に相殺して補償することができる。
【0022】
請求項3に記載の発明は、請求項1に記載の信号分配装置において、前記各第1の制御線に接続された前記第1の容量と前記スイッチング素子の寄生容量との総容量、及び、前記第2の制御線に接続された前記第2の容量の総容量、が互いに等しいことを特徴とする。
また、請求項10に記載の発明は、請求項8に記載の表示装置において、前記信号分配装置における、前記各第1の制御線に接続された前記第1の容量と前記スイッチング素子の寄生容量との総容量、及び、前記第2の制御線に接続された前記第2の容量の総容量、が互いに等しいことを特徴とする。
【0023】
請求項3及び請求項10に記載の発明によれば、各第1の制御線に接続された第1の容量とスイッチング素子の寄生容量との総容量、及び、第2の制御線に接続された第2の容量の総容量、が互いに等しくなるようにされているため、第1,第2の制御線の時定数が同程度となり、各分配線の電位変動を良好に相殺することができて、更に表示パネルの表示画面の表示品位を高めることができる。
【0024】
請求項4に記載の発明は、請求項3に記載の信号分配装置において、前記第1の容量は、前記各第1の制御線線と前記各分配線との全ての交差箇所に設けられていることを特徴とする。
また、請求項11に記載の発明は、請求項10に記載の表示装置において、前記信号分配装置における、前記第1の容量は、前記各分配線における、前記各第1の制御線と前記各分配線との全ての交差箇所に設けられていることを特徴とする。
【0025】
請求項4及び請求項11に記載の発明によれば、第1の容量が、各分配線の、各第1の制御線との全ての交差箇所に設けられているため、各第1の制御線に接続される第1の容量及びスイッチング素子の寄生容量による総容量を互いに等しくすることができ、各分配線の電位変動を良好に相殺することができて、表示パネルの表示画面の表示品位を高めることができる。
【0026】
請求項5に記載の発明は、請求項1に記載の信号分配装置において、前記第1の容量及び前記第2の容量の少なくとも何れか一方は、前記スイッチング素子の寄生容量と等しいことを特徴とする。
また、請求項12に記載の発明は、請求項8に記載の表示装置において、前記信号分配装置における、前記第1の容量及び前記第2の容量の少なくとも何れか一方は、前記スイッチング素子の寄生容量と等しいことを特徴とする。
【0027】
請求項5及び請求項12に記載の発明によれば、第1の容量及び第2の容量の少なくとも何れか一方が、スイッチング素子の寄生容量と等しくされているため、各制御線に接続される総容量を等しくすることができ、各分配線の電位変動を良好に相殺することができて、表示パネルの表示画面の表示品位を高めることができる。
【0028】
請求項6に記載の発明は、請求項1から5の何れか一項に記載の信号分配装置において、前記選択信号は、矩形波のパルスであり、前記各第1の制御線及び第2の制御線への該選択信号の印加タイミングは、順次印加される選択信号の一つのパルスの立ち下りタイミングと、続いて印加される選択信号のパルスの立ち上がりタイミングとが一致するように設定されることを特徴とする。
また、請求項13に記載の発明は、請求項8から12の何れか一項に記載の表示装置において、前記信号分配装置における、前記選択信号は、矩形波のパルスであり、前記各第1の制御線及び第2の制御線への該選択信号の印加タイミングは、順次印加される選択信号の一つのパルスの立ち下りタイミングと、続いて印加される選択信号のパルスの立ち上がりタイミングとが一致するように設定されることを特徴とする。
【0029】
請求項6及び請求項13に記載の発明によれば、各選択信号パルスの立ち下りタイミングと立ち上がりタイミングとが一致するように設定されているため、各分配線の電位変動を良好に相殺することができて、表示パネルの表示画面の表示品位を高めることができる。
【0030】
請求項7に記載の発明は、請求項1から4及び6の何れか一項に記載の信号分配装置において、前記各第1の制御線に接続された前記第1の容量、及び、前記第2の制御線に接続された前記第2の容量は、当該第1の制御線及び当該第2の制御線に印加される前記選択信号の入力端子から離れるに従って容量値が増加することを特徴とする。
また、請求項14に記載の発明は、請求項8から11及び13の何れか一項に記載の表示装置において、前記信号分配装置における、前記各第1の制御線に接続された前記第1の容量、及び、と前記第2の制御線に接続された前記第2の容量とは、当該第1の制御線及び当該第2の制御線に印加される前記選択信号の入力端子から離れるに従って容量値が増加することを特徴とする。
【0031】
請求項7及び請求項14に記載の発明によれば、第1の制御線及び第2の制御線において、選択信号の入力端から離れるに従って、第1の容量及び第2の容量の容量値が増加するため、各制御線の配線抵抗による時定数の増加に対応することができて、分配線の電位変動の補償を各分配線全部に渡って良好に行うことができ、均一な画面表示を得ることができる。
【0032】
【発明の実施の形態】
以下、添付図面を参照して本発明に係る第1、第2及び第3の実施の形態を順に説明する。
【0033】
(第1の実施の形態)
先ず、図1及び2を参照して第1の実施の形態の装置の特徴を説明する。図1は、本実施の形態の表示装置1の構成を示すブロック図である。図2は、本実施の形態における分配回路14の内部構成を示す図である。
【0034】
本実施の形態の表示装置1は、マトリクス状に画素が配置されて表示画面を構成するLCDなどの表示パネルとしての画素マトリクス部11と、画素マトリクス部11に走査信号を入力する走査ドライバとしてのゲートドライバ12と、ドライバ出力信号を出力する信号ドライバとしてのソースドライバ13と、ソースドライバ13から出力されたドライバ出力信号を画素マトリクス部11の信号線に分配して入力する信号分配装置としての分配回路14とを備える。
【0035】
画素マトリクス部11は、赤、緑及び青の画素から構成される複数のピクセルを有し、そのピクセルの集まりにより画面を表示する。各画素には、TFTと、赤、緑又は青色のカラーフィルタに対応した液晶素子とが設けられ、TFTによって液晶素子の動作が制御される、アクティブマトリクス方式の表示装置である。画素マトリクス部11は、複数の走査線と複数の信号線とがマトリクス状に交わり、その略交点に各画素が配置されている。各画素には、液晶素子と、その液晶素子の駆動を切り替えるTFTとが設けられる。画素マトリクス部11は、TFTを各画素が有するアクティブマトリクス方式の表示装置である。
【0036】
ソースドライバ13は、表示制御部(図示せず)から入力された表示信号をドライバ出力信号として出力する。表示信号は、例えば、各画素に対応するRGBそれぞれの信号である。ソースドライバ13は、その表示信号のRGBの信号を、分配回路14及び画素マトリクス部11に対応するように時分割に並べ替える信号並べ替え部(図示せず)を備える。信号並べ替え部は、例えば、表示信号を一時的に記憶して保持するメモリと、そのメモリに保持された表示信号を、分配回路14及び画素マトリクス部11に対応する順序で読み出す読み出し部とにより構成される。
【0037】
ソースドライバ13は、RGBの信号を一まとめにして時分割したドライバ出力信号を出力する。そのため、時分割しない場合に比べて3倍の速度(周波数が3倍)でドライバ出力信号を出力するように動作する。
【0038】
ドライバ出力信号は、分配回路14により時分割で分配されて画素マトリクス部11の信号線に印加される。また、ゲートドライバ12から出力された走査信号は、画素マトリクス部11の走査線に印加される。
そして、画素マトリクス部11において、ゲートドライバ12から出力された走査信号が各画素のTFTのゲートに印加されて、当該TFTがオン/オフし、分配回路14から入力された駆動信号がTFTのソース−ドレインを介して液晶素子に印加される。そして、駆動信号による液晶素子の駆動により、バックライト(図示せず)からの出射光の透過が制御される。尚、画素マトリクス部11は光反射型であってもよいのは勿論である。
【0039】
図2に示すように、分配回路14は、ソースドライバ13から出力されるドライバ出力信号D(1)〜D(n)(ただし、nは2以上の整数)それぞれに対応する分配線SI(1,r),SI(1,g),SI(1,b)〜SI(n,r),SI(n,g),SI(n,b)と、スイッチ信号(選択信号)が入力されるスイッチ線(第1の制御線)SWr,SWg,SWbと、分配線の表示パネル側端(スイッチ線SWr、SWg、SWbよりも電気的に表示パネル側)に配線された共通スイッチ線(第2の制御線)としてのスイッチ線SWcとがマトリクス状に配線される。
【0040】
各スイッチ線SWr,SWg,SWbに入力されるスイッチ信号は、図示しないドライバから出力される。しかし、この構成に限るものではなく、ゲートドライバ12から各スイッチ信号を生成して出力する構成でもよい。
【0041】
各分配線SI(1,r),SI(1,g),SI(1,b)〜SI(n,r),SI(n,g),SI(n,b)には、スイッチング素子としてのTFT20(1,r),20(1,g),20(1,b)〜20(n,r),20(n,g),20(n,b)がそれぞれ設けられる。スイッチ線SWr,SWg,SWbは、TFT20(i,r),20(i,g),20(i,b)(ただし、iは1≦i≦nを満たす整数)のゲートとそれぞれ接続される。各分配線SI(i,r),SI(i,g),SI(i,b)は、画素マトリクス部11の赤、緑及び青の各画素の信号線に接続される。TFT20(1,r),20(1,g),20(1,b)〜20(n,r),20(n,g),20(n,b)は、それぞれ寄生容量21(1,r),21(1,g),21(1,b)〜21(n,r),21(n,g),21(n,b)を有する素子である。
【0042】
また、スイッチ線SWgと分配線SI(1,r)〜SI(n,r)とは、第1コンデンサとしてのコンデンサ22(1,gr)〜22(n,gr)を介してそれぞれ接続されている。同様に、スイッチ線SWbと分配線SI(1,r)〜SI(n,r)とは、第1コンデンサとしてのコンデンサ22(1,br)〜22(n,br)を介してそれぞれ接続されている。同様に、スイッチ線SWbと分配線SI(1,g)〜SI(n,g)とは、第1コンデンサとしてのコンデンサ22(1,bg)〜22(n,bg)を介してそれぞれ接続されている。
【0043】
また、スイッチ線SWcと分配線SI(1,r)〜SI(n,r)とは、第2コンデンサとしてのコンデンサ22(1,cr)〜22(n,cr)を介してそれぞれ接続される。同様に、スイッチ線SWcと分配線SI(1,g)〜SI(n,g)とは、第2コンデンサとしてのコンデンサ22(1,cg)〜22(n,cg)を介してそれぞれ接続される。同様に、スイッチ線SWcと分配線SI(1,b)〜SI(n,b)とは、第2コンデンサとしてのコンデンサ22(1,cb)〜22(n,cb)を介してそれぞれ接続される。
【0044】
各コンデンサ22は、各TFT20の寄生容量21により発生する分配線の電位(ひいては分配線を通じた液晶素子の入力電位)の電位シフトを補償するために設けられる。ここで、分配線SIの電位とは、画素マトリクス部11の信号線への分配線SIの出力電位とし、以下同様とする。各コンデンサ22は、各TFT20の寄生容量21と等しい容量のコンデンサである。しかし、正確に同一容量が要求されるものでなく、電位シフトの影響を一定程度補償できるものであればよい。
なお、本実施形態における分配回路は、上記のように、分配線と、スイッチ線及び共通スイッチ線とがマトリクス状に配置されて、互いに交差するように構成されたものとしたが、本発明における分配回路はこれに限るものではなく、要するに、分配線とスイッチ線及び共通スイッチ線との間に、スイッチング素子の寄生容量に等しい容量が接続されていればよいものである。
【0045】
次に、図3を参照して、表示装置1の動作を説明する。図3は、表示装置1における各信号のタイムチャートである。ドライバ出力信号D(k)は、ソースドライバ13から出力される信号である。走査信号Vg(1)〜Vg(m)は、ゲートドライバ12によって画素マトリクス部12の走査線に印加される信号である。
【0046】
簡明のため、ドライバ出力信号D(k)をドライバ出力信号D(1)として、説明する。図3において、走査信号Vg(1)がHighの間に、分配線SI(1,r)〜SI(1,b)それぞれに印加する駆動信号を時分割で含んだドライバ出力信号D(1)が入力される。ドライバ出力信号D(1)の時分割の信号に対応して、スイッチ線SWr〜SWbに順次スイッチ信号が印加され、TFT20(1,r)〜20(1,b)が順次オンとなる。
【0047】
このとき、まずスイッチ線SWrのスイッチ信号の立ち下りによる分配線SI(1,r)の電位の電位シフトが、スイッチ線SWgのスイッチ信号の立ち上がりによる分配線SI(1,r)の電位の電位シフトと相殺される。
【0048】
より具体的に説明すると、スイッチ線SWrのスイッチ信号の立ち下りにおいて、寄生容量21(1,r)により分配線SI(1,r)の電位が降下しようとする。しかし、これと同時に、スイッチ線SWgのスイッチ信号が立ち上がるため、コンデンサ22(1,gr)を介して分配線SI(1,r)の電位が上昇しようとする。これによって、この分配線SI(1,r)における電位の降下と電位の上昇とが相殺されることとなる。
【0049】
同様にして、スイッチ線SWgのスイッチ信号の立ち下がりと同時に、スイッチ線SWbのスイッチ信号が立ち上がる。このため、スイッチ線SWgのスイッチ信号の立ち下がりによる分配線SI(1,g)の電位の電位シフトが、スイッチ線SWrのスイッチ信号の立ち上がりによるコンデンサ22(1,bg)を介する分配線SI(1,g)の電位の電位シフトと相殺される。
【0050】
また同様にして、スイッチ線SWbのスイッチ信号の立ち下がりと同時に、スイッチ線SWcのスイッチ信号が立ち上がる。このため、スイッチ線SWbのスイッチ信号の立ち下がりによる分配線SI(1,b)の電位の電位シフトが、スイッチ線SWcのスイッチ信号の立ち上がりによるコンデンサ22(1,cb)を介する分配線SI(1,b)の電位の電位シフトと相殺される。なお、少なくとも、このスイッチ線SWcのスイッチ信号の立下りタイミングは、走査信号Vg(1)による水平走査における帰線期間中である。ここで、スイッチ線SWcのスイッチ信号の立下りによる分配線SI(1,b)の電位の電位シフトは、他の信号によって相殺されないが、この電位シフトが起こるタイミングは帰線期間中であるため、表示状態に影響することはない。
【0051】
以降のドライバ出力信号D(2)〜D(n)も同様である。
【0052】
また、ドライバ出力信号D(1)に対応する分配線SI(1,r),SI(1,g),SI(1,b)について、コンデンサ22(1,br),22(1,cr),22(1,cg)は、スイッチ線SWr,SWg,SWbのスイッチ信号の立ち下がりによる分配線SIの電位の電位シフトの補償に寄与する。
また、ドライバ出力信号D(2)〜D(n)に対応するコンデンサ22(2,bg)〜22(n,bg),22(2,cr)〜22(n,cr),22(2,cg)〜22(n,cg)についても同様である。
【0053】
なお、分配回路14は、画素マトリクス部11と同一基板上に一体化して形成されるものであってもよいし、画素マトリクス部11の基板上に別部品として実装されるものであってもよく、更には、ソースドライバ13側に含まれるように構成されるものであってもよい。
以上、本第1の実施の形態によれば、分配回路14によるドライバ出力信号の時分割の分配により、赤、緑及び青の画素の駆動信号が画素マトリクス部11に入力される。このとき、TFT20の寄生容量21に起因する分配線SIの電位シフトを、コンデンサ22に基づく電位シフトにより相殺して補償することができる。これにより、表示画面にソースドライバ毎の境界が発生することを無くすことができるとともに、画素マトリクス部11において、分配線SIから入力される駆動信号により安定して良好に画面表示を行うことができて、その表示品位を高めることができる。
また、これと同時に、分配回路14を画素マトリクス部11の基板上に設けた場合には、ソースドライバ13の出力端子数を1/3に低減させることができるので、出力端子ピッチを拡大して腐食などの不良を防ぐとともに、表示装置1へのソースドライバ13の実装コストを低減させることができる。
【0054】
特に、画素マトリクス部11のTFT20がa−SiシリコンTFTである場合に、TFT20の寄生容量21に基づく分配線SIの駆動信号の数V程度の電位シフトを補償することができ、効果的である。
【0055】
(第2の実施の形態)
図4を参照して、第2の実施の形態を説明する。図4は、本実施の形態における分配回路14Aの内部構成を示す図である。本実施の形態は、第1の実施の形態の分配回路14の内部構成を異にしたものである。説明の重複を避けるため、その異なる部分を主として説明する。
【0056】
図4に示すように、本実施の形態の分配回路14Aは、分配線SI(1,r),SI(1,g),SI(1,b)〜SI(n,r),SI(n,g),SI(n,b)と、スイッチ線SWr,SWg,SWb,SWcと、TFT20(1,r),20(1,g),20(1,b)〜20(n,r),20(n,g),20(n,b)と、コンデンサ22(1,gr)〜22(n,gr),22(1,br)〜22(n,br),22(1,bg)〜22(n,bg),22(1,cr)〜22(n,cr),22(1,cg)〜22(n,cg),22(1,cb)〜22(n,cb)とに加えて、第1コンデンサとしてのコンデンサ22(1,rg)〜22(n,rg),22(1,rb)〜22(n,rb),22(1,gb)〜22(n,gb)を備えて構成される。
【0057】
また、スイッチ線SWrと分配線SI(1,g)〜SI(n,g)とは、コンデンサ22(1,rg)〜22(n,rg)を介してそれぞれ接続されている。同様に、スイッチ線SWrと分配線SI(1,b)〜SI(n,b)とは、コンデンサ22(1,rb)〜22(n,rb)を介してそれぞれ接続されている。また同様に、スイッチ線SWgと分配線SI(1,b)〜SI(n,b)とは、コンデンサ22(1,gb)〜22(n、gb)を介してそれぞれ接続されている。
【0058】
各コンデンサ22は、TFT20の寄生容量21と等しい容量のコンデンサである。しかし、正確に同一容量が要求されるものでなく、電位シフトの影響を一定程度補償でき、各スイッチ線SWに接続されるコンデンサの容量が等しいものであればよい。
【0059】
第1の実施の形態では、各スイッチ線SWと分配線SIとの間に接続されるコンデンサ22の容量とTFT20の寄生容量21との総電気容量が、各スイッチ線SW毎に、互いに異なっている。つまり、各スイッチ線SWにおいて、各スイッチ線SWそれぞれに接続されるコンデンサ22と寄生容量21との総容量に非対称性が生じている。この非対称性は、スイッチ線SWのスイッチ信号を出力するドライバの出力抵抗が無視できる程度に小さく、かつ各スイッチ線の配線抵抗も無視できる程度に小さければ問題ない。なぜなら、抵抗が無視できる程度に極めて小さければ、その抵抗値と容量値との積である時定数も極めて小さくなり、スイッチ信号の波形に鈍りが発生しないからである。時定数は、時間をパラメータとする値であり、信号の応答の速さを特徴づける定数である。
【0060】
しかし、実際には、スイッチ信号を出力するドライバの出力抵抗には、ドライバサイズなどの制約からある程度の下限値がある。このため、スイッチ線SWの配線抵抗が無視できる程度に小さい場合でも前記ドライバの出力抵抗は無視できないことが多い。この場合、時定数は無視できない値となり、スイッチ信号の波形に鈍りが発生する。
【0061】
スイッチ信号に鈍りが発生している場合には、鈍りが発生していない場合に比べて、スイッチ信号の立ち下がりによる分配線SIの電位シフトの値が小さくなる。なぜなら、スイッチ信号が鈍ると、TFT20が徐々にスイッチオフされるため、その分配線SIの電位も徐々にシフトするからである。
【0062】
第1の実施の形態では、各スイッチ線SWの配線抵抗が同じであるとしても、各スイッチ線SWに接続された総容量が異なるため、各スイッチ線SW毎の時定数に差が生じるおそれがある。さらに、その時定数差が、分配線SIの電位シフトの差となり、RGBの特性差、つまり画素マトリクス部11の表示画面の色ずれとなって現れるおそれがある。特に、スイッチ信号の出力抵抗、或いは各スイッチ線SWに接続されるコンデンサ22の総容量が大きくなると、この色ずれが視認できる程度に顕著となり、表示品位を低減させるおそれがある。
【0063】
これに対して、本実施の形態では、図4に示すように、各スイッチ線SWに接続されるコンデンサ22の容量とTFT20の寄生容量21との総容量が各スイッチ線SW間で等しくなるように、TFT20が設けられた箇所を除く、各スイッチ線SWと分配線SIとの全ての交点にコンデンサ22を設けるように構成されている。これにより、各スイッチ線SWの時定数差が軽減される。この時定数差の低減により、各分配線SIから出力される駆動信号の電位シフト差の発生が軽減される。
【0064】
以上、本第2の実施の形態によれば、各スイッチ線SWに接続されるコンデンサ22の容量とTFT20の寄生容量21との総容量が互いに等しい。このため、各スイッチ線SWの時定数差が軽減されて、各分配線SIの電位シフト差の発生を軽減でき、画素マトリクス部11の画面表示の色ずれを防いで、表示画面の表示品位を高めることができる。
【0065】
(第3の実施の形態)
第3の実施の形態は、第2の実施の形態の分配回路14Aの内部構成を異にしたものである。説明の重複を避けるため、その異なる部分を主として説明する。図5及び図6を参照して、第3の実施の形態を説明する。図5は、本第3の実施の形態における分配回路14Bの内部構成を示す図である。図6は、図4の第2の実施の形態の分配回路14Aにおけるドライバ出力信号の概略波形(a)と、スイッチ信号の概略波形(b)とを示す図である。図6(b)は、スイッチ信号SWrの入力端子寄りの波形(電位)を点線で、入力端子から所定距離離れた位置の波形(電位)を実線で示している。また図6(a)は、スイッチ信号の入力端子寄りの分配線SI(1,r)の電位を点線で、入力端子から所定距離離れた位置の分配線SI(n,r)の電位を実線で示している。
【0066】
図5に示すように、本実施の形態における分配回路14Bは、図4のコンデンサ22(1,gr)〜22(n,gr),22(1,br)〜22(n,br),22(1,bg)〜22(n,bg),22(1,cr)〜22(n,cr),22(1,cg)〜22(n,cg),22(1,cb)〜22(n,cb),22(1,rg)〜22(n,rg),22(1,rb)〜22(n,rb),22(1,gb)〜22(n,gb)に代えて、コンデンサ23(1,gr)〜23(n,gr),23(1,br)〜23(n,br),23(1,bg)〜23(n,bg),23(1,cr)〜23(n,cr),23(1,cg)〜23(n,cg),23(1,cb)〜23(n,cb),23(1,rg)〜23(n,rg),23(1,rb)〜23(n,rb),23(1,gb)〜22(n,gb)として構成され、その他の構成は図4と同様である。
【0067】
各コンデンサ23(l,L)(但しlは1≦l≦nを満たす整数、L=gr,br,bg,cr,cg,cb,rg,rb,gb)の容量をC(l,L)とした場合、各コンデンサ23(1,L)は、次の式が成り立つような容量を有する。
C(1,gr)<C(2,gr)<〜<C(n,gr) ・・・(1)
C(1,br)<C(2,br)<〜<C(n,br) ・・・(2)
C(1,bg)<C(2,bg)<〜<C(n,bg) ・・・(3)
C(1,cr)<C(2,cr)<〜<C(n,cr) ・・・(4)
C(1,cg)<C(2,cg)<〜<C(n,cg) ・・・(5)
C(1,cb)<C(2,cb)<〜<C(n,cb) ・・・(6)
C(1,rg)<C(2,rg)<〜<C(n,rg) ・・・(7)
C(1,rb)<C(2,rb)<〜<C(n,rb) ・・・(8)
C(1,gb)<C(2,gb)<〜<C(n,gb) ・・・(9)
【0068】
言い換えると、スイッチ線SWに沿って隣り合うドライバ出力信号D(k)とD(k+1)とに対応しかつ同色(赤、緑又は青)の分配線SIに接続されたコンデンサ23において、スイッチ線SWの出力側(図5中の右側)のコンデンサ23(k+1,L)の容量が、入力側(図5中の左側)のコンデンサ23(k,L)の容量より大きい。つまり、スイッチ線SWに接続される各コンデンサ23の容量値が、出力側(図5中の右側)にいくにつれて、次第に大きくなるように構成されている。
【0069】
第2の実施の形態においては、各スイッチ線SWの時定数差を軽減する構成とした。第2の実施の形態で述べたように、各スイッチ線SWの配線抵抗がほとんど無視でき、各スイッチ信号を出力するドライバの出力抵抗のみが時定数に寄与する場合はその構成でもよい。
【0070】
しかし、大型の表示装置などは、各スイッチ線SWの線長も長くなり、その配線抵抗が無視できなくなる。このため、各スイッチ信号を出力するドライバの出力抵抗に比べて、各スイッチ線SWの配線抵抗がそれ以上になるおそれがある。よって、各スイッチ線SWの配線抵抗に起因して、画素マトリクス部11の表示画面の走査方向に渡って(つまりスイッチ線SWの配線方向に沿って)、輝度傾斜などの特性差が生じるおそれがあった。これは、各スイッチ線SWにおいて、その配線抵抗により、スイッチ信号の入力端から出力端に渡って、スイッチ信号に対する配線抵抗値が変化して実効的な時定数差が生じるためである。
【0071】
ここで、仮に各コンデンサ23の容量が等しい場合を考える(すなわち、第2の実施の形態)。この場合、スイッチ線SWの入力側から出力側に向かって、スイッチ信号に対する配線抵抗値が大きくなっていき、その時定数も大きくなっていく。よって、スイッチ線SWの入力側から出力側に向かって、分配線SIの電位の鈍りの度合いも大きくなっていく。
【0072】
その具体例として、図6を参照して、スイッチSWrに印加されるスイッチ信号における分配線SI(1,r)と分配線SI(n,r)との電位を比べる。先ず、図6(b)のスイッチ線SWrのスイッチ信号は、TFT20(1,r)におけるスイッチ信号(点線)に比べて、TFT20(n,r)におけるスイッチ信号(実線)の鈍りの度合いが大きい。このため、図6(a)に示すように、分配線SI(n,r)(実線)の電位シフトは、分配線SI(1,r)(点線)の電位シフトよりも小さくなる。スイッチ信号が鈍ると、TFT20が徐々にスイッチオフされるため、分配線SIの電位も徐々にシフトするからである。
【0073】
コンデンサ23(1,gr),23(n,gr)それぞれは、スイッチ線SWgのスイッチ信号(図示せず)の立ち上がりに起因する分配線SI(1,r),SI(n,r)の電位シフトにより、スイッチ線SWrのスイッチ信号の立ち下がりに起因する分配線SI(1,r),SI(n,r)の電位シフトを相殺して補償する。分配線SI(1,r)の電位シフトとSI(n,r)の電位シフトとの差を軽減するためには、コンデンサ23(n,gr)に対応する時定数を、コンデンサ23(1,gr)に対応する時定数よりも大きくする必要がある。そこで、この第3の実施の形態は、コンデンサ23(1,gr),23(n,gr)が、容量C(1,gr)<C(n,gr)となるようにして、コンデンサ23(n,gr)に対応する時定数がコンデンサ23(1,gr)に対応する時定数より大きくなるようにしたものである。
【0074】
同様に、コンデンサ23(2,gr)〜23(n−1,gr)についても、容量C(2,gr)<〜<C(n−1,gr)を満たせばよく、上記のC(1,gr)<C(n,gr)と合せて式(1)が成り立つ。また同様にして、式(2)〜(9)が成り立つ。
【0075】
つまり、本第3の実施の形態の構成では、スイッチ線SWの入力側から出力側に向かって各分配線SIに接続されるコンデンサ23の容量が大きくなるようにコンデンサ23が配設される。このため、分配線SIの電位シフトが、スイッチ線SWに沿って均一となるように補償される。
【0076】
以上、式(1)〜(9)の条件を満たす場合を述べたが、これに限るものではない。スイッチ線SWのスイッチ信号の入力側から出力側に渡って、分配線SIの電位シフトが均一に補償されるように、スイッチ線SWの配線抵抗に基づいてコンデンサ23の容量が設定されればよい。
【0077】
画素マトリクス部11の画素に入力される駆動電圧は、分配線SIの電位シフトと、画素マトリクス部11内部で発生するフィールドスルー電圧との両方から影響を受ける。このため、画素マトリクス部11の走査方向で均一な表示品位を実現するために最適なコンデンサ23の容量の分布が、前記2つの要因を考慮した回路シミュレーションなどにより決定される。
【0078】
以上、本第3の実施の形態によれば、スイッチ線SWのスイッチ信号の入力側から出力側にいくに従って、容量が大きくなるように、コンデンサ23を配設することで分配線SIの駆動信号の電位シフトを均一に補償する。このため、表示装置1の画素マトリクス部11の表示画面の走査方向に沿って生じ得る、輝度傾斜などの特性差を低減する又はなくすことができ、均一な画面表示により表示品位を高めることができる。
【0079】
なお、上記3つの実施の形態で説明した詳細な部分は上記内容に限定されるものではなく、適宜変更可能である。
また、上記3つの実施の形態において、表示パネルとしての画素マトリクス部11と、分配回路14とが別の部品であるとして説明したが、これに限るものではない。例えば、画素マトリクス部11と分配回路14とで表示パネルを一体に形成するものとしてもよい。この場合、一部品としての表示パネルのソースドライバ側の端子数を少なくでき、端子ピッチが小さいことによる腐食などの不具合を防ぐことができる。
【0080】
また、上記3つの実施の形態においては、赤、緑及び青の3つの表示信号が時分割されたドライバ出力信号が、分配回路14により駆動信号として分配される構成として説明したが、本発明が適用できるものはこれに限るものではない。2つ、あるいは、4つ以上の複数の表示信号が時分割されたドライバ出力信号が、分配回路14により駆動信号として分配される構成としてもよい。
【0081】
また、上記3つの実施の形態において、分配回路14のスイッチング素子をTFT20として説明したが、これに限るものではない。TFT20に代えて、FET(電界効果トランジスタ)を用いる構成でもよい。また、上記実施の形態において、アクティブマトリクス方式の画素マトリクス部11を設けたが、単純マトリクス方式などの他のドットマトリクス方式とする構成でもよい。また、画素マトリクス部11はLCDに限るものでなく、ELディスプレイ(ElectroLuminescent Display)などの他の表示パネルでもよい。
【0082】
【発明の効果】
本発明によれば、信号分配装置において、第1の制御線に印加される選択信号によって入力信号がスイッチング素子を介して複数の出力端子に分配されるとともに、第1の制御線及び第2の制御線と分配線との間に第1及び第2の容量が設けられ、スイッチング素子の寄生容量に起因する分配線の電位変動を、第1及び第2の容量に基づく電位変動により相殺するように作用することにより、信号分配装置を備えた表示パネルにおいて、信号ドライバ回路の出力端子数を減らすことができて、表示装置への信号ドライバ回路の実装コストを低減させることができるとともに、信号分配装置の出力端子を信号線に接続して良好な画面表示を行うことができる。
【図面の簡単な説明】
【図1】本発明に係る第1の実施の形態の表示装置1の構成を示すブロック図である。
【図2】第1の実施の形態における分配回路14の内部構成を示す図である。
【図3】表示装置1における各信号のタイムチャートである。
【図4】本発明に係る第2の実施の形態における分配回路14Aの内部構成を示す図である。
【図5】本発明に係る第3の実施の形態における分配回路14Bの内部構成を示す図である。
【図6】図4の第2の実施の形態の分配回路14Aにおけるドライバ出力信号の概略波形(a)と、スイッチ信号の概略波形(b)とを示す図である。
【図7】従来の表示装置2の構成を示すブロック図である。
【図8】表示装置2の表示画面の境界の発生を示す図である。
【図9】従来の表示装置3の構成を示すブロック図である。
【図10】分配回路15の内部構成を示す図である。
【図11】表示装置3における各信号のタイムチャートである。
【図12】分配回路15の内部構成における寄生容量を示す図である。
【図13】図12の分配回路15におけるTFT20(1,r)に関わる信号の一例を示す図である。(a)に、ドライバ出力信号D(1)を破線で、分配線SI(1,r)の電位を実線で示す。(b)にスイッチ線SWrのスイッチ信号の波形を示す。
【符号の説明】
1,2,3 表示装置
11 画素マトリクス部
11A,11B 画面領域
12 ゲートドライバ
13,13A,13B ソースドライバ
14,14A,14B,15 分配回路
SI 分配線
SW スイッチ線
20 TFT
21 寄生容量
22,23 コンデンサ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a signal distribution device that time-divides an input signal and distributes it to a plurality of output terminals, and a display device including the signal distribution device.
[0002]
[Prior art]
In recent years, various types of liquid crystal displays (LCDs) have been developed as flat display devices. Among them, a dot matrix LCD in which a plurality of pixels are arranged in a matrix has attracted attention. As the dot matrix LCD, a simple matrix system and an active matrix system are well known. An active matrix method is widely used in which a drive time (duty) assigned to one pixel is high and an image with a relatively high contrast can be displayed.
[0003]
Here, a conventional active matrix
[0004]
As is well known, each pixel is provided with a TFT (thin film transistor) and a liquid crystal element corresponding to a red, green or blue color filter. Then, the scanning signal output from the
[0005]
Here, the number of signal lines increases as the definition of the
[0006]
When a plurality of source drivers are provided, there is a problem that the number of bonding steps for mounting the source drivers increases, and the productivity decreases. Further, when the pixels of the
FIG. 8 is a diagram showing a state where a boundary for each source driver has occurred on the display screen of the
[0007]
In order to solve these problems, a
[0008]
FIG. 10 is a diagram illustrating an internal configuration of the
[0009]
The output end of each of the distribution lines SI (1, r), SI (1, g), SI (1, b) to SI (n, r), SI (n, g), SI (n, b) is a pixel. The TFTs 20 (1, r), 20 (1, g), 20 (1, b) to 20 (n, r), 20 (n, r) are connected to the signal lines of the
[0010]
FIG. 11 is a time chart of each signal in the
[0011]
With this configuration, the source driver can output an electric signal with one-third the number of terminals in the related art, and does not need to be provided with a plurality of terminals. As a configuration similar to the
[0012]
[Patent Document 1]
JP-A-6-138851
[0013]
[Problems to be solved by the invention]
However, in the display device including the distribution circuit, the influence of the parasitic capacitance of the TFT of the distribution circuit is not considered. That is, as shown in FIG. 12, in the
[0014]
FIG. 13 is a diagram illustrating an example of a signal related to the TFT 20 (1, r) in the
[0015]
Due to this potential shift, the potential of each signal line of the
[0016]
When an amorphous silicon (a-Si) TFT is used as the
[0017]
SUMMARY OF THE INVENTION An object of the present invention is to provide a display quality caused by a parasitic capacitance of a switching element for performing time division when an output signal of a driver is time-divided and distributed to a plurality of output terminals and applied to a signal line of a display panel. Is to prevent the decline.
[0018]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, the invention according to
The invention according to claim 8 is characterized in that one input terminal to which an input signal is input, and a plurality of components connected to the input terminal and each connected to a plurality of output terminals via a switching element. A signal distribution device comprising: a plurality of signal distribution circuits for distributing an input signal input to the input terminal to the plurality of output terminals via the switching elements; and a plurality of outputs of the signal distribution device. A display panel comprising: a plurality of signal lines connected to a terminal; and a plurality of scanning lines, and a display panel including display pixels arranged in a matrix near each intersection of the signal lines and the scanning lines. Each of the signal distribution circuits is connected to any one of the plurality of distribution lines via the switching element, and a selection signal for driving the switching element is applied. Number of first control lines, first capacitors provided between the respective first control lines and the respective distribution lines, and second controls electrically connected to the respective distribution lines. And a second capacitor connected between the second control line and each of the branch lines, wherein the selection signal is sequentially applied to each of the first control line and the second control line. The switching elements are sequentially driven by being applied.
[0019]
According to the invention described in
[0020]
According to a second aspect of the present invention, in the signal distribution device according to the first aspect, the first capacitor is connected to the output terminal side from a portion of the distribution line where the switching element is provided. It is provided at the intersection of the first control line and each of the distribution lines.
According to a ninth aspect of the present invention, in the display device according to the eighth aspect, in the signal distribution device, the first capacitance is set at a position in the respective distribution lines where the switching element is provided. It is provided on the output terminal side at an intersection of each of the first control lines and each of the distribution lines.
[0021]
According to the second and ninth aspects of the present invention, since the first capacitor is provided on the output terminal side from the portion where the switching element is provided on each distribution line, the first capacitor is provided due to the parasitic capacitance of the switching element. The potential fluctuation of the wiring can be favorably canceled and compensated by the potential fluctuation based on the first capacitance.
[0022]
According to a third aspect of the present invention, in the signal distribution device according to the first aspect, a total capacitance of the first capacitance connected to each of the first control lines and a parasitic capacitance of the switching element; The total capacitance of the second capacitors connected to the second control line is equal to each other.
According to a tenth aspect of the present invention, in the display device according to the eighth aspect, in the signal distribution device, the first capacitance connected to each of the first control lines and a parasitic capacitance of the switching element. And the total capacitance of the second capacitors connected to the second control line are equal to each other.
[0023]
According to the third and tenth aspects of the present invention, the total capacitance of the first capacitance connected to each first control line and the parasitic capacitance of the switching element, and the second capacitance is connected to the second control line. Since the total capacitances of the second capacitances are made equal to each other, the time constants of the first and second control lines become substantially the same, and the potential fluctuations of the respective wirings can be favorably canceled. Thus, the display quality of the display screen of the display panel can be further improved.
[0024]
According to a fourth aspect of the present invention, in the signal distribution device according to the third aspect, the first capacitor is provided at all intersections between the first control line and the branch wiring. It is characterized by having.
According to an eleventh aspect of the present invention, in the display device according to the tenth aspect, in the signal distribution device, the first capacitor is connected to each of the first control lines and each of the respective distribution lines. It is characterized in that it is provided at all intersections with the distribution wiring.
[0025]
According to the fourth and eleventh aspects of the present invention, the first capacitors are provided at all the intersections of the respective distribution lines with the respective first control lines. The first capacitance connected to the line and the total capacitance due to the parasitic capacitance of the switching element can be made equal to each other, and the potential fluctuations of the respective wirings can be favorably offset, and the display quality of the display screen of the display panel can be improved. Can be increased.
[0026]
The invention according to claim 5 is the signal distribution device according to
According to a twelfth aspect of the present invention, in the display device according to the eighth aspect, in the signal distribution device, at least one of the first capacitance and the second capacitance is a parasitic element of the switching element. It is characterized by being equal to the capacity.
[0027]
According to the fifth and twelfth aspects of the present invention, at least one of the first capacitance and the second capacitance is set to be equal to the parasitic capacitance of the switching element, and thus is connected to each control line. The total capacitance can be made equal, the potential fluctuation of each wiring can be favorably offset, and the display quality of the display screen of the display panel can be improved.
[0028]
According to a sixth aspect of the present invention, in the signal distribution device according to any one of the first to fifth aspects, the selection signal is a rectangular pulse, and each of the first control line and the second The application timing of the selection signal to the control line is set so that the falling timing of one pulse of the selection signal sequentially applied and the rising timing of the pulse of the subsequently applied selection signal match. It is characterized by.
According to a thirteenth aspect of the present invention, in the display device according to any one of the eighth to twelfth aspects, the selection signal in the signal distribution device is a rectangular wave pulse, and The timing of applying the selection signal to the control line and the second control line is such that the falling timing of one pulse of the sequentially applied selection signal matches the rising timing of the pulse of the subsequently applied selection signal. It is set so that
[0029]
According to the sixth and thirteenth aspects of the present invention, the fall timing and the rise timing of each selection signal pulse are set so as to coincide with each other. Thus, the display quality of the display screen of the display panel can be improved.
[0030]
According to a seventh aspect of the present invention, in the signal distribution device according to any one of the first to fourth and sixth aspects, the first capacitor connected to each of the first control lines, and The capacitance value of the second capacitor connected to the second control line increases as the distance from the input terminal of the selection signal applied to the first control line and the second control line increases. I do.
According to a fourteenth aspect of the present invention, in the display device according to any one of the eighth to eleventh and thirteenth aspects, the first signal line connected to each of the first control lines in the signal distribution device. And the second capacitor connected to the second control line, as the distance from the input terminal of the selection signal applied to the first control line and the second control line increases It is characterized in that the capacitance value increases.
[0031]
According to the seventh and fourteenth aspects, in the first control line and the second control line, as the distance from the input terminal of the selection signal increases, the capacitance values of the first capacitance and the second capacitance become larger. Because of the increase, it is possible to cope with the increase in the time constant due to the wiring resistance of each control line, and it is possible to satisfactorily compensate for the potential fluctuation of the distribution wiring over all the distribution wirings, and to display a uniform screen. Obtainable.
[0032]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, first, second and third embodiments according to the present invention will be described in order with reference to the accompanying drawings.
[0033]
(First Embodiment)
First, the features of the device according to the first embodiment will be described with reference to FIGS. FIG. 1 is a block diagram illustrating a configuration of a
[0034]
The
[0035]
The
[0036]
The
[0037]
The
[0038]
The driver output signal is time-divided by the
Then, in the
[0039]
As shown in FIG. 2, the
[0040]
Switch signals input to the respective switch lines SWr, SWg, SWb are output from a driver (not shown). However, the present invention is not limited to this configuration, and a configuration in which each switch signal is generated and output from the
[0041]
Each of the distribution lines SI (1, r), SI (1, g), SI (1, b) to SI (n, r), SI (n, g), SI (n, b) has a switching element. TFTs 20 (1, r), 20 (1, g), 20 (1, b) to 20 (n, r), 20 (n, g), 20 (n, b) are provided, respectively. The switch lines SWr, SWg, SWb are respectively connected to the gates of the TFTs 20 (i, r), 20 (i, g), 20 (i, b) (where i is an integer satisfying 1 ≦ i ≦ n). . Each distribution line SI (i, r), SI (i, g), SI (i, b) is connected to a signal line of each pixel of red, green, and blue of the
[0042]
The switch line SWg and the distribution lines SI (1, r) to SI (n, r) are connected via capacitors 22 (1, gr) to 22 (n, gr) as first capacitors, respectively. I have. Similarly, the switch line SWb and the distribution lines SI (1, r) to SI (n, r) are connected via capacitors 22 (1, br) to 22 (n, br) as first capacitors, respectively. ing. Similarly, the switch line SWb and the distribution lines SI (1, g) to SI (n, g) are connected via capacitors 22 (1, bg) to 22 (n, bg) as first capacitors, respectively. ing.
[0043]
The switch line SWc and the distribution lines SI (1, r) to SI (n, r) are connected via capacitors 22 (1, cr) to 22 (n, cr) as second capacitors, respectively. . Similarly, the switch line SWc and the distribution lines SI (1, g) to SI (n, g) are connected via capacitors 22 (1, cg) to 22 (n, cg) as second capacitors, respectively. You. Similarly, the switch line SWc and the distribution lines SI (1, b) to SI (n, b) are connected via capacitors 22 (1, cb) to 22 (n, cb) as second capacitors, respectively. You.
[0044]
Each
The distribution circuit in the present embodiment is configured such that the distribution wiring, the switch line, and the common switch line are arranged in a matrix and intersect with each other as described above. The distribution circuit is not limited to this. In short, it is only necessary that a capacitance equal to the parasitic capacitance of the switching element is connected between the distribution wiring and the switch line and the common switch line.
[0045]
Next, the operation of the
[0046]
For simplicity, the description will be made assuming that the driver output signal D (k) is the driver output signal D (1). In FIG. 3, while the scanning signal Vg (1) is High, a driver output signal D (1) including a driving signal to be applied to each of the distribution lines SI (1, r) to SI (1, b) in a time division manner. Is entered. Switch signals are sequentially applied to the switch lines SWr to SWb in accordance with the time-division signal of the driver output signal D (1), and the TFTs 20 (1, r) to 20 (1, b) are sequentially turned on.
[0047]
At this time, first, the potential shift of the potential of the distribution line SI (1, r) due to the fall of the switch signal of the switch line SWr is caused by the potential of the potential of the distribution line SI (1, r) due to the rise of the switch signal of the switch line SWg. Offset by the shift.
[0048]
More specifically, when the switch signal of the switch line SWr falls, the potential of the distribution line SI (1, r) tends to decrease due to the parasitic capacitance 21 (1, r). However, at the same time, since the switch signal of the switch line SWg rises, the potential of the distribution line SI (1, r) tends to rise via the capacitor 22 (1, gr). As a result, the drop in the potential and the rise in the potential of the wiring SI (1, r) are offset.
[0049]
Similarly, the switch signal of the switch line SWb rises simultaneously with the fall of the switch signal of the switch line SWg. For this reason, the potential shift of the potential of the distribution line SI (1, g) due to the fall of the switch signal of the switch line SWg is caused by the distribution line SI (1, bg) via the capacitor 22 (1, bg) due to the rise of the switch signal of the switch line SWr. 1, g) is offset by the potential shift.
[0050]
Similarly, the switch signal of the switch line SWc rises simultaneously with the fall of the switch signal of the switch line SWb. Therefore, the potential shift of the potential of the distribution line SI (1, b) due to the fall of the switch signal of the switch line SWb is caused by the distribution line SI (1, cb) via the capacitor 22 (1, cb) due to the rise of the switch signal of the switch line SWc. The potential shift of (1) and (b) is offset. Note that at least the fall timing of the switch signal of the switch line SWc is during a retrace period in horizontal scanning by the scanning signal Vg (1). Here, the potential shift of the potential of the distribution line SI (1, b) due to the fall of the switch signal of the switch line SWc is not canceled by other signals, but the timing at which this potential shift occurs is during the flyback period. , Does not affect the display state.
[0051]
The same applies to the following driver output signals D (2) to D (n).
[0052]
Also, for the distribution lines SI (1, r), SI (1, g) and SI (1, b) corresponding to the driver output signal D (1), the capacitors 22 (1, br), 22 (1, cr) , 22 (1, cg) contribute to the compensation of the potential shift of the potential of the distribution line SI due to the fall of the switch signal of the switch lines SWr, SWg, SWb.
Further, capacitors 22 (2, bg) to 22 (n, bg), 22 (2, cr) to 22 (n, cr), 22 (2, 2) corresponding to driver output signals D (2) to D (n), respectively. The same applies to cg) to 22 (n, cg).
[0053]
The
As described above, according to the first embodiment, the drive signals of the red, green, and blue pixels are input to the
At the same time, when the
[0054]
In particular, when the
[0055]
(Second embodiment)
The second embodiment will be described with reference to FIG. FIG. 4 is a diagram illustrating an internal configuration of the
[0056]
As shown in FIG. 4, the
[0057]
The switch line SWr and the distribution lines SI (1, g) to SI (n, g) are connected via capacitors 22 (1, rg) to 22 (n, rg), respectively. Similarly, the switch line SWr and the distribution lines SI (1, b) to SI (n, b) are connected via capacitors 22 (1, rb) to 22 (n, rb), respectively. Similarly, the switch line SWg and the distribution lines SI (1, b) to SI (n, b) are connected via capacitors 22 (1, gb) to 22 (n, gb), respectively.
[0058]
Each
[0059]
In the first embodiment, the total electric capacitance of the
[0060]
However, in practice, the output resistance of the driver that outputs the switch signal has a certain lower limit due to restrictions such as the driver size. For this reason, even when the wiring resistance of the switch line SW is small enough to be ignored, the output resistance of the driver cannot often be ignored. In this case, the time constant becomes a value that cannot be ignored, and the waveform of the switch signal becomes blunt.
[0061]
When the dullness occurs in the switch signal, the value of the potential shift of the distribution line SI due to the fall of the switch signal becomes smaller than in the case where the dullness does not occur. This is because, when the switch signal becomes dull, the
[0062]
In the first embodiment, even if the wiring resistance of each switch line SW is the same, the total capacitance connected to each switch line SW is different, so that there is a possibility that a difference occurs in the time constant of each switch line SW. is there. Further, the time constant difference may be a difference in the potential shift of the distribution line SI, and may appear as a RGB characteristic difference, that is, a color shift of the display screen of the
[0063]
On the other hand, in the present embodiment, as shown in FIG. 4, the total capacitance of the capacitance of the
[0064]
As described above, according to the second embodiment, the total capacitance of the
[0065]
(Third embodiment)
The third embodiment differs from the second embodiment in the internal configuration of the
[0066]
As shown in FIG. 5, the distribution circuit 14B according to the present embodiment includes the capacitors 22 (1, gr) to 22 (n, gr), 22 (1, br) to 22 (n, br), 22 shown in FIG. (1, bg) to 22 (n, bg), 22 (1, cr) to 22 (n, cr), 22 (1, cg) to 22 (n, cg), 22 (1, cb) to 22 ( n, cb), 22 (1, rg) -22 (n, rg), 22 (1, rb) -22 (n, rb), 22 (1, gb) -22 (n, gb) Capacitors 23 (1, gr) to 23 (n, gr), 23 (1, br) to 23 (n, br), 23 (1, bg) to 23 (n, bg), 23 (1, cr) to 23 (n, cr), 23 (1, cg) to 23 (n, cg), 23 (1, cb) to 23 (n, cb), 23 (1, rg) to 23 (n, rg), 3 (1, rb) ~23 (n, rb), is configured as 23 (1, gb) ~22 (n, gb), other configuration is the same as FIG.
[0067]
The capacitance of each capacitor 23 (l, L) (where l is an integer satisfying 1 ≦ l ≦ n, L = gr, br, bg, cr, cg, cb, rg, rb, gb) is represented by C (l, L) In this case, each of the capacitors 23 (1, L) has a capacity such that the following equation is satisfied.
C (1, gr) <C (2, gr) <~ <C (n, gr) (1)
C (1, br) <C (2, br) <〜 <C (n, br) (2)
C (1, bg) <C (2, bg) <〜 <C (n, bg) (3)
C (1, cr) <C (2, cr) <〜 <C (n, cr) (4)
C (1, cg) <C (2, cg) <~ <C (n, cg) (5)
C (1, cb) <C (2, cb) <〜 <C (n, cb) (6)
C (1, rg) <C (2, rg) <〜 <C (n, rg) (7)
C (1, rb) <C (2, rb) <〜 <C (n, rb) (8)
C (1, gb) <C (2, gb) <〜 <C (n, gb) (9)
[0068]
In other words, in the
[0069]
In the second embodiment, the configuration is such that the time constant difference between the switch lines SW is reduced. As described in the second embodiment, when the wiring resistance of each switch line SW is almost negligible and only the output resistance of the driver that outputs each switch signal contributes to the time constant, the configuration may be adopted.
[0070]
However, in a large display device or the like, the line length of each switch line SW becomes long, and the wiring resistance cannot be ignored. Therefore, the wiring resistance of each switch line SW may be higher than the output resistance of the driver that outputs each switch signal. Therefore, due to the wiring resistance of each switch line SW, there is a possibility that a characteristic difference such as a luminance gradient may occur over the scanning direction of the display screen of the pixel matrix unit 11 (that is, along the wiring direction of the switch lines SW). there were. This is because the wiring resistance of each switch line SW changes from the input end of the switch signal to the output end thereof due to the wiring resistance, resulting in an effective time constant difference.
[0071]
Here, it is assumed that the capacitances of the
[0072]
As a specific example, with reference to FIG. 6, the potentials of the distribution line SI (1, r) and the distribution line SI (n, r) in the switch signal applied to the switch SWr are compared. First, in the switch signal of the switch line SWr in FIG. 6B, the degree of the dullness of the switch signal (solid line) in the TFT 20 (n, r) is greater than that of the switch signal (dotted line) in the TFT 20 (1, r). . Therefore, as shown in FIG. 6A, the potential shift of the distribution line SI (n, r) (solid line) is smaller than the potential shift of the distribution line SI (1, r) (dotted line). This is because, when the switch signal becomes dull, the
[0073]
Capacitors 23 (1, gr) and 23 (n, gr) are respectively connected to potentials of distribution lines SI (1, r) and SI (n, r) caused by a rise of a switch signal (not shown) of switch line SWg. The shift cancels out and compensates for the potential shift of the distribution lines SI (1, r) and SI (n, r) caused by the fall of the switch signal of the switch line SWr. In order to reduce the difference between the potential shift of the distribution line SI (1, r) and the potential shift of SI (n, r), the time constant corresponding to the capacitor 23 (n, gr) is set to the value of the capacitor 23 (1, r). gr) must be larger than the time constant. Therefore, in the third embodiment, the capacitors 23 (1, gr) and 23 (n, gr) are set so that the capacitance C (1, gr) <C (n, gr) is satisfied. The time constant corresponding to (n, gr) is larger than the time constant corresponding to the capacitor 23 (1, gr).
[0074]
Similarly, the capacitors 23 (2, gr) to 23 (n-1, gr) may satisfy the capacity C (2, gr) <〜 <C (n−1, gr). , Gr) <C (n, gr), and equation (1) holds. Similarly, equations (2) to (9) hold.
[0075]
That is, in the configuration of the third embodiment, the
[0076]
The case where the conditions of the expressions (1) to (9) are satisfied has been described above, but the present invention is not limited to this. The capacitance of the
[0077]
The drive voltage input to the pixels of the
[0078]
As described above, according to the third embodiment, the drive signal of the distribution line SI is provided by disposing the
[0079]
The detailed portions described in the above three embodiments are not limited to the above contents, and can be changed as appropriate.
In the above three embodiments, the
[0080]
Further, in the above three embodiments, the driver output signal obtained by time-dividing the three display signals of red, green and blue is described as being distributed by the
[0081]
Further, in the above three embodiments, the switching element of the
[0082]
【The invention's effect】
According to the present invention, in the signal distribution device, the input signal is distributed to the plurality of output terminals through the switching element by the selection signal applied to the first control line, and the first control line and the second First and second capacitors are provided between the control line and the distribution line, so that a potential change of the distribution line caused by a parasitic capacitance of the switching element is offset by a potential change based on the first and second capacitances. In the display panel provided with the signal distribution device, the number of output terminals of the signal driver circuit can be reduced, so that the cost of mounting the signal driver circuit on the display device can be reduced, and the signal distribution can be reduced. By connecting the output terminal of the device to the signal line, a good screen display can be performed.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a configuration of a
FIG. 2 is a diagram illustrating an internal configuration of a
FIG. 3 is a time chart of each signal in the
FIG. 4 is a diagram illustrating an internal configuration of a distribution circuit according to a second embodiment of the present invention;
FIG. 5 is a diagram showing an internal configuration of a
FIG. 6 is a diagram illustrating a schematic waveform (a) of a driver output signal and a schematic waveform (b) of a switch signal in a
FIG. 7 is a block diagram illustrating a configuration of a
FIG. 8 is a diagram illustrating occurrence of a boundary of a display screen of the
FIG. 9 is a block diagram showing a configuration of a
FIG. 10 is a diagram showing an internal configuration of a
11 is a time chart of each signal in the
FIG. 12 is a diagram showing a parasitic capacitance in the internal configuration of the
13 is a diagram illustrating an example of a signal related to a TFT 20 (1, r) in the
[Explanation of symbols]
1,2,3 display device
11 Pixel matrix section
11A, 11B screen area
12 Gate driver
13, 13A, 13B source driver
14, 14A, 14B, 15 distribution circuit
SI distribution wiring
SW switch line
20 TFT
21 Parasitic capacitance
22,23 Capacitor
Claims (14)
前記各信号分配回路は、
前記複数の分配線の何れか1本と前記スイッチング素子を介して接続されるとともに、前記スイッチング素子を駆動する選択信号が印加される複数の第1の制御線と、
前記各第1の制御線と前記各分配線の間に接続して設けられる第1の容量と、
前記各分配線に電気的に接続される第2の制御線と、
前記第2の制御線と前記各分配線の間に接続して設けられる第2の容量と、
を備え、
前記各第1の制御線及び第2の制御線に前記選択信号が順次印加されて、前記スイッチング素子が順次駆動されることを特徴とする信号分配装置。One input terminal to which an input signal is input, and a plurality of distribution lines connected to the input terminal and each connected to a plurality of output terminals via a switching element, are input to the input terminal. A signal distribution device that includes a plurality of signal distribution circuits that distributes the input signal to the plurality of output terminals via the switching elements.
Each signal distribution circuit,
A plurality of first control lines connected to any one of the plurality of distribution lines via the switching element and to which a selection signal for driving the switching element is applied;
A first capacitor provided between each of the first control lines and each of the distribution lines;
A second control line electrically connected to each of the distribution lines;
A second capacitor provided between the second control line and each of the distribution lines;
With
The signal distribution device, wherein the selection signal is sequentially applied to each of the first control line and the second control line, and the switching elements are sequentially driven.
前記各信号分配回路は、
前記複数の分配線の何れか1本と前記スイッチング素子を介して接続されるとともに、前記スイッチング素子を駆動する選択信号が印加される複数の第1の制御線と、
前記各第1の制御線と前記各分配線の間に接続して設けられる第1の容量と、
前記各分配線に電気的に接続される第2の制御線と、
前記第2の制御線と前記各分配線の間に接続して設けられる第2の容量と、
を備え、
前記各第1の制御線及び第2の制御線に前記選択信号が順次印加されて、前記スイッチング素子が順次駆動されることを特徴とする表示装置。One input terminal to which an input signal is input, and a plurality of distribution lines connected to the input terminal and each connected to a plurality of output terminals via a switching element, are input to the input terminal. A signal distribution device including a plurality of signal distribution circuits for distributing the input signal to the plurality of output terminals via the switching elements, a plurality of signal lines connected to a plurality of output terminals of the signal distribution device, and A display panel comprising: a plurality of scanning lines; and a display panel including display pixels arranged in a matrix in the vicinity of each intersection of the signal lines and the scanning lines.
Each signal distribution circuit,
A plurality of first control lines connected to any one of the plurality of distribution lines via the switching element and to which a selection signal for driving the switching element is applied;
A first capacitor provided between each of the first control lines and each of the distribution lines;
A second control line electrically connected to each of the distribution lines;
A second capacitor provided between the second control line and each of the distribution lines;
With
The display device, wherein the selection signal is sequentially applied to each of the first control line and the second control line, and the switching elements are sequentially driven.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003088093A JP4449320B2 (en) | 2003-03-27 | 2003-03-27 | Signal distribution device and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003088093A JP4449320B2 (en) | 2003-03-27 | 2003-03-27 | Signal distribution device and display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004294858A true JP2004294858A (en) | 2004-10-21 |
JP4449320B2 JP4449320B2 (en) | 2010-04-14 |
Family
ID=33402314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003088093A Expired - Fee Related JP4449320B2 (en) | 2003-03-27 | 2003-03-27 | Signal distribution device and display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4449320B2 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008039946A (en) * | 2006-08-03 | 2008-02-21 | Sony Corp | Image display |
JP2008139860A (en) * | 2006-12-01 | 2008-06-19 | Toppoly Optoelectronics Corp | Liquid crystal display system with improved display quality and driving method thereof |
WO2010095306A1 (en) * | 2009-02-17 | 2010-08-26 | シャープ株式会社 | Signal distribution device and display device |
JP2010286715A (en) * | 2009-06-12 | 2010-12-24 | Seiko Epson Corp | Integrated circuit device, electrooptical device and electronic apparatus |
WO2011118079A1 (en) * | 2010-03-24 | 2011-09-29 | シャープ株式会社 | Signal distribution circuit, signal distribution device, and display device |
JP2020042179A (en) * | 2018-09-11 | 2020-03-19 | セイコーエプソン株式会社 | Display driver, electro-optical device, electronic apparatus, and mobile entity |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI689903B (en) * | 2018-11-09 | 2020-04-01 | 友達光電股份有限公司 | Driving circuit and driving method |
-
2003
- 2003-03-27 JP JP2003088093A patent/JP4449320B2/en not_active Expired - Fee Related
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008039946A (en) * | 2006-08-03 | 2008-02-21 | Sony Corp | Image display |
JP2008139860A (en) * | 2006-12-01 | 2008-06-19 | Toppoly Optoelectronics Corp | Liquid crystal display system with improved display quality and driving method thereof |
WO2010095306A1 (en) * | 2009-02-17 | 2010-08-26 | シャープ株式会社 | Signal distribution device and display device |
US8593210B2 (en) | 2009-02-17 | 2013-11-26 | Sharp Kabushiki Kaisha | Signal distribution device and display device |
JP2010286715A (en) * | 2009-06-12 | 2010-12-24 | Seiko Epson Corp | Integrated circuit device, electrooptical device and electronic apparatus |
WO2011118079A1 (en) * | 2010-03-24 | 2011-09-29 | シャープ株式会社 | Signal distribution circuit, signal distribution device, and display device |
CN102792450A (en) * | 2010-03-24 | 2012-11-21 | 夏普株式会社 | Signal distribution circuit, signal distribution device, and display device |
JP5148778B2 (en) * | 2010-03-24 | 2013-02-20 | シャープ株式会社 | Signal distribution device and display device |
KR101245400B1 (en) * | 2010-03-24 | 2013-03-19 | 샤프 가부시키가이샤 | Signal distribution circuit, signal distribution device, and display device |
JP2020042179A (en) * | 2018-09-11 | 2020-03-19 | セイコーエプソン株式会社 | Display driver, electro-optical device, electronic apparatus, and mobile entity |
JP7110853B2 (en) | 2018-09-11 | 2022-08-02 | セイコーエプソン株式会社 | Display drivers, electro-optical devices, electronic devices and moving bodies |
Also Published As
Publication number | Publication date |
---|---|
JP4449320B2 (en) | 2010-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8264434B2 (en) | Active matrix substrate and drive circuit thereof | |
US9852678B2 (en) | Display device | |
JP4152420B2 (en) | Active matrix display device and drive control circuit used therefor | |
US6985130B2 (en) | Display device including a distribution circuit disposed after a video signal generation circuit | |
US7221352B2 (en) | Driving method for improving display uniformity in multiplexed pixel | |
US7411596B2 (en) | Driving circuit for color image display and display device provided with the same | |
US8022916B2 (en) | Liquid crystal display driving device that reduces crosstalk | |
US20090289884A1 (en) | Display device | |
US20150219945A1 (en) | Display drive apparatus and display device | |
US20100060806A1 (en) | Display device and its driving method | |
JP2012008224A (en) | Liquid crystal display device | |
JP4449320B2 (en) | Signal distribution device and display device | |
KR20070102125A (en) | Liquid crystal display apparatus | |
US20100026616A1 (en) | Liquid crystal display | |
US20190212621A1 (en) | Display apparatus | |
KR20200021295A (en) | Display apparatus | |
US8319719B2 (en) | Liquid crystal display device | |
KR20170088011A (en) | Display apparatus | |
KR100853215B1 (en) | Liquid crystal display | |
KR20080026860A (en) | Liquid crystal display and method for driving the same | |
KR100984358B1 (en) | Liquid crystal display and driving device thereof | |
KR100202235B1 (en) | Divide driving lcd device | |
KR100783709B1 (en) | liquid crystal device for compensating kick-back voltage and driving method thereof | |
KR100469504B1 (en) | Driving apparatus of liquid crystal display panel and method for driving the same | |
KR101006441B1 (en) | Liquid crystal panel assembly and liquid crystal display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091023 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100118 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140205 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |