JP4448485B2 - 磁気メモリアレイ - Google Patents

磁気メモリアレイ Download PDF

Info

Publication number
JP4448485B2
JP4448485B2 JP2005315908A JP2005315908A JP4448485B2 JP 4448485 B2 JP4448485 B2 JP 4448485B2 JP 2005315908 A JP2005315908 A JP 2005315908A JP 2005315908 A JP2005315908 A JP 2005315908A JP 4448485 B2 JP4448485 B2 JP 4448485B2
Authority
JP
Japan
Prior art keywords
magnetic memory
memory unit
word line
magnetic
magnetic field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005315908A
Other languages
English (en)
Other versions
JP2007043043A (ja
Inventor
啓明 陳
建中 洪
永祥 陳
連昌 王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of JP2007043043A publication Critical patent/JP2007043043A/ja
Application granted granted Critical
Publication of JP4448485B2 publication Critical patent/JP4448485B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers

Description

本発明は、メモリ回路に関するものであって、特に、磁気ランダムアクセスメモリ回路に関するものである。
磁気ランダムアクセスメモリ(Magnetic Random Access Memory、以下、MRAM)は金属磁性材料で、不揮発性メモリ(Non-volatile Random Access Memory)に属する。
MRAMは、磁気抵抗特性により、記録情報を保存する。データを磁気メモリユニットに書き込むとき、一般に使用する方法は、ビットラインとワードラインの誘起磁場が選択する磁気メモリユニットで、メモリ層の磁性材料の磁化方向を変化させることにより、その抵抗値を変える。記憶データを読み取るとき、選択された磁気メモリユニットに、誘起電流源を流入させ、読み取った抵抗値から、メモリデータの数値を判定することができる。
図1は、公知のMRAMアレイの構造図である。公知のMRAMアレイは、ビットラインB1〜B3、および、ワードラインW1〜W3を有する。ビットラインとワードライン間の磁気メモリユニットは、多層磁性金属材料のスタック構造である。その構造は、軟磁性材料層(Soft Magnetic Layer)、トンネルバリア層(Tunnel Barrier layer)、硬質磁性材料層(Hard Magnetic Layer)、非磁性導体層(Nonmagnetic conductor)を堆積してなる。二層の強磁性材料の磁化方向を、平行、あるいは、反平行にすることにより、“1”、あるいは“0”データの状態を決定する。
データ書き込み工程において、各磁気メモリユニットの回転反転磁場は、ワードラインとビットラインを流れる電流が生成する磁場により共同で合成する。この動作により、選択された磁気メモリユニットの磁気双極モーメントだけが反転し、記録動作を円滑に実行する。ビットラインB1とワードラインW1で発生する書き込み電流を例とすると、選択された磁気メモリユニットCsの磁気双極モーメントは反転し、選択されていないメモリユニット(C12、C13、C21、C31)は、結合するビットライン、あるいは、ワードラインのどちらかだけ電流が施加されて、これにより、充分な反転磁場を形成することができないので、情報書き込みの動作が実行できない。
図2は、ビットラインとワードラインにより発生する磁場とMRAM切り換え条件の関係図で、アステロイド曲線(asteroid curve)と称される。横向き磁場H1は、ビットラインの電流から発生し、縦向き磁場Htは、ワードラインの電流から発生する。縦向きの磁場Htがない状況下で、横向き磁場H1がH0のとき、磁気メモリユニットは、その磁気抵抗を切り換える。縦向きの磁場Htがある場合、磁気メモリユニットが切り換える閾値は低下し、これにより、H0より小さい横向き磁場H1を施加して、磁気メモリユニットを導通状態に切り換える。
点線で形成される領域A中、磁気メモリユニットは状態が変化されず、領域A以外の部分で、第一象限で操作される場合、磁気メモリユニットは、磁場の影響を受けて、第一導通状態(高抵抗を例とする)に切り換え、第二象限で操作される場合、磁気メモリユニットは、磁場の影響を受けて、第二導通状態(低抵抗を例とする)に切り換える。公知技術中、磁気メモリユニットと参考磁気メモリユニットのアステロイド曲線は、互いに重合する。即ち、磁気メモリユニットと参考磁気メモリユニットの抵抗切り換えの条件は相同である。
MRAMアレイ構造中に、一定数量のビットライン(例えば、32、あるいは、64等)外に、一組の参考磁気メモリユニットCrを挿入する。MRAMデータを読み取るとき、磁気メモリユニットCsを例とすると、データラインD1、磁気メモリユニットCs、および、ビットラインB1を流れる読み取り電流を発生し、ビットラインB1の電圧レベルを検出し、検出アンプ(Sense Amplifier)により、参考磁気メモリユニットCrを流れる電流が、参考ビットラインBrで生じる電圧レベルを比較して、磁気メモリユニットCsが保存するデータ値を判断することができる。この他、ワードラインW1、および、参考ビットラインBrで、書き込み電流を発生するか、あるいは、単独で、参考ビットラインBrから発生する強力な書き込み電流が生じる磁場により、参考メモリユニットCrの状態を変更する。
しかし、MRAMのメモリ容量の大きさは、メモリユニットが構成するアレイの大きさにより決定される。製造の制限上(リソグラフィ、エッチング工程)、アレイ中の各メモリユニットと参考ユニット中の磁気メモリユニットが、どれも、相同の磁気抵抗比(Magnetic resistance ratio)、保磁力(Coercivity)、および、層間結合(Interlayer coupling)等の磁性特性を確保するのは、非常に困難である。アレイ中の各磁気メモリユニットの保磁力分布の均一性は、さらに重要で、保磁力分布の均一性が、MRAM操作時の書き込み電流(ビットラインとワードライン電流を含む)の操作範囲の大きさに影響するからである。磁気メモリユニットは、保磁力分布の均一性が好ましくない状況下で、特定のメモリユニットの磁気メモリユニットに、さらに大きい書き込み電流がないと、保存するデータを変更できなくする。しかし、選択したアドレス(address)に対応するメモリユニットで、データを書き込むとき、参考ユニットも、同時に、メモリユニットに対応するワードラインに電流が流れる。これにより、メモリユニットのデータ書き込み操作時に、保磁力分布の不均一で、書き込み電流が大きくなるか、あるいは、供給電力の電流源がオーバーシューティング(overshooting)であるとき、ワードライン電流だけがある条件下でも、参考メモリユニットの磁気抵抗状態を変更し、データがメモリセルと参考ユニットを比較する正確性に影響する。
上述の問題を解決するため、本発明は、MRAM構造中の参考ユニットの書き込み磁場効率を適当に変化させ、データをメモリユニットに書き込むと同時に、参考ユニットの磁気抵抗状態に影響せず、データ判読のエラー率を減少させることを目的とする。
上述の目的を達成するため、本発明は、磁気メモリアレイを提供し、第一固定強磁性層、第一自由強磁性層、および、第一固定強磁性層と第一自由強磁性層間に設置された第一絶縁層、からなる磁気メモリユニットと、第二固定強磁性層、第二自由強磁性層、および、第二固定強磁性層と第二自由強磁性層間に設置された第二絶縁層、からなる参考磁気メモリユニットと、第一書き込み磁場を、磁気メモリユニットに印加する第一ビットラインと、第二書き込み磁場を、参考磁気メモリユニットに印加する第二ビットラインと、第三書き込み磁場と、前記第三書き込み磁場より小さい第四書き込み磁場を、それぞれ、磁気メモリユニットと参考磁気メモリユニットに印加するワードラインと、からなる。
この他、本発明は、磁気メモリアレイを提供し、第一固定強磁性層、第一自由強磁性層、および、第一固定強磁性層と第一自由強磁性層間に設置された第一絶縁層、からなり、第一アスペクト比を有する第一長軸、および、第一短軸を有する磁気メモリユニットと、第二固定強磁性層、第二自由強磁性層、および、第二固定強磁性層と第二自由強磁性層間に設置された第二絶縁層、からなり、前記第一アスペクト比より大きい第二アスペクト比を有する第二長軸、および、第二短軸を有する参考磁気メモリユニットと、第一書き込み磁場を、磁気メモリユニットに印加する第一ビットラインと、第二書き込み磁場を、参考磁気メモリユニットに印加する第二ビットラインと、第三書き込み磁場と第四書き込み磁場を、それぞれ、磁気メモリユニットと参考磁気メモリユニットに印加するワードラインと、からなる。
本発明により、MRAM構造中の参考ユニットの書き込み磁場効率を適当に変化させ、データをメモリユニットに書き込むと同時に、参考ユニットの磁気抵抗状態に影響せず、データ判読のエラー率を減少させることができる。
図3は、本発明の実施例による磁気メモリアレイの概略構造図である。MRAMアレイは、ビットラインB1〜B3、および、ワードラインW1〜W3を有する。ビットラインとワードライン間の磁気メモリユニットは、多層磁性金属材料のスタック構造である。その構造は、軟磁性材料層(Soft Magnetic Layer)、トンネルバリア層(Tunnel Barrier layer)、硬質磁性材料層(Hard Magnetic Layer)、非磁性導体層(Nonmagnetic conductor)を堆積してなる。二層の強磁性材料の磁化方向を、平行、あるいは、反平行にすることにより、“1”、あるいは“0”データの状態を決定する。
データ書き込み工程において、各磁気メモリユニットの回転反転磁場は、ワードラインとビットラインを流れる電流が生成する磁場が共同で合成するものである。この動作により、選択された磁気メモリユニットの磁気双極モーメントだけが反転し、記録動作を円滑に実行する。ビットラインB1とワードラインW1に発生する書き込み電流を例とすると、選択された磁気メモリユニットCsの磁気双極モーメントは反転し、選択されていないメモリユニット(C12、C13、C21、C31)は、結合するビットライン、あるいは、ワードラインのどちらかだけ電流が施加されて、これにより、充分な反転磁場を形成することができないので、情報書き込みの動作が実行できない。図3中、単一のメモリユニットは、一つの磁気メモリユニットから構成され、参考磁気メモリユニットは、複数の磁気メモリユニットにより、直列、あるいは、並列の方式でなり、目的は、メモリユニットの高、低抵抗中の中間抵抗(middle state resistance)を構成することである。
図4は、本発明の実施例による磁気メモリアレイで、図3中のAA’に沿った断面図である。本実施例中、製造方式により、参考磁気メモリユニットCrefとワードラインWLの距離を、磁気メモリユニットCdataとワードラインWLの距離より長くし、参考磁気メモリユニットCrefと参考ビットラインBrの距離を、磁気メモリユニットCdataとビットラインBLの距離より短くする。
具体的な製造工程は、ワードラインWLの製造工程完成後に、一層の絶縁層41を被覆し、フォトリソグラフィとエッチングにより、絶縁層41に、高低差を有する凸部43を形成する。続いて、多層の磁性金属材料をめっきし、二つのフォトリソグラフィと二回のエッチングにより、参考磁気メモリユニットCrefと磁気メモリユニットCdataを定義する。図で示されるように、絶縁層41の低い位置に位置するのは、磁気メモリユニットCdataで、絶縁層の高い位置に位置するのは、参考磁気メモリユニットCrefである。続いて、絶縁層45をめっきし、さらに、フォトマスクとエッチングにより、メモリユニットを連接するコンタクトビア(contact via)を定義し、その後、導線材料をめっきして、化学機械研磨(Chemical Mechanical Polishing, CMP)により、コンタクトビア47を完成させる。その後、絶縁層49を被覆し、フォトマスクとエッチングにより、ビットラインBLとBrのパターンを定義し、導線材料をめっきして、CMPを実行する。
本発明の実施例によると、参考磁気メモリユニットCrefのビットラインBrとワードラインWL電流に対するアステロイド曲線51、および、磁気メモリユニットCdataのビットラインBLとワードラインWL電流に対するアステロイド曲線53は、図5で示される。参考磁気メモリユニットCrefは、ビットラインBrに緊貼すると共に、ワードラインWLと、磁気メモリユニットCdataより遠い距離を維持する。これにより、ビットラインBrが、参考磁気メモリユニットCrefで、中間抵抗状態の定義を書き込むのに発生しなければならない電流を減少させることができるが、ワードラインWLで大きい電流が発生しなければならない。データを磁気メモリユニットCdataに書き込むとき、参考磁気メモリユニットCrefは、比較的、ワードラインWLの電流の影響を受けず、中間抵抗状態を確保して、データ書き込み、および、判読のエラー率を減少させる。
図6は、本発明のもう一つの実施例による磁気メモリアレイの断面図である。本実施例中、絶縁層41以後の公知の工程を変動させない下、参考磁気メモリユニットCref下に位置するワードラインWLの電流経路を変更する。図で示されるように、参考磁気メモリユニットCref下に位置するワードラインWLは、もう一つの分流経路WLaを有する。電流が生成する磁場と電流の大きさは正比例し、距離と反比例するので、本実施例中、ワードラインWLと分流経路WLaの電流が、参考磁気メモリユニットCrefで生成する磁場は、公知の単一のワードラインWLが、参考磁気メモリユニットCrefで生成する磁場より小さい。
具体的な製造工程は、絶縁層61の製造工程後、フォトマスク、エッチングを利用し、さらに、導線材料をめっきして、CMP工程により、参考磁気メモリユニットCref下のワードライン分流経路WLaを定義する。続いて、絶縁層63を被覆し、フォトマスク、エッチングを利用し、導線材料をめっきし、CMPにより、上下二層のワードラインWLと分流経路WLaを連接するコンタクトビアを完成する。続いて、一層の絶縁層(図示しない)を被覆し、さらに、フォトマスク、エッチングを利用し、導線材料をめっきし、CMPにより、ワードラインWLを定義する。その後、絶縁層65を被覆すると共に、参考磁気メモリユニットCrefと磁気メモリユニットCdata、および、ビットラインの後続工程を完成し、後続部分は、公知技術と相同である。
本発明の実施例によると、参考磁気メモリユニットCrefのビットラインBrとワードラインWL電流に対するアステロイド曲線71、および、磁気メモリユニットCdataのビットラインBLとワードラインWL電流に対するアステロイド曲線73は、図7で示される。ワードラインWLと分流経路WLaが、参考磁気メモリユニットCrefで生成する磁場効率は、ワードラインWLが磁気メモリユニットCdataで生成する磁場より低いので、データを磁気メモリユニットCdataに書き込むとき、参考磁気メモリユニットCrefは、比較的、ワードラインWLの電流の影響を受けず、多くの参考磁気メモリユニット組み合わせの中間抵抗状態を確保して、データ書き込み、および、判読のエラー率を減少させる。
図8は、本発明のもう一つの実施例による磁気メモリアレイの上視図である。図で示されるように、ワードラインWLの磁気メモリユニットCdataに近接する線幅はW1で、参考磁気メモリユニットCrefに近接する線幅はW2である。ここで、線幅W2は、W1より大きい。ワードラインWLが供給する電流量は一定であるので、線幅が増加するとき、この範囲のワードラインの電流密度が減少し、磁場の生成効率も低下する。これにより、同様のワードライン電流は、参考磁気メモリユニットCrefに対し、小さい磁場を生成する。図8で示される実施例によると、参考磁気メモリユニットCrefのビットラインBrとワードラインWL電流に対するアステロイド曲線71、および、磁気メモリユニットCdataのビットラインBLとワードラインWL電流に対するアステロイド曲線73は、図7で示される。ワードラインWLが参考磁気メモリユニットCrefで生成する磁場効率は、ワードラインWLが磁気メモリユニットCdataで生成する磁場より低いので、データを磁気メモリユニットCdataに書き込むとき、参考磁気メモリユニットCrefは、比較的、ワードラインWLの電流の影響を受けず、中間抵抗状態を確保して、データ書き込み、および、判読のエラー率を減少させる。
図9は、本発明のもう一つの実施例による磁気メモリアレイの上視図である。図で示されるように、ワードラインWLの磁気メモリユニットCdataに近接する領域は、被覆層91を増加する。被覆層91は強磁性性材料で、この領域のワードラインを環繞すると共に、ワードラインと磁気メモリユニットCdata間に、開口を有する。米国特許第6351409号で開示される技術内容によると、金属線外周に、開口を有する一層の被覆層を被覆し、被覆層の開口箇所に、大きい磁場を形成して、この範囲のワードラインの磁場生成効率を向上させる。これにより、同様のワードライン電流は、参考磁気メモリユニットCrefに対し、小さい磁場を形成する。図9で示される実施例によると、参考磁気メモリユニットCrefのビットラインBrとワードラインWL電流に対するアステロイド曲線71、および、磁気メモリユニットCdataのビットラインBLとワードラインWL電流に対するアステロイド曲線73は、図7で示される。ワードラインWLが参考磁気メモリユニットCrefで生成する磁場効率は、ワードラインWLが磁気メモリユニットCdataで生成する磁場より低いので、データを磁気メモリユニットCdataに書き込むとき、参考磁気メモリユニットCrefは、比較的、ワードラインWLの電流の影響を受けず、中間抵抗状態を確保して、データ書き込み、および、判読のエラー率を減少させる。
図10は、本発明のもう一つの実施例による磁気メモリアレイの上視図である。本実施例で、磁気メモリユニットCdataと参考磁気メモリユニットCrefは、異なる長軸と短軸のアスペクト比(aspect ratio)を有し、参考磁気メモリユニットCrefの長軸と短軸のアスペクト比は、磁気メモリユニットCdataの長軸と短軸のアスペクト比より大きい。長軸と短軸のアスペクト比が大きい磁気メモリユニットでは、さらに大きい保磁力を有する特性があり、この設計の参考磁気メモリユニットCrefは、磁気メモリユニットCdataと比較して、さらに大きい書き込み電流がないと回転しない。同様の書き込み電流で、同様の誘起磁場は、磁気メモリユニットCdataの抵抗を切り換えることができるが、参考磁気メモリユニットCrefの抵抗を換えるには不足である。
具体的な実施方式は、磁気メモリユニットCdataと参考磁気メモリユニットCrefのパターンを定義するとき、磁気メモリユニットCdataのパターンと比較して、直接、参考磁気メモリユニットCrefの長軸を延長すると共に、短軸の長さを縮小して、磁気メモリユニットCdataの長軸と短軸のアスペクト比より大きくする目的を達成する。この他、磁気メモリユニットCdataと参考磁気メモリユニットCrefの面積は、異なる大きさでもよく、よって、磁気メモリユニットCdataと参考磁気メモリユニットCrefは、相同の抵抗値を保持することができる。ここで、磁気メモリユニット設計は、一定面積の条件で、その他の回路設計を維持することができる。
本実施例によると、参考磁気メモリユニットCrefのビットラインBrとワードラインWL電流に対するアステロイド曲線93、および、磁気メモリユニットCdataのビットラインBLとワードラインWL電流に対するアステロイド曲線95は、図11で示される。参考磁気メモリユニットCrefの保磁力は大きくなると、データを磁気メモリユニットCdataに書き込むとき、参考磁気メモリユニットCrefは、比較的、ワードラインWLの電流の影響を受けず、多くの磁気メモリユニットの組み合わせの中間抵抗状態を確保して、データ書き込み、および、判読のエラー率を減少させる。
本発明の実施例によると、参考磁気メモリユニットCref、磁気メモリユニットCdataとビットライン、および、ワードラインの異なる距離の設計構造、参考磁気メモリユニットCref下のワードライン電流分流設計構造、参考磁気メモリユニットCref下のワードラインの大きい線幅の設計、磁気メモリユニットCdata下のワードラインが、強磁性層を包覆する設計、および、参考磁気メモリユニットCrefの長軸と短軸比を大きくする幾つかの方式を提供し、どれも、参考磁気メモリユニットCrefが、磁気メモリユニットCdataでデータを書き込むとき、ワードラインが生成する磁場の影響に対する耐久性を向上させ、MRAM信号全体の確実性を向上する。
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変形や修正を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
公知のMRAMアレイの構造図である。 ビットラインとワードラインが発生する磁場と磁気メモリユニットの切り換え条件の関係図である。 本発明の実施例による磁気メモリアレイの概略構造図である。 本発明の実施例による磁気メモリアレイの断面図である。 ビットラインとワードラインが提供する磁場と磁気メモリユニットの切り換え条件の関係図である。 本発明のもう一つの実施例による磁気メモリアレイの断面図である。 ビットラインとワードラインが提供する磁場と磁気メモリユニットの切り換え条件の関係図である。 本発明のもう一つの実施例による磁気メモリアレイの上視図である。 本発明のもう一つの実施例による磁気メモリアレイの上視図である。 本発明のもう一つの実施例による磁気メモリアレイの上視図である。 ビットラインとワードラインが発生する磁場と磁気メモリユニットの切り換え条件の関係図である。
符号の説明
41、45、49、61、63、65 絶縁層
43 凸部
47 コンタクトビア
51、53、71、73、93、95 アステロイド曲線
91 被覆層
B1、B2、B3 ビットライン
data、Cs、C12、C13、C21、C31 磁気メモリユニット
ref、Cr 参考磁気メモリユニット
D1、D2、D3 データライン
Dr 参考データライン
Ht 縦向き磁場
1、H0 横向き磁場
W1、W2、W3、WL ワードライン
WLa 分流経路
W1、W2 線幅

Claims (12)

  1. 第一固定強磁性層、第一自由強磁性層、および第一固定強磁性層と第一自由強磁性層間に設置された第一絶縁層からなる磁気メモリユニットと、
    第二固定強磁性層、第二自由強磁性層、および第二固定強磁性層と第二自由強磁性層間に設置された第二絶縁層からなる参考磁気メモリユニットと、
    第一書き込み磁場を、前記磁気メモリユニットに印加する第一ビットラインと、
    第二書き込み磁場を、前記参考磁気メモリユニットに印加する第二ビットラインと、
    第三書き込み磁場と、前記第三書き込み磁場より小さい第四書き込み磁場を、それぞれ、前記磁気メモリユニットと前記参考磁気メモリユニットに印加するワードラインと
    からなる
    ことを特徴とする磁気メモリアレイ。
  2. 前記第一書き込み磁場と前記第三書き込み磁場の第一の合成された磁場と、前記第二書き込み磁場と前記第四書き込み磁場の第二の合成された磁場の大きさは異なることを特徴とする請求項1記載の磁気メモリアレイ。
  3. 前記磁気メモリユニットは、前記ワードラインの第一領域に近接し、前記参考磁気メモリユニットは、前記ワードラインの第二領域に近接し、前記ワードラインの前記第一領域における線幅は、前記第二領域の線幅より小さいことを特徴とする請求項1記載の磁気メモリアレイ。
  4. 前記磁気メモリユニットは、前記ワードラインの第一領域に近接し、前記参考磁気メモリユニットは、前記ワードラインの第二領域に近接し、前記ワードラインは、前記第一領域において、被覆層を有することを特徴とする請求項1記載の磁気メモリアレイ。
  5. 前記被覆層は、前記ワードラインを包覆し、かつ、前記ワードラインと前記磁気メモリユニットは、開口を有することを特徴とする請求項4記載の磁気メモリアレイ。
  6. 前記被覆層は、強磁性材料であることを特徴とする請求項5記載の磁気メモリアレイ。
  7. 前記ワードラインと前記磁気メモリユニットは、第一距離を有し、前記ワードラインと前記参考磁気メモリユニットは、前記第一距離より大きい第二距離を有することを特徴とする請求項1記載の磁気メモリアレイ。
  8. 前記第一ビットラインと前記磁気メモリユニットは、第三距離を有し、前記第二ビットラインと前記参考磁気メモリユニットは、前記第三距離よりも小さい第四距離を有することを特徴とする請求項7記載の磁気メモリアレイ。
  9. 前記磁気メモリユニットは、前記ワードラインの第一領域に近接し、前記参考磁気メモリユニットは、前記ワードラインの第二領域に近接し、前記ワードラインは、前記第二領域において、第一電流経路および第二電流経路を有することを特徴とする請求項1記載の磁気メモリアレイ。
  10. 前記第一電流経路と前記参考磁気メモリユニットは、第一距離を有し、前記第二電流経路と前記参考磁気メモリユニットは、前記第一距離より大きい第二距離を有することを特徴とする請求項9記載の磁気メモリアレイ。
  11. 第一固定強磁性層、第一自由強磁性層、および第一固定強磁性層と第一自由強磁性層間に設置された第一絶縁層からなり、第一アスペクト比を有する第一長軸、および第一短軸を有する磁気メモリユニットと、
    第二固定強磁性層、第二自由強磁性層、および第二固定強磁性層と第二自由強磁性層間に設置された第二絶縁層からなり、前記第一アスペクト比より大きい第二アスペクト比を有する第二長軸、および第二短軸を有する参考磁気メモリユニットと、
    第一書き込み磁場を、前記磁気メモリユニットに印加する第一ビットラインと、
    第二書き込み磁場を、前記参考磁気メモリユニットに印加する第二ビットラインと、
    第三書き込み磁場と第四書き込み磁場を、それぞれ前記磁気メモリユニットと前記参考磁気メモリユニットに印加するワードラインと
    からなる
    ことを特徴とする磁気メモリアレイ。
  12. 前記磁気メモリユニットと前記参考磁気メモリユニットにデータを書き込むとき、前記第一磁場と前記第三磁場の第一の合成された磁場は、前記第二磁場と前記第四磁場の第二の合成された磁場と等しいことを特徴とする請求項11記載の磁気メモリアレイ。
JP2005315908A 2005-08-04 2005-10-31 磁気メモリアレイ Expired - Fee Related JP4448485B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW094126525A TWI279798B (en) 2005-08-04 2005-08-04 Magnetoresistive memory arrays

Publications (2)

Publication Number Publication Date
JP2007043043A JP2007043043A (ja) 2007-02-15
JP4448485B2 true JP4448485B2 (ja) 2010-04-07

Family

ID=37717479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005315908A Expired - Fee Related JP4448485B2 (ja) 2005-08-04 2005-10-31 磁気メモリアレイ

Country Status (3)

Country Link
US (2) US7397694B2 (ja)
JP (1) JP4448485B2 (ja)
TW (1) TWI279798B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7411816B2 (en) * 2006-01-19 2008-08-12 Honeywell International Inc. Enhanced MRAM reference bit programming structure
US7539047B2 (en) * 2007-05-08 2009-05-26 Honeywell International, Inc. MRAM cell with multiple storage elements
CN102449755B (zh) * 2009-05-27 2014-04-23 瑞萨电子株式会社 半导体装置
JP2015170700A (ja) * 2014-03-06 2015-09-28 株式会社東芝 不揮発性半導体記憶装置
US20150372223A1 (en) * 2014-06-18 2015-12-24 Crocus Technology Inc. Strap Configuration to Reduce Mechanical Stress Applied to Stress Sensitive Devices
CN108666339B (zh) * 2017-03-28 2020-11-13 中芯国际集成电路制造(上海)有限公司 磁性随机存储器及其存储单元的制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982658A (en) * 1997-10-31 1999-11-09 Honeywell Inc. MRAM design to reduce dissimilar nearest neighbor effects
US6351409B1 (en) * 2001-01-04 2002-02-26 Motorola, Inc. MRAM write apparatus and method
JP3821066B2 (ja) * 2002-07-04 2006-09-13 日本電気株式会社 磁気ランダムアクセスメモリ
US6803274B2 (en) * 2002-08-30 2004-10-12 Hewlett-Packard Development Company, L.P. Magnetic memory cell having an annular data layer and a soft reference layer
US6870758B2 (en) * 2002-10-30 2005-03-22 Hewlett-Packard Development Company, L.P. Magnetic memory device and methods for making same
US6740947B1 (en) * 2002-11-13 2004-05-25 Hewlett-Packard Development Company, L.P. MRAM with asymmetric cladded conductor
AU2003274616A1 (en) * 2002-11-28 2004-06-18 Koninklijke Philips Electronics N.V. A method and device to detect the likely onset of thermal relaxation in magnetic data storage devices
US6707710B1 (en) * 2002-12-12 2004-03-16 Hewlett-Packard Development Company, L.P. Magnetic memory device with larger reference cell
KR100558012B1 (ko) * 2004-07-16 2006-03-06 삼성전자주식회사 반도체 메모리 소자
US7411816B2 (en) * 2006-01-19 2008-08-12 Honeywell International Inc. Enhanced MRAM reference bit programming structure

Also Published As

Publication number Publication date
US7397694B2 (en) 2008-07-08
JP2007043043A (ja) 2007-02-15
US20070030723A1 (en) 2007-02-08
TWI279798B (en) 2007-04-21
TW200707433A (en) 2007-02-16
US20080239800A1 (en) 2008-10-02

Similar Documents

Publication Publication Date Title
US6462980B2 (en) MRAM memory with drive logic arrangement
KR100816746B1 (ko) 자기 메모리 셀
KR100816747B1 (ko) 클래드형 판독 도전체를 포함하는 터널 접합
JP3661652B2 (ja) 磁気抵抗効果素子および磁気メモリ装置
US20090039450A1 (en) Structure of magnetic memory cell and magnetic memory device
US8526215B2 (en) Spatial correlation of reference cells in resistive memory array
JP4448485B2 (ja) 磁気メモリアレイ
JP3964818B2 (ja) 磁気ランダムアクセスメモリ
EP1398789B1 (en) Magnetic random access memory with soft magnetic reference layers
US7826254B2 (en) Magnetic storage device and method for producing the same
US20040043516A1 (en) Magnetic shielding for reducing magnetic interference
US6740948B2 (en) Magnetic shielding for reducing magnetic interference
US6930915B2 (en) Cross-point MRAM array with reduced voltage drop across MTJ's
US7187580B2 (en) Magnetic memory with structure providing reduced coercivity
US20090040663A1 (en) Magnetic memory
TWI813056B (zh) 儲存裝置
JP2004214687A (ja) 高選択性を有する磁気抵抗メモリ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100112

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees