JP4448324B2 - 半導体光デバイス - Google Patents

半導体光デバイス Download PDF

Info

Publication number
JP4448324B2
JP4448324B2 JP2003428020A JP2003428020A JP4448324B2 JP 4448324 B2 JP4448324 B2 JP 4448324B2 JP 2003428020 A JP2003428020 A JP 2003428020A JP 2003428020 A JP2003428020 A JP 2003428020A JP 4448324 B2 JP4448324 B2 JP 4448324B2
Authority
JP
Japan
Prior art keywords
surface acoustic
layer
acoustic wave
transducers
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003428020A
Other languages
English (en)
Other versions
JP2005189330A (ja
Inventor
哲臣 寒川
秀樹 後藤
毅彦 俵
正 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2003428020A priority Critical patent/JP4448324B2/ja
Publication of JP2005189330A publication Critical patent/JP2005189330A/ja
Application granted granted Critical
Publication of JP4448324B2 publication Critical patent/JP4448324B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Semiconductor Lasers (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Description

本発明は半導体光デバイスに関し、特に、表面弾性波を用いた量子閉じ込め方法に適用して好適なものである。
新しい電子機能および光機能を有する半導体デバイスの実現を目指し、半導体中のキャリア(電子および正孔)の波動関数が1次元的に閉じ込められた量子細線および0次元的に閉じ込められた量子ドットと呼ばれる半導体低次元ナノ構造に関する研究が進展している。
そして、1次元構造における1次元バンド構造を反映した偏光特性や、0次元構造におけるエネルギー準位の離散化および狭い発光線幅などの低次元系に特徴的な物理的振る舞いが、デバイス応用の観点から期待されている。
一般に、半導体低次元ナノ構造では、材料または組成の異なる微細構造を半導体基板上に多元的に形成し、波動関数を静的または永続的に閉じ込めるようにしたものがある。あるいは、半導体表面や半導体裏面に形成された微細なゲート電極に電圧を印加し、横方向の電界で波動関数を偏らせるようにしたものもある。
また、これまでに、半導体材料への微細加工技術を基盤としたトップダウンと呼ばれる形成方法と、結晶成長中に生じる歪みなどをきっかけとして、自己形成的にナノ構造が自然に生成されるボトムアップと呼ばれる形成方法が主に検討されている。
図16は、従来の量子細線の構成を示す断面図である。
図16において、AlGaAsバリア層161、GaAs量子井戸層およびAlGaAsバリア層163で構成された量子井戸構造をベースに、ストライプ状に配されたエッチングマスクを用いて、GaAs量子井戸層およびAlGaAsバリア層163の垂直エッチングが行われる。そして、垂直エッチングが行われたGaAs量子井戸層およびAlGaAsバリア層163にAlGaAs層164を埋め込み結晶成長させることにより、GaAs量子細線が形成されている。
図17は、従来の量子ドットのSEM像を示す図である。
図17において、結晶面方位(001)面を主面とするGaAs基板上には、InGaAs量子ドット171が形成されている。このInGaAs量子ドット171は、異なる格子定数を有する材料が結晶成長する際に生じる格子歪みを緩和するために、自己形成的に発生する。
図18は、従来のゲート電極による量子ドットの構成を示す平面図である。
図18において、半導体基板181には、GaAs/AlGaAsヘテロ構造が形成されている。そして、GaAs/AlGaAsヘテロ構造が形成された半導体基板181には、ソース183aおよびドレイン183bが形成されるとともに、ソース183aとドレイン183bとの間には、互いに間隔を空けて配置されたゲート電極182a、182bが形成されている。
そして、ゲート電極182a、182bに電圧を印加して、ゲート電極182a、182bの横方向の領域を空乏化させ、ゲート電極182a、182b間の中央部分に電子の波動関数を閉じ込めることにより、量子ドット171を形成することができる。
また、例えば、非特許文献1には、フォトルミネッセンス測定の結果、表面弾性波に起因する横方向ピエゾ電界によって励起子を乖離することが明らかにされるとともに、量子井戸内の2次元励起子とバリア層の3次元励起子とでピエゾ電界に対する振る舞いが異なることを利用して、励起子の次元を表面弾性波で調べる方法が開示されている。
また、これまでの結晶成長技術の進展により、結晶成長が進行する基板に垂直な方向では、原子層の精度で膜厚を制御することが比較的容易なため、急峻な組成変化が造り付けられた量子井戸構造または超格子構造が実現されている。
"Exciton ionization in a quantum well studied by surface acoustic waves" C.Rocke,A.0.Govorou,A.Wixforth,G.Bohm and G.Weimann Physical Review B 57,pR6850(1998)
しかしながら、半導体ナノ構造を実現するためには、基板に垂直な方向だけでなく、基板の横方向に対しても、ナノオーダーの微細構造を造り付ける必要がある。ところが、微細加工技術を利用する場合は、最先端の半導体加工技術を用いても、数nmのサイズの不均一が生じる。例えば、100nmの構造に対しては、数%というデバイス特性への悪影響を無視することができないサイズの揺らぎが発生する。
また、デバイス化する際に、再成長などの方法にてナノ構造を埋め込む必要があるが、この再成長により形成される界面の品質が悪いという問題もある。加工精度の優れた例として、単原子精度で構造形成が可能なSTM(走査型トンネル顕微鏡)加工も報告されているが、STM加工では、実用デバイスの作製に必要なスループットを確保することは困難であるという問題があった。
また、自然現象を利用する自己形成手法では、大面積基板上にナノ構造を大量に形成することができるが、ナノ構造を形成する場所や大きさを正確に制御することができないという問題があった。
また、これまでに自己形成手法による量子ドットを共振器内に含む単一光子光源が実現されているが、共振器のモードと量子ドットの発光準位が偶然一致した場合にのみ単一光子光源として機能するため、製造歩留りが非常に悪いという問題があった。
このように、静的閉じ込めを基本とした従来の半導体低次元ナノ構造では、現状以上に形成精度を上げるのは難しい状況に陥っており、低次元性に基づいて新機能を自在に操ることは困難である。
一方、半導体低次元ナノ構造を得るための別のアプローチとして、半導体表面に形成されたゲート電極に電圧を印加することにより、量子閉じ込め構造を電気的に形成する方法も提案されている。この方法では、既に高品質の構造形成方法が確立されている量子井戸構造またはヘテロ構造をそのまま用いて波動関数の量子閉じ込めを行うことができるため、微細加工に伴う結晶性の劣化を避けることができる。
ただし、この方法では、ゲート電極の近傍に極少数の量子ドットしか形成することができず、さらに、各ゲート電極の加工サイズの揺らぎやゲート電極自体が発生する歪みの影響によって、量子ドット間で特性が異なるという問題があった。また、電界によって電子と正孔が空間的に必ず分離するので、発光デバイスには応用が難しいという問題もあった。
また、上述した非特許文献1に開示されているように、ゲート電極の近傍以外の領域で励起子物性を制御する方法も試みられており、波長の長い表面弾性波を用いることにより、ピエゾ電界によって励起子を乖離させることが行われている。ただし、この場合、表面弾性波の波長が非常に長いため、量子閉じ込め効果は生じていない。
そこで、本発明の目的は、横方向量子閉じ込め構造の制御性を確保しつつ、横方向量子閉じ込め構造の形成精度を向上させることが可能な半導体光デバイスを提供することである。
上述した課題を解決するために、請求項1記載の半導体光デバイスによれば、キャリア閉じ込め層が表面に形成された半導体層と、前記キャリア閉じ込め層上に形成され、前記キャリア閉じ込め層に横方向量子閉じ込めポテンシャルを生成させる表面弾性波を発生させる超音波発生部とを備え、前記超音波発生部は、前記キャリア閉じ込め層上に形成された櫛形電極からなるトランスデューサー対を少なくとも1組備え、前記トランスデューサー対は、表面弾性波が互いに重なり合うように、1直線上で対向する位置、又は対をなすトランスデューサーそれぞれの伝搬方向が互いに直交する位置に配置され、前記櫛形電極の周期Lと前記表面弾性波の伝搬速度V SAW とが、L<5×10 −10 ×V SAW の関係を満たすことを特徴とする。
これにより、キャリア閉じ込め層に表面弾性波を発生させることで、キャリア閉じ込め層のエネルギーバンド構造を空間的に変調することが可能となる。このため、キャリア閉じ込め層の横方向に微細構造を予め造り付けることなく、波動関数の横方向量子閉じ込めを実現することが可能となるとともに、表面弾性波の個数、強度、伝播方向、周期あるいは位相などを制御することで、閉じ込めポテンシャルの次元数、閉じ込めポテンシャルの深さ、閉じ込めポテンシャルの空間周期、閉じ込めポテンシャルのピーク位置およびそれらの時間変化を電気的に制御することが可能となり、横方向量子閉じ込め構造の制御性を確保しつつ、横方向量子閉じ込め構造の形成精度を向上させることが可能となる。
また、櫛形電極からなるトランスデューサー対を、表面弾性波が互いに重なり合うように1直線上で対向する位置、又はそれぞれの伝搬方向が互いに直交する位置に配置しているため、閉じ込めポテンシャルを、1次元状態と2次元状態とで交互に繰り返させることや、0次元閉じ込め構造を形成することができ、さらに、櫛形電極の周期Lを調整することで、キャリア閉じ込め層および半導体層に横方向量子閉じ込め効果を発現させることが可能となり、横方向量子閉じ込め構造の制御性を確保しつつ、横方向量子閉じ込め構造の形成精度を向上させることが可能となる。
また、請求項2記載の半導体光デバイスによれば、キャリア閉じ込め層が表層に埋め込まれた半導体層と、前記半導体層上に形成され、前記キャリア閉じ込め層および前記半導体層に横方向量子閉じ込めポテンシャルを生成させる表面弾性波を発生させる超音波発生部とを備え、前記超音波発生部は、前記半導体層上に形成された櫛形電極からなるトランスデューサー対を少なくとも1組備え、前記トランスデューサー対は、表面弾性波が互いに重なり合うように、1直線上で対向する位置、又は対をなすトランスデューサーそれぞれの伝播方向が互いに直交する位置に配置され、前記櫛形電極の周期Lと前記表面弾性波の伝播速度V SAW とが、L<5×10 −10 ×V SAW の関係を満たすことを特徴とする。
これにより、キャリア閉じ込め層および半導体層に表面弾性波を発生させることで、キャリア閉じ込め層のエネルギーバンド構造を空間的に変調することが可能となる。このため、キャリア閉じ込め層の横方向に微細構造を予め造り付けることなく、波動関数の横方向量子閉じ込めを実現することが可能となるとともに、表面弾性波の個数や伝播方向や周期や位相などを制御することで、横方向量子閉じ込めポテンシャルを変化させることが可能となり、横方向量子閉じ込め構造の制御性を確保しつつ、横方向量子閉じ込め構造の形成精度を向上させることが可能となる。
また、櫛形電極からなるトランスデューサー対を、表面弾性波が互いに重なり合うように1直線上で対向する位置、又はそれぞれの伝搬方向が互いに直交する位置に配置しているため、閉じ込めポテンシャルを、1次元状態と2次元状態とで交互に繰り返させることや、0次元閉じ込め構造を形成することができ、さらに、櫛形電極の周期Lを調整することで、キャリア閉じ込め層および半導体層に横方向量子閉じ込め効果を発現させることが可能となり、横方向量子閉じ込め構造の制御性を確保しつつ、横方向量子閉じ込め構造の形成精度を向上させることが可能となる。
また、請求項3記載の半導体光デバイスによれば、前記半導体層がIII−V族またはII−IV族化合物半導体から構成され、前記キャリア閉じ込め層が量子井戸構造、ダブルヘテロ構造、シングルヘテロ構造またはバルクであることを特徴とする。
これにより、キャリア閉じ込め層および半導体層に表面弾性波を効率的に発生させることが可能となり、横方向量子閉じ込め構造を安定して生成することが可能となる。
また、請求項4記載の半導体光デバイスによれば、前記表面弾性波が伝播する前記キャリア閉じ込め層または前記半導体層上の少なくとも一部の領域に導電層が配置されていることを特徴とする。
これにより、導電層の導電作用によって、表面弾性波にて生成されたピエゾ電界を短絡することが可能となり、表面弾性波のピエゾ電界にて変調されたエネルギーバンド構造を平坦化することができる。このため、横方向ピエゾ電界によって空間的に分離されながら掃引されてきた電子と正孔とを導電層下に蓄積することが可能となり、電子と正孔との発光再結合を可能として、発光パターンを生成させることができる。
また、請求項5記載の半導体光デバイスによれば、前記表面弾性波が伝播する前記キャリア閉じ込め層または前記半導体層上の少なくとも一部の領域がn形またはp形であることを特徴とする。
これにより、n形領域またはp形領域に存在するキャリアによって、表面弾性波により生成されたピエゾ電界をキャンセルさせることが可能となり、表面弾性波のピエゾ電界にて変調されたエネルギーバンド構造を平坦化することができる。このため、横方向ピエゾ電界によって空間的に分離されながら掃引されてきた電子と正孔とを導電層下に蓄積することが可能となり、電子と正孔との発光再結合を可能として、発光パターンを生成させることができる。
また、請求項記載の半導体光デバイスによれば、前記半導体層は結晶面方位(001)面を主面とし、[110]方向または[−110]方向の少なくとも一方向に前記表面弾性波が伝播するように、前記超音波発生部が配置されていることを特徴とする。
これにより、0次元閉じ込め構造を格子状に生成させることが可能となるとともに、キャリアの閉じ込め位置を任意の方向に移動させることが可能となり、低次元系に特徴的な物理的振る舞いのデバイスへの応用の可能性を広げることができる。
また、請求項記載の半導体光デバイスによれば、前記超音波発生部は、表面弾性波が互いに重なり合うように[110]方向および[−110]方向にそれぞれ配置された2組のトランスデューサー対と、前記トランスデューサー対を駆動する制御信号を発生させる制御信号発生部と、前記2組のトランスデューサー対から選択されたいずれか一方のトランスデューサー対と前記制御信号発生部との間に接続され、前記選択されたトランスデューサー対にて発生された表面弾性波に90度の位相差を与える位相シフタとを備えることを特徴とする。
これにより、キャリアの閉じ込め位置を振動させたり、偏光方向をスイッチングさせたりすることが可能となり、低次元系に特徴的な物理的振る舞いのデバイスへの応用の可能性を広げることができる。
また、請求項記載の半導体光デバイスによれば、前記半導体層は結晶面方位(111)A面または(111)B面を主面とし、[−110]方向、[10−1]方向または[0−11]方向の少なくとも一方向に前記表面弾性波が伝播するように、前記超音波発生部が配置されていることを特徴とする。
これにより、0次元閉じ込め構造を三角格子状に生成させることが可能となるとともに、キャリアの閉じ込め位置を任意の方向に移動させることが可能となり、低次元系に特徴的な物理的振る舞いのデバイスへの応用の可能性を広げることができる。
また、請求項記載の半導体光デバイスによれば、前記超音波発生部は、表面弾性波が互いに重なり合うように[−110]方向、[10−1]方向および[0−11]にそれぞれ配置された3組のトランスデューサー対と、前記トランスデューサー対を駆動する制御信号を発生させる制御信号発生部と、前記3組のトランスデューサー対から選択されたいずれか一対のトランスデューサー対と前記制御信号発生部との間に接続され、前記選択されたトランスデューサー対にて発生された表面弾性波に60度の位相差を与える第1位相シフタと、前記3組のトランスデューサー対のうちの残りから選択されたいずれか一対のトランスデューサー対と前記制御信号発生部との間に接続され、前記選択されたトラトランスデューサー対にて発生された表面弾性波に120度の位相差を与える第2位相シフタとを備えることを特徴とする。
これにより、キャリアの閉じ込め位置を回転させたり、偏光方向をスイッチングさせたりすることが可能となり、低次元系に特徴的な物理的振る舞いのデバイスへの応用の可能性を広げることができる。
また、請求項10記載の半導体光デバイスによれば、前記キャリア閉じ込め層の下層に形成されたブラッグ反射鏡と、前記キャリア閉じ込め層の上層に形成され、前記ブラッグ反射鏡と対向配置された導電膜とを備えることを特徴とする。
これにより、発光領域に垂直光共振器を形成することが可能となるとともに、2方向からの表面弾性波による0次元閉じ込めを行わせることで、正確な繰り返し周期で光子を1個づつ発生させる単一光子光源を実現することができる。
また、請求項1記載の半導体光デバイスによれば、前記キャリア閉じ込め層の内部に量子ドットが形成されていることを特徴とする。
これにより、垂直光共振モードと量子ドットの発光準位が一致した時だけ発光を生じさせることが可能となり、単一光子光源の高効率化を図ることが可能となるとともに、表面弾性波による歪みに基づいてバンドギャップを変調することにより、量子ドットの発光準位を垂直光共振モードに容易に一致させることが可能となり、単一光子光源の製造歩留りを向上させることができる。
以上説明したように、本発明によれば、横方向量子閉じ込め構造を生成させる表面弾性波をキャリア閉じ込め層に発生させることにより、キャリア閉じ込め層の横方向に微細構造を予め造り付けることなく、波動関数の横方向量子閉じ込めを実現することが可能となり、横方向量子閉じ込め構造の制御性を確保しつつ、横方向量子閉じ込め構造の形成精度を向上させることが可能となる。
以下、本発明の実施形態に係る半導体光デバイスについて図面を参照しながら説明する。
まず、本発明に関連する半導体光デバイスについて、図1の概略構成を示す斜視図を伴って説明する。
図1において、半導体基板11の表層には、キャリア閉じ込め層12が埋め込まれている。なお、半導体基板11およびキャリア閉じ込め層12の材質としては、III−V族またはII−IV族化合物半導体を用いることができ、キャリア閉じ込め層12の構造としては、量子井戸構造、ダブルヘテロ構造、シングルヘテロ構造またはバルクを用いることができる。例えば、半導体基板11として、GaAs/AlGaAs系化合物半導体を用いることができ、キャリア閉じ込め層12として、GaAs量子井戸構造を用いることができる。
そして、キャリア閉じ込め層12が埋め込まれた半導体基板11上には超音波発生部13が形成され、超音波発生部13は、キャリア閉じ込め層12および半導体層11に横方向量子閉じ込めポテンシャルを生成させる表面弾性波を発生させることができる。そして、超音波発生部13は、超音波発生部13に制御信号を印加する制御信号発生部14に接続されている。なお、超音波発生部13としては、例えば、櫛形電極を用いることができる。また、櫛形電極の周期Lは、半導体基板11およびキャリア閉じ込め層12を伝播する表面弾性波の伝播速度をVSAWとすると、以下の関係を満たすように設定することができる。
L<5×10-10×VSAW
これにより、制御信号発生部14から超音波発生部13に制御信号を印加することで、キャリア閉じ込め層12のエネルギーバンド構造を空間的に変調することが可能となる。このため、キャリア閉じ込め層12の横方向に微細構造を予め造り付けることなく、波動関数の横方向量子閉じ込めを実現することが可能となるとともに、表面弾性波の個数、強度、伝播方向、周期あるいは位相などを制御することで、閉じ込めポテンシャルの次元数、閉じ込めポテンシャルの深さ、閉じ込めポテンシャルの空間周期、閉じ込めポテンシャルのピーク位置およびそれらの時間変化を電気的に制御することが可能となり、横方向量子閉じ込め構造の制御性を確保しつつ、横方向量子閉じ込め構造の形成精度を向上させることが可能となる。
なお、図1の半導体光デバイスでは、半導体基板11の表層にキャリア閉じ込め層12を埋め込む方法について説明したが、半導体基板11の表面にキャリア閉じ込め層12を形成するようにしてもよい。
次に、本発明の第実施形態に係る半導体光デバイスを、図2の概略構成を示す斜視図を伴って説明する。
図2において、半導体基板21の表面または内部にはキャリア閉じ込め層が形成されている。なお、半導体基板21は、結晶面方位(001)面を主面とすることができる。また、半導体基板21として、GaAs/AlGaAs系化合物半導体を用いることができ、キャリア閉じ込め層として、GaAs量子井戸構造を用いることができる。
そして、キャリア閉じ込め層が形成された半導体基板21上には、4個のトランスデューサー23a〜23dが十字形をなすように形成され、トランスデューサー23a、23cは、[−110]方向に沿って配置されるとともに、トランスデューサー23b、23dは、[110]方向に沿って配置されている。そして、各トランスデューサー23a〜23dには、トランスデューサー23a〜23dをそれぞれ駆動するための制御信号発生部24a〜24dが接続されている。
また、トランスデューサー23b、23dの前段には、トランスデューサー23a、23cに入力される制御信号に対して90度の位相差を与えることが可能な位相シフタ25b、25dが配置されている。
そして、制御信号発生部24a〜24dを介して少なくともいずれか1個のトランスデューサー23a〜23dに制御信号を入力することにより、半導体基板21に形成されたキャリア閉じ込め層に表面弾性波を伝播させることが可能となり、閉じ込めポテンシャルの空間分布を制御することを可能となる。このため、横方向量子閉じ込めポテンシャルをキャリア閉じ込め層に発現させることが可能となり、発光および吸収の生じる位置、発光および吸収の波長、発光および吸収の強度および発光および吸収の偏光特性などを電気的に制御することができる。
図3は、図2のトランスデューサー23bに連続的な正弦波信号が入力されている時の電子に対する閉じ込めポテンシャルの空間分布を示す平面図である。なお、x軸は表面弾性波の伝播方向、y軸は表面弾性波の伝播方向に垂直な方向を示し、目盛りは表面弾性波の波長で正規化されている。例えば、制御信号として10GHzの周波数を用いると、1目盛りが約300nmに相当する。
図3において、黒い部分はポテンシャルの低い領域、白い部分はポテンシャルの高い領域を示す。ここで、結晶成長方向には、キャリア閉じ込め層に採用された量子井戸構造によって閉じ込めを行うことができるので、トランスデューサー23bにて表面弾性波をキャリア閉じ込め層に発生させることで、横方向量子閉じ込めポテンシャルをキャリア閉じ込め層に発現させることが可能となり、1次元閉じ込め構造(細線)を形成することができる。
また、表面弾性波により形成されたポテンシャル分布は、同じ形状を保ったまま伝播速度VSAW(GaAs系では、室温で約3000m/s)でx方向に進行させることができるため、表面弾性波の伝播に伴って閉じ込められたキャリアも一緒に移動させることができる。さらに、1次元閉じ込め効果および表面弾性波による格子の歪みを反映して、正孔−電子間の光学遷移にx方向またはy方向への偏光特性を持たせることができる。
図4は、図2のトランスデューサー23b、23dに同一周波数で位相差のない連続的な正弦波信号が入力されている時の電子に対する閉じ込めポテンシャルの空間分布を示す平面図である。なお、入力された正弦波信号の周期をT、nを整数とすると、図4(a)は時刻t=nT、図4(b)は時刻t=(n+1/4)T、図4(c)は時刻t=(n+1/2)Tにおける閉じ込めポテンシャルの空間分布を示す。
図4において、2個のトランスデューサー23b、23dにて表面弾性波をキャリア閉じ込め層に発生させると、これらの表面弾性波が干渉して1次元的な定在波が形成される。このため、閉じ込めポテンシャルの空間分布を、図4(a)→図4(b)→図4(c)→図4(b)→図4(a)の順に振動させることができる。この場合、閉じ込めポテンシャルは1次元状態と2次元状態とを交互に繰り返させることが可能となるとともに、キャリアの閉じ込め位置を左右に振動させることができる。さらに、閉じ込めポテンシャルが1次元状態の時に、正孔−電子間の光学遷移にx方向またはy方向への偏光特性を持たせることが可能となるとともに、偏光特性を時間に応じて変化させることができる。
さらに、トランスデューサー23b、23dに入力される制御信号に位相差を与えることにより、表面弾性波の定在波の節および腹の位置をx軸に沿って位相差に応じてシフトさせることができる。また、トランスデューサー23b、23dに入力される制御信号の強度比を変えることによっても、表面弾性波の定在波の節および腹の位置をx軸に沿って連続的に移動させることができる。
図5は、図2のトランスデューサー23a、23bに同一周波数で位相差のない連続的な正弦波信号が入力されている時の電子に対する閉じ込めポテンシャルの空間分布を示す平面図である。
図5において、トランスデューサー23a、23bに正弦波信号を入力することにより、x方向およびy方向に表面弾性波を進行させることが可能となり、トランスデューサー23a、23bにて生成される表面弾性波を直交させることができる。そして、これらの表面弾性波が干渉することにより、横方向量子閉じ込めポテンシャルをキャリア閉じ込め層に発現させることが可能となり、0次元閉じ込め構造(ドット)を形成することができる。
また、キャリアの閉じ込め位置は、トランスデューサー23a、23bにて生成された表面弾性波の進行方向からそれぞれ45度だけ傾いた方向に√2VSAWで進行させることができる。
図6は、図2のトランスデューサー23a〜23dに同一周波数で位相差のない正弦波信号が入力されている時の電子に対する閉じ込めポテンシャルの空間分布を示す平面図である。なお、図6(a)は時刻t=nT、図6(b)は時刻t=(n+1/4)T、図6(c)は時刻t=(n+1/2)Tにおける閉じ込めポテンシャルの空間分布を示す。
図6において、4個のトランスデューサー23a〜23dにて表面弾性波をキャリア閉じ込め層に発生させると、これらの表面弾性波が干渉して2次元的な定在波が形成される。このため、閉じ込めポテンシャルの空間分布を、図6(a)→図6(b)→図6(c)→図6(b)→図6(a)の順に変化させることができる。この場合、閉じ込めポテンシャルは、0次元状態と2次元状態とを交互に繰り返させることが可能となるとともに、キャリアの閉じ込め位置を斜めに振動させることができる。
さらに、トランスデューサー23a、23cに入力される制御信号に位相差を与えることにより、表面弾性波の定在波の節および腹の位置をx軸に沿って位相差に応じてシフトさせることが可能となるとともに、トランスデューサー23b、23dに入力される制御信号に位相差を与えることにより、表面弾性波の定在波の節および腹の位置をy軸に沿って位相差に応じてシフトさせることが可能となる。
また、4個のトランスデューサー23a〜23dに入力される制御信号の強度比を変えることによっても、表面弾性波の定在波の節および腹の位置をxy面内の任意の方向に連続的に移動させることができる。
図7は、図2のトランスデューサー23a、23b、23dに同一周波数で位相差のない正弦波信号が入力されている時の電子に対する閉じ込めポテンシャルの空間分布を示す平面図である。なお、図7(a)は時刻t=nT、図7(b)は時刻t=(n+1/4)T、図7(c)は時刻t=(n+1/2)T、図7(d)は時刻t=(n+3/4)Tにおける閉じ込めポテンシャルの空間分布を示す。
図7において、3個のトランスデューサー23a、23b、23dにて表面弾性波をキャリア閉じ込め層に発生させると、x方向には定在波が形成させることが可能となるとともに、y方向には進行波を伝播させることができる。このため、閉じ込めポテンシャルの空間分布を、図7(a)→図7(b)→図7(c)→図7(d)→図7(a)の順に変化させることができる。この場合、閉じ込めポテンシャルは0次元状態と1次元状態とを交互に繰り返させることが可能となる。さらに、閉じ込めポテンシャルが1次元状態の時に、正孔−電子間の光学遷移にx方向またはy方向への偏光特性を持たせることが可能となる。
図8は、図2のトランスデューサー23a、23cとトランスデューサー23b、23dとの間で90度の位相差のある正弦波信号が入力されている時の電子に対する閉じ込めポテンシャルの空間分布を示す平面図である。なお、図8(a)は時刻t=nT、図8(b)は時刻t=(n+1/8)T、図8(c)は時刻t=(n+1/4)T、図8(d)は時刻t=(n+3/8)T、図8(e)は時刻t=(n+1/2)T、図8(f)は時刻t=(n+5/8)T、図8(g)は時刻t=(n+3/4)T、図8(h)は時刻t=(n+7/8)Tにおける閉じ込めポテンシャルの空間分布を示す。
図8において、トランスデューサー23a、23cに正弦波信号を入力するとともに、位相シフタ25b、25dをそれぞれ介してトランスデューサー23b、23dに正弦波信号を入力することにより、閉じ込めポテンシャルの空間分布を、図8(a)→図8(b)→図8(c)→図8(d)→図8(e)→図8(f)→図8(g)→図8(h)→図8(a)の順に変化させることができる。この場合、閉じ込めポテンシャルは0次元状態と1次元状態とを交互に繰り返させることが可能となるとともに、キャリアの閉じ込め位置を入力信号と同じ周波数で4重極振動させることができる。さらに、閉じ込めポテンシャルが1次元状態の時に、正孔−電子間の光学遷移に偏光特性を持たせることが可能となるとともに、時間に応じて偏光特性をx方向およびy方向へスイッチングさせることができる。
図9は、本発明の第実施形態に係る半導体光デバイスのバンド構造を示す図である。 図9において、図2の半導体基板21の表面の一部の領域に導電層91を配置したものとする。なお、導電層91としては、導電性があればどのような材料を用いてもよく、例えば、Ti金属膜を用いることができる。
そして、表面弾性波が半導体基板21を進行すると、横方向ピエゾ電界によって生成された電子と正孔とが空間的に分離され、これらの電子と正孔とが表面弾性波の伝播に伴って空間的に掃引される。
そして、表面弾性波が半導体基板21を進行し、半導体基板21を進行している表面弾性波が導電層91下に達すると、導電層91の導電作用によって、表面弾性波により生成されたピエゾ電界が短絡されるため、表面弾性波のピエゾ電界にて変調されたエネルギーバンド構造が平坦化される。そして、導電層91下では、横方向ピエゾ電界が消失するため、表面弾性波にて掃引されてきた電子と正孔とが導電層91下に蓄積され、電子と正孔との発光再結合を発生させて、導電層91の形状に対応した発光パターンを生成させることができる。
そして、表面弾性波が導電層91を通過すると、エネルギーバンド構造が再び変調され、横方向ピエゾ電界によって空間的に分離された電子と正孔とが、表面弾性波の伝播に伴って空間的に掃引される。
図10は、図2の半導体基板21上に導電膜101a、101bが形成され、トランスデューサー23a、23bに同一周波数で位相差にない連続的な正弦波信号が入力されている時の電子に対する閉じ込めポテンシャルの空間分布を示す平面図である。
図10において、図2の半導体基板21上の表面弾性波の干渉が生じる領域の一部には、導電膜101a、101bが形成されている。なお、導電膜101a、101bとしては、導電性があればどのような材料を用いてもよく、例えば、Ti金属膜を用いることができる。そして、トランスデューサー23a、23bに正弦波信号を入力すると、x方向およびy方向に表面弾性波が進行し、0次元閉じ込め構造(ドット)が形成される。
そして、表面弾性波が半導体基板21を進行し、半導体基板21を進行している表面弾性波が導電膜101a、101b下に達すると、表面弾性波のピエゾ電界にて変調されたエネルギーバンド構造が平坦化される。
ここで、進行波型の表面弾性波を用いる場合には、横方向ピエゾ電界によって電子と正孔とが空間的に分離され、発光再結合が生じないため発光しないが、導電膜101a、101b下では、発光再結合が生じるため、導電膜101a、101bの形状に対応した発光パターンを生成させることができる。
このエネルギーバンド構造が平坦化された領域では、厳密には、表面弾性波がもたらす格子歪みによるバンドギャップの変調効果は残っている。この変調効果は、ピエゾ電界による影響に比べて1桁以上小さいが、バンドギャップは、格子歪みの強弱に応答して振動するため、発光波長および偏光方向も振動させることができる。また、この発光波長、発光強度および偏光特性は、入力信号によって制御することができる。
なお、上述した実施形態では、表面弾性波のピエゾ電界にて変調されたエネルギーバンド構造を平坦化させるために、導電膜101a、101bを用いる方法について説明したが、FIB(収束イオンビーム)またはイオン打ち込みなどによって、p形不純物またはn形不純物を図2の半導体基板21またはキャリア閉じ込め層に選択的にドーピングするようにしてもよい。
これにより、半導体基板21またはキャリア閉じ込め層上の表面弾性波の干渉が生じる領域の一部にだけ、キャリアを多数存在させることが可能となり、この多数存在するキャリアによってピエゾ電界をキャンセルさせることが可能となる。このため、表面弾性波のピエゾ電界にて変調されたエネルギーバンド構造を平坦化することができ、横方向ピエゾ電界によって空間的に分離されながら掃引されてきた電子と正孔との発光再結合を可能として、発光パターンを生成させることができる。
図11は、本発明の第実施形態に係る半導体光デバイスの概略構成を示す断面図である。
図11において、半導体基板111上には、ブラッグ反射鏡112が積層され、ブラッグ反射鏡112上には、キャリア閉じ込め層113が積層されている。なお、ブラッグ反射鏡112は、例えば、AlGaAs層とGaAs層とをペアとした積層構造から構成することができ、各層の厚みは、λ/(4n)(ただし、λは波長、nは屈折率)を満たすように設定することができる。
そして、キャリア閉じ込め層113上には超音波発生部114および導電層115が形成されている。なお、超音波発生部114は、キャリア閉じ込め層113に横方向量子閉じ込めポテンシャルを生成させる表面弾性波を発生させることができる。また、導電層115は、高反射金属ミラーを構成することができ、導電層115の材料として、例えば、Auを用いることができる。また、導電層115は、例えば、直径1μmの円形状とすることができる。
そして、表面弾性波がキャリア閉じ込め層113を進行すると、横方向ピエゾ電界によって生成された電子と正孔とが空間的に分離され、これらの電子と正孔とが表面弾性波の伝播に伴って空間的に掃引される。
すなわち、表面弾性波がキャリア閉じ込め層113を進行し、キャリア閉じ込め層113を進行している表面弾性波が導電層115下に達すると、表面弾性波のピエゾ電界にて変調されたエネルギーバンド構造が平坦化される。そして、導電層115下では、横方向ピエゾ電界が消失するため、表面弾性波にて掃引されてきた電子と正孔とが導電層115下に蓄積され、電子と正孔との発光再結合が発生する。
ここで、導電層115下では、導電層115とブラッグ反射鏡112との間で垂直光共振器が構成されているため、垂直共振器モードでのみ強い発光を生じさせることができ、微小な面発光光源として機能させることができる。
また、導電層115下では、ピエゾ電界の効果は消失しているが、表面弾性波がもたらす格子歪みによるバンドギャップの変調効果は残っているため、発光エネルギーが垂直共振器モードに一致した時だけ発光を生じさせることができる。
図12は、図11の半導体光デバイスに10GHzの制御信号が入力されている時の発光強度の時間変化を示す図である。
図12において、実線で示した光パルス121aは、バンドギャップが引っ張り歪みによって最小値をとる時に垂直共振器モードに一致する場合に生成させることができる。また、点線で示した光パルス121b、121cは、歪みがゼロの時にバンドギャップが垂直共振器モードに一致する場合に生成させることができる。なお、光パルス121b、121cは、変調周波数の倍の周波数で発生させることができる。
なお、図11の実施形態では、垂直光共振器を構成するために、導電層115を高反射金属ミラーとして用いる方法について説明したが、薄い導電層上に誘電体多層膜を形成するようにしてもよい。
また、2方向からの表面弾性波による0次元閉じ込めを行い、キャリア閉じ込め層113に動的量子ドットを形成すると、共振器部分に搬送されるキャリアが各量子ドットに1つだけしか存在しないようにすることができる。このため、正確な繰り返し周期で光子を1つ1つ発生する単一光子光源を構成することが可能となる。
また、図11において、例えば、In(Ga)As量子ドットをキャリア閉じ込め層113に埋め込むようにしてもよい。なお、In(Ga)As量子ドットをキャリア閉じ込め層113に埋め込む方法としては、例えば、半導体材料への微細加工技術を基盤としたトップダウン法、または結晶成長中に生じる歪みなどをきっかけとして、自己形成的にナノ構造を自然に生成させることができるボトムアップ法などを用いることができる。
ここで、In(Ga)As量子ドットをキャリア閉じ込め層113に埋め込むことにより、垂直光共振モードと量子ドットの発光準位が一致した時だけ発光を生じさせることが可能となり、規則正しく高効率に単一光子を発生する光源を実現することができる。
また、導電層115の存在しない領域でキャリアを光生成させた後に、表面弾性波によるキャリアの輸送効果によってIn(Ga)As量子ドットにキャリアを注入することができる。このため、キャリア生成用の光源の波長を、導電層115の反射波長特性に制限されることなく自由に選択することが可能となる。
さらに、表面弾性波による歪みに基づいてバンドギャップを変調することにより、量子ドットの発光準位を垂直光共振モードに容易に一致させることが可能となり、単一光子光源の製造歩留りを向上させることができる。
図13は、本発明の第実施形態に係る半導体光デバイスの概略構成を示す斜視図である。
図13において、半導体基板131の表面または内部にはキャリア閉じ込め層が形成されている。なお、半導体基板131は、結晶面方位(111)A面または(111)B面を主面とすることができる。また、半導体基板131として、GaAs/AlGaAs系化合物半導体を用いることができ、キャリア閉じ込め層として、GaAs量子井戸構造を用いることができる。
そして、キャリア閉じ込め層が形成された半導体基板131上には、6個のトランスデューサー133a〜133fが放射状に配置され、トランスデューサー133a、133dは、[−110]方向に沿って配置され、トランスデューサー133b、133eは、[−101]方向に沿って配置され、トランスデューサー133c、133fは、[0−11]方向に沿って配置されている。
また、トランスデューサー133a、133dの前段には、トランスデューサー133c、133fに入力される制御信号に対して60度の位相差を与えることが可能な位相シフタ135a、135dが配置され、トランスデューサー133b、133eの前段には、トランスデューサー133c、133fに入力される制御信号に対して120度の位相差を与えることが可能な位相シフタ135b、135eが配置されている。
そして、少なくともいずれか1個のトランスデューサー133a〜133fに制御信号を入力することにより、半導体基板131に形成されたキャリア閉じ込め層に表面弾性波を伝播させることが可能となり、閉じ込めポテンシャルの空間分布を制御することを可能となる。このため、横方向量子閉じ込め構造をキャリア閉じ込め層に発現させることが可能となり、発光および吸収の生じる位置、発光および吸収の波長、発光および吸収の強度および発光および吸収の偏光特性などを電気的に制御することができる。
図14は、図13のトランスデューサー133a、133c、133eに同一周波数の正弦波信号が入力されている時の電子に対する閉じ込めポテンシャルの空間分布を示す平面図である。なお、図14(a)は時刻t=nT、図14(b)は時刻t=(n+1/4)T、図14(c)は時刻t=(n+1/2)T、図14(d)は時刻t=(n+3/4)Tにおける閉じ込めポテンシャルの空間分布を示す。
図14において、3個のトランスデューサー133a、133c、133eにて表面弾性波をキャリア閉じ込め層に発生させると、3方向に進行する表面弾性波を互いに干渉させることが可能となり、3角格子状に0次元閉じ込め構造を実現させることが可能となるとともに、キャリアの閉じ込め位置を振動させることができる。この場合、閉じ込めポテンシャルの空間分布は、図14(a)→図14(b)→図14(c)→図14(d)→図14(a)の順に変化させることができる。
また、3個のトランスデューサー133a、133c、133eに入力される制御信号の強度比を変えることにより、キャリア閉じ込めの位置をxy面内の任意の方向に連続的に移動させることができる。
なお、6個のトランスデューサー133a〜133fに同一周波数の正弦波信号を入力した場合においても、0次元閉じ込め構造を実現させることができる。この場合、閉じ込めポテンシャルは、0次元状態と2次元状態との間で振動させることが可能となる。
図15は、図13のトランスデューサー133a〜133fに同一周波数の正弦波信号が入力されている時のフォトルミネッセンス強度の空間分布を示す平面図である。なお、図15の例では、フォトルミネッセンス強度の空間分布は、SNOM(走査型近接場光学顕微鏡)を用いて観測した。また、励起光は、波長が700nmのTiサファイアレーザを用いた。また、スポット径は30μmである。
図15において、トランスデューサー133a〜133fに同一周波数の正弦波信号を入力することにより、3角格子状に配置されたドットアレーが形成されている。そして、電子と正孔とが主に定在波の節で発光再結合するため、時間積分すると、白い部分で発光領域を観測することができる。
また、図13において、トランスデューサー133c、133fに正弦波信号を入力し、位相シフタ135a、135dをそれぞれ介してトランスデューサー133a、133dに正弦波信号を入力し、位相シフタ135b、135eをそれぞれ介してトランスデューサー133b、133eに正弦波信号を入力することにより、入力信号と同じ周波数で閉じ込めポテンシャルの位置および電界を回転させることができる。なお、この場合の偏光方向は、[−110]方向、[10−1]方向および[0−11]方向、または[1−10]方向、[−101]方向および[01−1]方向とすることができる。
このように、上述した実施形態によれば、電気信号により波動関数の制御を行うことが可能となり、微細加工技術の精度を緩和することを可能としつつ、量子閉じ込め構造のサイズの制御を行うことができる。
また、従来の静的量子閉じ込めを基本とした低次元ナノ構造では実現不可能な閉じ込め領域の移動、位置制御または閉じ込め次元のスイッチングなどの新しい機能を提供することができる。
この新しい機能では、閉じ込められたキャリアを空間的に移動させることができるため、キャリアが生成または注入された位置と異なる位置で発光させることが可能となる。また、発光強度や偏光方向をスイッチングさせることができるため、新しい光機能や単一光子光源などに応用することができる。
なお、上述した実施形態では、GaAs量子井戸構造を例にとって説明したが、InAs系、InP系、GaN系などのすべてのIII−V族半導体またはその混晶系を用いるようにしてもよい。また、ZnO系、CdSなどのすべてのII−IV族半導体またはその混晶系を用いるようにしてもよい。
また、上述した実施形態では、超音波発生部としてトランスデューサー対を用いる方法を例にとって説明したが、トランスデューサー対以外にも、表面弾性波共振構造を用いるようにしてもよい。
本発明の半導体光デバイスは、キャリア閉じ込め層に表面弾性波を発生させることにより、波動関数の横方向量子閉じ込めを実現することが可能となり、新しい電子機能および光機能を有する半導体デバイスや単一光子光源などの発光デバイスを実現することが可能となる。
本発明に関連する半導体光デバイスの概略構成を示す斜視図である。 本発明の第実施形態に係る半導体光デバイスの概略構成を示す斜視図である。 図2のトランスデューサー23bに連続的な正弦波信号が入力されている時の電子に対する閉じ込めポテンシャルの空間分布を示す平面図である。 図2のトランスデューサー23b、23dに同一周波数の連続的な正弦波信号が入力されている時の電子に対する閉じ込めポテンシャルの空間分布を示す平面図である。 図2のトランスデューサー23a、23bに同一周波数の連続的な正弦波信号が入力されている時の電子に対する閉じ込めポテンシャルの空間分布を示す平面図である。 図2のトランスデューサー23a〜23dに同一周波数で位相差のない正弦波信号が入力されている時の電子に対する閉じ込めポテンシャルの空間分布を示す平面図である。 図2のトランスデューサー23a、23b、23dに同一周波数の正弦波信号が入力されている時の電子に対する閉じ込めポテンシャルの空間分布を示す平面図である。 図2のトランスデューサー23a、23cとトランスデューサー23b、23dとの間で90度の位相差のある正弦波信号が入力されている時の電子に対する閉じ込めポテンシャルの空間分布を示す平面図である。 本発明の第実施形態に係る半導体光デバイスのバンド構造を示す図である。 図2の半導体基板21上に導電層101a、101bが形成され、トランスデューサー23a、23bに同一周波数の連続的な正弦波信号が入力されている時の電子に対する閉じ込めポテンシャルの空間分布を示す平面図である。 本発明の第実施形態に係る半導体光デバイスの概略構成を示す断面図である。 図11の半導体光デバイスに10GHzの制御信号が入力されている時の発光強度の時間変化を示す図である。 本発明の第実施形態に係る半導体光デバイスの概略構成を示す斜視図である。 図13のトランスデューサー133a、133c、133eに同一周波数の正弦波信号が入力されている時の電子に対する閉じ込めポテンシャルの空間分布を示す平面図である。 図13のトランスデューサー133a〜133fに同一周波数の正弦波信号が入力されている時のフォトルミネッセンス強度の空間分布を示す平面図である。 従来の量子細線の構成を示す断面図である。 従来の量子ドットのSEM像を示す図である。 従来のゲート電極による量子ドットの構成を示す平面図である。
符号の説明
11、21、111、131 半導体基板
12、113 キャリア閉じ込め層
13、114 超音波発生部
14、24a〜24d 制御信号発生部
23a〜23d、133a〜133f トランスデューサー
25b、25d、135a、135b、135d、135e 位相シフタ
91、101a、101b、115 導電層
112 ブラッグ反射鏡
121a〜121c 光パルス

Claims (11)

  1. キャリア閉じ込め層が表面に形成された半導体層と、
    前記キャリア閉じ込め層上に形成され、前記キャリア閉じ込め層に横方向量子閉じ込めポテンシャルを生成させる表面弾性波を発生させる超音波発生部とを備え
    前記超音波発生部は、
    前記キャリア閉じ込め層上に形成された櫛形電極からなるトランスデューサー対を少なくとも1組備え、
    前記トランスデューサー対は、表面弾性波が互いに重なり合うように、1直線上で対向する位置、又は対をなすトランスデューサーそれぞれの伝搬方向が互いに直交する位置に配置され、
    前記櫛形電極の周期Lと前記表面弾性波の伝搬速度V SAW とが、
    L<5×10 −10 ×V SAW
    の関係を満たすことを特徴とする半導体光デバイス
  2. キャリア閉じ込め層が表層に埋め込まれた半導体層と、
    前記半導体層上に形成され、前記キャリア閉じ込め層および前記半導体層に横方向量子閉じ込めポテンシャルを生成させる表面弾性波を発生させる超音波発生部とを備え
    前記超音波発生部は、
    前記半導体層上に形成された櫛形電極からなるトランスデューサー対を少なくとも1組備え、
    前記トランスデューサー対は、表面弾性波が互いに重なり合うように、1直線上で対向する位置、又は対をなすトランスデューサーそれぞれの伝播方向が互いに直交する位置に配置され、
    前記櫛形電極の周期Lと前記表面弾性波の伝播速度V SAW とが、
    L<5×10 −10 ×V SAW
    の関係を満たすことを特徴とする半導体光デバイス
  3. 前記半導体層がIII−V族またはII−IV族化合物半導体から構成され、前記キャリア閉じ込め層が量子井戸構造、ダブルヘテロ構造、シングルヘテロ構造またはバルクであることを特徴とする請求項1または2記載の半導体光デバイス
  4. 前記表面弾性波が伝播する前記キャリア閉じ込め層または前記半導体層上の少なくとも一部の領域に導電層が配置されていることを特徴とする請求項1〜3のいずれか1項記載の半導体光デバイス
  5. 前記表面弾性波が伝播する前記キャリア閉じ込め層または前記半導体層上の少なくとも一部の領域がn形またはp形であることを特徴とする請求項1〜4のいずれか1項記載の半導体光デバイス
  6. 前記半導体層は結晶面方位(001)面を主面とし、[110]方向または[−110]方向の少なくとも一方向に前記表面弾性波が伝播するように、前記超音波発生部が配置されていることを特徴とする請求項1〜のいずれか1項記載の半導体光デバイス
  7. 前記超音波発生部は、
    表面弾性波が互いに重なり合うように[110]方向および[−110]方向にそれぞれ配置された2組のトランスデューサー対と、
    前記トランスデューサー対を駆動する制御信号を発生させる制御信号発生部と、
    前記2組のトランスデューサー対から選択されたいずれか一方のトランスデューサー対と前記制御信号発生部との間に接続され、前記選択されたトランスデューサー対にて発生された表面弾性波に90度の位相差を与える位相シフタとを備えることを特徴とする請求項記載の半導体光デバイス
  8. 前記半導体層は結晶面方位(111)A面または(111)B面を主面とし、[−110]方向、[10−1]方向または[0−11]方向の少なくとも一方向に前記表面弾性波が伝播するように、前記超音波発生部が配置されていることを特徴とする請求項1〜のいずれか1項記載の半導体光デバイス
  9. 前記超音波発生部は、
    表面弾性波が互いに重なり合うように[−110]方向、[10−1]方向および[0−11]にそれぞれ配置された3組のトランスデューサー対と、
    前記トランスデューサー対を駆動する制御信号を発生させる制御信号発生部と、
    前記3組のトランスデューサー対から選択されたいずれか一対のトランスデューサー対と前記制御信号発生部との間に接続され、前記選択されたトランスデューサー対にて発生された表面弾性波に60度の位相差を与える第1位相シフタと、
    前記3組のトランスデューサー対のうちの残りから選択されたいずれか一対のトランスデューサー対と前記制御信号発生部との間に接続され、前記選択されたトランスデューサー対にて発生された表面弾性波に120度の位相差を与える第2位相シフタとを備えることを特徴とする請求項記載の半導体光デバイス
  10. 前記キャリア閉じ込め層の下層に形成されたブラッグ反射鏡と、
    前記キャリア閉じ込め層の上層に形成され、前記ブラッグ反射鏡と対向配置された導電膜とを備えることを特徴とする請求項1〜のいずれか1項記載の半導体光デバイス
  11. 前記キャリア閉じ込め層の内部に量子ドットが形成されていることを特徴とする請求項10記載の半導体光デバイス
JP2003428020A 2003-12-24 2003-12-24 半導体光デバイス Expired - Fee Related JP4448324B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003428020A JP4448324B2 (ja) 2003-12-24 2003-12-24 半導体光デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003428020A JP4448324B2 (ja) 2003-12-24 2003-12-24 半導体光デバイス

Publications (2)

Publication Number Publication Date
JP2005189330A JP2005189330A (ja) 2005-07-14
JP4448324B2 true JP4448324B2 (ja) 2010-04-07

Family

ID=34787132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003428020A Expired - Fee Related JP4448324B2 (ja) 2003-12-24 2003-12-24 半導体光デバイス

Country Status (1)

Country Link
JP (1) JP4448324B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015512766A (ja) * 2012-01-31 2015-04-30 ザ・ペン・ステート・リサーチ・ファンデーション 可変定常的表面弾性波を用いたマイクロ流体操作及び粒子の分類
DE102017101877B4 (de) 2017-01-31 2022-02-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Einzelphotonenquelle, Verfahren zur Herstellung einer Einzelphotonenquelle und Methode zur kontrollierten Erzeugung von Photonen

Also Published As

Publication number Publication date
JP2005189330A (ja) 2005-07-14

Similar Documents

Publication Publication Date Title
Arakawa et al. Progress in quantum-dot single photon sources for quantum information technologies: A broad spectrum overview
KR101131380B1 (ko) 반도체 레이저 소자 및 그 제조 방법
US6728281B1 (en) Quantum-dot photon turnstile device
US6937781B2 (en) Optical switch having photonic crystal structure
Masumoto et al. Semiconductor quantum dots: physics, spectroscopy and applications
JP3455987B2 (ja) 量子箱集合素子および情報処理方法
US8030664B2 (en) Light emitting device
JP2018142660A (ja) 光デバイスおよび光デバイスの製造方法
JP4448324B2 (ja) 半導体光デバイス
JP2008130731A (ja) 半導体発光装置の製造方法およびこれを用いて製造された半導体発光装置
JPWO2004112148A1 (ja) 半導体素子及びその製造方法
JP2010004045A (ja) 量子ドット構造を有する光学装置
JP4133984B2 (ja) ナノフォトニックデバイス
JP3837485B2 (ja) 励起子を用いた量子論理素子
Verma et al. Nanoscale selective area epitaxy: From semiconductor lasers to single-photon sources
JPH0442983A (ja) 光半導体装置及びその製造方法
JP2000022130A (ja) 半導体量子ドット素子の作製方法
JP6813453B2 (ja) 固体量子メモリ
JP5340684B2 (ja) 光子発生装置および方法
JP2000223776A (ja) 半導体発光素子
JP7333666B2 (ja) 光デバイスおよび光デバイスの製造方法
KR100523545B1 (ko) 양자점 형성방법
JP2890030B2 (ja) 量子ビート素子
JPH0590636A (ja) 量子効果デバイス
JP3875980B2 (ja) 単一光子生成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060412

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090501

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090501

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091009

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees