JP4448324B2 - 半導体光デバイス - Google Patents
半導体光デバイス Download PDFInfo
- Publication number
- JP4448324B2 JP4448324B2 JP2003428020A JP2003428020A JP4448324B2 JP 4448324 B2 JP4448324 B2 JP 4448324B2 JP 2003428020 A JP2003428020 A JP 2003428020A JP 2003428020 A JP2003428020 A JP 2003428020A JP 4448324 B2 JP4448324 B2 JP 4448324B2
- Authority
- JP
- Japan
- Prior art keywords
- surface acoustic
- layer
- acoustic wave
- transducers
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Semiconductor Lasers (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Description
そして、1次元構造における1次元バンド構造を反映した偏光特性や、0次元構造におけるエネルギー準位の離散化および狭い発光線幅などの低次元系に特徴的な物理的振る舞いが、デバイス応用の観点から期待されている。
また、これまでに、半導体材料への微細加工技術を基盤としたトップダウンと呼ばれる形成方法と、結晶成長中に生じる歪みなどをきっかけとして、自己形成的にナノ構造が自然に生成されるボトムアップと呼ばれる形成方法が主に検討されている。
図16において、AlGaAsバリア層161、GaAs量子井戸層およびAlGaAsバリア層163で構成された量子井戸構造をベースに、ストライプ状に配されたエッチングマスクを用いて、GaAs量子井戸層およびAlGaAsバリア層163の垂直エッチングが行われる。そして、垂直エッチングが行われたGaAs量子井戸層およびAlGaAsバリア層163にAlGaAs層164を埋め込み結晶成長させることにより、GaAs量子細線が形成されている。
図17において、結晶面方位(001)面を主面とするGaAs基板上には、InGaAs量子ドット171が形成されている。このInGaAs量子ドット171は、異なる格子定数を有する材料が結晶成長する際に生じる格子歪みを緩和するために、自己形成的に発生する。
図18は、従来のゲート電極による量子ドットの構成を示す平面図である。
図18において、半導体基板181には、GaAs/AlGaAsヘテロ構造が形成されている。そして、GaAs/AlGaAsヘテロ構造が形成された半導体基板181には、ソース183aおよびドレイン183bが形成されるとともに、ソース183aとドレイン183bとの間には、互いに間隔を空けて配置されたゲート電極182a、182bが形成されている。
また、例えば、非特許文献1には、フォトルミネッセンス測定の結果、表面弾性波に起因する横方向ピエゾ電界によって励起子を乖離することが明らかにされるとともに、量子井戸内の2次元励起子とバリア層の3次元励起子とでピエゾ電界に対する振る舞いが異なることを利用して、励起子の次元を表面弾性波で調べる方法が開示されている。
"Exciton ionization in a quantum well studied by surface acoustic waves" C.Rocke,A.0.Govorou,A.Wixforth,G.Bohm and G.Weimann Physical Review B 57,pR6850(1998)
また、これまでに自己形成手法による量子ドットを共振器内に含む単一光子光源が実現されているが、共振器のモードと量子ドットの発光準位が偶然一致した場合にのみ単一光子光源として機能するため、製造歩留りが非常に悪いという問題があった。
一方、半導体低次元ナノ構造を得るための別のアプローチとして、半導体表面に形成されたゲート電極に電圧を印加することにより、量子閉じ込め構造を電気的に形成する方法も提案されている。この方法では、既に高品質の構造形成方法が確立されている量子井戸構造またはヘテロ構造をそのまま用いて波動関数の量子閉じ込めを行うことができるため、微細加工に伴う結晶性の劣化を避けることができる。
そこで、本発明の目的は、横方向量子閉じ込め構造の制御性を確保しつつ、横方向量子閉じ込め構造の形成精度を向上させることが可能な半導体光デバイスを提供することである。
これにより、キャリア閉じ込め層に表面弾性波を発生させることで、キャリア閉じ込め層のエネルギーバンド構造を空間的に変調することが可能となる。このため、キャリア閉じ込め層の横方向に微細構造を予め造り付けることなく、波動関数の横方向量子閉じ込めを実現することが可能となるとともに、表面弾性波の個数、強度、伝播方向、周期あるいは位相などを制御することで、閉じ込めポテンシャルの次元数、閉じ込めポテンシャルの深さ、閉じ込めポテンシャルの空間周期、閉じ込めポテンシャルのピーク位置およびそれらの時間変化を電気的に制御することが可能となり、横方向量子閉じ込め構造の制御性を確保しつつ、横方向量子閉じ込め構造の形成精度を向上させることが可能となる。
また、櫛形電極からなるトランスデューサー対を、表面弾性波が互いに重なり合うように1直線上で対向する位置、又はそれぞれの伝搬方向が互いに直交する位置に配置しているため、閉じ込めポテンシャルを、1次元状態と2次元状態とで交互に繰り返させることや、0次元閉じ込め構造を形成することができ、さらに、櫛形電極の周期Lを調整することで、キャリア閉じ込め層および半導体層に横方向量子閉じ込め効果を発現させることが可能となり、横方向量子閉じ込め構造の制御性を確保しつつ、横方向量子閉じ込め構造の形成精度を向上させることが可能となる。
これにより、キャリア閉じ込め層および半導体層に表面弾性波を発生させることで、キャリア閉じ込め層のエネルギーバンド構造を空間的に変調することが可能となる。このため、キャリア閉じ込め層の横方向に微細構造を予め造り付けることなく、波動関数の横方向量子閉じ込めを実現することが可能となるとともに、表面弾性波の個数や伝播方向や周期や位相などを制御することで、横方向量子閉じ込めポテンシャルを変化させることが可能となり、横方向量子閉じ込め構造の制御性を確保しつつ、横方向量子閉じ込め構造の形成精度を向上させることが可能となる。
また、櫛形電極からなるトランスデューサー対を、表面弾性波が互いに重なり合うように1直線上で対向する位置、又はそれぞれの伝搬方向が互いに直交する位置に配置しているため、閉じ込めポテンシャルを、1次元状態と2次元状態とで交互に繰り返させることや、0次元閉じ込め構造を形成することができ、さらに、櫛形電極の周期Lを調整することで、キャリア閉じ込め層および半導体層に横方向量子閉じ込め効果を発現させることが可能となり、横方向量子閉じ込め構造の制御性を確保しつつ、横方向量子閉じ込め構造の形成精度を向上させることが可能となる。
これにより、キャリア閉じ込め層および半導体層に表面弾性波を効率的に発生させることが可能となり、横方向量子閉じ込め構造を安定して生成することが可能となる。
これにより、導電層の導電作用によって、表面弾性波にて生成されたピエゾ電界を短絡することが可能となり、表面弾性波のピエゾ電界にて変調されたエネルギーバンド構造を平坦化することができる。このため、横方向ピエゾ電界によって空間的に分離されながら掃引されてきた電子と正孔とを導電層下に蓄積することが可能となり、電子と正孔との発光再結合を可能として、発光パターンを生成させることができる。
これにより、n形領域またはp形領域に存在するキャリアによって、表面弾性波により生成されたピエゾ電界をキャンセルさせることが可能となり、表面弾性波のピエゾ電界にて変調されたエネルギーバンド構造を平坦化することができる。このため、横方向ピエゾ電界によって空間的に分離されながら掃引されてきた電子と正孔とを導電層下に蓄積することが可能となり、電子と正孔との発光再結合を可能として、発光パターンを生成させることができる。
これにより、0次元閉じ込め構造を格子状に生成させることが可能となるとともに、キャリアの閉じ込め位置を任意の方向に移動させることが可能となり、低次元系に特徴的な物理的振る舞いのデバイスへの応用の可能性を広げることができる。
また、請求項8記載の半導体光デバイスによれば、前記半導体層は結晶面方位(111)A面または(111)B面を主面とし、[−110]方向、[10−1]方向または[0−11]方向の少なくとも一方向に前記表面弾性波が伝播するように、前記超音波発生部が配置されていることを特徴とする。
これにより、0次元閉じ込め構造を三角格子状に生成させることが可能となるとともに、キャリアの閉じ込め位置を任意の方向に移動させることが可能となり、低次元系に特徴的な物理的振る舞いのデバイスへの応用の可能性を広げることができる。
また、請求項10記載の半導体光デバイスによれば、前記キャリア閉じ込め層の下層に形成されたブラッグ反射鏡と、前記キャリア閉じ込め層の上層に形成され、前記ブラッグ反射鏡と対向配置された導電膜とを備えることを特徴とする。
これにより、発光領域に垂直光共振器を形成することが可能となるとともに、2方向からの表面弾性波による0次元閉じ込めを行わせることで、正確な繰り返し周期で光子を1個づつ発生させる単一光子光源を実現することができる。
これにより、垂直光共振モードと量子ドットの発光準位が一致した時だけ発光を生じさせることが可能となり、単一光子光源の高効率化を図ることが可能となるとともに、表面弾性波による歪みに基づいてバンドギャップを変調することにより、量子ドットの発光準位を垂直光共振モードに容易に一致させることが可能となり、単一光子光源の製造歩留りを向上させることができる。
まず、本発明に関連する半導体光デバイスについて、図1の概略構成を示す斜視図を伴って説明する。
図1において、半導体基板11の表層には、キャリア閉じ込め層12が埋め込まれている。なお、半導体基板11およびキャリア閉じ込め層12の材質としては、III−V族またはII−IV族化合物半導体を用いることができ、キャリア閉じ込め層12の構造としては、量子井戸構造、ダブルヘテロ構造、シングルヘテロ構造またはバルクを用いることができる。例えば、半導体基板11として、GaAs/AlGaAs系化合物半導体を用いることができ、キャリア閉じ込め層12として、GaAs量子井戸構造を用いることができる。
L<5×10-10×VSAW
なお、図1の半導体光デバイスでは、半導体基板11の表層にキャリア閉じ込め層12を埋め込む方法について説明したが、半導体基板11の表面にキャリア閉じ込め層12を形成するようにしてもよい。
図2において、半導体基板21の表面または内部にはキャリア閉じ込め層が形成されている。なお、半導体基板21は、結晶面方位(001)面を主面とすることができる。また、半導体基板21として、GaAs/AlGaAs系化合物半導体を用いることができ、キャリア閉じ込め層として、GaAs量子井戸構造を用いることができる。
そして、制御信号発生部24a〜24dを介して少なくともいずれか1個のトランスデューサー23a〜23dに制御信号を入力することにより、半導体基板21に形成されたキャリア閉じ込め層に表面弾性波を伝播させることが可能となり、閉じ込めポテンシャルの空間分布を制御することを可能となる。このため、横方向量子閉じ込めポテンシャルをキャリア閉じ込め層に発現させることが可能となり、発光および吸収の生じる位置、発光および吸収の波長、発光および吸収の強度および発光および吸収の偏光特性などを電気的に制御することができる。
図5において、トランスデューサー23a、23bに正弦波信号を入力することにより、x方向およびy方向に表面弾性波を進行させることが可能となり、トランスデューサー23a、23bにて生成される表面弾性波を直交させることができる。そして、これらの表面弾性波が干渉することにより、横方向量子閉じ込めポテンシャルをキャリア閉じ込め層に発現させることが可能となり、0次元閉じ込め構造(ドット)を形成することができる。
また、キャリアの閉じ込め位置は、トランスデューサー23a、23bにて生成された表面弾性波の進行方向からそれぞれ45度だけ傾いた方向に√2VSAWで進行させることができる。
また、4個のトランスデューサー23a〜23dに入力される制御信号の強度比を変えることによっても、表面弾性波の定在波の節および腹の位置をxy面内の任意の方向に連続的に移動させることができる。
そして、表面弾性波が半導体基板21を進行すると、横方向ピエゾ電界によって生成された電子と正孔とが空間的に分離され、これらの電子と正孔とが表面弾性波の伝播に伴って空間的に掃引される。
そして、表面弾性波が導電層91を通過すると、エネルギーバンド構造が再び変調され、横方向ピエゾ電界によって空間的に分離された電子と正孔とが、表面弾性波の伝播に伴って空間的に掃引される。
図10において、図2の半導体基板21上の表面弾性波の干渉が生じる領域の一部には、導電膜101a、101bが形成されている。なお、導電膜101a、101bとしては、導電性があればどのような材料を用いてもよく、例えば、Ti金属膜を用いることができる。そして、トランスデューサー23a、23bに正弦波信号を入力すると、x方向およびy方向に表面弾性波が進行し、0次元閉じ込め構造(ドット)が形成される。
ここで、進行波型の表面弾性波を用いる場合には、横方向ピエゾ電界によって電子と正孔とが空間的に分離され、発光再結合が生じないため発光しないが、導電膜101a、101b下では、発光再結合が生じるため、導電膜101a、101bの形状に対応した発光パターンを生成させることができる。
図11において、半導体基板111上には、ブラッグ反射鏡112が積層され、ブラッグ反射鏡112上には、キャリア閉じ込め層113が積層されている。なお、ブラッグ反射鏡112は、例えば、AlGaAs層とGaAs層とをペアとした積層構造から構成することができ、各層の厚みは、λ/(4n)(ただし、λは波長、nは屈折率)を満たすように設定することができる。
すなわち、表面弾性波がキャリア閉じ込め層113を進行し、キャリア閉じ込め層113を進行している表面弾性波が導電層115下に達すると、表面弾性波のピエゾ電界にて変調されたエネルギーバンド構造が平坦化される。そして、導電層115下では、横方向ピエゾ電界が消失するため、表面弾性波にて掃引されてきた電子と正孔とが導電層115下に蓄積され、電子と正孔との発光再結合が発生する。
また、導電層115下では、ピエゾ電界の効果は消失しているが、表面弾性波がもたらす格子歪みによるバンドギャップの変調効果は残っているため、発光エネルギーが垂直共振器モードに一致した時だけ発光を生じさせることができる。
図12において、実線で示した光パルス121aは、バンドギャップが引っ張り歪みによって最小値をとる時に垂直共振器モードに一致する場合に生成させることができる。また、点線で示した光パルス121b、121cは、歪みがゼロの時にバンドギャップが垂直共振器モードに一致する場合に生成させることができる。なお、光パルス121b、121cは、変調周波数の倍の周波数で発生させることができる。
また、2方向からの表面弾性波による0次元閉じ込めを行い、キャリア閉じ込め層113に動的量子ドットを形成すると、共振器部分に搬送されるキャリアが各量子ドットに1つだけしか存在しないようにすることができる。このため、正確な繰り返し周期で光子を1つ1つ発生する単一光子光源を構成することが可能となる。
ここで、In(Ga)As量子ドットをキャリア閉じ込め層113に埋め込むことにより、垂直光共振モードと量子ドットの発光準位が一致した時だけ発光を生じさせることが可能となり、規則正しく高効率に単一光子を発生する光源を実現することができる。
さらに、表面弾性波による歪みに基づいてバンドギャップを変調することにより、量子ドットの発光準位を垂直光共振モードに容易に一致させることが可能となり、単一光子光源の製造歩留りを向上させることができる。
図13において、半導体基板131の表面または内部にはキャリア閉じ込め層が形成されている。なお、半導体基板131は、結晶面方位(111)A面または(111)B面を主面とすることができる。また、半導体基板131として、GaAs/AlGaAs系化合物半導体を用いることができ、キャリア閉じ込め層として、GaAs量子井戸構造を用いることができる。
なお、6個のトランスデューサー133a〜133fに同一周波数の正弦波信号を入力した場合においても、0次元閉じ込め構造を実現させることができる。この場合、閉じ込めポテンシャルは、0次元状態と2次元状態との間で振動させることが可能となる。
図15において、トランスデューサー133a〜133fに同一周波数の正弦波信号を入力することにより、3角格子状に配置されたドットアレーが形成されている。そして、電子と正孔とが主に定在波の節で発光再結合するため、時間積分すると、白い部分で発光領域を観測することができる。
また、従来の静的量子閉じ込めを基本とした低次元ナノ構造では実現不可能な閉じ込め領域の移動、位置制御または閉じ込め次元のスイッチングなどの新しい機能を提供することができる。
この新しい機能では、閉じ込められたキャリアを空間的に移動させることができるため、キャリアが生成または注入された位置と異なる位置で発光させることが可能となる。また、発光強度や偏光方向をスイッチングさせることができるため、新しい光機能や単一光子光源などに応用することができる。
また、上述した実施形態では、超音波発生部としてトランスデューサー対を用いる方法を例にとって説明したが、トランスデューサー対以外にも、表面弾性波共振構造を用いるようにしてもよい。
12、113 キャリア閉じ込め層
13、114 超音波発生部
14、24a〜24d 制御信号発生部
23a〜23d、133a〜133f トランスデューサー
25b、25d、135a、135b、135d、135e 位相シフタ
91、101a、101b、115 導電層
112 ブラッグ反射鏡
121a〜121c 光パルス
Claims (11)
- キャリア閉じ込め層が表面に形成された半導体層と、
前記キャリア閉じ込め層上に形成され、前記キャリア閉じ込め層に横方向量子閉じ込めポテンシャルを生成させる表面弾性波を発生させる超音波発生部とを備え、
前記超音波発生部は、
前記キャリア閉じ込め層上に形成された櫛形電極からなるトランスデューサー対を少なくとも1組備え、
前記トランスデューサー対は、表面弾性波が互いに重なり合うように、1直線上で対向する位置、又は対をなすトランスデューサーそれぞれの伝搬方向が互いに直交する位置に配置され、
前記櫛形電極の周期Lと前記表面弾性波の伝搬速度V SAW とが、
L<5×10 −10 ×V SAW
の関係を満たすことを特徴とする半導体光デバイス。 - キャリア閉じ込め層が表層に埋め込まれた半導体層と、
前記半導体層上に形成され、前記キャリア閉じ込め層および前記半導体層に横方向量子閉じ込めポテンシャルを生成させる表面弾性波を発生させる超音波発生部とを備え、
前記超音波発生部は、
前記半導体層上に形成された櫛形電極からなるトランスデューサー対を少なくとも1組備え、
前記トランスデューサー対は、表面弾性波が互いに重なり合うように、1直線上で対向する位置、又は対をなすトランスデューサーそれぞれの伝播方向が互いに直交する位置に配置され、
前記櫛形電極の周期Lと前記表面弾性波の伝播速度V SAW とが、
L<5×10 −10 ×V SAW
の関係を満たすことを特徴とする半導体光デバイス。 - 前記半導体層がIII−V族またはII−IV族化合物半導体から構成され、前記キャリア閉じ込め層が量子井戸構造、ダブルヘテロ構造、シングルヘテロ構造またはバルクであることを特徴とする請求項1または2記載の半導体光デバイス。
- 前記表面弾性波が伝播する前記キャリア閉じ込め層または前記半導体層上の少なくとも一部の領域に導電層が配置されていることを特徴とする請求項1〜3のいずれか1項記載の半導体光デバイス。
- 前記表面弾性波が伝播する前記キャリア閉じ込め層または前記半導体層上の少なくとも一部の領域がn形またはp形であることを特徴とする請求項1〜4のいずれか1項記載の半導体光デバイス。
- 前記半導体層は結晶面方位(001)面を主面とし、[110]方向または[−110]方向の少なくとも一方向に前記表面弾性波が伝播するように、前記超音波発生部が配置されていることを特徴とする請求項1〜5のいずれか1項記載の半導体光デバイス。
- 前記超音波発生部は、
表面弾性波が互いに重なり合うように[110]方向および[−110]方向にそれぞれ配置された2組のトランスデューサー対と、
前記トランスデューサー対を駆動する制御信号を発生させる制御信号発生部と、
前記2組のトランスデューサー対から選択されたいずれか一方のトランスデューサー対と前記制御信号発生部との間に接続され、前記選択されたトランスデューサー対にて発生された表面弾性波に90度の位相差を与える位相シフタとを備えることを特徴とする請求項6記載の半導体光デバイス。 - 前記半導体層は結晶面方位(111)A面または(111)B面を主面とし、[−110]方向、[10−1]方向または[0−11]方向の少なくとも一方向に前記表面弾性波が伝播するように、前記超音波発生部が配置されていることを特徴とする請求項1〜5のいずれか1項記載の半導体光デバイス。
- 前記超音波発生部は、
表面弾性波が互いに重なり合うように[−110]方向、[10−1]方向および[0−11]にそれぞれ配置された3組のトランスデューサー対と、
前記トランスデューサー対を駆動する制御信号を発生させる制御信号発生部と、
前記3組のトランスデューサー対から選択されたいずれか一対のトランスデューサー対と前記制御信号発生部との間に接続され、前記選択されたトランスデューサー対にて発生された表面弾性波に60度の位相差を与える第1位相シフタと、
前記3組のトランスデューサー対のうちの残りから選択されたいずれか一対のトランスデューサー対と前記制御信号発生部との間に接続され、前記選択されたトランスデューサー対にて発生された表面弾性波に120度の位相差を与える第2位相シフタとを備えることを特徴とする請求項8記載の半導体光デバイス。 - 前記キャリア閉じ込め層の下層に形成されたブラッグ反射鏡と、
前記キャリア閉じ込め層の上層に形成され、前記ブラッグ反射鏡と対向配置された導電膜とを備えることを特徴とする請求項1〜9のいずれか1項記載の半導体光デバイス。 - 前記キャリア閉じ込め層の内部に量子ドットが形成されていることを特徴とする請求項10記載の半導体光デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003428020A JP4448324B2 (ja) | 2003-12-24 | 2003-12-24 | 半導体光デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003428020A JP4448324B2 (ja) | 2003-12-24 | 2003-12-24 | 半導体光デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005189330A JP2005189330A (ja) | 2005-07-14 |
JP4448324B2 true JP4448324B2 (ja) | 2010-04-07 |
Family
ID=34787132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003428020A Expired - Fee Related JP4448324B2 (ja) | 2003-12-24 | 2003-12-24 | 半導体光デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4448324B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015512766A (ja) * | 2012-01-31 | 2015-04-30 | ザ・ペン・ステート・リサーチ・ファンデーション | 可変定常的表面弾性波を用いたマイクロ流体操作及び粒子の分類 |
DE102017101877B4 (de) | 2017-01-31 | 2022-02-03 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Einzelphotonenquelle, Verfahren zur Herstellung einer Einzelphotonenquelle und Methode zur kontrollierten Erzeugung von Photonen |
-
2003
- 2003-12-24 JP JP2003428020A patent/JP4448324B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005189330A (ja) | 2005-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Arakawa et al. | Progress in quantum-dot single photon sources for quantum information technologies: A broad spectrum overview | |
KR101131380B1 (ko) | 반도체 레이저 소자 및 그 제조 방법 | |
US6728281B1 (en) | Quantum-dot photon turnstile device | |
US6937781B2 (en) | Optical switch having photonic crystal structure | |
Masumoto et al. | Semiconductor quantum dots: physics, spectroscopy and applications | |
JP3455987B2 (ja) | 量子箱集合素子および情報処理方法 | |
US8030664B2 (en) | Light emitting device | |
JP2018142660A (ja) | 光デバイスおよび光デバイスの製造方法 | |
JP4448324B2 (ja) | 半導体光デバイス | |
JP2008130731A (ja) | 半導体発光装置の製造方法およびこれを用いて製造された半導体発光装置 | |
JPWO2004112148A1 (ja) | 半導体素子及びその製造方法 | |
JP2010004045A (ja) | 量子ドット構造を有する光学装置 | |
JP4133984B2 (ja) | ナノフォトニックデバイス | |
JP3837485B2 (ja) | 励起子を用いた量子論理素子 | |
Verma et al. | Nanoscale selective area epitaxy: From semiconductor lasers to single-photon sources | |
JPH0442983A (ja) | 光半導体装置及びその製造方法 | |
JP2000022130A (ja) | 半導体量子ドット素子の作製方法 | |
JP6813453B2 (ja) | 固体量子メモリ | |
JP5340684B2 (ja) | 光子発生装置および方法 | |
JP2000223776A (ja) | 半導体発光素子 | |
JP7333666B2 (ja) | 光デバイスおよび光デバイスの製造方法 | |
KR100523545B1 (ko) | 양자점 형성방법 | |
JP2890030B2 (ja) | 量子ビート素子 | |
JPH0590636A (ja) | 量子効果デバイス | |
JP3875980B2 (ja) | 単一光子生成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060412 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090501 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090501 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091009 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100119 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100122 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |