JP4447413B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP4447413B2 JP4447413B2 JP2004264607A JP2004264607A JP4447413B2 JP 4447413 B2 JP4447413 B2 JP 4447413B2 JP 2004264607 A JP2004264607 A JP 2004264607A JP 2004264607 A JP2004264607 A JP 2004264607A JP 4447413 B2 JP4447413 B2 JP 4447413B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- substrate
- layer
- semiconductor
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、電界効果トランジスタ、センサ及び発光ダイオード等に適用可能な半導体素子の製造方法に関し、特に、ダイヤモンド薄膜を使用した半導体素子の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor element applicable to a field effect transistor, a sensor, a light emitting diode, and the like, and more particularly to a method for manufacturing a semiconductor element using a diamond thin film.
ダイヤモンドは、熱伝導率が20W/cm・K、バンドギャップが5.47eV、飽和電子の移動度が2000cm2/V・秒、ホール移動度が2100cm2/V・秒と、優れたデバイス特性を示す。このため、これらの特性を生かしたハイパワーデバイス、高周波デバイス、高温又は放射線等に曝される過酷な環境下でも動作する電子デバイス等への応用が期待されている。 Diamond has a thermal conductivity of 20W / cm · K, the band gap 5.47 eV, mobility 2000 cm 2 / V · sec saturated electron, and 2100 cm 2 / V · sec hole mobility, excellent device characteristics Show. For this reason, application to high power devices, high-frequency devices, and electronic devices that operate even in harsh environments exposed to high temperatures or radiation is expected.
従来、ダイヤモンド薄膜を使用した半導体素子としては、ゲート電極と動作層であるチャネル層との間に絶縁体層を挿入した絶縁ゲート型電界効果トランジスタ(Metal Insulator Semiconductor Field Effect Transistor:MISFET)がある(例えば、特許文献1参照。)。図5は特許文献1に記載のMISFETの構造を示す断面図である。図5に示すように、特許文献1に記載のMISFET100は、絶縁性ダイヤモンド単結晶基板101上に、ホウ素が高濃度でドープされ、ソース及びドレインとなる高ドープp型半導体ダイヤモンド層102a及び102bが形成されている。
Conventionally, as a semiconductor element using a diamond thin film, there is an insulated gate field effect transistor (MISFET) in which an insulator layer is inserted between a gate electrode and a channel layer as an operation layer ( For example, see
また、絶縁性ダイヤモンド単結晶基板101上における高ドープp型半導体ダイヤモンド層102aと高ドープp型半導体ダイヤモンド層102bとの間には、これら高ドープp型ダイヤモンド薄膜層102a及び102bよりも低濃度でホウ素がドープされたチャネル層である低ドープp型半導体ダイヤモンド層103が形成されている。更に、高ドープp型半導体ダイヤモンド層102a及び102b上には、夫々ソース電極104及びドレイン電極105が形成されており、低ドープp型半導体ダイヤモンド層103上には、絶縁体層となるアンドープダイヤモンド層106を介して、ゲート電極107が形成されている。
In addition, between the highly doped p-type
このようなダイヤモンド半導体素子の製造方法としては、例えば、エッチングによりダイヤモンド領域を分離してソース及びドレインを形成すると共に、チャネル領域となるダイヤモンドを露出させて、その上に絶縁層及びゲート電極等を形成する方法がある(特許文献2参照。)。また、エッチング、選択成長法又は選択的イオン注入法等によりダイヤモンド領域を分離してソース及びドレインを形成し、ギャップとその近傍を覆うようにダイヤモンド薄膜を選択成長させてチャネル領域とする製造方法も提案されている(特許文献3参照。)。更に、エッチングによりダイヤモンド領域を分離してソース及びドレインを形成した後、エッチングされた領域を埋めもどすようにダイヤモンド薄膜を選択成長させてチャネル領域とする製造方法も開発されている(特許文献4参照。)。 As a method for manufacturing such a diamond semiconductor element, for example, a diamond region is separated by etching to form a source and a drain, and a diamond serving as a channel region is exposed, and an insulating layer and a gate electrode are formed thereon. There is a method of forming (see Patent Document 2). Also, there is a manufacturing method in which a diamond region is separated by etching, selective growth method or selective ion implantation method to form a source and a drain, and a diamond thin film is selectively grown to cover a gap and its vicinity to form a channel region. It has been proposed (see Patent Document 3). Further, a manufacturing method has been developed in which a diamond region is separated by etching to form a source and a drain, and then a diamond thin film is selectively grown to fill the etched region to form a channel region (see Patent Document 4). .)
その際、ダイヤモンドをエッチングする方法としては、例えば、ダイヤモンドの表面にラダーシリコーン型スピンオングラスからなるマスクを形成し、酸素原子を含む気体から生成するプラズマに被エッチング材を曝すプラズマエッチング法等が利用されている(例えば、特許文献5及び6参照。)。
At this time, as a method for etching diamond, for example, a plasma etching method is used in which a mask made of ladder silicone spin-on glass is formed on the surface of the diamond, and the material to be etched is exposed to plasma generated from a gas containing oxygen atoms. (For example, see
また、従来、窒化ガリウム系化合物半導体等のようにウルツ鉱型結晶構造をとる半導体材料を、特定の結晶面を持つ基板上にエピタキシャル成長させることによって半導体層を形成する半導体素子の製造方法も提案されている(例えば、特許文献7及び8参照)。特許文献7及び8に記載されているように、エピタキシャル成長法により形成された半導体層には、基板表面に対して一定の角度で傾斜した傾斜面が形成される。図6(a)乃至(d)及び図7(a)乃至(e)はエピタキシャル成長法により半導体層を形成する従来の半導体素子の方法をその工程順に示す断面図である。
Conventionally, a method for manufacturing a semiconductor element has been proposed in which a semiconductor layer is formed by epitaxially growing a semiconductor material having a wurtzite crystal structure, such as a gallium nitride-based compound semiconductor, on a substrate having a specific crystal plane. (For example, see
従来の半導体素子の製造方法においては、先ず、図6(a)に示すエピタキシャル成長用基板111の主面上に、図6(b)に示すように、例えば酸化シリコン及び窒化シリコン等からなるマスク層112を形成する。このとき、エピタキシャル成長用基板111としては、例えばC面を主面としたサファイヤ基板等が使用される。次に、図6(c)に示すように、マスク層112上に感光性レジスト膜113を形成した後、図6(d)に示すように、この感光性レジスト膜113を所定のパターンで露光する。
In the conventional method of manufacturing a semiconductor device, first, as shown in FIG. 6B, a mask layer made of, for example, silicon oxide and silicon nitride is formed on the main surface of the
そして、感光性レジスト膜113における露光部(レジストマスク)113a以外の部分を除去して、図7(a)に示すマスク加工用レジストパターンを形成する。次に、図7(b)に示すように、このレジストマスク113aをマスクにして、マスク層112をエッチングした後、図7(c)に示すように、レジストマスク113aを除去して、所定のパターンのエピタキシャルマスク112aを形成する。次に、図7(d)に示すように、エピタキシャルマスク112aの開口部、即ち、エピタキシャルマスク112aが形成されていない領域に、例えば窒化ガリウム系化合物半導体等からなる半導体層114をエピタキシャル成長させ、図7(e)に示すように、エピタキシャルマスク112aを除去する。
Then, a portion other than the exposed portion (resist mask) 113a in the
その後、例えば半導体素子として半導体層114をソース及びドレインとするFETを作製する場合、半導体層114間にチャネル層を形成し、このチャネル層上にゲート絶縁膜を介してゲート電極を形成すると共に半導体層114上にソース電極及びドレイン電極を形成する。
Thereafter, for example, when an FET having the
しかしながら、前述の従来の技術には以下に示す問題点がある。即ち、図6及び図7に示す従来の方法で半導体層114を形成する場合、先ず、レジストマスク113aをパターニングした後、このレジストマスク113aをマスクにしてマスク層112をパターニングして、エピタキシャルマスク112aを形成するため、この2回のパターニング工程における誤差が掛け合わされて、加工寸法誤差が大きくなるという問題点がある。
However, the conventional techniques described above have the following problems. That is, when the
また、有機金属化合物は、触媒を添加することにより、光等のエネルギーによりその性質を改質することが可能であり、例えば、改質された部分と改質されていない部分との間に、各種溶剤に対する溶解性に差を持たせることができる。このため、例えば、特許文献5に記載されているスピンオングラスのような有機金属化合物を主成分とする感光性材料を使用すると、リソグラフィ技術により基板上に直接エピタキシャルマスクを形成することができるが、このような感光性材料により形成されたエピタキシャルマスクは、熱的及び機械的物性が有機材料に近く、無機材料からなる基板とこれらの物性値が大きく異なるという問題点がある。更に、有機金属化合物を主成分とする感光性材料により形成されたエピタキシャルマスクは、基板との密着性が低いという問題点もある。このため、有機金属化合物を主成分とする感光性材料を使用してエピタキシャルマスクを形成すると、高温下で行うエピタキシャル成長工程においては、マスクに剥離及びクラックが発生し、所定の領域以外の場所にダイヤモンドが成長してしまう。
In addition, by adding a catalyst, the organometallic compound can be modified in its properties by energy such as light, for example, between a modified portion and a non-modified portion, Differences in solubility in various solvents can be provided. For this reason, for example, when a photosensitive material mainly composed of an organometallic compound such as spin-on-glass described in
本発明はかかる問題点に鑑みてなされたものであって、エピタキシャル成長法により半導体層を形成する際の加工寸法誤差を少なくすることができる半導体素子の製造方法を提供することを目的とする。 The present invention has been made in view of such problems, and an object of the present invention is to provide a method of manufacturing a semiconductor element that can reduce a processing dimension error when a semiconductor layer is formed by an epitaxial growth method.
本願第1発明に係る半導体素子の製造方法は、基板上に水酸基及びアルコキシ基からなる群から選択された少なくとも1種の官能基を含む有機金属化合物を含有する感光性ペースト層を形成する工程と、この感光性ペースト層をフォトリソグラフィによりパターニングしてマスクを形成する工程と、前記マスクを酸化処理又は還元処理して有機物成分を除去する工程と、エピタキシャル成長法により前記基板表面の前記マスクが形成されていない領域上に半導体層を形成する工程と、前記マスクを除去する工程と、を有することを特徴とする。 The method of manufacturing a semiconductor element according to the first invention of the present application includes a step of forming a photosensitive paste layer containing an organometallic compound containing at least one functional group selected from the group consisting of a hydroxyl group and an alkoxy group on a substrate; The photosensitive paste layer is patterned by photolithography to form a mask, the mask is oxidized or reduced to remove organic components, and the mask on the substrate surface is formed by an epitaxial growth method. The method includes a step of forming a semiconductor layer over a region not formed and a step of removing the mask.
本発明においては、基板上に水酸基及びアルコキシ基からなる群から選択された少なくとも1種の官能基を含む有機金属化合物を含有する感光性ペースト層を形成し、この感光性ペースト層をフォトリソグラフィによりパターニングすることにより、有機金属化合物を重合させて金属酸化物を主成分とするマスクを形成しているため、基板上に直接エピタキシャル成長用マスクを形成することができ、従来の方法よりもパターニング工程が少なくなくすることができる。また、本発明においては、マスクを形成した後に酸化処理又は還元処理して、マスク中に残存する有機物成分を分解除去しているため、マスクと基板との間の熱的及び機械的物性の差が小さくなり、エピタキシャル成長工程において、マスクの剥離及びクラックの発生を防止することができる。その結果、エピタキシャル成長法により半導体層を形成する際の加工寸法誤差を小さくすることができる。 In the present invention, a photosensitive paste layer containing an organometallic compound containing at least one functional group selected from the group consisting of a hydroxyl group and an alkoxy group is formed on a substrate, and the photosensitive paste layer is formed by photolithography. By patterning, an organic metal compound is polymerized to form a mask mainly composed of a metal oxide. Therefore, a mask for epitaxial growth can be formed directly on the substrate, and the patterning process is more effective than conventional methods. Can be less. In the present invention, since the organic component remaining in the mask is decomposed and removed by oxidizing or reducing after the mask is formed, the difference in thermal and mechanical properties between the mask and the substrate is eliminated. And the mask can be prevented from peeling and cracking in the epitaxial growth process. As a result, it is possible to reduce a processing dimension error when the semiconductor layer is formed by the epitaxial growth method.
本願第2発明に係る半導体素子の製造方法は、基板上にバッファ層を形成する工程と、前記バッファ層上に有機金属化合物を含有する感光性ペースト層を形成する工程と、この感光性ペースト層をフォトリソグラフィによりパターニングしてマスクを形成する工程と、前記基板表面の前記マスクが形成されていない領域上に形成された前記バッファ層を除去した後、この領域上にエピタキシャル成長法により半導体層を形成する工程と、前記マスク及びこのマスクと前記基板との間に形成されたバッファ層を除去する工程と、を有することを特徴とする。 A method of manufacturing a semiconductor element according to the second invention of the present application includes a step of forming a buffer layer on a substrate, a step of forming a photosensitive paste layer containing an organometallic compound on the buffer layer, and the photosensitive paste layer. Forming a mask by patterning the substrate by photolithography, and removing the buffer layer formed on the region of the substrate surface where the mask is not formed, and then forming a semiconductor layer on the region by epitaxial growth And a step of removing the mask and a buffer layer formed between the mask and the substrate.
本発明においては、有機金属化合物を含有する感光性ペースト層をフォトリソグラフィによりパターニングすることにより、基板上に直接金属酸化物を主成分とするエピタキシャル成長用マスクを形成しているため、従来の方法よりも、製造工程数を削減することができる。また、本発明においては、基板とマスクとの間にバッファ層を形成しているため、マスクと基板との密着性が向上し、エピタキシャル成長工程においてマスクが基板から剥離することを防止できると共に、マスク中に有機物成分が残留している場合でも、マスクと基板との密着性を高く維持することができる。その結果、エピタキシャル成法により半導体層を形成する際の加工寸法誤差を小さくすることができる。 In the present invention, a photosensitive paste layer containing an organometallic compound is patterned by photolithography to form an epitaxial growth mask mainly composed of a metal oxide on the substrate directly. In addition, the number of manufacturing processes can be reduced. In the present invention, since the buffer layer is formed between the substrate and the mask, the adhesion between the mask and the substrate is improved, and the mask can be prevented from peeling off from the substrate in the epitaxial growth process. Even when the organic component remains in the mask, the adhesion between the mask and the substrate can be maintained high. As a result, it is possible to reduce a processing dimension error when forming a semiconductor layer by an epitaxial method.
本願第3発明に係る半導体素子の製造方法は、基板上にバッファ層を形成する工程と、前記バッファ層上に有機金属化合物を含有する感光性ペースト層を形成する工程と、この感光性ペースト層をフォトリソグラフィによりパターニングしてマスクを形成する工程と、前記マスクを酸化処理又は還元処理して有機物成分を除去する工程と、前記基板表面の前記マスクが形成されていない領域上に形成された前記バッファ層を除去した後、この領域上にエピタキシャル成長法に半導体層を形成する工程と、前記マスク及びこのマスクと前記基板との間に形成されたバッファ層を除去する工程と、を有することを特徴とする。 According to a third aspect of the present invention, there is provided a method for manufacturing a semiconductor device comprising: forming a buffer layer on a substrate; forming a photosensitive paste layer containing an organometallic compound on the buffer layer; and the photosensitive paste layer. Patterning by photolithography to form a mask; oxidizing or reducing the mask to remove organic components; and forming the mask on the surface of the substrate where the mask is not formed A step of forming a semiconductor layer by epitaxial growth on the region after removing the buffer layer; and a step of removing the mask and the buffer layer formed between the mask and the substrate. And
本発明においては、有機金属化合物を含有する感光性ペースト層をフォトリソグラフィによりパターニングすることにより、基板上に直接金属酸化物を主成分とするエピタキシャル成長用マスクを形成しているため、従来の方法よりも、製造工程数を削減することができる。また、本発明においては、マスクを形成した後に酸化処理又は還元処理して、マスク中に残存する有機物成分を低減すると共に、基板とマスクとの間にバッファ層を形成しているため、エピタキシャル成長工程において、マスクの剥離及びクラックの発生を防止することができる。その結果、エピタキシャル成長法により半導体層を形成する際の加工寸法誤差を小さくすることができる。 In the present invention, a photosensitive paste layer containing an organometallic compound is patterned by photolithography to form an epitaxial growth mask mainly composed of a metal oxide on the substrate directly. In addition, the number of manufacturing processes can be reduced. Further, in the present invention, after the mask is formed, an oxidation treatment or a reduction treatment is performed to reduce organic components remaining in the mask, and a buffer layer is formed between the substrate and the mask. In this case, peeling of the mask and generation of cracks can be prevented. As a result, it is possible to reduce a processing dimension error when the semiconductor layer is formed by the epitaxial growth method.
前記バッファ層の厚さは、例えば、前記マスクの厚さの1/100以下である。これにより、エピタキシャル成長領域に形成されたバッファ層をエッチングにより除去する際のマスク層のエッチング量を、特性には影響しない程度に抑えることができる。 The thickness of the buffer layer is, for example, 1/100 or less of the thickness of the mask. Thereby, the etching amount of the mask layer when the buffer layer formed in the epitaxial growth region is removed by etching can be suppressed to the extent that the characteristics are not affected.
これらの半導体素子の製造方法においては、前記有機金属化合物として、水酸基及びアルコキシ基からなる群から選択された少なくとも1種の官能基を含む有機金属化合物を使用することができる。これら水酸基(−OH)及びアルコキシ基(−OR)は、いずれも酸素を含む官能基であるため、容易に金属酸化物を形成することができる。 In these methods for manufacturing a semiconductor element, an organometallic compound containing at least one functional group selected from the group consisting of a hydroxyl group and an alkoxy group can be used as the organometallic compound. Since these hydroxyl groups (—OH) and alkoxy groups (—OR) are both functional groups containing oxygen, a metal oxide can be easily formed.
また、前記半導体層は、ダイヤモンドにより形成されていてもよい。更に、前記基板は、半導体材料により形成されていてもよく、その場合、前記半導体材料として、ダイヤモンドを使用することができる。これにより、エピタキシャル成長法により、加工寸法誤差が小さいダイヤモンド半導体素子を製造することができる。 The semiconductor layer may be formed of diamond. Further, the substrate may be formed of a semiconductor material, and in that case, diamond can be used as the semiconductor material. Thereby, a diamond semiconductor element with a small processing dimension error can be manufactured by an epitaxial growth method.
本発明によれば、有機金属化合物を含有する感光性ペースト層をフォトリソグラフィによりパターニングすることにより、基板上に直接金属酸化物を主成分とするエピタキシャル成長用マスクを形成しているため、従来の方法に比べてパターニング回数を少なくすることができると共に、マスク中に残留する有機物成分の低減処理及び/又はマスクと基板との間にバッファ層を形成しているため、エピタキシャル成長工程においてマスクに剥離及びクラックが発生することを防止することができ、その結果、エピタキシャル成長法により半導体層を形成したときの加工寸法誤差を少なくすることができる。 According to the present invention, since a photosensitive paste layer containing an organometallic compound is patterned by photolithography, a mask for epitaxial growth mainly composed of a metal oxide is directly formed on a substrate. The number of times of patterning can be reduced as compared with the above, and the organic component remaining in the mask is reduced and / or the buffer layer is formed between the mask and the substrate. Can be prevented, and as a result, the processing dimension error when the semiconductor layer is formed by the epitaxial growth method can be reduced.
以下、本発明の実施形態に係る半導体素子の製造方法について、添付の図面を参照して具体的に説明する。本発明者等は、前述の課題を解決するために鋭意実験研究を行った結果、前述した有機金属化合物を主成分とする感光性材料を使用した場合の問題点は、現像後もエピタキシャルマスク中に有機物成分が残留していることに起因していることを見出した。この残留有機物成分は、例えば、エピタキシャルマスクと基板との界面において汚染物として働き、基板とエピタキシャルマスクとの密着性を低下させるが、本発明の半導体素子の製造方法においては、少なくとも、エピタキシャルマスク中の有機物成分を低減する工程及びエピタキシャルマスクと基板との間にバッファ層を形成する工程のいずれか一方を行うため、有機金属化合物を主成分とする感光性材料を使用し、リソグラフィ技術により基板上に直接エピタキシャルマスクを形成した場合でも、エピタキシャル成長工程におけるマスクの剥離及びクラック発生を防止することができる。その結果、エピタキシャル成長法により半導体層を形成する場合においても加工寸法誤差を少なくすることができる。 Hereinafter, a method for manufacturing a semiconductor device according to an embodiment of the present invention will be specifically described with reference to the accompanying drawings. As a result of conducting extensive experimental research to solve the above-mentioned problems, the present inventors found that the problem in the case of using the photosensitive material mainly composed of the organometallic compound described above is still in the epitaxial mask even after development. It was found that this is due to the remaining organic components. This residual organic component, for example, acts as a contaminant at the interface between the epitaxial mask and the substrate and reduces the adhesion between the substrate and the epitaxial mask. However, in the method for manufacturing a semiconductor device of the present invention, at least in the epitaxial mask In order to perform either one of the step of reducing the organic component of the substrate and the step of forming the buffer layer between the epitaxial mask and the substrate, a photosensitive material mainly composed of an organometallic compound is used, and lithography is performed on the substrate. Even when an epitaxial mask is directly formed on the mask, peeling of the mask and generation of cracks in the epitaxial growth process can be prevented. As a result, the processing dimension error can be reduced even when the semiconductor layer is formed by the epitaxial growth method.
先ず、本発明の第1の実施形態に係る半導体素子の製造方法について説明する。図1(a)乃至(d)及び図2(a)乃至(e)は本実施形態の半導体素子の製造方法をその工程順に示す断面図である。本実施形態の半導体素子の製造方法においては、先ず、図1(a)に示すように、半導体材料からなるエピタキシャル成長用基板1を準備する。このエピタキシャル成長用基板1としては、例えば、表面が(100)面であり、ホウ素、窒素及びリン等の不純物がドープされている半導体ダイヤモンド単結晶基板、シリコン単結晶、ゲルマニウム、ガリウムヒ素、ガリウムナイトライド、インジウムリン、インジウムヒ素及びシリコンカーバイド等からなる基板を使用することができる。
First, a method for manufacturing a semiconductor device according to the first embodiment of the present invention will be described. FIGS. 1A to 1D and FIGS. 2A to 2E are cross-sectional views showing a method of manufacturing a semiconductor device according to this embodiment in the order of steps. In the method for manufacturing a semiconductor device of this embodiment, first, as shown in FIG. 1A, an
次に、図1(b)に示すように、基板1上に、厚さが例えば300nmで、主成分が有機金属化合物である感光性マスク層2を形成する。この感光性マスク層2は、例えば、有機金属化合物に光により酸を生成する光酸発生剤及び溶媒等を添加した感光性ペーストを基板上に塗布した後、基板をベークすることにより形成することができる。また、感光性マスク層2の主成分である有機金属化合物としては、金属酸化物を生成する化合物であればよく、例えば、M−OH(M:金属原子)の構造をもつ金属ヒドロキシド等の水酸基を含有する有機金属化合物、又は、金属アルコキシド等のアルコキシ基を含有する有機金属化合物等を使用することができる。特に、水分により加水分解してアルコキシ基が水酸基となる金属アルコキシドは、反応状態を適宜調節することが可能であるため、より好ましい。
Next, as shown in FIG. 1B, a
本実施形態の半導体素子の製造方法において使用される金属アルコキシドとしては、例えば、金属元素としてチタン(Ti)を含む化合物では、テトラエトキシチタニウム、テトライソプロポキシチタニウム及びテトラノルマルブトキシチタニム等が挙げられ、金属元素として珪素(Si)を含む化合物では、テトラエトキシシラン、テトライソプロポキシシラン、テトラメトキシシラン、テトラノルマルブトキシシラン、トリエトキシフロロシラン、トリエトキシシラン、トリソプロポキシフロロシラン、トリメトキシフロロシラン、トリメトキシシラン、トリノルマルブトキシシラン、トリノルマルプロポキシフロロシラン、トリメチルメトキシシラン、トリメチルエトキシシラン、トリメチルクロロシラン、フェニルトリエトキシシラン、フェニルジエトキシクロロシラン、メチルトリメトキシシラン、メチルトリエトキシシラン、エチルトリエトキシシラン、ジメチルジメトキシシラン、ジメチルジエトキシシラン及びトリスメトキシエトキシビニルシラン等が挙げられる。 Examples of the metal alkoxide used in the method for manufacturing a semiconductor device of the present embodiment include tetraethoxytitanium, tetraisopropoxytitanium, and tetranormalbutoxytitanium for compounds containing titanium (Ti) as a metal element. In a compound containing silicon (Si) as a metal element, tetraethoxysilane, tetraisopropoxysilane, tetramethoxysilane, tetranormalbutoxysilane, triethoxyfluorosilane, triethoxysilane, trisopropoxyfluorosilane, trimethoxyfluorosilane, Trimethoxysilane, trinormal butoxysilane, trinormalpropoxyfluorosilane, trimethylmethoxysilane, trimethylethoxysilane, trimethylchlorosilane, phenyltriethoxysila , Phenyl diethoxy chlorosilane, methyl trimethoxysilane, methyl triethoxysilane, ethyl triethoxysilane, dimethyl dimethoxysilane, dimethyl diethoxy silane and tris methoxyethoxy vinyl silane and the like.
また、金属元素としてアルミニウム(Al)を含む化合物では、トリエトキシアルミニウム、トリイソブトキシアルミニウム、トリイソプロポキシアルミニウム、トリメトキシアルミニウム、トリノルマルブトキシアルミニウム、トリノルマルポロポキシアルミニウム、トリセカンダリーブトキシアルミニウム及びトリターシャリーブトキシアルミニウム等が挙げられ、金属元素として硼素(B)を含む化合物では、トリエトキシボロン、トリイソブトキシボロン、トリイソプロポキシボロン、トリメトキシボロン、トリノルマルブトキシボロン及びトリセカンダリーブトキシボロン等が挙げられる。 For compounds containing aluminum (Al) as a metal element, triethoxyaluminum, triisobutoxyaluminum, triisopropoxyaluminum, trimethoxyaluminum, trinormalbutoxyaluminum, trinormalporopoxyaluminum, trisecondary butoxyaluminum Examples of the compound containing boron (B) as a metal element include triethoxyboron, triisobutoxyboron, triisopropoxyboron, trimethoxyboron, trinormalbutoxyboron, and trisecondary butoxyboron. It is done.
更に、金属元素としてゲルマニウム(Ge)を含む化合物では、テトラエトキシゲルマニウム、テトライソプロポキシゲルマニウム、テトラメトキシゲルマニウム及びテトラノルマルブトキシゲルマニウム等が挙げられ、金属元素としてランタン(La)を含む化合物ではトリスメトキシエトキシランタン、金属元素としてマグネシウム(Mg)を含む化合物ではビスメトキシエトキシマグネシウム、金属元素としてニオブ(Nb)を含む化合物では、ペンタエトキシニオビウム、ペンタイソプロポキシニオビウム、ペンタメトキシニオビウム、ペンタノルマルブトキシニオビウム及びペンタノルマルプロポキシニオビウム等が挙げられる。 Furthermore, examples of the compound containing germanium (Ge) as a metal element include tetraethoxygermanium, tetraisopropoxygermanium, tetramethoxygermanium, and tetranormalbutoxygermanium. A compound containing lanthanum (La) as a metal element includes trismethoxyethoxy. Lanthanum, bismethoxyethoxymagnesium for compounds containing magnesium (Mg) as a metal element, and pentaethoxyniobium, pentaisopropoxyniobium, pentamethoxyniobium, pentanormalbutoxyniobium and pentanormal for compounds containing niobium (Nb) as a metal element Examples include propoxyniobium.
更にまた、金属元素として燐(P)を含む化合物では、トリエチルフォスフェイト、トリエチルフォスファイト、トイイソプロポキシフォスフェイト、トリイソプロポキシフォスファイト、トリメチルフォスフェイト、トリメチルフォスファイト、トリノルマルブチルフォスフェイト、トリノルマルブチルフォスファイト及びトリノルマルプロピルフォスファイト等が挙げられ、金属元素としてタンタル(Ta)を含む化合物では、ペンタエトキシタンタル、ペンタイソプロポキシタンタル及びペンタメトキシタンタル等が挙げられる。 Furthermore, in the compound containing phosphorus (P) as a metal element, triethyl phosphate, triethyl phosphite, toy isopropoxy phosphite, triisopropoxy phosphite, trimethyl phosphite, trimethyl phosphite, trinormal butyl phosphate, tri Examples thereof include normal butyl phosphite and trinormal propyl phosphite. Examples of compounds containing tantalum (Ta) as a metal element include pentaethoxy tantalum, pentaisopropoxy tantalum, and pentamethoxy tantalum.
更にまた、金属元素としてスズ(Sn)を含む化合物では、テトラターシャリーブトキシスズ、酢酸スズ及びトリイソプロポキシノルマルブチルスズ等が挙げられ、金属元素としてバナジウム(V)を含む化合物では、トリエトキシバナジル、トリノルマルプロポキシオキシバナジル及びトリスアセチルアセトバナジウム等が挙げられ、金属元素としてジルコニウム(Zr)を含む化合物では、テトライソプロポキシジルコニウム、テトラノルマルブトキシジルコニウム及びテトラターシャリーブトキシジルコニウム等が挙げられる。 Furthermore, in the compound containing tin (Sn) as a metal element, tetratertiary butoxy tin, tin acetate, triisopropoxy normal butyl tin and the like can be mentioned. In the compound containing vanadium (V) as a metal element, triethoxy vanadyl, Examples of the compound containing zirconium (Zr) as a metal element include tetraisopropoxyzirconium, tetranormalbutoxyzirconium, and tetratertiary butoxyzirconium.
これらの金属アルコキシドの中でも、テトライソプロポキシチタニウム、テトラノルマルブトキシチタニウム、テトラエトキシシラン、テトライソプロポキシシラン、テトラメトキシシラン、テトラノルマルブトキシシラン、トリイソブトキシアルミニウム及びトリソプロポキシアルミニウムは、工業的に広く使用されており、入手及び取扱いが容易であるため、より好ましい。なお、これらの金属アルコキシドは、1種類のみを原料として使用してもよく、又は2種類以上の金属アルコキシドの混合物を使用してもよい。 Among these metal alkoxides, tetraisopropoxytitanium, tetranormalbutoxytitanium, tetraethoxysilane, tetraisopropoxysilane, tetramethoxysilane, tetranormalbutoxysilane, triisobutoxyaluminum and trisopropoxyaluminum are widely used industrially. It is more preferable because it is easy to obtain and handle. In addition, these metal alkoxides may use only 1 type as a raw material, or may use the mixture of 2 or more types of metal alkoxides.
次に、リソグラフィ工程として、図1(c)に示すように、例えば50keV、5乃至50μC/cm2のドースにて、感光性マスク層2に所定のパターン形状で電子ビーム3を照射する。これにより、感光性マスク層2における電子ビーム3が照射された部分2aでは、光酸発生剤から酸が生成し、この酸が触媒となり、有機金属化合物の脱水縮合反応が進行し、Ti、Si、Al、Ge、La、Mg、Nb、P、Ta、Sn、V及びZr等の金属元素を含み、有機溶媒及びアルカリ溶液等に不溶な金属酸化物が生成する。
Next, as a lithography process, as shown in FIG. 1C, the
次に、現像工程として、例えばアルコール溶液等の感光性マスク層2が溶解する溶媒中に基板1を所定の時間浸漬した後、更に、超純水等により基板1を洗浄する。これにより、図1(d)に示すように、電子ビーム照射部分2a以外の部分、即ち、感光性マスク層2における電子ビーム3が照射されていない部分が除去され、基板1上に金属酸化物を主成分とするエピタキシャルマスクパターンが形成される。その後、酸化処理又は還元処理により、電子ビーム照射部分2a中に残存する有機物成分を分解除去して、図2(a)に示すエピタキシャルマスク4を形成する。このとき、酸化処理としては、例えば、酸素、オゾン、酸化二窒素及び水蒸気からなる群から選択された少なくとも1種の酸化性ガス中で熱処理したり、又はこれらの酸化性ガスを含むプラズマに曝したりする等の方法を適用することができる。また、還元処理としては、例えば、水素、一酸化炭素及び炭素水素からなる群から選択された少なくとも1種の還元性ガス中で熱処理したり、又はこれらの還元性ガスを含むプラズマに曝したりする等の方法を適用することができる。なお、プラズマ処理により残存する有機物成分を分解除去する場合、反応活性な成分を含んでおり、基板へのダメージが顕著になるため、基板の温度を300℃以下に保持することが好ましい。
Next, as a development step, for example, the
次に、図2(a)に示すエピタキシャルマスク4が形成された基板1を、水素希釈したメタンプラズマ中に、例えば20分間程度保持する。その際、基板1の温度は、例えば800℃程度に保持する。これにより、図2(b)に示すように、基板1上のエピタキシャルマスク4が形成されていない領域に、ダイヤモンドがエピタキシャル成長して、半導体ダイヤモンド層5a及び5bが形成される。次に、図2(c)に示すように、例えば180℃程度の熱リン酸中に基板1を10分程度保持する等して、エピタキシャルマスク4を除去する。
Next, the
そして、この半導体素子が、例えば、半導体ダイヤモンド層5a及び5bが夫々ソース及びドレインとなるトランジスタである場合、図2(d)に示すように、基板1の表面における半導体ダイヤモンド層5a及び5b間の領域上、即ち、チャネル領域上にゲート絶縁膜6を介してゲート電極9を形成すると共に、半導体ダイヤモンド層5a及び5b上に夫々ソース電極7及びドレイン電極8を形成する。
When this semiconductor element is, for example, a transistor in which the semiconductor diamond layers 5a and 5b are the source and drain, respectively, as shown in FIG. 2 (d), between the semiconductor diamond layers 5a and 5b on the surface of the substrate 1 A gate electrode 9 is formed on the region, that is, on the channel region via the
本実施形態の半導体素子の製造方法においては、有機金属化合物を主原料として、基板1上に直接金属酸化物からなるエピタキシャルマスク4を形成しているため、従来よりも、パターニング工程を少なくすることができる。また、本実施形態の半導体素子の製造方法においては、現像後に酸化処理又は還元処理することにより、エピタキシャルマスク4中に残存する有機物成分を低減しているため、エピタキシャルマスク4及び基板1における熱的及び機械的物性の差を少なくなり、エピタキシャル成長工程におけるエピタキシャルマスク4の剥離及びクラックの発生を防止することができる。その結果、エピタキシャル成長法により半導体層を形成する際の加工寸法誤差を小さくすることができる。
In the method of manufacturing a semiconductor device of this embodiment, since the
次に、本発明の第2の実施形態に係る半導体素子の製造方法について説明する。図3(a)乃至(d)及び図4(a)乃至(e)は本実施形態の半導体素子の製造方法をその工程順に示す断面図である。なお、図3及び4においては、図1及び図2に示す第1の実施形態の半導体素子の製造方法における構成要素と同じものには同じ符号を付し、詳細な説明は省略する。本実施形態の半導体素子の製造方法においては、先ず、図3(a)に示すように、半導体材料からなるエピタキシャル成長用基板1上に、エピタキシャルマスクを構成する金属酸化物と同質の無機材料からなるバッファ層10を形成する。
Next, a method for manufacturing a semiconductor element according to the second embodiment of the present invention will be described. FIGS. 3A to 3D and FIGS. 4A to 4E are cross-sectional views showing the method of manufacturing the semiconductor device of this embodiment in the order of the steps. 3 and 4, the same components as those in the method of manufacturing the semiconductor device of the first embodiment shown in FIGS. 1 and 2 are denoted by the same reference numerals, and detailed description thereof is omitted. In the method of manufacturing a semiconductor device of this embodiment, first, as shown in FIG. 3A, an
バッファ層10はエピタキシャル成長工程を行う前に除去しなければならず、その際、エピタキシャルマスクも一緒にエッチングされるため、バッファ層10の厚さはできるだけ薄くすることが望ましい。バッファ層10は、原理的には原子層1層程度形成されていればその効果が得られるが、実用面においてはエピタキシャルマスクの厚さの1/100以下であればよい。バッファ層10の厚さが、エピタキシャルマスクの厚さの1/100を超えると、エピタキシャルマスクの加工寸法誤差が無視できなくなる。
The
次に、図3(b)に示すように、バッファ層10上に、主成分が有機金属化合物である感光性ペーストを塗布し、厚さが例えば300nmの感光性マスク層2を形成する。感光性マスク層2の主成分である有機金属化合物としては、バッファ層10と同質の金属酸化物を生成する化合物であればよく、例えば、水酸基及び/又はアルコキシ基を含有する有機金属化合物等を使用することができる。また、これらの有機金属化合物の中でも、特に金属アルコキシドを使用することがより好ましい。
Next, as shown in FIG. 3B, a photosensitive paste whose main component is an organometallic compound is applied on the
次に、リソグラフィ工程として、図3(c)に示すように、例えば50keV、5乃至50μC/cm2のドースにて、感光性マスク層2に所定のパターン形状で電子ビーム3を照射する。これにより、感光性マスク層2における電子ビーム3が照射された部分2aでは、光酸発生剤から酸が生成し、この酸が触媒となり、有機金属化合物の脱水縮合反応が進行し、有機溶媒及びアルカリ溶液等に不溶な金属酸化物が生成する。
Next, as a lithography process, as shown in FIG. 3C, the
次に、現像工程として、例えばアルコール溶液等の感光性マスク層2が溶解する溶媒中に基板1を所定の時間浸漬した後、更に、超純水等により基板1を洗浄する。これにより、図3(d)に示すように、電子ビーム照射部分2a以外の部分、即ち、感光性マスク層2における電子ビーム3が照射されていない部分を除去する。その後、図4(a)に示すように、例えば180℃程度の熱リン酸中に基板1を30秒程度保持する等の方法で、半導体層をエピタキシャル成長させる領域に形成されているバッファ層10を除去し、基板1上に金属酸化物を主成分とするエピタキシャルマスク14を形成する。なお、バッファ層10をエッチングする際に、エピタキシャルマスク14もエッチングされるが、エッチング量がバッファ層10の膜厚程度、即ち、エピタキシャルマスク14の膜厚の1/100以下であるため、マスクとしての特性には影響しない。
Next, as a development step, for example, the
次に、図4(a)に示すエピタキシャルマスク14が形成された基板1を、水素希釈したメタンプラズマ中に、例えば20分間程度保持する。その際、基板1の温度は、例えば800℃程度に保持する。これにより、図4(b)に示すように、基板1上のエピタキシャルマスク14が形成されていない領域に、ダイヤモンドがエピタキシャル成長して、半導体ダイヤモンド層5a及び5bが形成される。次に、図4(c)に示すように、例えば180℃程度の熱リン酸中に基板1を10分程度保持する等の方法で、エピタキシャルマスク14及びバッファ層10を除去する。
Next, the
そして、この半導体素子が、例えば、半導体ダイヤモンド層5a及び5bが夫々ソース及びドレインとなるトランジスタである場合、図4(d)に示すように、基板1の表面における半導体ダイヤモンド層5a及び5b間の領域上、即ち、チャネル領域上にゲート絶縁膜6を介してゲート電極9を形成すると共に、半導体ダイヤモンド層5a及び5b上に夫々ソース電極7及びドレイン電極8を形成する。
When this semiconductor element is, for example, a transistor in which the semiconductor diamond layers 5a and 5b are the source and drain, respectively, as shown in FIG. 4 (d), between the semiconductor diamond layers 5a and 5b on the surface of the substrate 1 A gate electrode 9 is formed on the region, that is, on the channel region via the
本実施形態の半導体素子の製造方法においては、有機金属化合物を主原料として、基板1上に直接金属酸化物からなるエピタキシャルマス14を形成しているため、従来の方法よりも、パターニング工程が少なくなり、製造工程数を削減することができると共に、加工寸法誤差を小さくすることができる。
In the method for manufacturing a semiconductor device of this embodiment, an
また、本実施形態の半導体素子の製造方法においては、無機材料からなる基板1と金属酸化物からなるエピタキシャルマスク14との間に、エピタキシャルマスク14と同質の無機材料からなり、基板1及びエピタキシャルマスク14の両方と密着性が高いバッファ層10を形成しているため、エピタキシャルマスク14と基板1との密着性が向上し、エピタキシャル成長工程においてエピタキシャルマスク14が基板1から剥離することを防止できる。また、このバッファ層10を設けることにより、エピタキシャルマスク14及び基板1間の急激な物性変化を抑制することができるため、エピタキシャルマスク14中に有機物成分が残留している場合でも、エピタキシャルマスク14と基板1との密着性を高く維持することができる。その結果、エピタキシャル成長工程において、エピタキシャルマスク4が基板1から剥離したり、エピタキシャルマスク4にクラックが発生したりすることを防止できる。
Further, in the method of manufacturing a semiconductor device according to the present embodiment, the
なお、前述の第1及び第2の実施形態の半導体素子の製造方法においては、エピタキシャルマスクパターンを形成した後、このマスクを酸化処理又は還元処理するか、又はエピタキシャルマスクと基板との間にバッファ層を設けているが、本発明はこれに限定されるものではなく、これらを併用することもできる。即ち、エピタキシャルマスクと基板との間にバッファ層を設けると共に、エピタキシャルマスクを酸化処理又は還元処理して、マスク中に残留する有機物成分を分解除去してもよい。これにより、基板とエピタキシャルマスクとの密着性がより向上すると共に、エピタキシャル成長工程においてマスクに剥離及びクラックが発生し難くなる。 In the semiconductor device manufacturing method of the first and second embodiments described above, after forming an epitaxial mask pattern, the mask is oxidized or reduced, or a buffer is provided between the epitaxial mask and the substrate. Although the layer is provided, the present invention is not limited to this, and these may be used in combination. That is, a buffer layer may be provided between the epitaxial mask and the substrate, and the epitaxial mask may be oxidized or reduced to decompose and remove organic components remaining in the mask. As a result, the adhesion between the substrate and the epitaxial mask is further improved, and peeling and cracks are less likely to occur in the mask in the epitaxial growth process.
また、前述の第1及び第2の実施形態の半導体素子の製造方法においては、半導体層をダイヤモンドにより形成しているが、本発明はこれに限定されるものではなく、例えばシリコン、ゲルマニウム、ガリウムヒ素、ガリウムナイトライド、インジウムリン、インジウムヒ素及びシリコンカーバイド等により半導体層を形成してもよい。 In the semiconductor element manufacturing methods of the first and second embodiments described above, the semiconductor layer is formed of diamond. However, the present invention is not limited to this. For example, silicon, germanium, gallium are used. The semiconductor layer may be formed of arsenic, gallium nitride, indium phosphide, indium arsenic, silicon carbide, or the like.
更に前述の第1及び第2の実施形態の半導体素子の製造方法においては、エピタキシャル成長用基板1を半導体材料により形成しているが、本発明はこれに限定されるものではなく、基板1はその表面に半導体材料がエピタキシャル成長するものであればよく、例えば、表面が{110}面である絶縁性ダイヤモンド単結晶基板等を使用することもできる。エピタキシャル成長用基板として絶縁性基板を使用する場合は、例えば、対向する半導体層間にチャネル層を形成することにより、トランジスタ等の半導体素子を作製することができる。
Furthermore, in the semiconductor element manufacturing methods of the first and second embodiments described above, the
更にまた、前述の第1及び第2の実施形態においては、半導体素子としてトランジスタを製造する場合を例に説明しているが、本発明はこれに限定されるものではなく、例えば、各種センサ及び発光ダイオード等の製造においても本発明を適用することができ、同様の効果が得られる。 Furthermore, in the first and second embodiments described above, the case where a transistor is manufactured as a semiconductor element has been described as an example. However, the present invention is not limited to this. For example, various sensors and The present invention can also be applied to the manufacture of light emitting diodes and the like, and similar effects can be obtained.
以下、ダイヤモンド薄膜を使用した電界効果トランジスタを例に、本発明の実施例の効果について、本発明の範囲から外れる比較例と比較して説明する。先ず、本発明の第1実施例として、図1及び図2に示す第1の実施形態の半導体素子の製造方法と同様の方法でトランジスタを作製した。本実施例においては、エピタキシャル成長用基板1として表面が(100)面であり、不純物としてホウ素がドープされている半導体ダイヤモンド単結晶基板を使用し、この基板1上にトリノルマルブトキシアルミニウムにアルコール系溶媒及び光酸発生剤を添加したペーストを塗布した後、ホットプレートにより基板1を80℃で5分間ベークし、基板1上に厚さが300nmの感光性マスク層2を形成した。
Hereinafter, the effect of the embodiment of the present invention will be described by taking a field effect transistor using a diamond thin film as an example in comparison with a comparative example that is out of the scope of the present invention. First, as a first example of the present invention, a transistor was manufactured by a method similar to the method for manufacturing the semiconductor device of the first embodiment shown in FIGS. In this embodiment, a semiconductor diamond single crystal substrate having a (100) surface and doped with boron as an impurity is used as the
次に、電子ビーム露光装置を使用し、50keVで、5乃至50μC/cm2のドースにて、感光性マスク層2に所定のパターン形状で電子ビーム3を照射した。その際、電子ビーム3は、半導体層を形成しない領域にのみ選択的に照射した。これにより、感光性マスク2における電子ビーム3が照射された部分2aでは、光酸発生剤から生成した酸を触媒としてトリノルマルブトキシアルミニムが脱水重合し、有機溶媒及びアルカリ溶液等に不溶な酸化アルミニウムが生成した。
Next, using an electron beam exposure apparatus, the
次に、基板1をアルコール溶液中に1分間浸漬した後、超純水にて1分間洗浄して、感光性マスク層2における電子ビーム3が照射されていない部分を除去し、更に、リモート方式により、基板1を水素プラズマ中に30分間曝して有機物成分を分解除去して、酸化アルミニウムからなるエピタキシャルマスク4を形成した。なお、水素プラズマ処理中は、基板1の温度が300℃以下になるようにした。
Next, after immersing the
次に、基板1を水素希釈したメタンプラズマ中に20分間保持し、基板1の表面にソース及びドレインとなるダイヤモンド半導体層5a及び5bをエピタキシャル成長させた。その際、基板の温度は800℃に保持した。そして、基板1を180℃の熱リン酸中に10分間保持し、エピタキシャルマスク4を除去した。その後、ダイヤモンド半導体層5a及び5b間にチャネル層6を形成し、更に、このチャネル層6上にゲート絶縁膜6を介してゲート電極9を形成すると共に、ダイヤモンド半導体層5a及び5b上に夫々ソース電極7及びドレイン電極8を形成して、実施例1のトランジスタとした。
Next, the
次に、本発明の第2実施例として、水素プラズマ処理の代わりに酸素プラズマ処理によりエピタキシャルマスク4中に残留する有機物成分を分解除去し、それ以外は前述の第1実施例と同様の方法及び条件で実施例2のトランジスタを作製した。本実施例における酸素プラズマ処理としては、基板1の温度を300℃以下に保持し、リモート方式により、基板1を酸素プラズマ中に30分間曝した。
Next, as a second embodiment of the present invention, the organic component remaining in the
次に、本発明の第3実施例として、図3及び図4に示す第2の実施形態の半導体素子の製造方法と同様の方法でトランジスタを作製した。本実施例においては、エピタキシャル成長用基板1として、表面が(100)面であり、ホウ素がドープされている半導体ダイヤモンド単結晶基板を使用し、この基板1上に、原子層CVD法により、バッファ層10として厚さが1nmのアルミナ膜を形成した。そして、このアルミナ膜上に、トリノルマルブトキシアルミニウムにアルコール系溶媒及び光酸発生剤を添加したペーストを塗布した後、ホットプレートにより基板1を80℃で5分間ベークして、基板1上に厚さが300nmの感光性マスク層2を形成した。
Next, as a third example of the present invention, a transistor was manufactured by a method similar to the method for manufacturing the semiconductor device of the second embodiment shown in FIGS. In this embodiment, a semiconductor diamond single crystal substrate having a (100) surface and doped with boron is used as the
次に、電子ビーム露光装置を使用し、50keVで、5乃至50μC/cm2のドースにて、感光性マスク層2に所定のパターン形状で電子ビーム3を照射した。その際、電子ビーム3は、半導体層を形成しない領域にのみ選択的に照射した。これにより、感光性マスク2における電子ビーム3が照射された部分2aでは、光酸発生剤から生成した酸を触媒としてトリノルマルブトキシアルミニムが脱水重合し、有機溶媒及びアルカリ溶液等に不溶な酸化アルミニウムが生成した。
Next, using an electron beam exposure apparatus, the
次に、基板1をアルコール溶液中に1分間浸漬した後、超純水にて1分間洗浄して、感光性マスク層2における電子ビーム3が照射されていない部分を除去し、更に、基板1を180℃の熱リン酸中に30秒間保持して、半導体層をエピタキシャル成長させる領域に形成されているアルミナ膜を除去し、基板1上に酸化アルミニウムを主成分とするエピタキシャルマスク14を形成した。
Next, after immersing the
次に、基板1を水素希釈したメタンプラズマ中に20分間保持し、基板1の表面にソース及びドレインとなるダイヤモンド半導体層5a及び5bをエピタキシャル成長させた。その際、基板の温度は800℃に保持した。そして、基板1を180℃の熱リン酸中に10分間保持し、エピタキシャルマスク14及びバッファ層10であるアルミナ膜を除去した。その後、ダイヤモンド半導体層5a及び5b間にチャネル層6を形成し、更に、このチャネル層6上にゲート絶縁膜6を介してゲート電極9を形成すると共に、ダイヤモンド半導体層5a及び5b上に夫々ソース電極7及びドレイン電極8を形成して、実施例3のトランジスタとした。
Next, the
更に、本発明の比較例として、水素プラズマ処理、酸素プラズマ処理及びバッファ層の形成を行わずに、エピタキシャル成長用基板上に直接形成したエピタキシャルマスクを使用してダイヤモンドをエピタキシャル成長させて、トランジスタを作製した。本比較例においては、先ず、表面が(100)面であり、ホウ素がドープされている半導体ダイヤモンド単結晶基板上に、トリノルマルブトキシアルミニウムにアルコール系溶媒及び光酸発生剤を添加したペーストを塗布した後、ホットプレートにより80℃で5分間ベークして、基板1上に厚さが300nmの感光性マスク層を形成した。
Further, as a comparative example of the present invention, a transistor was manufactured by epitaxially growing diamond using an epitaxial mask directly formed on an epitaxial growth substrate without performing hydrogen plasma treatment, oxygen plasma treatment, and formation of a buffer layer. . In this comparative example, first, a paste in which an alcohol solvent and a photoacid generator are added to trinormalbutoxyaluminum is applied onto a semiconductor diamond single crystal substrate having a (100) surface and doped with boron. After that, the substrate was baked at 80 ° C. for 5 minutes with a hot plate to form a photosensitive mask layer having a thickness of 300 nm on the
次に、電子ビーム露光装置を使用し、50keVで、5乃至50μC/cm2のドースにて、感光性マスク層に所定のパターン形状で電子ビームを照射した。その際、電子ビームは、半導体層を形成しない領域にのみ選択的に照射した。これにより、感光性マスクにおける電子ビームが照射された部分では、光酸発生剤から生成した酸を触媒としてトリノルマルブトキシアルミニムが脱水重合し、有機溶媒及びアルカリ溶液等に不溶な酸化アルミニウムが生成した。 Next, using an electron beam exposure apparatus, the photosensitive mask layer was irradiated with an electron beam in a predetermined pattern shape at a dose of 5 to 50 μC / cm 2 at 50 keV. At that time, the electron beam was selectively irradiated only to the region where the semiconductor layer was not formed. As a result, tri-normal butoxyaluminum undergoes dehydration polymerization using the acid generated from the photoacid generator as a catalyst in the portion of the photosensitive mask irradiated with the electron beam, and aluminum oxide insoluble in organic solvents and alkaline solutions is generated. did.
次に、基板をアルコール溶液中に1分間浸漬した後、超純水にて1分間洗浄して、感光性マスク層における電子ビームが照射されていない部分を除去し、エピタキシャルマスクを形成した。そして、このエピタキシャルマスクが形成された基板を水素希釈したメタンプラズマ中に20分間保持し、基板表面のエピタキシャルマスクが形成されていない領域にダイヤモンドをエピタキシャル成長させ、ソース及びドレインとなるダイヤモンド半導体層形成した。その際、基板の温度は800℃に保持した。その後、基板を180℃の熱リン酸中に10分間保持し、エピタキシャルマスクを除去した。次に、ダイヤモンド半導体層間にチャネル層を形成し、更に、このチャネル層上にゲート絶縁膜を介してゲート電極を形成すると共に、ダイヤモンド半導体層上に夫々ソース電極及びドレイン電極を形成して、比較例のトランジスタとした。 Next, the substrate was immersed in an alcohol solution for 1 minute and then washed with ultrapure water for 1 minute to remove a portion of the photosensitive mask layer that was not irradiated with an electron beam, thereby forming an epitaxial mask. Then, the substrate on which this epitaxial mask was formed was held in hydrogen-diluted methane plasma for 20 minutes, and diamond was epitaxially grown in a region on the substrate surface where the epitaxial mask was not formed to form a diamond semiconductor layer serving as a source and drain. . At that time, the temperature of the substrate was kept at 800 ° C. Thereafter, the substrate was kept in hot phosphoric acid at 180 ° C. for 10 minutes, and the epitaxial mask was removed. Next, a channel layer is formed between the diamond semiconductor layers, a gate electrode is formed on the channel layer via a gate insulating film, and a source electrode and a drain electrode are formed on the diamond semiconductor layer, respectively. An example transistor was used.
本発明の第1乃至第3実施例の半導体素子の製造方法においては、エピタキシャル成長工程後もエピタキシャルマスクにクラック及び剥離等の異常は発生しておらず、加工寸法誤差が少ないトランジスタを製造することができた。一方、比較例の半導体素子の製造方法においては、エピタキシャル成長工程後に試料を観察したところ、基板周辺部に形成されたエピタキシャルマスクの一部にクラックが発生していた。更に、この方法で製造した比較例のトランジスタは、エピタキシャルマスクにクラックが発生した部分にダイヤモンドがエピタキシャル成長しており、ダイヤモンド半導体層が所定のパターンからずれていた。この比較例のトランジスタにおけるパターン不良の歩留まりは、約90%であった。 In the method of manufacturing a semiconductor device according to the first to third embodiments of the present invention, it is possible to manufacture a transistor with little processing dimensional error without abnormality such as cracks and peeling in the epitaxial mask even after the epitaxial growth process. did it. On the other hand, in the semiconductor device manufacturing method of the comparative example, when the sample was observed after the epitaxial growth step, a crack was generated in a part of the epitaxial mask formed in the peripheral portion of the substrate. Furthermore, in the transistor of the comparative example manufactured by this method, diamond was epitaxially grown in the portion where the crack was generated in the epitaxial mask, and the diamond semiconductor layer was shifted from the predetermined pattern. The yield of pattern defects in this comparative transistor was about 90%.
1、111;基板
2;感光性マスク層
2a;電子ビーム照射部分
3;電子ビーム
4、14、112a;エピタキシャルマスク
5a、5b;半導体ダイヤモンド層
7、104;ソース電極
8、105;ドレイン電極
6;ゲート絶縁膜
9、107;ゲート電極
10;バッファ層
100;絶縁ゲート型電界効果トランジスタ(MISFET)
101;ダイヤモンド単結晶基板
102a、102b;高ドープp型半導体ダイヤモンド層
103;低ドープp型半導体ダイヤモンド層
106;アンドープダイヤモンド層
112;マスク層
113;感光性レジスト膜
113a;レジストマスク
114;半導体層
1, 111;
101; Diamond
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004264607A JP4447413B2 (en) | 2004-09-10 | 2004-09-10 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004264607A JP4447413B2 (en) | 2004-09-10 | 2004-09-10 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006080393A JP2006080393A (en) | 2006-03-23 |
JP4447413B2 true JP4447413B2 (en) | 2010-04-07 |
Family
ID=36159586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004264607A Expired - Fee Related JP4447413B2 (en) | 2004-09-10 | 2004-09-10 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4447413B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4986406B2 (en) * | 2005-03-31 | 2012-07-25 | 住友電工デバイス・イノベーション株式会社 | Manufacturing method of semiconductor device |
KR102352740B1 (en) * | 2015-04-30 | 2022-01-18 | 삼성디스플레이 주식회사 | Method of manufacturing mask and method of manufacturing display apparatus |
-
2004
- 2004-09-10 JP JP2004264607A patent/JP4447413B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006080393A (en) | 2006-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6300202B1 (en) | Selective removal of a metal oxide dielectric | |
US7772059B2 (en) | Method for fabricating graphene transistors on a silicon or SOI substrate | |
US4361600A (en) | Method of making integrated circuits | |
US4579621A (en) | Selective epitaxial growth method | |
US6429538B1 (en) | Method for making a novel graded silicon nitride/silicon oxide (SNO) hard mask for improved deep sub-micrometer semiconductor processing | |
KR20210008171A (en) | Conformal carbon film deposition | |
JP4447413B2 (en) | Manufacturing method of semiconductor device | |
TWI831940B (en) | Method of thin film deposition in trenches | |
JP2006520540A (en) | Process for forming shallow trench isolation for strained silicon processes. | |
KR100295062B1 (en) | Method of manufacturing gate structure curing damages on gate oxide for semiconductor device | |
JP3245136B2 (en) | Method of improving film quality of insulating film | |
US6589337B2 (en) | Method of producing silicon carbide device by cleaning silicon carbide substrate with oxygen gas | |
JPH0254657B2 (en) | ||
KR100272144B1 (en) | Method of manufacturing semiconductor device | |
JP4376505B2 (en) | Manufacturing method of semiconductor device | |
JP2006516362A (en) | Process for forming shallow trench insulators for strained silicon processes. | |
JPH07297151A (en) | Fabrication of semiconductor device | |
US7358197B2 (en) | Method for avoiding polysilicon film over etch abnormal | |
JP4654439B2 (en) | Method for forming metal oxide thin film | |
JP4027913B2 (en) | Manufacturing method of semiconductor device | |
TW388103B (en) | Method of forming field oxide layer with double sidewall layer | |
JPH0656866B2 (en) | Method for forming semiconductor element isolation region | |
JPH07254594A (en) | Manufacture of semiconductor device | |
JP2005340734A (en) | Semiconductor element and method for manufacturing the same | |
JP2023025432A (en) | Nitride semiconductor substrate and method for producing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070724 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100119 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100120 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4447413 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |