JP4446757B2 - 高速交換環境で共有されたメモリ資源を管理するシステム、方法及び論理 - Google Patents

高速交換環境で共有されたメモリ資源を管理するシステム、方法及び論理 Download PDF

Info

Publication number
JP4446757B2
JP4446757B2 JP2004030782A JP2004030782A JP4446757B2 JP 4446757 B2 JP4446757 B2 JP 4446757B2 JP 2004030782 A JP2004030782 A JP 2004030782A JP 2004030782 A JP2004030782 A JP 2004030782A JP 4446757 B2 JP4446757 B2 JP 4446757B2
Authority
JP
Japan
Prior art keywords
block
credits
packet
credit
port module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004030782A
Other languages
English (en)
Other versions
JP2004242333A (ja
Inventor
剛 清水
幸洋 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JP2004242333A publication Critical patent/JP2004242333A/ja
Application granted granted Critical
Publication of JP4446757B2 publication Critical patent/JP4446757B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
    • G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Description

本発明は、一般的には、通信システムに関連し、特に、高速交換環境での共有されたメモリ資源を管理することに関連する。
高速シリアル相互接続が、通信環境で一般的になってきており、そして、その結果、これらの環境でスイッチが行う役割が、更に重要になってきている。伝統的なスイッチは、これらの相互接続をサポートするのに典型的に必要なスケーラビリティと交換速度を提供しない。
本発明の特定の実施例は、高速交換環境で伝統的に共有されたメモリ資源に関連する欠点と問題を減少又は、削除しうる。
本発明の特定の実施例は、高速交換環境で伝統的に共有されたメモリ資源に関連する欠点と問題を減少又は、削除しうる。
本発明の実施例では、高速交換環境で共有されたメモリ資源を管理するシステムは、複数のクレジットに対応する複数のブロックに論理的に分割されるデータメモリを有する。システムは、１つ又はそれ以上のクレジットを有する利用できるクレジットのプールを維持する、中央エージェントを有する。中央エージェントは、クレジットのプールから入力ポートへクレジットを割当てる。割当てられたクレジットは対応する１つのブロックが入力ポートモジュールに有効であることを示す。システムは、中央エージェントから受信された割当てられたクレジットを追跡し、パケットを受信し、パケットをデータメモリに書き込むために十分な割当てられたクレジットが有効かどうかを決定し、十分な割当てられたクレジットが有効である場合には、有効な１つ又はそれ以上の割当てられたクレジットに対応する１つ又はそれ以上のブロックにパケットを書き込む、複数の入力ポートを有する。システムは、ブロックから読み出し、読み出したブロックに対応するクレジットをクレジットのプールに戻す、複数の出力ポートを有する。
本発明の特定の実施例では、１つ又はそれ以上の利点を提供する。特定の実施例は、マルチキャストトラフィックに関連するメモリ要求を減少する。特定の実施例では、ポートモジュールはメモリ資源を共有し、これは、ラインの先頭（ｈｅａｄ−ｏｆ−ｌｉｎｅ）のブロッキングを除去し、メモリ要求を減少し、そして、ポートモジュールでの負荷状態の変化のさらに効率的な取り扱いを可能とする。特定の実施例は、カットスルー転送を提供し、これは、記憶及び転送技術の上の１つ又はそれ以上の利点を提供する。特定の実施例は、遅延されたカットスルー転送を提供し、これも、記憶及び転送技術の上の１つ又はそれ以上の利点を提供する。特定の実施例は、スイッチコアのスループットを増加させる。特定の実施例は、スイッチコアにより交換されるパケットの速度を増加する。特定の実施例は、スイッチコアのフォールスルー待ち時間を減少し、これは、クラスタ応用では重要である。特定の実施例は、単一の集積回路（ＩＣ）又はチップで具体化される。特定の実施例は、スイッチコアの電力消費を減少する。特定の実施例は、イーサネット（登録商標）スイッチ、ＩＮＦＩＮＩＢＡＮＤスイッチ、３ＧＩＯスイッチ、ＨＹＰＥＲＴＲＡＮＳＰＯＲＴスイッチ、ＲＡＰＩＤ ＩＯスイッチ、又は、専用のバックプレーンスイッチのような異なる応用で使用されることが可能である。ある実施例は、これらの全ての、幾つかの利点を提供し又は提供せず、ある実施例は、図、記述及びここに含まれる請求項から当業者に容易に明らかな、１つ又はそれ以上の他の技術的な利点を提供する。
本発明とその特徴及び利点の更に完全な理解を提供するために、添付の図面と共に、以下の説明を参照する。
図１は、１つ又はそれ以上のサーバシステム１４；１つ又はそれ以上の記憶システム１６；１つ又はそれ以上のネットワークシステム１８；及び、相互接続１２を、１つ又はそれ以上のローカルエリアネットワーク（ＬＡＮ）、ワイドエリアネットワーク（ＷＡＮ）又は他のネットワークを含む、１つ又はそれ以上の他のネットワーク、に結合する１つ又はそれ以上のルーティングシステム２０の間の通信をサポートするシリアル又は他の相互接続１２を含む例示のシステムエリアネットワーク１０を示す。サーバシステム１４は各々が、１つ又はそれ以上の中央処理ユニット（ＣＰＵ）と１つ又はそれ以上のメモリユニットを有する。記憶システム１６は各々が、１つ又はそれ以上のチャネルアダプタ（ＣＡ）、１つ又はそれ以上のディスクアダプタ（ＤＡ）及び１つ又はそれ以上のＣＰＵモジュール（ＣＭ）を有する。相互接続１２は、１つ又はそれ以上のスイッチ２２を有し、これは、特定の実施例では、以下に更に完全に記載するように、イーサネット（登録商標）スイッチを有する。システムエリアネットワーク１０の構成要素は、１つ又はそれ以上のリンクを使用して互いに結合され、その各々は、１つ又はそれ以上のコンピュータバス、ローカルエリアネットワーク（ＬＡＮ）、メトロポリタンエリアネットワーク（ＭＡＮ）、ワイドエリアネットワーク（ＷＡＮ）、インターネットの一部又は、他の配線、光、無線又は、他のリンクを有する。システムエリアネットワーク１０は、特定の構成に互いに結合された特定の構成要素を有するように記載され且つ説明されるが、本発明は、適切な構成で互いに結合された適する構成要素を有する適する任意のシステムエリアネットワークを考慮する。
図２は、システムエリアネットワーク１０の例示のスイッチ２２を示す。スイッチ２２は、複数のポート２４とスイッチコア２６を有する。ポート２４は各々が、スイッチコア２６と（サーバシステム１４、記憶システム１６、ネットワークシステム１８、ルーティングシステム２０又は、他のスイッチ２２のような）システムエリアネットワーク１０の構成要素に結合されている。第１ポート２４は、システムエリアネットワーク１０の第１構成要素からパケットを受信し、パケットをシステムエリアネットワーク１０の第２の構成要素へ通信する第２ポート２４へ交換するためにスイッチコア２６へパケットを通信する。パケットへの参照は、適切な、パケット、データグラム、フレーム又は、他のデータの単位を含みうる。スイッチコア２６は、第１ポート２４からパケットを受信し、以下に更に完全に記載するように、１つ又はそれ以上の第２ポート２４へパケットを交換する。特定の実施例では、スイッチ２２は、イーサネット（登録商標）スイッチを含む。特定の実施例では、スイッチ２２は、有線速度又はその付近でパケットを交換できる。
図３は、スイッチ２２の例示のスイッチコア２６を示す。スイッチコア２６は、１２のポートモジュール２８、ストリームメモリ３０、タグメモリ３２、中央エージェント３４及びルーティングモジュール３６を有する。スイッチコア２６の構成要素は、バス又は他のリンクを使用して互いに結合される。特定の実施例では、スイッチコア２６は、単一のＩＣで具体化される。スイッチコア２６の省略時（デフォルト）モードでは、システムエリアネットワーク１０の第１構成要素からスイッチコア２６により受信されたパケットは、スイッチコア２６が全体のパケットを受信する前に、スイッチコア２６からシステムエリアネットワーク１０の１つ又はそれ以上の第２構成要素へ通信されうる。特定の実施例では、カットスルー転送は、（減少された待ち時間、減少されたメモリ要求、及び増加されたスループットのような）記憶及び転送技術の上の１つ又はそれ以上の利点を提供する。スイッチコア２６は、異なる応用についても構成されうる。例でありそして限定されないとして、スイッチコア２６は、（１０ギガバイトイーサネット（登録商標）スイッチ２２又は特定の実施例のイーサネット（登録商標）スイッチ２２を含む）イーサネット（登録商標）スイッチ２２、ＩＮＦＩＮＩＢＡＮＤスイッチ２２、３ＧＩＯスイッチ２２、ＨＹＰＥＲＴＲＡＮＳＰＯＲＴスイッチ２２、ＲＡＰＩＤ ＩＯスイッチ２２、又は、記憶システム１６、ネットワークシステム１８又は、両方のための専用のバックプレーンスイッチ２２又は、他のスイッチ２２について、構成されることが可能である。
ポートモジュール２８は、スイッチ２２のスイッチコア２６とポート２４の間のインターフェースを提供する。ポートモジュール２８は、ポート２４、ストリームメモリ３０、タグメモリ３２、中央エージェント３４、及びルーティングテーブル３６に結合される。特定の実施例では、ポートモジュール２８は、（システムエリアネットワーク１０の構成要素からパケットを受信しそしてストリームメモリ３０へパケットを書き込むのに使用される）入力論理と（ストリームメモリ３０からパケットを読み出しそしてパケットをシステムエリアネットワーク１０の構成要素へ通信するのに使用される）出力論理の両方を有する。代わりとして、特定の実施例では、ポートモジュール２８は、入力論理のみ又は出力論理のみを有する。ポートモジュール２８への参照は、適切な場合に、入力論理、出力論理又は、両方を有するポートモジュール２８を含む、ポートモジュール２８は、入力フロー制御のための入力バッファも含みうる。イーサネット（登録商標）スイッチ２２では、ポーズ機能が、入力フロー制御について使用され得、これは効果的であるために時間がかかる。ポートモジュール２８の入力バッファは、ポーズ機能が入力するパケットを止める前に送られたパケットの一時的な記憶に使用される。入力フロー制御についてクレジットがエクスポート（移出）される場合には、入力バッファは不要であるので、ＩＮＦＩＮＩＢＡＮＤスイッチ２２の場合のように、入力バッファは任意である。特定の実施例では、ポートモジュール２８をストリームメモリ３０に結合するリンクは、（データがポートモジュール２８からストリームメモリ３０に書き込まれるスイッチコア２６の動作を含む）書き込み動作のためのものとそして、（データがストリームメモリ３０からポートモジュール２８に読み出されるスイッチコア２６の動作を含む）読み出し動作のためのものの、２つのリンクを有する。これらのリンクの各々は、３６ビットを送り、ポートモジュール２８とストリームメモリ３０の間のデータ経路を両方向に３６ビット幅にする。
システムエリアネットワーク１０の第１構成要素から第１ポートモジュール２８により受信されるパケットは、第１ポートモジュール２８からストリームメモリ３０へ書き込まれ、そして後に、第２ポートモジュール２８からシステムエリアネットワーク１０の１つ又はそれ以上の第２構成要素への通信のために、ストリームメモリ３０から１つ又はそれ以上の第２ポートモジュール２８へ読み出される。ポートモジュール２８により受信されている又はそこから通信されているパケットへの参照は、適切に、ポートモジュール２８により受信されている又はそこから通信されている全体のパケット又は、ポートモジュール２８により受信されている又はそこから通信されているパケットの一部を含みうる。同様に、ストリームメモリ３０へ書き込まれている又はそこから読み出されているパケットへの参照は適切に、ストリームメモリ３０へ書き込まれている又はそこから読み出されている全体のパケット又は、ストリームメモリ３０へ書き込まれている又はそこから読み出されているパケットの一部のみを含みうる。入力論理を含むポートモジュール２８は、ストリームメモリ３０に書き込むことが可能であり、そして、出力論理含むポートモジュール２８は、ストリームメモリ３０から読み出すことがことが可能である。特定の実施例では、ポートモジュール２８によるストリームメモリ３０の共有は、ラインの先頭のブロッキングを除去し（それによりスイッチコア２６のスループットを増加し）、スイッチコア２６に関連するメモリ要求を減少し、そして、スイッチコア２６が、ポートモジュール２８での負荷状態の変化を更に効率的に扱うことを可能とする。
スイッチコア２６のストリームメモリ３０は、図４に示されたように、論理的にブロック３８に分割され、これは更に、ワード４０に分割される。行はブロック３８を示しそして、行と列の交差点は、ブロック３８のワード４０を示す。特定の実施例では、ストリームメモリ３０は、１５３６ブロック３８に分割され、各ブロック３８は、２４ワード４０を含み、ワード４０は７２ビットを有する。ストリームメモリ３０は、特定の数のビットを含む特定の数のワード４０に分割された特定の数のブロック３８に分割されているように記述されそして説明されているが、本発明は、ストリームメモリ３０が、適する数のビットを含む適する数のワード４０に分割された適する数のブロック３８に分割されていることを考慮する。パケットサイズは、パケットごとに異なることが可能である。ブロック３８と同じ又はそれより少ないビットを含むパケットが１つのブロック３８に書き込まれることが可能であり、そして、ブロック３８よりも多くのビットを含むパケットは、互いに連続である必要はない、１つより多くのブロック３８に書き込まれることが可能である。
ブロック３８への書き込み又はそこからの読み出しのときには、ポートモジュール２８は、ブロック３８の任意のワード４０から開始でき、そして、順次にブロック３８のワード４０へ書き込み又はそこから読み出すことが可能である。ポートモジュール２８は、ブロック３８へ書き込みそこから読み出しながら、ブロック３８の第１ワード４０へラップアラウンドすることも可能である。ブロック３８は、書き込み動作又は読み出し動作でブロック３８を識別するために使用されるアドレスを有し、そして、オフセットは、書き込み動作又は読み出し動作でブロック３８のワード４０を識別するために使用される。例として、４１７６ビット長のパケットを考えるとする。パケットは、ブロック３８ａのワード４０ｆで開始しそしてブロック３８ｂを含まず、ブロック３８ｄのワード４０ｋへ続く、５８のワード４０に書き込まれる。書き込み動作では、ブロック３８ａのワード４０ｆは、第１アドレスと第１オフセットで識別され、ブロック３８ｃのワード４０ｆは、第２アドレスと第２オフセットで識別され、そして、ブロック３８ｄのワード４０ｆは、第３アドレスと第３オフセットで識別される。パケットは、ブロック３８ａのワード４０ｆで開始しそしてブロック３８ｂを含まず、ブロック３８ｄのワード４０ｋへ続く、ストリームメモリ３０から読み出される。読み出し動作では、ブロック３８ａのワード４０ｆは、第１アドレスと第１オフセットで識別され、ブロック３８ｃのワード４０ｆは、第２アドレスと第２オフセットで識別され、そして、ブロック３８ｄのワード４０ｆは、第３アドレスと第３オフセットで識別される。
タグメモリ３２は、各々が、書き込むべき次のブロック３８を決定するために第１ポートモジュール２８によりそして、そこから読み出すべき次のブロック３８を決定するために１つ又はそれ以上の第２ポートモジュール２８により使用される、複数のリンクされたリストを有する。タグメモリ３２は、以下に更に完全に説明するように、ポートモジュール２８からストリームメモリ３０への書き込み動作のためにポートモジュール２８に有効になされることが可能である次のブロック３８を決定するために、中央エージェント３４により使用され得るリンクされたリストも有する。タグメモリ３２は、複数のエントリを有し、その少なくとも幾つかは各々が、ストリームメモリ３０のブロック３８に対応する。ストリームメモリ３０の各ブロック３８は、タグメモリ３２内に対応するエントリを有する。タグメモリ３２内のエントリは、タグメモリ３２内の他のエントリへのポインタを有することが可能であり、この結果リンクされたリストとなる。
ポートモジュール２８からストリームメモリ３０への書き込み動作のためにポートモジュール２８に有効であるブロック３８に対応するタグメモリ３２内のエントリは、ポートモジュール２８がリンクされたエントリを使用して書き込むべき次のブロック３８を決定できるように、ともにリンクされている。例として、ポートモジュール２８からストリームメモリ３０への書き込み動作のためにポートモジュール２８に有効である４つのブロック３８を考えるとする。第１ブロック３８に対応するタグメモリ３２内の第１エントリは、第２ブロック３８へのポインタを有し、第２ブロック３８に対応するタグメモリ３２内の第２エントリは、第３ブロック３８へのポインタを有し、そして、第３ブロック３８に対応するタグメモリ３２内の第３エントリは、第４ブロック３８へのポインタを有する。ポートモジュール２８は第１ブロック３８へ書き込みそして、ポートモジュール２８が第１ブロック３８に書き込んでいる間に、書き込むべき次のブロック３８を決定するために第１エントリ内のポインタを使用する。ポインタはポートモジュール２８に第２ブロック３８を示し、そして、ポートモジュール２８が第１ブロック３８への書き込みを終了したときに、ポートモジュール２８は第２ブロック３８へ書き込む。ポートモジュール２８が第２ブロック３８へ書き込んでいる間に、ポートモジュール２８は、書き込むべき次のブロック３８を決定するために第２エントリ内のポインタを使用する。ポインタはポートモジュール２８に第３ブロック３８を示し、そして、ポートモジュール２８が第２ブロック３８への書き込みを終了したときに、ポートモジュール２８は第３ブロック３８へ書き込む。ポートモジュール２８が第３ブロック３８へ書き込んでいる間に、ポートモジュール２８は、書き込むべき次のブロック３８を決定するために第３エントリ内のポインタを使用する。ポインタはポートモジュール２８に第４ブロック３８を示し、そして、ポートモジュール２８が第３ブロック３８への書き込みを終了したときに、ポートモジュール２８は第４ブロック３８へ書き込む。タグメモリ３２内のリンクされたリストは、書き込むべき次のブロック３８を決定するために、１つより多くのポートモジュール２８により使用されることができない。
ブロック３８がポートモジュール２８からストリームメモリ３０への書き込み動作のためにポートモジュール２８に有効になされたときには、ブロック３８に対応するタグメモリ３２内のエントリは、ポートモジュール２８が書き込むべき次のブロック３８を決定するために使用しているリンクされたリストへ追加されうる。例として、上述のリンクされたリストを考えるとする。第４エントリがリンクされたリストの最後のエントリである場合には、第５ブロック３８がポートモジュール２８に有効になされるときに、第４エントリは第５ブロック３８へのポインタを含むように修正されうる。
書き込むべき次のブロック３８を決定するために第１ポートモジュール２８が使用しているタグメモリ３２のリンクされたリストも、読み出すべき次のブロック３８を決定するために１つ又はそれ以上の第２のポートモジュール２８により使用され得る。例として、上述のリンクされたリストを考えるとする。パケットの第１部分は、第１ポートモジュール２８から第１ブロック３８へ書き込まれ、パケットの第２部分は、第１ポートモジュール２８から第２ブロック３８へ書き込まれ、そして、パケットの第３及び最終部分は、第１ポートモジュール２８から第３ブロック３８へ書き込まれる。第３ブロック３８にパケットの最終部分が書き込まれたことを示すために第３ブロック３８へエンドマークも書き込まれる。第２ポートモジュール２８は、第１ブロック３８から読み出し、第２ポートモジュール２８が第１ブロック３８から読み出している間に、読み出すべき次のブロック３８を決定するために第１エントリ内のポインタを使用する。ポインタは第２ポートモジュール２８に第２ブロック３８を示し、そして、第２ポートモジュール２８が第１ブロック３８からの読み出しを終了したときに、第２ポートモジュール２８は、第２ブロック３８から読み出す。第２ポートモジュール２８が第２ブロック３８から読み出している間に、ポートモジュール２８は、読み出すべき次のブロック３８を決定するために第２エントリ内のポインタを使用する。ポインタは第２ポートモジュール２８に第３ブロック３８を示し、そして、第２ポートモジュール２８が第２ブロック３８からの読み出しを終了したときに、第２ポートモジュール２８は、第３ブロック３８から読み出す。第２ポートモジュール２８が第３ブロック３８から読み出しそして、第３ブロック３８内のエンドマークを使用し、パケットの最終部分が第３ブロック３８に書き込まれたことを決定する。タグメモリ３２内のリンクされたリストは、書き込むべき次のブロック３８を決定するために、１つより多くの第１ポートモジュール２８により使用されることができないが、リンクされたリストは読み出すべき次のブロック３８を決定するために１つ又はそれ以上の第２ポートモジュール２８により使用されることが可能である。
異なるパケットは、異なる宛先を有しそして、パケットがストリームメモリ３０を通る順序は、先入れ、先出し（ファーストイン、ファーストアウト、ＦＩＦＯ）である。例として、第２パケットが受信されそして１つ又はそれ以上の第２ブロック３８に書き込まれる前に、受信されそして１つ又はそれ以上の第１ブロック３８に書き込まれた第１パケットを考える。第２パケットは、第１パケットよりも前にストリームメモリ３０から読み出されると、第２ブロック３８は第１ブロック３８の前に他の書き込み動作に対して有効となる。特定の実施例では、パケットが書き込まれたストリームメモリ３０のブロック３８は、パケットのポートモジュール２８に指定されている全てのポートモジュール２８によりブロック３８からパケットが読み出されたすぐ後に、ポートモジュール２８からブロック３８への書き込み動作のために、ポートモジュール２８へ有効になされる。パケットの指定されたポートモジュール２８は、システムエリアネットワーク１０の構成要素、スイッチコア２６からの下流、即ちパケットの最終又は中間宛先へ、結合されたポートモジュール２８を有する。
特定の実施例では、クレジットがポートモジュール２８の入力論理に割当てられ、そして、書き込み動作を管理するのに使用される。書き込み動作を管理するのにクレジット使用することは、スイッチコア２６によるカットスルー転送を容易にでき、これは、待ち時間（レーテンシ）を減少し、スループットを増加し、そして、スイッチコア２６に関連するメモリ要求を減少する。また、クレジットが書き込み動作を管理するために使用される場合には、どの時点でどのブロック３８にどのポートモジュール２８が書き込めるかに関する決定が、ポートモジュール２８で局所的に行われることが可能であり、これは、スイッチコア２６のスループットと交換速度を増加する。書き込み動作を管理するのにクレジット使用することは、ラインの先頭のブロッキングも除去できそして、ポートモジュール２８で負荷状態の変化に応じてポートモジュール２８間でメモリ資源の分配のより大きな柔軟性を提供できる。クレジットは、ストリームメモリ３０のブロック３８に対応しそして、ブロック３８に書き込むためにポートモジュール２８により使用されることが可能である。クレジットは、クレジットのプールからポートモジュール２８に割当てられ、これは、中央エージェント３４により管理される。ポートモジュール２８に割当てられているクレジットへの参照は、ポートモジュール２８からブロック３８への、及び逆の、書き込み動作のためにポートモジュール２８に有効になされているクレジットに対応するブロック３８を含む。
クレジットのプール内のクレジットは、どのポートモジュール２８にも割当でき、そして、特定のポートモジュール２８に割当てられる必要はない。ポートモジュール２８は、ポートモジュール２８に有効なクレジットのみを使用でき、そして、他のポートモジュール２８に有効な又はクレジットのプール内にあるクレジットを使用できない。クレジットは、クレジットがポートモジュール２８に割当てられそしてポートモジュール２８がまだクレジットを使用していない場合に、ポートモジュール２８に有効である。ポートモジュール２８に割当てられているクレジットは、ポートモジュール２８がそのクレジットを使用するまでポートモジュール２８に有効である。クレジットは一度に１より多くのポートモジュール２８に割当てられることは出来ず、そしてクレジットは同時に１より多くのポートモジュール２８に有効にされることは出来ない。特定の実施例では、第１ポートモジュール２８がクレジットに対応するブロック３８にパケットを書き込むためにそのクレジットを使用するときには、そのクレジットは、パケットの全ての指定されたポートモジュール２８がブロック３８からパケットを読み出したすぐ後にクレジットのプールに戻される。
中央エージェント３４は、クレジットを、クレジットのプールから、ポートモジュール２８へ割当てることができる。例として、中央エージェント３４は、ポートモジュール２８への予め定められた数のクレジットの初期割当を行うことが可能である。特定の実施例では、中央エージェント３４は、スイッチコア２６の開始で又はスイッチコア２６がリセットされるのに応じて、ポートモジュール２８へのクレジットの初期割当を行うことが可能である。他の例として、中央エージェント３４は、ポートモジュール２８が使用している他のクレジットを置き換えるためにポートモジュール２８へクレジットを割当てることができる。特定の実施例では、ポートモジュール２８が第１クレジットを使用するときには、ポートモジュール２８は、ポートモジュール２８が第１クレジットを使用していることを中央エージェント３４に通知し、そして、ポートモジュール２８が第１クレジットを使用していることを中央エージェント３４に通知するポートモジュール２８に応じて、しかし、ポートモジュール２８により使用されているブロック３８の数が適用可能な限度に合わない又は超えている場合にのみ、中央エージェント３４は第２クレジットを第１クレジットと置き換えるようにポートモジュール２８へ割当る。ポートモジュール２８により使用されているブロック３８への参照は、パケットがポートモジュール２８から書き込まれている及びそれからパケットの全ての指定されたポートモジュール２８がパケットを読み出していない、ブロック３８を含む。適用可能な限度まで、ポートモジュール２８により使用されるクレジットを、置き換えることにより、ポートモジュール２８へ有効なクレジットの数は、比較的一定に保たれ、そして、ポートモジュール２８で負荷状態が上昇する場合には、更なるブロック３８が、ポートモジュール２８での負荷状態の増加に応じてポートモジュール２８へ供給されることが可能である。限度はポートモジュール２８により使用されるブロックの数に適用されることが可能であり、これは、ポートモジュール２８が多すぎるブロック３８を使用しそれにより、多すぎる共有されたメモリ資源を使用することを防止する。限度は、クレジットのプール内のクレジットの数に基づいて動的に制御されうる。クレジットのプール内のクレジットの数が減少する場合には、限度も減少する。限度の計算とクレジットがポートモジュール２８に割当てられるそれに従った処理は、スイッチコア２６を通してパケットのクリティカルパスから発生し、これは、スイッチコア２６の交換速度を増加する。
タグメモリ３２内のリンクされたリストは、ポートモジュール２８に割当てられうる次のクレジットを決定するために中央エージェント３４により使用されることが可能である。リンクされたリストの要素は、順にクレジットのプール内のクレジットに対応するブロック３８に対応するタグメモリ３２内のエントリを含む。例として、クレジットのプール内の４つのクレジットを考える。第１クレジットは第１ブロック３８に対応し、第２クレジットは第２ブロック３８に対応し、第３クレジットは第３ブロック３８に対応し、そして、第４クレジットは第４ブロック３８に対応する。第１ブロック３８に対応するタグメモリ３２内の第１エントリは第２ブロック３８へのポインタを有し、第２ブロック３８に対応するタグメモリ３２内の第２エントリは第３ブロック３８へのポインタを有し、そして、第３ブロック３８に対応するタグメモリ３２内の第３エントリは第４ブロック３８へのポインタを有する。中央エージェント３４は、第１クレジットをポートモジュール２８に割当て、中央エージェント３４は第１クレジットをポートモジュール２８に割当てながら、ポートモジュール２８に割当てる次のクレジットを決定するために第１エントリ内のポインタを使用する。ポインタは、中央エージェント３４に第２ブロック３８を示し、そして、中央エージェント３４がポートモジュール２８への第１クレジットの割当てを終了したときに、中央エージェント３４はポートモジュール２８へ第２クレジットを割当てる。中央エージェント３４は第２クレジットをポートモジュール２８に割当てながら、中央エージェント３４はポートモジュール２８に割当てる次のクレジットを決定するために第２エントリ内のポインタを使用する。ポインタは、中央エージェント３４に第３ブロック３８を示し、そして、中央エージェント３４がポートモジュール２８への第２クレジットの割当てを終了したときに、中央エージェントはポートモジュール２８へ第３クレジットを割当てる。中央エージェント３４は第３クレジットをポートモジュール２８に割当てながら、中央エージェント３４はポートモジュール２８に割当てる次のクレジットを決定するために第３エントリ内のポインタを使用する。ポインタは、中央エージェント３４に第４ブロック３８を示し、そして、中央エージェント３４がポートモジュール２８への第３クレジットの割当てを終了したときに、中央エージェントはポートモジュール２８へ第４クレジットを割当てる。
ブロック３８に対応するクレジットがクレジットのプールに戻されたときに、ブロック３８に対応するタグメモリ３２内のエントリは、ポートモジュール２８に割当てる次のクレジットを決定するために中央エージェント３４が使用しているリンクされたリストの最後に加えられる。例として、上述のリンクされたリストを考える。第４のエントリがリンクされたリストの最後の要素である場合には、第５ブロック３８に対応する第５クレジットがクレジットのプールに追加されたときに、第４エントリは、第５ブロック３８に対応するタグメモリ３２内の第５エントリへのポインタを含めるように修正されうる。タグメモリ３２内のエントリは各々が、ストリームメモリ３０のブロック３８に対応し、ブロック３８へ指すポインタもタグメモリ３２内のエントリを指す。
ポートモジュール２８が入力するパケットを受信するときには、ポートモジュール２８は、ストリームメモリ３０へパケットを書き込むために十分なクレジットがポートモジュール２８に有効かどうかを決定する。特定の実施例では、ストリームメモリ３０へパケットを書き込むために十分なクレジットがポートモジュール２８に有効な場合には、ポートモジュール２８は１つ又はそれ以上のクレジットを使用して、ストリームメモリ３０へパケットを書き込む。特定の実施例では、ストリームメモリ３０へパケットを書き込むために十分なクレジットがポートモジュール２８に有効でない場合には、ポートモジュール２８は、パケットを入力バッファに書き込みそして、後に、ストリームメモリ３０へパケットを書き込むために十分なクレジットがポートモジュール２８に有効になったときに、１つ又はそれ以上のクレジットを使用して、ストリームメモリ３０へパケットを書き込む。入力バッファにパケットを書き込むポートモジュール２８の代わりとして、ポートモジュール２８はパケットを中断することが可能である。特定の実施例では、ストリームメモリ３０へパケットの一部のみを書き込むために十分なクレジットがポートモジュール２８に有効な場合には、ポートモジュール２８は１つ又はそれ以上のクレジットを使用して、ストリームメモリ３０へ書き込まれるべきパケットの一部をストリームメモリ３０に書き込むことができ、そして、パケットの１つ又はそれ以上の他の部分を入力バッファに書き込むことができる。後に、ストリームメモリ３０へパケットの１つ又はそれ以上の他の部分を書き込むために十分なクレジットがポートモジュール２８に有効になったときに、ポートモジュール２８は、１つ又はそれ以上のクレジットを使用して、ストリームメモリ３０へパケットの１つ又はそれ以上の他の部分を書き込むことができる。特定の実施例では、カットスルー転送のような、遅延されたカットスルー転送が、記憶及び転送技術の上の（減少された待ち時間、減少されたメモリ要求、及び増加されたスループットのような）１つ又はそれ以上の利点を提供する。ストリームメモリ３０へパケットを書き込むために十分なクレジットがポートモジュール２８に有効かどうかを決定するポートモジュール２８への参照は、ストリームメモリ３０へ全体のパケットを書き込むために、ストリームメモリ３０へパケットの受信された部分のみを書き込むために又は、ストリームメモリ３０へパケットの少なくとも一部分を書き込むために、十分なクレジットがポートモジュール２８に有効どうかを決定するポートモジュール２８を含む。
特定の実施例では、全体のパケッが受信されるまで入力パケットの長さを知ることができない。これらの実施例では、（標準の適用可能なセットに従った）最大パケットサイズが、ストリームメモリ３０へポートモジュール２８により受信された入力パケットを書き込むために十分なクレジットがポートモジュール２８に有効かどうかを決定するのに使用されることが可能である。電気電子工学会（ＩＥＥＥ）により発行された標準のセットに従って、イーサネット（登録商標）フレームの最大サイズは１５００バイトである。標準のデファクトのセットに従って、イーサネット（登録商標）フレームの最大サイズは９０００バイトである。例としてそして限定しないとして、入力パケットの一部のみを受信したポートモジュール２８を考える。ポートモジュール２８は、ストリームメモリ３０へ全体のパケットを書き込むために十分なクレジットがポートモジュール２８に有効かどうかを決定するのに、（標準の適用可能なセットに従った）最大パケットサイズを使用する。ポートモジュール２８は、最大パケットサイズとポートモジュール２８に有効なクレジットの数を比較することにより、この決定を行うことが可能である。ストリームメモリ３０へ全体のパケットを書き込むために十分なクレジットがポートモジュール２８に有効な場合には、ポートモジュール２８は、１つ又はそれ以上のクレジットを使用してストリームメモリ３０へパケットの受信された部分を書き込むことができそして、ポートモジュール２８がパケットの１つ又はそれ以上の他の部分を受信したときに、１つ又はそれ以上のクレジットを使用してストリームメモリ３０へパケットの１つ又はそれ以上の他の部分を書き込むことができる。
ポートモジュール２８は、カウンタを使用してポートモジュール２８に有効なクレジットの数を監視できる。中央エージェント３４が、クレジットをポートモジュール２８に割当てるときに、ポートモジュール２８はある量だけカウンタを増加しそして、ポートモジュール２８がクレジットを使用するときに、ポートモジュール２８はある量だけカウンタを減じる。カウンタの現在の値は、ポートモジュール２８に有効なクレジットの現在の数を示し、そして、ポートモジュール２８は、ポートモジュール２８からストリームメモリ３０へパケットを書き込むために十分なクレジットがポートモジュール２８に有効かどうかを決定するために、カウンタを使用できる。中央エージェント３４も、カウンタを使用してポートモジュール２８に有効なクレジットの数を監視できる。中央エージェント３４が、クレジットをポートモジュール２８に割当てるときに、中央エージェント３４はある量だけカウンタを増加しそして、ポートモジュール２８がクレジットを使用したことを、ポートモジュール２８が中央エージェント３４に通知するときに、中央エージェント３４は、ある量だけカウンタを減じる。カウンタの現在の値は、ポートモジュール２８に有効なクレジットの現在の数を示し、そして、中央エージェント３４は、ポートモジュール２８へ１つ又はそれ以上のクレジットを割当てるかどうかを決定するために、カウンタを使用できる。中央エージェント３４は、カウンタを使用しているポートモジュール２８により使用されているブロック３８の数も監視できる。ポートモジュール２８が中央エージェント３４へ、ポートモジュール２８がブロック３８へ書き込んだことを通知するときには、中央エージェントは、ある量だけカウンタを増加しそして、ポートモジュール２８が書き込んだブロック３８が解放されそしてブロック３８に対応するクレジットがクレジットのプールに戻されたときに、中央エージェントはある量だけカウンタを減じる。
ポートモジュール２８へ有効なクレジットの数は一定に保たれ、そして、ポートモジュール２８により使用されているブロック３８の数は制限される。制限は、ポートモジュール２８、１つ又はそれ以上の他のポートモジュール２８又は、両方での負荷状態の変化に応じて変化される。特定の実施例では、ポートモジュール２８により使用されているブロック３８の数は、クレジットのプール内のクレジットの数の関数である動的なしきい値に従って、制限される。アクティブなポートモジュール２８は、特定の実施例では、１つ又はそれ以上のブロック３８を使用しているポートモジュール２８を含む。ブロック３８を使用しているポートモジュール２８への参照は、ストリームメモリ３０からパケットの全ての指定されたポートモジュール２８へ読み出しされてないストリームメモリ３０へ少なくとも１つのパケットを書き込んだポートモジュール２８を含む。動的なしきい値は、以下の式を使用して計算されたクレジットのプール内のクレジットの数の一部分を含むことが出き、αはアクティブなポートモジュール２８の数に等しくそしてρはパラメータであり：
Figure 0004446757
 クレジットのプール内のクレジットの数は、各々がポートモジュール２８により使用されているブロック３８の数が、上述の動的なしきい値を含みうる、適用可能な限度を超える場合には、中央エージェント３４がポートモジュール２８へクレジットを割当てることを避けるために確保されうる。クレジットのプール内の１つ又はそれ以上のクレジットを確保することは、アクティブであるポートモジュール２８の数の変化に関連する変化期間中のクッションを提供できる。確保されたクレジットの一部分は、以下の式を使用して計算され、αはアクティブなポートモジュール２８の数に等しくそしてρはパラメータであり：
Figure 0004446757
 上述の式に従って、１つのポートモジュール２８がアクティブで、ρが２の場合には、中央エージェント３４はクレジットの３分の１を確保し、そして、ポートモジュール２８へクレジットの３分の２を割当て；２つのポートモジュール２８がアクティブで、ρが１の場合には、中央エージェント３４はクレジットの３分の１を確保し、そして、アクティブである各ポートモジュール２８へクレジットの３分の１を割当て；１２つのポートモジュール２８がアクティブで、ρが０．５の場合には、中央エージェント３４はクレジットの１４分の２を確保し、そして、アクティブである各ポートモジュール２８へクレジットの１４分の１を割当てる。特定の限度が、ポートモジュール２８により使用されているブロック３８の数に適用されているように記載されているが、本発明は、ポートモジュール２８により使用されているブロック３８の数に適用される任意の適する限度を考慮する。
第１ポートモジュール２８がストリームメモリ３０にパケットを書き込むときには、第１ポートモジュール２８は、パケットの指定されたポートモジュール２８である１つ又はそれ以上の第２ポートモジュール２８を識別するためにルーティングモジュール３６が使用できるパケットのヘッダからの情報（１つ又はそれ以上の宛先アドレスなど）をルーティングモジュール３６へ通信できる。第１ポートモジュール２８は、ストリームメモリ３０からパケットを読むために第２ポートモジュール２８により共に使用されるパケットが書き込まれた第１ブロック３８のアドレスとオフセットをも、ルーティングモジュール３６へ通信できる。ルーティングモジュール３６は、１つ又はそれ以上のルーティングテーブルとパケットのヘッダからの情報を使用して第２ポートモジュール２８を識別できそして、第２ポートモジュール２８の識別後に、第１ブロック３８のアドレスとオフセットを各第２ポートモジュール２８へ通信し、これは、以下に更に完全に記載するように、第２ポートモジュール２８が、出力キューへ追加されることが可能である。

ポートモジュール２８は、ポートモジュール２８を通してスイッチコア２６から通信するために、ストリームメモリ３０へ書き込まれたパケットを待たせるのに使用される１つ又はそれ以上の出力キューを有することが可能である。パケットがストリームメモリ３０へ書き込まれるときには、パケットはそのパケットの各指定されたポートモジュール２８の出力キューに追加される。指定されたポートモジュール２８の出力キューは、サービスの品質（ＱｏＳ）のレベルとソースポートモジュール２８の組合せに対応する。例として、３レベルのＱｏＳを提供しそして入力論理と出力論理の両方を含む４つのポートモジュール２８を有するスイッチコア２６を考える。第１ポートモジュール２８は９の出力キュー：第１レベルのＱｏＳと第２ポートモジュール２８に対応する第１出力キュー；第１レベルのＱｏＳと第３ポートモジュール２８に対応する第２出力キュー；第１レベルのＱｏＳと第４ポートモジュール２８に対応する第３出力キュー；第２レベルのＱｏＳと第２ポートモジュール２８に対応する第４出力キュー；第２レベルのＱｏＳと第３ポートモジュール２８に対応する第５出力キュー；第２レベルのＱｏＳと第４ポートモジュール２８に対応する第６出力キュー；第３レベルのＱｏＳと第２ポートモジュール２８に対応する第７出力キュー；第３レベルのＱｏＳと第３ポートモジュール２８に対応する第８出力キュー；第３レベルのＱｏＳと第４ポートモジュール２８に対応する第９出力キューを有する。（１）パケットが第２ポートモジュール２８からストリームメモリ３０に書き込まれ、（２）第１ポートモジュール２８はそのパケットの指定されたポートモジュール２８であり、そして（３）そのパケットのＱｏＳのレベルは第１レベルのＱｏＳである場合には、ストリームメモリ３０に書き込まれたパケットは、第１ポートモジュール２８の第１出力キューに追加される。（１）パケットが第３ポートモジュール２８からストリームメモリ３０に書き込まれ、（２）第１ポートモジュール２８はそのパケットの指定されたポートモジュール２８であり、そして（３）そのパケットのＱｏＳのレベルは第２レベルのＱｏＳである場合には、ストリームメモリ３０に書き込まれたパケットは、第１ポートモジュール２８の第５出力キューに追加される。（１）パケットが第４ポートモジュール２８からストリームメモリ３０に書き込まれ、（２）第１ポートモジュール２８はそのパケットの指定されたポートモジュール２８であり、そして（３）そのパケットのＱｏＳのレベルは第３レベルのＱｏＳである場合には、ストリームメモリ３０に書き込まれたパケットは、第１ポートモジュール２８の第９出力キューに追加される。
第２ポートモジュール２８は９の出力キュー：第１レベルのＱｏＳと第１ポートモジュール２８に対応する第１出力キュー；第１レベルのＱｏＳと第３ポートモジュール２８に対応する第２出力キュー；第１レベルのＱｏＳと第４ポートモジュール２８に対応する第３出力キュー；第２レベルのＱｏＳと第１ポートモジュール２８に対応する第４出力キュー；第２レベルのＱｏＳと第３ポートモジュール２８に対応する第５出力キュー；第２レベルのＱｏＳと第４ポートモジュール２８に対応する第６出力キュー；第３レベルのＱｏＳと第１ポートモジュール２８に対応する第７出力キュー；第３レベルのＱｏＳと第３ポートモジュール２８に対応する第８出力キュー；第３レベルのＱｏＳと第４ポートモジュール２８に対応する第９出力キューを有する。（１）パケットが第１ポートモジュール２８からストリームメモリ３０に書き込まれ、（２）第２ポートモジュール２８はそのパケットの指定されたポートモジュール２８であり、そして（３）そのパケットのＱｏＳのレベルは第１レベルのＱｏＳである場合には、ストリームメモリ３０に書き込まれたパケットは、第２ポートモジュール２８の第１出力キューに追加される。（１）パケットが第３ポートモジュール２８からストリームメモリ３０に書き込まれ、（２）第２ポートモジュール２８はそのパケットの指定されたポートモジュール２８であり、そして（３）そのパケットのＱｏＳのレベルは第２レベルのＱｏＳである場合には、ストリームメモリ３０に書き込まれたパケットは、第２ポートモジュール２８の第５出力キューに追加される。（１）パケットが第４ポートモジュール２８からストリームメモリ３０に書き込まれ、（２）第２ポートモジュール２８はそのパケットの指定されたポートモジュール２８であり、そして（３）そのパケットのＱｏＳのレベルは第３レベルのＱｏＳである場合には、ストリームメモリ３０に書き込まれたパケットは、第２ポートモジュール２８の第９出力キューに追加される。
第３ポートモジュール２８と第４ポートモジュール２８は各々が、上述の第１ポートモジュール２８の出力キューと第２ポートモジュール２８の出力キューと同様な出力キューを有する。ＱｏＳは、伝送のレート、誤りのレート、又は、スイッチコア２６を通るパケットの通信の他の面を含み、ＱｏＳへの参照は、適切なら、サービスのクラス（ＣｏＳ）を含むことが可能である。第１ポートモジュール２８の出力キューは、第２ポートモジュール２８とＱｏＳのレベルに対応するとして記載されているが、第１ポートモジュール２８の出力キューは第２ポートモジュール２８とＱｏＳのレベルに必ずしも対応する必要はない。例として、特定の実施例では、第1ポートモジュール２８の出力キューは、第２ポートモジュール２８に対応しＱｏＳのレベルに対応しない。
ポートモジュール２８の出力キューは、ポートモジュール２８のレジスタと、出力キューに１より多くのパケットがある場合には、以下に記載するように、ポートモジュール２８のメモリ構造内の１つ又はそれ以上のエントリを含む。ポートモジュール２８は、ストリームメモリ３０から読み出されるべき次のパケットを決定するために、１つ又はそれ以上のレジスタと共に、ポートモジュール２８が使用できる１つ又はそれ以上のリンクされたリストを有することが可能である。メモリ構造は、複数のエントリを有し、その少なくとも幾つかは各々が、ストリームメモリ３０のブロック３８に対応する。ストリームメモリ３０の各ブロック３８は、メモリ構造内に対応するエントリを有する。メモリ構造内のエントリは、メモリ構造内の他のエントリへのポインタを含み、リンクされたリストとなる。ポートモジュール２８は、ポートモジュール２８もストリームメモリ３０から読み出されるべき次のパケットを決定するために使用できる、１つ又はそれ以上のレジスタを有することも可能である。レジスタは、書き込みポインタ、オフセット及びリードポインタを有する。書き込みポインタは、第１パケットが書き込まれた第１ブロック３８を示し、オフセットは第１パケットが書き込まれた第１ワード４０を示し、そして、読み出しポインタは、第２パケット（第１パケットと同じ又は第１パケットと異なるパケット）が書き込まれた、第１ブロック３８を示す。メモリ構造内のエントリの各々がストリームメモリ３０のブロック３８に対応するので、ブロック３８を示すポインタもメモリ構造内のエントリを示す。
ポートモジュール２８は、オフセットを書き込むメモリ構造内の次のエントリを決定するために書き込みポインタを使用できる。ポートモジュール２８は、ブロック３８から読み出しを開始するブロック３８のワード４０を決定するためにオフセットを使用できる。ポートモジュール２８は、ストリームメモリ３０から読み出すべき次のパケットを決定するために読み出しポインタを使用できる。ポートモジュール２８は、１より多くのパケットが出力キューにあるかどうかを決定するために、書き込みポインタと読み出しポインタを使用できる。出力キューからでなくそして書き込みポインタと読み出しポインタが両方ともに同じブロック３８を示す場合には、出力キューに１つのパケットのみが存在する。出力キューに１つのパケットのみが存在する場合には、ポートモジュール２８はメモリ構造にアクセスすることなしに、ストリームメモリ３０から読み出すべき次のパケットを決定しそして、ストリームメモリ３０から次のパケットを読み出すことが可能である。
出力キューにパケットがないときに、第１パケットが出力キューに追加される場合には、（１）レジスタ内の書き込みポインタは第１パケットが書き込まれた第１ブロック３８を示すように修正され、（２）オフセットは第１パケットが書き込まれた第１ワード４０を示すように修正され、そして（３）読み出しポインタも第１パケットが書き込まれた第１ブロック３８を示すように修正される。ポートモジュール２８がストリームメモリ３０から第１パケットを読み出す前に、第２パケットが出力キューに追加される場合には、（１）書き込みポインタは第２パケットが書き込まれた第１ブロック３８を示すように修正され、（２）オフセットは第１パケットが書き込まれた第１ブロック３８に対応するメモリ構造内の第１エントリに書き込まれそして、第２パケットが書き込まれた第１ワード４０を示すように修正され、そして（３）第１エントリ内のポインタは第２パケットが書き込まれた第１ブロック３８を示すように修正される。読み出しポインタは、第２パケットが出力キューに追加された後に、読み出しポインタはまだ第１パケットが書き込まれた第１ブロック３８を示すように、変更されずに残る。以下に更に完全に説明するように、読み出しポインタは、ポートモジュール２８がストリームメモリ３０から出力キューのパケットを読むときに変更される。ポートモジュール２８がストリームメモリ３０から第１パケットと第２パケットを読む前に、第３パケットが、出力キューに追加される場合には、（１）書き込みポインタは第３パケットが書き込まれた第１ブロック３８を示すように修正され、（２）オフセットは第２パケットが書き込まれた第１ブロック３８に対応するメモリ構造内の第２エントリに書き込まれそして、第３パケットが書き込まれた第１ワード４０を示すように修正され、そして（３）第２エントリ内のポインタは第３パケットが書き込まれた第１ブロック３８を示すように修正される。読み出しポインタは、第３パケットが出力キューに追加された後に、読み出しポインタはまだ第１パケットが書き込まれた第１ブロック３８を示すように、再び変更されずに残る。
ポートモジュール２８は、ストリームメモリ３０から読むべき次のパケットを決定するために、出力キューを使用する。例として、３パケットがある上述の出力キューを考える。レジスタでは、（１）書き込みポインタは第３パケットが書き込まれた第１ブロック３８を示し、（２）オフセットは第３パケットが書き込まれた第１ワード４０を示しそして、そして（３）読み出しポインタは第１パケットが書き込まれた第１ブロック３８を示す。メモリ構造の第１エントリは、（１）第１パケットが書き込まれた第１ワード４０を示すオフセットと、（２）第２パケットが書き込まれた第１ブロック３８を示すポインタを有する。メモリ構造の第２エントリは、（１）第２パケットが書き込まれた第１ワード４０を示すオフセットと、（２）第３パケットが書き込まれた第１ブロック３８を示すポインタを有する。
ポートモジュール２８は、読み出しポインタと書き込みポインタを比較しそして、比較から、出力キューに１より多くのパケットが存在することを決定する。ポートモジュール２８はそして、ストリームメモリ３０から読み出すべき次のパケットを決定するのに読み出しポインタを使用する。読み出しポインタは、ポートモジュール２８へ第１パケットの第１ブロック３８を示し、そして、出力キューに１より多くのパケットがあるので、ポートモジュール２８は第１パケットが書き込まれた第１ワード４０を示す第１エントリのオフセットにアクセスする。ポートモジュール２８は、そして、第１パケットが書き込まれた第１ブロック３８で開始する、第１エントリのオフセットを使用して、ストリームメモリ３０から第１パケットを読み出す。第１パケットが１より多くのブロック３８へ書き込まれた場合には、ポートモジュール２８は、上述のように、メモリから第１パケットを読み出すためにタグメモリ３２内のリンクされたリストを使用できる。
ポートモジュール２８はストリームメモリ３０から第１パケットを読み出しながら、ポートモジュール２８は、第１エントリのポインタを読み出しポインタへコピーし、そして、読み出しポインタを書き込みポインタを比較し、そして、比較から、出力キューに１つより多くのパケットが存在することを決定する。ポートモジュール２８は、そして、ストリームメモリ３０から読み出す次のパケットを決定するために読み出しポインタを使用する。読み出しポインタは、ポートモジュール２８に第２パケットの第１ブロック３８を示し、そして、出力キューに１つより多くのパケットが存在するので、ポートモジュール２８は、第２パケットが書き込まれた第１ワード４０を示す第２エントリ内のオフセットにアクセスする。ポートモジュール２８がストリームメモリ３０からの第１パケットの読み出しを終了したときに、ポートモジュール２８は、第２パケットが書き込まれた第１ブロック３８から開始する、第２エントリのオフセットを使用して、ストリームメモリ３０から第２パケットを読み出す。第２パケットが１より多くのブロック３８に書き込まれた場合には、ポートモジュール２８は、上述のように、メモリから第２パケットを読み出すために、タグメモリ３２のリンクされたリストを使用できる。
ポートモジュール２８がストリームメモリ３０から第２パケットを読み出している間に、ポートモジュール２８は、第２エントリ内のポインタを読み出しポインタへコピーし、読み出しポインタを書き込みポインタと比較し、そして、比較から、１つのパケットのみが出力キューにあることを決定する。ポートモジュール２８は、ストリームメモリ３０から読み出す次のパケットを決定するために読み出しポインタを使用する。読み出しポインタは、ポートモジュール２８に第２パケットの第３ブロック３８を示し、そして、１つのパケットのみが出力キューにあるので、ポートモジュール２８は、第３パケットが書き込まれた第１ワード４０を示すレジスタのオフセットにアクセスする。ポートモジュール２８が、ストリームメモリ３０からの第２パケットの読み出しを終了したときに、ポートモジュール２８は、第３パケットが書き込まれた第１ブロック３８で開始する、レジスタ内のオフセットを使用して、ストリームメモリ３０から第３パケットを読み出す。第３パケットが１つより多くのブロック３８に書き込まれた場合には、ポートモジュール２８は、上述のように、メモリから、第３パケットを読み出すためにタグメモリ３２のリンクされたリストを使用できる。
ポートモジュール２８が、１つより多くの出力キューを有する場合には、出力キューの間の仲裁（アービトレーション）のためにアルゴリズムが使用される。複数の出力キューの間の仲裁は、ストリームメモリ３０から読み出す次のパケットを決定するのに使用する次の出力キューを決定することを含むことが可能である。複数の出力キューの間の仲裁は、ストリームメモリ３０から読み出す次のパケットを決定するために第２出力キューを使用する前に、ストリームメモリ３０から読み出す第１出力キュー内に幾つのパケットがあるかを決定することも含むことが可能である。本発明は、複数の出力キュー間の仲裁のために適するアルゴリズムを考慮する。例であり及び限定するのではなく、ポートモジュール２８の複数の出力キューの間の仲裁のためのアルゴリズムに従って、ポートモジュール２８は、一連のラウンドで空ではない出力キューにアクセスする。１ラウンド内では、ポートモジュール２８は、連続して予め定められた順序で出力キューをアクセスし、そして、ポートモジュール２８が出力キューをアクセスするときに、ストリームメモリ３０からの出力キュー内の１つ又はそれ以上のパケットを読む。ポートモジュール２８が１ラウンドで出力キューから読み出すパケットの数は、ポートモジュール２８が、同じラウンドで、ポートモジュール２８の１つ又はそれ以上の他の出力キューの各々から読み出すパケットの数の同じであるか又は異なることが可能である。特定の実施例では、１ラウンドで出力キューから読み出され得るパケットの数は、データの量を定義する量値に基づいており、それに従って、より小さなパケットが出力キュー内にある場合には出力キューからより多くのパケットが読み出せ、そして、より大きなパケットが出力キュー内にある場合には出力キューからより少ないパケットが読み出せ、これは、ポートモジュール２８の出力リンクの公平な共有を容易にする。
図５は、高速交換環境で共有されたメモリ資源を管理する例示の方法を示す。この方法は、ステップ１００で開始し、ポートモジュール２８は入力パケットを受信する。ステップ１０２で、ポートモジュール２８は、パケットをストリームメモリ３０へ書き込むために十分なクレジットが有効かどうかを決定する。ステップ１０４で、パケットをストリームメモリ３０へ書き込むために十分なクレジットが有効でない場合には、この方法はステップ１０６へ進む。ステップ１０６で、ポートモジュール２８は、パケットを入力バッファに書き込みそして、パケットをストリームメモリ３０へ書き込むために十分なクレジットがポートモジュール２８へ有効になるまで待つ。ステップ１０４で、パケットをストリームメモリ３０へ書き込むのに十分なクレジットが有効である場合には、この方法はステップ１０８へ進む。ステップ１０８では、ポートモジュール２８は、第１ブロック３８に書き込む。ステップ１１０で、ポートモジュール２８は、ルーティングモジュール３６へ、第１ブロック３８のアドレス、オフセット及び、ポートモジュール２８が１つ又はそれ以上の指定されたポートモジュール２８を識別するために使用するパケットのヘッダからの情報を通信する。ルーティングモジュール３６は、第１ブロック３８のアドレスとオフセットを指定されたポートモジュール２８へ通信する。ステップ１１２で、ポートモジュール２８は、ある量だけ第１カウンタを減じる。ポートモジュール２８は、ポートモジュール２８に有効なクレジットの数を監視するために第１カウンタを使用できる。ステップ１１４で、ポートモジュール２８はポートモジュール２８がクレジットを使用したことを中央エージェント３４に通知する。ステップ１１６で、中央エージェント３４は、ある量だけ第２カウンタを減じそして、ある量だけ第３カウンタを増加する。中央エージェント３４は、ポートモジュール２８に有効なクレジットの数を監視するために第２カウンタを使用しそして、ポートモジュール２８に使用されているブロック３８の数を監視するために第３カウンタを使用する。ステップ１１８で、中央エージェント３４は、ポートモジュール２８により使用されているブロック３８の数が適用可能な限度に合うか又は超えているかどうかを決定する。
ステップ１２０で、ポートモジュール２８により使用されているブロック３８の数が適用可能な限度に合わないか又は超えていない場合には、方法はステップ１２２に進む。ステップ１２２では、中央エージェント３４は、ポートモジュール２８が使用したクレジットを置き換えるために、ブロック３８に対応するクレジットを、ポートモジュール２８に割当てる。ステップ１２４では、中央エージェント３４は、ある量だけ第２カウンタを増加する。ステップ１２６で、ポートモジュール２８はブロック３８に対応するタグメモリ３２内のエントリをタグメモリ３２内のリンクされたリストに加える。ポートモジュール２８は、書き込むべき次のブロック３８を識別するために、リンクされたリストを使用できる。ステップ１２８で、ポートモジュール２８はある量だけ第１カウンタを増加する。ステップ１２０に戻ると、ポートモジュール２８により使用されているブロック３８の数は適用可能な限度に合うか又は超えている場合には、方法はステップ１３０へ進む。
ステップ１３０では、ポートモジュール２８は、全体の入力パケットがストリームメモリ３０に書き込まれたかどうかを決定する。ステップ１３２で、全体の入力パケットがストリームメモリ３０に書き込まれた場合には、この方法は終了する。ステップ１３２で、全体の入力パケットがストリームメモリ３０に書き込まれていない場合には、方法はステップ１３４に進む。ステップ１３４では、ポートモジュール２８はリンクされたリストを使用して、書き込むべき次のブロック３８を識別する。ステップ１３６で、ポートモジュール２８が次のブロック３８へ書き込む。ステップ１３８で、ポートモジュール２８は、ある量だけ第１カウンタを減ずる。ステップ１４０で、ポートモジュール２８は、ポートモジュール２８がクレジットを使用したことを中央エージェント３４に通知する。ステップ１４２で、中央エージェント３４はある量だけ第２カウンタを減じそして、ある量だけ第３カウンタを増加する。ステップ１４４で、中央エージェント３４は、ポートモジュール２８により使用されているブロック３８の数が適用可能な限度に合うか又は超えているかどうかを決定する。
ステップ１４６で、ポートモジュール２８により使用されているブロック３８の数が適用可能な限度に合わないか又は超えていない場合には、方法はステップ１４８に進む。ステップ１４８では、中央エージェント３４は、ポートモジュール２８が使用したクレジットを置き換えるために、ブロック３８に対応するクレジットを、ポートモジュール２８に割当てる。ステップ１５０では、中央エージェント３４は、ある量だけ第２カウンタを増加する。ステップ１５２で、ポートモジュール２８はブロック３８に対応するタグメモリ３２内のエントリをタグメモリ３２内のリンクされたリストに加える。ステップ１５４で、ポートモジュール２８はある量だけ第１カウンタを増加する。ステップ１４６に戻ると、ポートモジュール２８により使用されているブロック３８の数は適用可能な限度に合うか又は超えている場合には、方法はステップ１３０へ進む。図５に示された方法の特定のステップが特定の順序で発生するとして記載され及び説明されたが、本発明は、任意の適する順序で発生する上述の方法の任意の提起するステップを考慮する。
図６は、高速交換環境で共有されたメモリ資源を管理する他の例示の方法を示す。この方法はステップ２００で開始し、ポートモジュール２８は、ルーティングモジュール３６からパケットが書き込まれた第１ブロック３８のアドレスとオフセットを受信する。ポートモジュール２８は、そのパケットの指定されたポートモジュール２８である。ステップ２０２で、ポートモジュール２８は、第１ブロック３８のアドレスとオフセットを使用して第１ブロック３８から読み出す。上述のように、ポートモジュール２８は、全体のパケットがストリームメモリ３０に書き込まれる前に、ストリームメモリ３０からパケットの読み出しを開始する。ステップ２０４で、ポートモジュール２８は、中央エージェント３４に、第２ポートモジュール２８が第１ブロック３８から読み出したことを通知する。ステップ２０６で、中央エージェント３４は第１ブロック３８に対応するタグメモリ３２内のエントリを、タグメモリ３２内の第１のリンクされたリストに加える。中央エージェント３４はポートモジュール２８に割当てるために次のクレジットを識別するために第１のリンクされたリストを使用できる。上述のように、特定の実施例では、中央エージェント３４は、クレジットに対応するブロック３８に書き込まれたパケットの全ての指定されたポートモジュール２８がブロック３８から読み出すまでは、クレジットのプールにクレジットを戻さない。ステップ２０８では、中央エージェント３４はある量だけカウンタを減じる。中央エージェント３４は、パケットがストリームメモリ３０に書き込まれたポートモジュール２８により使用されているブロック３８の数を監視するためにカウンタを使用する。ステップ２１０では、ポートモジュール２８は、第１ブロック３８は、パケットが書き込まれた最後のブロック３８であるかどうかを決定する。ステップ２１２では、第１ブロック３８がパケットが書き込まれた最後のブロック３８である場合には、この方法は終了する。
ステップ２１２で、第１ブロック３８がパケットが書き込まれた最後のブロック３８でない場合には、ステップ２１４へ進む。ステップ２１４で、ポートモジュール２８は、タグメモリ３２内の第２のリンクされたリストを使用して、パケットが書き込まれた次のブロック３８からを読む。第２のリンクされたリストも、、パケットが書き込まれたポートモジュール２８により、書き込むべき次のブロック３８を決定するために使用されることが可能である。ステップ２１６で、ポートモジュール２８は、第２ポートモジュール２８が次のブロック３８から読み出したことを中央エージェント３４に通知する。ステップ２１８では、中央エージェント３４は、次のブロック３８に対応するタグメモリ３２内のエントリを、第１のリンクされたリストに加える。ステップ２２０では、中央エージェント３４はある量だけカウンタを減じる。ステップ２２２で、ポートモジュール２８は、次のブロック３８はパケットが書き込まれた最後のブロック３８であるかどうかを決定する。ステップ２２４で、次のブロック３８はパケットが書き込まれた最後のブロック３８ではない場合には、この方法はステップ２１４に戻る。ステップ２２４で、次のブロック３８はパケットが書き込まれた最後のブロック３８である場合には、この方法は終了する。図６に示された方法の特定のステップが特定の順序で発生するとして記載され及び説明されたが、本発明は、任意の適する順序で発生する上述の方法の任意の提起するステップを考慮する。
本発明を幾つかの実施例で説明したが、種々の変更、代用、変形、代替及び修正が、当業者には暗示され、本発明は、添付の請求項の精神と範囲内に含まれる、そのような全ての変更、代用、変形、代替及び修正を包含することを意図している。
（付記）
（付記1）
高速交換環境で共有されたメモリ資源を管理するシステムであって、
複数のクレジットに対応する複数のブロックに論理的に分割されるデータメモリを有し、
中央エージェントを有し、前記中央エージェントは、
１つ又はそれ以上のクレジットを有する利用できるクレジットのプールを維持し、
クレジットのプールから入力ポートへクレジットを割当て、割当てられたクレジットは対応する１つのブロックが前記入力ポートに有効であることを示し、
複数の入力ポートを有し、前記複数の入力ポートの各々は、
中央エージェントから受信された割当てられたクレジットを追跡し、
パケットを受信し、
パケットをデータメモリに書き込むために十分な割当てられたクレジットが有効かどうかを決定し、
十分な割当てられたクレジットが有効である場合には、有効な１つ又はそれ以上の割当てられたクレジットに対応する１つ又はそれ以上のブロックにパケットを書き込み、
複数の出力ポートを有し、前記複数の出力ポートの各々は、
ブロックから読み出し、
読み出したブロックに対応するクレジットをクレジットのプールに戻す、システム。
（付記２）
出力ポートは、前記出力ポートがブロックから読み出したことを中央エージェントに通知することにより、クレジットのプールへ、読み出したブロックに対応するクレジットを戻すように動作し、
前記中央エージェントは、前記出力ポートがブロックから読み出したことを中央エージェントに通知する出力ポートに応じて、クレジットをクレジットのプールへ戻すように動作する、付記１に記載のシステム。
（付記３）
クレジットは、前記ブロックへ書き込まれたパケットについての指定された出力ポートである全ての出力ポートが前記ブロックから読み出した場合にのみ、クレジットのプールに戻される、付記１に記載のシステム。
（付記４）
入力ポートは、パケットの最大サイズに従って、パケットをデータメモリに書き込むために十分なクレジットが有効かどうかを決定するように動作する、付記１に記載のシステム。
（付記５）
前記システムは、各々がデータメモリのブロックに対応する複数のエントリを有するタグメモリを有し、第１エントリは第２エントリへのポインタを有するように動作し、その結果リンクされたリストとなり、
前記クレジットのプールは、前記タグメモリ内に第１のリンクされたリストを有し、第１のリンクされたリストは、各々が、クレジットのプール内にあるクレジットに対応するブロックに対応する１つ又はそれ以上のエントリを有し、
前記中央エージェントは、第１のリンクされたリストを使用して、入力ポートに割当てる次のクレジットを決定するように動作し、
入力ポートは、タグメモリ内の第２のリンクされたリストを使用して書き込むための次のブロックを決定するように動作し、第２のリンクされたリストは、各々が、入力ポートに有効なクレジットに対応するブロックに対応するエントリを有する、付記１に記載のシステム。
（付記６）
入力ポートは、データメモリにパケットを書き込むために、十分な割当てられたクレジットが有効でない場合には、入力バッファにパケットを書き込む、付記１に記載のシステム。
（付記７）
入力ポートは、データメモリにパケットの第１部分のみを書き込むために、十分な割当てられたクレジットが有効である場合には、
入力ポートに有効である１つ又はそれ以上のクレジットに対応する１つ又はそれ以上のブロックにパケットの第１部分を書き込み、
パケットの第２部分を入力バッファに書き込む、付記１に記載のシステム。
（付記８）
中央エージェントは、入力ポートに有効なクレジットの数が、適用可能な限度以下の場合にのみ、入力ポートにクレジットを割り当てるように動作する、付記１に記載のシステム。
（付記９）
前記システムは単一の集積回路（ＩＣ）で具体化される、付記１に記載のシステム。
（付記１０）
前記高速交換環境は、イーサネット（登録商標）交換環境、ＩＮＦＩＮＩＢＡＮＤ交換環境、３ＧＩＯ交換環境、ＨＹＰＥＲＴＲＡＮＳＰＯＲＴ交換環境、ＲＡＰＩＤ ＩＯ交換環境、又は、専用のバックプレーン交換環境である、付記１に記載のシステム。
（付記１１）
高速交換環境で共有されたメモリ資源を管理する方法であって、
中央エージェントで、
データメモリの複数のブロックに対応する１つ又はそれ以上の複数のクレジットを有する有効なクレジットのプールを維持し、
クレジットのプールから入力ポートへクレジットを割当て、割当てられたクレジットは対応する１つのブロックが前記入力ポートに有効であることを示し、
複数の入力ポートの１つで、
中央エージェントから受信された割当てられたクレジットを追跡し、
パケットを受信し、
パケットをデータメモリに書き込むために十分な割当てられたクレジットが有効かどうかを決定し、
十分な割当てられたクレジットが有効である場合には、有効な１つ又はそれ以上の割当てられたクレジットに対応する１つ又はそれ以上のブロックにパケットを書き込み、
複数の出力ポートの１つで、
ブロックから読み出し、
読み出したブロックに対応するクレジットをクレジットのプールに戻す、方法。
（付記１２）
読み出したブロックに対応するクレジットをクレジットのプールに戻すことは、前記出力ポートがブロックから読み出したことを中央エージェントに通知しそして、中央エージェントは、前記出力ポートがブロックから読み出したことを中央エージェントに通知する出力ポートに応じて、クレジットをクレジットのプールへ戻す、ことを含む、付記１１に記載の方法。
（付記１３）
クレジットは、前記ブロックへ書き込まれたパケットについての指定された出力ポートである全ての出力ポートが前記ブロックから読み出した場合にのみ、クレジットのプールに戻される、付記１１に記載の方法。
（付記１４）
パケットをデータメモリに書き込むために十分な割当てられたクレジットが有効かどうかを決定することは、パケットの最大サイズに従って、パケットをデータメモリに書き込むために十分なクレジットが有効かどうかを決定することを含む、付記１１に記載の方法。
（付記１５）
前記クレジットのプールは、タグメモリ内に第１のリンクされたリストを有し、前記タグメモリは、各々がデータメモリのブロックに対応する複数のエントリを有し、第１エントリは第２エントリへのポインタを有するように動作し、その結果リンクされたリストとなり、前記第１のリンクされたリストは、各々が、クレジットのプール内にあるクレジットに対応するブロックに対応する１つ又はそれ以上のエントリを有し、
クレジットをクレジットのプールに戻すことは、第１のリンクされたリストに、クレジットに対応するブロックに対応するタグメモリ内のエントリを加えることを含み、そして、
中央エージェントで、第１のリンクされたリストを使用して、入力ポートに割当てる次のクレジットを決定し、
入力ポートで、タグメモリ内の第２のリンクされたリストを使用して書き込むための次のブロックを決定し、第２のリンクされたリストは、各々が、入力ポートに有効なクレジットに対応するブロックに対応するタグメモリ内のエントリを有する、
付記１１に記載の方法。
（付記１６）
入力ポートで、データメモリにパケットを書き込むために、十分な割当てられたクレジットが有効でない場合には、入力バッファにパケットを書き込む、付記１１に記載の方法。
（付記１７）
入力ポートで、データメモリにパケットの第１部分のみを書き込むために、十分な割当てられたクレジットが有効である場合には、
入力ポートに有効である１つ又はそれ以上のクレジットに対応する１つ又はそれ以上のブロックにパケットの第１部分を書き込み、
パケットの第２部分を入力バッファに書き込む、付記１１に記載の方法。
（付記１８）
中央エージェントで、入力ポートに有効なクレジットの数が、適用可能な限度以下の場合にのみ、入力ポートにクレジットを割り当てる、付記１１に記載の方法。
（付記１９）
前記方法は単一の集積回路（ＩＣ）で実行される、付記１１に記載の方法。
（付記２０）
前記高速交換環境は、イーサネット（登録商標）交換環境、ＩＮＦＩＮＩＢＡＮＤ交換環境、３ＧＩＯ交換環境、ＨＹＰＥＲＴＲＡＮＳＰＯＲＴ交換環境、ＲＡＰＩＤ ＩＯ交換環境、又は、専用のバックプレーン交換環境である、付記１１に記載の方法。
（付記２１）
イーサネット（登録商標）交換環境、ＩＮＦＩＮＩＢＡＮＤ交換環境、３ＧＩＯ交換環境、ＨＹＰＥＲＴＲＡＮＳＰＯＲＴ交換環境、ＲＡＰＩＤ ＩＯ交換環境、又は、専用のバックプレーン交換環境を有する、高速交換環境で共有されたメモリ資源を管理するシステムであって、前記システムは単一の集積回路（ＩＣ）で具体化され、且つ、
複数のクレジットに対応する複数のブロックに論理的に分割されるデータメモリを有し、
各々がデータメモリのブロックに対応する複数のエントリを有するタグメモリを有し、第１エントリは第２エントリへのポインタを有するように動作し、その結果リンクされたリストとなり、
中央エージェントを有し、前記中央エージェントは、
タグメモリ内に第１のリンクされたリストを有する有効なクレジットのプールを維持し、第１のリンクされたリストは各々がクレジットに対応するブロックに対応する１つ又はそれ以上のエントリを有し、
入力ポートに有効なクレジットの数が適用可能な限度以下の場合には、クレジットのプールから入力ポートへクレジットを割当て、割当てられたクレジットは対応する１つのブロックが前記入力ポートに有効であることを示し、
前記出力ポートがクレジットに対応するブロックから読み出したことを中央エージェントに通知する出力ポートに応じて、ブロックに書き込まれたパケットについて指定された出力ポートである全ての出力ポートが前記ブロックから読み出した場合には、クレジットのプールへクレジットを戻し、
第１のリンクされたリストを使用して、入力ポートに割当てられる次のクレジットを決定し、
複数の入力ポートを有し、前記複数の入力ポートの各々は、
中央エージェントから受信された割当てられたクレジットを追跡し、
パケットを受信し、
パケットの最大サイズに従って、パケットをデータメモリに書き込むために十分な割当てられたクレジットが有効かどうかを決定し、
十分な割当てられたクレジットが有効である場合には、有効な１つ又はそれ以上の割当てられたクレジットに対応する１つ又はそれ以上のブロックにパケットを書き込み、
前記タグメモリ内の第２のリンクされたリストを使用して書き込むべき次のブロックを決定し、前記第２のリンクされたリストは、各々が入力ポートに有効なクレジットに対応するブロックに対応するエントリを有し、
複数の出力ポートを有し、前記複数の出力ポートの各々は、
ブロックから読み出し、
出力ポートがブロックから読み出したことを中央エージェントへ通知する、システム。
（付記２２）
高速交換環境で共有されたメモリ資源を管理するシステムであって、
データメモリの複数のブロックに対応する１つ又はそれ以上の複数のクレジットを有する有効なクレジットのプールを維持し、且つ、
クレジットのプールから入力ポートへクレジットを割当て、割当てられたクレジットは対応する１つのブロックが前記入力ポートに有効であることを示す、手段と、
割当てられたクレジットを追跡し、
パケットを受信し、
パケットをデータメモリに書き込むために十分な割当てられたクレジットが有効かどうかを決定し、且つ、
十分な割当てられたクレジットが有効である場合には、有効な１つ又はそれ以上の割当てられたクレジットに対応する１つ又はそれ以上のブロックにパケットを書き込む、手段と、
ブロックから読み出し、及び、
読み出したブロックに対応するクレジットをクレジットのプールに戻す、手段とを有する、システム。
（付記２３）
高速交換環境で共有されたメモリ資源を管理する論理であって、前記論理は媒体で具体化され、且つ、実行されたときに、
中央エージェントで、
データメモリの複数のブロックに対応する１つ又はそれ以上の複数のクレジットを有する有効なクレジットのプールを維持し、
クレジットのプールから入力ポートへクレジットを割当て、割当てられたクレジットは対応する１つのブロックが前記入力ポートに有効であることを示し、
複数の入力ポートの１つで、
中央エージェントから受信された割当てられたクレジットを追跡し、
パケットを受信し、
パケットをデータメモリに書き込むために十分な割当てられたクレジットが有効かどうかを決定し、
十分な割当てられたクレジットが有効である場合には、有効な１つ又はそれ以上の割当てられたクレジットに対応する１つ又はそれ以上のブロックにパケットを書き込み、
複数の出力ポートの１つで、
ブロックから読み出し、
読み出したブロックに対応するクレジットをクレジットのプールに戻す、論理。
例示のシステムエリアネットワークを示す図である。 システムエリアネットワークの例示のスイッチを示す図である。 スイッチの例示のスイッチコアを示す図である。 論理的にブロックに分割されたスイッチコアの例示のストリームメモリを示す図である。 高速交換環境で共有されたメモリ資源を管理する例示の方法を示す。 高速交換環境で共有されたメモリ資源を管理する例示の方法を示す。 高速交換環境で共有されたメモリ資源を管理する他の例示の方法を示す。
符号の説明
１０ システムエリアネットワーク
１２ 相互接続
１４ サーバシステム
１６ 記憶システム
１８ ネットワークシステム
２０ ルーティングシステム
２２ スイッチ
２４ ポート
２６ スイッチコア
２８ ポートモジュール
３０ ストリームメモリ
３２ タグメモリ
３４ 中央エージェント
３６ ルーティングモジュール
３８ ブロック
４０ ワード

Claims (9)

  1. 高速交換環境で共有されたメモリ資源を管理するシステムであって、
    複数のクレジットに対応する複数のブロックに論理的に分割されるデータメモリを有し、
    中央エージェントを有し、前記中央エージェントは、
    利用できるクレジットのプールを維持し、
    クレジットの数を示すカウンタが閾値以下であれば、クレジットのプールから入力ポートへクレジットを一定量割当て、割当てられたクレジットは対応する１つのブロックが前記入力ポートに有効であることを示し、
    前記閾値は、前記入力ポートの数によって求まる動的な値であり、
    複数の前記入力ポートを有し、前記複数の入力ポートの各々は、
    前記中央エージェントから受信して割当てられたクレジットを追跡し、
    パケットを受信し、
    パケットをデータメモリに書き込むために十分なクレジットが割当てられているかどうかを決定し、
    十分に割当てられている場合には、１つ以上の割当てられたクレジットに対応する１つ以上のブロックにパケットを書き込み、
    複数の出力ポートを有し、前記複数の出力ポートの各々は、
    ブロックから読み出し、
    読み出したブロックに対応するクレジットを前記クレジットのプールに戻す、システム。
  2. 出力ポートは、前記出力ポートがブロックから読み出したことを中央エージェントに通知することにより、クレジットのプールへ、読み出したブロックに対応するクレジットを戻すように動作し、
    前記中央エージェントは、前記出力ポートがブロックから読み出したことを中央エージェントに通知する出力ポートに応じて、クレジットをクレジットのプールへ戻すように動作する、請求項１に記載のシステム。
  3. クレジットは、前記ブロックへ書き込まれたパケットについての指定された出力ポートである全ての出力ポートが前記ブロックから読み出した場合にのみ、クレジットのプールに戻される、請求項１に記載のシステム。
  4. 入力ポートは、パケットの最大サイズに従って、パケットをデータメモリに書き込むために十分なクレジットが有効かどうかを決定するように動作する、請求項１に記載のシステム。
  5. 前記システムは、各々がデータメモリのブロックに対応する複数のエントリを有するタグメモリを有し、第１エントリは第２エントリへのポインタを有するように動作し、その結果リンクされたリストとなり、
    前記クレジットのプールは、前記タグメモリ内に第１のリンクされたリストを有し、第１のリンクされたリストは、各々が、クレジットのプール内にあるクレジットに対応するブロックに対応する１つ以上のエントリを有し、
    前記中央エージェントは、第１のリンクされたリストを使用して、入力ポートに割当てる次のクレジットを決定するように動作し、
    入力ポートは、タグメモリ内の第２のリンクされたリストを使用して書き込むための次のブロックを決定するように動作し、第２のリンクされたリストは、各々が、入力ポートに有効なクレジットに対応するブロックに対応するエントリを有する、請求項１に記載のシステム。
  6. 入力ポートは、データメモリにパケットを書き込むために、十分な割当てられたクレジットが有効でない場合には、入力バッファにパケットを書き込む、請求項１に記載のシステム。
  7. 高速交換環境で共有されたメモリ資源を管理する方法であって、
    中央エージェントで、
    データメモリの複数のブロックに対応する利用できるクレジットのプールを維持し、
    クレジットの数を示すカウンタが閾値以下であれば、クレジットのプールから入力ポートへクレジットを一定量割当て、割当てられたクレジットは対応する１つのブロックが前記入力ポートに有効であることを示し、
    前記閾値は、前記入力ポートの数によって求まる動的な値であり、
    複数の前記入力ポートの１つで、
    前記中央エージェントから受信して割当てられたクレジットを追跡し、
    パケットを受信し、
    パケットをデータメモリに書き込むために十分なクレジットが割当てられているかどうかを決定し、
    十分に割当てられている場合には、１つ以上の割当てられたクレジットに対応する１つ以上のブロックにパケットを書き込み、
    複数の出力ポートの１つで、
    ブロックから読み出し、
    読み出したブロックに対応するクレジットを前記クレジットのプールに戻す、方法。
  8. イーサネット（登録商標）交換環境、ＩＮＦＩＮＩＢＡＮＤ交換環境、３ＧＩＯ交換環境、ＨＹＰＥＲＴＲＡＮＳＰＯＲＴ交換環境、ＲＡＰＩＤ ＩＯ交換環境、又は、専用のバックプレーン交換環境を有する、高速交換環境で共有されたメモリ資源を管理するシステムであって、前記システムは単一の集積回路（ＩＣ）で具体化され、且つ、
    複数のクレジットに対応する複数のブロックに論理的に分割されるデータメモリを有し、
    各々がデータメモリのブロックに対応する複数のエントリを有するタグメモリを有し、第１エントリは第２エントリへのポインタを有するように動作し、その結果リンクされたリストとなり、
    中央エージェントを有し、前記中央エージェントは、
    タグメモリ内に第１のリンクされたリストを有する利用できるクレジットのプールを維持し、第１のリンクされたリストは各々がクレジットに対応するブロックに対応する１つ以上のエントリを有し、
    クレジットの数を示すカウンタが閾値以下であれば、クレジットのプールから入力ポートへクレジットを一定量割当て、割当てられたクレジットは対応する１つのブロックが前記入力ポートに有効であることを示し、
    前記閾値は、前記入力ポートの数によって求まる動的な値であり、
    前記出力ポートがクレジットに対応するブロックから読み出したことを中央エージェントに通知する出力ポートに応じて、ブロックに書き込まれたパケットについて指定された出力ポートである全ての出力ポートが前記ブロックから読み出した場合には、前記クレジットのプールへクレジットを戻し、
    第１のリンクされたリストを使用して、入力ポートに割当てられる次のクレジットを決定し、
    複数の入力ポートを有し、前記複数の入力ポートの各々は、
    前記中央エージェントから受信して割当てられたクレジットを追跡し、
    パケットを受信し、
    パケットの最大サイズに従って、パケットをデータメモリに書き込むために十分なクレジットが割当てられているかどうかを決定し、
    十分に割当てられている場合には、１つ以上の割当てられたクレジットに対応する１つ以上のブロックにパケットを書き込み、
    前記タグメモリ内の第２のリンクされたリストを使用して書き込むべき次のブロックを決定し、前記第２のリンクされたリストは、各々が入力ポートに有効なクレジットに対応するブロックに対応するエントリを有し、
    複数の出力ポートを有し、前記複数の出力ポートの各々は、
    ブロックから読み出し、
    出力ポートがブロックから読み出したことを前記中央エージェントへ通知する、システム。
  9. 高速交換環境で共有されたメモリ資源を管理するシステムであって、
    データメモリの複数のブロックに対応する利用できるクレジットのプールを維持し、且つ、
    クレジットの数を示すカウンタが、前記入力ポートの数によって求まる動的な値である閾値以下であれば、クレジットのプールから入力ポートへクレジットを一定量割当て、割当てられたクレジットは対応する１つのブロックが前記入力ポートに有効であることを示す、手段と、
    割当てられたクレジットを追跡し、
    パケットを受信し、
    パケットをデータメモリに書き込むために十分なクレジットが割当てられているかどうかを決定し、且つ、
    十分に割当てられている場合には、１つ以上の割当てられたクレジットに対応する１つ以上のブロックにパケットを書き込む、手段と、
    ブロックから読み出し、及び、
    読み出したブロックに対応するクレジットを前記クレジットのプールに戻す、手段とを有する、システム。
JP2004030782A 2003-02-07 2004-02-06 高速交換環境で共有されたメモリ資源を管理するシステム、方法及び論理 Expired - Fee Related JP4446757B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/360,085 US7650413B2 (en) 2003-02-07 2003-02-07 Managing shared memory resources in a high-speed switching environment

Publications (2)

Publication Number Publication Date
JP2004242333A JP2004242333A (ja) 2004-08-26
JP4446757B2 true JP4446757B2 (ja) 2010-04-07

Family

ID=32823937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004030782A Expired - Fee Related JP4446757B2 (ja) 2003-02-07 2004-02-06 高速交換環境で共有されたメモリ資源を管理するシステム、方法及び論理

Country Status (2)

Country Link
US (1) US7650413B2 (ja)
JP (1) JP4446757B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7587485B1 (en) * 2002-09-19 2009-09-08 Foundry Networks, Inc. System and method for supplicant based accounting and access
US8050180B2 (en) * 2003-10-31 2011-11-01 Brocade Communications Systems, Inc. Network path tracing method
JP4778199B2 (ja) * 2004-02-26 2011-09-21 富士通株式会社 データ転送装置及びデータ転送方法
US7814280B2 (en) * 2005-01-12 2010-10-12 Fulcrum Microsystems Inc. Shared-memory switch fabric architecture
US20070268926A1 (en) * 2006-05-22 2007-11-22 Fujitsu Limited System and Method for Allocating Memory Resources in a Switching Environment
US20070268903A1 (en) * 2006-05-22 2007-11-22 Fujitsu Limited System and Method for Assigning Packets to Output Queues
US20070280104A1 (en) * 2006-06-01 2007-12-06 Takashi Miyoshi System and Method for Managing Forwarding Database Resources in a Switching Environment
US7742408B2 (en) * 2006-08-04 2010-06-22 Fujitsu Limited System and method for filtering packets in a switching environment
US7826468B2 (en) * 2006-08-04 2010-11-02 Fujitsu Limited System and method for bypassing an output queue structure of a switch
JP5132451B2 (ja) * 2008-07-02 2013-01-30 株式会社リコー 画像形成装置
US8370557B2 (en) * 2008-12-19 2013-02-05 Intel Corporation Pseudo dual-port SRAM and a shared memory switch using multiple memory banks and a sideband memory
JP5748287B2 (ja) * 2011-12-27 2015-07-15 日本電信電話株式会社 パケットバッファ装置およびパケットバッファ制御方法
US9014013B2 (en) 2012-03-16 2015-04-21 Brocade Communications Systems, Inc. Packet tracing through control and data plane operations using SNMP trap commands
US9088496B2 (en) 2012-03-16 2015-07-21 Brocade Communications Systems, Inc. Packet tracing through control and data plane operations
US10853077B2 (en) * 2015-08-26 2020-12-01 Huawei Technologies Co., Ltd. Handling Instruction Data and Shared resources in a Processor Having an Architecture Including a Pre-Execution Pipeline and a Resource and a Resource Tracker Circuit Based on Credit Availability
US11221853B2 (en) * 2015-08-26 2022-01-11 Huawei Technologies Co., Ltd. Method of dispatching instruction data when a number of available resource credits meets a resource requirement
US9785359B2 (en) * 2016-02-26 2017-10-10 Intel Corporation Sending packets using optimized PIO write sequences without sfences and out of order credit returns
CN107426103B (zh) * 2017-09-13 2020-07-31 北京翼辉信息技术有限公司 RapidIO网络与以太网之间的数据传输方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3606941B2 (ja) * 1995-03-23 2005-01-05 株式会社東芝 フロー制御装置及びフロー制御方法
US6188690B1 (en) * 1996-12-12 2001-02-13 Pmc-Sierra, Inc. Method and apparatus for high speed, scalable communication system
US6021132A (en) 1997-06-30 2000-02-01 Sun Microsystems, Inc. Shared memory management in a switched network element
US7346063B1 (en) * 1998-07-08 2008-03-18 Broadcom Corporation Memory management unit for a network switch
US6707818B1 (en) * 1999-03-17 2004-03-16 Broadcom Corporation Network switch memory interface configuration
US6922408B2 (en) * 2000-01-10 2005-07-26 Mellanox Technologies Ltd. Packet communication buffering with dynamic flow control
US7035255B2 (en) * 2000-11-14 2006-04-25 Broadcom Corporation Linked network switch configuration
US6766389B2 (en) * 2001-05-18 2004-07-20 Broadcom Corporation System on a chip for networking
US6912602B2 (en) * 2001-11-20 2005-06-28 Broadcom Corporation System having two or more packet interfaces, a switch, and a shared packet DMA circuit
US6941407B2 (en) * 2002-09-27 2005-09-06 Hewlett-Packard Development Company, L.P. Method and apparatus for ordering interconnect transactions in a computer system

Also Published As

Publication number Publication date
US20040158636A1 (en) 2004-08-12
JP2004242333A (ja) 2004-08-26
US7650413B2 (en) 2010-01-19

Similar Documents

Publication Publication Date Title
JP4408375B2 (ja) 高速交換環境の不足ラウンドロビンスケジューリングをするシステム、方法及び論理
JP4446757B2 (ja) 高速交換環境で共有されたメモリ資源を管理するシステム、方法及び論理
US7802028B2 (en) Total dynamic sharing of a transaction queue
US7742408B2 (en) System and method for filtering packets in a switching environment
US20070280104A1 (en) System and Method for Managing Forwarding Database Resources in a Switching Environment
US7684424B2 (en) Memory interleaving in a high-speed switching environment
US7826468B2 (en) System and method for bypassing an output queue structure of a switch
US20070268903A1 (en) System and Method for Assigning Packets to Output Queues
JP4833518B2 (ja) 高速交換環境でマルチキャストするシステム、方法及び論理
US20070268926A1 (en) System and Method for Allocating Memory Resources in a Switching Environment
JP4408376B2 (ja) 交換のためにメモリに書き込まれるパケットをキューイングするシステム、方法及び論理
JP2005278175A (ja) 誤り検査方法及び誤り検査システム
US6728790B2 (en) Tagging and arbitration mechanism in an input/output node of a computer system
JP4852138B2 (ja) 高速交換環境でマルチキャスティングするシステム、方法及び論理
JP4408374B2 (ja) 高速交換環境でパケットを交換するシステム、方法及び論理

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090508

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091127

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100112

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4446757

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140129

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees