JP4440803B2 - 記憶装置、その制御方法及びプログラム - Google Patents
記憶装置、その制御方法及びプログラム Download PDFInfo
- Publication number
- JP4440803B2 JP4440803B2 JP2005058784A JP2005058784A JP4440803B2 JP 4440803 B2 JP4440803 B2 JP 4440803B2 JP 2005058784 A JP2005058784 A JP 2005058784A JP 2005058784 A JP2005058784 A JP 2005058784A JP 4440803 B2 JP4440803 B2 JP 4440803B2
- Authority
- JP
- Japan
- Prior art keywords
- area
- data
- storage device
- page
- parity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0689—Disk arrays, e.g. RAID, JBOD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2211/00—Indexing scheme relating to details of data-processing equipment not covered by groups G06F3/00 - G06F13/00
- G06F2211/10—Indexing scheme relating to G06F11/10
- G06F2211/1002—Indexing scheme relating to G06F11/1076
- G06F2211/1009—Cache, i.e. caches used in RAID system with parity
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2211/00—Indexing scheme relating to details of data-processing equipment not covered by groups G06F3/00 - G06F13/00
- G06F2211/10—Indexing scheme relating to G06F11/10
- G06F2211/1002—Indexing scheme relating to G06F11/1076
- G06F2211/1059—Parity-single bit-RAID5, i.e. RAID 5 implementations
Description
キャッシュメモリ28上のデータをページ領域単位に管理して上位装置からの記憶デバイスに対する入出力要求を処理するキャッシュ制御部42と、
複数の記憶デバイス上のデータをそれぞれページ領域と同一サイズのストリップ領域単位に管理すると共に、同一アドレスをもつ複数のストリップ領域をまとめてストライプ領域単位に管理し、ストライプ領域に含まれる1つを除く複数のストリップ領域のデータからパリティを生成して残り1つのストリップ領域に格納し、且つアドレス毎にパリティを格納する記憶デバイスを変化させるRAID5の冗長構成をとるRAID制御部38と、
上位装置からライト要求を受けた際に、キャッシュメモリ28上に、ストライプ領域と同一サイズとなる複数のページ領域で構成したキャッシュ領域48を配置するキャッシュ領域配置部44と、
記憶デバイスのデータより新しいキャッシュメモリ28上の新データを記憶デバイスに書き戻す際に、キャッシュ領域48内の空き領域を使用して新パリティデータを生成した後に、新データ及び新パリティを対応する記憶デバイスに書き込むライトバック処理部46と、
を備えたことを特徴とする。
キャッシュメモリ上のデータをページ領域単位に管理して上位装置からの記憶デバイスに対する入出力要求を処理するキャッシュ制御ステップと、
複数の記憶デバイス上のデータをそれぞれページ領域と同一サイズのストリップ領域単位に管理すると共に、同一アドレスをもつ複数のストリップ領域をまとめてストライプ領域単位に管理し、ストライプ領域に含まれる1つを除く複数のストリップ領域のデータからパリティを生成して残り1つのストリップ領域に格納し、且つアドレス毎にパリティを格納する記憶デバイスを変化させるRAID5の冗長構成をとるRAID制御ステップと、
上位装置からライト要求を受けた際に、キャッシュメモリ上に、ストライプ領域と同一サイズとなる複数のページ領域で構成したキャッシュ領域を配置するキャッシュ領域配置ステップと、
記憶デバイスのデータより新しいキャッシュメモリ上の新データを記憶デバイスに書き戻す際に、キャッシュス領域内の空き領域を使用して新パリティデータを生成した後に、新データ及び新パリティを対応する記憶デバイスに書き込むライトバック処理ステップと、
を備える。
キャッシュメモリ上のデータをページ領域単位に管理して上位装置からの記憶デバイスに対する入出力要求を処理するキャッシュ制御ステップと、
複数の記憶デバイス上のデータをそれぞれページ領域と同一サイズのストリップ領域単位に管理すると共に、同一アドレスをもつ複数のストリップ領域をまとめてストライプ領域単位に管理し、ストライプ領域に含まれる1つを除く複数のストリップ領域のデータからパリティを生成して残り1つのストリップ領域に格納し、且つアドレス毎にパリティを格納する記憶デバイスを変化させるRAID5の冗長構成をとるRAID制御ステップと、
上位装置からライト要求を受けた際に、キャッシュメモリ上に、ストライプ領域と同一サイズとなる複数のページ領域で構成されたキャッシュ領域を配置するキャッシュ領域配置ステップと、
記憶デバイスのデータより新しいキャッシュメモリ上の新データを記憶デバイスに書き戻す際に、キャッシュス領域内の空き領域を使用して新パリティデータを生成した後に、新データ及び新パリティを対応する記憶デバイスに書き込むライトバック処理ステップと、
を実行させることを特徴とする。
(付記)
(付記1)
キャッシュメモリ上のデータをページ領域単位に管理して上位装置からの記憶デバイスに対する入出力要求を処理するキャッシュ制御部と、
複数の記憶デバイス上のデータをそれぞれ前記ページ領域と同一サイズのストリップ領域単位に管理すると共に、同一アドレスをもつ複数のストリップ領域をまとめてストライプ領域単位として管理し、前記ストライプ領域に含まれる1つを除く複数のストリップ領域のデータからパリティを生成して残り1つのストリップ領域に格納し、且つアドレス毎に前記パリティを格納する記憶デバイスを変化させるRAID5の冗長構成をとるRAID制御部と、
上位装置からライト要求を受けた際に、前記キャッシュメモリ上に、前記ストライプ領域と同一サイズとなる複数のページ領域で構成したキャッシュ領域を配置するキャッシュ領域配置部と、
前記記憶デバイスのデータより新しい前記キャッシュメモリ上の新データを前記記憶デバイスに書き戻す際に、前記キャッシュ領域内の空き領域を使用して新パリティデータを生成した後に、前記新データ及び新パリティを対応する記憶デバイスに書き込むライトバック処理部と、
を備えたことを特徴とする記憶装置。(1)
付記1記載の記憶装置に於いて、前記ライトバック処理部は、前記キャッシュ領域を構成する複数のページ領域の1つに新データが存在する場合、空きページ領域をワーク領域に使用して、前記新データに対応する記憶デバイスから旧データ及び旧パリティを読出した後に、前記新データ、旧データ及び旧パリティから新パリティを生成し、前記新データ及び新パリティを対応する記憶デバイスに書き込むことを特徴とする記憶装置。(2)
付記1記載の記憶装置に於いて、前記ライトバック処理部は、前記キャッシュ領域を構成する複数のページ領域のパリティ対応領域を除く全てのページ領域に新データが存在する場合、空きページ領域をワーク領域に使用して前記複数の新データから新パリティを生成し、前記新データ及び新パリティを対応する記憶デバイスに書き込むことを特徴とする記憶装置。(3)
付記1記載の記憶装置に於いて、前記ライトバック処理部は、前記キャッシュ領域を構成する複数のページ領域のパリティ対応領域を除く全てのページ領域に新データが存在すると共に前記ページ領域の新データの一部に空きが存在する場合、前記ページ領域内の空き部分に対応する記憶デバイスから旧データを読み出して格納した後に、空きページ領域をワーク領域に使用して前記複数の新データから新パリティを生成し、前記新データ及び新パリティを対応する記憶デバイスに書き込むことを特徴とする記憶装置。
付記1記載の記憶装置に於いて、前記キャッシュ領域配置部は、前記ライトバック処理部による書込み終了で対応するキャッシュ領域を開放することを特徴とする記憶装置。
記憶装置の制御方法に於いて、
キャッシュメモリ上のデータをページ領域単位に管理して前記上位装置からの記憶デバイスに対する入出力要求を処理するキャッシュ制御ステップと、
複数の記憶デバイス上のデータをそれぞれ前記ページ領域と同一サイズのストリップ領域単位に管理すると共に、同一アドレスをもつ複数のストリップ領域をまとめてストライプ領域単位に管理し、前記ストライプ領域に含まれる1つを除く複数のストリップ領域のデータからパリティを生成して残り1つのストリップ領域に格納し、且つアドレス毎に前記パリティを格納する記憶デバイスを変化させるRAID5の冗長構成をとるRAID制御ステップと、
上位装置からライト要求を受けた際に、前記キャッシュメモリ上に、前記ストライプ領域と同一サイズとなる複数のページ領域で構成したキャッシュ領域を配置するキャッシュ領域配置ステップと、
前記記憶デバイスのデータより新しい前記キャッシュメモリ上の新データを前記記憶デバイスに書き戻す際に、前記キャッシュ領域内の空き領域を使用して新パリティデータを生成した後に、前記新データ及び新パリティを対応する記憶デバイスに書き込むライトバック処理ステップと、
を備えたことを特徴とする記憶装置の制御方法。(4)
付記6記載の記憶装置の制御方法に於いて、前記ライトバック処理ステップは、前記キャッシュ領域を構成する複数のページ領域の1つに新データが存在する場合、空きページ領域をワーク領域に使用して、前記新データに対応する記憶デバイスから旧データ及び旧パリティを読出した後に、前記新データ、旧データ及び旧パリティから新パリティを生成し、前記新データ及び新パリティを対応する記憶デバイスに書き込むことを特徴とする記憶装置の制御方法。
付記6記載の記憶装置の制御方法に於いて、前記ライトバック処理ステップは、前記キャッシュ領域を構成する複数のページ領域のパリティ対応領域を除く全てのページ領域に新データが存在する場合、空きページ領域をワーク領域に使用して前記複数の新データから新パリティを生成し、前記新データ及び新パリティを対応する記憶デバイスに書き込むことを特徴とする記憶装置の制御方法。
付記6記載の記憶装置の制御方法に於いて、前記ライトバック処理ステップは、前記キャッシュ領域を構成する複数のページ領域のパリティ対応領域を除く全てのページ領域に新データが存在すると共に前記ページ領域の新データの一部に空きが存在する場合、前記ページ領域内の空き部分に対応する記憶デバイスから旧データを読み出して格納した後に、空きページ領域をワーク領域に使用して前記複数の新データから新パリティを生成し、前記新データ及び新パリティを対応する記憶デバイスに書き込むことを特徴とする記憶装置の制御方法。
付記6記載の記憶装置の制御方法に於いて、前記キャッシュ領域配置ステップは、前記ライトバック処理ステップによる書込み終了で対応するキャッシュ領域を開放することを特徴とする記憶装置の制御方法。
記憶装置のコンピュータに、
キャッシュメモリ上のデータをページ領域単位に管理して前記上位装置からの記憶デバイスに対する入出力要求を処理するキャッシュ制御ステップと、
複数の記憶デバイス上のデータをそれぞれ前記ページ領域と同一サイズのストリップ領域単位に管理すると共に、同一アドレスをもつ複数のストリップ領域をまとめてストライプ領域単位に管理し、前記ストライプ領域に含まれる1つを除く複数のストリップ領域のデータからパリティを生成して残り1つのストリップ領域に格納し、且つアドレス毎に前記パリティを格納する記憶デバイスを変化させるRAID5の冗長構成をとるRAID制御ステップと、
上位装置からライト要求を受けた際に、前記キャッシュメモリ上に、前記ストライプ領域と同一サイズとなる複数のページ領域で構成したキャッシュ領域を配置するキャッシュ領域配置ステップと、
前記記憶デバイスのデータより新しい前記キャッシュメモリ上の新データを前記記憶デバイスに書き戻す際に、前記キャッシュ領域内の空き領域を使用して新パリティデータを生成した後に、前記新データ及び新パリティを対応する記憶デバイスに書き込むライトバック処理ステップと、
を実行させることを特徴とするプログラム。(5)
付記11記載のプログラムに於いて、前記ライトバック処理ステップは、前記キャッシュ領域を構成する複数のページ領域の1つに新データが存在する場合、空きページ領域をワーク領域に使用して、前記新データに対応する記憶デバイスから旧データ及び旧パリティを読出した後に、前記新データ、旧データ及び旧パリティから新パリティを生成し、前記新データ及び新パリティを対応する記憶デバイスに書き込むことを特徴とするプログラム。
付記11記載のプログラムに於いて、前記ライトバック処理ステップは、前記キャッシュ領域を構成する複数のページ領域のパリティ対応領域を除く全てのページ領域に新データが存在する場合、空きページ領域をワーク領域に使用して前記複数の新データから新パリティを生成し、前記新データ及び新パリティを対応する記憶デバイスに書き込むことを特徴とするプログラム。
付記11記載のプログラムに於いて、前記ライトバック処理ステップは、前記キャッシュ領域を構成する複数のページ領域のパリティ対応領域を除く全てのページ領域に新データが存在すると共に前記ページ領域の新データの一部に空きが存在する場合、前記ページ領域内の空き部分に対応する記憶デバイスから旧データを読み出して格納した後に、空きページ領域をワーク領域に使用して前記複数の新データから新パリティを生成し、前記新データ及び新パリティを対応する記憶デバイスに書き込むことを特徴とするプログラム。
付記11記載のプログラムに於いて、前記キャッシュ領域配置ステップは、前記ライトバック処理ステップによる書込み終了で対応するキャッシュ領域を開放することを特徴とするプログラム。
12:ホスト(メインフレーム系)
14:ホスト(UNIX(R)/IAサーバ系)
15,24:CPU
16−1,16−2,26,26−1,26−2:チャネルアダプタ
18,18−1〜18−n:制御モジュール
20−1,20−2:バックグラウンドルータ
22:物理デバイス
22−1〜22−4:ディスク装置
25:通信部
28:キャッシュメモリ
30−1〜30−8:デバイスインタフェース
32−1〜32−4:フロントルータ
34:リソース処理部
36:キャッシュ処理部
38:RAID制御部
40:コピー処理部
42:キャッシュ制御部
44:キャッシュ領域配置部
45:キャッシュ管理テーブル
46:ライトバック処理部
48,60:キャッシュ領域
50:データバッファ領域
52:パリティバッファ領域
54−1〜54−4:ストリップ領域
55:キャッシュページ
56:ストライプ領域
58,64,66,68:ライト要求データ
70:RAID5グループ
72:演算部
74:空き領域
Claims (5)
- キャッシュメモリ上のデータをページ領域単位に管理して上位装置からの記憶デバイスに対する入出力要求を処理するキャッシュ制御部と、
複数の記憶デバイス上のデータをそれぞれ前記ページ領域と同一サイズのストリップ領域単位に管理すると共に、同一アドレスをもつ複数のストリップ領域をまとめてストライプ領域単位として管理し、前記ストライプ領域に含まれる1つを除く複数のストリップ領域のデータからパリティを生成して残り1つのストリップ領域に格納し、且つアドレス毎に前記パリティを格納する記憶デバイスを変化させるRAID5の冗長構成をとるRAID制御部と、
上位装置からライト要求を受けた際に、前記キャッシュメモリ上に、前記ストライプ領域と同一サイズとなる複数のページ領域で構成したストライプキャッシュ領域を配置するキャッシュ領域配置部と、
前記記憶デバイスのデータより新しい新データを格納する記憶デバイスに対応する前記ストライプキャシュ領域に記憶された新データを前記記憶デバイスに書き戻す際に、前記ストライプキャッシュ領域内の前記パリティを格納する記憶デバイスに対応する空きページ領域に新パリティデータを生成した後に、前記新データ及び新パリティを対応する記憶デバイスに書き込むライトバック処理部と、を備えたことを特徴とする記憶装置。
- 請求項1記載の記憶装置に於いて、前記ライトバック処理部は、前記キャッシュ領域を構成する複数のページ領域の1つに新データが存在する場合、空きページ領域をワーク領域に使用して、前記新データに対応する記憶デバイスから旧データ及び旧パリティを読出した後に、前記新データ、旧データ及び旧パリティから新パリティを生成し、前記新データ及び新パリティを対応する記憶デバイスに書き込むことを特徴とする記憶装置。
- 請求項1記載の記憶装置に於いて、前記ライトバック処理部は、前記キャッシュ領域を構成する複数のページ領域のパリティ対応領域を除く全てのページ領域に新データが存在する場合、空きページ領域をワーク領域に使用して前記複数の新データから新パリティを生成し、前記新データ及び新パリティを対応する記憶デバイスに書き込むことを特徴とする記憶装置。
- 記憶装置の制御方法に於いて、
キャッシュメモリ上のデータをページ領域単位に管理して前記上位装置からの記憶デバイスに対する入出力要求を処理するキャッシュ制御ステップと、
複数の記憶デバイス上のデータをそれぞれ前記ページ領域と同一サイズのストリップ領域単位に管理すると共に、同一アドレスをもつ複数のストリップ領域をまとめてストライプ領域単位に管理し、前記ストライプ領域に含まれる1つを除く複数のストリップ領域のデータからパリティを生成して残り1つのストリップ領域に格納し、且つアドレス毎に前記パリティを格納する記憶デバイスを変化させるRAID5の冗長構成をとるRAID制御ステップと、
上位装置からライト要求を受けた際に、前記キャッシュメモリ上に、前記ストライプ領域と同一サイズとなる複数のページ領域で構成したストライプキャッシュ領域を配置するキャッシュ領域配置ステップと、
前記記憶デバイスのデータより新しい新データを格納する記憶デバイスに対応する前記ストライプキャシュ領域に記憶された新データを前記記憶デバイスに書き戻す際に、前記ストライプキャッシュ領域内の前記パリティを格納する記憶デバイスに対応する空きページ領域に新パリティデータを生成した後に、前記新データ及び新パリティを対応する記憶デバイスに書き込むライトバック処理ステップと、
を備えたことを特徴とする記憶装置の制御方法。
- 記憶装置のコンピュータに、
キャッシュメモリ上のデータをページ領域単位に管理して前記上位装置からの記憶デバイスに対する入出力要求を処理するキャッシュ制御ステップと、
複数の記憶デバイス上のデータをそれぞれ前記ページ領域と同一サイズのストリップ領域単位に管理すると共に、同一アドレスをもつ複数のストリップ領域をまとめてストライプ領域単位に管理し、前記ストライプ領域に含まれる1つを除く複数のストリップ領域のデータからパリティを生成して残り1つのストリップ領域に格納し、且つアドレス毎に前記パリティを格納する記憶デバイスを変化させるRAID5の冗長構成をとるRAID制御ステップと、
上位装置からライト要求を受けた際に、前記キャッシュメモリ上に、前記ストライプ領域と同一サイズとなる複数のページ領域で構成したストライプキャッシュ領域を配置するキャッシュ領域配置ステップと、
前記記憶デバイスのデータより新しい新データを格納する記憶デバイスに対応する前記ストライプキャシュ領域に記憶された新データを前記記憶デバイスに書き戻す際に、前記ストライプキャッシュ領域内の前記パリティを格納する記憶デバイスに対応する空きページ領域に新パリティデータを生成した後に、前記新データ及び新パリティを対応する記憶デバイスに書き込むライトバック処理ステップと、
を実行させることを特徴とするプログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005058784A JP4440803B2 (ja) | 2005-03-03 | 2005-03-03 | 記憶装置、その制御方法及びプログラム |
US11/159,361 US20060200697A1 (en) | 2005-03-03 | 2005-06-23 | Storage system, control method thereof, and program |
US13/846,432 US20130290630A1 (en) | 2005-03-03 | 2013-03-18 | Storage system, control method thereof, and program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005058784A JP4440803B2 (ja) | 2005-03-03 | 2005-03-03 | 記憶装置、その制御方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006244122A JP2006244122A (ja) | 2006-09-14 |
JP4440803B2 true JP4440803B2 (ja) | 2010-03-24 |
Family
ID=36945415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005058784A Expired - Fee Related JP4440803B2 (ja) | 2005-03-03 | 2005-03-03 | 記憶装置、その制御方法及びプログラム |
Country Status (2)
Country | Link |
---|---|
US (2) | US20060200697A1 (ja) |
JP (1) | JP4440803B2 (ja) |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4402711B2 (ja) * | 2007-11-05 | 2010-01-20 | 富士通株式会社 | ディスクアレイ装置、ディスクアレイ装置制御方法、ディスクアレイ装置制御プログラムおよびディスクアレイ制御装置 |
TWI370969B (en) * | 2008-07-09 | 2012-08-21 | Phison Electronics Corp | Data accessing method, and storage system and controller using the same |
JP2010049637A (ja) * | 2008-08-25 | 2010-03-04 | Hitachi Ltd | 計算機システム、ストレージシステム及び構成管理方法 |
US8495417B2 (en) * | 2009-01-09 | 2013-07-23 | Netapp, Inc. | System and method for redundancy-protected aggregates |
US8316175B2 (en) * | 2009-11-03 | 2012-11-20 | Inphi Corporation | High throughput flash memory system |
KR101678868B1 (ko) * | 2010-02-11 | 2016-11-23 | 삼성전자주식회사 | 플래시 주소 변환 장치 및 그 방법 |
US8954688B2 (en) * | 2010-10-06 | 2015-02-10 | International Business Machines Corporation | Handling storage pages in a database system |
US8762644B2 (en) * | 2010-10-15 | 2014-06-24 | Qualcomm Incorporated | Low-power audio decoding and playback using cached images |
US9170878B2 (en) | 2011-04-11 | 2015-10-27 | Inphi Corporation | Memory buffer with data scrambling and error correction |
TWI436212B (zh) * | 2011-07-21 | 2014-05-01 | Phison Electronics Corp | 資料寫入方法、記憶體控制器與記憶體儲存裝置 |
US8687451B2 (en) | 2011-07-26 | 2014-04-01 | Inphi Corporation | Power management in semiconductor memory system |
JP5923964B2 (ja) | 2011-12-13 | 2016-05-25 | 富士通株式会社 | ディスクアレイ装置、制御装置、およびプログラム |
US9158726B2 (en) | 2011-12-16 | 2015-10-13 | Inphi Corporation | Self terminated dynamic random access memory |
KR101445025B1 (ko) * | 2012-02-09 | 2014-09-26 | 서울시립대학교 산학협력단 | 신뢰성 있는 ssd를 위한 효율적인 raid 기법 |
US8949473B1 (en) | 2012-02-16 | 2015-02-03 | Inphi Corporation | Hybrid memory blade |
US9069717B1 (en) | 2012-03-06 | 2015-06-30 | Inphi Corporation | Memory parametric improvements |
US9003270B2 (en) * | 2012-06-04 | 2015-04-07 | Marvell World Trade Ltd. | Methods and apparatus for temporarily storing parity information for data stored in a storage device |
US8861277B1 (en) | 2012-06-26 | 2014-10-14 | Inphi Corporation | Method of using non-volatile memories for on-DIMM memory address list storage |
US9647799B2 (en) | 2012-10-16 | 2017-05-09 | Inphi Corporation | FEC coding identification |
US10185499B1 (en) | 2014-01-07 | 2019-01-22 | Rambus Inc. | Near-memory compute module |
US9553670B2 (en) | 2014-03-03 | 2017-01-24 | Inphi Corporation | Optical module |
EP2988222B1 (en) * | 2014-08-21 | 2019-12-11 | Dot Hill Systems Corporation | Method and apparatus for efficiently destaging sequential i/o streams |
US9874800B2 (en) | 2014-08-28 | 2018-01-23 | Inphi Corporation | MZM linear driver for silicon photonics device characterized as two-channel wavelength combiner and locker |
US9325419B1 (en) | 2014-11-07 | 2016-04-26 | Inphi Corporation | Wavelength control of two-channel DEMUX/MUX in silicon photonics |
US9473090B2 (en) | 2014-11-21 | 2016-10-18 | Inphi Corporation | Trans-impedance amplifier with replica gain control |
US9553689B2 (en) | 2014-12-12 | 2017-01-24 | Inphi Corporation | Temperature insensitive DEMUX/MUX in silicon photonics |
US9461677B1 (en) | 2015-01-08 | 2016-10-04 | Inphi Corporation | Local phase correction |
US9484960B1 (en) | 2015-01-21 | 2016-11-01 | Inphi Corporation | Reconfigurable FEC |
US9547129B1 (en) | 2015-01-21 | 2017-01-17 | Inphi Corporation | Fiber coupler for silicon photonics |
US9548726B1 (en) | 2015-02-13 | 2017-01-17 | Inphi Corporation | Slew-rate control and waveshape adjusted drivers for improving signal integrity on multi-loads transmission line interconnects |
US9632390B1 (en) | 2015-03-06 | 2017-04-25 | Inphi Corporation | Balanced Mach-Zehnder modulator |
US9933947B1 (en) * | 2015-12-30 | 2018-04-03 | EMC IP Holding Company LLC | Maintaining write consistency on distributed multiple page writes |
US10318378B2 (en) | 2016-02-25 | 2019-06-11 | Micron Technology, Inc | Redundant array of independent NAND for a three-dimensional memory array |
US9847839B2 (en) | 2016-03-04 | 2017-12-19 | Inphi Corporation | PAM4 transceivers for high-speed communication |
US10620983B2 (en) | 2016-11-08 | 2020-04-14 | International Business Machines Corporation | Memory stripe with selectable size |
US10235202B2 (en) | 2016-11-08 | 2019-03-19 | International Business Machines Corporation | Thread interrupt offload re-prioritization |
CN108255414B (zh) | 2017-04-14 | 2020-04-03 | 新华三信息技术有限公司 | 固态硬盘访问方法及装置 |
WO2019016911A1 (ja) * | 2017-07-20 | 2019-01-24 | 株式会社日立製作所 | 分散ストレージシステム及び分散ストレージ制御方法 |
US10838805B2 (en) * | 2018-02-23 | 2020-11-17 | Micron Technology, Inc. | Generating parity data based on a characteristic of a stream of data |
US11630725B2 (en) * | 2019-12-24 | 2023-04-18 | Micron Technology, Inc. | Management of parity data in a memory sub-system |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5408644A (en) * | 1992-06-05 | 1995-04-18 | Compaq Computer Corporation | Method and apparatus for improving the performance of partial stripe operations in a disk array subsystem |
US5488711A (en) * | 1993-04-01 | 1996-01-30 | Microchip Technology Incorporated | Serial EEPROM device and associated method for reducing data load time using a page mode write cache |
US5446855A (en) * | 1994-02-07 | 1995-08-29 | Buslogic, Inc. | System and method for disk array data transfer |
US5895485A (en) * | 1997-02-24 | 1999-04-20 | Eccs, Inc. | Method and device using a redundant cache for preventing the loss of dirty data |
US6012123A (en) * | 1997-06-10 | 2000-01-04 | Adaptec Inc | External I/O controller system for an independent access parity disk array |
US6112255A (en) * | 1997-11-13 | 2000-08-29 | International Business Machines Corporation | Method and means for managing disk drive level logic and buffer modified access paths for enhanced raid array data rebuild and write update operations |
US6460122B1 (en) * | 1999-03-31 | 2002-10-01 | International Business Machine Corporation | System, apparatus and method for multi-level cache in a multi-processor/multi-controller environment |
US6401181B1 (en) * | 2000-02-29 | 2002-06-04 | International Business Machines Corporation | Dynamic allocation of physical memory space |
US6516380B2 (en) * | 2001-02-05 | 2003-02-04 | International Business Machines Corporation | System and method for a log-based non-volatile write cache in a storage controller |
US6718434B2 (en) * | 2001-05-31 | 2004-04-06 | Hewlett-Packard Development Company, L.P. | Method and apparatus for assigning raid levels |
US6718435B2 (en) * | 2001-08-14 | 2004-04-06 | International Business Machines Corporation | Method and system for migrating data in a raid logical drive migration |
JP2005284816A (ja) * | 2004-03-30 | 2005-10-13 | Hitachi Ltd | ディスクアレイシステム |
-
2005
- 2005-03-03 JP JP2005058784A patent/JP4440803B2/ja not_active Expired - Fee Related
- 2005-06-23 US US11/159,361 patent/US20060200697A1/en not_active Abandoned
-
2013
- 2013-03-18 US US13/846,432 patent/US20130290630A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20130290630A1 (en) | 2013-10-31 |
JP2006244122A (ja) | 2006-09-14 |
US20060200697A1 (en) | 2006-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4440803B2 (ja) | 記憶装置、その制御方法及びプログラム | |
EP2942713B1 (en) | Storage system and storage apparatus | |
US11175984B1 (en) | Erasure coding techniques for flash memory | |
US6898668B2 (en) | System and method for reorganizing data in a raid storage system | |
JP6328335B2 (ja) | ストレージ装置及びその制御方法 | |
JP4366298B2 (ja) | 記憶装置、その制御方法及びプログラム | |
KR100786153B1 (ko) | 기억 장치, 그 제어 방법 및 프로그램 | |
JP6144819B2 (ja) | 不揮発性メモリシステムにおける同期ミラーリング | |
US6058489A (en) | On-line disk array reconfiguration | |
US8074017B2 (en) | On-disk caching for raid systems | |
US9465561B2 (en) | Storage system and storage control method | |
CN103226519B (zh) | 冗余缓存数据的弹性缓存 | |
US20160335195A1 (en) | Storage device | |
US8838890B2 (en) | Stride based free space management on compressed volumes | |
US20090327801A1 (en) | Disk array system, disk controller, and method for performing rebuild process | |
KR20090073099A (ko) | 전역 핫 스패어 디스크를 이용한 고장난 드라이브의 재구성및 카피백 방법 | |
US9223655B2 (en) | Storage system and method for controlling storage system | |
JP2011530746A (ja) | 現在データ及び再生データに関して異なるraidデータ・ストレージの形式の間でデータを伝送するシステム及び方法 | |
US20060053287A1 (en) | Storage apparatus, system and method using a plurality of object-based storage devices | |
US20100115210A1 (en) | Method and apparatus for expanding a virtual storage device | |
JP6451770B2 (ja) | ストレージ制御装置およびストレージ制御プログラム | |
JP6163588B2 (ja) | ストレージシステム | |
JP3122252B2 (ja) | ディスクアレイ制御方式 | |
US20230297242A1 (en) | Storage device and data recovery method by storage device | |
JP4848272B2 (ja) | 多重化冗長ストレージへの安全な書き込みを行う装置及び方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091215 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100107 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140115 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |