JP4439673B2 - 半導体制御回路素子およびそれを用いた電気回路 - Google Patents
半導体制御回路素子およびそれを用いた電気回路 Download PDFInfo
- Publication number
- JP4439673B2 JP4439673B2 JP2000111280A JP2000111280A JP4439673B2 JP 4439673 B2 JP4439673 B2 JP 4439673B2 JP 2000111280 A JP2000111280 A JP 2000111280A JP 2000111280 A JP2000111280 A JP 2000111280A JP 4439673 B2 JP4439673 B2 JP 4439673B2
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- electrode
- circuit element
- semiconductor control
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、半導体にドーピングされた重金属が光や電界で励起されて、半導体層の抵抗を変え、半導体層内の電界や磁界のパターンを変化させる性質を利用して、回路のスイッチングや回路素子の特性変更などに利用することができる半導体制御回路素子およびそれを用いた電気回路に関する。
【0002】
【従来の技術】
従来、光で電気回路を制御するには、たとえば堀井泰史および堤誠により、「バイアス電圧を印加した半導体基板マイクロストリップ櫛形間隙の光制御」(1998年電子情報通信学会)において、高抵抗シリコンを光で励起し、シリコン自体をプラズマ状態にすることにより、電気抵抗を低下させ、電気回路を制御できることが開示されている。
【0003】
【発明が解決しようとする課題】
前述のシリコンを直接励起し、プラズマ状態を作ることにより、電気抵抗を変える方法では、プラズマのライフタイムが長いため、高速で電気回路を制御することが難しく、また、プラズマ状態を表面だけにしか生成できないため、制御範囲が狭いという問題がある。
【0004】
本発明は、このような問題を解決するためになされたもので、光または電界を印加した部分のみの抵抗を急速に、かつ、大幅に変化させ、高速で電気回路を制御することができる半導体制御回路素子を提供することを目的とする。
【0005】
本発明の他の目的は、前記半導体制御回路素子に効率的に光を照射し、または電界を印加することができる構造を提供することにある。
【0006】
本発明のさらに他の目的は、前記半導体制御回路素子を用い、スイッチング、回路切替、位相や回路定数などの特性変更を容易にし得る電気回路およびその具体的な回路構成を提供することにある。
【0007】
本発明のさらに他の目的は、この半導体制御回路素子を用いて、制御可能な高周波伝送路や高周波回路素子、電気回路素子などを提供することにある。
【0008】
本発明のさらに他の目的は、光信号をマイクロ波信号に変換し得る光マイクロ波変換回路を提供することにある。
【0009】
【課題を解決するための手段】
上記目的を達するために、請求項1に係る発明は、n型またはp型不純物がドーピングされたSi半導体層と、該Si半導体層にドーピングされ、該ドーピングされた部分の前記n型またはp型不純物を相殺して高抵抗化するAuとからなり、該Auを励起し得る波長より短く、かつ、前記Si半導体層を励起し得る波長より長い波長の光が照射され、または電界が印加されることにより、前記Auが励起され、前記光が照射または電界が印加された部分の前記Si半導体層の抵抗値を低下させ得るを特徴とする。
【0010】
請求項2に係る発明は、請求項1記載の半導体制御回路素子の上面および下面に電極が設けられ、該電極に導体板が接合され、前記半導体制御回路素子の上面の導体板には、貫通孔が設けられ、該貫通孔に引出し電極が設けられ、前記上面の導体板は前記引き出し電極の端部からλ/2(λは伝送する電磁波の波長)の長さだけ下部がカットされチョーク構造が形成され、前記半導体制御回路素子への電界の印加により、前記導体板で挟まれた伝送路内を伝送するマイクロ波が反射し、前記電極に印加される電圧に比例して伝送損失が増加することによってマイクロ波を制御することができるNRDガイドが形成されてなることを特徴とする。
【0011】
請求項3に係る発明は、請求項1記載の半導体制御回路素子の上面および下面に電極が設けられ、該電極に導体板が接合され、前記半導体制御回路素子の上面の導体板には、貫通孔が設けられ、該貫通孔に光ファイバが設けられ、前記半導体制御回路素子への光照射により、前記導体板で挟まれた伝送路内を伝送するマイクロ波を阻止する光・マイクロ波変換器が形成されてなることを特徴とする。
【0012】
請求項4に係る発明は、請求項1記載の半導体制御回路素子の一面側にストリップラインで構成された伝送線路が形成され、該伝送線路に影響しないようにλ/2の長さで切り取った電極を形成し、該電極にチョーク構造が設けられ、該チョーク構造の端部に外部信号入力用電極が形成され、該外部信号入力用電極に電界を印加することにより、前記伝送線路の伝送を制御することを特徴とする。
【0013】
請求項5に係る発明は、請求項1記載の半導体制御回路素子の一面側に分岐部を有するストリップラインで構成された伝送線路が形成され、該分岐部から分岐された伝送線路の前記分岐部からλ/4の長さだけ離れたの位置に電極が設けられ、該電極に外部信号入力用電極が設けられ、該外部信号入力用電極から前記電極に電界を印加することにより、前記伝送線路の切替動作ができる切替器が形成されてなることを特徴とする。
【0014】
請求項6に係る発明は、請求項1記載の半導体制御回路素子の一面側に2つの分岐部を有するストリップラインで構成された伝送線路が形成され、該分岐部から分岐された伝送線路の前記分岐部からλ/4の奇数倍の位置に光ファイバによる短絡点が設けられ、光照射することにより、前記分岐部から分岐された伝送線路の線路長の差に基づく位相差を生じさせることができる移相器が形成されてなることを特徴とする。
【0015】
請求項7に係る発明は、請求項1記載の半導体制御回路素子の一面側に入力側と出力側とが点対称になる位置に2つの分岐部が設けられているストリップラインで構成された伝送線路が形成され、一方の前記伝送線路に抵抗が装荷された抵抗線路が形成され、いずれかの前記伝送線路の選択により、挿入損失を生じさせることのできる可変抵抗器が形成されてなることを特徴とする。
【0016】
請求項8に係る発明は、請求項1記載の半導体制御回路素子の一面側にアースラインと信号伝送ラインからなる共平面回路が形成され、前記半導体制御回路素子の他の面に透光性膜が設けられ、該透光性膜を介して光を照射することにより、前記信号伝送ライン下のインピーダンスを変化させ、電気信号を制御することができる共平面回路が形成されてなることを特徴とする。
【0017】
請求項9に係る発明は、請求項1記載の半導体制御回路素子の少なくとも一面側に導電体膜が設けられ、他の面に絶縁膜が設けられ、該絶縁膜の上に電極が設けられ、前記半導体制御回路素子への光照射により、前記導電体膜と前記電極間の静電容量を増加させる可変容量素子が形成されてなることを特徴とする。
【0018】
請求項10に係る発明は、請求項1記載の半導体制御回路素子の一面側にフェライト基板または絶縁基板が設けられ、他の少なくとも一面側に絶縁膜が設けられ、該絶縁膜の上に金属膜をコイル状にパターニングしたインダクターが設けられ、前記半導体制御回路素子への光照射により、インダクタンスを減少させる可変インダクタンス素子が形成されてなることを特徴とする。
【0019】
請求項11に係る発明は、請求項1記載の半導体制御回路素子が絶縁性または導電性基板に設けられ、前記半導体制御回路素子の一面に複数の電極が設けられ、他の面に光ファイバが接合され、光を照射することにより前記電極間または該各電極と前記導電性基板間のいずれかを導通するスイッチ回路が形成されてなることを特徴とする。
【0020】
請求項12に係る発明は、請求項1記載の半導体制御回路素子の周囲に沿って導電体膜が設けられ、断面矩形状の前記導電体膜によって囲まれた導波管が形成され、前記半導体制御回路素子への光照射により、前記導波管内のインピーダンスを低下させ、前記導波管内を伝播する電磁波を反射、減衰させる導波管が形成されてなることを特徴とする。
【0029】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の半導体制御回路素子について説明をする。本発明による半導体制御回路素子は、図1(c)にその一実施形態であるNRDガイドに用いる例の断面説明図が示されるように、n型不純物がドーピングされた半導体層2の少なくとも一部に、アクセプタレベルを構成する重金属3、たとえばAuがドーピングされている。この重金属3のドーピングにより、ドーピングされた部分のn型不純物が相殺されて高抵抗化している。そして、図1(c)に示される例では、その表面側と裏面に金属膜5a、6が設けられ、表面側の一部は他の部分と分離された電極5と裏面電極6がそれぞれ形成され、半導体層2に電界を印加できる構成になっている。すなわち、電界を印加して重金属を励起させることにより、最初にドーピングされているn型不純物が作用し、半導体層2の抵抗値を急激に低下させる。
【0030】
この半導体制御回路素子1を製造するには、まず図1(a)に示されるように、たとえば1/100〜1mm程度の厚さの半導体基板からなる、1Ω・cm程度のn型単結晶シリコン半導体層2の一面にAuまたはPtをスパッタリングまたは真空蒸着などにより成膜する。この成膜量は、後の拡散工程によりシリコン中に拡散するAuが1×1016cm-3程度になるように成膜する。ついで、還元性雰囲気または不活性雰囲気中で、半導体層2を300〜1300℃程度に保つことにより、図1(b)に示されるように、Au3をシリコン半導体層2中に拡散する。その結果、Auが半導体層にドーピングされて高抵抗になる。
【0031】
その後、半導体層2の表面および裏面に導電性のある金属をスパッタリングなどにより成膜し、表面側は、中心部のみを周囲の金属膜5aと分離して電極5とし、裏面は全面を電極6として両面の間に電界を印加できる構造になっている。この金属膜の成膜は、半導体層との間に電気的隙間が生じない接合面となるように成膜する必要があり、前述のようにスパッタリングにより成膜されることが好ましいが、蒸着法や電気メッキなどによっても、同様に電気的に隙間のない接合面を得ることができる。また、この金属膜は、半導体層であるSiとの間で機械的ストレスを緩和でき、熱膨張係数の差を吸収できるように、なるべく柔らかい金属が用いられることが好ましい。
【0032】
そして、図1(d)に示されるように、その上面および下面に導体板7をハンダ、導電ペースト、圧着、ロウ付けなどにより接合する。上面電極5には、引出し電極8が設けられ、導体板7には、その部分が貫通孔になっているが、その部分からのマイクロ波のリークを防止するため、λ/2(λは伝送する電磁波の波長)の長さだけアンダーカットされてチョーク構造が形成されている。その結果、NRDガイドが形成され、この導体板7で挟まれた伝送路内を伝送するマイクロ波を後述するように、電界により制御することができる。
【0033】
図1に示される例では、電界を印加して重金属を励起するため、半導体層2の両面に電極5、6が形成されていたが、電界の印加でなくても、重金属3を励起し得る波長より短く、かつ、半導体層2を励起し得る波長より長い波長の光を照射してもよい。この光を照射するように構成したNRDガイドの例が図2に示されている。すなわち、半導体層2上面の金属膜5aに貫通孔が設けられ、その貫通孔内に光ファイバ10の先端が半導体層2に突き当たるか、λ/4以内半導体層2に突っ込むように挿入されて導体板7に固定されている。上下両面の金属膜5a、6には、前述と同様に導体板7が電気的に接続され、NRDガイドが構成されている。なお、この場合は、光ファイバ10はマイクロ波の波長などに比べて充分に細く、また金属膜5aや導体板7と接触しても電気的ショートの問題はないため、電磁波は殆ど漏れることがなく、チョーク構造を形成する必要はない。
【0034】
半導体層としては、Si、Geなどの元素半導体やGaAs、GaP、InP、GaN、Si-Ge(シリコンゲルマニウム)、AlGaAs、GaAlP、InGaP、GaInN、GaAlNなどの化合物半導体または合金半導体を用いることができる。これらの半導体は、単結晶の他、多結晶、非晶質などでも構わない。半導体層2にドーピングされる不純物は、n型不純物の方が重金属によりアクセプタ準位を構成するため、抵抗変化が大きく好ましいが、p型不純物がドーピングされた半導体層2でも、後述する図12に示されるように抵抗値を急激に変化させることができ、同様に使用することができる。
【0035】
重金属としては、元素半導体の場合は、Au、Pt、Ir、Ru、Pt、Os、Rhなどの白金族の金属がアクセプタレベルの深さが適当で、均一にドープできるから好ましく、2元系半導体の場合は、Cr、Ni、Fe、Mn、Coなどの鉄属の金属が、上記元素半導体の場合と同様の理由で好ましい。
【0036】
つぎに、本発明による半導体制御回路素子1が、マイクロ波伝送路などのインピーダンスを変えたり、光や電気信号をマイクロ波信号に変換する作用について、n型SiにAuをドーピングした例で説明をする。
【0037】
SiにAuを拡散していくと、その抵抗値が急激に上昇し始めることは以前から知られている。n型SiにAuを、また、p型SiにAuをそれぞれ拡散させたときの抵抗変化を図12に示す。図12(a)から明らかなように、1Ω・cmのn型Si(図12(a)のF:5×1015個cm-3)に1×1016個cm-3のAuを拡散させると、5×105Ω・cmに上昇する。Si単体の誘電緩和周波数fdは式(1)で与えられる。なお、図12で(a)はP(リン)をドープしたn型Si、(b)はB(ボロン)をドープしたp型Siで、Auのドープ量に対する抵抗率の変化を示し、A〜Jは、それぞれn型およびp型の不純物濃度(cm-3)が
1×1014、2×1014、5×1014、1×1015、2×1015、5×1015、1×1016、2×1016、5×1016、1×1017の場合である。
【0038】
fd=1/(2πε0εrρ) (1)
ただし、ε0は真空での誘電率(8.854×10-12(F/m))、εrは比誘電率、ρは抵抗率(Ω・m)をそれぞれ示す。
【0039】
いま、Siの比誘電率εr=12、抵抗率ρ=5×103Ω・mを代入すると、このときの誘電緩和周波数fdは、0.3MHzとなる。よって、この程度の固有抵抗を持っていれば、GHz以上の周波数において充分に誘電体としての使用が可能であるし、若干の誘電体損失を覚悟すれば、数百MHzでも使用可能である。また、周波数が低く、誘電体損失が問題にならない直流および低周波においては、誘電体として使用できることは勿論である。したがって、上記抵抗値をもっているSiは、直流および低周波、高周波伝送線路として使用可能なことが分る。
【0040】
つぎに、Si中にAuを拡散させた半導体基体の光領域における吸収波長は式(2)で与えられる。
【0041】
吸収波長=1eV/(アクセプタレベル)×1.2396μm (2)
Si中のAuのアクセプタレベルは、伝導体から0.54〜0.53eVのところに形成されているので、式(2)のアクセプタレベルとして、0.53eVを代入すると、Si中にAuを拡散させたときの吸収波長として、2.3μmが得られる。よって、1.2μmより長く、2.3μmより短い波長の光を照射すると、Auは励起され、Siの抵抗は5×105Ω・cmから、初期の値1Ω・cmに急激に低下することになる。たとえば、光通信で普遍的に使用されている半導体レーザの波長は、約1.5μmであるため、これを前述のSi中に照射すると、半導体層の抵抗が急激に低下するので、これを用いて、Si中を伝送している高周波を制御することが可能となる。
【0042】
同様に、Auを励起する方法として、半導体層2の両面に設けられた電極5、6により、105V/cm以上の電界を印加することによっても励起させることができ、光励起と同様にSiの抵抗を5×105Ω・cmから、初期の1Ω・cm程度に急激に下げることができる。
【0043】
本発明によれば、Auの捕獲断面積が大きいため、捕獲の速度が非常に早く、光または電界による励起時間を殆ど要しないので、高速パルスで伝送されている光通信の信号や半導体層に設けられる電極に印加される高速電気信号に対して追従することができ、高速での高周波制御が可能になる。
【0044】
前述の図1に示されるようなNRDガイドに、図示されていない外部電気回路により信号が半導体層2の両面に設けられている電極5、6に印加されると、半導体層中の重金属が励起し、その部分の抵抗が急激に下がり、マイクロ波は反射し電極に印加される電圧に比例して伝送損失が増加するため、電圧によるマイクロ波の制御を行うことができる。
【0045】
この場合、NRDガイド内を伝送する、たとえばマイクロ波の電界最大点の位置に電極5が位置するように接続されることにより、外部電気回路により供給される電気信号に対するマイクロ波の変調信号は最大になり、小さな外部信号に対しても充分にマイクロ波を制御することができる。しかし、充分に大きな外部信号が得られれば、必ずしもマイクロ波電界の最大点の位置に電極が設けられる必要はない。逆に、マイクロ波電界の最大点の位置からずれたところに電極5が形成されることにより、電極5の下が短絡され、等価的に半導体層の断面積が小さくなることになり、マイクロ波の位相を調整することができる。
【0046】
また、前述の図2に示されるようなNRDガイドに、光ファイバを用いて長距離伝送させるのに一般的に用いられている1.5μmの波長の光を照射すると、半導体層中の重金属が励起し、抵抗が急激に低下し、マイクロ波の半導体層中を伝送するマイクロ波電界の最大のところを短絡し、マイクロ波の伝送を阻止する。すなわち、光ファイバの信号をマイクロ波に変換することができ、光・マイクロ波変換器とすることができる。この場合も、前述の電極5の位置と同様に、光ファイバ10の位置がマイクロ波電界の最大の位置に設けられれば、最も小さな外部信号によりマイクロ波を変調することができるが、光ファイバ10が設けられる位置は、必ずしもマイクロ波電界の最大位置でなくてもよいし、位相調整をする場合のように、むしろずらせて配置した方がよい場合もある。
【0047】
図3は、マイクロストリップ回路を外部電気回路により制御する例である。すなわち、Siからなる半導体層2の裏面に金属膜6が設けられ、さらにその金属膜面に導体板7が設けられる構造は図1に示される例と同じである。しかし、半導体層2の表面側には、ストリップライン5bを形成するように金属膜がパターニングされ、そのストリップラインの一部に、ストリップライン5bに影響しないように1/2波長(λ)の長さで切り取った電極5を形成し、その電極5に電気的に接続してチョーク構造9が設けられ、その端部側に外部信号入力用の電極8が形成されている。この構造で、外部信号により電極5に電界を印加すると、前述のように半導体層2の抵抗が急激に低下して、下面側の導体板7と短絡することになり、ストリップラインの伝送を制御することができる。
【0048】
図4は、図3の例と同様にマイクロストリップラインを制御する例で、切替器が形成された例である。すなわち、ストリップライン5bに分岐回路(分配器)5cが形成され、その分岐回路5cにより分岐される線路にそれぞれ電極5が前述の図3に示される例と同様に設けられ、チョーク構造9を介して外部信号入力用の電極8が形成されている。この電極5は、分岐回路5cからλ/4離れたところに形成されているため、外部信号により半導体層2がショート状態になるとストリップラインはオープン状態になり、そのラインは伝送線路から切り離されたのと等価になる。したがって、電圧が印加されない線路の方だけをマイクロ波は伝送し、外部信号により切替器として動作させることができる。なお、2分岐の分配器を示したが、3分岐以上の分岐を有する分配器にすることができることは勿論である。
【0049】
図5は、同様にストリップライン上に移相器を構成した例で、その他に重金属の励起方法に光ファイバを用いる例で、光ファイバの接続方法が2種類示されている。すなわち、ストリップライン5bが分配器5cで分岐され、分岐された線路5b、5dのそれぞれの分岐点からλ/4・N(λは波長、Nは奇数)の位置に光ファイバによる短絡点が設けられている。その結果、直線状線路5bと梯子型線路(迂回線路)5dとのうち、前述の図4に示される例と同様に、光の照射により短絡された線路はオープンとなり、マイクロ波信号は他方の線路を伝送することになり、線路長の差に基づく位相差を生じさせることができる。
【0050】
光ファイバ13a、13bは、迂回線路5dの表面側から、ストリップ線路5dを貫通して、半導体層2の表面またはその内部まで突っ込まれ、半導体層2に光を照射できる構造になっている。また、光ファイバ13cは、半導体層2の裏面側から導体板7および金属膜6を貫通して半導体層2の裏面側に突き当て、または僅かに突っ込まれ、光を照射することができる構造になっている。このいずれの構造でも採用でき、要は、ストリップ線路の下の半導体層に光を照射することにより、重金属を励起し、半導体層の抵抗を小さくすることができるように光を照射できればよい。このように光を照射する方法を用いれば、前述の電極形成のように、ストリップラインを1/2波長の長さで切り出さなくてもよいため、回路定数の変動を何ら生じさせない。
【0051】
この例も、λ/4・N(Nは奇数)離れたところに光ファイバによる短絡点が設けられていることにより、そのラインを切り離すことができるため、梯子状回路を複数段形成することもでき、移相量を任意に調整できることは勿論である。また、この移相器の先端にアンテナをつけ、複数個配置すれば、フェーズドアレーアンテナを構成することができる。
【0052】
図6は、ストリップライン上に可変抵抗器を構成した例である。すなわち、ストリップラインは図5に示される例と同様に2か所に分配器5cが形成されたものであるが、この例では、入力側と出力側とが点対称になるように分岐部5cが形成されている。すなわち、どちらの線路を伝送してもその長さが等しく、移相のズレは生じない。しかし、この例では、一方のストリップライン15bに抵抗15が装荷され、抵抗線路になっている。そのため、その抵抗線路15bを通る場合には、挿入損失が生じ、どちらの線路を導通状態にするかにより、挿入損失を発生させることができる。この回路を何個も直列に接続し、その線路の選択をすることにより、任意の挿入損失を生じさせることができ、可変抵抗器として動作させることができる。
【0053】
また、この例では、半導体層にドーピングされている重金属を励起させる方法として、光を照射するのではなく、電圧を印加する方法が用いられている。この場合、前述のストリップラインの一部を1/2波長の長さで切り出すのではなく、ストリップライン5bを細くして、電界印加用電極5eが形成されている。この電界印加用電極5eは、前述の例と同様に、チョーク構造9を介して外部信号入力用電極8が形成されている。
【0054】
図7は、一面側にアースライン5aと信号ライン5bが設けられる共平面(コプレーナ)回路が、前述と同様の半導体(多結晶)層16表面に形成された例である。5a、5bは、共平面回路を構成する電極(線路)であり、外側の2つの電極がアースラインであり、中心の電極5bが信号伝送ラインである。図7に示される例では、透光性基板17上にn型不純物が低抵抗になるようにドーピングされた多結晶シリコンが成膜され、その半導体層16に金がドーピングされて高抵抗化されている。この構造では、電極の下に縦方向の領域を励起するのではなく、横方向に励起する必要があるため、面積的に広い範囲に亘って励起する必要があり、光ファイバによらないで、図7に示されるように、透明基板を介して下面から広い範囲に亘って光が照射されている。しかし、横方向から光を照射してもよく、その場合は透光性基板でなくて、光を透過しない基板でも構わない。
【0055】
この構造によれば、光が照射されると、前述のように重金属である金が励起してプラズマ状態となり、半導体層の抵抗が急激に低下する。そのため、信号伝送路下のインピーダンスが変化し、電気信号の制御をすることができる。
【0056】
図8に示される例は、可変コンデンサの例で、導電性の基板17上にn型不純物が低抵抗になるようにドーピングされた多結晶シリコンからなる半導体層16が成膜され、その半導体層16に金がドーピングされて高抵抗化されている。そして、その表面および側面を酸化し、または絶縁物をスパッタリングなどにより設けることにより、絶縁膜19が形成され、その上に電極5が形成されている。この構造にすることにより、電極5と基板17間に電圧を印加すると、半導体層が高抵抗のときは誘電体として作用し、光を照射して低抵抗になると見かけ上の電極5と基板17との間隔が狭くなり、静電容量が増加する。これにより、可変容量素子として使用することができる。
【0057】
図9は、可変インダクタンス素子に応用した例である。すなわち、フェライト基板または絶縁性基板などからなる基板17上にn型不純物が低抵抗になるようにドーピングされた多結晶シリコンからなる半導体層16が成膜され、その半導体層16に金がドーピングされて高抵抗化されている。この半導体層16の上面または全面に絶縁膜19が形成され、その表面に設けられた金属膜がコイル状にパターニングされることにより、インダクター20が形成されている。このインダクター20は、必要に応じ、複数個、任意の場所に作製され、相互に作用させることもできる。
【0058】
この構造にすることにより、光18が照射されていないと、インダクター20が作る磁束は、半導体層16を通過し、基板17に達しているが、光18が照射されると、半導体層16が低抵抗化し、インダクター20の作る磁界の変化により、低抵抗の半導体層16中に電流が流れインダクタンスを減少させるように動作する。その結果、可変インダクタンス素子として使用することができる。
【0059】
図10は、スイッチ回路に応用した例である。すなわち、前述と同様に、絶縁性または導電性の基板17上にn型不純物が低抵抗になるようにドーピングされた多結晶シリコンからなる半導体層16が成膜され、その半導体層16に金がドーピングされて高抵抗化されている。そして、その表面に複数個の電極5、6が形成され、半導体層16の側面に光ファイバ10が突き当てで設けられている。
【0060】
この構成になっているため、光ファイバ10から光が照射されないと、各電極5、6間、または各電極と基板17間は絶縁されているが、光ファイバ10より光が照射されると、照射された部分の半導体層16は低抵抗化し、それぞれの電極5、6間または各電極5、6と基板17間が導通する。半導体層16の全面に光を照射して、全部を低抵抗化してもよいが、必要に応じて一部だけに光を照射し、部分的な電極間または電極と基板間のみをショート状態として、必要な部分だけを導通させることもできる。このように部分的に導通させることができるため、多接点スイッチとしても動作させることもできる。
【0061】
図11は、導波管として応用した例を示す図である。すなわち、前述と同様に、導電性の基板17上にn型不純物が低抵抗になるようにドーピングされた多結晶シリコンからなる半導体層16が成膜され、その半導体層16に金がドーピングされて高抵抗化されている。そして、その周囲が導体膜21により被覆されている。その結果、高抵抗半導体層16の周囲が断面矩形状の導体膜21により囲まれた導波管を構成している。その結果、光18を照射しないときは、通常の導波管として動作し、光18が照射されると半導体層16が低抵抗化し、導波管内のインピーダンスが急激に低下する。そして、導波管内を伝播していた電磁波は反射し、大きな減衰を受ける。このように動作するため、導波管のスイッチ、減衰器として動作させることができる。
【0062】
前述の図3〜6に示される回路を図11に示される導波管で構成することもできる。また、図11に示される構造を同軸線路として使用することもできる。
【0063】
【発明の効果】
本発明の半導体制御回路素子によれば、電気信号または光信号により、半導体層の抵抗値を半絶縁性の高抵抗と殆ど導電性の低抵抗との間を高速で切り替えることができるため、電気回路に組み込むことにより、非常に電気回路の制御を簡単に行うことができる。
【0064】
とくに、半導体層は単結晶でなくてもよいため、任意の基板上に直接形成することができ、ストリップラインや導波管などを用いる高周波回路にも直接組み込むことが容易で、高周波回路の制御を非常に簡単に行うことができると共に、移相器、分配器などの高周波回路素子や、それらを用いたフェーズドアレーアンテナなどの高周波応用製品を簡単に得ることができる。
【0065】
さらに、光信号によりマイクロ波のオンオフを高速で制御することができるため、高性能な光・マイクロ波変換回路を安価に得ることができる。
【図面の簡単な説明】
【図1】本発明による半導体制御回路素子の一実施形態の製造工程を示す断面説明図である。
【図2】図1の制御回路素子を光の照射により制御する例の断面説明図である。
【図3】本発明の制御回路素子を用いたストリップライン制御の例の説明図である。
【図4】ストリップラインにより分岐回路を構成する例の説明図である。
【図5】ストリップラインにより移相器を構成した例の説明図である。
【図6】ストリップラインにより可変抵抗器を構成した例の説明図である。
【図7】本発明の制御回路素子を用いて共平面回路を制御する例の説明図である。
【図8】本発明の制御回路素子を用いて可変コンデンサを構成した例の説明図である。
【図9】本発明の制御回路素子を用いて可変インダクターを構成した例の説明図である。
【図10】本発明の制御回路素子を用いてスイッチ回路を構成した例の説明図である。
【図11】伝送の制御可能な導波管を構成した例の説明図である。
【図12】n型およびP型SiにAuをドーピングしたときの半導体層の抵抗値の変化を示す図である。
【符号の説明】
1 半導体制御回路素子
2 半導体層
3 重金属(Au)
5 電極
6 電極
10 光ファイバ
Claims (12)
- n型またはp型不純物がドーピングされたSi半導体層と、該Si半導体層にドーピングされ、該ドーピングされた部分の前記n型またはp型不純物を相殺して高抵抗化するAuとからなり、該Auを励起し得る波長より短く、かつ、前記Si半導体層を励起し得る波長より長い波長の光が照射され、または電界が印加されることにより、前記Auが励起され、前記光が照射または電界が印加された部分の前記Si半導体層の抵抗値を低下させ得る半導体制御回路素子。
- 請求項1記載の半導体制御回路素子の上面および下面に電極が設けられ、該電極に導体板が接合され、前記半導体制御回路素子の上面の導体板には、貫通孔が設けられ、該貫通孔に引出し電極が設けられ、前記上面の導体板は前記引き出し電極の端部からλ/2(λは伝送する電磁波の波長)の長さだけ下部がカットされチョーク構造が形成され、前記半導体制御回路素子への電界の印加により、前記導体板で挟まれた伝送路内を伝送するマイクロ波が反射し、前記電極に印加される電圧に比例して伝送損失が増加することによってマイクロ波を制御することができるNRDガイドが形成されてなる電気回路。
- 請求項1記載の半導体制御回路素子の上面および下面に電極が設けられ、該電極に導体板が接合され、前記半導体制御回路素子の上面の導体板には、貫通孔が設けられ、該貫通孔に光ファイバが設けられ、前記半導体制御回路素子への光照射により、前記導体板で挟まれた伝送路内を伝送するマイクロ波を阻止する光・マイクロ波変換器が形成されてなる電気回路。
- 請求項1記載の半導体制御回路素子の一面側にストリップラインで構成された伝送線路が形成され、該伝送線路に影響しないようにλ/2の長さで切り取った電極を形成し、該電極にチョーク構造が設けられ、該チョーク構造の端部に外部信号入力用電極が形成され、該外部信号入力用電極に電界を印加することにより、前記伝送線路の伝送を制御する電気回路。
- 請求項1記載の半導体制御回路素子の一面側に分岐部を有するストリップラインで構成された伝送線路が形成され、該分岐部から分岐された伝送線路の前記分岐部からλ/4の長さだけ離れたの位置に電極が設けられ、該電極に外部信号入力用電極が設けられ、該外部信号入力用電極から前記電極に電界を印加することにより、前記伝送線路の切替動作ができる切替器が形成されてなる電気回路。
- 請求項1記載の半導体制御回路素子の一面側に2つの分岐部を有するストリップラインで構成された伝送線路が形成され、該分岐部から分岐された伝送線路の前記分岐部からλ/4の奇数倍の位置に光ファイバによる短絡点が設けられ、光照射することにより、前記分岐部から分岐された伝送線路の線路長の差に基づく位相差を生じさせることができる移相器が形成されてなる電気回路。
- 請求項1記載の半導体制御回路素子の一面側に入力側と出力側とが点対称になる位置に2つの分岐部が設けられているストリップラインで構成された伝送線路が形成され、一方の前記伝送線路に抵抗が装荷された抵抗線路が形成され、いずれかの前記伝送線路の選択により、挿入損失を生じさせることのできる可変抵抗器が形成されてなる電気回路。
- 請求項1記載の半導体制御回路素子の一面側にアースラインと信号伝送ラインからなる共平面回路が形成され、前記半導体制御回路素子の他の面に透光性膜が設けられ、該透光性膜を介して光を照射することにより、前記信号伝送ライン下のインピーダンスを変化させ、電気信号を制御することができる共平面回路が形成されてなる電気回路。
- 請求項1記載の半導体制御回路素子の少なくとも一面側に導電体膜が設けられ、他の面に絶縁膜が設けられ、該絶縁膜の上に電極が設けられ、前記半導体制御回路素子への光照射により、前記導電体膜と前記電極間の静電容量を増加させる可変容量素子が形成されてなる電気回路。
- 請求項1記載の半導体制御回路素子の一面側にフェライト基板または絶縁基板が設けられ、他の少なくとも一面側に絶縁膜が設けられ、該絶縁膜の上に金属膜をコイル状にパターニングしたインダクターが設けられ、前記半導体制御回路素子への光照射により、インダクタンスを減少させる可変インダクタンス素子が形成されてなる電気回路。
- 請求項1記載の半導体制御回路素子が絶縁性または導電性基板に設けられ、前記半導体制御回路素子の一面に複数の電極が設けられ、他の面に光ファイバが接合され、光を照射することにより前記電極間または該各電極と前記導電性基板間のいずれかを導通するスイッチ回路が形成されてなる電気回路。
- 請求項1記載の半導体制御回路素子の周囲に沿って導電体膜が設けられ、断面矩形状の前記導電体膜によって囲まれた導波管が形成され、前記半導体制御回路素子への光照射により、前記導波管内のインピーダンスを低下させ、前記導波管内を伝播する電磁波を反射、減衰させる導波管が形成されてなる電気回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000111280A JP4439673B2 (ja) | 2000-04-12 | 2000-04-12 | 半導体制御回路素子およびそれを用いた電気回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000111280A JP4439673B2 (ja) | 2000-04-12 | 2000-04-12 | 半導体制御回路素子およびそれを用いた電気回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001298201A JP2001298201A (ja) | 2001-10-26 |
JP4439673B2 true JP4439673B2 (ja) | 2010-03-24 |
Family
ID=18623640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000111280A Expired - Fee Related JP4439673B2 (ja) | 2000-04-12 | 2000-04-12 | 半導体制御回路素子およびそれを用いた電気回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4439673B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017126054A1 (ja) | 2016-01-20 | 2017-07-27 | 三菱電機株式会社 | アンテナ装置及びアレーアンテナ装置 |
KR20200009732A (ko) | 2018-07-20 | 2020-01-30 | 삼성전자주식회사 | 광 도전성 부재를 포함하는 가변 커패시터를 포함하는 전자 장치 및 이를 제어하는 방법 |
-
2000
- 2000-04-12 JP JP2000111280A patent/JP4439673B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001298201A (ja) | 2001-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Malczewski et al. | X-band RF MEMS phase shifters for phased array applications | |
Panagamuwa et al. | Frequency and beam reconfigurable antenna using photoconducting switches | |
CN106257829B (zh) | 具有在偏置线路下面的多限定rf基板和导电材料空隙的rf电路 | |
JP2610278B2 (ja) | 分布ダイオード・リミッタ | |
EP0694967A2 (en) | Microwave integrated circuit passive element structure and method for reducing signal propagation losses | |
KR20060041676A (ko) | 가변 공진기 및 가변 이상기 | |
CA1212431A (en) | Variable delay line | |
KR20200059304A (ko) | 고임피던스 rf mems 전송 장치들과 그것의 제조방법 | |
JP6077526B2 (ja) | 超幅広バンドの真の時間遅延線 | |
US4675628A (en) | Distributed pin diode phase shifter | |
JP4439673B2 (ja) | 半導体制御回路素子およびそれを用いた電気回路 | |
Anagnostou et al. | A 0–55-GHz coplanar waveguide to coplanar strip transition | |
JPH04247701A (ja) | 超電導可変位相シフタ | |
US6819201B2 (en) | Balanced high isolation fast state transitioning switch apparatus | |
US4605912A (en) | Continuously variable phase shifting element comprised of interdigitated electrode MESFET | |
US3768050A (en) | Microwave integrated circuit | |
CN110554521B (zh) | 具有rcbc电极结构的单片电光调制器 | |
US7583176B1 (en) | Switch apparatus | |
Dong et al. | Rectangular waveguide-to-coplanar waveguide transitions at U-band using E-plane probe and wire bonding | |
US5148124A (en) | Monolithic microwave integrated circuit noise generator and variable resistance device | |
US4805084A (en) | Direct DC to RF conversion by impulse excitation | |
JPH0563409A (ja) | 導波管 | |
FR2789801A1 (fr) | Cathode a effet de champ a performances accrues | |
US4034312A (en) | Microwave oscillator using a transit time transistor | |
CN102024794B (zh) | 半导体装置及通讯设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20000427 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20000427 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20000427 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091026 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091215 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100106 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4439673 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160115 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |