JP4438277B2 - Nitride semiconductor crystal growth method and device using the same - Google Patents

Nitride semiconductor crystal growth method and device using the same Download PDF

Info

Publication number
JP4438277B2
JP4438277B2 JP2002283044A JP2002283044A JP4438277B2 JP 4438277 B2 JP4438277 B2 JP 4438277B2 JP 2002283044 A JP2002283044 A JP 2002283044A JP 2002283044 A JP2002283044 A JP 2002283044A JP 4438277 B2 JP4438277 B2 JP 4438277B2
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
crack
growth
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002283044A
Other languages
Japanese (ja)
Other versions
JP2004119807A (en
Inventor
裕司 松山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2002283044A priority Critical patent/JP4438277B2/en
Publication of JP2004119807A publication Critical patent/JP2004119807A/en
Application granted granted Critical
Publication of JP4438277B2 publication Critical patent/JP4438277B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【０００１】
【産業上の利用分野】
本発明は窒化物半導体結晶の成長方法及びそれを用いた素子に係り、Ａｌを含む窒化物半導体、特にＡｌ高混晶の窒化物半導体を厚膜で結晶成長させる方法、並びにその結晶を用いて素子構造を積層する方法に関し、また、その結晶を素子構造を構成する層として用いた窒化物半導体素子（受光素子、高周波素子、ＦＥＴ、ＨＥＭＴ）、窒化物半導体発光素子（ＬＥＤ、ＬＤなど）
【０００２】
【従来の技術】
近年、窒化物半導体のワイドバンドギャップ材料について盛んに研究がなされている。特に、紫外域（短波長域）での発光素子について、その素子を用いて、又はその素子からの発光を励起光として波長変換する変換物質（蛍光体）とを組み合わせた発光装置が、照明用途、イルミネーション、など様々な応用として考えられている。
【０００３】
一方で、発光素子の材料による光の吸収が問題となり、特に窒化物半導体発光素子の短波長化につれて従来多用されてきたＧａＮ、ＩｎＧａＮ、Ａｌ低混晶のＡｌＧａＮによる光の吸収が大きくなり、光取り出し効率を低下させてきた。
【特許文献１】
特開２００２−１７５９８５号公報
サファイア基板１の表面近傍若しくは異種基板１０条に形成された剥離用窒化物半導体層１１に水素や窒素、酸素などのイオンを打ち込むことにより得られる中間層２，１２がアモルファス的な構造となるため、歪を吸収、緩和し、クラックや反りなどを低減する。
【０００４】
【発明が解決しようとする課題】
窒化物半導体発光素子の短波長域での使用において、光の吸収が少なくなるようにバンドギャップエネルギーの大きなＡｌ高混晶のＡｌＧａＮを用いることで、問題を解決できる。また、Ａｌ高混晶の窒化物半導体を厚膜で形成することができれば、その結晶を境にして基板を除去し、基板による光吸収を軽減することが可能となる。
しかし、一方で、Ａｌ高混晶の窒化物半導体結晶は、その材料が、他のＧａＮ、ＩｎＧａＮなどに比べて、延性に貧しており、特に膜厚が大きくなると、下地層となる他の窒化物半導体材料若しくは基板との格子不整合、特に問題となるのは熱膨張係数差に起因する応力が掛かり、クラックが発生する問題がある。例えばＡｌ混晶比０．１のＡｌＧａＮを数μｍほど成長するとクラックが発生する。すなわち、Ａｌ高混晶の窒化物半導体を成長することが困難であり、一方、紫外域のような短波長域で発光する素子に用いるＡｌ高混晶の窒化物半導体結晶が十分満足するものが得られない。
【０００５】
【課題を解決するための手段】
本発明は上記事情に鑑みなされたものであり、従来問題となっていたＡｌＧａＮ層のクラックを結晶成長の下地層とし、結晶成長後の降温時に掛かる大きな応力をそのクラックによる収縮自在な亀裂・空隙を応力吸収する衝撃吸収層（応力緩和機構）として利用するという画期的な方法により、Ａｌ高混晶の窒化物半導体結晶を形成するものであり、その結晶を素子構造に利用したものである。
【０００６】
すなわち、本発明の結晶の成長方法は及びその結晶を用いた素子（発光素子）は、以下に示すものである。
【０００７】
本発明の窒化物半導体結晶の成長方法は、図１に示すように、基板１上に窒化物半導体結晶を成長する方法において、基板１の上に、窒化物半導体からなる第１の層３を成長させる工程と（図１（ａ），（ｂ））、該第１の層３の少なくとも一部を分断させる亀裂１０を形成する工程と（図１（ｃ））、該亀裂１０を有する第１の層４の上に窒化物半導体からなる第２の層５を成長させる工程と（図１（ｄ））、を具備しており、該第２の層を成長するに従って、第１の層の亀裂が収縮・膨張して第２の層に掛かる応力を緩和することを特徴とする。このように、亀裂１０を設けた第１の層４を形成した上に、第２の層５を成長させることで、基板１若しくは基板１と第１の層との間の下地層２と、第２の層５との間で、熱膨張係数差、格子定数差により従来大きな応力などが掛かり、結晶が破壊されていたものが、亀裂１０を有する第１の層４を介在させることで、このような応力などが第２の層５に掛かるのを防ぎ、結晶性に優れた窒化物半導体を形成することができる。図３（ｅ）に示すように、第２の層５の結晶成長後に成長温度から室温への降温などにより、基板１若しくは各層（下地層２）と、第２の層５との上記係数の差違によるウエハの反り、応力などの影響から、亀裂を有する第１の層４が介在して両者を分離し、またその亀裂１０若しくは空隙１１が拡大・収縮することなどにより基板１若しくは第１の層４よりも基板側の層による影響を緩和して、結晶を維持して第２の層５を得ることができる。
【０００８】
また別の実施形態に係る基板上に窒化物半導体結晶を成長する方法では、図１に示すように、基板１の上に、窒化物半導体からなる第１の層３を成長させる工程と（図１（ａ），（ｂ））、第１の層３の少なくとも一方の表面側に応力を掛けて（図１（ｃ）中の矢印）、第１の層３の内部から上面側表面に達する亀裂１０を設ける工程と、該第１の層４の上に、第１の層４上面の亀裂１０を覆って窒化物半導体からなる第２の層５を成長させる工程と、を具備してなることを特徴とする。上述した窒化物半導体結晶の成長方法と異なる点は、第１の層３の亀裂１０の形成方法を具体的に示したところにあり、図１（ｃ）に示すように、ウエハに反りが発生するような応力を加えることにより、第１の層３に亀裂１０を形成するものであり、この応力は、例えばウエハに機械的に応力を加えても良く、後述するように、基板、下地層などと第１の層との間で、熱的な不整合、具体的には熱膨張係数差、格子定数差により、ウエハを温度変化させて基板１に熱的不整合による反りが発生するような応力を掛けて、亀裂１０を形成すると良い。またこのような第１の層４の亀裂１０にはわずかな空隙１１が残存する場合があるが、第２の層５はそのような亀裂１０を覆って、形成することができる。
【０００９】
本発明の成長方法で好ましくは、前記第２の層の成長工程において、第２の層５を成長するに従って、第１の層４の亀裂１０が収縮・膨張して第２の層掛かる応力を緩和することを特徴とする上記（１）又は（２）記載の窒化物半導体結晶の成長方法である。上述したように、亀裂１０を有する第１の層４は、基板側と第２の層側とに掛かる応力を分離させることができ、第２の層成長時、若しくは成長後の室温までの高温時などに亀裂１０が収縮・膨張して、第１の層４で応力を緩和させることができる。
【００１０】
本発明の成長方法で好ましくは、前記第２の層がＡｌを含む窒化物半導体であることを特徴とする窒化物半導体結晶の成長方法である。上述したように、従来、Ａｌを含む窒化物半導体は、その結晶の性質上厚膜化、Ａｌ高混晶化すると、基板若しくは他の層の窒化物半導体材料との熱膨張係数差、格子定数差などの熱的不整合関係により、亀裂が発生して結晶破壊が起こるが、本発明では亀裂１０を有する第１の層４を介在させることで、Ａｌを含む窒化物半導体結晶でも亀裂の発生させずに結晶が得られ、また厚膜化、Ａｌ高混晶化も可能となる。
【００１１】
本発明の成長方法で好ましくは、前記第２の層のＡｌ混晶比が、第１の層のＡｌ混晶比よりも低混晶であることを特徴とする窒化物半導体結晶の成長方法である。第１の層に亀裂を形成する方法として、熱的な処理により形成する場合、上述したＡｌを含む窒化物半導体結晶の性質である亀裂発生容易性を利用することで、容易に亀裂を形成することができ、そのため、亀裂を有する第１の層４をＡｌ高混晶とすると薄膜でも容易に亀裂を形成することができ、また薄膜な第１の層４の方が、また、第１の層４より大きな膜厚で、Ａｌ低混晶の第２の層と組み合わせる方が、その他の組み合わせに比べて、上記応力緩和機構が好適に機能する傾向にあるためである。
【００１２】
本発明の成長方法で好ましくは、前記亀裂を形成する工程が、熱処理により亀裂が形成されることを特徴とする窒化物半導体結晶の成長方法である。上述したように、熱的な方法では、基板１、及び／又は、基板１と第１の層４との間の下地層２と、第１の層３との結晶の性質の違いを利用でき、且つ、応力は機械的な方法に比べて面内に一様に掛かる傾向にあるため、亀裂が面内で比較的均一に分散して得られ、上記応力緩和機構を好適に発現させる亀裂が形成されやすい。また、熱的な方法では、第１の層３の成長温度から温度を変化させて、好ましくは結晶の分解を防止することから降温させて、亀裂形成工程を経た後、すぐさま第２の層成長工程に移行でき、この間、ウエハを反応炉から取り出さずに連続して各工程を実施できることから、製造上優位である。
【００１３】
本発明の成長方法で好ましくは、前記第１の層３の熱膨張係数が、前記基板１若しくは、基板１と第１の層３との間に設けられた下地層２の熱膨張係数と異なることを特徴とする窒化物半導体結晶の成長方法である。上述したように、熱処理による亀裂形成工程では、第１の層１と、基板１、及び／又は、下地層２との間で、熱的な不整合を決定する要因であるその材料の熱膨張係数差を利用することが、亀裂の形成が容易となり、上記応力緩和機構に好適な亀裂が得られる。このとき、特に好ましくは、基板１は、その上に成長させた窒化物半導体結晶に比較して、厚膜で、熱膨張係数差による応力について支配的であるため、基板と第１の層との熱膨張係数差が亀裂形成工程において重要な要因となり、このとき好ましくは、第１の層表面側に図１（ｃ）に示すように、第１の層表面側に引張応力が掛かるように、基板よりも第１の層の熱膨張係数を大きくすることが第１の層成長温度から降温することにより亀裂が形成され好ましい。このような熱的不整合の関係は、基板とその上に成長させた成長層との熱膨張係数差だけでなく、成長層の各層の成長上温度などの成長条件、成長層の膜厚により変化する。
本発明の成長方法で好ましくは、図１（ａ）、（ｂ）に示すように、前記第１の層成長工程において第１の層３を第１の成長温度で成長させ、図１（ｃ）に示すように前記亀裂形成工程において第１の成長温度と異なる第２の温度にして第１の層表面側３を凸面側として亀裂１０を形成し、図１（ｄ）に示すように、前記第２の層成長工程において第２の温度と異なる第３の温度にして第１の層の亀裂を収縮した後、図１（ｅ）に示すように第２の層を成長させることである。このように、第１の層３と基板１若しくは下地層２との間で熱的な不整合を有する場合に、第１の層を凸面側とすることで上述したように、亀裂１０を好適に形成できる。
【００１４】
本発明の成長方法で好ましくは、前記亀裂形成工程により第１の層に亀裂を形成した後、亀裂を収縮させる亀裂収縮工程を具備すること特徴とする窒化物半導体結晶の成長方法である。上述したように、第２の層５は、図３に示すように、亀裂１０若しくはそれにより設けられた空隙１１を覆って、第１の層４の上に設けられることから、亀裂形成時から亀裂が収縮していることが好ましく、また、上記応力緩和機構を好適に発現させるためには、亀裂がある程度収縮された状態で第２の層を設けることが、亀裂が膨張・拡大するための遊びができ好ましい。上記熱処理による亀裂形成ではその熱処理の逆プロセスをたどること、例えば亀裂形成工程で昇温すれば亀裂収縮工程で降温、亀裂形成工程で降温すれば亀裂収縮工程で昇温、機械的な方法では、亀裂形成時の負荷を解放すること、または逆方向に力を加えることで実施可能である。
【００１５】
本発明の成長方法で好ましくは、前記第１の層成長工程において第１の層を第１の成長温度で成長させ、前記亀裂形成工程において第１の成長温度よりも低い第２の温度に降温して亀裂を形成し、前記第２の層成長工程において第２の温度よりも高い第３の温度に昇温して第１の層の亀裂を収縮した後、第２の層を成長させることを特徴とする窒化物半導体結晶の成長方法である。このとき、上述したように、好ましくは、基板よりも第１の層の熱膨張係数が小さくなるように、各材料を設定する。
【００１６】
本発明の成長方法で好ましくは、前記第２の層成長工程の後、基板の上に形成された少なくとも第１の層４と第２の層５とを有する成長層の上に、第１基板４０を張り合わせる工程と、基板１及び／又は成長層の一部を除去する工程とを具備することを特徴とする窒化物半導体結晶の成長方法である。この方法により、図４（ａ）に示すように、成長層の表面側に、第１基板４０を直接、又は接合層６０（電極層７２）などを解して貼り合わせ、図４（ｂ），（ｃ）に示すように、成長用の基板１上に成長させた成長層の一部、亀裂１０を有する第１の層４が素子構造に必要であれば除去領域５０から除いて、その第１の層４と基板１との間の層（下地層２）を除去領域５０としても良く、亀裂１０を含む第１の層４が素子構造に不要であれば、図４（ｃ）に示すように第１の層４と第２の層の一部５ａを除去領域５０として基板１、下地層２などと伴に除去しても良い。
【００１７】
また、前記窒化物半導体結晶の成長方法のより得られる第２の層を、素子構造の一部に用いた窒化物半導体素子である。本願発明により、Ａｌ高混晶、厚膜化が可能となった第２の層５（Ａｌを含む窒化物半導体層）の少なくとも一部を残して素子構造に用いることで、従来成長用の基板１に成長することが困難であった窒化物半導体結晶を第２の層として上述した結晶成長方法により成長させ、その一部を素子構造として用い、更に貼り合わせ用の第１基板４０に貼り合わせた形で素子駆動させる素子とできる。
【００１８】
本発明の亀裂を有する第１の層を用いた素子として、第１導電型層と第２導電型層との間に活性層を備えた窒化物半導体発光素子において、前記第１導電型層の少なくとも一部若しくは前記第１導電型層における活性層と対向する面側に、亀裂を含む第１の層と、第１の層よりも活性層側に第２の層が設けられた構造を有しており、前記第１の層と前記第２の層との間に、前記亀裂から形成された空隙を有する窒化物半導体発光素子である。このように、亀裂１０を有する第１の層４を、素子構造若しくは素子構造の近傍に設けられた積層体の一部に用いることで、図４の白抜き矢印に示すように、素子構造内を伝搬する光を該亀裂により好適に散乱させ、素子構造を構成する窒化物半導体による光吸収を低減し、特に横方向成分の大きな光の伝搬に関して縦方向（膜厚方向）成分が大きくなるように反射されるため効果的である。
【００１９】
上記素子の好ましくは、前記第１の層に設けられた亀裂が、第１の層の活性層側面内において、面内を複数の領域に分断するように複数設けられていることを特徴とする窒化物半導体発光素子である。図２に示すように、素子の（形成）領域と亀裂及び亀裂により分断された領域との大きさの関係において、素子の領域２１ａの方が、２１ｂに比べて、素子の領域２１ａ面内を複数の領域に分断するように亀裂１０が面内で延伸されることで、上述した光の反射作用が効果的になる。
【００２０】
【発明の実施の形態】
本発明に係る窒化物半導体結晶としては、特に限定されないが、具体的には、ＧａＮ、ＡｌＮ、もしくはＩｎＮ、又はこれらの混晶であるＩＩＩ−Ｖ族窒化物半導体（ＩｎαＡｌβＧａ１−α−βＮ、０≦α、０≦β、α＋β≦１）であり、またこれに加えて、ＩＩＩ族元素として一部若しくは全部にＢを用いたり、Ｖ族元素としてＮの一部をＰ、Ａｓ、Ｓｂで置換した混晶でもよい。また、本発明の第２の層として好適に用いられ、また第１の層として好適に用いられるＡｌを含む窒化物半導体はβ＞０であり、本発明の発光素子に係る発光層、活性層に好適に用いられるＩｎを含む窒化物半導体はα＞０である。本発明の方法により得られる第１の層若しくはそれを用いた本発明に係る発光素子は、短波長系であるワイドバンドギャップの窒化物半導体を用いた発光素子は、活性層中に、ＧａＮ若しくはＡｌを含む窒化物半導体からなる井戸層を有し、第１導電型層、第２導電型層に、それぞれ少なくとも１つのＡｌを含む窒化物半導体からなる層が設けられる素子などを用いることができる。
【００２１】
本発明の窒化物半導体（第１の層、第２の層、下地層、素子構造など）の成長において、窒化物半導体を成長させる方法としては、特に限定されないが、ＭＯＶＰＥ（有機金属気相成長法）、ＨＶＰＥ（ハライド気相成長法）、ＭＢＥ（分子線エピタキシー法）、ＭＯＣＶＤ（有機金属化学気相成長法）、ＭＯＭＢＥ（有機金属分子線気相成長法）等、窒化物半導体を成長させるのに知られている全ての方法、特に気相成長法を適用できる。好ましい成長方法としては、膜厚が５０μｍ以下ではＭＯＣＶＤ法を用いると成長速度の制御が容易であり、素子構造の形成において、原子オーダーでの素子設計が可能となる。また膜厚が５０μｍ以下ではＨＶＰＥでは成長速度が速くてコントロールが難しい。また、ＨＶＰＥを用いた場合には、上述した組成式の窒化物半導体の中で、好ましくは、ＧａＮ、ＡｌＮを用いると、結晶性良く、厚膜での成長が可能である。
【００２２】
以下、本発明の窒化物半導体結晶の成長方法に係る一実施の形態について説明する。ここで、図１は、本発明の成長方法における各工程を、順番に説明する模式断面図であり、図１（ａ）は下地層２形成工程（第１の層成長工程の前工程）、図１（ｂ）は第１の層１成長工程、図１（ｃ）は亀裂１０形成工程、図１（ｄ）は亀裂１０収縮工程、図１（ｄ）は第２の層５成長工程を説明するものである。また、図２は、本発明の方法により第１の層４に形成される溝の一形態、特にその表面内での溝の形成形態を説明する模式図であり、図３は本発明の成長方法により得られる亀裂１０を有する第１の層４と第２の層５と一積層形態と、その亀裂１０、空隙１１を詳細に説明する模式断面図と、両層の界面近傍を一部拡大した部分拡大図（ｂ）であり、図４は、本発明の成長方法において、成長用基板１の上に形成した第１の層４、第２の層５を含む成長層表面に貼り合わせ用の支持基板４０を貼り合わせて基板を除去して素子構造、チップを形成する方法を説明する模式断面図であり、支持基板（第１基板）４０に貼り合わせる工程を図４（ａ）に、支持基板４０にあり合わせた後、成長用基板１側から基板１と下地層などを除去する工程を除去領域５０が異なる形態としてそれぞれ図４（ｂ），（ｃ）に、その除去工程後に別の支持基板（第２基板）４１に貼り合わせる工程及び貼り合わせ後に第１基板を除去する工程を図４（ｄ）に示すものであり、本発明の成長方法により得られる第２の層５及び／又は第１の層４を発光素子に用いた形態を説明する模式断面図である。
（第１の層成長工程）
本発明の成長方法では、図１に示すように、成長用の基板１、若しくは基板上に成長させた下地層２の上に、窒化物半導体からなる第１の層３を成長させる（図１（ａ），（ｂ））。第１の層３は、特に窒化物半導体材料を用いなくても後に続く工程で層に亀裂が形成でき、第２の層を成長可能であれば他の材料（半導体材料）を用いても良い。
＜基板１＞：第１の層（第２の層）成長用の基板
本発明の成長方法に係る基板、特にエピタキシャル成長用の基板１としては、窒化物半導体と異なる材料の異種基板として、例えば、Ｃ面、Ｒ面、及びＡ面のいずれかを主面とするサファイア、スピネル（ＭｇＡ１2Ｏ4）のような絶縁性基板、ＳｉＣ（６Ｈ、４Ｈ、３Ｃを含む）、ＺｎＳ、ＺｎＯ、ＧａＡｓ、Ｓｉ、及び窒化物半導体と格子整合する酸化物基板等、窒化物半導体を成長させることが可能で従来から知られており、窒化物半導体と異なる基板材料を用いることができ、また異種基板以外として、ＧａＮ、ＡｌＮなどの窒化物半導体基板なども用いることができる。好ましい異種基板としては、サファイア、スピネルが挙げられ、この異種基板はオフアングルしていてもよく、この場合ステップ状にオフアングルしたものを用いると窒化物半導体からなる下地層２の成長が結晶性よく成長させるため好ましい。更に、異種基板を用いる場合には、異種基板上に素子構造形成前の下地層２となる窒化物半導体を成長させた後、異種基板を研磨などの方法により除去して、窒化物半導体の単体基板として素子構造を形成してもよく、この場合除去後の単体基板が本発明の成長用基板１となり、上記いずれの基板でも、本発明に係る第１の層、第２の層を実質的に成長させる基板が成長用の基板１となる。また、下地層、第１の層、第２の層、素子構造などを形成した後に、後述する支持基板４０を用いた基板剥離などにより、異種基板などの最初の成長用基板を除去して、除去されずに残った成長層を本発明の成長方法の各工程で用いても良い。
＜下地層２＞
ここで下地層２は、基板材料、第１の層の成長条件により省略可能であり、基板１に異種基板を用いる場合には、バッファ層（低温成長層）、高温成長で単結晶の窒化物半導体（好ましくはＧａＮ）からなる下地層を介して、第１の層３を形成すると、窒化物半導体の成長が良好なものとなる。ここで、低温成長バッファ層には、好適にはＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）を低温（２００〜９００℃）で成長させ、続いて高温で成長させて用い、膜厚５０Å〜０．１μｍ程度で形成する。また、基板１除去して成長基板とすることもでき、異種基板１上に設ける下地層２として、その他に、ELOG(Epitaxially Laterally Overgrowth)成長させた窒化物半導体を用いると結晶性が良好な成長基板が得られる。ＥＬＯＧ層の具体例としては、異種基板上に、窒化物半導体層を成長させ、その表面に窒化物半導体の成長が困難な保護膜を設けるなどして形成したマスク領域と、窒化物半導体を成長させる非マスク領域を、所望のパターン、例えばストライプ状に設け、その非マスク領域をマスク領域に比べて優先的に、好適には選択的に窒化物半導体が成長することで、膜厚方向への成長に加えて、横方向への成長が成されることにより、マスク領域にも窒化物半導体が成長して成膜された層などがある。その他のＥＬＯＧ形態では、異種基板若しくはその上に成長させた結晶に、凹凸、エッチングにより所望のパターン、例えば島状に、窒化物半導体の成長用の核を面内に複数を設け、その開口部側面から横方向への成長がなされて、成膜される層でもよく、ＥＬＯＧは異種基板に限定されない。
＜第１の層＞
本発明に係る第１の層としては、好適には窒化物半導体が用いられ、特に好ましくはＡｌを含む窒化物半導体が用いられ、最も好ましくはＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）が用いられる。これは、その上に成長させる第２の層５との格子整合性に優れ、また後述する亀裂形成に優位な材料となるからである。また膜厚は特に限定されず、第２の層５が好適に成長可能であれば良く、具体的には後述する亀裂形成の容易化、制御可能性、応力緩和機構との関係から、具体的には、膜厚としては、組成、Ａｌ混晶比などにより異なるが、具体的には０．０５μｍ以上２μｍ以下の範囲、好ましくは０．１μｍ以上０．５μｍ以下の範囲で用いることができ、このときＡｌを含む窒化物半導体のＡｌ混晶比としては、０．１以上０．３以下の範囲のものが好適に使用される。
（亀裂形成工程）
本発明の成長方法に係る亀裂形成工程は、図１（ｃ）に示すように、第１の層３に亀裂が設るものであり、特に限定されないが、具体的な方法としては、機械的な方法と、熱処理による方法と、それらを組み合わせた複合的な方法とがある。
機械的な方法としては、図示しないが、第１の層３を成長させたウエハを固定治具により、例えば周縁部を固定し、固定治具から露出されたウエハに、当接して押圧する押圧治具により、ウエハを図１（ｃ）に示すように反る方向に力を掛けて、亀裂１０を形成することができる。この機械的な方法はこの例に限らず、ウエハを反る方向に外力が加わるような機構、手段であればどのような方法でも良い。また、機械的な方法において、ウエハが反る方向に力を加える他に、ウエハを折り曲げる方向に力を加えることでも亀裂が形成できるが、図３に示すような面内に複数方向、複数本に走る亀裂を形成するには複数回の折り曲げを実施する必要があるため、煩雑な作業となる傾向にあり好ましくはなく、また治具を叩き当てる衝撃により亀裂を永逝することができるが、亀裂１０は、第１の層以外の層、例えば下地層、には設けられていないことが第２の層の成長から好ましく、そのような亀裂形成時の制御が困難となる傾向にある。
また、別の機械的な方法によるものとして、ダイサー、スクライバーなどの機械的な加工手段により、第１の層を加工して、亀裂形成することも可能である。例えば、スクライバーなどの切り欠き手段により、第１の層３表面に当接させて、切り欠きを設けること、ダイサーにより第１の層の一部を除去する深さ（途中の深さ）で溝を設ける溝形成手段により、亀裂を誘発させることができる。上記切り欠きでは、上記機械的にウエハに力を加えることで、亀裂を膜厚方向に延伸させて第１の層に亀裂を形成しても、後述の材料間の格子定数、熱膨張係数差による応力が第１の層の基板側表面、図１では下地層２と第１の層３との界面、で加わった状態で切り欠きすることで、亀裂を誘発させることもでき、ダイサーのような溝形成手段でも同様な方法を採ることができる。すなわち、このような加工手段による亀裂形成では、上記機械的方法、熱処理方法（材料の性質の違いによる内部応力も含む）と、組み合わせて亀裂を形成することができる。
上記いずれの方法・手段においても、好ましくは図１（ｃ）に示すように、第１の層３側表面と凸面側とし、基板１側（第１の層を成長させた基板面に対向する面側）を負う面側とすることである。なぜなら、亀裂１０を第１の層３に形成する場合に、第１の層表面が凹面側、基板１裏面が凸面側とすると、第１の層表面に圧縮応力が加わり、表面の結晶が押しつぶされるようになるため、結晶の破壊、また基板側の第１の層表面側からの亀裂形成も可能であるがその制御が困難となるが、第１の層３表面を凸面側とし、表面に引張応力が加わることで、表面側から亀裂１０が深さ方向（基板に向かう方向）に延伸して形成され、基板１及び／又は下地層２と、第１の層３とで、異なる材料を用いると、第１の層３の基板側表面（図１では下地層２との界面）側に異種接合面、例えば第１の層と下地層との界面、下地層内での異種接合面、基板面と第１の層若しくは下地層の界面、が設けられ、そこで亀裂１０の伝搬が抑制され、深さ制御が可能となるからである。
熱処理による方法は、本発明の成長方法において好適に用いられ、基板１及び／又は下地層２と、第１の層３とで、異なる熱膨張係数の材料を選定することで、各材料の熱膨張係数差による熱的な不整合を利用して、ウエハの温度を変化させて、ウエハに図示するような応力を加えて、第１の層３に亀裂１０を形成することができる。熱処理方法では、基板１及び／又は下地層２と、第１の層３との間で、格子定数を異なるものとしても、このような温度変化による応力が生まれて亀裂１０を形成できるが、その応力は熱膨張係数差によるものと比較して非常に小さく、亀裂１０を形成するには不向きであるので、上記熱膨張係数差を主に利用する方法が好ましく、両者を複合的に利用しても良く、通常、各層、基板に異なる材料、異なる組成の半導体材料を用いることで実現される。
また、熱処理による方法では、好ましくは、第１の層の熱膨張係数より、基板１及び／又は下地層２の熱膨張係数を大きくすることで、第１の層の成長温度から降温すること、すなわち第１の層の成長温度より低温度として亀裂形成工程とすることで、第１の層表面が凸面側となる応力が加わるため好ましい。このとき、特に好ましくは、基板と第１の層との熱膨張係数差を考慮すると、基板はその上に成長させる層よりも比較的、且つ十分に厚膜であるため、熱処理による応力では基板との間での熱膨張係数差が支配的となるため好ましい。
但し、熱膨張係数は、温度により変化し、このような熱膨張係数の関係は、後述する第１の成長温度、第２の温度、第３の成長温度において変化することがあり、これらが複合的に作用して、熱的な不整合が形成される。従って、基板上の成長層の成長温度、膜厚により両者の関係が逆となることもある。すわわち、本願発明の成長方法において、熱処理による場合には、各工程において、熱的な不整合によりウエハに応力が掛かり、特に好ましくは、亀裂形成工程において第１の層表面を凸面側として、引張応力が係ることが好ましい。例えば、基板若しくは下地層と、第１の層との熱的不整合は、熱膨張係数において、室温と、第１の層成長温度（第１の成長温度）とでは、その差が変化し、温度条件によっては逆転させることも可能である。
本発明はこれに限らず、熱膨張係数が、第１の層が、基板１及び／又は下地層２より小さくすることもでき、この場合、熱処理は、第１の層より昇温してその成長温度よりも高温で亀裂形成することで第１の層表面を凸面側とできる。このような熱処理方法にあっては、第１の層に亀裂が形成されやすい応力が加わるような、材料、膜厚で形成することが好ましく、膜厚では、超格子のような薄膜では応力によりひずみが導入されて亀裂形成が困難となるため、それよりも厚膜とすること少なくとも１０ｎｍ以上、好ましくは上記５０ｎｍ以上とすることでそのようなひずみ導入による応力緩和、それによる亀裂形成困難な状態を回避できる。第１の層の材料としては、クラックなどの亀裂発生が容易なＡｌを含む窒化物半導体、好ましくは上記ＡｌＧａＮとすることで、好適に亀裂形成が可能となる。また、後述するように亀裂１０を有する第１の層４による応力緩和機構により、空隙１１の有無に関係なく亀裂１０の形態としては、少なくとも深さ方向に第１の層４の内部に達する深さで亀裂が形成され、好ましくは図１〜３に示すように第１の層４を貫通して、すなわち第１の層４の対向する表面間を延伸して両表面に到達するように設けられることであり、更に好ましくは断面内において縦断して横方向に分離されるように横方向に複数の縦方向に延伸する亀裂が設けられることである。
（亀裂収縮工程）：省略可
上述した亀裂形成工程を経た後、直ぐさま第２の層成長工程に移ることも可能で、すなわちここで説明する亀裂収縮工程は省略可能であるが、本発明の成長方法においては好適には両工程の間に、図１（ｄ）に示すように、亀裂の幅、空隙を小さくする亀裂収縮工程を備えることで、第２の層の成長工程において、図４に示すように、亀裂１０を覆って第２の層５が成長させやすくなり、結晶性が向上する。この亀裂収縮工程は、上述したように機械的な方法、熱処理による方法などを具体的な手法としてあげることができ、上記亀裂形成工程とは逆方向に力が掛かるようにすることで実現される。熱処理による方法について例示すると、図１に示すように第１の層４表面を凸面側とし、熱膨張係数が第１の層が、基板１及び／又は下地層２よりも小さい場合には、亀裂形成工程において降温により低温度にとする熱処理を、亀裂収縮工程において昇温する亀裂形成工程よりも高温度とすることで図中矢印とは逆方向に応力が掛かり、若しくは矢印方向の応力が弱まることで、図１（ｄ）に示すように収縮させることができ、このとき、次に成長させる第２の層５の成長温度まで昇温することでこの工程を経ることができる。このとき、亀裂形成工程における応力が逆方向、第１の層４の表面側が凹面側、である場合、上記各層・基板材料の熱膨張係数の大小関係が逆転する場合は、亀裂形成工程において昇温し、好ましくは第１の層３の成長温度より高温とし、亀裂収縮工程において亀裂形成工程より降温してその工程より低温度とし、更に、続けて第２の層５を成長させる場合にはその成長温度を亀裂収縮工程における低温度とすることができる。機械的方法による場合には、亀裂形成工程において加えた力を逆方向とすること、若しくはその外力を解放することでこの亀裂収縮工程が達成され、また第２の層の成長工程で成長温度において亀裂が大きくなるような場合には、機械的な方法によってウエハを固定、押圧する手段により亀裂収縮状態を維持して、第２の層を成長させることもできる。
（第２の層成長工程）
図１（ｅ）に示すように、第２の層成長工程として、亀裂１０を設けた第１の層４の上に所望の温度（第３の成長温度）にて、第２の層５を成長させる。このように面内で縦横に走る亀裂１０を跨って、それを覆うように成長された第２の層５は、従来困難であった窒化物半導体結晶、特にＡｌを含む窒化物半導体結晶を、高Ａｌ混晶化、厚膜化を実現させることができる。これは、上述したように亀裂を有する第１の層が基板若しくは下地層と第２の層との間に介在することで、第２の層に掛かる応力を緩和させる応力緩和機構により実現されると考えられ、図２、３に示すように、亀裂１０が面内に複数本、また縦横に延伸して互いに複数点で交叉し、亀裂により複数の領域に分断された第１の層４ａ、４ｂ、４ｃ（図３（ｂ））があることで、第２の層５成長時、また成長温度（第３の温度）から室温まで降温する際の熱的不整合による応力の発生を、亀裂の収縮・拡張若しくは亀裂により分断された領域４ａ〜ｃが各々移動することなどにより、上記応力緩和機構が実現されると考えられる。そのため、このような応力緩和機構は、基板と基板上の成長層である各層（下地層、第１の層、第２の層）との上記熱的不整合により変化し、また、第１の層の組成、膜厚などにも依存すると考えられ、これらを適宜選択することで、所望の応力緩和作用を奏し、また第２の層の組成に応じて適宜選択可能であり、結晶性良好な第２の層を得ることができる。また、第２の層５は、亀裂１０を有する第１の層の上に直接表面形成されても、図３、４などに示すように、その間に第１の層表面に介在層６を形成して、第２の層５を形成することもできる。このとき、介在層６としては、亀裂を有する第１の層４による応力緩和作用を阻害しない程度に薄膜で形成されることが好ましく、具体的には、第２の層よりも膜厚を小さくして、好ましくは第１の層よりも膜厚を小さくすると良い。また、亀裂１０を覆うように、第２の層が形成されることから、介在層６によりまず亀裂を覆うような層としてこの機能を担うこともでき、このような場合、平坦性でもって亀裂を覆うような成長に好適な組成としては、Ａｌ混晶比を第１の層、好ましくは第２の層よりも小さくした窒化物半導体、更に好ましくはＡｌ混晶比が０の窒化物半導体で、最も好ましくはＧａＮが用いられる。
＜第２の層＞
本願発明の成長方法において、好適に用いられる窒化物半導体としては、上述したように、Ａｌを含む窒化物半導体であり、このとき、第１の層と第２の層とでＡｌ混晶比を同じとしても異なるものとすることもでき、好ましくは第１の層のＡｌ混晶比より小さいＡｌを含む窒化物半導体である。なぜなら、従来クラックの発生などにより困難であったＡｌを含む窒化物半導体を、良好な結晶性で、高Ａｌ混晶、厚膜で得ることができるためであり、第１の層のＡｌを含む窒化物半導体のＡｌ混晶比を大きくすることで、その材料の性質を利用して比較的薄膜で上記熱的不整合による熱処理により亀裂形成が可能となり、一方、第１の層が薄膜であることで、上記応力緩和機構の効果が増大されると考えられ、また第２の層との関係において、第１の層よりＡｌ混晶比を小さくすることで、亀裂による上記応力緩和の効果が向上する傾向にあるためである。従って、このとき好ましくは第１の層より第２の層の膜厚を大きくすることが好ましい。このときＡｌを含む窒化物半導体としては、ＡｌｘＧａ１−ｘＮ（０＜ｘ＜１）が好ましく用いられる。
【００２３】
また、膜厚としては、組成、Ａｌ混晶比などにより異なるが、具体的には１μｍ以上、好ましくは４μｍ以上で用いることができ、このときＡｌを含む窒化物半導体のＡｌ混晶比としては、０．０５以上０．２以下の範囲のものが好適に使用される。また、第２の層は、多層膜層、例えば組成傾斜層（Ａｌ混晶比を膜厚と伴に変化させたもの）、とすることもでき、単一膜で形成することもでき、好ましくは上記Ａｌ混晶比、膜厚で単一膜で形成される物が、素子構造の一部、又は素子形成時の
（第２の層成長後の工程）
以上説明した下地層、第１の層、第２の層の各層間は、特に接して形成される必要はなく、各層間に介在させて別の層が設けられていても良い。また後述する素子構造を形成する場合には、第２の層成長工程の後に続けて、素子構造を構成する第１導電型層、第２導電型層、発光素子ではそれら第１，２導電型層の間の活性層、などの各層を積層しても良い。また、第２の層を素子構造の構成層として、例えば第１導電型層の少なくとも一部として用いることもできる。
【００２４】
また、第２の層成長工程後に、一旦反応炉からウエハを取り出し、後述の基板接着・剥離などの工程、電極などの素子加工工程などを経た後、反応炉にウエハを移送して第２の層の上に、素子構造を積層することもできる。
＜支持基板の接着・剥離＞
本発明の成長方法により得られる第２の層を素子構造などに好適に利用するために、成長用基板１とは別に、支持基板となる第１基板４０に、基板１上に形成した成長層を貼り付けて、素子構造に不要な基板１側の層、例えば下地層２、第１の層４、第２の層５の一部を除去することもできる。
【００２５】
本発明の成長方法において、図４に示すように、第２の層５を成長させた後（第２の層成長工程後）、第２の層５の上に素子構造３０となる各層３１〜３３を積層した後、若しくは、電極形成、エッチングによる素子領域の分離などの素子加工工程を経た後、などに、支持基板の接着工程（貼合せ工程）、剥離工程（成長用基板の除去）、積層体の一部除去工程を実施することができる。
【００２６】
基板接着としては、図４（ａ）に示すように、第２の層５成長後、基板上に、更に第１導電型層３１、活性層３２、第２導電型層３３などの素子構造３０を積層した後、これら基板１上の成長層表面に支持基板４０を貼り合わせる。
この時、支持基板４０，４１の材料としては、その目的により種々の材料を用いることができ、素子の放熱性を高めるためには、放熱用の基板として、ＡｌＮ、ＢＮ、ＳｉＣ、ＧａＡｓ、Ｓｉ、Ｃ（ダイヤモンド）が用いられる。また、素子構造を発光素子とした場合には、基板による光の吸収・損失などを考慮して、透光性基板とすることが好ましく、このとき、基板材料は発光素子の出射光に対し、自己吸収の小さく、また支持基板４０と素子構造３０との間に接合層６０などで電極、導電性接着剤を用いる場合は多くの場合金属などの光遮蔽性、吸収性の物質が使用されるため、このような場合には透光性基板の効果が乏しく、故に、透光性基板とする際には、熱圧着などの接合層を介さない貼合せ方法、透光性の接合層を用いた貼合せ方法とすることが好ましい。
また、図４（ｃ）に示すように、支持基板４０側に素子の電極を設ける場合には、導電性を有する基板を用いることが好ましく、導電性基板としては、例えば、Ｓｉ、ＳｉＣ、ＧａＡｓ、ＧａＰ、ＩｎＰ、ＺｎＳｅ、ＺｎＳ、ＺｎＯ等の半導体から成る半導体基板、又は、金属単体基板、又は相互に非固溶あるいは固溶限界の小さい２種以上の金属の複合体から成る金属基板を用いることができるが、金属基板を用いることが好ましい。金属基板は、半導体基板に比べ機械的特性が優れており、弾性変形、さらには塑性変形し易く、割れにくく、更に素子構造を発光素子とする場合において、発光素子からの反射性に富み、すなわち反射性基板として好適に発光装置に使用されるからである。さらに、金属基板には、Ａｇ，Ｃｕ，Ａｕ，Ｐｔ等の高導電性金属から選択された１種以上の金属と、Ｗ，Ｍｏ，Ｃｒ，Ｎｉ等の高硬度の金属から選択された１種以上の金属と、から成るものを用いることができる。さらに、金属基板としては、Ｃｕ−ＷあるいはＣｕ−Ｍｏの複合体を用いることが好ましい。熱伝導率の高いＣｕを有し放熱性が優れているからである。さらに、Ｃｕ−Ｗの複合体の場合、Ｃｕの含有率ｘが０＜ｘ≦３０重量％、Ｃｕ−Ｍｏの複合体の場合、Ｃｕの含有率ｘが０＜ｘ≦５０重量％であることが好ましい。また、Ｃｕ−ダイヤ等の金属とセラミックスの複合体などを用いることができる。なお、これら放熱性基板、透光性基板、導電性基板の厚さは、放熱性を高めるため５０〜５００μｍが好ましい。
【００２７】
本発明の基板貼合せ工程（接着工程）としては、基板１と成長用基板１上に成長させた成長層の表面に、図４に示すように、接合層６０を介して貼り合わせても良く、その時に接合層６０の一部を素子構造３０の第２導電型層にオーミック接触させた電極７２としても良い。また、このような接合層を介さずに、成長層表面と支持基板４０とを直接接着させる方法法を採っても良く、例えば、成長層接着側表面、支持基板接着側表面を、ウェットエッチングなどの化学的な処理、ポリッシングなどの機械的な処理、適当な雰囲気での熱処理による表面改質などの物理的な処理、またこれらを組み合わせた複合的な処理などの前処理を経て、両者の接着側表面を互いに当接させて、適当な温度、雰囲気、適当な圧力を加えることにより、両者の表面領域を拡散接合などにより接着させる。また、接合層のような接着剤を介する場合には、はんだ、共晶材料などが、用いられ、例えば、はんだを用いる場合には、成長層接着表面側、支持基板４０接着表面側の少なくとも一方にはんだ付けしてボンディングさせ、共晶材料の場合にはそのようなボンディングの他、後述するように、成長層接着表面側、支持基板４０接着表面側に、共晶となる組成物を積層させて熱圧着させて両者を接着させる。
【００２８】
以下、接合層６０を用い、尚かつ、支持基板４０に導電性基板を用いて、接合層６０の一部で素子構造の層にオーミック接触させて、基板側に電極を取り出す構造について説明する。
また、接合層６０を構成する層として、予め素子構造３０の第１導電型層３３に設ける電極７２を形成し、すなわち、成長用基板１上に成長させた成長層表面に、接合層６０の一部となる第１の接合層を設ける。以下、第２導電型層がｐ型層である場合について述べるが、ｎ型層の場合も、ｐ型層と同様にｎ電極（電極材料の一部など）が形成され、同様な構成（共晶層、接着方法など）とできる。第１の接合層は、少なくとも、第２導電型層がｐ型窒化物半導体層である場合、ｐ型層とオーミック接触し、高い反射率を有するｐ電極をｐ型窒化物半導体層に接して有することが好ましい。ｐ電極には、Ｒｈ，Ａｇ，Ｎｉ−Ａｕ，Ｎｉ−Ａｕ−ＲｈＯ及びＲｈ−Ｉｒのいずれか、より好ましくは、Ｒｈを用いることができる。ここで、ｐ電極は、ｎ型窒化物半導体層に比べ抵抗率の高いｐ型窒化物半導体層上に形成するため、ｐ型窒化物半導体層のほぼ全面に形成することが好ましい。なお、ｐ電極の厚さは、０．０５〜０．５μｍが好ましい。
また、第１の接合層のｐ電極を形成したｐ型窒化物半導体層の露出面に絶縁性の保護膜を形成することが好ましい。この保護膜の材料には、ＳｉＯ２、Ａｌ２Ｏ３、ＺｒＯ２、ＴｉＯ２等から成る単層膜あるいは多層膜を用いることができる。さらに、その保護膜の上にＡｌ、Ａｇ、Ｒｈ等の高反射率の金属膜を形成しても良い。この金属膜により反射率が高くなり、光の取出し効率を向上させることができる。
また、第１の接合層のｐ電極の上に第１の共晶形成層を設けるとともに、第２の接合層に、導電性基板の主面の上に第２の共晶形成層を設けることが好ましい。第１及び第２の共晶形成層は、接合時に互いに拡散して共晶を形成する層であり、それぞれ、Ａｕ、Ｓｎ、Ｐｄ、Ｉｎ等の金属から成る。第１及び第２の共晶形成層の組合せは、Ａｕ−Ｓｎ、Ｓｎ−Ｐｄ、又はＩｎ−Ｐｄが好ましい。さらに好ましくは、第１の共晶形成層にＳｎを、そして第２の共晶形成層にＡｕを用いる組合せである。
また、第１の接合層の第１の共晶形成層とｐ電極との間に、ｐ電極側から密着層とバリア層を設けることが好ましい。密着層はｐ電極との間に高い密着性を確保する層であり、Ｔｉ、Ｎｉ、Ｗ及びＭｏのいずれかの金属が好ましい。また、バリア層は、第１の共晶形成層を構成する金属が密着層へ拡散するのを防止する層であり、ＰｔあるいはＷが好ましい。また、第１の共晶形成層の金属が密着層へ拡散するのをさらに防止するため、バリア層と第１の共晶形成層との間に、０．３μｍ程度の厚さのＡｕ膜を形成しても良い。なお、第２の共晶層と導電性基板との間に、上記の密着層とバリア層及びＡｕ膜を設けることが好ましい。
また、接合用積層体と導電性基板とを加熱圧接する際の温度は、１５０℃〜３５０℃が好ましい。１５０℃以上とすることにより、共晶形成層の金属の拡散が促進され均一な密度分布の共晶が形成され、接合用積層体と導電性基板との密着性を向上させることができる。３５０℃より大きいと、共晶形成層の金属がバリア層、さらには密着層まで拡散して、良好な密着性が得られないからである。
また、導電性基板４０，４１を接着後に成長用基板１を除去するには、研磨、エッチング、電磁波照射、あるいはこれらの方法を組み合せた複合的な方法を用いることができる。電磁波照射は、電磁波に例えばレーザを用い、導電性基板を接合後、成長用基板１の下地層２の形成されていない面の全面にレーザを照射して（レーザアブレーション）、下地層２の一部を分解させることにより、容易に成長用基板１を成長層（下地層２など）から分離・剥離して、図４（ｂ）、（ｃ）に示すように、成長用基板１と下地層２などの成長層の一部とを除去すること（除去領域５０）ができる。さらに、成長用基板と下地層とを除去した後、露出した窒化物半導体層の表面をＣＭＰ処理して所望の膜を露出させる。これにより、ダメージ層の除去や、窒化物半導体層の厚み及び表面粗さの調整を行うことができる。加えて、このような基板１剥離には、その剥離に伴う衝撃による影響、例えば機械的な研磨では研磨時の衝撃、レーザ照射剥離では分解による急激な基板と下地層などの成長層の応力変化による衝撃、が加わるが、第２の層５と剥離される基板１との間に、亀裂を有する第１の層４があることで、このような衝撃から上記応力緩和機構により、第２の層及びその上に形成された素子構造を守り、良好な基板剥離が実現される。また、第２の層との関係において、第２の層よりも低Ａｌ混晶比の窒化物半導体で形成された第１の層４、下地層２、介在層６などにより、発光素子の発光を吸収する場合には、これら吸収する層を除去することが好ましい。
【００２９】
本願発明にかかる基板貼合せ工程において、支持基板４０を貼り合わせた後、所望の素子構造とするために、成長用の基板１を除去することもできる。例えば、成長用の基板１だけを除去しても良く、図４（ｂ）、（ｃ）に示すように、基板１と、基板側の成長層の一部である下地層２、下地層２、亀裂１０を有する第１の層４、第２の層の一部５ａなど、素子構造に不要となる部分を、除去領域５０として除去する。除去方法としては、研削、研磨など機械的による方法、ウェットエッチング、ドライエッチングなどのエッチングによる方法、またはこれらの方法を組み合わせた方法を用いることができる。
【００３０】
更に、本願発明の基板貼合せ工程において、図４（ｄ）に示すように、支持基板４０（第１の基板）に貼り合わせた成長層の表面を、別の支持基板４１（第２の基板）に貼り合わせることもできる。
＜第２の層を用いたい素子に関する実施形態＞
以上説明した本発明の成長方法により得られる第２の層を用いた素子の発明に係る一実施形態について以下説明する。
（半導体素子）
また、窒化物半導体層に用いるｎ型不純物としては、Ｓｉ、Ｇｅ、Ｓｎ、Ｓ、Ｏ、Ｔｉ、Ｚｒ等のＩＶ族、若しくはＶＩ族元素を用いることができ、好ましくはＳｉ、Ｇｅ、Ｓｎを、さらに最も好ましくはＳｉを用いる。また、ｐ型不純物としては、特に限定されないが、Ｂｅ、Ｚｎ、Ｍｎ、Ｃｒ、Ｍｇ、Ｃａなどが挙げられ、好ましくはＭｇが用いられる。これら、アクセプター、ドナーを添加することにより、素子構造に用いられる各導電型の窒化物半導体層を形成し、後述する各導電型層を構成する。加えて、第２の層を素子構造の一部として用いる場合には上記不純物を添加して所望の導電型とでき、また、第２の層、第１の層、下地層などに上記不純物を添加することで、上述した各層の結晶性、機能を変化させることができるため、所望の機能を発現させるために、不純物が添加されても良く、不純物無添加（アンドープ）でも良い。また、本発明における第１導電型層、第２導電型層には、部分的にアンドープの層、半絶縁性の層が積層されていても良く、レーザ素子における逆導電型の埋込層（電流阻止層）のように、各導電型層内に部分的に寄生な素子部分を形成していても良い。
【００３１】
また、半導体素子となる素子構造３０は、図４に示すように、第２の層５の上に、設けられても良く、第２の層を素子構造３０の一部として含む構造で合っても良い。素子構造は、成長用基板１側の第１の導電型層３１と、それよりも基板１から離れて第２の導電型層３３とが積層された構造とできる。このとき、素子構造３０の一部に第２の層５を用いる場合は、第１の導電型層３１の一部として形成される。
【００３２】
このように素子構造において、図４に示すように、素子に電流を注入する電極の形成形態は、図４（ｃ）に示すように支持基板４０の接着面に対向する面側に電極７３を設けても良く、同図に示すように成長用基板１を剥離した除去領域５０側の成長層表面に電極７１を設けても良く、図４（ｄ）に示すように、第２の支持基板４１に貼り合わせた場合には、第１の支持基板４０を剥離した除去領域５０側の成長層表面に電極７２（７３）を設けることができる。ここで、各電極は、素子構造を構成する成長用基板１側若しくは第２の支持基板４１側の第１の導電型層３１、それとは対向する成長層表面側にある第２の導電型層３３側に電流を供給できるように、第１導電型層側電極７３、第２導電型層側電極７１とがそれぞれ電気的に接続されて、例えば、上述したように支持基板４０と素子構造３０との間に設けられた第２導電型層３３側のオーミック用の電極層７２を含む導電性の接合層６０を介して、形成される。
（発光素子）
本発明の成長方法により得られる成長層（積層体）の少なくとも一部、例えば、第２の層５、第１の層４など、を上述したように素子構造に用いることができ、発光素子に用いることもできる。具体的には、上記第１導電型層３１、第２導電型層３３との間に、活性層３２を設けた素子構造３０の積層体となる。活性層３２、発光層、井戸層などに窒化物半導体を用いる場合には、Ｉｎを含む窒化物半導体が発光効率に優れるため好ましく用いられ、更に好ましくは、ＩｎｘＧａ１−ｘＮ（０＜ｘ≦１）が特に優れた発光効率の発光素子が得られる。その他に、発光層として、ＡｌＧａＮ、ＧａＮなども用いることができる。活性層は、単一の発光層でも、単一の井戸層の単一量子井戸構造、複数の井戸層と、障壁層を積層した多重量子井戸構造を用いることができ、好ましくは多重量子井戸構造とすることで発光出力に優れた発光素子構造。
【００３３】
図３に示すように、亀裂１０を有する第１の層４は、発光素子構造の積層体の一部として用いられると、図中白抜き矢印に示すように、素子積層体内部を伝搬する活性層からの光（図中大きな矢印）が、亀裂１０、空隙１１などにより反射され（小さい矢印）、素子外部への光取り出し効率を向上させることができる。具体的には、図中の大きな矢印として示すように、成長方向に垂直な横方向成分の大きな光に対して、それを亀裂などにより乱反射させて、成長方向（縦方向）成分を大きくした光として、素子外部に光を出す構造とでき、横方向距離が大きな薄膜積層体となる発光素子において有用な光取り出し用の素子構造、光乱反射層として第１の層４を機能させることができる。
【００３４】
このような発光素子構造と、第１の層、第２の層との関係において、第２の層５は本願発明により結晶性良好に高Ａｌ混晶比、厚膜のＡｌを含む窒化物半導体が形成されるため、発光素子の活性層からの発光波長が、実施例に示すように紫外域のような短波長である場合には、自己吸収の少ない層として第２の層（Ａｌを含む窒化物半導体層）を用いることができる。具体的には、Ａｌを含む窒化物半導体を含むの第２の層を素子構造（第１導電型層）の一部として、若しくは素子構造形成用の下地層として用い、その他の素子構造を構成する層（第１導電型層３１、活性層３２、第２導電型層３３）を、第２の層のＡｌ混晶比より小さいＡｌ混晶比の窒化物半導体とすること、Ａｌ混晶比を第２の層より大きくして第２の層より薄膜とすることで、短波長域の発光素子に好適な素子構造とできる。これは、第２の層を素子構造の他の層より高Ａｌ混晶比とすると、上述したＡｌを含む窒化物半導体によるクラックの発生、結晶性悪化を低減でき、更に、それら素子構造の層よりも厚膜で第２の層が形成されると、素子構造に対して厚膜の第２の層が各界面の応力に大きく影響を及ぼし、それが結晶性良好なものであると、結晶性良く素子構造が形成されるためである。更に、第２の層の素子構造側に対向する面側に、図に示すように、亀裂を有する第１の層４があると、素子構造積層時においても、亀裂、空隙の収縮自在・膨張自在による応力緩和機構が働き、好適にＡｌを含む窒化物半導体の層を成長させることができる。また、素子構造の各層は、活性層からの発光（電磁波）に対し、自己吸収の少ない材料を選定し、好ましくはＡｌを含む窒化物半導体を用い、更に好ましくはＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）を用いる。このとき、短波長域としては、青色〜紫外域の４７０ｎｍ以下、具体的には視感度の低い４２０ｎｍ以下の近紫外域、好ましくはＧａＮの吸収が大きくなる吸収端近傍の３８０ｎｍの紫外域、更に好ましくはＧａＮの吸収端である３６５ｎｍ以下の紫外域に発光する短波長域の発光素子に好適に用いられ、またこのとき、蛍光体などの波長変換部材を発光素子と共に変換部材を有する発光装置として、その波長変換部材により発光素子（放射源）の少なくとも一部の光（電磁波）を励起・変換して、その光よりも長波長の光、特に変換された可視光域の光を取り出す発光装置とできる。このとき、波長変換部材を複数として複数の波長域の光、並びに、発光素子の光と、を加法混色で、白色など、所望の発光色を発光可能な発光装置とできる。
【００３５】
図５の発光素子１００は、本発明の一実施形態を示すものであり、図５（ａ）は、第１の層４を基板１側に設けて、光反射層として機能させ、素子駆動領域となる素子構造３０には第２の層を含む第１導電型層１３１、活性層、第２導電型層が積層された発光素子構造３０であり、図５（ｂ）は、同様に素子駆動領域となる素子構造３０には第２の層を含む第１導電型層１３１、活性層、第２導電型層が積層された発光素子構造をフェースダウンで外部基板２００に導電性部材１６１、１６２により接着して実装し、成長基板１側の下地層２などを除去し、第２の層１３３側を光り出射方向とするものであり、このとき、第１の層４、介在層６も不要であれば除去することができる。
【００３６】
【実施例】
本発明に係る実施例として以下に示すが、本発明はこれら実施例に限定されるものではない。
［実施例１］
実施例１として、図１を用いてＡｌ高混晶の窒化物半導体結晶をＭＯＣＶＤで成長させる方法を説明する。
（下地層２）
基板１として、２インチφのサファイア基板をＭＯＣＶＤの反応炉に搬送し、続いて、水素雰囲気中、５１０℃でアンモニアとＴＭＧ（トリメチルガリウム）を用い、基板上にＧａＮよりなる（低温成長の）バッファ層を約２０ｎｍの膜厚で成長させ、次に、温度をＴＭＧのみを止めて１０５０℃まで昇温して、原料ガスにＴＭＧ、アンモニアを用いてＧａＮよりなる高温成長のバッファ層（高温成長単結晶層）を３μｍの膜厚で成長させる。この２層を図１（ａ）に示すように下地層２として用いる。
（第１の層３）
続いて、図１（ｂ）に示すように、温度１０００℃（第１の温度）で、原料ガスにＴＭＧ、ＴＭＡ、アンモニアを用いてＡｌ０．２Ｇａ０．８Ｎを０．２μｍの膜厚で第１の層３を成長させる。
（亀裂形成工程）
続いて、ＴＭＧのみを止めて反応炉の温度を５００℃（第２の温度）まで降温してする。これにより、図１（ｃ）に示すように、第１の層４（３）にクラック（亀裂）が発生し、亀裂を有する第１の層４となり、またここでは、第２の温度として後に続く第２の層５の成長温度（第３の温度）まで昇温するが、第２の温度で所定の時間保持して亀裂形成工程としても良い。この状態で、更に室温まで降温して反応炉からウエハを取り出して、第１の層４（３）を観察すると、図１（ｃ）に示すように、第１の層４の表面から深さ方向に亀裂１０が形成され、ほぼ第１の層４を貫通して下地層２の表面に達しその表面で亀裂が止まり、図２に示すように下地層２表面上で第１の層４を分離させる亀裂１０が観られ、またその亀裂には空隙１１も観られ、更に図に示すように、第１の層４の表面（Ｃ面）において窒化物半導体のＭ面２０に平行な亀裂１０が面内走っているものが得られる。このように、亀裂は、第１の層表面において、その窒化物半導体の結晶面（Ｍ面の他、Ｃ面、Ａ面、Ｒ面など）に平行に形成される。また、下地層２若しくは基板と第１の層４との熱膨張係数差、格子定数差によるひずみが第１の層４、下地層２に導入される。
（亀裂収縮工程）
亀裂形成工程に続いて、反応炉の温度を５００℃から１０５０℃に昇温する。これにより、図１（ｄ）に示すように、下地層若しくは基板と第１の層４との熱膨張係数差により、図１（ｂ）に示す第１の層３成長時の状態が復元されるように、亀裂形成工程によるウエハの反り（ここでは第１の層（表面側）を凸、基板（裏面）側を凹とするウエハの反り）が緩和するように第１の層４に応力が掛かり、図１（ｄ）に示すように、亀裂１０が収縮する。
続いて、温度１０５０℃、原料ガスにＴＭＧ、ＴＭＡ、アンモニアを用いて、亀裂を有する第１の層４の上に第２の層５としてＡｌ０．１Ｇａ０．９Ｎを６μｍの膜厚で形成する。
【００３７】
第２の層５を形成後、に室温まで降温して、反応炉からウエハを取り出し、そのＡｌを含む窒化物半導体結晶（第２の層）を観察すると、図３に示すように、亀裂を有する第１の層４の亀裂１０を覆うように第２の層５が成長しており、平坦な表面が得られる。
［比較例１］
実施例１において、下地層２を成長後、第２の層５を成長させて窒化物半導体結晶性を得る。このようにして得られる窒化物半導体結晶は、第２の層にクラック（亀裂）が発生するものであり、下地層、基板の材料、膜厚にもより異なるが、Ａｌ混晶比０．１のＡｌＧａＮ結晶（第２の層５）ではその膜厚が約０．５μｍ以上でクラックが発生するものとなる。
［実施例２］
実施例１において、第１の層の組成をＡｌ０．３Ｇａ０．７Ｎ、第２の層５の組成をＡｌ０．１５Ｇａ０．８５Ｎとする他は、実施例１と同様にして、Ａｌを含む窒化物半導体（第２の層）を得る。得られる窒化物半導体結晶は、実施例１と同様に、表面の平坦性に優れるものとなる。
［実施例３］
実施例１において、亀裂収縮工程の後、第２の層５を成長させる前に、図３に示すように第１の層４と第２の層５との間に設ける介在層６として、温度１０５０℃、原料ガスにＴＭＧ、アンモニアを用いて、亀裂を有する第１の層４の上にＧａＮを０．１μｍの膜厚で形成し、その介在層６の上に実施例１と同様に第２の層を形成して、Ａｌを含む窒化物半導体結晶を得る。このとき介在層６は、図３に示すように第１の層４の亀裂１０を跨ってそれを覆うように第１の層４のほぼ全面に形成され、空隙１１が第１の層４と介在層６との間に設けられ、また、第２の層よりもＡｌ混晶比の小さい窒化物半導体の介在層により結晶性良好で平坦な介在層６表面が設けられ、Ａｌを含む窒化物半導体の第２の層５を成長させることで、第２の層の結晶性を良好なものとでき、一方、結晶成長終了後の熱膨張係数差などによる大きな応力が掛かることにおいても介在層が第２の層より膜厚が小さく、Ａｌ混晶比が小さいことで、介在層でも緩和され、更にそれが亀裂を含む第１の層４により大幅に緩和されて、第２の層のクラックによる結晶破壊が回避される。
［実施例４］
本実施例は、実施例４〜６の紫外発光ＬＥＤ素子と異なり、図４（ａ），（ｃ）に示す青色ＬＥＤ素子に関するものである。
【００３８】
成長用基板１として、サファイヤ（Ｃ面）よりなる基板を用い、ＭＯＣＶＤ反応容器内において水素雰囲気中、１０５０℃で表面のクリーニングする。
（下地層２）
実施例１と同様に、水素雰囲気中、５１０℃でアンモニアとＴＭＧ（トリメチルガリウム）を用い、基板上にＧａＮよりなるバッファ層を約２０ｎｍの膜厚で成長させ、温度を１０５０℃に昇温してＧａＮを膜厚３μｍで単結晶の高温バッファ層を成長させて下地層２とする。
（第１の層３）（亀裂形成工程・亀裂収縮工程）
実施例１と同様に、第１の層３として、Ａｌ０．２Ｇａ０．８Ｎを膜厚０．２μｍを成長させて、降温して亀裂形成し、更に昇温してその亀裂１０を収縮させる。
【００３９】
続いて、図４（ａ）に示すように、亀裂を有する第１の層４の上に、第２の層５と第１導電型層３１を有するｎ型層、活性層３０、ｐ型層３３を発光素子構造３０（図中点線部の領域）を積層して素子構造の積層体を形成する。
（ｎ型コンタクト層；第２の層５）
亀裂を有する第１の層４の上に、ｎ型導電型層として、ｎ型コンタクト層（第２の層５）、ｎ型クラッド層（ｎ型層３１）を積層する。第２の層５（ｎ型コンタクト層）として、温度１０５０℃、原料ガスにＴＭＧ、ＴＭＡ、アンモニア、シランを用い、Ｓｉが１×１０１８／ｃｍ３ドープのｎ型Ａｌ０．１Ｇａ０．８Ｎよりなるｎ型コンタクト層を５μｍの膜厚で成長させる。
（ｎ型クラッド層）
次に、１０５０℃でＴＭＧ、ＴＭＡ、アンモニア、シランを用い、Ｓｉを５×１０１７／ｃｍ３ドープしたｎ型Ａｌ０．１８Ｇａ０．８２Ｎよりなるｎ型クラッド層５を４０ｎｍの膜厚で形成した。
（活性層３２）
次に、温度を８００℃にして、原料ガスにＴＭＩ、ＴＭＧ、ＴＭＡを用い、ＳｉドープのＧａＮよりなる障壁層、その上にアンドープのＩｎＧａＮよりなる井戸層を、障壁層／井戸層／障壁層／井戸層／障壁層の順に積層する。このとき、障壁層を２０ｎｍ、井戸層を５ｎｍの膜厚とする。活性層は、総膜厚約７０ｎｍの多重量子井戸構造（ＭＱＷ）となる。
（ｐ型クラッド層）
活性層１３２の上に、ｐ型導電型層３３として、ｐ型クラッド層、ｐ型コンタクト層を積層する。水素雰囲気中、１０５０℃でＴＭＧ、ＴＭＡ、アンモニア、Ｃｐ２Ｍｇ（シクロペンタジエニルマグネシウム）を用い、Ｍｇを１×１０２０／ｃｍ３ドープしたＡｌ０．２Ｇａ０．８Ｎよりなるｐ型クラッド層を６０ｎｍの膜厚で成長させる。
（ｐ型コンタクト層）
続いてｐ型クラッド層上にＴＭＧ、ＴＭＡ、アンモニア、Ｃｐ２Ｍｇを用いて、Ｍｇを２×１０２１／ｃｍ３ドープしたＡｌ０．０５Ｇａ０．９５Ｎよりなるｐ型コンタクト層を０．１５μｍの膜厚で成長させる。
【００４０】
成長終了後、窒素雰囲中、ウエハを反応容器内において、７００℃でアニーリングを行い、ｐ型層をさらに低抵抗化処理となる熱処理し、アニーリング後、ウエハを反応容器から取り出す。続いて、導電性の基板として第１基板４０とウエハ表面（ｐ型コンタクト層表面）との間に、両者を接着するための接合層６０を第１基板４０側、ウエハ表面にそれぞれ第１の接合層、第２の接合層として設ける。ここで、第１の接合層は、ｐ型導電型層３３に電流注入するオーミック用の電極としても機能する。
（第１の接合層）
アニーリング後、ウエハを反応容器から取り出し、ｐ型コンタクト層の上にＲｈ膜を膜厚０．２μｍで形成してｐ側電極とする。その後、オーミックアニールを６００℃で行って、ｐ側電極以外の露出面に絶縁性の保護膜ＳｉＯ２を膜厚０．３μｍで形成する。
【００４１】
次に、ｐ側電極の上に、Ｎｉ−Ｐｔ−Ａｕ−Ｓｎ−Ａｕの多層膜を、膜厚０．２μｍ−０．３μｍ−０．３μｍ−３．０μｍ−０．１μｍで形成する。ここで、Ｎｉは密着層、Ｐｔはバリア層、Ｓｎは第１の共晶形成層、そしてＰｔとＳｎの間のＡｕ層は、Ｓｎがバリア層へ拡散するのを防止する役割を果たし、最外層のＡｕ層は第２の共晶形成層との密着性を向上させる役割を果たす。
（第２の接合層）
一方、導電性基板（第１基板４０）として、膜厚が２００μｍで、Ｃｕ３０％とＷ７０％の複合体から成る金属基板を用い、その金属基板の表面に、Ｔｉから成る密着層、Ｐｔから成るバリア層、そしてＡｕから成る第２の共晶形成層を、この順で、膜厚０．２μｍ−０．３μｍ−１．２μｍで形成する。
【００４２】
次に、第１の接合層と第２の接合層とを対向させた状態で、接合用積層体と導電性基板とを、ヒータ温度を２５０℃でプレス加圧して加熱圧接する。これにより、第１の共晶形成層と第２の共晶形成層の金属を互いに拡散させて共晶を形成させる。
（基板剥離工程）
次に、図４（ｃ）に示すように、導電性基板を接合した接合用積層体について、サファイア基板の下地層側の反対面から、波長２４８ｎｍのＫｒＦエキシマレーザを用いて、出力６００Ｊ／ｃｍ２で、レーザ光を１ｍｍ×５０ｍｍの線状にして上記の反対面全面を走査してレーザを照射する。レーザ照射により下地層２の窒化物半導体を分解して、サファイア基板１を除去できる。さらに第２の層５ｂ（ｎ型コンタクト層）が露出するまで研磨して、下地層２、第１の層４と、第２の層の一部５ａを除去して、面荒れを無くす。
【００４３】
続いて、第２の層５ｂの研磨側（成長基板側）表面を、フォトリソグラフィー技術により、所望のマスクを施してＲＩＥによるドライエッチングにより、約１μｍの深さ、２μｍ×２μｍの四角形の凹部９０を縦横に間隔２μｍで表面内のほぼ全域に配置した凹凸加工を施す。
（ｎ電極）
次に、ｎ型コンタクト層の凹凸９０表面上に、Ｔｉ−Ａｌ−Ｔｉ−Ｐｔ−Ａｕから成る多層電極を、膜厚１０ｎｍ−０．２５ｎｍ−０．１ｎｍ−０．２ｎｍ−０．６ｎｍで形成してｎ側電極とする。その後、導電性基板を１００μｍまで研磨し、導電性基板の裏面にｐ側電極用のパッド電極として、Ｔｉ−Ｐｔ−Ａｕから成る多層膜を０．１μｍ−０．２μｍ−０．３μｍで成膜する。次に、ダイシングにより素子を分離する。
【００４４】
得られるＬＥＤ素子は、サイズが１ｍｍ×１ｍｍであり、順方向電流２０ｍＡにおいて、４６０ｎｍの青色発光となる。また、Ａｌを含む窒化物半導体結晶（第２の層５）を厚膜で結晶性良好で形成できることにより、成長用基板１剥離において取り扱いが容易なものとなり、また、膜厚が十分に厚いため光取り出し効率を高める凹凸加工面形成も可能となり、更にＡｌ混晶比の大きな層が形成できることで、素子構造を構成する窒化物半導体材料による光の吸収を低減し、透明な材料による素子構造の形成が可能となる。
［実施例５］
実施例４と同様に、第１の層４の上に、第１導電型層３１（１３１）としてｎ型コンタクト層（第２の層５）とｎ型クラッド層、その上に活性層３２（１３２）、その上に第２導電型層３３（１３３）としてｐ型クラッド層とｐ型コンタクト層、を積層した素子構造３０（１３０）を形成し、図５（ａ）に示すように、ｎ型コンタクト層（第２の層５）の一部が露出するまでエッチングで除去し、第１導電型層（ｎ型層）１３１表面、第２導電型層（ｐ型層）１３３表面に、それぞれ実施例１と同様なｎ側電極１７１、Ｎｉ−Ａｕからなる透光性のｐ側電極１７２、更にｐ側電極の一部にボンディング用の電極１７３を設けて、３２０μｍ×３２０μｍにウエハを分割して発光素子１００を得る。この発光素子１００では、亀裂を含む第１の層４が、第１導電型層１３１側（成長用基板１と第１導電型層１３１との間）に設けられることで、上述したように、活性層１３２からの発光を第１の層４により乱反射して素子外部へ効率的に取り出され、光取り出し効率の高い発光素子となる。
［実施例６］
実施例５において、第１の層、ｎ側クラッド層（第２の層）、活性層、ｐ側クラッド層、ｐ側コンタクト層を以下の様にする他は実施例５と同様にして発光素子を得る。
（第１の層）
Ａｌ０．４Ｇａ０．６Ｎを０．１５μｍの膜厚で形成し（第１の温度）、降温（第２の温度）して亀裂を形成する。
（ｎ側クラッド層［第２の層］）
亀裂を有する第１の層の上に、Ｓｉを１×１０１９／ｃｍ３ドープしたｎ型Ａｌ０．３Ｇａ０．７Ｎよりなるｎ型クラッド層（コンタクト層を兼用）を２．５μｍの膜厚で形成する。
（活性層）
Ｓｉを１×１０１９／ｃｍ３ドープしたＡｌ０．０８Ｇａ０．９２Ｎよりなる障壁層、その上にアンドープのＩｎ０．１Ｇａ０．９Ｎよりなる井戸層を、障壁層（ａ１）／井戸層（ｂ１）／障壁層（ａ２）／井戸層（ｂ２）／障壁層（ａ３）／井戸層（ｂ３）／障壁層（ａ３）の順に積層する。この時、障壁層ａ１とａ２とａ３とａ４をそれぞれ３７０Å、井戸層ｂ１とｂ２とｂ３をそれぞれ８０Åの膜厚とする。障壁層ａ４のみアンドープとする。活性層は、総膜厚約１７００Åの多重量子井戸構造（ＭＱＷ）となる。
（ｐ側クラッド層）
Ｍｇを１×１０２０／ｃｍ３ドープしたＡｌ０．２Ｇａ０．８Ｎよりなるｐ型クラッド層を３７０Åの膜厚で成長させる。
（ｐ型コンタクト層）
続いて、ｐ型クラッド層上に、Ｍｇを１×１０１９／ｃｍ３ドープしたＡｌ０．０７Ｇａ０．９３Ｎよりなる第１のｐ型コンタクト層を０．１μｍの膜厚で成長させ、その上に、Ｍｇを２×１０２１／ｃｍ３ドープしたＡｌ０．０７Ｇａ０．９３Ｎよりなる第２のｐ型コンタクト層を０．０２μｍの膜厚で成長させる。
【００４５】
素子構造形成後は、実施例５と同様にして、支持基板に接着して、基板１を剥離し、除去工程により第２の層の一部を除去して露出したｎ側クラッド層の表面に電極を形成して素子構造とする。得られる発光素子は、サイズが１ｍｍ×１ｍｍであり、順方向電流２０ｍＡにおいて、３６５ｎｍの紫外発光を示し、出力は２．４ｍＷ、Ｖｆは３．６Ｖのものが得られる。
【００４６】
【発明の効果】
本願発明の成長方法により、従来困難であった高Ａｌ混晶比の窒化物半導体結晶を、結晶性良好に得ることができ、また、その第２の層の上に、Ａｌを含む窒化物半導体を用いた各層を積層した素子構造についても結晶性良好とでき、また高Ａｌ混晶比の窒化物半導体とでき、従来のように結晶性を考慮せずに、素子構造の設計自由度が向上される。また、第２の層、その上の素子構造積層後に、成長温度から室温までの高温、電極形成などの素子加工工程、成長用基板１を剥離する工程、などにおいても、衝撃緩和する第１の層を有していることで、結晶、ウエハの取り扱いが容易となり、歩留まりも向上する。また、それらＡｌを含む窒化物半導体を用いた半導体素子（ＨＥＭＴ、バイポーラトランジスタなど）、特に、紫外域に発光する発光素子においては、自己吸収の少ない窒化物半導体とできるため、有用である。加えて、発光素子にあっては、亀裂を有する第１の層による光の乱反射作用により、光取り出し効率に優れた発光素子が得られる。
【図面の簡単な説明】
【図１】 本発明に係る一実施形態を説明する模式断面図。
【図２】 本発明に係る第１の層の結晶形態を説明する模式図。
【図３】 本発明に係る一実施形態を説明する模式断面図。
【図４】 本発明に係る一実施形態を説明する模式断面図。
【図５】 本発明に係る一実施形態を説明する模式断面図。
【符号の説明】
１・・・基板（成長用）、 ２・・・下地層、 ３・・・第１の層、 ４・・・第１の層（亀裂を含む）、 ５・・・第２の層、 ６・・・第３の層（介在層）、 １０・・・クラック（亀裂）、 １１・・・空隙、 ２０・・・面方位（Ｍ面）、 ２１・・・チップ形状、 ３０，１３０・・・素子構造、 ３１，１３１・・・第１導電型層、 ３２，１３２・・・第２導電型層、 ３３，１３３・・・第２導電型層、 ４０・・・第１基板、 ４１・・・第２基板、 ５０，５１・・・除去部、 ６０，６１・・・接合層（導電性）、 ７１，１７１・・・ｎ電極（第１導電型層側電極）、 ７２，１７２・・・ｐ電極（第２導電型層側電極）、 ７３，１７３・・・パッド電極、 ９０・・・凹凸加工面、 １００・・・発光素子（ＬＥＤ）、 １６１，１６２・・・導電性接着剤、 １８１，１８２・・・外部リード、 ２００・・・支持体[0001]
[Industrial application fields]
The present invention relates to a method for growing a nitride semiconductor crystal and a device using the same, and more particularly to a method for growing a nitride semiconductor containing Al, particularly a nitride semiconductor having a high Al mixed crystal, in a thick film, and using the crystal. The present invention relates to a method for stacking element structures, and nitride semiconductor elements (light receiving elements, high frequency elements, FETs, HEMTs), nitride semiconductor light emitting elements (LEDs, LDs, etc.) using the crystal as a layer constituting the element structure.
[0002]
[Prior art]
In recent years, extensive research has been conducted on nitride semiconductor wide band gap materials. In particular, for a light emitting device in the ultraviolet region (short wavelength region), a light emitting device using the device or a combination of a conversion substance (phosphor) that converts the wavelength of light emitted from the device as excitation light is used for illumination. It is considered as various applications such as illumination.
[0003]
On the other hand, light absorption by the material of the light emitting element becomes a problem. Especially, light absorption by GaN, InGaN, Al low mixed crystal AlGaN, which has been widely used in the past as the wavelength of the nitride semiconductor light emitting element is shortened, increases the light The extraction efficiency has been reduced.
[Patent Document 1]
JP 2002-175985 A
Since the intermediate layers 2 and 12 obtained by implanting ions of hydrogen, nitrogen, oxygen, etc. into the peeling nitride semiconductor layer 11 formed near the surface of the sapphire substrate 1 or on the different substrate 10 have an amorphous structure. Absorbs and relaxes strain and reduces cracks and warpage.
[0004]
[Problems to be solved by the invention]
When using a nitride semiconductor light emitting device in a short wavelength region, the problem can be solved by using AlGaN having a high bandgap energy so as to reduce light absorption. Further, if a nitride semiconductor having a high Al mixed crystal can be formed as a thick film, the substrate can be removed with the crystal as a boundary, and light absorption by the substrate can be reduced.
However, on the other hand, a nitride semiconductor crystal with a high Al mixed crystal has poor ductility compared to other GaN, InGaN, etc., and other nitrides that become the underlying layer, especially when the film thickness increases. Lattice mismatch with a physical semiconductor material or a substrate, particularly a problem is that stress due to a difference in thermal expansion coefficient is applied and cracks are generated. For example, when AlGaN having an Al mixed crystal ratio of 0.1 is grown by several μm, a crack is generated. That is, it is difficult to grow an Al high mixed crystal nitride semiconductor, while an Al high mixed crystal nitride semiconductor crystal used for an element that emits light in a short wavelength region such as the ultraviolet region is sufficiently satisfactory. I can't get it.
[0005]
[Means for Solving the Problems]
The present invention has been made in view of the above circumstances, and the crack of the AlGaN layer, which has been a problem in the past, is used as an underlayer for crystal growth, and a large stress applied when the temperature is lowered after crystal growth can be contracted by the crack. A nitride semiconductor crystal of high Al mixed crystal is formed by a revolutionary method of utilizing as a shock absorbing layer (stress relaxation mechanism) that absorbs stress, and the crystal is used for the device structure. .
[0006]
That is, the crystal growth method of the present invention and an element (light emitting element) using the crystal are as follows.
[0007]
As shown in FIG. 1, the method for growing a nitride semiconductor crystal according to the present invention is a method for growing a nitride semiconductor crystal on a substrate 1, and the first layer 3 made of a nitride semiconductor is formed on the substrate 1. A step of growing (FIGS. 1A and 1B), a step of forming a crack 10 that divides at least a part of the first layer 3 (FIG. 1C), and a step of having the crack 10 A step of growing a second layer 5 made of a nitride semiconductor on the first layer 4 (FIG. 1D). As the second layer grows, the cracks in the first layer contract and expand to relieve the stress on the second layer. It is characterized by that. In this way, by forming the first layer 4 having the crack 10 and then growing the second layer 5, the base layer 2 between the substrate 1 or the substrate 1 and the first layer, By applying the first layer 4 having cracks 10 to which a large stress or the like has conventionally been applied due to the difference in thermal expansion coefficient or lattice constant between the second layer 5 and the crystal has been destroyed, Such a stress can be prevented from being applied to the second layer 5 and a nitride semiconductor having excellent crystallinity can be formed. As shown in FIG. 3E, the coefficient of the above-described coefficient between the substrate 1 or each layer (underlayer 2) and the second layer 5 is decreased by the temperature drop from the growth temperature to room temperature after the second layer 5 is grown. Due to the influence of the warp of the wafer due to the difference, the stress and the like, the first layer 4 having a crack is interposed to separate them, and the crack 10 or the gap 11 expands / contracts, etc. The influence of the layer closer to the substrate than the layer 4 can be relaxed, and the second layer 5 can be obtained while maintaining the crystal.
[0008]
In the method of growing a nitride semiconductor crystal on a substrate according to another embodiment, as shown in FIG. 1, a step of growing a first layer 3 made of a nitride semiconductor on a substrate 1 (FIG. 1 (a), (b)), stress is applied to at least one surface side of the first layer 3 (arrow in FIG. 1C), and the upper surface side surface is reached from the inside of the first layer 3 A step of providing a crack 10, and a step of growing a second layer 5 made of a nitride semiconductor on the first layer 4 so as to cover the crack 10 on the upper surface of the first layer 4. It is characterized by that. The difference from the nitride semiconductor crystal growth method described above is that the method for forming the crack 10 in the first layer 3 is specifically shown, and the wafer is warped as shown in FIG. By applying such stress, a crack 10 is formed in the first layer 3. This stress may mechanically apply stress to the wafer, for example, as will be described later. And the first layer cause a warpage due to thermal mismatch in the substrate 1 by changing the temperature of the wafer due to thermal mismatch, specifically, thermal expansion coefficient difference and lattice constant difference. It is preferable to form a crack 10 by applying an appropriate stress. In addition, a slight gap 11 may remain in the crack 10 of the first layer 4, but the second layer 5 can be formed so as to cover the crack 10.
[0009]
Preferably, in the growth method of the present invention, as the second layer 5 is grown in the step of growing the second layer, the crack 10 of the first layer 4 contracts / expands to cause stress applied to the second layer. The method for growing a nitride semiconductor crystal according to the above (1) or (2), wherein the method is relaxed. As described above, the first layer 4 having the crack 10 can separate the stress applied to the substrate side and the second layer side, and the high temperature up to room temperature during the growth of the second layer or after the growth. The crack 10 contracts and expands from time to time, and the stress can be relaxed by the first layer 4.
[0010]
Preferably in the growth method of the present invention, the second semiconductor layer is a nitride semiconductor crystal growth method, wherein the second layer is a nitride semiconductor containing Al. As described above, conventionally, when a nitride semiconductor containing Al becomes thicker due to its crystalline properties and becomes highly mixed with Al, the difference in thermal expansion coefficient and lattice constant from the nitride semiconductor material of the substrate or other layers. Due to thermal mismatch such as a difference, cracks occur and crystal breakage occurs. However, in the present invention, cracks are generated even in a nitride semiconductor crystal containing Al by interposing the first layer 4 having cracks 10. Crystals can be obtained without increasing the thickness, and it is possible to increase the film thickness and increase the Al mixed crystal.
[0011]
In the growth method of the present invention, preferably, the nitride semiconductor crystal growth method is characterized in that the Al mixed crystal ratio of the second layer is lower than that of the first layer. is there. As a method of forming a crack in the first layer, when forming by thermal treatment, the crack is easily formed by utilizing the above-described ease of crack generation, which is a property of the nitride semiconductor crystal containing Al. Therefore, if the first layer 4 having cracks is made of an Al high mixed crystal, cracks can be easily formed even in a thin film. This is because the stress relaxation mechanism tends to function more favorably when combined with the second Al low mixed crystal layer having a larger film thickness than the layer 4 as compared with other combinations.
[0012]
Preferably, in the growth method of the present invention, the step of forming the crack is a method for growing a nitride semiconductor crystal, wherein the crack is formed by heat treatment. As described above, the thermal method can use the difference in crystal properties between the substrate 1 and / or the base layer 2 between the substrate 1 and the first layer 4 and the first layer 3. In addition, since the stress tends to be applied uniformly in the plane as compared with the mechanical method, the crack is obtained by relatively uniformly dispersing the crack in the plane, and a crack that suitably develops the stress relaxation mechanism is obtained. Easy to form. Further, in the thermal method, the temperature is changed from the growth temperature of the first layer 3, and preferably the temperature is lowered to prevent decomposition of the crystal, and after the crack formation step, the second layer growth is performed immediately. It is possible to shift to a process, and during this time, each process can be carried out continuously without taking out the wafer from the reaction furnace.
[0013]
Preferably, in the growth method of the present invention, the thermal expansion coefficient of the first layer 3 is different from the thermal expansion coefficient of the substrate 1 or the base layer 2 provided between the substrate 1 and the first layer 3. This is a method for growing a nitride semiconductor crystal. As described above, in the crack formation process by heat treatment, thermal expansion of the material, which is a factor that determines thermal mismatch between the first layer 1 and the substrate 1 and / or the underlayer 2. Utilizing the coefficient difference facilitates the formation of a crack, and a crack suitable for the stress relaxation mechanism is obtained. At this time, particularly preferably, the substrate 1 is thicker than the nitride semiconductor crystal grown thereon, and is dominant with respect to the stress due to the difference in thermal expansion coefficient. The thermal expansion coefficient difference becomes an important factor in the crack formation process. At this time, preferably, as shown in FIG. 1C, a tensile stress is applied to the first layer surface side. It is preferable that the thermal expansion coefficient of the first layer is larger than that of the substrate because cracks are formed by lowering the temperature from the first layer growth temperature. This thermal mismatch relationship depends not only on the difference in thermal expansion coefficient between the substrate and the growth layer grown thereon, but also on the growth conditions such as the growth temperature of each growth layer and the thickness of the growth layer. Change.
In the growth method of the present invention, preferably, as shown in FIGS. 1A and 1B, the first layer 3 is grown at the first growth temperature in the first layer growth step, and FIG. ) To form a crack 10 with the first layer surface side 3 as a convex surface side at a second temperature different from the first growth temperature in the crack forming step, as shown in FIG. In the second layer growth step, after the crack of the first layer is contracted to a third temperature different from the second temperature, the second layer is grown as shown in FIG. . In this way, when there is a thermal mismatch between the first layer 3 and the substrate 1 or the base layer 2, the crack 10 is suitable as described above by making the first layer the convex surface side. Can be formed.
[0014]
The growth method of the present invention is preferably a method for growing a nitride semiconductor crystal comprising a crack shrinking step of shrinking a crack after forming a crack in the first layer by the crack forming step. As described above, since the second layer 5 is provided on the first layer 4 so as to cover the crack 10 or the gap 11 provided thereby, as shown in FIG. It is preferable that the crack is contracted, and in order to suitably develop the stress relaxation mechanism, the second layer is provided in a state in which the crack is contracted to some extent in order for the crack to expand and expand. Play is preferable. In the crack formation by the above heat treatment, follow the reverse process of the heat treatment, for example, if the temperature is increased in the crack formation process, the temperature is decreased in the crack contraction process, and if the temperature is decreased in the crack formation process, the temperature is increased in the crack contraction process. This can be done by releasing the load at the time of crack formation or by applying a force in the opposite direction.
[0015]
Preferably, in the growth method of the present invention, the first layer is grown at a first growth temperature in the first layer growth step, and the temperature is lowered to a second temperature lower than the first growth temperature in the crack formation step. Forming a crack, and in the second layer growth step, the temperature is raised to a third temperature higher than the second temperature to shrink the crack in the first layer, and then the second layer is grown. A method for growing a nitride semiconductor crystal characterized by: At this time, as described above, each material is preferably set so that the thermal expansion coefficient of the first layer is smaller than that of the substrate.
[0016]
Preferably, in the growth method of the present invention, after the second layer growth step, the first substrate is formed on the growth layer having at least the first layer 4 and the second layer 5 formed on the substrate. 40. A method for growing a nitride semiconductor crystal, comprising: a step of bonding together 40; and a step of removing a part of the substrate 1 and / or a growth layer. By this method, as shown in FIG. 4A, the first substrate 40 is bonded directly to the surface side of the growth layer, or by bonding the bonding layer 60 (electrode layer 72) or the like, as shown in FIG. , (C), a part of the growth layer grown on the growth substrate 1, the first layer 4 having the crack 10, is removed from the removal region 50 if necessary for the element structure, The layer between the first layer 4 and the substrate 1 (underlying layer 2) may be used as the removal region 50. If the first layer 4 including the crack 10 is not necessary for the element structure, FIG. As shown, the first layer 4 and a part 5a of the second layer may be removed as the removal region 50 together with the substrate 1, the underlayer 2, and the like.
[0017]
Further, the nitride semiconductor device uses the second layer obtained by the nitride semiconductor crystal growth method as a part of the device structure. According to the present invention, a substrate for conventional growth can be obtained by leaving at least a part of the second layer 5 (a nitride semiconductor layer containing Al), which can be made of a high Al mixed crystal and a thick film, in the element structure. A nitride semiconductor crystal that was difficult to grow to 1 is grown as the second layer by the above-described crystal growth method, and a part of the nitride semiconductor crystal is used as an element structure, and further bonded to the first substrate 40 for bonding. The element can be driven in the form of an element.
[0018]
In a nitride semiconductor light emitting device having an active layer between a first conductivity type layer and a second conductivity type layer as an element using the first layer having cracks of the present invention, the first conductivity type layer At least partly or opposite to the active layer in the first conductivity type layer surface A structure having a first layer including a crack on the side and a second layer on the active layer side of the first layer. And having a void formed from the crack between the first layer and the second layer. This is a nitride semiconductor light emitting device. As described above, by using the first layer 4 having the crack 10 as a part of the element structure or the laminated body provided in the vicinity of the element structure, as shown by the white arrow in FIG. The light propagating through the cracks is preferably scattered by the cracks, so that light absorption by the nitride semiconductor constituting the device structure is reduced, and the vertical direction (thickness direction) component is increased especially with respect to the propagation of light having a large horizontal direction component. It is effective because it is reflected on the surface.
[0019]
Preferably, a plurality of cracks provided in the first layer is provided in the active layer side surface of the first layer so as to divide the surface into a plurality of regions. This is a nitride semiconductor light emitting device. As shown in FIG. 2, in the size relationship between the (formation) region of the element and the region divided by cracks, the region 21a of the element has a larger area in the plane of the region 21a of the element than 21b. Since the crack 10 is stretched in the plane so as to be divided into a plurality of regions, the above-described light reflecting action becomes effective.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
The nitride semiconductor crystal according to the present invention is not particularly limited. Specifically, the nitride semiconductor crystal is a group III-V nitride semiconductor (In, which is GaN, AlN, InN, or a mixed crystal thereof. α Al β Ga 1-α-β N, 0 ≦ α, 0 ≦ β, α + β ≦ 1), and in addition to this, a part or all of B is used as a group III element, or a part of N as a group V element is P, As, A mixed crystal substituted with Sb may be used. The nitride semiconductor containing Al that is preferably used as the second layer of the present invention and that is preferably used as the first layer has β> 0, and the light-emitting layer and the active layer according to the light-emitting element of the present invention In a nitride semiconductor containing In that is preferably used for α, α> 0. The first layer obtained by the method of the present invention or the light-emitting device according to the present invention using the first layer is a light-emitting device using a wide-bandgap nitride semiconductor which is a short wavelength system. An element having a well layer made of a nitride semiconductor containing Al and having a first conductive type layer and a second conductive type layer each provided with at least one layer made of a nitride semiconductor containing Al can be used. .
[0021]
In the growth of the nitride semiconductor (first layer, second layer, underlayer, element structure, etc.) of the present invention, the method for growing the nitride semiconductor is not particularly limited, but MOVPE (organometallic vapor phase growth). Method), HVPE (halide vapor phase epitaxy), MBE (molecular beam epitaxy), MOCVD (metal organic chemical vapor deposition), MOMBE (metal organic molecular vapor phase epitaxy), etc. All known methods, in particular vapor phase growth methods, can be applied. As a preferred growth method, if the film thickness is 50 μm or less, the growth rate can be easily controlled by using the MOCVD method, and device design on the atomic order is possible in forming the device structure. When the film thickness is 50 μm or less, HVPE has a high growth rate and is difficult to control. In addition, when HVPE is used, among the nitride semiconductors having the composition formula described above, it is preferable that GaN or AlN is used, so that a thick film can be grown with good crystallinity.
[0022]
Hereinafter, an embodiment according to a method for growing a nitride semiconductor crystal of the present invention will be described. Here, FIG. 1 is a schematic cross-sectional view for explaining each step in the growth method of the present invention in order, and FIG. 1 (a) is a base layer 2 formation step (pre-step of the first layer growth step), 1B shows the first layer 1 growth step, FIG. 1C shows the crack 10 formation step, FIG. 1D shows the crack 10 contraction step, and FIG. 1D shows the second layer 5 growth step. Explain. FIG. 2 is a schematic view for explaining one form of a groove formed in the first layer 4 by the method of the present invention, particularly a form of the groove formed on the surface thereof, and FIG. 1st layer 4 and 2nd layer 5 which have crack 10 obtained by a method, one lamination form, a schematic sectional view explaining the crack 10 and space 11 in detail, and some enlargement of the interface neighborhood of both layers FIG. 4 is a partially enlarged view (b), and FIG. 4 shows a bonding method applied to the growth layer surface including the first layer 4 and the second layer 5 formed on the growth substrate 1 in the growth method of the present invention. FIG. 4A is a schematic cross-sectional view for explaining a method of forming a device structure and a chip by bonding the support substrate 40 and removing the substrate, and FIG. 4A shows a process of bonding to the support substrate (first substrate) 40. A process of removing the substrate 1 and the underlayer from the growth substrate 1 side after being aligned with the support substrate 40 FIGS. 4B and 4C show different forms of the leaving region 50, respectively. FIGS. 4B and 4C show a step of bonding to another support substrate (second substrate) 41 after the removing step and a step of removing the first substrate after bonding. 4D is a schematic cross-sectional view illustrating a form in which the second layer 5 and / or the first layer 4 obtained by the growth method of the present invention is used for a light-emitting element.
(First layer growth process)
In the growth method of the present invention, as shown in FIG. 1, a first layer 3 made of a nitride semiconductor is grown on a growth substrate 1 or an underlayer 2 grown on the substrate (FIG. 1). (A), (b)). The first layer 3 may be formed of another material (semiconductor material) as long as the second layer can be grown in the subsequent process without using a nitride semiconductor material. .
<Substrate 1>: Substrate for first layer (second layer) growth
As a substrate according to the growth method of the present invention, particularly as a substrate 1 for epitaxial growth, as a heterogeneous substrate of a material different from a nitride semiconductor, for example, sapphire whose main surface is any one of C-plane, R-plane, and A-plane, Spinel (MgA1 2 O Four It is possible to grow a nitride semiconductor such as an insulating substrate such as SiC (including 6H, 4H, 3C), ZnS, ZnO, GaAs, Si, and an oxide substrate lattice-matched with the nitride semiconductor. Conventionally known, a substrate material different from the nitride semiconductor can be used, and a nitride semiconductor substrate such as GaN or AlN can be used as a substrate other than the heterogeneous substrate. Preferable heterogeneous substrates include sapphire and spinel, and these heterogeneous substrates may be off-angled. In this case, if an off-angle substrate is used, the growth of the underlying layer 2 made of a nitride semiconductor is crystalline. It is preferable because it grows well. Further, in the case of using a heterogeneous substrate, after growing a nitride semiconductor to be the underlayer 2 before forming the element structure on the heterogeneous substrate, the heterogeneous substrate is removed by a method such as polishing, and the nitride semiconductor alone An element structure may be formed as a substrate. In this case, the removed single substrate becomes the growth substrate 1 of the present invention, and the first layer and the second layer according to the present invention are substantially formed on any of the above substrates. The substrate to be grown is the growth substrate 1. In addition, after forming the base layer, the first layer, the second layer, the element structure, etc., the first growth substrate such as a heterogeneous substrate is removed by substrate peeling using a support substrate 40 described later, The growth layer remaining without being removed may be used in each step of the growth method of the present invention.
<Underlayer 2>
Here, the underlayer 2 can be omitted depending on the substrate material and the growth conditions of the first layer. When a different substrate is used as the substrate 1, a buffer layer (low temperature growth layer), a single crystal nitride by high temperature growth is used. When the first layer 3 is formed via a base layer made of a semiconductor (preferably GaN), the nitride semiconductor grows well. Here, the low temperature growth buffer layer is preferably made of Al. x Ga 1-x N (0.ltoreq.x.ltoreq.1) is grown at a low temperature (200 to 900.degree. C.) and subsequently grown at a high temperature to form a film having a film thickness of about 50 to 0.1 .mu.m. Further, the substrate 1 can be removed to form a growth substrate. In addition, as the underlying layer 2 provided on the heterogeneous substrate 1, a nitride semiconductor grown by ELOG (Epitaxially Laterally Overgrowth) is used to grow with good crystallinity. A substrate is obtained. As a specific example of the ELOG layer, a nitride semiconductor layer is grown on a different substrate, a mask region formed by providing a protective film on the surface of which a nitride semiconductor is difficult to grow, and a nitride semiconductor are grown. The non-mask region to be formed is provided in a desired pattern, for example, a stripe shape, and the non-mask region is preferentially, preferably selectively grown, over the mask region, so that the nitride semiconductor grows in the film thickness direction. In addition to the growth, there is a layer in which a nitride semiconductor is grown and formed in the mask region by the lateral growth. In another ELOG form, a plurality of nuclei for growing a nitride semiconductor are provided in a plane on a heterogeneous substrate or a crystal grown on the substrate in a desired pattern, for example, an island shape by etching, and an opening thereof. A layer formed by lateral growth from the side surface may be used, and ELOG is not limited to a heterogeneous substrate.
<First layer>
As the first layer according to the present invention, a nitride semiconductor is preferably used, particularly preferably a nitride semiconductor containing Al, and most preferably Al. x Ga 1-x N (0 <x ≦ 1) is used. This is because it is excellent in lattice matching with the second layer 5 grown thereon and is a material superior in crack formation described later. Further, the film thickness is not particularly limited as long as the second layer 5 can be suitably grown. Specifically, the film thickness is specifically determined from the relationship with ease of crack formation, controllability, and stress relaxation mechanism described later. The film thickness varies depending on the composition, Al mixed crystal ratio, etc., and can be specifically used in the range of 0.05 μm to 2 μm, preferably in the range of 0.1 μm to 0.5 μm, At this time, the Al mixed crystal ratio of the nitride semiconductor containing Al is preferably in the range of 0.1 to 0.3.
(Crack formation process)
The crack formation step according to the growth method of the present invention is not particularly limited as shown in FIG. 1 (c), and the first layer 3 is cracked. A simple method, a method using heat treatment, and a composite method combining them.
As a mechanical method, although not shown in the drawing, the wafer on which the first layer 3 is grown is fixed by a fixing jig, for example, the peripheral portion is fixed, and pressed against the wafer exposed from the fixing jig. A crack 10 can be formed by applying a force in the direction of warping the wafer as shown in FIG. This mechanical method is not limited to this example, and any method and mechanism may be used as long as an external force is applied in the direction of warping the wafer. Further, in the mechanical method, in addition to applying a force in the direction in which the wafer is warped, a crack can be formed by applying a force in the direction in which the wafer is bent. In order to form a crack that runs on the surface, it is necessary to bend a plurality of times, which tends to be a cumbersome work, which is not preferred, and the crack can be made permanent by the impact of hitting the jig, It is preferable from the growth of the second layer that the crack 10 is not provided in a layer other than the first layer, for example, the underlayer, and it tends to be difficult to control such crack formation.
As another mechanical method, the first layer can be processed and cracked by mechanical processing means such as a dicer or scriber. For example, a notch such as a scriber is brought into contact with the surface of the first layer 3 to provide a notch, and a groove is formed at a depth (halfway depth) at which a part of the first layer is removed by a dicer. Cracks can be induced by the groove forming means provided. In the notch, even if a crack is stretched in the film thickness direction by mechanically applying a force to the wafer to form a crack in the first layer, the difference in lattice constant and thermal expansion coefficient between materials described later It is possible to induce cracks by cutting out in a state where stress due to is applied at the substrate side surface of the first layer, in FIG. 1, the interface between the underlayer 2 and the first layer 3, like a dicer A similar method can be adopted with a simple groove forming means. That is, in the crack formation by such processing means, a crack can be formed in combination with the mechanical method and the heat treatment method (including internal stress due to the difference in material properties).
In any of the above methods / means, preferably, as shown in FIG. 1 (c), the first layer 3 side surface and the convex surface side are opposed to the substrate 1 side (the substrate surface on which the first layer is grown). The surface side). This is because, when the crack 10 is formed in the first layer 3, if the first layer surface is the concave surface and the back surface of the substrate 1 is the convex surface, compressive stress is applied to the first layer surface, and the surface crystals are crushed. Therefore, it is difficult to control crystal breakage and crack formation from the first layer surface side on the substrate side, but the control is difficult. By applying tensile stress, the crack 10 is formed by extending in the depth direction (direction toward the substrate) from the surface side, and different materials are used for the substrate 1 and / or the base layer 2 and the first layer 3. When used, a heterogeneous bonding surface on the substrate side surface (interface with the underlayer 2 in FIG. 1) side of the first layer 3, for example, an interface between the first layer and the underlayer, a heterogeneous bonding surface within the underlayer, An interface between the substrate surface and the first layer or the underlayer is provided, where propagation of the crack 10 is suppressed, and depth control is performed. This is because it is possible.
The heat treatment method is preferably used in the growth method of the present invention, and by selecting materials having different thermal expansion coefficients for the substrate 1 and / or the underlayer 2 and the first layer 3, the heat of each material is selected. A crack 10 can be formed in the first layer 3 by changing the temperature of the wafer by applying a thermal mismatch due to a difference in expansion coefficient and applying a stress as shown in the drawing to the wafer. In the heat treatment method, even if the lattice constant is different between the substrate 1 and / or the base layer 2 and the first layer 3, the stress due to such a temperature change is generated and the crack 10 can be formed. Since the stress is very small compared to the difference due to the difference in thermal expansion coefficient and is unsuitable for forming the crack 10, a method that mainly uses the difference in thermal expansion coefficient is preferred. Usually, it is realized by using different materials and semiconductor materials of different compositions for each layer and substrate.
In the method by heat treatment, preferably, the temperature of the first layer is lowered from the growth temperature of the first layer by increasing the coefficient of thermal expansion of the substrate 1 and / or the base layer 2 from the coefficient of thermal expansion of the first layer. That is, it is preferable to perform the crack formation step at a temperature lower than the growth temperature of the first layer because stress is applied to the convex surface side of the first layer surface. At this time, particularly preferably, considering the difference in thermal expansion coefficient between the substrate and the first layer, the substrate is relatively thick enough and thicker than the layer to be grown thereon. The difference in coefficient of thermal expansion between the two is dominant and is preferable.
However, the thermal expansion coefficient changes depending on the temperature, and the relationship between such thermal expansion coefficients may change at a first growth temperature, a second temperature, and a third growth temperature, which will be described later. It acts as a thermal mismatch. Therefore, the relationship between the two may be reversed depending on the growth temperature and film thickness of the growth layer on the substrate. That is, in the growth method of the present invention, when heat treatment is used, stress is applied to the wafer due to thermal mismatch in each step, and particularly preferably, the first layer surface is a convex side in the crack formation step. It is preferable that a tensile stress is applied. For example, the thermal mismatch between the substrate or the base layer and the first layer varies in the thermal expansion coefficient between room temperature and the first layer growth temperature (first growth temperature). Depending on the temperature conditions, it can be reversed.
The present invention is not limited to this, and the thermal expansion coefficient of the first layer can be made smaller than that of the substrate 1 and / or the underlayer 2. In this case, the temperature of the heat treatment is increased from that of the first layer. By forming a crack at a temperature higher than the growth temperature, the surface of the first layer can be made convex. In such a heat treatment method, it is preferable to form the first layer with a material and a film thickness so that a stress that easily causes cracks is applied to the first layer. Since strain is introduced and crack formation becomes difficult, a thicker film than that is at least 10 nm or more, preferably 50 nm or more, stress relaxation due to such strain introduction, and crack formation caused thereby is difficult. Can be avoided. As the material of the first layer, a nitride semiconductor containing Al that is easy to generate cracks such as cracks, preferably the above-described AlGaN can be used to suitably form a crack. Further, as will be described later, the stress relaxation mechanism by the first layer 4 having the crack 10 causes the depth of the crack 10 to reach the inside of the first layer 4 at least in the depth direction regardless of the presence or absence of the void 11. A crack is formed, and preferably provided so as to penetrate the first layer 4 as shown in FIGS. 1 to 3, that is, to extend between the opposing surfaces of the first layer 4 to reach both surfaces. More preferably, there are provided cracks extending in a plurality of longitudinal directions in the transverse direction so as to be longitudinally separated in the cross section and separated in the transverse direction.
(Crack shrinkage process): Omissible
After passing through the above-described crack formation step, it is possible to move on to the second layer growth step immediately, that is, the crack shrinking step described here can be omitted. As shown in FIG. 1 (d), the crack shrinking step for reducing the width and voids of the crack is provided between the steps, so that the crack 10 is formed in the second layer growth step as shown in FIG. The second layer 5 is easily grown so as to cover it, and the crystallinity is improved. As described above, the crack shrinking process can be a specific method such as a mechanical method or a heat treatment method, and is realized by applying a force in the opposite direction to the crack forming process. . As an example of the method by heat treatment, if the surface of the first layer 4 is a convex side as shown in FIG. 1 and the first layer has a smaller coefficient of thermal expansion than the substrate 1 and / or the underlayer 2, cracks will occur. In the forming process, the heat treatment to lower the temperature by lowering the temperature is higher than the crack forming process in which the temperature is raised in the crack shrinking process, so that stress is applied in the direction opposite to the arrow in the figure or the stress in the arrow direction is weakened. Thus, it can be contracted as shown in FIG. 1D. At this time, this step can be performed by raising the temperature to the growth temperature of the second layer 5 to be grown next. At this time, when the stress in the crack formation process is in the reverse direction and the surface side of the first layer 4 is the concave surface, and the magnitude relationship between the thermal expansion coefficients of the layers and substrate materials is reversed, the stress is increased in the crack formation process. When the temperature is higher than the growth temperature of the first layer 3, preferably lower than the temperature of the crack formation step and lower than that temperature in the crack shrinking step, and then the second layer 5 is grown continuously. The growth temperature can be a low temperature in the crack shrinkage process. In the case of the mechanical method, the crack contraction process is achieved by reversing the force applied in the crack formation process or releasing the external force, and at the growth temperature in the growth process of the second layer. When the crack becomes large, the second layer can be grown by maintaining the crack contraction state by means of fixing and pressing the wafer by a mechanical method.
(Second layer growth process)
As shown in FIG. 1E, as the second layer growth step, the second layer 5 is formed on the first layer 4 provided with the crack 10 at a desired temperature (third growth temperature). Grow. Thus, the second layer 5 grown so as to cover and cover the crack 10 running vertically and horizontally in the plane is a nitride semiconductor crystal, particularly a nitride semiconductor crystal containing Al, which has been difficult in the past. High Al mixed crystal and thick film can be realized. As described above, this is realized by the stress relaxation mechanism that relaxes the stress applied to the second layer by interposing the first layer having cracks between the substrate or the base layer and the second layer. 2 and 3, as shown in FIGS. 2 and 3, a plurality of cracks 10 in the plane, the first layer 4a that extends vertically and horizontally and crosses each other at a plurality of points, and is divided into a plurality of regions by the cracks, 4b and 4c (FIG. 3B), the generation of stress due to thermal mismatch during the growth of the second layer 5 and when the temperature is lowered from the growth temperature (third temperature) to room temperature is cracked. It is considered that the stress relaxation mechanism is realized by the movement of the regions 4a to 4c divided by the contraction / expansion or cracking of each. For this reason, such a stress relaxation mechanism changes due to the thermal mismatch between the substrate and each layer (underlayer, first layer, second layer) which is a growth layer on the substrate, and the first It is considered that it also depends on the composition of the layer, the film thickness, etc., and by selecting these appropriately, the desired stress relaxation action can be obtained, and it can be appropriately selected according to the composition of the second layer, and the crystallinity is good A second layer can be obtained. In addition, even if the second layer 5 is directly formed on the first layer having the crack 10, the intervening layer 6 is formed on the surface of the first layer therebetween as shown in FIGS. Thus, the second layer 5 can also be formed. At this time, the intervening layer 6 is preferably formed as a thin film to such an extent that the stress relaxation action by the cracked first layer 4 is not hindered. Specifically, the intervening layer 6 has a smaller film thickness than the second layer. Thus, the film thickness is preferably smaller than that of the first layer. In addition, since the second layer is formed so as to cover the crack 10, this function can be performed as a layer that first covers the crack by the intervening layer 6. In such a case, the crack is caused by flatness. As a composition suitable for growth so as to cover the nitride semiconductor, a nitride semiconductor having an Al mixed crystal ratio smaller than that of the first layer, preferably the second layer, more preferably a nitride semiconductor having an Al mixed crystal ratio of 0 is used. Most preferably, GaN is used.
<Second layer>
In the growth method of the present invention, the nitride semiconductor suitably used is a nitride semiconductor containing Al as described above, and at this time, the Al mixed crystal ratio between the first layer and the second layer is increased. The nitride semiconductor may be the same or different, and is preferably a nitride semiconductor containing Al smaller than the Al mixed crystal ratio of the first layer. This is because a nitride semiconductor containing Al, which has been difficult due to the occurrence of cracks, can be obtained with good crystallinity, a high Al mixed crystal, and a thick film, and contains Al in the first layer. By increasing the Al mixed crystal ratio of the nitride semiconductor, cracks can be formed by heat treatment due to the thermal mismatch described above using a relatively thin film by utilizing the properties of the material, while the first layer is a thin film. Therefore, it is considered that the effect of the stress relaxation mechanism is increased, and in the relationship with the second layer, the effect of the stress relaxation due to the crack is reduced by making the Al mixed crystal ratio smaller than that of the first layer. This is because it tends to improve. Therefore, at this time, it is preferable to make the thickness of the second layer larger than that of the first layer. At this time, as a nitride semiconductor containing Al, Al x Ga 1-x N (0 <x <1) is preferably used.
[0023]
Further, the film thickness varies depending on the composition, Al mixed crystal ratio, etc., but specifically, it can be used at 1 μm or more, preferably 4 μm or more. At this time, as the Al mixed crystal ratio of the nitride semiconductor containing Al, A range of 0.05 to 0.2 is preferably used. Further, the second layer can be a multilayer film layer, for example, a composition gradient layer (Al mixed crystal ratio is changed with the film thickness), and can be formed as a single film, preferably Is formed of a single film with the Al mixed crystal ratio and film thickness being part of the device structure, or at the time of device formation.
(Process after second layer growth)
The interlayers of the base layer, the first layer, and the second layer described above do not need to be formed in contact with each other, and other layers may be provided so as to be interposed between the respective layers. Further, in the case of forming an element structure to be described later, the first and second conductivity types of the first conductivity type layer, the second conductivity type layer, and the light emitting element constituting the element structure are continued after the second layer growth step. Each layer such as an active layer between layers may be laminated. Further, the second layer can be used as a constituent layer of the element structure, for example, as at least a part of the first conductivity type layer.
[0024]
Further, after the second layer growth step, the wafer is once taken out from the reaction furnace, and after passing through processes such as substrate bonding and peeling described later, element processing processes such as electrodes, the wafer is transferred to the reaction furnace and the second An element structure can be laminated on the layer.
<Adhesion and peeling of support substrate>
In order to suitably use the second layer obtained by the growth method of the present invention for an element structure or the like, a growth layer formed on the substrate 1 on the first substrate 40 serving as a support substrate separately from the growth substrate 1. The layer on the substrate 1 side unnecessary for the element structure, for example, a part of the base layer 2, the first layer 4, and the second layer 5 can be removed.
[0025]
In the growth method of the present invention, as shown in FIG. 4, after the second layer 5 is grown (after the second layer growth step), each layer 31 to be the element structure 30 is formed on the second layer 5. After laminating 33, or after undergoing an element processing step such as electrode formation and element region separation by etching, etc., a support substrate bonding step (bonding step), a peeling step (growing substrate removal), A part removal process of a laminated body can be implemented.
[0026]
As shown in FIG. 4A, as the substrate adhesion, after the second layer 5 is grown, an element structure 30 such as a first conductivity type layer 31, an active layer 32, and a second conductivity type layer 33 is further formed on the substrate. Then, the support substrate 40 is bonded to the growth layer surface on the substrate 1.
At this time, various materials can be used as the materials of the support substrates 40 and 41 depending on the purpose. In order to improve the heat dissipation of the element, as the heat dissipation substrate, AlN, BN, SiC, GaAs, Si , C (diamond) is used. In addition, when the element structure is a light emitting element, it is preferable to use a light-transmitting substrate in consideration of light absorption and loss by the substrate. At this time, the substrate material is used for the light emitted from the light emitting element. In the case where an electrode or a conductive adhesive is used between the support substrate 40 and the element structure 30 in the bonding layer 60 or the like, a light shielding or absorbing material such as a metal is often used. Therefore, in such a case, the effect of the light-transmitting substrate is poor. Therefore, when a light-transmitting substrate is used, a bonding method without using a bonding layer such as thermocompression bonding or a light-transmitting bonding layer is used. It is preferable to use a conventional laminating method.
Further, as shown in FIG. 4C, when providing the element electrode on the support substrate 40 side, it is preferable to use a conductive substrate. Examples of the conductive substrate include Si, SiC, and GaAs. A semiconductor substrate made of a semiconductor such as GaP, InP, ZnSe, ZnS, or ZnO, or a metal substrate made of a single metal substrate, or a metal substrate made of a composite of two or more metals that are insoluble or have a small solid solution limit. However, it is preferable to use a metal substrate. The metal substrate has excellent mechanical characteristics compared to the semiconductor substrate, is easily elastically deformed, more easily plastically deformed, is not easily broken, and has a high reflectivity from the light emitting element when the element structure is a light emitting element. This is because it is preferably used in a light emitting device as a reflective substrate. Furthermore, the metal substrate has one or more metals selected from highly conductive metals such as Ag, Cu, Au, and Pt, and one type selected from metals having high hardness such as W, Mo, Cr, and Ni. What consists of the above metals can be used. Furthermore, it is preferable to use a Cu—W or Cu—Mo composite as the metal substrate. This is because Cu has high thermal conductivity and has excellent heat dissipation. Further, in the case of a Cu—W composite, the Cu content x is 0 <x ≦ 30 wt%, and in the case of a Cu—Mo composite, the Cu content x is 0 <x ≦ 50 wt%. Is preferred. Further, a composite of a metal such as Cu-diamond and ceramics can be used. In addition, the thickness of these heat dissipation board | substrates, a translucent board | substrate, and an electroconductive board | substrate has preferable 50-500 micrometers in order to improve heat dissipation.
[0027]
As the substrate bonding step (adhesion step) of the present invention, it may be bonded to the surface of the growth layer grown on the substrate 1 and the growth substrate 1 via a bonding layer 60 as shown in FIG. At that time, a part of the bonding layer 60 may be in ohmic contact with the second conductivity type layer of the element structure 30. Further, a method of directly bonding the growth layer surface and the support substrate 40 without using such a bonding layer may be employed. For example, the growth layer adhesion side surface and the support substrate adhesion side surface may be wet-etched or the like. After pretreatment such as chemical treatment, mechanical treatment such as polishing, physical treatment such as surface modification by heat treatment in an appropriate atmosphere, and combined treatment combining these, By bringing the side surfaces into contact with each other and applying an appropriate temperature, atmosphere, and appropriate pressure, both surface regions are bonded by diffusion bonding or the like. In the case of using an adhesive such as a bonding layer, solder, eutectic material or the like is used. For example, in the case of using solder, at least one of the growth layer adhesion surface side and the support substrate 40 adhesion surface side is used. In the case of a eutectic material, in addition to such bonding, a composition that becomes a eutectic is laminated on the growth layer adhesion surface side and the support substrate 40 adhesion surface side as described later. To bond them together.
[0028]
Hereinafter, a structure in which the bonding layer 60 is used, a conductive substrate is used as the support substrate 40, and an ohmic contact is made with a part of the element structure at a part of the bonding layer 60, and an electrode is extracted to the substrate side will be described.
In addition, as a layer constituting the bonding layer 60, an electrode 72 provided in advance on the first conductivity type layer 33 of the element structure 30 is formed, that is, on the surface of the growth layer grown on the growth substrate 1, A first bonding layer is provided as a part. Hereinafter, although the case where the second conductivity type layer is a p-type layer will be described, in the case of an n-type layer, an n electrode (a part of the electrode material, etc.) is formed in the same manner as the p-type layer, and the same configuration (common) Crystal layer, adhesion method, etc.). When at least the second conductivity type layer is a p-type nitride semiconductor layer, the first bonding layer is in ohmic contact with the p-type layer, and a p-electrode having a high reflectance is in contact with the p-type nitride semiconductor layer. It is preferable to have. For the p electrode, any one of Rh, Ag, Ni—Au, Ni—Au—RhO, and Rh—Ir, more preferably Rh can be used. Here, since the p-electrode is formed on the p-type nitride semiconductor layer having a higher resistivity than the n-type nitride semiconductor layer, the p-electrode is preferably formed on almost the entire surface of the p-type nitride semiconductor layer. The thickness of the p electrode is preferably 0.05 to 0.5 μm.
In addition, it is preferable to form an insulating protective film on the exposed surface of the p-type nitride semiconductor layer on which the p-electrode of the first bonding layer is formed. This protective film material includes SiO 2 , Al 2 O 3 , ZrO 2 TiO 2 A single-layer film or a multilayer film made of the same can be used. Further, a highly reflective metal film such as Al, Ag, Rh, etc. may be formed on the protective film. With this metal film, the reflectance is increased and the light extraction efficiency can be improved.
In addition, a first eutectic formation layer is provided on the p-electrode of the first bonding layer, and a second eutectic formation layer is provided on the main surface of the conductive substrate in the second bonding layer. Is preferred. The first and second eutectic forming layers are layers that diffuse together to form a eutectic during bonding, and are each made of a metal such as Au, Sn, Pd, or In. The combination of the first and second eutectic forming layers is preferably Au—Sn, Sn—Pd, or In—Pd. More preferably, the combination uses Sn for the first eutectic formation layer and Au for the second eutectic formation layer.
In addition, it is preferable to provide an adhesion layer and a barrier layer from the p electrode side between the first eutectic formation layer of the first bonding layer and the p electrode. The adhesion layer is a layer that ensures high adhesion with the p-electrode, and any one of Ti, Ni, W, and Mo is preferable. The barrier layer is a layer that prevents the metal constituting the first eutectic forming layer from diffusing into the adhesion layer, and Pt or W is preferable. In order to further prevent the metal of the first eutectic formation layer from diffusing into the adhesion layer, an Au film having a thickness of about 0.3 μm is formed between the barrier layer and the first eutectic formation layer. It may be formed. Note that the adhesion layer, the barrier layer, and the Au film are preferably provided between the second eutectic layer and the conductive substrate.
Moreover, as for the temperature at the time of heat-pressing the laminated body for joining and a conductive substrate, 150 to 350 degreeC is preferable. By setting the temperature to 150 ° C. or higher, the diffusion of the metal in the eutectic formation layer is promoted to form a eutectic having a uniform density distribution, and the adhesion between the bonding laminate and the conductive substrate can be improved. When the temperature is higher than 350 ° C., the metal of the eutectic forming layer diffuses to the barrier layer and further to the adhesion layer, and good adhesion cannot be obtained.
In order to remove the growth substrate 1 after bonding the conductive substrates 40 and 41, polishing, etching, electromagnetic wave irradiation, or a composite method combining these methods can be used. In the electromagnetic wave irradiation, for example, a laser is used as the electromagnetic wave, and after bonding the conductive substrates, the entire surface of the growth substrate 1 where the underlayer 2 is not formed is irradiated with laser (laser ablation). By disassembling the portion, the growth substrate 1 can be easily separated from the growth layer (such as the underlayer 2), and the growth substrate 1 and the underlayer can be separated as shown in FIGS. Part of the growth layer such as 2 can be removed (removal region 50). Further, after removing the growth substrate and the underlying layer, the exposed surface of the nitride semiconductor layer is subjected to CMP to expose a desired film. Thereby, removal of a damage layer and adjustment of the thickness and surface roughness of a nitride semiconductor layer can be performed. In addition, the substrate 1 is peeled off due to the impact caused by the peeling, for example, the impact during polishing in mechanical polishing, and the abrupt changes in stress of the growth layer such as the substrate and the underlayer in laser irradiation peeling. However, since the first layer 4 having a crack is present between the second layer 5 and the substrate 1 to be peeled off, the second stress 5 is applied to the second layer 5 by the stress relaxation mechanism. The layer and the element structure formed thereon are protected, and good substrate peeling is realized. Further, in relation to the second layer, the light emitting element emits light by the first layer 4, the base layer 2, the intervening layer 6, and the like which are formed of a nitride semiconductor having a lower Al mixed crystal ratio than the second layer. When absorbing water, it is preferable to remove these absorbing layers.
[0029]
In the substrate bonding step according to the present invention, after bonding the support substrate 40, the growth substrate 1 can be removed in order to obtain a desired element structure. For example, only the growth substrate 1 may be removed. As shown in FIGS. 4B and 4C, the substrate 1 and the underlying layer 2 and the underlying layer 2 that are part of the growth layer on the substrate side are provided. Then, a part unnecessary for the element structure, such as the first layer 4 having the crack 10 and the part 5 a of the second layer, is removed as the removal region 50. As a removal method, a mechanical method such as grinding or polishing, a method such as wet etching or dry etching, or a combination of these methods can be used.
[0030]
Furthermore, in the substrate bonding step of the present invention, as shown in FIG. 4D, the surface of the growth layer bonded to the support substrate 40 (first substrate) is replaced with another support substrate 41 (second substrate). ).
<Embodiment relating to an element for which the second layer is desired>
An embodiment according to the invention of the element using the second layer obtained by the growth method of the present invention described above will be described below.
(Semiconductor element)
Further, as the n-type impurity used in the nitride semiconductor layer, a group IV or group VI element such as Si, Ge, Sn, S, O, Ti, or Zr can be used, and preferably Si, Ge, or Sn is used. Most preferably, Si is used. The p-type impurity is not particularly limited, and examples thereof include Be, Zn, Mn, Cr, Mg, and Ca, and Mg is preferably used. By adding these acceptor and donor, each conductivity type nitride semiconductor layer used in the element structure is formed, and each conductivity type layer described later is formed. In addition, when the second layer is used as a part of the element structure, the impurity can be added to obtain a desired conductivity type, and the impurity can be added to the second layer, the first layer, the base layer, or the like. By adding, the crystallinity and function of each layer described above can be changed, so that an impurity may be added or an impurity may not be added (undoped) in order to exhibit a desired function. Further, in the first conductivity type layer and the second conductivity type layer in the present invention, an undoped layer and a semi-insulating layer may be partially laminated, and a reverse conductivity type buried layer ( As in the case of a current blocking layer, a partially parasitic element portion may be formed in each conductivity type layer.
[0031]
Further, as shown in FIG. 4, the element structure 30 to be a semiconductor element may be provided on the second layer 5, and is suitable for a structure including the second layer as a part of the element structure 30. Also good. The element structure can be a structure in which a first conductive type layer 31 on the growth substrate 1 side and a second conductive type layer 33 are stacked further away from the substrate 1. At this time, when the second layer 5 is used as a part of the element structure 30, the element structure 30 is formed as a part of the first conductivity type layer 31.
[0032]
Thus, in the element structure, as shown in FIG. 4, the electrode is formed by injecting current into the element as shown in FIG. 4C in which the electrode 73 is provided on the surface facing the bonding surface of the support substrate 40. The electrode 71 may be provided on the surface of the growth layer on the removal region 50 side from which the growth substrate 1 has been peeled off as shown in FIG. 4, and the second support substrate as shown in FIG. In the case of bonding to 41, the electrode 72 (73) can be provided on the surface of the growth layer on the removal region 50 side from which the first support substrate 40 has been peeled off. Here, each electrode has a first conductivity type layer 31 on the growth substrate 1 side or second support substrate 41 side constituting the element structure, and a second conductivity type layer on the growth layer surface side opposite to the first conductivity type layer 31. The first conductivity type layer side electrode 73 and the second conductivity type layer side electrode 71 are electrically connected to each other so that a current can be supplied to the 33 side, and for example, as described above, the support substrate 40 and the element structure 30 are connected. Are formed via a conductive bonding layer 60 including an ohmic electrode layer 72 on the second conductivity type layer 33 side provided therebetween.
(Light emitting element)
At least a part of the growth layer (laminated body) obtained by the growth method of the present invention, for example, the second layer 5, the first layer 4 and the like can be used in the element structure as described above. It can also be used. Specifically, a stacked body of the element structure 30 in which the active layer 32 is provided between the first conductive type layer 31 and the second conductive type layer 33 is obtained. In the case of using a nitride semiconductor for the active layer 32, the light emitting layer, the well layer, etc., a nitride semiconductor containing In is preferably used because of its excellent luminous efficiency, and more preferably, In x Ga 1-x A light emitting element with particularly excellent light emission efficiency can be obtained when N (0 <x ≦ 1). In addition, AlGaN, GaN, or the like can be used as the light emitting layer. The active layer may be a single light emitting layer or a single quantum well structure of a single well layer, or a multiple quantum well structure in which a plurality of well layers and barrier layers are stacked, preferably a multiple quantum well structure Thus, a light emitting device structure excellent in light emission output.
[0033]
As shown in FIG. 3, when the first layer 4 having the crack 10 is used as a part of a laminated body having a light emitting element structure, as shown by a white arrow in the drawing, the first layer 4 has an activity that propagates inside the element laminated body. Light from the layer (large arrow in the figure) is reflected by the crack 10 and the gap 11 (small arrow), and the light extraction efficiency to the outside of the element can be improved. Specifically, as shown by the large arrows in the figure, light with a large growth direction (longitudinal) component is produced by irregularly reflecting light with a large lateral component perpendicular to the growth direction due to cracks, etc. As described above, it is possible to have a structure that emits light to the outside of the element, and it is possible to make the first layer 4 function as an element structure for extracting light, which is useful in a light emitting element that is a thin film stack having a large lateral distance.
[0034]
In the relationship between such a light emitting element structure and the first layer and the second layer, the second layer 5 is a nitride semiconductor containing a high Al mixed crystal ratio and a thick Al film with good crystallinity according to the present invention. Therefore, when the wavelength of light emitted from the active layer of the light emitting element is a short wavelength such as an ultraviolet region as shown in the embodiment, the second layer (including Al) is formed as a layer with less self-absorption. Nitride semiconductor layer) can be used. Specifically, the second layer containing the nitride semiconductor containing Al is used as a part of the element structure (first conductivity type layer) or as a base layer for forming the element structure, and other element structures are configured. The layer (first conductivity type layer 31, active layer 32, second conductivity type layer 33) to be a nitride semiconductor having an Al mixed crystal ratio smaller than the Al mixed crystal ratio of the second layer, Al mixed crystal ratio Is made larger than the second layer to be thinner than the second layer, whereby an element structure suitable for a light-emitting element in a short wavelength region can be obtained. This is because if the second layer has a higher Al mixed crystal ratio than the other layers of the device structure, it is possible to reduce the occurrence of cracks and deterioration of crystallinity due to the above-described nitride semiconductor containing Al. If the second layer is formed to be thicker than the second layer, the thick second layer has a great influence on the stress at each interface on the element structure. This is because the element structure is formed with good performance. Furthermore, if the first layer 4 having a crack is present on the side of the second layer facing the element structure side as shown in the figure, the crack and void can be contracted and expanded even when the element structure is laminated. A flexible stress relaxation mechanism works, and a nitride semiconductor layer containing Al can be preferably grown. For each layer of the element structure, a material having low self-absorption with respect to light emission (electromagnetic wave) from the active layer is selected, preferably using a nitride semiconductor containing Al, more preferably Al. x Ga 1-x N (0 <x ≦ 1) is used. At this time, the short wavelength region is 470 nm or less in the blue to ultraviolet region, specifically the near ultraviolet region of 420 nm or less with low visibility, preferably the 380 nm ultraviolet region near the absorption edge where the absorption of GaN increases, Preferably, it is suitably used for a light emitting element in a short wavelength region that emits light in the ultraviolet region of 365 nm or less, which is an absorption edge of GaN. At this time, as a light emitting device having a wavelength conversion member such as a phosphor together with a light emitting element and a conversion member A light emitting device that excites and converts at least a part of light (electromagnetic wave) of the light emitting element (radiation source) by the wavelength converting member, and extracts light having a wavelength longer than that light, particularly converted visible light. And can. At this time, it is possible to obtain a light emitting device capable of emitting a desired light emission color such as white by additively mixing light of a plurality of wavelength ranges and light of a light emitting element with a plurality of wavelength conversion members.
[0035]
A light-emitting element 100 in FIG. 5 shows an embodiment of the present invention. FIG. 5A shows an element driving region in which the first layer 4 is provided on the substrate 1 side to function as a light reflecting layer. The element structure 30 is a light emitting element structure 30 in which a first conductive type layer 131 including a second layer, an active layer, and a second conductive type layer are stacked. FIG. The element structure 30 serving as a region has a light emitting element structure in which a first conductive type layer 131 including a second layer, an active layer, and a second conductive type layer are stacked face down on the external substrate 200 with conductive members 161 and 162. Are bonded and mounted, the underlying layer 2 on the growth substrate 1 side is removed, and the second layer 133 side is set as the light emitting direction. At this time, the first layer 4 and the intervening layer 6 are also unnecessary. If it can be removed.
[0036]
【Example】
Examples of the present invention are shown below, but the present invention is not limited to these examples.
[Example 1]
As Example 1, a method for growing an Al high mixed crystal nitride semiconductor crystal by MOCVD will be described with reference to FIG.
(Underlayer 2)
As a substrate 1, a 2 inch φ sapphire substrate is transferred to a MOCVD reactor, followed by ammonia and TMG (trimethylgallium) at 510 ° C. in a hydrogen atmosphere, and made of GaN on the substrate (low temperature growth). The buffer layer is grown to a thickness of about 20 nm, and then the temperature is raised to 1050 ° C. with only TMG stopped, and the buffer layer (high temperature growth) is made of GaN using TMG and ammonia as source gases. Single crystal layer) is grown to a thickness of 3 μm. These two layers are used as the underlayer 2 as shown in FIG.
(First layer 3)
Subsequently, as shown in FIG. 1 (b), at a temperature of 1000 ° C. (first temperature), TMG, TMA, and ammonia are used as the source gas. 0.2 Ga 0.8 The first layer 3 is grown to a thickness of 0.2 μm.
(Crack formation process)
Subsequently, only TMG is stopped and the temperature of the reactor is lowered to 500 ° C. (second temperature). Thereby, as shown in FIG.1 (c), a crack (crack) generate | occur | produces in the 1st layer 4 (3), and it becomes the 1st layer 4 which has a crack, and here, as 2nd temperature, it is later The temperature is raised to the subsequent growth temperature (third temperature) of the second layer 5, but it may be maintained at the second temperature for a predetermined time as a crack formation step. In this state, the temperature is further lowered to room temperature, the wafer is taken out from the reaction furnace, and when the first layer 4 (3) is observed, the depth from the surface of the first layer 4 is as shown in FIG. A crack 10 is formed in the direction, almost penetrates the first layer 4 and reaches the surface of the underlayer 2, and the crack stops at the surface, and the first layer 4 is formed on the surface of the underlayer 2 as shown in FIG. Cracks 10 to be separated are observed, and voids 11 are also observed in the cracks. Further, as shown in the figure, cracks 10 parallel to the M-plane 20 of the nitride semiconductor on the surface (C-plane) of the first layer 4 are observed. Can get what is running in the plane. As described above, the crack is formed on the first layer surface in parallel to the crystal plane of the nitride semiconductor (in addition to the M plane, the C plane, the A plane, the R plane, etc.). In addition, strain due to a difference in thermal expansion coefficient and a difference in lattice constant between the underlayer 2 or the substrate and the first layer 4 is introduced into the first layer 4 and the underlayer 2.
(Crack shrinkage process)
Following the crack formation step, the temperature of the reactor is increased from 500 ° C to 1050 ° C. As a result, as shown in FIG. 1D, the state at the time of growth of the first layer 3 shown in FIG. 1B is restored by the difference in thermal expansion coefficient between the base layer or the substrate and the first layer 4. Thus, stress is applied to the first layer 4 so that the warpage of the wafer by the crack formation process (here, the warpage of the wafer having the first layer (front side) convex and the substrate (back side) concave) is alleviated. As shown in FIG. 1 (d), the crack 10 contracts.
Subsequently, using a temperature of 1050 ° C., TMG, TMA, and ammonia as source gases, the second layer 5 is made of Al as the second layer 5 on the cracked first layer 4. 0.1 Ga 0.9 N is formed with a film thickness of 6 μm.
[0037]
After the second layer 5 is formed, the temperature is lowered to room temperature, the wafer is taken out of the reaction furnace, and the nitride semiconductor crystal (second layer) containing Al is observed. As shown in FIG. The second layer 5 is grown so as to cover the crack 10 of the first layer 4 having a flat surface.
[Comparative Example 1]
In Example 1, after the foundation layer 2 is grown, the second layer 5 is grown to obtain nitride semiconductor crystallinity. In the nitride semiconductor crystal thus obtained, cracks (cracks) occur in the second layer, and the Al mixed crystal ratio is 0.1, although it varies depending on the underlayer, the material of the substrate, and the film thickness. In the AlGaN crystal (second layer 5), cracks occur when the film thickness is about 0.5 μm or more.
[Example 2]
In Example 1, the composition of the first layer is Al 0.3 Ga 0.7 N, the composition of the second layer 5 is Al 0.15 Ga 0.85 A nitride semiconductor (second layer) containing Al is obtained in the same manner as in Example 1 except that N is used. The obtained nitride semiconductor crystal has excellent surface flatness as in Example 1.
[Example 3]
In Example 1, before the second layer 5 is grown after the crack shrinkage step, the intervening layer 6 provided between the first layer 4 and the second layer 5 as shown in FIG. Using 1050 ° C., TMG and ammonia as the source gas, GaN is formed to a thickness of 0.1 μm on the cracked first layer 4, and the first layer 4 is formed on the intervening layer 6 in the same manner as in Example 1. 2 layers are formed to obtain a nitride semiconductor crystal containing Al. At this time, the intervening layer 6 is formed on almost the entire surface of the first layer 4 so as to straddle and cover the crack 10 of the first layer 4 as shown in FIG. Nitride containing Al, provided between the intervening layer 6 and having a flat surface with good crystallinity by a nitride semiconductor intervening layer having an Al mixed crystal ratio smaller than that of the second layer. By growing the second layer 5 of the semiconductor, the crystallinity of the second layer can be improved. On the other hand, even when a large stress is applied due to a difference in thermal expansion coefficient after the completion of crystal growth, the intervening layer is Since the film thickness is smaller than that of the second layer and the Al mixed crystal ratio is small, the intervening layer is also relaxed, which is further greatly relaxed by the first layer 4 including cracks, and is caused by cracks in the second layer. Crystal breakage is avoided.
[Example 4]
This example relates to the blue LED elements shown in FIGS. 4A and 4C, unlike the ultraviolet light emitting LED elements of Examples 4-6.
[0038]
A substrate made of sapphire (C surface) is used as the growth substrate 1, and the surface is cleaned at 1050 ° C. in a hydrogen atmosphere in an MOCVD reaction vessel.
(Underlayer 2)
Similar to Example 1, using ammonia and TMG (trimethylgallium) at 510 ° C. in a hydrogen atmosphere, a GaN buffer layer was grown to a thickness of about 20 nm on the substrate, and the temperature was raised to 1050 ° C. Then, a single crystal high-temperature buffer layer having a thickness of 3 μm is grown to form the underlayer 2.
(First layer 3) (crack formation process / crack shrinkage process)
As in Example 1, the first layer 3 is made of Al. 0.2 Ga 0.8 N is grown to a thickness of 0.2 μm, the temperature is lowered to form a crack, and the temperature is further raised to shrink the crack 10.
[0039]
Subsequently, as shown in FIG. 4 (a), the n-type layer having the second layer 5 and the first conductivity type layer 31, the active layer 30, and the p-type layer on the first layer 4 having cracks. 33 is laminated with a light emitting element structure 30 (a region indicated by a dotted line in the drawing) to form a laminated body having an element structure.
(N-type contact layer; second layer 5)
On the first layer 4 having cracks, an n-type contact layer (second layer 5) and an n-type cladding layer (n-type layer 31) are stacked as an n-type conductivity type layer. As the second layer 5 (n-type contact layer), the temperature is 1050 ° C., TMG, TMA, ammonia, silane is used as the source gas, and Si is 1 × 10 18 / Cm 3 Doped n-type Al 0.1 Ga 0.8 An n-type contact layer made of N is grown to a thickness of 5 μm.
(N-type cladding layer)
Next, using MG, TMA, ammonia, and silane at 1050 ° C., Si was 5 × 10 17 / Cm 3 Doped n-type Al 0.18 Ga 0.82 An n-type cladding layer 5 made of N was formed to a thickness of 40 nm.
(Active layer 32)
Next, the temperature is set to 800 ° C., TMI, TMG, and TMA are used as source gases, a barrier layer made of Si-doped GaN, and a well layer made of undoped InGaN on the barrier layer / well layer / barrier layer / Well layer / barrier layer in this order. At this time, the barrier layer has a thickness of 20 nm and the well layer has a thickness of 5 nm. The active layer has a multiple quantum well structure (MQW) with a total film thickness of about 70 nm.
(P-type cladding layer)
A p-type cladding layer and a p-type contact layer are stacked on the active layer 132 as the p-type conductivity layer 33. TMG, TMA, ammonia, Cp at 1050 ° C in hydrogen atmosphere 2 Mg (cyclopentadienylmagnesium) is used and Mg is 1 × 10 20 / Cm 3 Doped Al 0.2 Ga 0.8 A p-type cladding layer made of N is grown to a thickness of 60 nm.
(P-type contact layer)
Subsequently, TMG, TMA, ammonia, Cp on the p-type cladding layer 2 Using Mg, Mg is 2 × 10 21 / Cm 3 Doped Al 0.05 Ga 0.95 A p-type contact layer made of N is grown to a thickness of 0.15 μm.
[0040]
After completion of the growth, the wafer is annealed in a reaction vessel at 700 ° C. in a nitrogen atmosphere, the p-type layer is further subjected to a heat treatment for reducing resistance, and after annealing, the wafer is taken out of the reaction vessel. Subsequently, a bonding layer 60 for bonding the first substrate 40 and the wafer surface (p-type contact layer surface) as a conductive substrate is provided on the first substrate 40 side and the wafer surface, respectively. Provided as a bonding layer and a second bonding layer. Here, the first bonding layer also functions as an ohmic electrode for injecting current into the p-type conductivity type layer 33.
(First bonding layer)
After annealing, the wafer is taken out from the reaction vessel, and an Rh film is formed on the p-type contact layer with a film thickness of 0.2 μm to form a p-side electrode. Thereafter, ohmic annealing is performed at 600 ° C., and an insulating protective film SiO is formed on the exposed surface other than the p-side electrode. 2 Is formed with a film thickness of 0.3 μm.
[0041]
Next, a multilayer film of Ni—Pt—Au—Sn—Au is formed with a film thickness of 0.2 μm-0.3 μm-0.3 μm-3.0 μm-0.1 μm on the p-side electrode. Here, Ni is an adhesion layer, Pt is a barrier layer, Sn is a first eutectic formation layer, and an Au layer between Pt and Sn serves to prevent Sn from diffusing into the barrier layer. The outer Au layer plays a role of improving the adhesion with the second eutectic forming layer.
(Second bonding layer)
On the other hand, as the conductive substrate (first substrate 40), a metal substrate having a film thickness of 200 μm and made of a composite of Cu 30% and W 70% is used, and an adhesion layer made of Ti and Pt are formed on the surface of the metal substrate. A barrier layer and a second eutectic forming layer made of Au are formed in this order with a film thickness of 0.2 μm-0.3 μm-1.2 μm.
[0042]
Next, in a state where the first bonding layer and the second bonding layer are opposed to each other, the bonding laminate and the conductive substrate are press-pressed at a heater temperature of 250.degree. Thereby, the metals of the first eutectic forming layer and the second eutectic forming layer are diffused to form a eutectic.
(Substrate peeling process)
Next, as shown in FIG.4 (c), about the laminated body for joining which joined the electroconductive board | substrate, from a surface opposite to the base layer side of a sapphire substrate, the output is 600 J / cm using a KrF excimer laser with a wavelength of 248 nm. 2 Then, the laser light is linearized at 1 mm × 50 mm, and the entire surface opposite to the above is scanned to irradiate the laser. The sapphire substrate 1 can be removed by decomposing the nitride semiconductor of the underlayer 2 by laser irradiation. Further, polishing is performed until the second layer 5b (n-type contact layer) is exposed, and the underlying layer 2, the first layer 4, and a part 5a of the second layer are removed to eliminate surface roughness.
[0043]
Subsequently, the surface of the second layer 5b on the polishing side (growth substrate side) is provided with a desired mask by photolithography technique, and dry etching by RIE to form a rectangular recess 90 having a depth of about 1 μm and a size of 2 μm × 2 μm. Is processed in the vertical and horizontal directions at an interval of 2 μm and disposed almost over the entire surface.
(N electrode)
Next, a multilayer electrode made of Ti—Al—Ti—Pt—Au is formed on the unevenness 90 surface of the n-type contact layer with a film thickness of 10 nm-0.25 nm-0.1 nm-0.2 nm-0.6 nm. Thus, an n-side electrode is obtained. Then, the conductive substrate is polished to 100 μm, and a multilayer film made of Ti—Pt—Au is formed on the back surface of the conductive substrate as a pad electrode for the p-side electrode with a thickness of 0.1 μm-0.2 μm-0.3 μm. To do. Next, the element is separated by dicing.
[0044]
The obtained LED element has a size of 1 mm × 1 mm, and emits blue light of 460 nm at a forward current of 20 mA. Further, since the nitride semiconductor crystal containing Al (second layer 5) can be formed with a thick film and good crystallinity, it can be handled easily in the growth substrate 1 peeling, and the film thickness is sufficiently thick. It is also possible to form an uneven surface that increases the light extraction efficiency, and furthermore, by forming a layer with a large Al mixed crystal ratio, light absorption by the nitride semiconductor material constituting the element structure is reduced, and the element structure of a transparent material is reduced. Formation is possible.
[Example 5]
As in Example 4, an n-type contact layer (second layer 5) and an n-type clad layer are formed on the first layer 4 as the first conductivity type layer 31 (131), and an active layer 32 ( 132), and an element structure 30 (130) in which a p-type cladding layer and a p-type contact layer are stacked as the second conductivity type layer 33 (133) is formed thereon, and as shown in FIG. The contact layer is removed by etching until a part of the contact layer (second layer 5) is exposed, and the surface of the first conductivity type layer (n-type layer) 131 and the surface of the second conductivity type layer (p-type layer) 133 are respectively removed. An n-side electrode 171 similar to that in Example 1, a translucent p-side electrode 172 made of Ni—Au, and a bonding electrode 173 are provided on a part of the p-side electrode, and the wafer is divided into 320 μm × 320 μm. Thus, the light emitting element 100 is obtained. In the light emitting device 100, the first layer 4 including a crack is provided on the first conductivity type layer 131 side (between the growth substrate 1 and the first conductivity type layer 131), as described above, Light emitted from the active layer 132 is diffusely reflected by the first layer 4 and efficiently extracted outside the device, so that a light emitting device with high light extraction efficiency is obtained.
[Example 6]
In Example 5, a light emitting device was obtained in the same manner as in Example 5 except that the first layer, the n-side cladding layer (second layer), the active layer, the p-side cladding layer, and the p-side contact layer were changed as follows. Get.
(First layer)
Al 0.4 Ga 0.6 N is formed to a thickness of 0.15 μm (first temperature), and the temperature is lowered (second temperature) to form a crack.
(N-side cladding layer [second layer])
On the first layer with cracks, Si is 1 × 10 19 / Cm 3 Doped n-type Al 0.3 Ga 0.7 An n-type clad layer made of N (also used as a contact layer) is formed to a thickness of 2.5 μm.
(Active layer)
Si is 1 × 10 19 / Cm 3 Doped Al 0.08 Ga 0.92 A barrier layer made of N, on which undoped In 0.1 Ga 0.9 The well layer made of N is formed in the order of barrier layer (a1) / well layer (b1) / barrier layer (a2) / well layer (b2) / barrier layer (a3) / well layer (b3) / barrier layer (a3). Laminate. At this time, the barrier layers a1, a2, a3, and a4 have a thickness of 370 mm, and the well layers b1, b2, and b3 have a thickness of 80 mm, respectively. Only the barrier layer a4 is undoped. The active layer has a multiple quantum well structure (MQW) with a total film thickness of about 1700 mm.
(P-side cladding layer)
1 x 10 Mg 20 / Cm 3 Doped Al 0.2 Ga 0.8 A p-type cladding layer made of N is grown to a thickness of 370 mm.
(P-type contact layer)
Subsequently, 1 × 10 Mg is formed on the p-type cladding layer. 19 / Cm 3 Doped Al 0.07 Ga 0.93 A first p-type contact layer made of N is grown to a thickness of 0.1 μm, and then Mg is added to 2 × 10 6 thereon. 21 / Cm 3 Doped Al 0.07 Ga 0.93 A second p-type contact layer made of N is grown to a thickness of 0.02 μm.
[0045]
After the element structure is formed, it is adhered to the support substrate, peeled off the substrate 1, and part of the second layer is removed by the removing process to be exposed on the surface of the n-side cladding layer in the same manner as in Example 5. An electrode is formed to form an element structure. The obtained light-emitting element has a size of 1 mm × 1 mm, exhibits 365 nm ultraviolet light emission at a forward current of 20 mA, has an output of 2.4 mW, and Vf of 3.6 V.
[0046]
【The invention's effect】
By the growth method of the present invention, a nitride semiconductor crystal having a high Al mixed crystal ratio, which has been difficult in the past, can be obtained with good crystallinity, and a nitride semiconductor containing Al is formed on the second layer. The device structure in which layers are stacked can also have good crystallinity, and can be a nitride semiconductor with a high Al mixed crystal ratio, improving the design flexibility of the device structure without considering crystallinity as in the past. Is done. In addition, after stacking the second layer and the device structure on the second layer, the first step of mitigating the impact in a high temperature from the growth temperature to room temperature, a device processing step such as electrode formation, a step of peeling off the growth substrate 1, etc. By having the layer, the crystal and the wafer can be easily handled, and the yield can be improved. In addition, semiconductor elements using a nitride semiconductor containing Al (HEMT, bipolar transistor, etc.), particularly light emitting elements that emit light in the ultraviolet region, are useful because they can be nitride semiconductors with little self-absorption. In addition, in the light-emitting element, a light-emitting element having excellent light extraction efficiency can be obtained by the irregular reflection of light by the first layer having cracks.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view illustrating an embodiment according to the present invention.
FIG. 2 is a schematic diagram illustrating a crystal form of a first layer according to the present invention.
FIG. 3 is a schematic cross-sectional view illustrating an embodiment according to the present invention.
FIG. 4 is a schematic cross-sectional view illustrating an embodiment according to the present invention.
FIG. 5 is a schematic cross-sectional view illustrating an embodiment according to the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Substrate (for growth), 2 ... Underlayer, 3 ... First layer, 4 ... First layer (including cracks), 5 ... Second layer, 6 ... 3rd layer (intervening layer), 10 ... Crack (crack), 11 ... Gaps, 20 ... Plane orientation (M-plane), 21 ... Chip shape, 30, 130 ... Element structure 31, 131 ... first conductivity type layer, 32,132 ... second conductivity type layer, 33,133 ... second conductivity type layer, 40 ... first substrate, 41. .. second substrate 50, 51... Removal portion, 60, 61... Bonding layer (conductivity) 71, 171... N electrode (first conductivity type layer side electrode), 72, 172. ..P electrode (second conductivity type layer side electrode) 73, 173 ... pad electrode, 90 ... uneven surface, 100 ... light emitting element (LED), 161, 162 ... Conductive adhesive, 181, 182 ... external leads, 200 ... support

Claims (14)

基板上に窒化物半導体結晶を成長する方法において、
基板の上に、窒化物半導体からなる第１の層を成長させる工程と、該第１の層の少なくとも一部を分断させる亀裂を形成する工程と、該亀裂を有する第１の層の上に窒化物半導体からなる第２の層を成長させる工程と、を具備しており、該第２の層を成長するに従って、第１の層の亀裂が収縮・膨張して第２の層に掛かる応力を緩和することを特徴とする窒化物半導体結晶の成長方法。In a method of growing a nitride semiconductor crystal on a substrate,
Growing a first layer made of a nitride semiconductor on a substrate, forming a crack that divides at least a portion of the first layer, and on the first layer having the crack A step of growing a second layer made of a nitride semiconductor, and as the second layer grows , the stress applied to the second layer due to contraction and expansion of cracks in the first layer A method for growing a nitride semiconductor crystal, characterized by relaxing the stress. 基板上に窒化物半導体結晶を成長する方法において、
基板の上に、窒化物半導体からなる第１の層を成長させる工程と、第１の層の少なくとも一方の表面側に応力を掛けて、第１の層の内部から上面側表面に達する亀裂を設ける工程と、該第１の層の上に、第１の層上面の亀裂を覆って窒化物半導体からなる第２の層を成長させる工程と、を具備してなることを特徴とする窒化物半導体結晶の成長方法。In a method of growing a nitride semiconductor crystal on a substrate,
A step of growing a first layer made of a nitride semiconductor on the substrate, and a crack reaching the upper surface side surface from the inside of the first layer by applying stress to at least one surface side of the first layer. And a step of growing a second layer made of a nitride semiconductor over the first layer so as to cover a crack on the upper surface of the first layer. Semiconductor crystal growth method. 前記第２の層の成長工程において、第２の層を成長するに従って、第１の層の亀裂が収縮・膨張して第２の層に掛かる応力を緩和することを特徴とする請求項２記載の窒化物半導体結晶の成長方法。In the growth process of the second layer, in accordance with the growth of the second layer, according to claim 2, wherein the cracks in the first layer is characterized by relieving the stress applied to the second layer by contraction and expansion Nitride semiconductor crystal growth method. 前記第２の層がＡｌを含む窒化物半導体であることを特徴とする請求項１乃至３記載の窒化物半導体結晶の成長方法。  4. The method for growing a nitride semiconductor crystal according to claim 1, wherein the second layer is a nitride semiconductor containing Al. 前記第２の層のＡｌ混晶比が、第１の層のＡｌ混晶比よりも高混晶であることを特徴とする請求項１乃至４記載の窒化物半導体結晶の成長方法。  5. The method for growing a nitride semiconductor crystal according to claim 1, wherein the Al mixed crystal ratio of the second layer is higher than that of the first layer. 前記亀裂を形成する工程が、熱処理により亀裂が形成されることを特徴とする請求項１乃至５記載の窒化物半導体結晶の成長方法。  6. The method for growing a nitride semiconductor crystal according to claim 1, wherein the crack is formed by heat treatment. 前記第１の層の熱膨張係数が、前記基板若しくは、基板と第１の層との間に設けられた下地層の熱膨張係数と異なることを特徴とする請求項１乃至６記載の窒化物半導体結晶の成長方法。  7. The nitride according to claim 1, wherein a thermal expansion coefficient of the first layer is different from a thermal expansion coefficient of the substrate or an underlayer provided between the substrate and the first layer. Semiconductor crystal growth method. 前記亀裂形成工程により第１の層に亀裂を形成した後、亀裂を収縮させる亀裂収縮工程を具備すること特徴とする請求項１乃至７記載の窒化物半導体結晶の成長方法。  8. The method for growing a nitride semiconductor crystal according to claim 1, further comprising a crack shrinking step of shrinking the crack after forming a crack in the first layer by the crack forming step. 前記第１の層成長工程において第１の層を第１の成長温度で成長させ、前記亀裂形成工程において第１の成長温度よりも低い第２の温度に降温して亀裂を形成し、前記第２の層成長工程において第２の温度よりも高い第３の温度に昇温して第１の層の亀裂を収縮した後、第２の層を成長させることを特徴とする請求項１乃至８記載の窒化物半導体結晶の成長方法。  In the first layer growth step, the first layer is grown at a first growth temperature, and in the crack formation step, the temperature is lowered to a second temperature lower than the first growth temperature to form a crack. 9. The second layer is grown after the temperature of the second layer growth step is raised to a third temperature higher than the second temperature to contract cracks in the first layer. The growth method of the nitride semiconductor crystal as described. 前記第１の層成長工程において第１の層を第１の成長温度で成長させ、前記亀裂形成工程において第１の成長温度と異なる第２の温度にして第１の層表面側を凸面側として亀裂を形成し、前記第２の層成長工程において第２の温度と異なる第３の温度にして第１の層の亀裂を収縮した後、第２の層を成長させることを特徴とする請求項１乃至９記載の窒化物半導体結晶の成長方法。  In the first layer growth step, the first layer is grown at a first growth temperature, and in the crack formation step, a second temperature different from the first growth temperature is set to make the first layer surface side convex. The second layer is grown after forming a crack and contracting the crack of the first layer to a third temperature different from the second temperature in the second layer growth step. 10. A method for growing a nitride semiconductor crystal according to 1 to 9. 前記第２の層成長工程の後、基板の上に形成された少なくとも第１の層と第２の層とを有する成長層の上に、第１の基板を張り合わせる工程と、基板及び／又は成長層の一部を除去する工程とを具備することを特徴とする請求項１乃至１０記載の窒化物半導体結晶の成長方法。  After the second layer growth step, the step of laminating the first substrate on the growth layer having at least a first layer and a second layer formed on the substrate; and 11. The method for growing a nitride semiconductor crystal according to claim 1, further comprising a step of removing a part of the growth layer. 第１導電型層と第２導電型層との間に活性層を備えた窒化物半導体発光素子において、
前記第１導電型層の少なくとも一部若しくは前記第１導電型層における活性層と対向する面側に、亀裂を含む第１の層と、第１の層よりも活性層側に第２の層が設けられた構造を有しており、
前記第１の層と前記第２の層との間に、前記亀裂から形成された空隙を有する窒化物半導体発光素子。In the nitride semiconductor light emitting device including an active layer between the first conductivity type layer and the second conductivity type layer,
A first layer including a crack on at least a part of the first conductivity type layer or a surface side facing the active layer in the first conductivity type layer, and a second layer closer to the active layer than the first layer and have a is provided structure,
A nitride semiconductor light emitting device having a gap formed from the crack between the first layer and the second layer . 前記第１の層に設けられた亀裂が、第１の層の活性層側面内において、面内を複数の領域に分断するように複数設けられていることを特徴とする請求項１２記載の窒化物半導体発光素子。The cracks formed in the first layer, in the active layer side surface of the first layer, according to claim 1 2, wherein the provided with a plurality so as to divide the plane into a plurality of regions Nitride semiconductor light emitting device. 前記第２の層が形成される前記第１の層の表面側を凸面側とすることを特徴とする請求項１２又は１３記載の窒化物半導体発光素子。The nitride semiconductor light emitting element according to claim 12 or 13, wherein a surface side of the first layer on which the second layer is formed is a convex side.
JP2002283044A 2002-09-27 2002-09-27 Nitride semiconductor crystal growth method and device using the same Expired - Fee Related JP4438277B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002283044A JP4438277B2 (en) 2002-09-27 2002-09-27 Nitride semiconductor crystal growth method and device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002283044A JP4438277B2 (en) 2002-09-27 2002-09-27 Nitride semiconductor crystal growth method and device using the same

Publications (2)

Publication Number Publication Date
JP2004119807A JP2004119807A (en) 2004-04-15
JP4438277B2 true JP4438277B2 (en) 2010-03-24

Family

ID=32277036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002283044A Expired - Fee Related JP4438277B2 (en) 2002-09-27 2002-09-27 Nitride semiconductor crystal growth method and device using the same

Country Status (1)

Country Link
JP (1) JP4438277B2 (en)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005124879A1 (en) * 2004-06-18 2005-12-29 Showa Denko K.K. Group iii nitride semiconductor light emitting device
JP4771510B2 (en) * 2004-06-23 2011-09-14 キヤノン株式会社 Semiconductor layer manufacturing method and substrate manufacturing method
WO2006098545A2 (en) * 2004-12-14 2006-09-21 Seoul Opto Device Co., Ltd. Light emitting device having a plurality of light emitting cells and package mounting the same
KR100631905B1 (en) 2005-02-22 2006-10-11 삼성전기주식회사 Nitride single crystal substrate manufacturing method and nitride semiconductor light emitting device manufacturing method using the same
JP4508021B2 (en) * 2005-07-19 2010-07-21 パナソニック電工株式会社 Manufacturing method of semiconductor light emitting device
JP4554469B2 (en) * 2005-08-18 2010-09-29 日本碍子株式会社 Group III nitride crystal forming method, laminate, and epitaxial substrate
KR101046902B1 (en) * 2005-11-08 2011-07-06 도쿄엘렉트론가부시키가이샤 Plasma treatment device using shower plate and shower plate
JP5255759B2 (en) * 2005-11-14 2013-08-07 パロ・アルト・リサーチ・センター・インコーポレーテッド Superlattice strain buffer layer for semiconductor devices
JP5187610B2 (en) * 2006-03-29 2013-04-24 スタンレー電気株式会社 Nitride semiconductor wafer or nitride semiconductor device and manufacturing method thereof
US9178121B2 (en) 2006-12-15 2015-11-03 Cree, Inc. Reflective mounting substrates for light emitting diodes
KR100969812B1 (en) * 2007-12-12 2010-07-13 주식회사 실트론 Manufacturing Method of Gallium Nitride Single Crystalline Substrate Using Self-Split
JP5749487B2 (en) * 2010-12-21 2015-07-15 株式会社東芝 Nitride semiconductor laminate and method of manufacturing the same
TW201237963A (en) 2011-03-08 2012-09-16 Univ Nat Chiao Tung Method of semiconductor manufacturing process
JP2014520748A (en) * 2011-06-27 2014-08-25 サン‐ゴバン、クリストー、エ、デテクトゥール Semiconductor substrate and manufacturing method
JP5723341B2 (en) 2012-09-20 2015-05-27 株式会社東芝 Manufacturing method of semiconductor device
JP7046496B2 (en) 2017-03-28 2022-04-04 古河機械金属株式会社 Method for manufacturing group III nitride semiconductor substrate, group III nitride semiconductor substrate, and bulk crystal
JP7174264B2 (en) * 2020-02-27 2022-11-17 日亜化学工業株式会社 Surface emitting light source and manufacturing method thereof
CN114121656B (en) * 2021-11-23 2023-08-25 西安电子科技大学芜湖研究院 Preparation method of novel HEMT device based on silicon substrate and device

Also Published As

Publication number Publication date
JP2004119807A (en) 2004-04-15

Similar Documents

Publication Publication Date Title
JP4438277B2 (en) Nitride semiconductor crystal growth method and device using the same
JP4622720B2 (en) Method for manufacturing nitride semiconductor wafer or nitride semiconductor device
JP4325232B2 (en) Nitride semiconductor device
JP3856750B2 (en) Semiconductor device and manufacturing method thereof
JP4624131B2 (en) Nitride semiconductor device manufacturing method
US8927348B2 (en) Method of manufacturing group-III nitride semiconductor light-emitting device, and group-III nitride semiconductor light-emitting device, and lamp
JP4507532B2 (en) Nitride semiconductor device
JP4572270B2 (en) Nitride semiconductor device and manufacturing method thereof
US20020000558A1 (en) Gallium nitride based light emitting element
KR20080065666A (en) Nitride semiconductor light emitting element and method for producing nitride semiconductor light emitting element
KR20080003871A (en) Nitride semiconductor element and production method therefor
WO2017191724A1 (en) Deep-ultraviolet light-emitting element and deep-ultraviolet light-emitting element production method
JP6978206B2 (en) Manufacturing method of semiconductor light emitting device and semiconductor light emitting device
JP4324387B2 (en) Oxide semiconductor light emitting device
JP2007116110A (en) Method for manufacturing nitride semiconductor device
JP4825003B2 (en) Nitride semiconductor light emitting device and method for manufacturing nitride semiconductor light emitting device
JP2007180142A (en) Nitride-based semiconductor element and manufacturing method therefor
JP4731180B2 (en) Nitride semiconductor device manufacturing method
JP2007221051A (en) Manufacturing method of nitride-based semiconductor element
JP4099989B2 (en) Method for forming electrode of n-type nitride semiconductor
JP3753747B2 (en) Gallium nitride compound semiconductor laser diode
KR101480551B1 (en) vertical structured group 3 nitride-based light emitting diode and its fabrication methods
JP2007173369A (en) Semiconductor light-emitting element and manufacturing method thereof
KR20090115902A (en) Fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
JP4543621B2 (en) Nitride semiconductor device and method for manufacturing nitride semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091228

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4438277

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140115

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees