JP4436734B2 - 処理装置 - Google Patents
処理装置 Download PDFInfo
- Publication number
- JP4436734B2 JP4436734B2 JP2004250667A JP2004250667A JP4436734B2 JP 4436734 B2 JP4436734 B2 JP 4436734B2 JP 2004250667 A JP2004250667 A JP 2004250667A JP 2004250667 A JP2004250667 A JP 2004250667A JP 4436734 B2 JP4436734 B2 JP 4436734B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- constant
- alu
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Stored Programmes (AREA)
Description
Claims (1)
- 機能の変更が可能な複数の論理回路を備えたリコンフィギュラブル回路と、
リコンフィギュラブル回路に所期の回路を構成するための設定データを供給する設定部と、
リコンフィギュラブル回路から出力されるデータを記憶する記憶部と、
を有する処理装置において、
記憶部のアドレス生成及び前記アドレス生成以外の論理回路での演算に用いる定数データを保持する定数データ保持部と、
記憶部のアドレス生成に用いるデータのみを保持するアドレス用データ保持部とを備え、
設定部は、
定数データ保持部に保持された定数データのみで記憶部のアドレスを指定できる場合は、定数データ保持部に保持されたデータのみを用いて記憶部のアドレスを論理回路に生成させるための設定データをリコンフィギュラブル回路に供給し、
定数データ保持部に保持された定数データのみで記憶部のアドレスが指定できない場合は、定数データ保持部に保持されたデータと、アドレス用データ保持部に保持されたデータとを用いて記憶部のアドレスを論理回路に生成させるための設定データをリコンフィギュラブル回路に供給し、
リコンフィギュラブル回路は、記憶部に記憶させるためのデータを出力する際、該データを記憶部に書き込むためのアドレスとして前記生成したアドレスを出力する
ことを特徴とする処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004250667A JP4436734B2 (ja) | 2004-08-30 | 2004-08-30 | 処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004250667A JP4436734B2 (ja) | 2004-08-30 | 2004-08-30 | 処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006065785A JP2006065785A (ja) | 2006-03-09 |
JP4436734B2 true JP4436734B2 (ja) | 2010-03-24 |
Family
ID=36112193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004250667A Active JP4436734B2 (ja) | 2004-08-30 | 2004-08-30 | 処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4436734B2 (ja) |
-
2004
- 2004-08-30 JP JP2004250667A patent/JP4436734B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006065785A (ja) | 2006-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7577821B2 (en) | IC containing matrices of plural type operation units with configurable routing wiring group and plural delay operation units bridging two wiring groups | |
US7895586B2 (en) | Data flow graph processing method, reconfigurable circuit and processing apparatus | |
JP4104538B2 (ja) | リコンフィギュラブル回路、リコンフィギュラブル回路を備えた処理装置、リコンフィギュラブル回路における論理回路の機能決定方法、回路生成方法および回路 | |
JP4484756B2 (ja) | リコンフィギュラブル回路および処理装置 | |
US20060288337A1 (en) | Apparatus, method and program for behavioral synthesis including loop processing | |
WO2001095099A1 (fr) | Systeme et procede de gestion de circuits de traitement d'informations a fonction variable | |
JP2013109438A (ja) | 動作合成方法、動作合成プログラム及び動作合成装置 | |
JP2007213265A (ja) | 動作合成装置および動作合成方法、ディジタル回路の製造方法、動作合成制御プログラム、可読記録媒体 | |
Abdelhadi et al. | A multi-ported memory compiler utilizing true dual-port BRAMs | |
US20040236929A1 (en) | Logic circuit and program for executing thereon | |
JP4436734B2 (ja) | 処理装置 | |
JP5979965B2 (ja) | 回路設計支援装置及び回路設計支援方法及びプログラム | |
JP4260086B2 (ja) | データフローグラフ生成装置、処理装置、リコンフィギュラブル回路。 | |
JP2006065786A (ja) | 処理装置 | |
JP5081240B2 (ja) | 半導体装置 | |
JP4535912B2 (ja) | データフローグラフ生成装置 | |
JP5882714B2 (ja) | リコンフィギュラブルプロセッサの制御方法及びリコンフィギュラブルプロセッサのコンフィギュレーション情報を生成する方法及びコンフィギュレーション情報生成ツール | |
JP4562678B2 (ja) | データフローグラフ再構成装置、リコンフィギュラブル回路の設定データ生成装置、及び処理装置 | |
JP4562679B2 (ja) | データフローグラフ生成装置 | |
WO2006116045A2 (en) | Variable precision processor | |
JP2010146102A (ja) | 演算処理装置および記憶領域割当方法 | |
JP4330472B2 (ja) | 処理装置 | |
JP4610236B2 (ja) | 設定データ生成装置 | |
JP6553694B2 (ja) | プロセッサエレメント、プログラマブルデバイス及びプロセッサエレメントの制御方法 | |
JP2009193613A (ja) | 半導体集積回路の設計方法、半導体集積回路の設計プログラム、及び半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091228 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4436734 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |