JP2006065785A - 処理装置 - Google Patents
処理装置 Download PDFInfo
- Publication number
- JP2006065785A JP2006065785A JP2004250667A JP2004250667A JP2006065785A JP 2006065785 A JP2006065785 A JP 2006065785A JP 2004250667 A JP2004250667 A JP 2004250667A JP 2004250667 A JP2004250667 A JP 2004250667A JP 2006065785 A JP2006065785 A JP 2006065785A
- Authority
- JP
- Japan
- Prior art keywords
- address
- constant
- data
- unit
- alu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stored Programmes (AREA)
Abstract
【解決手段】 本発明の処理装置10は、リコンフィギュラブル回路12と、リコンフィギュラブル回路上で所期の演算処理を実行するために必要な定数データを保持する定数テーブル70と、論理回路の出力を供給されるメモリ部27と、論理回路の出力を記憶部のアドレスとして記憶部に供給させるコマンドメモリ61を備える。コマンドメモリ61は、定数テーブルに記憶した定数データを論理回路に供給して、メモリ部のアドレスを生成させる。
【選択図】図1
Description
Claims (5)
- 機能の変更が可能な複数の論理回路を備えたリコンフィギュラブル回路と、
前記リコンフィギュラブル回路上で所期の演算処理を実行するために必要な定数データを保持する定数データ保持部と、
前記論理回路の出力を供給される記憶部と、
前記論理回路の出力を前記記憶部のアドレスとして前記記憶部に供給させる設定部とを備え、
前記設定部は、前記定数データ保持部に記憶した定数データを前記論理回路に供給して、前記記憶部のアドレスを生成させることを特徴とする処理装置。 - 前記定数データ保持部とは別に、アドレス生成用の定数データを保持するアドレス用データ保持部をさらに備え、
前記設定部は、前記アドレス生成用データ保持部に保持された定数データを、前記論理回路に供給し、当該論理回路に前記記憶部のアドレスを生成させることを特徴とする請求項1に記載の処理装置。 - 前記アドレス用データ保持部は、前記定数データ保持部に記憶された定数データとは異なる定数データを保持することを特徴とする請求項2に記載の処理装置。
- 前記設定部は、前記記憶部のアドレスを生成させる前記論理回路に、加算処理または減算処理の機能を設定することを特徴とする請求項2または3に記載の処理装置。
- 複数の前記論理回路からの出力を選択して前記記憶部に入力する選択部をさらに備え、
前記選択部は、前記記憶部の書込イネーブル信号を生成する機能を有することを特徴とする請求項1から4のいずれかに記載の処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004250667A JP4436734B2 (ja) | 2004-08-30 | 2004-08-30 | 処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004250667A JP4436734B2 (ja) | 2004-08-30 | 2004-08-30 | 処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006065785A true JP2006065785A (ja) | 2006-03-09 |
JP4436734B2 JP4436734B2 (ja) | 2010-03-24 |
Family
ID=36112193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004250667A Active JP4436734B2 (ja) | 2004-08-30 | 2004-08-30 | 処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4436734B2 (ja) |
-
2004
- 2004-08-30 JP JP2004250667A patent/JP4436734B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP4436734B2 (ja) | 2010-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7577821B2 (en) | IC containing matrices of plural type operation units with configurable routing wiring group and plural delay operation units bridging two wiring groups | |
JP4104538B2 (ja) | リコンフィギュラブル回路、リコンフィギュラブル回路を備えた処理装置、リコンフィギュラブル回路における論理回路の機能決定方法、回路生成方法および回路 | |
US7895586B2 (en) | Data flow graph processing method, reconfigurable circuit and processing apparatus | |
JP4484756B2 (ja) | リコンフィギュラブル回路および処理装置 | |
US7318213B2 (en) | Apparatus, method and program for behavioral synthesis including loop processing | |
WO2001095099A1 (fr) | Systeme et procede de gestion de circuits de traitement d'informations a fonction variable | |
JP2013109438A (ja) | 動作合成方法、動作合成プログラム及び動作合成装置 | |
JP2006099719A (ja) | 処理装置 | |
US20070214447A1 (en) | Behavioral synthesis apparatus, behavioral synthesis method, method for manufacturing digital circuit, behavioral synthesis control program and computer-readable recording medium | |
Abdelhadi et al. | A multi-ported memory compiler utilizing true dual-port BRAMs | |
US20040236929A1 (en) | Logic circuit and program for executing thereon | |
JP4436734B2 (ja) | 処理装置 | |
JP4260086B2 (ja) | データフローグラフ生成装置、処理装置、リコンフィギュラブル回路。 | |
JP2006065786A (ja) | 処理装置 | |
JP2006065788A (ja) | リコンフィギュラブル回路を備えた処理装置 | |
JP5882714B2 (ja) | リコンフィギュラブルプロセッサの制御方法及びリコンフィギュラブルプロセッサのコンフィギュレーション情報を生成する方法及びコンフィギュレーション情報生成ツール | |
JP2013235474A (ja) | 回路設計支援装置及び回路設計支援方法及びプログラム | |
JP4562678B2 (ja) | データフローグラフ再構成装置、リコンフィギュラブル回路の設定データ生成装置、及び処理装置 | |
JP4562679B2 (ja) | データフローグラフ生成装置 | |
WO2006116045A2 (en) | Variable precision processor | |
JPWO2009001426A1 (ja) | 半導体装置 | |
JP4330472B2 (ja) | 処理装置 | |
JP2010146102A (ja) | 演算処理装置および記憶領域割当方法 | |
JP2009193613A (ja) | 半導体集積回路の設計方法、半導体集積回路の設計プログラム、及び半導体集積回路 | |
JP6553694B2 (ja) | プロセッサエレメント、プログラマブルデバイス及びプロセッサエレメントの制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091228 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4436734 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |