JP4431182B2 - 事象検出回路 - Google Patents

Description

本発明は、一般的には、電気通信網の分野に関し、より詳細には、チップ（TIP）／リング（RING）ライン上の信号が、実際の事象（例えば、呼出し信号）を表すか、あるいは、遷移的なノイズ信号（例えば、落雷などの結果としてライン上に生成されるノイズ）を表すかを決定するための網インタフェース回路に関する。
［関連する特許出願］
本発明は、両方とも本発明の譲受人に譲渡された２つの特許出願“Combination Clock and Charge Pump for Line Powered DAA”、および“Line Interface Circuit with Event Detection Signaling”とも関連するために、これら特許出願についても参照されたい。

電話網は一連の相互接続されたサブシステムから構成され、これらサブシステムは、インタフェースと呼ばれるポイントにおいて互いにリンクされる。これらインタフェースは、新旧の装置間のリンクとして機能し、設計および保守を簡素化するのに役立つ。ローカルループは、これらインタフェースの一例で、加入者の電話機と中央局を接続する。

合衆国連邦通信委員会（U.S.Federal Communications Commission、FCC）および他の諸国におけるこれに相当する規制機関は、とりわけ、ライン側と、ユーザ側のユーザデバイスとの間の電気的絶縁（隔離）についての規則を設けている。電気的絶縁は、ライン側をデバイス側から伝搬する障害から、あるいは逆に、デバイス側をライン側から伝搬する障害から保護する。

ライン側とデバイス側との間の絶縁は、しばしば、インタフェース回路内で達成される。一例としてのインタフェース回路にモデムがあるが、これは、信号の変調および復調機能に加えて、ラインからの電気的絶縁を達成する回路を備える。ライン側をデバイス側から絶縁する方法としては、絶縁形変成器、光学的結合、および容量結合が知られている。

周知のように、インタフェース回路内には、電話回線上で発生する様々な“事象（event）”を示す様々な信号を識別し、これら様々な異なる信号を弁別することで、ある特定の事象が、なにを意味するかを決定するための弁別回路が設けられる。

図１は、典型的な電気通信システム５のブロック線図であり、加入者と電気通信システムを制御する中央局との間の接続を示す。電気通信システム５のライン側１５の中央局設備１０は、インタフェース回路３０を介して、電気通信システム５のデバイス側２５のユーザデバイス２０（例えば、電話あるいはコンピュータ端末）に接続される。

電話インタフェース回路の多くの要素（例えば、データアクセス装置（data access arrangements、DAA、あるいはCODEC）は、ＰＳＴＮ回線から電力の供給を受ける回路であり、これら回路も低電圧源から絶縁されることを要求とされる。この絶縁要件のために、ＰＳＴＮ回線から電力の供給を受けるインタフェース回路は、改めて電源に接続されない限り、動作しないようにされる。つまり、インタフェース回路を介してライン側をデバイス側に接続するためには、改めてインタフェース回路が起動される。その後、ライン側の回路が“オンフック（on-hook）”状態となると（例えば、電話の受信機が受け台に置かれると）、ローカルループが開き、インタフェース回路に流れる電力の殆どは遮断される。ＤＡＡあるいはCODECを起動するためには、ループ若しくは他の電源から電力を引くことが必要となる。オンフック状態においては、PSTNのチップ／リングライン上に発生する事象を記録（検出）するために、TIP/RING（チップ／リング）ラインから小量の電流（アイドル状態ループ電流）が短期間だけ引かれる（用いられる）。ただし、余分な電力を引くことは（消費することは）、それが実際に必要とされない限り極めて非効率である。つまり、チップ／リングライン上に発生した信号が遷移的なノイズである場合でもＤＡＡあるいはCODECを起動することは、時間および資源の大きな浪費である。

オンフック状態においてインタフェースが検出することを要求される主な事象には、チップ／リング信号の印加（発信）と、チップ／リング 電圧の極性の反転があり、これらのいずれが発生した場合も、より多くの電力が必要なことを示す信号が生成される。ところが、通常、ライン上に発生する遷移（ノイズ信号）は、実際の事象と非常に類似する電気特性を持ち、このために一つの問題が発生する。遷移事象と実際の事象とを弁別するために、従来の技術によるインタフェース回路では、発生する個々の全ての信号（事象）の正確な性質（タイプ）を決定するために、上述の弁別回路が用いられる。ただし、これら追加の回路（弁別回路）は、より多くの量の電力を消費する。追加の電力を消費することは一時的なものであれば許容できるが、利用可能な電力には限度がある。さらに、弁別回路は、規制機関が“適正な（satisfactory）”オンフック漏洩電流として定める電力レベル以下で動作することを要求される。短期間については、様々な異なる量の漏洩電流が許される。例えば、リンガ（呼出回路）の 電流が整流され、電源として用いられるが、規制機関は発呼番号（Caller-ID）の発信の際は、より高い漏洩電流を許す。

ある事象がどのような性質（タイプ）のものであるかを決定することに加え、それら事象信号自体をデバイス側からライン側に送信することが要求される。高電圧絶縁を用いた場合は、これら事象信号をデバイス側からライン側に送信することができなくなるために、もう一つの問題が発生する。従来の技術による回路では、この問題を回避するために、実際の事象の結果として生成された信号を低電圧インタフェースに送信するために光学結合器を用いる。例えば、従来の回路は、ＬＥＤ入力と光トランジスタ出力を持つ汎用の光学結合器を用いる。ただし、これら光学結合器は、光学結合器のエミッタと検出器との間のチップ上の空洞として形成され、これら２つの間に光を通過させる機能を担う“光パイプ（lightpipes）”を必要とする。これら光パイプは、インタフェース回路のサイズとコストを増加させる。もう一つの周知の方法である容量結合では、回路のサイズとコストは小さく押さえることができる。ただし、様々な事象が発生するレート（持続期間）は、容量結合を用いてそれらをデバイス側からライン側に正確に送信するためには遅すぎる。

弁別回路の起動を、それが実際の事象を処理するために必要とされない限り回避するためには、弁別回路を喚起（起動）する前に予備回路を用いて、実際の事象（例えば、呼出し信号、極性の反転、オーディオ信号）と、ノイズ（ライン上に落雷、蓄電池ノイズその他の様々な原因で発生する遷移的なスパイク）を区別することが望ましい。従って、分野においては、回路がオンフック状態に置かれている際に、実際の事象とノイズ事象とを予備的に区別し、事象信号のみをデバイス側とライン側との間で送信し、しかも、デバイス側とライン側との間に要求される電気絶縁特性を維持することができる、簡単で、小型で、しかも、安価な検出回路に対する必要性が存在する。

本発明のこれらおよびその他の特徴が、本発明による網インタフェース回路によって達成される。このインタフェース回路は、遷移（ノイズ）信号をスクリーニングアウトし（除去し）、実際の事象が発生したことを示す指標を、実際の事象のより正確な性質（タイプ）を決定するためのより多くの電力を必要とする適当な弁別回路を起動するためにライン側に供給する。

本発明の一つの実施例によると、電話回線のチップ／リングライン上に発生する実際の事象と遷移事象を区別するための事象検出装置が開示される。この装置は、チップ／リングラインから入力信号を受信したとき、出力信号を生成するための信号発生器、および信号発生器からの出力信号を受信するための信号受信器を備える。この信号受信器は、実際の事象が発生したとき信号発生器によって生成される出力信号を受信したときのみに事象検出信号を出力する。

本発明のもう一つの実施例によると、信号受信器は、信号発生器によって生成された出力信号の数をカウンティングするためのカウンタデバイス、カウンタデバイスを所定の時間期間の後にクリアするためのクリア回路、およびカウンタデバイスが所定の時間期間内に出力信号を所定の回数だけカウントした場合に事象検出信号を出力するためのゲートを備える。

本発明のもう一つの好ましい実施例によると、信号発生器は、チップ／リングラインに結合された入力と一つの出力を有する差動比較器、差動比較器の出力に結合された入力と一つの出力を有するタイマ、および差動比較器の出力に結合された第一の入力、前記タイマ出力に結合された第二の入力および信号受信器に結合された一つの出力を有する発振器を備える。

本発明のさらももう一つの好ましい実施例によると、信号発生器は、信号受信器に容量結合される。さらに、本発明のもう一つの実施例によると、カウンタデバイスは、並列、かつ、交互に動作する少なくとも二つの二進カウンタを備え、各二進カウンタは閾値レベルを有し、カウンタはこの閾値に達したとき閾値レベルに達したことを示す信号をゲートに出力する。

本発明の一つの実施例による網インタフェース回路３０は、図２に示すように、以下により詳細に説明する、高電圧事象検出発生器（ＥＤＧ）１００と、低電圧事象検出受信器（ＥＤＲ）２００を備える。ＥＤＧ１００は、コンデンサ１４０、１５０を介して ＥＤＲ２００に結合され、これにより、ＥＤＧ１００は、ＥＤＲ２００から絶縁（隔離）され、これによって、ライン側がデバイス側から絶縁される。本発明の部分を構成するものではないが、実際の用途においては、インタフェース回路３０は、追加の並列接続された処理回路３５、例えば、モデム回路、デジタル信号プロセッサ、および／あるいは DAA/CODEC回路などを備えるが、これらも図示されるようにコンデンサ１４０、１５０を介して絶縁される。

図３は、本発明による事象検出発生器（ＥＤＧ）と、事象検出受信器（ＥＤＲ）をブロック線図にてより詳細に示す。図３に示すように、ＥＤＧ１００は、チップ／リング（TIP/RING）ラインに結合された差動比較器１１０、差動比較器１１０の出力に結合されたタイマ１２０、および差動比較器１１０の出力とタイマ１２０の出力に結合された発振器１３０を備える。発振器１３０は、差動比較器１１０からの出力が（実際の事象を表す）信号であるときにはターンオンされ、タイマ１２０によって制御される所定の時間期間だけオンにとどまるようなタイミングにされる。発振器１３０は、容量結合コンデンサ１４０、１５０が十分なエネルギを受け、低電圧回路であるＥＤＲ２００に（実際の）事象の発生を示す信号を正しく送信するのに十分に高い周波数にて動作する。

ＥＤＲ１００内の差動比較器１１０によって初期閾値状態が満足されたことが検出される度に、発振器１３０がタイマ１２０によって指定される時間期間だけ作動する。発振器１３０の出力は、コンデンサ１４０、１５０から成る差動インタフェースを横断してＥＤＲ２００に送信される。後により詳細に説明するように、発振器１３０の出力は、コンデンサ１４０、１５０を横断して、ライン上で発生する可能性がある遷移事象（信号）とは異なるＡＣ信号を高周波の持続されたバーストの形式にて送信する。

一つの好ましい実施例においては、比較器１１０は、ヒステリシス比較器とされる。ある特定の信号が、最小差分電流レベル、例えば、１００μＡ ＡＣピーク・ツウ・ピークレベルより低いときは、その信号は、検出されるべき正当な（実際の）事象である可能性は非常に低い。このため、このような微小な信号は、無視することが望ましい。このために、差動比較器１１０内に、“デッドバンド（dead band）”を生成（確立）するためのヒステリシスが組み込まれ、信号のレベルがこれ以下のときは、網インタフェース回路３０は、応答しないようにされる。

ＥＤＲ２００は、差動比較器２１０、差動比較器２１０の出力に結合されたカウ ンタ２２０、２３０、スイッチ２４５を介してカウンタ２２０、２３０の間で切替え可能に接続されたクリア回路２４０、およびカウンタ２２０、２３０の出力に結合されたＯＲゲート２５０を備える。出力カウンタ２２０、２３０は、オーバフロー出力を有し、これら出力は、カウンタが容量に達するとデジタル信号を出力する。アクティブな方のカウンタのサンプリング期間との関連で任意の時間に（実際の）事象が発生する可能性があるために、ＥＤＲ２００内には２つの並列な回路が設けられ、クリア回路２４０によって一方のカウンタがクリアされた場合でも他方のカウンタが引き続いてその事象を記録（検出）できるようにされる。こうして、クリア回路２４０は、スイッチ２４５を介して、カウンタ２２０、２３０を交互にクリアし、このカウントのプロセスの際に（実際の）事象の検出に失敗することがないようにされる。

一つの好ましいにおいては、本発明がこれによって制約されるものではないが、タイマ１２０は、１ミリ秒タイマとされ、発振器１３０は、低電力の１ＭＨｚ発振器とされる。コストを低減するために、発振器１３０は、リング（呼出し）発振器などのプロセスに依存する変動を経験することがあり、これを補償するために、発振器１３０にてタイマ１２０が駆動される。発振器１３０にてタイマ１２０を駆動することで、もし、１MHzの発振器信号に変動が発生した場合は、タイマ１２０の周期が調節される。つまり、発振器の周波数が増加した場合は、周期が低下され、発振器の周波数が低下した場合は、周期が増加される。例えば、発振器１３０が、１〜３１MHzの間で変動する場合は、タイマ１２０は、発振器１３０の周波数に依存して（およびこれによって制御され）１ミリ秒〜３３０マイクロ秒の間で動作する。低電圧回路のＥＤＲ２００は事象の監視に当たってこのような変動も収容できるように設計される。このような構成では、トリミングを必要としないより安価な発振器を用いることが可能となる。

説明の実施例においては、発振器１３０はタイマ１２０によって１ミリ秒だけアクティブにとどまるように制御され、発振器１３０の周波数は１ＭＨｚとされ、コンデンサ１４０、１５０は５ピコファラッドのコンデンサとされた場合、信号が差動比較器から出力されたとき、１，０００個のパルスがコンデンサ１４０、１５０に出力されることとなる。

この実施例では、タイマ１２０の１ミリ秒のサイクル内で、１，０００個の遷移が発生しないと、ＥＤＲ２００は、実際の事象が発生したことを示す指標を出力しないために、ＥＤＲ２００が実際の事象以外のもの（遷移事象）に応答することはあり得ない。より詳細には、クリア回路２４０の所定の時間期間内にＥＤＲ２００によって受信される事象が１，０００個に達しない場合は（遷移事象の場合は）、ＥＤＲ２００内のアクティブな方のカウントはクリアされ、新たなカウントが開始される。実際の事象は、発振器１３０からの１ミリ秒間持続するバーストとしてカウンタの所に現れる。換言すれば、クリア回路２４０の所定の時間期間内に１，０００個以上の遷移が発生し、この場合に、実際の事象が発生したものとして登録（検出）される。

一つの好ましい実施例においては、カウンタ２２０、２３０は、オーバフロー出力を有し、それらが容量に達したときにデジタル信号を出力する従来の二進カウンタとされる。上述のように、ラインが絶えず監視されることを保証するために、２つのカウンタ２２０、２３０が採用される。例えば、上述の実施例では、１ミリ秒のタイマが用いられ、ある事象の発生の半分の所で（例えば、ある事象が発生してから０．５ミリ秒が経過した所で）クリア回路２４０にてカウンタ２２０がクリアされた場合でも、カウンタ２２０と並列に動作している第二のカウンタ２３０によってその事象が正しく記録（検出）できるようにされる。

この好ましい実施例においては、ＥＤＲ２００は、低電力にて動作するように設計される。例えば、これは、低周波数にて動作する静的ＣＭＯＳ回路を用い、このために、非常に小量の電流を消費するように設計される。例えば、ＥＤＲ２００は、ラップトップ（携帯）コンピュータの蓄電池にて動作することが考えられるが、この場合、“蓄電池節約（battery saver）”あるいは“スリープ（sleep）”モードにて動作しているときは、ラップトップコンピュータによって供給される電力にて動作できることを必要とされる。

本発明は検出されることが要求される事象を表すＡＣ信号を生成する。このＡＣ信号は、ライン上で発生する遷移信号とは異なる持続レート（例えば、１ミリ秒のバースト）を有するようなタイミングにされる。こうして、入り信号が回路のタイミング要件を満足しない限り、それは、遷移信号であるものとして無視され、その信号のより正確な性質を知るためのさらなる動作は取られない。こうして、大きな電力を必要とする弁別回路を喚起（起動）する必要性が、それらが本当に必要とされない限り回避される。

こうして、本発明（網インタフェース回路）は、TIP/RING（チップ／リング）信号についてなにが起こっているかを決定するための素早く動作するスクリーニングデバイスとして、例えば、“防衛の第一線（first line of defense）”のデバイスとして機能する。本発明は、より詳細には、ある事象がどのようなタイプのものであるかの詳細な識別を行なうために大くの電力を必要とする追加の弁別回路を起動する前に、アイドル状態におけるループ電流について動作し、ある事象がそれ以上の調査を必要とされるか否かを決定する。そして、実際の事象が発生したことが判明した場合は、さらに、より多くの電流を消費する回路を用いて、なにが発生したかがより詳細に調べられる。

TIP/RING（チップ／リング）ライン上に発生する正当（重要）であるとみなされる事象は、本質的に差分である事象である。差分事象は、TIP（チップ）からシステムグラウンドに、あるいはRING（リング）からシステムグラウンドに流れる電流ではなく、TIP（チップ）からRING（リング）に流れる電流に関する。システムグラウンドに流れる電流は、縦電流あるいは同相モード電流と呼ばれる。本発明は、差分電流のみに応答し、縦電流あるいは同相モード電流には応答しないように設計される。

図４は、本発明の原理によるクリア回路２４０の一つの実施例を示す。当業者においては明らかなように、クリア回路２４０は、様々な異なる形態にて実現することもでき、図４に示す実施例は、本発明を制約するものとみなされるべきではない。図４に示すように、 フリップ−フロップ３００は、カウンタ２２０に接続されたＱ出力と、カウンタ２３０に結合されたＱ￣出力を有する。クロック信号が フリップ−フロップ３００に分周器３２０から入力される。分周器３２０は、発振器３１０によって駆動される。発振器３１０は、分周器３２０と共に動作し、クリア関数（信号）を生成し、これによって、発振器１３０が大きく変動したときでも、実際の事象が正しく記録（検出）されることが保証される。Ｄフリップ−フロップ３００のＱ入力は、Ｄフリップ−フロップ３００のＱ￣出力に結合される。この構成においては、Ｄフリップ−フロップ回路３００は、発振器３１０から正のクロックパルスが来る度にカウンタ２２０をクリアし、発振器３１０から負のクロックパルスが来る度に、カウンタ２３０をクリアする。各カウンタ２２０、２３０に対して３ミリ秒の時間期間が要求される場合は、発振器３１０は、６６０Ｈｚの発振器とされる。この場合は、上述のように、各カウンタの時間期間は、３ミリ秒となる。

以上、本発明の限られた数の特定の実施例について説明してきたが、当業者においては、様々な代替、修正、および改善が容易に考案できるものであり、本明細書から明らかになると思われるこれら代替、修正および改善も、ここでは具体的には示さなかったが、この説明の一部を構成し、本発明の精神および範囲に入るものと解されるべきである。上の説明は、単に一例であり、制約を目的するものではなく、本発明は、もっぱら、特許請求の範囲およびこれらの同等物によって定義されるものである。

典型的な電気通信システムのブロック線図であり、本発明の好ましい実施例が採用される環境を示す図である。 本発明による網インタフェースシステムをブロック線図にて示す図である。 本発明による事象検出発生器および事象検出受信器の詳細をブロック線図にて示す図である。 本発明によるクリア回路の一つの実施例の詳細をブロック線図にて示す図である。

符号の説明

３０ 網インタフェース回路
１００ 事象検出発生器（ＥＤＧ）
１１０、２１０ 差動比較器
１２０ タイマ
１３０ 発振器
１４０、１５０ コンデンサ
２００ 事象検出受信器（ＥＤＲ）
２２０、２３０ カウンタ
２４０ クリア回路
２４５ スイッチ
２５０ ＯＲゲート

Claims (8)

1. 電話回線のチップラインおよびリングライン上で発生する情報を含む信号とノイズ信号とを区別するための事象検出装置であって、
   前記チップラインおよびリングラインから入力信号を受信したとき出力信号を発生する信号発生器、および
   前記信号発生器から前記出力信号を受信する信号受信器であって、情報を含む信号の発生に起因して前記信号発生器によって発生された前記出力信号を受信したときに事象検出信号を出力する信号受信器を備え、
   前記信号受信器が、
   前記信号発生器によって発生された前記出力信号の数をカウンティングするためのカウンタデバイス、
   前記カウンタデバイスを所定の時間期間の後にクリアするためのクリア回路、および
   前記カウンタが前記所定の時間期間内に前記出力信号を所定の回数だけカウントした場合に、前記事象検出信号を出力するためのゲートを備え、ならびに、
   前記カウンタデバイスが、並列、かつ、交互に動作する少なくとも二つの二進カウンタを備え、各二進カウンタが閾値レベルを有し、この閾値レベルに達した場合、前記カウンタが前記ゲートに前記閾値レベルに達したことを示す信号を出力するものである、装置。
2. 前記信号発生器が前記信号受信器に容量結合されている請求項１の装置。
3. 前記クリア回路が、前記所定の時間期間が発生する度に、前記二進カウンタを交互にクリアするためのスイッチング手段を備える請求項１の装置。
4. 前記カウンタデバイスが、第一と第二の二進カウンタを備え、前記クリア回路が、
   前記第一の二進カウンタに結合されたＱ出力と、前記第二の二進カウンタに結合されたＱ￣出力とを有するＤフリップ−フロップ、および
   前記Ｄフリップ−フロップに結合された、前記Ｄフリップ−フロップに正のクロックパルスと負のクロックパルスとを交互に供給するための発振器および分周器を備え、各正のクロックパルスにおいて、前記Ｄフリップ−フロップが前記第一の二進カウンタをクリアし、各負のクロックパルスにおいて、前記Ｄフリップ−フロップが前記第二の二進カウンタをクリアするようになっている請求項１の装置。
5. 電話回線のチップラインおよびリングライン上に発生する情報を含む信号とノイズ信号とを区別するための事象検出装置を含む集積回路であって、
   前記チップラインおよびリングラインから入力信号を受信したとき出力信号を発生する信号発生器、および
   前記信号発生器から前記出力信号を受信する信号受信器であって、情報を含む信号の生起に起因して前記信号発生器によって生成された前記出力信号を受信したときに事象検出信号を出力する信号受信器を備え、
   前記信号受信器が、
   前記信号発生器によって発生された前記出力信号の数をカウンティングするためのカウンタデバイス、
   前記カウンタデバイスを所定の時間期間の後にクリアするためのクリア回路、および
   前記カウンタが前記所定の時間期間内に前記出力信号を所定の回数だけカウントした場合に前記事象検出信号を出力するためのゲートを備え、ならびに
   前記カウンタデバイスが、並列、かつ、交互に動作する少なくとも二つの二進カウンタを備え、各二進カウンタが閾値レベルを有し、この閾値レベルに達した場合、前記カウンタが前記ゲートに前記閾値レベルに達したことを示す信号を出力するものである、集積回路。
6. 前記信号発生器が前記信号受信器に容量結合されている請求項５の集積回路。
7. 前記クリア回路が前記所定の時間期間が発生する度に、前記二進カウンタを交互にクリアするためのスイッチング手段を備える請求項５の集積回路。
8. 前記カウンタデバイスが第一と第二の二進カウンタとを備え、前記クリア回路が、
   前記第一の二進カウンタに結合されたＱ出力と、前記第二の二進カウンタに結合されたＱ￣出力とを有するＤフリップ−フロップ、および
   前記Ｄフリップ−フロップに結合された、前記Ｄフリップ−フロップに正のクロックパルスと負のクロックパルスとを交互に供給するための発振器および分周器を備え、各正のクロックパルスにおいて、前記Ｄフリップ−フロップが前記第一の二進カウンタをクリアし、各負のクロックパルスにおいて、前記Ｄフリップ−フロップが前記第二の二進カウンタをクリアするようになっている請求項５の集積回路。

Images