JP4426372B2 - チャージポンプ型位相比較器 - Google Patents
チャージポンプ型位相比較器 Download PDFInfo
- Publication number
- JP4426372B2 JP4426372B2 JP2004138102A JP2004138102A JP4426372B2 JP 4426372 B2 JP4426372 B2 JP 4426372B2 JP 2004138102 A JP2004138102 A JP 2004138102A JP 2004138102 A JP2004138102 A JP 2004138102A JP 4426372 B2 JP4426372 B2 JP 4426372B2
- Authority
- JP
- Japan
- Prior art keywords
- charge pump
- output
- phase comparator
- input
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
(1). 本発明に係るチャージポンプ型位相比較器は、第1及び第2入力信号の位相差を検出する位相差検出器と、検出された前記位相差に比例した量の電荷を前記位相差の正負に応じて負荷に充電または放電する第1充電手段および第1放電手段を具備して成る主チャージポンプと、前記主チャージポンプと特性が揃った第2充電手段および第2放電手段を具備して成る副チャージポンプと、前記主チャージポンプの出力端子と前記副チャージポンプの出力端子のそれぞれに制御端子が共通に接続される第1、第2、第3、及び第4の電流源とを具備し、前記副チャージポンプは、一定の信号とその反転信号により駆動され、前記第1から第4の電流源の制御端子に入力される制御信号が、前記充電手段と前記放電手段の充放電量からの差分に基づくフィードバック信号であることを特徴とする。
本発明のチャージポンプ型位相比較器を用いたPLL回路では定常位相誤差を低減するので、周波数スペクトラムを良好な状態にすることが可能となる。
本実施例は、図4に示した従来のチャージポンプ型位相比較器に、充電手段921および放電手段922とから成る副チャージポンプ920が設けられ、充電手段921は電流源923とスイッチ925から構成され、放電手段922は電流源924とスイッチ926からそれぞれ構成される。リセット信号907は、スイッチ925の制御端子に直接入力され、スイッチ926の制御端子にはインバータ971を介して入力される。また、主チャージポンプ910の出力端子Voおよび副チャージポンプ920の出力端子Vbのそれぞれに制御端子が共通な電流源918,919および928,929を接続した構成となっている。電流源913,914,918,919,923,924,928,929のインピーダンスが十分高く設定できる場合に好適な実施例である。
Claims (6)
- 第1および第2入力信号の位相差を検出する位相差検出器と、
検出された前記位相差に比例した量の電荷を前記位相差の正負に応じて負荷に充電または放電する第1充電手段および第1放電手段を具備して成る主チャージポンプと、
前記主チャージポンプと特性が揃った第2充電手段および第2放電手段を具備して成る副チャージポンプと、
制御端子が共通に接続される第1、第2、第3、および第4の電流源とを具備し、
前記位相差検出器は、前記第1入力信号が入力される第1入力端子に接続される第1のDフリップフロップおよび前記第2入力信号が入力される第2入力端子に接続される第2のDフリップフロップと、NANDゲートと第1および第2のインバータとを具備して成るORゲートとを有し、
前記第1のDフリップフロップの出力が前記主チャージポンプの第1充電手段と前記ORゲートの前記第1のインバータとに接続され、
前記第2のDフリップフロップの出力が前記ORゲートの前記第2のインバータに接続され、
前記ORゲートの出力が前記第1および第2のDフリップフロップのリセット信号であり、
前記第1および第2の電流源は前記主チャージポンプの出力端子に接続され、
前記第3および第4の電流源は前記副チャージポンプの出力端子に接続され、
前記副チャージポンプは、前記リセット信号とその反転信号とにより駆動され、
前記第1から第4までの電流源の制御端子に入力される制御信号が、前記第2充電手段と前記第2放電手段との充放電量からの差分に基づくフィードバック信号である
ことを特徴とするチャージポンプ型位相比較器。 - 請求項1に記載のチャージポンプ型位相比較器において、
前記第1から第4の電流源、前記第1および第2放電手段、前記第1および第2充電手段は、MOSトランジスタで構成される
ことを特徴とするチャージポンプ型位相比較器。 - 請求項1に記載のチャージポンプ型位相比較器において、
前記第1から第4の電流源、前記第1および第2放電手段、前記第1および第2充電手段は、バイポーラトランジスタで構成される
ことを特徴とするチャージポンプ型位相比較器。 - 第1および第2入力信号の位相差を検出する位相差検出器と、
検出された前記位相差に比例した量の負荷の電荷を放電する第1および第2の放電手段と、前記負荷に常に一定量の電荷を充電する第1の電流源とを具備して成る主チャージポンプと、
前記主チャージポンプと特性が揃った第3および第4の放電手段と第2の電流源とを具備して成る副チャージポンプと、
前記副チャージポンプの出力に接続され、前記第2の電流源と前記第3および第4の放電手段により充放電される容量と、
前記主チャージポンプの出力が逆相入力端子に接続され、前記副チャージポンプの出力が正相入力端子に接続される差動増幅器とを含んで成り、
前記位相差検出器は、前記第1入力信号が入力される第1入力端子に接続される第1のDフリップフロップおよび前記第2入力信号が入力される第2入力端子に接続される第2のDフリップフロップと、NANDゲートと第1および第2のインバータとを具備して成るORゲートとを有し、
前記第1のDフリップフロップの出力が前記主チャージポンプの前記第1の放電手段と前記ORゲートの前記第1のインバータとに接続され、
前記第2のDフリップフロップの出力が前記ORゲートの前記第2のインバータに接続され、
前記ORゲートの出力が前記第1および第2のDリップフロップのリセット信号であり、
前記差動増幅器の出力が、前記第1および第2の電流源の制御端子にそれぞれ共通に接続され、前記副チャージポンプの第3および第4の放電手段は、前記リセット信号とその反転信号とにより駆動され、
前記主チャージポンプの出力と前記副チャージポンプの出力との差が前記差動増幅器により前記第1および第2の電流源の制御端子にフィードバックされる
ことを特徴とするチャージポンプ型位相比較器。 - 位相比較器と、出力信号を平滑化するループフィルタと、前記ループフィルタ出力電圧に応じた周波数で発振する電圧制御発振器と、前記電圧制御発振器出力を分周して前記位相比較器へ帰還する可変分周器とを具備して成るPLL回路であって、
前記位相比較器に、請求項4に記載のチャージポンプ型位相比較器を用いる
ことを特徴とするPLL回路。 - 請求項5に記載のPLL回路において、
前記チャージポンプ型位相比較器を構成する副チャージポンプの出力に接続される容量の値は、前記ループフィルタの総容量値の0.1〜1%とする
ことを特徴とするPLL回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004138102A JP4426372B2 (ja) | 2004-05-07 | 2004-05-07 | チャージポンプ型位相比較器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004138102A JP4426372B2 (ja) | 2004-05-07 | 2004-05-07 | チャージポンプ型位相比較器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005323028A JP2005323028A (ja) | 2005-11-17 |
JP4426372B2 true JP4426372B2 (ja) | 2010-03-03 |
Family
ID=35469987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004138102A Expired - Fee Related JP4426372B2 (ja) | 2004-05-07 | 2004-05-07 | チャージポンプ型位相比較器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4426372B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102347760A (zh) * | 2010-07-27 | 2012-02-08 | 中兴通讯股份有限公司 | 一种电荷泵及应用该电荷泵的锁相环 |
-
2004
- 2004-05-07 JP JP2004138102A patent/JP4426372B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102347760A (zh) * | 2010-07-27 | 2012-02-08 | 中兴通讯股份有限公司 | 一种电荷泵及应用该电荷泵的锁相环 |
CN102347760B (zh) * | 2010-07-27 | 2014-03-12 | 中兴通讯股份有限公司南京分公司 | 一种电荷泵及应用该电荷泵的锁相环 |
Also Published As
Publication number | Publication date |
---|---|
JP2005323028A (ja) | 2005-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2327159B1 (en) | Divide-by-three quadrature frequency divider | |
US8330511B2 (en) | PLL charge pump with reduced coupling to bias nodes | |
JP2005184771A (ja) | Pll回路を内蔵する半導体集積回路 | |
JP3786431B2 (ja) | 位相同期回路、情報処理装置及び情報処理システム | |
JPWO1999000903A6 (ja) | 位相同期回路、情報処理装置及び情報処理システム | |
CN104641560A (zh) | Rf逻辑分频器 | |
US9088285B2 (en) | Dynamic divider having interlocking circuit | |
US20140375367A1 (en) | Pseudo-cml latch and divider having reduced charge sharing between output nodes | |
US8680899B2 (en) | High performance divider using feed forward, clock amplification and series peaking inductors | |
JP5053413B2 (ja) | 同期回路 | |
JP4426372B2 (ja) | チャージポンプ型位相比較器 | |
US7504891B1 (en) | Initialization circuit for a phase-locked loop | |
US8729931B1 (en) | Divide-by-two divider circuit having branches with static current blocking circuits | |
US11342927B1 (en) | Ring oscillator based frequency divider | |
US7579888B2 (en) | Frequency synthesizer and charge pump circuit used therein | |
US9407137B2 (en) | Charge pump circuit and PLL circuit | |
US7777541B1 (en) | Charge pump circuit and method for phase locked loop | |
KR20050028172A (ko) | 고속 전압 제어 발진기 | |
JP4653000B2 (ja) | プリスケーラ及びバッファ | |
US9337818B1 (en) | Buffer circuit for voltage controlled oscillator | |
KR101796877B1 (ko) | 전압 펌프 및 위상 동기 제어 장치 | |
Han et al. | Prescaler using complementary clocking dynamic flip-flop | |
Chen et al. | Design of an improved CMOS phase/frequency detector | |
Maxim | Design Challenges In Multi-GHz PLL Frequency Synthesizers | |
Mishra | Design of charge pump phase locked loop |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070427 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091210 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131218 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |