JP4426372B2 - チャージポンプ型位相比較器 - Google Patents

チャージポンプ型位相比較器 Download PDF

Info

Publication number
JP4426372B2
JP4426372B2 JP2004138102A JP2004138102A JP4426372B2 JP 4426372 B2 JP4426372 B2 JP 4426372B2 JP 2004138102 A JP2004138102 A JP 2004138102A JP 2004138102 A JP2004138102 A JP 2004138102A JP 4426372 B2 JP4426372 B2 JP 4426372B2
Authority
JP
Japan
Prior art keywords
charge pump
output
phase comparator
input
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004138102A
Other languages
English (en)
Other versions
JP2005323028A (ja
Inventor
一行 堀
聡 田中
学 川辺
幸徳 赤峰
真澄 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2004138102A priority Critical patent/JP4426372B2/ja
Publication of JP2005323028A publication Critical patent/JP2005323028A/ja
Application granted granted Critical
Publication of JP4426372B2 publication Critical patent/JP4426372B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

本発明は、無線通信装置のPLL回路に用いるチャージポンプ型位相比較器に関する。
図4に従来のチャージポンプ型位相比較器を示す。従来のチャージポンプ型位相比較器は、位相差検出器909とチャージポンプ910とから構成される。位相差検出器909はDフリップフロップ903,904と、NANDゲートとインバータから成るORゲート908とから構成される。チャージポンプ910は、充電手段911と放電手段912とから構成される(例えば、非特許文献1参照)。
充電手段911は電流源913とスイッチ915から構成され、放電手段912は電流源914とスイッチ916から構成される。出力電流Ioは、充電手段911の電流I1と、放電手段912の電流I2の差Io=I1−I2であり、外部に接続される負荷を駆動する。通常、負荷としてはPLL回路の構成要素であるループフィルタが接続されるので、容量性を持つことになる。なお、電流Io,I1,I2は図4中に矢印で示す方向に流れる場合を正とし、矢印と反対方向に流れる場合を負とする。後述する図1及び図7においても同様である。
ここで、このチャージポンプ型位相比較器の動作を図5を用いて説明する。位相差検出器909は、入力端子901と902に印加される信号のエッジに同期して出力が確定する。本構成例では立下りエッジに基づいて動作する。図5において横軸tは時間を示す。
まず、図5中にAで示すように、入力端子901に印加される信号のエッジ(以下、単に「901のエッジ」のように省略して呼ぶ)が先行する場合、これに同期してDフリップフロップ903の出力が反転し、次いで入力端子902のエッジに同期してDフリップフロップ904の出力が反転する。両フリップフロップ903,904の出力が反転すると、ORゲート908の出力信号907が反転し、両フリップフロップをリセットする(以下、ORゲート908の出力信号907を「リセット信号」と呼ぶ)。そのため、Dフリップフロップ903の出力905が反転してからリセットがかかるまでの期間Taの間、スイッチ915が導通し、出力電流Ioは正方向に流れて負荷に対して充電を行う。
次に、図5中にBで示すように、入力端子901と902で信号が同相でエッジが揃っている場合は、Dフリップフロップ903と904の出力が同時に反転し、瞬時にリセットが行われるので負荷に対する充放電は行われない。
最後に、図5中にCで示すように、入力端子902のエッジが先行する場合、これに同期してDフリップフロップ904の出力が反転し、次いで入力端子901のエッジに同期してDフリップフロップ903の出力が反転する。両フリップフロップの出力が反転すると、ORゲート908のリセット信号907が反転し、両フリップフロップをリセットする。そのため、Dフリップフロップ904の出力905が反転してからリセットがかかるまでの期間Tcの間、スイッチ916が導通し、出力電流Ioは負方向に流れて負荷に対して放電を行う。
「RFマイクロエレクトロニクス」、Behzad Razavi著、黒田忠広監訳、丸善出版、2002年
前述した従来のチャージポンプ型位相比較器では、現実のトランジスタを用いて充放電手段を構成した場合、寄生容量や素子の非線形性が原因で電流波形に波形鈍りやオーバーシュート、アンダーシュートが生じるため、実際には図5に示したような綺麗な方形波とはならないという問題点がある。さらにこのような過渡的な非理想特性は、通常は電流波形の立上りと立下り間や、充電手段と放電手段間で異なったものとなる。このような状況では、入力端子901と902で印加される信号が同相の場合であっても、負荷に対して少量の充電もしくは放電が行われ、電荷がリークしてしまうという問題点が見出される。
このような非理想特性の一例を図6に示す。例えば、電流I2の立下り部分が図示のごとく鈍ったとすると、出力電流Ioの波形には負方向、すなわち放電方向のリークとして作用する一定量のヒゲ30が生じることが判明した。図6は一例に過ぎず、電流I2の立上り部分や、電流I1に対しても同様の問題が生じる。
このようなチャージポンプ型位相比較器を用いてPLL回路を構成すると、リークを打ち消すようにPLLによるフィードバックがかかるため、位相差検出器909の入力端子901と902のエッジが少々ずれた状態でロックする。すなわち、ロック時において定常位相誤差を持つことになり、その結果、比較周波数成分がスプリアスとして漏洩し、周波数スペクトラムが望ましくない状態になるという問題が生じる。
本発明の代表的な手段を幾つか示せば次の通りである。
(1). 本発明に係るチャージポンプ型位相比較器は、第1及び第2入力信号の位相差を検出する位相差検出器と、検出された前記位相差に比例した量の電荷を前記位相差の正負に応じて負荷に充電または放電する第1充電手段および第1放電手段を具備して成る主チャージポンプと、前記主チャージポンプと特性が揃った第2充電手段および第2放電手段を具備して成る副チャージポンプと、前記主チャージポンプの出力端子と前記副チャージポンプの出力端子のそれぞれに制御端子が共通に接続される第1、第2、第3、及び第4の電流源とを具備し、前記副チャージポンプは、一定の信号とその反転信号により駆動され、前記第1から第4の電流源の制御端子に入力される制御信号が、前記充電手段と前記放電手段の充放電量からの差分に基づくフィードバック信号であることを特徴とする。
(2).本発明に係るPLL回路は、位相比較器と、出力信号を平滑化するループフィルタと、前記ループフィルタ出力電圧に応じた周波数で発振する電圧制御発振器と、前記電圧制御発振器出力を分周して前記位相比較器へ帰還する可変分周器とを具備して成るPLL回路であって、前記位相比較器に、上記(1)に記載のチャージポンプ型位相比較器を用いることを特徴とする。
(3).また、本発明に係る無線通信装置は、PLL回路と、入力信号をアップコンバートするミキサと、イメージを除去する帯域フィルタと、送信信号を増幅する電力増幅器と、送信信号と受信信号を分離する分波器と、アンテナと、前記アンテナで受信された受信信号を増幅する低雑音増幅器と、帯域フィルタと、前記帯域フィルタの出力をダウンコンバートするミキサとから構成され、前記PLL回路に、上記(2)のPLL回路を用いることを特徴とする。
本発明によれば、副チャージポンプからは常にリーク電荷、すなわち充電手段と放電手段の充放電量からの差分のみが出力されるため、これを打ち消すように電流源の制御端子にフィードバックを行うと、電流源に流れる電流量とリーク電荷がちょうど釣り合う状態で副チャージポンプが定常状態となる。この電流源と等しい量の電流が主チャージポンプへも供給されるので、結果として主チャージポンプで発生するリーク電荷を低減できる。
本発明のチャージポンプ型位相比較器を用いたPLL回路では定常位相誤差を低減するので、周波数スペクトラムを良好な状態にすることが可能となる。
以下、本発明の好適な実施例について添付図面を参照しながら詳細に説明する。
図7を用いて本発明に係るチャージポンプ型位相比較器の第1の実施例を説明する。
本実施例は、図4に示した従来のチャージポンプ型位相比較器に、充電手段921および放電手段922とから成る副チャージポンプ920が設けられ、充電手段921は電流源923とスイッチ925から構成され、放電手段922は電流源924とスイッチ926からそれぞれ構成される。リセット信号907は、スイッチ925の制御端子に直接入力され、スイッチ926の制御端子にはインバータ971を介して入力される。また、主チャージポンプ910の出力端子Voおよび副チャージポンプ920の出力端子Vbのそれぞれに制御端子が共通な電流源918,919および928,929を接続した構成となっている。電流源913,914,918,919,923,924,928,929のインピーダンスが十分高く設定できる場合に好適な実施例である。
ここで、主チャージポンプ910と920は同一の特性を持つことを仮定している。このような同一の特性を持たせることは、集積回路上では実現が容易である。また、位相差検出器909から主チャージポンプ910、副チャージポンプ920へ至る信号経路の伝播遅延特性も同様である。
次に、図12を用いて図7の動作について説明する。副チャージポンプ920は、位相差検出器909のリセット信号907に基づき駆動されている。したがって、電流波形が図6と同様の非理想特性を有しているとすると、入力端子901,902に入力される入力信号の位相差によらず、常にリーク電荷分のみが負荷容量930へと供給されていることになる。
このリーク電荷(ヒゲ30によるリーク)は負荷容量930に蓄えられた電荷を放電するように作用するため、徐々に出力電圧Vbは低下することになる。このとき、電流源トランジスタ929のゲート・ソース間電圧は低下するので、電流源929の電流値I4が減少する。これにより放電量は減少し、電流源トランジスタ928のゲート・ソース間電圧は増大するので、電流源928の電流値I3が増加し、充電量も増大する。したがって、副チャージポンプ920は、電流源928による充電量と、電流源929による放電量と、リーク電荷による放電量の3つが釣り合った状態で静止し、定常となる。
このとき、主チャージポンプ910の出力に接続された電流源918と電流源919は、それぞれ電流源928と電流源929と等しいゲート・ソース間電圧が与えられるので、電流値もそれぞれ等しくなり、チャージポンプ910で発生するリーク電荷を相殺することができる。
次に、図1を用いて本発明に係るチャージポンプ型位相比較器の第2の実施例を説明する。本実施例は、上下非対称型のチャージポンプに適用した場合である。主チャージポンプに接続される位相差検出器は、図4の従来例と同一の位相差検出器909を用いるため、図1では省略した。ここでは、副チャージポンプ982の出力端子に接続した容量980は、十分小さな値に選ぶ。具体的には、図10に示すように、PLL回路を構成した場合、ループフィルタ(F)12の総容量値の1%〜0.1%程度が好適である。
主チャージポンプ981は、電流源973と放電手段932,942から構成される。そして放電手段932は電流源934とスイッチ936から、放電手段942は電流源944とスイッチ946からそれぞれ構成される。また、副チャージポンプ982は、電流源974と放電手段952,962から構成される。そして放電手段952は電流源954とスイッチ956から構成され、放電手段962は電流源964とスイッチ966からそれぞれ構成される。放電手段952のスイッチ956の制御端子には、図4に示した位相差検出器のORゲートの出力信号907、すなわちリセット信号が入力され、放電手段962のスイッチ966の制御端子にはインバータ971を介してリセット信号907の反転信号が入力される。
また、差動増幅器972の出力は、電流源973,974の制御端子に接続され、差動増幅器972の反転入力端子には主チャージポンプ981の電流源973が接続され、正相入力端子には副チャージポンプ982の電流源974が接続される。
ここで、放電手段932,942,952,962と、電流源973,974はそれぞれ同一の特性を持っている。このような同一の特性を持たせることは、集積回路上では実現が極めて容易である。また、位相差検出器から主チャージポンプ981、副チャージポンプ982へ至る経路の伝播遅延特性も同様である。
放電手段952と962は、位相差検出器のリセット信号907によって駆動されており、交互にオン・オフを繰り返している。このため放電手段952と962は、直流的には一定量の電流を通電している。電流源974の電流値Ibは差動増幅器972によるフィードバックにより、電流源954,964と等しい電流値にバイアスされる。また、差動増幅器972の正相・反転入力端子間は、フィードバック作用により仮想的に短絡となるので、副チャージポンプ982の出力端子電圧Vbは、主チャージポンプ981の出力端子電圧Voと等しくなるような電圧に設定されることになる。
したがって、電流源973と974には等しいゲート・ソース間電圧が印加されるので、電流源973と974は同一の電流値Ibでバイアスされる。また、ドレイン・ソース間電圧も等しいので、電流源973と974の出力インピーダンスが十分に高くない場合であっても、電流値のマッチングは非常に良好なものとなる。
主チャージポンプ981の出力電流Ioは、Ib−I1−I2で与えられるので、その波形は図2に示すようになり、従来例と原理的には同様となる。ここで、主チャージポンプの電流波形の非理想特性を仮定し、電流I1とI2の立下り部分が図3のごとく鈍ったとすると、図3に示すように、出力電流波形には放電方向のリークとして作用する一定量のヒゲ30が生じることになる。
副チャージポンプ982はリセット信号907で駆動されているので、入力信号の位相差によらず、常にリーク電荷分のみが容量980へと供給される。このリーク電荷により容量980が放電されるので、主チャージポンプ981の出力端子電圧Voと等しかった電圧Vbは一瞬降下するが、差動増幅器972によるフィードバックにより、短時間のうちに再び電圧Voへ戻る。このとき電流源974を通じて容量980を充電することになるが、この充電量は容量980を放電したリーク電荷量に等しい。
ここで、電流源973は、電流源974と全く等しくバイアスされているので、電流源974によって供給されたリーク電荷を打ち消す電荷も同様に電流源973を通じて主チャージポンプ981へ供給され、結果として主チャージポンプ981で発生するリーク電荷を相殺することが可能となる。
最後に図1に示した回路のシミュレーション結果について、図8と図9を用いて説明する。図8と図9は、主チャージポンプ981の出力に容量性負荷を接続し、位相差検出器の入力を同相信号で駆動した場合の出力端子Voの電圧をプロットしている。すなわち、リーク電荷の積分値を評価した結果である。
図8は副チャージポンプ982のスイッチ956,966の駆動信号を論理レベルに固定してリーク電荷の打消しを行わない場合であり、本発明を適用しない場合に相当する。一方、図9はスイッチの駆動信号に位相差検出器909のリセット信号907を与えてリーク電荷の打消しを行った場合であり、本発明を適用した場合に相当する。
放電手段の電流源は1600マイクロアンペアに設定し、主チャージポンプの出力端子Voに接続される容量性負荷は7ナノファラドとした。電源電圧は2.8Vを与え、容量性負荷の初期電圧を中間電位1.4Vに設定している。位相差検出器は時刻50ナノ秒と90ナノ秒の2箇所で動作させている。
原理的には同相入力に対しては充放電が行われず、出力電圧は一定で変化してはならないのであるが、図8では位相差検出器が動作するたびに放電が行われ、出力電圧が階段状に下降していく様子が確認できる。これに対し、図9では出力電圧は僅かに上昇するものの、リーク電荷の打消し効果のために、図8と比較して電圧変動は極めて小さく抑えられていることが確認できる。
なお、図1と図7の実施例では、電流源にMOSトランジスタを用いているが、バイポーラトランジスタを用いて構成することも可能である。また、電源と接地、およびPMOSとNMOSトランジスタを、それぞれ交換して電源電圧に対して対称な構造で実現することも可能である。また、スイッチを電流源のドレインに挿入する代わりに、ソースに挿入することも可能である。
図10は、本発明に係るチャージポンプ型位相比較器をPLL回路に適用した場合の一例を示す回路ブロック図である。このPLL回路は、出力信号を平滑化するループフィルタ(F)12と、ループフィルタ出力電圧に応じた周波数で発振する電圧制御発振器(VCO)13と、電圧制御発振器出力foutを分周して位相比較器(PC)10へ帰還する可変分周器11とから構成されている。可変分周器11は、プリスケーラ(P)14と、メインカウンタ(M)16と、スワローカウンタ(S)15とから構成され、分周数切替信号17によって分周数を切り替えることができる。
ここで、位相比較器10として図1または図7に示した本発明に係るチャージポンプ型位相比較器を用いる。その場合、チャージポンプ型位相比較器の入力端子901には分周器11の出力を、入力端子902には基準信号(fref)を入力する。PLL回路の位相比較器10に、本発明に係るチャージポンプ型位相比較器を用いることにより、リーク電荷の打ち消しが可能となるため、定常位相誤差が発生せず、比較周波数成分の漏洩スプリアスを防止し、良好な周波数スペクトラムを得ることができる。
また、分周数切替信号17を時系列的に高速切替するフラクショナルPLL動作時においては、比較周波数成分の漏洩スプリアスだけでなく、発振周波数近傍の位相雑音も低減して良好な周波数スペクトラムを得ることができる。
図11は、本発明に係るチャージポンプ型位相比較器を用いたPLL回路を、無線通信装置に適用した場合の一例を示す送受信部の回路ブロック図である。図10に示した構成のPLL回路105と、不図示のベースバンド処理部からの送信信号を送信周波数帯域へアップコンバートするミキサ106と、イメージを除去する帯域フィルタ107と、帯域フィルタ107を通過した送信周波数帯域の高周波送信信号を増幅する電力増幅器108と、送信信号と受信信号を分離する分波器109と、アンテナ101と、アンテナから分波器109を介して入力される高周波受信信号を増幅する低雑音増幅器102と、帯域フィルタ103と、帯域フィルタ103の出力をベースバンド処理部で処理する周波数帯域へダウンコンバートするミキサ104とから構成される。
本実施例の無線通信装置では、PLL回路を構成する位相比較器に、本発明に係るチャージポンプ型位相比較器を用いたことにより、PLL回路105で生成する搬送波周波数に含まれる漏洩スプリアスを小さく抑えられるため、ミキサ106の出力信号に含まれるイメージ成分が非常に小さい。このため、帯域フィルタ107の遮断特性が緩やかなものでよいか、あるいは帯域フィルタ107そのものが不要となるという効果が得られる。
以上説明したように、本発明によれば主チャージポンプの非理想特性が原因で発生するリーク電荷を効果的に打ち消すことができる。したがって、本発明に係るチャージポンプ型位相比較器をPLL回路に適用すると、定常位相誤差の発生に起因した比較周波数成分の漏洩スプリアスを防止し、良好な周波数スペクトラムを得ることが可能となる。
本発明に係るチャージポンプ型位相比較器の一実施例を示す回路構成図。 図1のチャージポンプ型位相比較器の動作波形図。 図1のチャージポンプ型位相比較器の非理想特性を仮定した場合の動作波形図。 従来のチャージポンプ型位相比較器の回路構成図。 図4のチャージポンプ型位相比較器の動作波形図。 図4のチャージポンプ型位相比較器の非理想特性を仮定した場合の動作波形図。 本発明に係るチャージポンプ型位相比較器の別の実施例を示す回路構成図。 図1のチャージポンプ型位相比較器でリーク電流の打消しを行わない場合のシミュレーション結果。 図1のチャージポンプ型位相比較器でリーク電流の打消しを行う場合のシミュレーション結果。 本発明に係るチャージポンプ型位相比較器をPLL回路に適用した場合の一例を示す回路ブロック図。 図10のPLL回路を無線通信装置に適用した場合の一例を示す回路ブロック図。 図7のチャージポンプ型位相比較器の動作波形図。
符号の説明
10…位相比較器(PC)、11…可変分周器、12…ループフィルタ(F)、13…電圧制御発振器(VCO)、14…プリスケーラ(P)、15…スワローカウンタ(S)、16…メインカウンタ(M)、17…分周数切替信号、30…ヒゲ、101…アンテナ。102…低雑音増幅器、103…帯域フィルタ、104…ミキサ、105…PLL回路、106…ミキサ、107…帯域フィルタ、108…電力増幅器と、109…分波器、901,902…入力端子、903,904…Dフリップフロップ、907…リセット信号、908…ORゲート、909…位相差検出器、910,981…主チャージポンプ、911,921…充電手段、912,932,942…放電手段、901,902…入力端子、913,914,918,919…電流源、915,916,925,926…スイッチ、920,982…副チャージポンプ、923,924,928,929…電流源、934,944,954,964…電流源、971…インバータ、972…差動増幅器、973,974…電流源、936,946,956,966…スイッチ、930,980…容量、fref…基準周波数、Io…出力電流、電I1,I2、Ib…電流、Vo,Vb…出力端子。

Claims (6)

  1. 第1および第2入力信号の位相差を検出する位相差検出器と、
    検出された前記位相差に比例した量の電荷を前記位相差の正負に応じて負荷に充電または放電する第1充電手段および第1放電手段を具備して成る主チャージポンプと、
    前記主チャージポンプと特性が揃った第2充電手段および第2放電手段を具備して成る副チャージポンプと、
    制御端子が共通に接続される第1、第2、第3、および第4の電流源とを具備し、
    前記位相差検出器は、前記第1入力信号が入力される第1入力端子に接続される第1のDフリップフロップおよび前記第2入力信号が入力される第2入力端子に接続される第2のDフリップフロップと、NANDゲートと第1および第2のインバータとを具備して成るORゲートとを有し、
    前記第1のDフリップフロップの出力が前記主チャージポンプの第1充電手段と前記ORゲートの前記第1のインバータとに接続され、
    前記第2のDフリップフロップの出力が前記ORゲートの前記第2のインバータ接続され、
    前記ORゲートの出力が前記第1および第2のDフリップフロップのリセット信号であり、
    前記第1および第2の電流源は前記主チャージポンプの出力端子に接続され、
    前記第3および第4の電流源は前記副チャージポンプの出力端子に接続され、
    前記副チャージポンプは、前記リセット信号とその反転信号とにより駆動され、
    前記第1から第4までの電流源の制御端子に入力される制御信号が、前記第2充電手段と前記第2放電手段との充放電量からの差分に基づくフィードバック信号である
    ことを特徴とするチャージポンプ型位相比較器。
  2. 請求項1に記載のチャージポンプ型位相比較器において、
    前記第1から第4の電流源、前記第1および第2放電手段、前記第1および第2充電手段は、MOSトランジスタで構成される
    ことを特徴とするチャージポンプ型位相比較器。
  3. 請求項1に記載のチャージポンプ型位相比較器において、
    前記第1から第4の電流源、前記第1および第2放電手段、前記第1および第2充電手段は、バイポーラトランジスタで構成される
    ことを特徴とするチャージポンプ型位相比較器。
  4. 第1および第2入力信号の位相差を検出する位相差検出器と、
    検出された前記位相差に比例した量の負荷の電荷を放電する第1および第2の放電手段と、前記負荷に常に一定量の電荷を充電する第1の電流源とを具備して成る主チャージポンプと、
    前記主チャージポンプと特性が揃った第3および第4の放電手段と第2の電流源とを具備して成る副チャージポンプと、
    前記副チャージポンプの出力に接続され、前記第2の電流源と前記第3および第4の放電手段により充放電される容量と、
    前記主チャージポンプの出力が逆相入力端子に接続され、前記副チャージポンプの出力が正相入力端子に接続される差動増幅器とを含んで成り、
    前記位相差検出器は、前記第1入力信号が入力される第1入力端子に接続される第1のDフリップフロップおよび前記第2入力信号が入力される第2入力端子に接続される第2のDフリップフロップと、NANDゲートと第1および第2のインバータとを具備して成るORゲートとを有し、
    前記第1のDフリップフロップの出力が前記主チャージポンプの前記第1の放電手段と前記ORゲートの前記第1のインバータとに接続され、
    前記第2のDフリップフロップの出力が前記ORゲートの前記第2のインバータ接続され、
    前記ORゲートの出力が前記第1および第2のDリップフロップのリセット信号であり、
    前記差動増幅器の出力が、前記第1および第2の電流源の制御端子にそれぞれ共通に接続され、前記副チャージポンプの第3および第4の放電手段は、前記リセット信号とその反転信号とにより駆動され、
    前記主チャージポンプの出力と前記副チャージポンプの出力との差が前記差動増幅器により前記第1および第2の電流源の制御端子にフィードバックされる
    ことを特徴とするチャージポンプ型位相比較器。
  5. 位相比較器と、出力信号を平滑化するループフィルタと、前記ループフィルタ出力電圧に応じた周波数で発振する電圧制御発振器と、前記電圧制御発振器出力を分周して前記位相比較器へ帰還する可変分周器とを具備して成るPLL回路であって、
    前記位相比較器に、請求項4に記載のチャージポンプ型位相比較器を用いる
    ことを特徴とするPLL回路。
  6. 請求項5に記載のPLL回路において、
    前記チャージポンプ型位相比較器を構成する副チャージポンプの出力に接続される容量の値は、前記ループフィルタの総容量値の0.1〜1%とする
    ことを特徴とするPLL回路。
JP2004138102A 2004-05-07 2004-05-07 チャージポンプ型位相比較器 Expired - Fee Related JP4426372B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004138102A JP4426372B2 (ja) 2004-05-07 2004-05-07 チャージポンプ型位相比較器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004138102A JP4426372B2 (ja) 2004-05-07 2004-05-07 チャージポンプ型位相比較器

Publications (2)

Publication Number Publication Date
JP2005323028A JP2005323028A (ja) 2005-11-17
JP4426372B2 true JP4426372B2 (ja) 2010-03-03

Family

ID=35469987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004138102A Expired - Fee Related JP4426372B2 (ja) 2004-05-07 2004-05-07 チャージポンプ型位相比較器

Country Status (1)

Country Link
JP (1) JP4426372B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102347760A (zh) * 2010-07-27 2012-02-08 中兴通讯股份有限公司 一种电荷泵及应用该电荷泵的锁相环

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102347760A (zh) * 2010-07-27 2012-02-08 中兴通讯股份有限公司 一种电荷泵及应用该电荷泵的锁相环
CN102347760B (zh) * 2010-07-27 2014-03-12 中兴通讯股份有限公司南京分公司 一种电荷泵及应用该电荷泵的锁相环

Also Published As

Publication number Publication date
JP2005323028A (ja) 2005-11-17

Similar Documents

Publication Publication Date Title
EP2327159B1 (en) Divide-by-three quadrature frequency divider
US8330511B2 (en) PLL charge pump with reduced coupling to bias nodes
JP2005184771A (ja) Pll回路を内蔵する半導体集積回路
JP3786431B2 (ja) 位相同期回路、情報処理装置及び情報処理システム
JPWO1999000903A6 (ja) 位相同期回路、情報処理装置及び情報処理システム
CN104641560A (zh) Rf逻辑分频器
US9088285B2 (en) Dynamic divider having interlocking circuit
US20140375367A1 (en) Pseudo-cml latch and divider having reduced charge sharing between output nodes
US8680899B2 (en) High performance divider using feed forward, clock amplification and series peaking inductors
JP5053413B2 (ja) 同期回路
JP4426372B2 (ja) チャージポンプ型位相比較器
US7504891B1 (en) Initialization circuit for a phase-locked loop
US8729931B1 (en) Divide-by-two divider circuit having branches with static current blocking circuits
US11342927B1 (en) Ring oscillator based frequency divider
US7579888B2 (en) Frequency synthesizer and charge pump circuit used therein
US9407137B2 (en) Charge pump circuit and PLL circuit
US7777541B1 (en) Charge pump circuit and method for phase locked loop
KR20050028172A (ko) 고속 전압 제어 발진기
JP4653000B2 (ja) プリスケーラ及びバッファ
US9337818B1 (en) Buffer circuit for voltage controlled oscillator
KR101796877B1 (ko) 전압 펌프 및 위상 동기 제어 장치
Han et al. Prescaler using complementary clocking dynamic flip-flop
Chen et al. Design of an improved CMOS phase/frequency detector
Maxim Design Challenges In Multi-GHz PLL Frequency Synthesizers
Mishra Design of charge pump phase locked loop

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070427

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091210

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131218

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees