JP4424564B2

JP4424564B2 - 回転界面を横切ってディジタル信号データを結合する装置と方法

Info

Publication number: JP4424564B2
Application number: JP23634599A
Authority: JP
Inventors: フィル・イー・ピアーソン，ジュニア; ジェイムズ・ケー・オミック
Original assignee: General Electric Co
Current assignee: General Electric Co
Priority date: 1998-08-25
Filing date: 1999-08-24
Publication date: 2010-03-03
Anticipated expiration: 2019-08-24
Also published as: DE69929287T2; JP2000229077A; DE69929287D1

Description

【０００１】
【発明の背景】
本発明は計算機式断層撮影（ＣＴ）装置に関し、更に具体的に言えば、ＣＴ装置の回転界面を横切ってデータ速度の高い信号画像を伝送することに関する。
【０００２】
公知のように、ＣＴ装置は試験物体の非侵入形断層画像を求める為に使われる。最も普通の使い方は、医学的な解析及び処置の為に、患者の内部画像を作ることである。動作の際、物体又は患者が、不動の枠の内側に支持された回転枠又はガントリの中心開口の中で、テーブルの上に位置ぎめされる。ガントリーは、装置のイメージング平面内で、開口の両側に位置ぎめされたｘ線源及び検出器配列を持ち、各々がイメージングしようとする物体の周りをガントリーと共に回転する。回転通路に沿った幾つかの角度位置の各々で、ｘ線源がコリメートされたビームを放出し、このビームが物体を通過して検出器配列に入射する。検出器配列の中にあるセンサが、その表面に入射したｘ線の強度を表す電気信号を発生し、これらの信号が回転枠の中にある回路によって収集されて、各々の角度における１組の画像データに作成される。各々の画像データの組がビューと呼ばれ、また、１回転毎に得られた複数個のビューが走査と呼ばれ、それが不動側にある計算機によって処理されて、物体の断面画像が作成される。
【０００３】
ＲＦ（無線周波）スリップリングと呼ばれる非接触形の電磁結合装置を用いて、検出器データを回転ガントリー界面から不動側の計算機へ転送することが知られている。このデータ転送は走査中に行われる。完全な（すなわち、３６０゜の）走査には公称１０００個のビューがあり、典型的な最大ガントリー回転速度は毎秒３６０゜である。７５２個の検出器チャンネルを持ち、各チャンネルが１６ビットの画像解像度を持つデータ信号を発生するＣＴ装置では、データ信号ビット速度＝（７５２×１０００×１６）／１．０＝１２．０３Ｍｂｐｓになる。ビット・セル時間は８３ナノ秒である。これは比較的遅いビット速度であり、それに対応してビット・セル期間も長く、それが信号の完全さに対する周囲雑音の影響を最小限に抑える。こういう装置では、データでＲＦ搬送波信号を振幅変調し、ＲＦスリップリングを介して不動側へ伝送する。
【０００４】
更に新しいＣＴ装置では、患者の快適さ並びに効率に関係する理由で、ＣＴ走査を実施するときに費やされる時間を短縮することが強調されている。この為、１回転の内に多数のスライス画像を発生することが出来るＣＴの設計が生まれた。このようにして提案された１つのＣＴ装置は、１回転当たり４つのスライスを作成し、ガントリーの回転速度は毎秒７２０゜又は１回転当たり０．５秒である。信号の解像度が同じ１６ビット・エレメントで１０００個の画像／スライス／回転とすると、この結果生ずるデータ速度は（７５２×４×１０００×１６）／０．５＝９６．２６Ｍｂｐｓである。オーバヘッド・ビットを加えると、信号のビット速度は１１０Ｍｂｐｓに近づき、ビット・セル時間は９．２ナノ秒になる。これは、回転界面を介して必要なスループットが１桁近く増加する。
【０００５】
ＲＦ振幅変調は別の変調方法に比べるとコスト効果があるが、雑音の影響を受け易い。データ信号のビット速度が高くなると、ビット・セル時間が一層短くなる為に、周囲雑音の影響が次第に大きくなる。このようにセル時間が短くなることにより、データ・ビットは、データ・ビットが失われること又は変位することを含めて、誘起された雑音に次第に影響され易くなり、その為、同期を失い、データ・ストリームに「ジッタ」が生ずる。現在では、この雑音及びジッタを減らす為に、データ・ストリームの前方誤り訂正（ＦＥＣ）を使うことが知られているが、ＦＥＣは実施するのに費用がかかると共に複雑である。
【０００６】
【発明の簡単な要約】
本発明の目的は、従来の方法に並ぶ精度で、但しコストを一層安くして、回転界面を介してビット速度の高いディジタル信号データを結合する装置と方法を提供することである。本発明の別の目的は、従来利用し得るよりも一層高い画像走査速度を可能にする改良されたＣＴ装置を提供することである。
【０００７】
本発明の第１の面では、回転側の直列データ信号が、選ばれたビット速度で伝搬する逐次的なディジタル信号ビットで構成され、これらの各ビットが関連するデータ・ビット期間内に発生して、各々交代的に第１の論理状態及び第２の論理状態を表している場合に、この回転側の直列データ信号が、各々の第１の論理状態のビットをディジタル無線周波（ＲＦ）搬送波信号を用いて変調することによって回転界面の不動側に電磁結合され、この結合されたデータ信号は不動側で復調されて、復調された各々のビットが第１の側の第１の論理状態に復元される。本発明のこの面では、更に、第１の側のＲＦ変調信号がＲＦスリップリングを介して第２の側に電磁結合される。更に本発明のこの面では、ディジタルＲＦ搬送波信号がデータ信号の各々の回転側の第１の論理状態をＲＦディジタル信号パターンでディジタル符号化し、そして不動側の受信データ信号が、第１の論理状態の出現を受信パターン中の雑音の出現から区別することが出来る規則準拠アルゴリズムに従って、復号される。
【０００８】
本発明のこの面では、更に、ＲＦディジタル信号パターンが、データ信号の選ばれたビット速度のＮ倍に略等しい周波数のＮ個の直列パルスで構成される。更に本発明のこの面では、Ｎ個の直列パルスが選ばれた最小デューティ・サイクルで回転枠に供給され、不動の枠側にある規則準拠アルゴリズムが、データ・ビット・セル時間内にＮ個のパルスの半分より多くが出現したことを第１の論理状態として復号すると共に、他のすべての数のパルスが出現したことを第２の論理状態として復号する。更に本発明のこの面では、第１の論理状態のビットは、回転枠側で、４パルスの５０％のデューティ・サイクル・パターンで符号化され、不動の枠側のアルゴリズムが、データ・ビット期間内に４つの受信パルスの内の３個並びに４つの受信パルスの内の４個が出現する度に、それを第１の論理状態として復号すると共に、データ・ビット期間内に２個又はそれ未満の受信パルスが出現する度に、それを第２の論理状態として復号する。
【０００９】
本発明の第２の面では、ＲＦディジタル信号パターンが、回転界面の第１の側で直列データ信号と同期し、こうして復号された第２の側のデータ・ビットが関連するデータ・ビット期間から整合外れになることを最小限に抑える。更に本発明の第２の面では、回転界面の両側で、ＲＦディジタル信号パターンを直列データ信号に位相固定することによって同期が達成される。
【００１０】
本発明の第３の面では、回転界面の第１の側にある送信器回路が、ＲＦディジタル信号パターンを用いて直列データ信号をディジタル符号化し、何れも略同一の複数個の差分信号として符号化信号を発生し、その各々が回転側の３６０゜の円弧に互って縦続的に配置された複数個の伝送線路の関連する１つに加えられ、各々の伝送線路が、その中にあるＲＦディジタル符号化信号を界面の第２の側にあるカップラ素子に電磁結合する様な配列になっていて、このカップラが結合された信号を受信器回路に加え、この受信器回路が直列データ信号を復号すると共に、元の形に復元する。更に本発明のこの面では、送信器回路及び受信器回路が何れもエミッタ結合ロジック（ＥＣＬ）回路素子で構成される。更に本発明のこの面では、送信器及び受信器回路のＥＣＬ素子が正のＥＣＬ（ＰＥＣＬ）回路素子で構成される。
【００１１】
本発明は、回転界面を介して、ビット速度の高いデータ信号の完全さの高い伝送を行う。この伝送は、ＲＦディジタル信号パターンを用いて直列ビット・データ信号のディジタル符号化を行うことによって行われ、このＲＦディジタル信号パターンはＲＦスリップリングにより界面を横切る。このディジタル符号化の利点は、スリップリングの送信器及び受信器回路に対する高価なアナログＲＦ素子をコストが一層安いディジタル回路素子に置換えたこと、並びに符号化を使って、雑音によるデータの誤りの発生を実質的に減らしたことが挙げられる。更に、ＲＦディジタル符号化パターンを直列ビット・データと同期させることにより、それぞれのビット・セルに対する復号された信号ビットの重なり又は潜り込みによるデータ・ストリームのジッタが最小限に抑えられる。
【００１２】
本発明は走査速度の高いＣＴ装置に使うのに非常に適しているが、回転界面を介しての完全さの高い信号速度の高い伝送を必要とするこの他のデータ速度の高い種々の用途にも使うことが出来る。本発明の上記並びにその他の種々の目的、特徴及び利点は、図面に示した最善の態様の実施例を以下詳しく説明するところから、更に明らかになろう。
【００１３】
【発明の詳しい説明】
図1について説明すると、計算機式断層撮影（ＣＴ）イメージング装置は、回転枠すなわちガントリー構造１２と、不動の支持構造１３とを含んでいる。ガントリーはｘ線源１４を持ち、これがガントリー開口１９の反対側に配置された検出器配列１８に向かってｘ線ビーム１６を投射する。開口は、医療の患者２０の様な試験物体をプラットフォーム２１の上に配置することが出来るようにし、このプラットフォームがガントリーの回転軸線２１に沿って位置ぎめすることが出来る。これによって、試験物体の関心のある異なる部分を、装置のイメージング平面であるガントリーの平面内に配置することが出来る。
【００１４】
ガントリーを回転させて、回転通路に沿った複数個の角度位置の各々で、ｘ線源１４によりｘ線ビーム１６を放出する。ｘ線ビーム１６は試験物体を通過して、検出器配列１８の複数個の検出器素子（個別に示していない）の受取り面に入射する。これに応答して、検出器素子はそれぞれ受取ったｘ線の強度、従って試験物体を通過した後のビームの減弱の程度に比例する大きさの電気信号を発生する。後で更に詳しく説明するが、各々の素子からの信号が線２３を介して制御及び配列プロセッサ２４に送られ、このプロセッサがデータの組の値を処理して、選ばれた半径方向の位置における物体の合成像を形成する。この合成像はビューと呼ばれる。走査とも呼ばれるが、ガントリーの完全な１回転に互って求められたビューの集まりが、公知の画像処理アルゴリズムを用いて処理されて、画像平面内にある試験物体の部分の断面画像が作成される。
【００１５】
図２は、図１の装置１０の一部分の素子の見取図風の簡単にした簡略ブロック図であるが、判り易くする為に、本発明の考えに必要な機能素子だけが示されている。検出器配列１８からの信号が線２６を介してデータ収集装置（ＤＡＳ）２８に供給され、これが各々の信号をアナログ信号フォーマットから、典型的には１６ビットの解像度を持つディジタル２進信号に変換する。ＤＡＳは、変換された検出器チャンネル信号を、データ・クロック信号及び誤り検査信号機能と共に、直列ディジタル・ビット信号に多重化する。本発明では、直列ディジタル・ビット信号が線３０を介して、回転枠１２上に配置されたデータ送信器３２に供給される。後で図３について更に詳しく説明するが、データ送信器はＲＦ（無線周波）パルス・パターンを用いて直列データをディジタル符号化し、ＲＦ符号化信号が、ハリソン他に付与されて本出願人に譲渡された米国特許第５５３０４２４号（これをここで引用する）に開示された形式のＲＦスリップリング３４の様な電気カップラに送られる。
【００１６】
この米国特許のスリップリングの形式は、界面の回転側に配置された１つ又は更に多くの伝送線路と、相対的に不動の側に装着された１つのカップラ・セグメントとを含む。不動のカップラと回転する伝送線路との間の距離に応じて、カップラーが、電磁信号を受信するために常に少なくとも１つのセグメントに空間的に接近しているように保証するために、多数の伝送線路セグメントが必要になることがある。その場合、各々のセグメントは、ガントリーの回転通路の円弧長の一部分の長さを持つ。セグメントは、ガントリーの回転軸線２２（図１）の周りに端を突き合わせて縦続接続され、典型的には、開口１９（図１）の円周に沿って設けられ、合計の長さが略３６０゜の円弧、すなわちガントリーの完全な１回転になるようにする。
【００１７】
この実施例では、２つの伝送線路セグメント３６、３８が使われていて、伝送線路３６、３８の第１の端４０、４１及び第２の端４２、４３が隣接して位置ぎめされるように取付けられている。各々の伝送線路の端を連接するように配置することにより、ガントリーの完全な回転通路に沿った電磁結合の実質的な連続性が得られる。
【００１８】
データ送信器３２は、各々の伝送線路３６、３８の第１の端４０、４１に符号化直列データを供給する。各々の伝送線路の第２の端４２、４３が終端インピーダンス４０、４６を介して信号の大地４８に接続される。ガントリーの回転中、カップラを一方並びに両方の伝送線路３６、３８に確実に物理的に接近させるような形で、不動の枠（図２には示していない）の上にカップラ素子５０が配置されている。前に引用した米国特許第５５３０４２４号に記載されているように、符号化データがカップラ５０に電磁結合される。
【００１９】
不動の枠側では、結合されたデータ信号が線５２を介して制御及び配列プロセッサ２４（図１）に供給される。本発明では、符号化データをディジタル信号受信器５４が受取る。後で図４について更に詳しく説明するが、信号受信器５４は、規則準拠アルゴリズムを用いて、直列データを復号し、復号データを線５６を介して信号プロセッサ５８に供給する。信号プロセッサ５８は、オペレータ・コンソール６０を介して入力されたオペレータ指令に応答して、受取ったデータのＣＴ処理を制御するプログラム・アルゴリズムを記憶する信号メモリ（図に示していない）を含む。アルゴリズム並びにその結果行われるプロセスは周知である。こうして、信号プロセッサが復号画像データの組を照合して、ガントリーの特定の角度位置に関係する合成ビューを形成する。個別のビューが大容量記憶装置６２に記憶され、個別のビューの処理の際、必要に応じて検索されて、試験物体の断面に対応する合成画像を作る。
【００２０】
次に図３について説明すると、この実施例では、ＤＡＳ２８（図２）から線３０を介してくる直列データ信号は、大体１１０Ｍｂｐｓのビット信号速度で受信される。ＤＡＳデータはＴ²Ｌ（トランジスタ・トランジスタ・ロジック）フォーマットである。本発明では、使われるビット信号速度では、データのＲＦ振幅変調をＲＦディジタル符号化に置換するには、高速ディジタル回路が必要になる。その為、本発明の第２の面では、信号送信器３２及び信号受信器５４はそれぞれ、エミッタ結合ロジック（ＥＣＬ）デバイスで構成されたディジタル・ゲート論理機能を有する。最善の態様の実施例では、使われるＥＣＬデバイスは、単一ゲート・デバイスであって、ゲート・スイッチング速度が２５０ピコ秒、フリップフロップは２ＧＨｚを超える速度でトグル作用する。こういうデバイスは、モータローラ・インコーポレーテッドからＥＣＬｉｎＰＳＬｉｔｅ（商標）として提供されているものを含めて、種々の売り主から入手することが出来るが、小さい（標準８リード線ＳＯＩＣ）パッケージ内の切替え速度の高い単一ゲート・デバイスであって、伝搬遅延は多重ゲート２８ピン形式の半分である。こういう特性並びに信号スイッチングの振幅が一層小さい（典型的には指定された５０オーム負荷に対する出力の変化は８００ｍＶである）ことにより、このＲＦ符号化過程に必要な帯域幅が得られる。
【００２１】
図３ではＤＡＳ２８からのＴ²Ｌフォーマット・データ信号がＴ²ＬからＥＣＬへの変換器７０に供給され、その出力のＥＣＬフォーマットのデータ信号（Ｑ及びコンボリュートＱ−ＮＯＴ）がそれぞれ線７２、７４を介して、モータローラのＥＣＬ差分データ及びクロック・フリップフロップ、モデルＭＣ１０ＥＬ５２のようなＤエッジ・フリップフロップ（以下、「フロップ」と呼ぶ）７６のＤ及びＤ−ＮＯＴ入力にそれぞれ供給される。フロップ７６は、線７８から供給される１１０ＭＨｚのｔａｘｉクロック信号（ＣＬＫ及びＣＬＫ−ＮＯＴ）でクロック動作をする。フロップ・データ出力が線８０を介して位相固定ループ（ＰＬＬ）８２に供給される。このループは、モータローラのモデルＭＣ１２０４０のような位相−周波数検出器８４（検出器）、及びモータローラのモデルＭＣ１２１４８のような電圧制御発信器（ＶＣＯ）９０を含む。検出器８４は線３０のＤＡＳデータ信号をも受取り、両者の間の信号の位相差の存在を判定する。位相差がデューティ・サイクル・パルスとして定量化され、これが出力線８６からタンク（抵抗−キャパシタ）回路８８を介して電圧制御発信器（ＶＣＯ）９０に供給される。
【００２２】
公知の様に、ＶＣＯ９０は、公称の中心周波数で出力クロック信号を発生し、この周波数が、検出器８４から供給された位相誤差信号の大きさに基づいて、上向き又は下向きに調節される。この実施例では、ＤＡＳデータ信号の速度が１１０Ｍｂｐｓであり、後で説明するように、ＲＦ符号化周波数が４×データ信号速度、すなわち４４０ＭＨｚに選ばれる。従って、この実施例では、ＶＣＯの中心周波数は８８０ＭＨｚ、又はＤＡＳの直列データのビット速度の大体８倍に選ばれる。８８０ＭＨｚのクロック信号が線９２を介して、モータローラのＭＣ１０ＥＬ３４クロック発生チップのような周波数分割器９４に供給され、この周波数分割器は、８で除算した１１０ＭＨｚのｔａｘｉクロック信号を線７８に発生すると共に、２で除算した４４０ＭＨｚのＲＦ符号化信号を線９６に発生する。ＰＬＬ８２は、これらの信号の各々がＤＡＳデータ信号に対して位相同期していて、データ信号のビット・エッジを同期させて、画像のジッタを発生する惧れのある隣接ビットの重なり又は潜り込みを防止するように保証する。
【００２３】
本発明では、直列ビット・データ信号がＲＦ搬送波信号周波数のディジタル・パターンで符号化され、受信器側で復号されて、信号を元の論理状態に復元する。このＲＦ符号化搬送波信号は、ＲＦスリップリングを介しての電磁結合が出来るようにし、ディジタル符号化は、一層簡単で、一層コストの安いＲＦ変調方式であると共に、雑音に対する弁別を高くする。最善の態様の実施例では、直列データ信号の２つの論理状態の内の一方だけを符号化する。第１の論理状態が符号化される状態として選ばれた場合、受信器側では、符号化が存在しないことは、第２の論理状態が存在することを意味する。更に、最善の態様の実施例における符号化過程を簡単にする為に、符号化信号ビットのビット期間内に、所定のパルス幅及びＲＦパルス周波数（ＰＲＦ）で既知数のパルスを持つ直列パルス信号が選ばれる。
【００２４】
符号化回路１００は、この実施例では、モータローラのモデルＭＣ１０ＥＬ０５「２入力差動アンド／ナンド」ゲートのようなアンド機能であって、ゲートのＤ₀−ＮＯＴ及びＤ₀入力に線７２、７４のＥＣＬ直列ビット・データ信号を受取る。この実施例では、データ信号の論理ゼロ状態が、符号化のために選ばれるビット状態であり、ＤＡＴＡ−ＮＯＴ（データ信号の反転）がゲートのＤ₀入力に供給される。アンド・ゲートは、そのゲートのＤ₁−ＮＯＴ及びＤ₁入力に、周波数分割器９４からの線９６の変調信号をも受取る。図４で、線図（ａ）はＤＡＴＡ信号波形１０４の１０１１００１抽出部分を示し、線図（ｂ）は対応するＤＡＴＡ−ＮＯＴセグメント波形１０６を示し、線図（ｃ）は４４０ＭＨｚ変調信号波形１０８を示す。ゲート１０２が変調信号をＤＡＴＡ−ＮＯＴ信号とアンド（論理積）して、図４の線図（ｄ）に示した対応する符号化パターン波形１１０を発生する。
【００２５】
直列パルス・パターンは実施するのに簡単な方式になる他に、それが雑音の妨害を検出する簡単なパターンにもなることを強調しておきたい。符号化信号がアンド・ゲートから出力線１１２を介して、モータローラのモデルＭＣ１０ＥＬ１１のような差動ファンアウト・バッファのようなバッファ１１４に供給される。この実施例のＲＦスリップリングの２つの伝送線路セグメントを用いるとき、バッファ１１４は線１１６及び１１８の１対の同一の差分符号化直列データ信号を、抵抗−キャパシタ・インピーダンス整合／フィルタ回路１２０を介して、左半分伝送線路セグメント３６及び右半分伝送線路セグメント３８（図２）の入力４０、４１に供給する。
【００２６】
差分ＲＦ符号化データ信号は、米国特許第５５３０４２４号に記載されているようなＲＦスリップリングを介して結合されて、スリップリング・カップラ５０によって受信され、線５２を介してデータ受信器５４（図２）に供給される。次に図５について説明すると、最善の態様の実施例では、受信器５４は１対の復号回路１２２、１２４の各々の入力に符号化データ信号を受取る。説明の為、１対の復号回路１２２、１２４をチャンネルＡ及びチャンネルＢとそれぞれ呼ぶ。クロック回復回路（図に示していない）が、図４の線図（ｅ）の波形１２５で示されたｔａｘｉクロック信号を回復し、それが線１２６を介して２で除算する回路１２８に供給されると共に、それが反転されて、最後の再クロック・フリップフロップ１３０のＣＬＫ−ＮＯＴ入力に供給される。
【００２７】
チャンネルＡ及びチャンネルＢを使うと、相次ぐビット期間で復号タスクを交互に行うことにより、１１０Ｍｂｐｓの９．２ナノ秒のビット期間が容易になる。従って、各チャンネルは相次ぐ２つの内の一方だけを復号し、各チャンネルのサイクル時間は１８．４ナノ秒になる。チャンネルは、（１１０ＭＨｚ）ｔａｘｉクロック周波数の半分（すなわち、５５ＭＨｚ）で、除算回路１２８から供給されるチャンネル選択信号によって、作動されると共に不作動にされる。選択信号が、図４の線図（ｆ）の波形１３２によって示されているが、これが信号送信器３２におけるＰＬＬ８２（図３）によるｔａｘｉクロックの同期を通じて、データ信号に同期し、それぞれチャンネルＡ及びＢのアンド・ゲート１３６、１３８のＤ₀及びＤ₀−ＮＯＴ入力に線１３４を介して（Ｑ及びＱ−ＮＯＴとして）供給される。
【００２８】
チャンネルＡ及びＢはそれぞれ、最初の素子であるアンド・ゲート１３６、１３８に続いて、それぞれカスケード接続のＤエッジ・トリガ形フリップフロップ１４０−１４２及び１４４−１４６を含んでいる。最後のフリップフロップ１４２、１４６の差分Ｑ出力がアンド・ゲート１４８のＤ₀及びＤ₁入力に供給される。これらのアンド・ゲート及びＤフリップフロップは、図３の信号送信器の回路図について前に述べたのと同じ形式のＥＣＬゲートである。Ｄ₀入力が高であるときには、何時でもアンド・ゲート１３６、１３８が低（論理ゼロ状態）に保たれ、不作動になる。従って、Ｑ選択信号がアンド１３８のＤ₀入力に供給され、Ｑ−ＮＯＴ選択信号がアンド１３６のＤ₀に供給される。これによってチャンネルの交代的なトグル動作が出来るようになり、これが機能的に選択信号波形１３２（図４の線図（ｆ））に示されており、波形の交互の状態がＡ及びＢと記されている。図４の線図（ｄ）について言うと、線図（ａ）のデータ信号波形１０４の論理ゼロ状態に対応する最初の一連の４個のパルスの発生が、Ｑ選択波形１３２（線図（ｆ））の低状態で、チャンネルＢの復号論理回路１２４によって復号される。
【００２９】
アンド・ゲート１３８に低のＤ₀入力があると、ゲートのＱ出力が符号化データ信号に追従して、図４の線図（ｈ）の波形１５０に示す４パルスの出力を発生する。アンド・ゲートのＱ出力が各々のＤフリップフロップ１４４−１４６のＣＬＫ入力に供給され、それぞれを、線図（ｌ）乃至（ｎ）の波形１５２−１５４で示すように、データ信号の４つのパルスの内の最初の３つで、立て続けに高にトグル動作させる。３番目のパルスは、図４の線図（ｏ）の波形１５６で示すように、アンド・ゲート１４８の出力をも高にセットする。ゲート１４８のＱ及びＱ−ＮＯＴ出力が出力Ｄフリップフロップ１３０のそれぞれＤーＮＯＴ及びＤ入力に逆に供給され、このフリップフロップはそのＣＬＫ−ＮＯＴ入力にｔａｘｉクロック信号（図４の線図（ｃ）の波形１０８）をも受取る。
【００３０】
ゲート１４８のＱ出力が高であると、Ｑ−ＮＯＴが低であり、フロップ１３０に対するＤ入力を低にセットする。ＣＬＫ−ＮＯＴ入力の次の低から高への変化（図４の線図（ｃ）のｔａｘｉクロック信号波形１０８の高から低への変化）で、フロップ１３０が低に変化する。選択信号（図４の線図（ｆ）の１３２）の低から高への変化により、アンド・ゲート１４８が低になり、データ信号の１ビット期間に対応する、ｔａｘｉクロック−ＮＯＴの次の低から高への変化で、フロップ１３０のＱ出力が高になる。フロップ１３０の出力、すなわち再クロック信号が、図４の線図（ｐ）の波形１５８によって示される復号データ信号である。図４の線図（ａ）を線図（ｐ）と比較すれば、復号信号は、１ビット期間のシフト、すなわち１つのｔａｘｉクロック周期で、回転枠のデータ信号を複製したものになっていることが判る。
【００３１】
同様に、復号回路はパルスの不在を論理１ビット状態として復号する。波形１１０に２番目のパルス群、”００”が出現すると、選択信号が復号回路１２２をパルスの最初のビット期間の間作動すると共に、回路１２４を４つのパルスの２番目の群の間作動する。この各々の符号化ビットが、前に述べたのと同じように復号される。
【００３２】
この実施例では、符号化アルゴリズムが、限られた数のパルス、並びに受信パルスを論理０に変換する為に単純な多数を要求する簡単な規則準拠復号アルゴリズムを使うことによって、簡単になる。図示の実施例では、ビット期間内に発生する３つのパルスは論理０として変換され、３個未満は論理１として変換される。これは、ＣＴ回転界面の信号雑音特性の経験的な観察に基づくものである。４パルス符号化パターンは、ＣＴ回転界面を介しての転送の際に結合されるデータの完全さを保証するのに十分であることが判った。しかし、特定の用途に対して当業者によって必要と思われれば、パルスの数をこれより多くしても少なくしてもよいし、或いはパルス・パターン及び復号アルゴリズムをこれより複雑にしてもよいことは言うまでもない。更に、ここに開示した実施例の信号送信器及び信号受信器は、使われる種々の符号化パターン及び復号アルゴリズムを達成するのに必要に応じて、変更しても、或いは完全に構成し直してもよい。
【００３３】
本発明は回転界面を介して結合される高速データ信号に高い雑音免疫性を持たせる。データ信号の２つの状態の内の一方をＲＦパルス・パターンでディジタル符号化することにより、従来の方法及び装置よりも、データの完全さを保証する一層簡単で、一層コストが安く、一層効果的な方法が得られる。同様に、本発明を最善の態様の実施例について説明し、図面に示したが、当業者であれば、特許請求の範囲によって定められた本発明の範囲を逸脱せずに、ここに開示した実施例の形式及び細部に種々の変更、省略並びに追加を加えることが出来ることが理解されよう。
【図面の簡単な説明】
【図１】本発明を利用することが出来るＣＴイメージング装置の一例の斜視図である。
【図２】図１に示した装置の一部分を見取図風に示す簡略ブロック図である。
【図３】図２の装置の１つの素子の簡略ブロック図である。
【図４】本発明の動作を説明する為に図３及び５と共に使われる信号波形図である。
【図５】図２の装置の別の素子の略図である。

Claims

各々の信号ビットが関連するビット期間内に信号ビット速度で発生し且つ各々の信号ビットが交代的に第１の論理状態及び第２の論理状態を表している複数の信号ビットで構成されている直列ディジタル・ビット信号を、相対的に回転する第１の面から第２の面に結合する装置において、前記第１の面上に配置されていて、前記直列ディジタル・ビット信号をディジタルＲＦ搬送波信号を用いて符号化してディジタル符号化直列ディジタル・ビット・データ信号を発生する信号送信器と、前記第１の面の回転枠に配置された第１の素子及び前記第２の面の不動の枠に配置された第２の素子を持ち、該第１の素子が前記信号送信器からの前記符号化直列ディジタル・ビット・データ信号を受取って、それを前記第２の素子に電磁結合するようにした電磁カップラと、前記不動の枠上に配置されていて、前記第２の素子に応答して前記ディジタル符号化直列ディジタル・ビット信号を符号化前の状態に変換する信号受信器と、を有し、
前記信号送信器は、前記直列ディジタル・ビット・データ信号の各々の第１の論理状態ビットに関連するビット期間だけをディジタル符号化し、前記信号受信器は、前記直列ディジタル・ビット・データ信号の符号化前の状態に対応して、受信した第１の論理状態の符号化信号を第１の論理状態ビット及び第２の論理状態ビットに変換することを特徴とする前記装置。
前記信号送信器は、ＲＦパルス繰返し周波数で発生する複数個の直列パルスを用いて、各々の第１の論理状態ビットの各々のビット期間を符号化する請求項１記載の装置。
前記信号送信器は、送信器クロック及び位相固定ループを含んでいて、前記データ信号ビット速度に同期したｔａｘｉクロック信号を発生し、該ｔａｘｉクロック信号が前記ディジタル符号化直列ディジタル・ビット・データ信号のビット期間の発生を制御して、それをデータ信号ビット速度と同期させ、前記信号受信器は、受信した前記ディジタル符号化直列ディジタル・ビット・データ信号から前記ｔａｘｉクロック信号を復元する信号検出回路を含んでいる請求項２記載の装置。
前記信号送信器は、ＲＦパルス繰返し周波数で発生する既知の偶数の直列パルスを用いて、各々の前記第１の論理状態ビットの各々のビット期間を符号化し、前記信号受信器は、ビット期間内に前記既知の偶数個の直列パルスの大多数が存在する毎に、それを第１の論理状態の信号ビットとして変換すると共に、この他のすべての数の直列パルスが発生したことを第２の論理状態の信号ビットとして変換する請求項３記載の装置。
前記信号送信器は、ＲＦパルス繰返し周波数で発生する既知の偶数個の直列パルスを用いて各々の前記第１の論理状態ビットの各々のビット期間を符号化し、前記信号受信器は、前記ｔａｘｉクロック信号から各々のビット期間の存在を検出すると共に、各々の検出されたビット期間内に発生する直列パルスを計数して、前記検出されたビット期間内に前記既知の偶数個の直列パルスの大多数が存在する度に、それを第１の論理状態の信号ビットとして変換すると共に、他のそれぞれの数の直列ビットが発生したことを第２の論理状態の信号ビットとして変換する請求項３記載の装置。
前記信号送信器は、ＲＦパルス繰返し周波数で発生する４つの直列パルスを用いて、各々の前記第１の論理状態ビットの各々のビット期間を符号化し、前記信号受信器は、前記ｔａｘｉクロック信号から各々のビット期間の存在を検出すると共に、検出された各々のビット期間内に発生する直列パルスを計数して、検出されたビット期間内に前記４個のパルスの内の３個並びに前記４個のパルス内の４個が存在する度に、それを第１の論理状態の信号ビットとして変換すると共に、前記検出されたビット期間内のパルスなし並びに４個のパルスの内１個及び４個のパルスの内の３個が存在する度に、それを第２の論理状態の信号ビットとして変換する請求項３記載の装置。
前記信号送信器は、前記データ信号ビット速度に対応する周波数より少なくとも４倍高いＲＦパルス繰り返し周波数で前記４つの直列パルスを発生する請求項６記載の装置。
前記信号送信器は、略５０％デューティ・サイクルで前記４つの直列パルスを発生する請求項６記載の装置。
前記信号送信器は更に、送信器クロック及び位相固定ループを含んでいて、前記データ信号ビット速度に同期したｔａｘｉクロック信号を発生し、該ｔａｘｉクロック信号が前記ディジタル符号化直列ディジタル・ビット・データ信号のビット期間の発生を制御して、それと前記データ信号ビット速度とを同期させ、前記信号受信器は、前記受信したディジタル符号化直列ディジタル・ビット・データ信号から前記ｔａｘｉクロック信号を復元する信号検出回路を含んでいる請求項１記載の装置。
前記信号送信器及び前記信号受信器の何れもＥＣＬ回路素子で構成されている請求項１記載の装置。
相対的に不動の枠に装着された回転枠を持つ形式であって、該回転枠がその中のイメージング平面に配置された試験物体を回転方向に取巻くようにした開口を持っていて、該回転枠の１つ又は更に多くの角度位置で試験物体のｘ線ビューを求めるようになっており、各々のビューが直列ディジタル・ビット・データ信号で構成され、各々の直列ディジタル・ビットが関連するビット期間内にデータ信号ビット速度で発生して、各々交代的に第１の論理状態及び第２の論理状態を表し、それらが包括的に所望のビューを表すようになっており、各々のビューに関連する直列ディジタル・ビット・データ信号が相対的に不動の枠に装着された信号プロセッサに供給され、該信号プロセッサがこのようなすべてのビューの合成として試験物体の断面画像を作るように構成されている計算機式断層撮影装置で、回転界面を横切って信号データを転送する方法において、ディジタルＲＦ搬送波信号を用いて前記回転枠上で前記直列ディジタル・ビット・データ信号を符号化してディジタル符号化直列ディジタル・ビット・データ信号を発生する工程と、それぞれ前記回転枠上に配置された第１の素子及び不動の枠上に配置された第２の素子を持つ電磁カップラを用いて、前記ディジタル符号化直列ディジタル・ビット信号を前記第１の素子に加えて、該第１の素子から第２の素子へ電磁結合する工程と、前記第２の素子からディジタル符号化直列ディジタル・ビット・データ信号を受取り、該符号化信号を符号化前の状態に変換する工程と、有しており、
前記符号化する工程が、各々のビット期間の存在を確認する工程と、確認されたビット期間の中から、第１の論理状態ビットを持つビット期間を検出する工程と、各々の第１の論理状態のビット期間をディジタルＲＦ搬送波信号で変調する工程とを含んでいることを特徴とする前記方法。
前記変調する工程が、前記第１の論理状態の信号ビットを、ＲＦパルス繰返し周波数で発生する複数個の直列パルスに置換える工程を含んでいる請求項１１記載の方法。
更に、前記回転枠上でｔａｘｉクロック信号を発生する工程と、該ｔａｘｉクロック信号を前記データ信号ビット速度と同期させる工程と、同期させたｔａｘｉクロック信号を用いて、前記回転枠上でのディジタル符号化直列ディジタル・ビット・データ信号のビット期間の発生を制御して、それをデータ信号ビット速度と同期させるようにする工程と、受信したディジタル符号化直列ディジタル・ビット・データ信号から前記不動の枠で前記ｔａｘｉクロック信号を抽出する工程と、を含んでいる請求項１２記載の方法。
前記置換える工程が、前記複数個の直列のパルスをＲＦパルス繰返し周波数で発生する既知の偶数個の直列パルスとして用意する工程を含み、前記抽出する工程が、ビット期間内に前記既知の偶数個の直列パルスの内の大多数が存在する毎に、それを第１の論理状態の信号ビットとして記録すると共に、この他の数の直列パルスが発生する度に、それを第２の論理状態の信号ビットとして記録する工程を含んでいる請求項１３記載の方法。
前記置換える工程が、前記複数個の直列パルスを、ＲＦパルス繰返し周波数で発生する既知の偶数個の直列パルスとして用意する工程を含み、前記抽出する工程が、前記ｔａｘｉクロック信号から判断して各々のビット期間の存在を検出する工程と、このようにして検出された各々のビット期間内に発生する直列パルスを計数する工程と、こうして計数されたビット期間内に前記既知の偶数個の直列パルスの内の大多数が存在する度に、それを第１の論理状態の信号ビットとして記録すると共に、他の数の直列パルスが発生する度に、それを第２の論理状態の信号ビットとして記録する工程とを含んでいる請求項１３記載の方法。
前記置換える工程が、ＲＦパルス繰返し周波数で発生する４つの直列パルスを用意する工程を含み、前記抽出する工程が、前記ｔａｘｉクロック信号から判断して各々のビット期間の存在を検出する工程と、こうして検出されたビット期間内に４つのパルスの内の３個並びに４つのパルスの内の４個が発生したことを第１の論理状態の信号ビットとして記録すると共に、前記検出されたビット期間内にパルスなし並びに４個のパルスの内の１個及び４個のパルスの内の３個が存在する度に、それを第２の論理状態の信号ビットとして記録する工程とを含んでいる請求項１３記載の方法。
イメージング平面内に配置された試験物体を回転方向に取巻くようにした開口を持つと共に、該開口の両側にそれぞれ配置されたｘ線源及び検出器配列を持つ前記回転枠であって、前記ｘ線源は前記開口の回転通路に沿った幾つかの角度位置の各々で前記イメージング平面内にｘ線を放出して、前記検出器配列が前記試験物体を通過した放出されたｘ線を受取り、また前記検出器配列は、それが受取ったｘ線の強度を表す画像信号を発生し、該画像信号の表示は直列ディジタル・ビット・データ信号であり、その各々の直列ディジタル・ビットは関連するビット期間内にデータ信号ビット速度で発生して、それぞれ交代的に第１の論理状態及び第２の論理状態を表し、それらが包括的に前記開口の関連する角度位置における試験物体のビューを表すように構成されている前記回転枠と、
該回転枠に対して固定である前記不動の枠あって、各々の前記角度位置における各々のビューに関連する前記直列ディジタル・ビット・データ信号を受取ると共に、前記ビューの合成として前記試験物体の断面画像を作るメモリつき信号プロセッサを持っている前記不動の枠とを有し、
前記信号送信器は前記回転枠上に配置されており、
前記第１及び第２の素子はそれぞれ前記回転枠及び前記不動の枠に配置されており、
前記信号受信器は前記不動の枠上に配置されている、請求項１記載の計算機式断層撮影装置。
前記電磁カップラはＲＦスリップリングで構成される請求項１７記載の計算機式断層撮影装置。
前記信号送信器及び前記信号受信器のいずれもＥＣＬ回路で構成されている請求項１７記載の計算機式断層撮影装置。