JP4423976B2 - Thin film surface acoustic wave devices - Google Patents
Thin film surface acoustic wave devices Download PDFInfo
- Publication number
- JP4423976B2 JP4423976B2 JP2004013198A JP2004013198A JP4423976B2 JP 4423976 B2 JP4423976 B2 JP 4423976B2 JP 2004013198 A JP2004013198 A JP 2004013198A JP 2004013198 A JP2004013198 A JP 2004013198A JP 4423976 B2 JP4423976 B2 JP 4423976B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- acoustic wave
- surface acoustic
- substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Description
本発明は薄膜弾性表面波デバイスに係り、特に、薄膜弾性波デバイスの配線構造に関する。 The present invention relates to a thin film surface acoustic wave device, and more particularly to a wiring structure of a thin film surface acoustic wave device.
一般に、通信機器や各種信号処理には、共振子やフィルタなどを構成する弾性表面波デバイスが用いられている。このような弾性表面波デバイスとしては、シリコン基板などの基板上にZnO薄膜などの圧電体薄膜を形成した薄膜弾性表面波デバイスが知られている(例えば、以下の非特許文献1参照)。従来の薄膜弾性表面波デバイスにおいては、圧電体薄膜上にIDT(インタディジタル変換子、例えば櫛歯状電極)や反射器が形成され、これらのIDTや反射器を相互に結線するためのバスバーや、このバスバーをボンディングパッドへ結線するための配線が設けられる。通常の弾性表面波デバイスでは、デバイスチップをケーシングの内部に密封した状態で配置し、このデバイスチップに形成されたボンディングパッドと、ケーシングに設けられた外部端子とが導電ワイヤで導電接続されるようになっている。 In general, surface acoustic wave devices that form resonators, filters, and the like are used for communication equipment and various signal processing. As such a surface acoustic wave device, a thin film surface acoustic wave device in which a piezoelectric thin film such as a ZnO thin film is formed on a substrate such as a silicon substrate is known (for example, see Non-Patent Document 1 below). In a conventional thin film surface acoustic wave device, an IDT (interdigital converter, for example, comb-like electrode) and a reflector are formed on a piezoelectric thin film, and a bus bar for connecting these IDTs and reflectors to each other Wiring for connecting the bus bar to the bonding pad is provided. In a normal surface acoustic wave device, a device chip is disposed in a sealed state inside a casing, and a bonding pad formed on the device chip and an external terminal provided on the casing are conductively connected by a conductive wire. It has become.
特に、一般の半導体集積回路は、シリコン基板の表面領域に種々の半導体素子をモノリシックに形成したり、或いは、シリコン基板上に薄膜構造を形成したりすることによって、種々の半導体素子や配線を形成することによって構成され、通常、通信回路や各種信号処理回路においては、多くの部分が半導体集積回路として構成されるため、例えば、半導体集積回路が構成されるシリコン基板上に上記の弾性表面波デバイスを構成することが、通信回路や信号処理回路の小型化を進める上で重要なポイントになるものと考えられる。このため、従来から、半導体集積回路を構成してなるシリコン基板上に形成された弾性表面波デバイスが提案されている(例えば、以下の特許文献1及び2参照)。
しかしながら、前述のように、シリコン基板などの導電性基板や、表面に導電膜が存在する基板上に形成された弾性表面波デバイスにおいては、弾性表面波素子構造と基板や導電膜との間の寄生容量が大きくなり、この寄生容量によって共振子やフィルタ特性が劣化するという問題点がある。 However, as described above, in a surface acoustic wave device formed on a conductive substrate such as a silicon substrate or a substrate having a conductive film on the surface, the surface acoustic wave element structure is not between the substrate and the conductive film. There is a problem that the parasitic capacitance is increased, and the resonator and filter characteristics are deteriorated by the parasitic capacitance.
そこで、本発明は上記問題点を解決するものであり、その課題は、圧電体薄膜の下層に配置される基板や導電膜との間に生ずる寄生容量を低減することにより、共振子特性やフィルタ特性を向上させることのできる薄膜弾性表面波デバイスを提供することにある。 Therefore, the present invention solves the above-mentioned problems, and the problem is that by reducing the parasitic capacitance generated between the substrate and the conductive film disposed under the piezoelectric thin film, the resonator characteristics and the filter are reduced. An object of the present invention is to provide a thin film surface acoustic wave device capable of improving characteristics.
斯かる実情に鑑み、本発明の薄膜弾性表面波デバイスは、基板と、該基板上に配置された圧電体薄膜と、圧電体薄膜の表面に形成された電極とを有する薄膜弾性表面波デバイスにおいて、前記電極と平面的に重なる領域に前記電極に導電接続された配線層の少なくとも一部が配置されていることを特徴とする。 In view of such circumstances, the thin film surface acoustic wave device of the present invention is a thin film surface acoustic wave device having a substrate, a piezoelectric thin film disposed on the substrate, and an electrode formed on the surface of the piezoelectric thin film. In addition, at least a part of the wiring layer conductively connected to the electrode is disposed in a region overlapping the electrode in a plan view.
この発明によれば、電極と平面的に重なる領域に、電極に導電接続された配線層の少なくとも一部が配置されていることにより、圧電体薄膜の表面に形成された電極及びこれに導電接続された配線層の平面的な占有面積を低減することが可能になり、電極及び配線層と、その下層に配置される基板や導電膜との間に生ずる寄生容量を低減することが可能になる。したがって、薄膜弾性表面波デバイスの特性を向上させることができる。具体的には、薄膜弾性表面波デバイスの挿入損失やインピーダンスを低減することができる。 According to the present invention, at least a part of the wiring layer conductively connected to the electrode is disposed in a region overlapping with the electrode in a plane, so that the electrode formed on the surface of the piezoelectric thin film and the conductive connection therewith It is possible to reduce the planar occupation area of the wiring layer thus formed, and it is possible to reduce the parasitic capacitance generated between the electrode and the wiring layer and the substrate or the conductive film disposed below the electrode and the wiring layer. . Therefore, the characteristics of the thin film surface acoustic wave device can be improved. Specifically, the insertion loss and impedance of the thin film surface acoustic wave device can be reduced.
ここで、本発明に係る上記の電極は圧電体薄膜の表面上に形成されていればよい。すなわち、圧電体薄膜の基板とは反対側の表面上に電極が形成されていてもよく、また、圧電体薄膜の基板側の表面に電極が形成されていてもよい。この電極としては、弾性表面波を生成するための励振電極や弾性表面波を検出するための検出電極などが挙げられる。通常、これらの電極はIDT(インタディジタル変換子)を構成する櫛歯状電極であることが望ましい。また、弾性表面波を反射するための反射器を構成する反射電極であってもよい。 Here, the electrode according to the present invention may be formed on the surface of the piezoelectric thin film. That is, an electrode may be formed on the surface of the piezoelectric thin film opposite to the substrate, and an electrode may be formed on the surface of the piezoelectric thin film on the substrate side. Examples of the electrode include an excitation electrode for generating surface acoustic waves and a detection electrode for detecting surface acoustic waves. Usually, these electrodes are preferably comb-like electrodes constituting an IDT (interdigital converter). Moreover, the reflective electrode which comprises the reflector for reflecting a surface acoustic wave may be sufficient.
本発明において、前記領域は前記圧電体薄膜の前記電極の形成されている表面とは反対側に構成され、前記電極は、前記圧電体薄膜に形成された貫通孔を介して前記配線層に導電接続されていることが好ましい。これによれば、圧電体薄膜の電極とは反対側において電極と平面的に重なる領域に配線層の少なくとも一部が配置されるように構成することができる。この場合に、例えば、圧電体薄膜の基板とは反対側の表面に電極が形成されている場合には、圧電体薄膜よりも基板側に配線層を形成することになり、また、圧電体薄膜の基板側に電極が形成されている場合には、圧電体薄膜の基板とは反対側に配線層を形成することになる。 In the present invention, the region is configured on the opposite side of the surface of the piezoelectric thin film on which the electrode is formed, and the electrode is electrically connected to the wiring layer through a through hole formed in the piezoelectric thin film. It is preferable that they are connected. According to this, it can be configured such that at least a part of the wiring layer is arranged in a region overlapping the electrode in a plane on the side opposite to the electrode of the piezoelectric thin film. In this case, for example, when the electrode is formed on the surface of the piezoelectric thin film opposite to the substrate, the wiring layer is formed on the substrate side of the piezoelectric thin film. When the electrode is formed on the substrate side, a wiring layer is formed on the opposite side of the piezoelectric thin film from the substrate.
この場合において、前記領域は、前記基板と前記圧電体薄膜の間に形成された絶縁層の内部に設けられていることが望ましい。このようにすると、配線層が絶縁層の内部に設けられているため、配線層に起因する圧電体薄膜の電界分布の不均一性を低減することができる。また、基板が導電材料や半導体材料で構成されている場合には基板との間の絶縁を確保することもできる。なお、配線層を絶縁層の内部に配置する具体的な構造としては、下層絶縁層上に配線層を形成し、この配線層上にさらにもう一つの上層絶縁層を形成した構造が挙げられる。 In this case, it is preferable that the region is provided in an insulating layer formed between the substrate and the piezoelectric thin film. In this case, since the wiring layer is provided inside the insulating layer, nonuniformity of the electric field distribution of the piezoelectric thin film caused by the wiring layer can be reduced. Further, when the substrate is made of a conductive material or a semiconductor material, it is possible to ensure insulation from the substrate. A specific structure in which the wiring layer is arranged inside the insulating layer includes a structure in which a wiring layer is formed on a lower insulating layer and another upper insulating layer is formed on the wiring layer.
本発明において、前記圧電体薄膜の前記電極の形成された表面に接する表面絶縁層が構成され、前記領域は該表面絶縁層の前記圧電体薄膜とは反対側に構成され、前記電極は、前記表面絶縁層に形成された貫通孔を介して前記配線層に導電接続されていることが好ましい。これによれば、圧電体薄膜の電極形成面に接する表面絶縁層の圧電体薄膜とは反対側の表面上に配線層が形成され、この表面絶縁層に形成された貫通孔を介して電極に導電接続された配線層を絶縁層上に形成することにより、配線層の少なくとも一部が電極と重なるように配置することができる。 In the present invention, a surface insulating layer in contact with the surface of the piezoelectric thin film on which the electrode is formed is configured, the region is configured on the opposite side of the surface insulating layer from the piezoelectric thin film, and the electrode includes the electrode It is preferable that the wiring layer is conductively connected through a through hole formed in the surface insulating layer. According to this, the wiring layer is formed on the surface opposite to the piezoelectric thin film of the surface insulating layer in contact with the electrode forming surface of the piezoelectric thin film, and the electrode is connected to the electrode through the through hole formed in the surface insulating layer. By forming a conductively connected wiring layer on the insulating layer, at least a part of the wiring layer can be disposed so as to overlap the electrode.
本発明において、前記基板はシリコン基板であることが好ましい。これによれば、シリコン基板に半導体集積回路などを適宜に形成することができるので、半導体集積回路などの回路構造と薄膜弾性表面波デバイスとを一体に構成することができる。この場合には、上述のように、シリコン基板上に絶縁層を介して圧電体薄膜、電極及び配線層を形成することが望ましい。 In the present invention, the substrate is preferably a silicon substrate. According to this, since a semiconductor integrated circuit or the like can be appropriately formed on the silicon substrate, a circuit structure such as a semiconductor integrated circuit and a thin film surface acoustic wave device can be integrally formed. In this case, as described above, it is desirable to form the piezoelectric thin film, the electrode, and the wiring layer on the silicon substrate via the insulating layer.
本発明において、前記圧電体薄膜の前記電極が形成されている表面とは反対側において、少なくとも弾性表面波デバイスの実効領域全体に導電膜が形成されていることが好ましい。これによれば、弾性表面波デバイスの弾性表面波が伝播する表面とは反対側の表面の電位勾配を低減することができるので、電気機械結合係数が成膜の容易な薄い圧電膜でも高い値を示すようになるため、弾性表面波デバイスの伝播特性を向上させることができる。 In the present invention, it is preferable that a conductive film is formed on at least the entire effective region of the surface acoustic wave device on the side opposite to the surface on which the electrodes of the piezoelectric thin film are formed. According to this, since the potential gradient on the surface opposite to the surface on which the surface acoustic wave of the surface acoustic wave device propagates can be reduced, the electromechanical coupling coefficient is a high value even with a thin piezoelectric film that is easy to form. Therefore, the propagation characteristics of the surface acoustic wave device can be improved.
次に、添付図面を参照して本発明の実施形態について詳細に説明する。 Next, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
[第1実施形態]
図1は本発明に係る第1実施形態の薄膜弾性表面波デバイス100の概略構造を示す概略縦断面図、図2は薄膜弾性表面波デバイス100の概略平面図である。この薄膜弾性表面波デバイス100は、シリコン基板、ガラス基板、石英基板、セラミック基板などで構成される基板101の上にSiO2、PSG(リンドープガラス)、TiO2、Ta2O5などの金属酸化物、Si3N4などの窒化シリコン、アクリル樹脂などの合成樹脂などで構成される絶縁層102が形成されている。絶縁層102は、基板101が導電体基板である場合や半導体基板であるときに、基板と、その上層の導電体との間を絶縁するためのものである。
[First Embodiment]
FIG. 1 is a schematic longitudinal sectional view showing a schematic structure of a thin film surface
基板101としては、シリコン基板であっても、導電体或いは半導体であって、或る程度の導電性を有する場合と、真性半導体のような絶縁性を有する場合とがあるが、前者の場合には特に絶縁層102が必要となる。また、後者の場合には絶縁層102は必ずしも必要ない。さらに、基板101としてはガラス基板、石英基板、セラミック基板などの絶縁体を用いることも可能であり、このような場合でも、絶縁層102は不要となる。なお、絶縁性を有する基板101を用いている場合でも、その表面上に配線パターンなどの導電膜が形成されている場合には、上層との絶縁を確保するために絶縁層102が必要となる場合がある。この絶縁層102として、半導体集積回路が構成されたシリコン基板上の表面被覆用の絶縁層をそのまま用いることも可能である。
Even if the
絶縁層102の上には部分的に配線層107Ax,107Ay,107B,108x,108yが形成されている。これらの配線層はアルミニウム、アルミニウム合金、Cu、Cu合金、Au、Au合金、Cr、Cr合金などで構成される。
On the
上記配線層の上には絶縁層103が形成される。この絶縁層103もまた、上記絶縁層102と同様の材質で構成することができる。絶縁層103は省略することもできるが、後述する圧電体薄膜104の下面上の電位分布を緩和させるためには絶縁層103が設けられることが好ましい。この絶縁層103が存在しない場合には、上記配線層107Ax,107Ay,107Bは後述する圧電体薄膜104の下面、すなわち、後述する電極105Ax,105Ay,105Bの形成されている表面とは反対側の表面に接した状態となる。
An
上記の絶縁層103の上にはZnO、AlN、PZT(Pb−Zr−Ti)、CdS、ZnS、Bi−Pb−O、LiNbO3、TaNbO3、KNbO3などの、弾性表面波を励振可能な各種圧電体で構成された圧電体薄膜104が形成されている。圧電体薄膜104は、基板101の表面全体にわたって形成されていてもよいが、図示例のように基板101の一部上に形成されていることが好ましい。これは、基板101が半導体集積回路などの他の回路構造などを形成するために必要な面積とされる場合があるのに対して、圧電体薄膜104は弾性表面波デバイスを構成する上で必要最小限の面積で足りるからであり、また、本実施形態の場合には、弾性表面波デバイスの接続端子を圧電体薄膜から外れた領域に形成するためでもある。
Surface acoustic waves such as ZnO, AlN, PZT (Pb—Zr—Ti), CdS, ZnS, Bi—Pb—O, LiNbO 3 , TaNbO 3 , and KNbO 3 can be excited on the insulating
圧電体薄膜104は、その材質や結晶性に応じて適宜の厚さとされる。例えば、一般的には0.1〜5μm程度の厚さであり、特に、0.5〜1.5μm程度の厚さであることが好ましい。圧電体薄膜104が薄すぎると弾性表面波の伝播態様が下層の影響を受けやすくなるとともに、圧電体薄膜の表面(図示例では上面)の結晶性が不十分となる場合がある。通常、圧電体薄膜の厚さは励起される弾性表面波の1波長以上の厚さとされることが望ましい。逆に、圧電体薄膜が厚すぎると、製造工程に時間がかかり、製造コストが増大するため、薄膜弾性表面波素子としたメリットが薄くなる。
The piezoelectric
圧電体薄膜104の表面(上面)には電極105Ax,105Ay,105Bが形成されている。電極105Ax.105Ayは弾性表面波を励振するための励振電極である。電極105Ax,105Ayはそれぞれが複数設けられて櫛歯状に構成され、電極105Axと105Ayが交互に一定間隔で弾性表面波の伝播方向(図示左右方向)に配列されている。また、電極105Bは反射器を構成するための反射電極である。複数の電極105Bが上記伝播方向に上記一定間隔にて配列されることにより反射器(いわゆるグレーティング反射器)が構成されている。これらの反射器は、上記電極105Ax,105Ayの配列領域の上記伝播方向両側にそれぞれ配置されている。
Electrodes 105Ax, 105Ay, and 105B are formed on the surface (upper surface) of the piezoelectric
本実施形態においては、圧電体薄膜104の上面上に上記電極105Ax,105Ay,105Bが形成されているが、圧電体薄膜104の下面上に上記電極を形成してもよい。この場合には、弾性表面波は圧電体薄膜104の下面上を伝播していくことになる。
In the present embodiment, the electrodes 105Ax, 105Ay, 105B are formed on the upper surface of the piezoelectric
圧電体薄膜104には貫通孔104a,104bが形成されている。貫通孔104aの内部には導電材106Ax,106Ayが配置され、これらの導電材は絶縁層103をも貫通して上記配線層107Ax,107Ayに導電接続されている。配線層107Axは配線層108xに導電接続され、配線層107Ayは配線層108yに導電接続されている。また、貫通孔104bの内部には導電材106Bが配置され、これらの導電材は絶縁層103をも貫通して上記配線層107Bに導電接続されている。さらに、配線層108xは絶縁層103上にて露出した接続端子(導電パッド)109xに導電接続され、配線層108yは絶縁層103上にて露出した接続端子(導電パッド)109yに導電接続されている。
Through
上記の配線層107Ax,107Ay,107Bの少なくとも一部は、上記電極105Ax,105Ay,105Bと平面的に重なるように配置されている。本実施形態の場合、配線層107Ax,107Ay,107Bは、電極105Ax,105Ay,105Bと平面的に重ならない領域がなるべく小さくなるように構成されている。配線層107Ax,107Ay,107Bは、それぞれ複数の電極に導電接続された複数の上記導電材を相互に導電接続するように形成されており、また、それらを共通の導電層108x、108yに導電接続するようにも形成されている。なお、複数の電極105Ax同士、105Ay同士、105B同士をそれぞれ相互に導電接続する部分は、本実施形態では圧電体薄膜104の下層に配置された配線層107Ax,107Ay,107Bとなっているが、当該部分を圧電体薄膜104の上面上に形成しても構わない。
At least a part of the wiring layers 107Ax, 107Ay, and 107B is disposed so as to overlap the electrodes 105Ax, 105Ay, and 105B in a plane. In the case of the present embodiment, the wiring layers 107Ax, 107Ay, 107B are configured so that regions that do not overlap with the electrodes 105Ax, 105Ay, 105B in a plane are as small as possible. The wiring layers 107Ax, 107Ay, and 107B are formed so as to conductively connect the plurality of conductive materials that are conductively connected to a plurality of electrodes, respectively, and are conductively connected to the common conductive layers 108x and 108y. It is also formed to do. In this embodiment, the portions where the plurality of electrodes 105Ax, 105Ay, and 105B are electrically connected to each other are the wiring layers 107Ax, 107Ay, and 107B disposed below the piezoelectric
なお、上記実施形態において、電極105Ax,105Ay,105Bは圧電体薄膜104の基板101とは反対側の表面上に形成されているが、これとは逆に電極が圧電体薄膜104の下面(基板側の表面)に形成されている場合には、上記配線層は圧電体薄膜の上面上若しくはさらにその上に形成された絶縁層上に形成され、圧電体薄膜に形成された貫通孔を介して電極と導電接続されるように構成できる。この場合でも、電極と配線層の少なくとも一部が相互に平面的に重なり合うように構成される。
In the above-described embodiment, the electrodes 105Ax, 105Ay, and 105B are formed on the surface of the piezoelectric
図3は、上記実施形態の変形例の弾性表面波デバイス200を示す概略縦断面図である。この変形例では、絶縁層203、圧電体薄膜204、電極205Ax,205Ay,205B、導電材206Ax,206Ay,206B、配線層207Ax,207Ay,208x,208y、接続端子209x、209yは上記の第1実施形態と同様であるので、これらの説明は省略する。
FIG. 3 is a schematic longitudinal sectional view showing a surface
この弾性表面波デバイス200においては、基板201と絶縁層202との間に、上層に構成された弾性表面波デバイスの弾性表面波の実質的な伝播領域(電極205Ax,205Ayと、その両側の電極205Bにより構成される反射器との間の領域)であるデバイス実効領域と平面的に重なる領域全体を覆うように構成された導電膜211を備えている。この導電膜211は、基板201が絶縁性基板である場合にはその基板201の表面上に直接形成される。また、基板201が導電性基板であったり、或いは、基板201の表面上に配線パターンなどが形成されていたりする場合には、図示しない絶縁膜を基板201上に形成した上でその絶縁膜上に形成される。この導電膜211は定電位(例えば接地電位)に導電接続されることが好ましい。この導電膜211によって、それよりも上層にある弾性表面波デバイスの構造部分の底部の電位分布が緩和されるので、弾性表面波の伝播特性を向上させることができる。
In this surface
図4は、上記実施形態の弾性表面波デバイスの等価回路図である。薄膜弾性表面波デバイス100の等価回路には、接続端子109xと109yとの間に静電容量Ca,インダクタンスLa,抵抗Raの直列回路と、この直列回路と並列に接続される並列容量(short Capacitance)Csとが存在する。ここで、上記直列回路部分は弾性表面波を介した弾性表面波デバイスの入出力特性をもたらす部分であり、並列容量Csは電極105Axと105Ayとの間の静電容量の定常成分に相当するものである。以上の構成部分は通常の弾性表面波デバイスの等価回路と同様であるが、本実施形態の薄膜弾性表面波デバイスでは、以上の回路構成に対してさらに並列に、電極105Ax,105Ayと基板101との間の静電容量である寄生容量Coが存在する。この寄生容量Coは、電極105Ax,105Ay、配線層107Ax,107Ay,108x,108y及び接続端子109x、109yと、基板101自体或いはその表面若しくは内部に構成された配線パターンとの間に発生する。したがって、上記電極及び配線層の面積を低減すれば、結果として寄生容量Coを小さくすることが可能であり、容量Co、Cs、Caに配分されていた電気エネルギーがより多くCsとCaに配分されるようになる。その結果、薄膜弾性表面波デバイス100の挿入損失やインピーダンスを低減することができる。
FIG. 4 is an equivalent circuit diagram of the surface acoustic wave device according to the embodiment. The equivalent circuit of the thin film surface
図5は、本実施形態の薄膜弾性表面波デバイス100の挿入損失及びインピーダンスの周波数依存性を模式的に示すグラフである。ここで、図示実線は本実施形態の挿入損失を示し、図示二点鎖線は本実施形態のインピーダンスを示し、図示点線は従来構造の薄膜弾性表面波デバイスの挿入損失及びインピーダンスを示している。上記のように電極と配線層の少なくとも一部が平面的に重なり合うように構成することによって電極及び配線層の占有面積の合計を低減することができるので、その結果、上記寄生容量Coを小さくすることができるため、本実施形態では従来構造よりも挿入損失が低減され、また、インピーダンスも低減されている。
FIG. 5 is a graph schematically showing the frequency dependence of the insertion loss and impedance of the thin film surface
[第2実施形態]
次に、図6を参照して本発明に係る第2実施形態について説明する。この実施形態では、上記第1実施形態及び変形例とほぼ同様の断面構造を有するが、第1実施形態及び変形例が共振子構造を有する薄膜弾性表面波デバイスであったのに対して、この第2実施形態は、励振電極対と検出電極対とを有する弾性表面波フィルタを構成するトランスバーサルタイプの薄膜弾性表面波デバイス300である。
[Second Embodiment]
Next, a second embodiment according to the present invention will be described with reference to FIG. In this embodiment, the first embodiment and the modification have substantially the same cross-sectional structure, but the first embodiment and the modification are thin film surface acoustic wave devices having a resonator structure. The second embodiment is a transversal type thin film surface
この薄膜弾性表面波デバイス300は、基板301の上に上記と同様の絶縁層302,303が積層され、その上に圧電体薄膜304が形成されてなり、また、絶縁層302上に配線層307Ax,307Ayが形成され、圧電体薄膜304の貫通孔内の導電材306Ax,306Ayを介して上記配線層が圧電体薄膜304上の電極305Ax,305Ay,305Bx,305By及び配線層308Ax,308Ay,308Bx,308Byに導電接続されるとともに、配線層308Ax,308Ay,308Bx,308Byが絶縁層303上の接続端子309Ax,309Ay,309Bx,309Byに導電接続されている点で第1実施形態と同様である。
In this thin film surface
本実施形態では、一対の励振電極対を構成する電極305Ax,305Ayによって弾性表面波が励起され、これが圧電体薄膜304の表面上を伝播して一対の検出電極対を構成する電極305Bx,305Byによって検出されるように構成されている点で、上記第1実施形態とは異なる。
In the present embodiment, surface acoustic waves are excited by the electrodes 305Ax and 305Ay constituting the pair of excitation electrode pairs, and this is propagated on the surface of the piezoelectric
この実施形態においても、圧電体薄膜304の表面上に形成された電極305Ax,305Ay,305Bx,305Byと、圧電体薄膜304の反対側の表面上に形成された配線層307Ax,307Ay,307Bx,307Byの少なくとも一部が平面的に重なり合うように構成されていることから、薄膜弾性表面波デバイス300の平面的な占有面積を小さくすることができるので、上記寄生容量を低減することができ、これによって薄膜弾性表面波デバイスとしての性能を向上させることが可能になる。
Also in this embodiment, the electrodes 305Ax, 305Ay, 305Bx, and 305By formed on the surface of the piezoelectric
[第3実施形態]
次に、図7を参照して本発明に係る第3実施形態の薄膜弾性表面波デバイス400について説明する。この実施形態では、基板401の上に絶縁層402が形成され、この絶縁層402上に弾性表面波の伝播領域であるデバイスの実効領域の全体にわたって形成される導電膜411が形成される。導電膜411上には圧電体薄膜404が形成され、この上に圧電体薄膜404上に表面絶縁層403が形成されている。圧電体薄膜404の表面には第1実施形態と同様の電極405Ax,405Ay,405Bが形成されている。
[Third Embodiment]
Next, a thin film surface
表面絶縁層403には貫通孔403a,403bが形成され、この貫通孔403a,403b内には導電材406Ax,406Ay,406Bが配置され、また、表面絶縁層403の表面上には配線層407Ax,407Ay,407Bが形成されている。配線層407Axは、上記の導電材406Axを介して上記電極405Axに導電接続され、配線層407Ayは、上記の導電材406Ayを介して上記電極405Ayに導電接続され、配線層407Bは、上記電極405Bに導電接続されている。
Through
表面絶縁層403はSiO2やTiO2などの絶縁体で構成される。表面絶縁層403は、圧電体薄膜404の表面上の弾性表面波の励振を妨げないように0.1〜0.5μm程度の厚さに形成されることが好ましい。特に、表面絶縁層403の厚さは圧電体薄膜404の半分以下であることが望ましい。表面絶縁層403は、電極と配線層との間の導電接続されるもの以外の絶縁を確保するために設けられているものであるが、圧電体薄膜404の表面保護用の絶縁膜として、及び、弾性表面波デバイスの温度特性を補償するための絶縁膜としても機能させることができる。
The
本実施形態でも、配線層407Ax,407Ay、407Bと電極405Ax,405Ay,405Bの少なくとも一部が平面的に重なり合っているため、電極及び配線層の平面的な占有面積の合計を低減することができ、これによって寄生容量を低減できるため、弾性表面波デバイスとしての性能を向上させることができる。 Also in the present embodiment, since the wiring layers 407Ax, 407Ay, 407B and at least a part of the electrodes 405Ax, 405Ay, 405B overlap in a plane, the total of the planar occupation areas of the electrodes and the wiring layers can be reduced. As a result, the parasitic capacitance can be reduced, so that the performance as a surface acoustic wave device can be improved.
なお、本実施形態の場合、配線層407Ax,407Ayをそのまま接続端子(導電パッド)として用いることにより、電極及び配線層の占有面積をさらに小さくすることができるので、上記寄生容量をさらに低減することができる。また、本実施形態の上記導電膜411は、上記変形例と同様に、圧電体薄膜404の電極形成面とは反対側の面を等電位化するものであり、これによって弾性表面波デバイスの特性を向上させることができる。
In the case of this embodiment, the wiring layers 407Ax and 407Ay are used as they are as connection terminals (conductive pads), so that the area occupied by the electrodes and the wiring layers can be further reduced, thereby further reducing the parasitic capacitance. Can do. In addition, the
[製造方法]
最後に、図8を参照して上記第1実施形態の製造方法について説明する。最初に、図8(a)に示すように、基板101の表面上に絶縁層102を形成する。絶縁層102は、CVD法などで直接成膜してもよく、或いは、液状やペースト状の基材をスピンコーティング法、ロールコーティング法、印刷法などによって塗布し、加熱処理などによって硬化させてもよい。次に、絶縁層102上において蒸着法やスパッタリング法などを用いてアルミニウムなどの導体膜を形成し、これをフォトリソグラフィ法などによってパターニングすることにより配線層107Ax,107Ay,107B、108x、108yを形成する。
[Production method]
Finally, the manufacturing method of the first embodiment will be described with reference to FIG. First, as shown in FIG. 8A, the insulating
次に、図8(b)に示すように、上記配線層上に絶縁層103を形成する。この絶縁層103は上記絶縁層102と同様の方法で形成できる。次に、この絶縁層103上に圧電体薄膜104を形成する。圧電体薄膜104は、MOCVD法(有機金属原料を用いたCVD法)などのCVD法、RFスパッタリング法(RF高周波電界を印加して行うもの)などのスパッタリング法などによって成膜できる。
Next, as shown in FIG. 8B, an insulating
さらに、図8(c)に示すように、圧電体薄膜104及び絶縁層103に貫通孔104a,104b,103a,103b,103cを形成する。各貫通孔は、ドライエッチング法を用いて容易に形成することができる。特に、高アスペクト比の貫通孔を形成するには、Deep−RIE(反応性イオンエッチング)法を用いることが好ましい。この方法は、エッチングガス(例えばSF6)と、エッチングによって形成された孔の内面を覆うポリマー被膜を形成するためのプレポリマーガス(例えばC4H8)とを交互に供給しながら行うドライエッチング法である。
Further, as shown in FIG. 8C, through
その後、印刷法などを用いて導電性ペーストを充填したり、無電解めっき法を用いたりして、上記の貫通孔内に図1に示す導電材106Ax,106Ay,106Bを配置し、その後、蒸着法若しくはスパッタリング法及びフォトリソグラフィ法などを用いて図1に示す電極105Ax,105Ay,105B及び接続端子109x、109yを形成する。
Thereafter, the conductive material 106Ax, 106Ay, 106B shown in FIG. 1 is disposed in the above-described through holes by filling the conductive paste using a printing method or the like, or using an electroless plating method, and then vapor deposition. The electrodes 105Ax, 105Ay, 105B and the
以上説明した各実施形態において、寄生容量Coの低減は、静電容量の一般式Co=ε×S/d(εは誘電率、Sは電極面積、dは電極間隔)に従って、電極面積Sを低減するか、或いは、電極間隔dを大きくすればよい。本実施形態では、実質的な電極面積Sを低減させることにより寄生容量を小さくしているが、逆に寄生容量を大きくする方向に作用する電極間隔dの実質的な減少も生じている。ただし、圧電体の誘電率は、圧電体以外の誘電体の誘電率よりも一般に数倍から数十倍以上高いため、本実施形態の場合、寄生容量Coに圧電体を介在しない部分が発生する(すなわち実質的に誘電率が低下する)ことによっても静電容量が減少する効果が生ずる。したがって、寄生容量Coにおいて、実質的に誘電率が低下する容量低減効果と、実質的な電極面積Sの低下による容量低減効果とが、実質的な電極間隔dの減少(一部の導体(例えば配線層)が基板に近づくこと)による容量増大効果を上回れば、結果として、寄生容量Coが減少することになる。 In each of the embodiments described above, the parasitic capacitance Co is reduced by changing the electrode area S according to the general formula Co = ε × S / d (ε is the dielectric constant, S is the electrode area, and d is the electrode interval). It may be reduced or the electrode interval d may be increased. In this embodiment, the parasitic capacitance is reduced by reducing the substantial electrode area S, but conversely, the electrode interval d acting in the direction of increasing the parasitic capacitance is also substantially reduced. However, since the dielectric constant of the piezoelectric body is generally several times to several tens of times higher than the dielectric constant of dielectrics other than the piezoelectric body, in this embodiment, a portion where no piezoelectric body is interposed is generated in the parasitic capacitance Co. (In other words, the dielectric constant is substantially reduced) also has the effect of reducing the capacitance. Therefore, in the parasitic capacitance Co, the capacitance reduction effect that the dielectric constant is substantially reduced and the capacitance reduction effect due to the substantial reduction in the electrode area S are substantially reduced in the electrode spacing d (for example, some conductors (for example, If the capacitance increase effect due to the fact that the wiring layer) is close to the substrate) is exceeded, as a result, the parasitic capacitance Co is reduced.
尚、本発明の薄膜弾性表面波デバイスは、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上記実施形態のIDT(インタディジタル電極)は、シングル電極構造として描いてあるが、ダブル(スプリット)電極構造を有するものなど、種々の電極構造を用いることができる。また、上記実施形態では、1端子対形共振子構造やトランスバーサル型フィルタ構造を有するものとして説明してあるが、2端子対形共振子構造などの種々の弾性表面波デバイスの概略構造を採用することができる。 Note that the thin film surface acoustic wave device of the present invention is not limited to the illustrated examples described above, and it is needless to say that various modifications can be made without departing from the gist of the present invention. For example, the IDT (interdigital electrode) of the above embodiment is drawn as a single electrode structure, but various electrode structures such as those having a double (split) electrode structure can be used. Further, in the above embodiment, the description has been given as having a one-terminal pair resonator structure or a transversal filter structure, but various schematic surface acoustic wave device structures such as a two-terminal pair resonator structure are employed. can do.
100…薄膜弾性表面波デバイス、101…基板、102…絶縁層、103…絶縁層、104…圧電体薄膜、105Ax,105Ay,105B…電極、105a,105b…貫通孔、106Ax,106Ay,106B…導電材、107Ax,107Ay,107B,108x,108y…配線層、109x、109y…接続端子、403…表面絶縁層
DESCRIPTION OF
Claims (3)
前記電極と平面的に重なる領域に前記電極に導電接続された配線層の少なくとも一部が配置されており、
前記領域は、前記基板と前記圧電体薄膜の間に形成された絶縁層の内部に設けられ、
前記電極は、前記圧電体薄膜に形成された貫通孔を介して前記配線層に導電接続されていることを特徴とする薄膜弾性表面波デバイス。 A substrate, a piezoelectric thin film disposed on the substrate, the thin film surface acoustic wave device having the above formed on the surface of the piezoelectric thin film electrodes,
At least a part of the wiring layer conductively connected to the electrode is disposed in a region overlapping the electrode in a plane ,
The region is provided inside an insulating layer formed between the substrate and the piezoelectric thin film,
The thin film surface acoustic wave device , wherein the electrode is conductively connected to the wiring layer through a through hole formed in the piezoelectric thin film .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004013198A JP4423976B2 (en) | 2004-01-21 | 2004-01-21 | Thin film surface acoustic wave devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004013198A JP4423976B2 (en) | 2004-01-21 | 2004-01-21 | Thin film surface acoustic wave devices |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005210294A JP2005210294A (en) | 2005-08-04 |
JP4423976B2 true JP4423976B2 (en) | 2010-03-03 |
Family
ID=34899348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004013198A Expired - Fee Related JP4423976B2 (en) | 2004-01-21 | 2004-01-21 | Thin film surface acoustic wave devices |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4423976B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4760931B2 (en) | 2009-03-02 | 2011-08-31 | 株式会社デンソー | Surface acoustic wave device |
KR101534654B1 (en) | 2010-12-24 | 2015-07-07 | 가부시키가이샤 무라타 세이사쿠쇼 | Elastic wave device and production method thereof |
JP5850137B2 (en) * | 2012-03-23 | 2016-02-03 | 株式会社村田製作所 | Elastic wave device and manufacturing method thereof |
-
2004
- 2004-01-21 JP JP2004013198A patent/JP4423976B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005210294A (en) | 2005-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8179211B2 (en) | RF-filter with improved adjacent channel suppression | |
US6985052B2 (en) | Component operating with bulk acoustic waves, and having coupled resonators | |
US7321183B2 (en) | Film bulk acoustic resonator and method for manufacturing the same | |
US8072118B2 (en) | Surface acoustic wave device | |
US7224105B2 (en) | Piezoelectric element, composite piezoelectric element, and filter, duplexer and communication equipment using the same | |
US20100134210A1 (en) | Piezoelectric Resonator and Piezoelectric Filter Device | |
JP2008172711A (en) | Thin film bulk acoustic wave resonator, filter, and high frequency module using it | |
JP2004515149A (en) | Improvements in or related to filters | |
JP2005057332A (en) | Filter apparatus and branching apparatus employing the same | |
JP2004120494A (en) | Thin film piezo-resonator, filter and duplexer using the same, and method of manufacturing thin film piezo-resonator | |
US7138888B2 (en) | Filter using piezoelectric resonator | |
WO2018070369A1 (en) | Acoustic wave device | |
KR20170056000A (en) | Piezoelectric module | |
JP4423976B2 (en) | Thin film surface acoustic wave devices | |
JP4036856B2 (en) | Bandpass filter using surface acoustic wave element | |
JP2005354650A (en) | Surface acoustic wave device | |
JP4554337B2 (en) | Piezoelectric element, composite piezoelectric element, filter using them, duplexer, and communication device | |
JP4428064B2 (en) | Thin film surface acoustic wave devices | |
JP2005210295A (en) | Thin-film surface acoustic wave device | |
US11309866B2 (en) | Acoustic wave device and method for manufacturing acoustic wave device | |
JP2005229513A (en) | Thin film surface acoustic wave device | |
JP2006042116A (en) | Thin film surface acoustic wave device, its manufacturing method, and hybrid integrated circuit device | |
JP2000077967A (en) | Surface acoustic wave device | |
JP2001024471A (en) | Surface acoustic wave resonator and surface acoustic wave filter | |
WO2023100670A1 (en) | Filter device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070109 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090701 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091130 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131218 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |