JP4423565B2 - スイッチング電源装置 - Google Patents

Description

本発明は、順方向動作および逆方向動作を行うことが可能な双方向型のスイッチング電源装置に関する。

従来より、バッテリ等の電圧源と、回生エネルギーを発生するモータが接続されたインバータや、太陽電池等の不安定な直流電圧源との間に、双方向型のスイッチング電源装置（ＤＣ−ＤＣコンバータ）が用いられており、近年では例えばハイブリッド自動車などにも用いられている。この双方向型スイッチング電源装置とは、入力側から出力側へエネルギー伝送を行う順方向動作と、出力側から入力側へエネルギー伝送を行う逆方向動作とを実施することが可能なスイッチング電源装置である。

例えば特許文献１には、図３８に示したような双方向型のスイッチング電源装置が開示されている。この双方向型スイッチング電源装置は、平滑コンデンサＣＨ，ＣＬと、スイッチング回路１０１，４と、巻線３１，３２Ａ，３２Ｂを有するトランス３と、インダクタＬｃｈと、スイッチング回路１０１，４をスイッチング信号ＳＧ１〜ＳＧ４，ＳＧ１０，ＳＧ２０により制御する制御部６とから構成されている。また、スイッチング回路１０１はフルブリッジ型のものであり、スイッチング素子Ｓ１〜Ｓ４と、ダイオードＤ１〜Ｄ４と、コンデンサＣ１〜Ｃ４とから構成されている。一方、スイッチング回路４はプッシュプル型のものであり、スイッチング素子Ｓ１０，Ｓ２０と、ダイオードＤ１０，Ｄ２０とから構成されている。なお、入出力端子Ｔ１，Ｔ２間には高圧バッテリ５１が配置され、入出力端子Ｔ３，Ｔ４間には低圧バッテリ５２が配置されている。

この双方向型スイッチング電源装置では、順方向動作（降圧動作）時には、スイッチング回路１０１がインバータ回路として機能する一方、スイッチング回路４は整流回路として機能する。そして直流高圧電圧ＶＨがこのスイッチング回路１０１によって交流化され、その交流電圧がトランス３で変圧（降圧）された後、変圧された交流電圧がスイッチング回路４によって整流されることで、直流低圧電圧ＶＬが得られるようになっている。

一方、逆方向動作（昇圧動作）時には、逆にスイッチング回路１０１が整流回路として機能し、スイッチング回路４がインバータ回路として機能する。そして直流低圧電圧ＶＬがこのスイッチング回路４によって交流化され、その交流電圧がトランス３で変圧（昇圧）された後、変圧された交流電圧がスイッチング回路１０１によって整流されることで、直流高圧電圧ＶＨが得られるようになっている。

特開２００２−１６５４４８号公報

ところで、一般的な片方向型（順方向動作のみ）のスイッチング電源装置において位相シフト制御を行う場合に、インバータ回路内に共振用インダクタを設け、これによるＬＣ共振動作を利用してＺＶＳ（Zero Volt Switching；ゼロボルトスイッチング）動作を実現させ、スイッチング損失の低減を図るという技術がある。

そこで、図３８に示したような双方向型のスイッチング電源装置においても、順方向動作の際に位相シフト制御を行う場合には、そのようなＬＣ共振動作を利用することが考えられる。

ところが、実際に２つのスイッチング回路の一方（順方向動作時のインバータ回路側）に共振用インダクタを設けた場合、順方向および逆方向のいずれの動作においても、整流ダイオード（順方向動作時の整流回路側）の逆電圧方向に、共振用インダクタに起因する過大なサージ電圧が発生してしまうという問題があった。

よって、そのようなサージ電圧による素子の破壊を回避するには、逆方向耐電圧が大きいダイオードを用いなければならない。しかしながら、逆方向耐電圧が大きいダイオードは順方向耐電圧も大きいため、逆方向耐電圧の大きなダイオードを用いた場合、この整流ダイオードにおける電力損失が大きくなってしまうことになる。

このように従来の技術では、双方向型のスイッチング電源装置において、ＬＣ共振動作を利用して順方向動作時のスイッチング損失を抑制しようとした場合、順方向および逆方向のいずれの動作の際にも、整流素子に過大なサージ電圧が発生してしまっていた。

本発明はかかる問題点に鑑みてなされたもので、その目的は、動作方向によらず、整流素子に発生するサージ電圧を抑制することが可能なスイッチング電源装置を提供することにある。

本発明の第１のスイッチング電源装置は、第１および第２の入出力端子対のうちの一方の入出力端子対から直流入力電圧を入力すると共に他方の入出力端子対から直流出力電圧を出力するものであって、上記第１の入出力端子対側に配置された第１の巻線と上記第２の入出力端子対側に配置された第２の巻線とを有するトランスと、上記第１の入出力端子対とトランスとの間に配置され、複数の第１のスイッチング素子とこれら複数の第１のスイッチング素子にそれぞれ並列接続された第１の整流素子とを含む第１の回路と、上記第２の入出力端子対とトランスとの間に配置され、複数の第２のスイッチング素子とこれら複数の第２のスイッチング素子にそれぞれ並列接続された第２の整流素子とを含む第２の回路と、上記第１の回路に並列接続されると共に逆方向接続の第３の整流素子と第１の容量素子とを互いに並列接続してなる素子対を２つ含んで構成されたサージ電圧抑止回路と、上記第１の入出力端子対とトランスとの間に配置された第１のインダクタと、上記第２の入出力端子対とトランスとの間に配置された第２のインダクタと、上記第１および第２の回路をそれぞれ駆動する駆動回路とを備え、上記第１の容量素子と、上記第１または第２のインダクタとにより、ＬＣ直列共振回路が構成されるようにしたものである。
本発明の第２のスイッチング電源装置は、第１および第２の入出力端子対のうちの一方の入出力端子対から直流入力電圧を入力すると共に他方の入出力端子対から直流出力電圧を出力するものであって、上記第１の入出力端子対側に配置された第１の巻線と上記第２の入出力端子対側に配置された第２の巻線とを有するトランスと、上記第１の入出力端子対とトランスとの間に配置されると共に、４つの第１のスイッチング素子と、これらの第１のスイッチング素子にそれぞれ並列接続された４つの第１の整流素子とを含んで構成され、フルブリッジ型のスイッチング回路または整流回路として機能する第１の回路と、上記第２の入出力端子対とトランスとの間に配置されると共に、複数の第２のスイッチング素子と、これらの第２のスイッチング素子にそれぞれ並列接続された複数の第２の整流素子とを含んで構成され、プッシュプル型もしくはフルブリッジ型のスイッチング回路または整流回路として機能する第２の回路と、上記第１の回路に並列接続されると共に逆方向接続の第３の整流素子と第１の容量素子とを互いに並列接続してなる素子対を２つ含んで構成されたサージ電圧抑止回路と、上記第１の入出力端子対とトランスとの間に配置された第１のインダクタと、上記第２の入出力端子対と第２の回路との間に配置された第２のインダクタと、上記第１および第２の回路をそれぞれ駆動する駆動回路とを備え、上記トランスの第１の巻線または第２の巻線が、４つの第１のスイッチング素子のうちの直列接続された一方の２つの第１のスイッチング素子と２つの素子対とから構成される一方のブリッジ回路にＨブリッジ接続され、上記第１のインダクタが、４つの第１のスイッチング素子のうちの直列接続された他方の２つの第１のスイッチング素子と２つの素子対とから構成される他方のブリッジ回路にＨブリッジ接続されているようにしたものである。
本発明の第３のスイッチング電源装置は、第１および第２の入出力端子対のうちの一方の入出力端子対から直流入力電圧を入力すると共に他方の入出力端子対から直流出力電圧を出力するものであって、上記第１の入出力端子対側に配置された第１の巻線と上記第２の入出力端子対側に配置された第２の巻線とを有するトランスと、上記第１の入出力端子対とトランスとの間に配置されると共に、２つの第１のスイッチング素子と、これらの第１のスイッチング素子にそれぞれ並列接続された２つの第１の整流素子と、２つの第２の容量素子とを含んで構成され、ハーフブリッジ型のまたは整流回路として機能する第１の回路と、上記第２の入出力端子対とトランスとの間に配置されると共に、複数の第２のスイッチング素子と、これらの第２のスイッチング素子にそれぞれ並列接続された複数の第２の整流素子とを含んで構成され、プッシュプル型もしくはフルブリッジ型のスイッチング回路または整流回路として機能する第２の回路と、上記第１の回路に並列接続されると共に逆方向接続の第３の整流素子と第１の容量素子とを互いに並列接続してなる素子対を２つ含んで構成されたサージ電圧抑止回路と、上記第１の入出力端子対とトランスとの間に配置された第１のインダクタと、上記第２の入出力端子対と第２の回路との間に配置された第２のインダクタと、上記第１および第２の回路をそれぞれ駆動する駆動回路とを備え、上記トランスの第１の巻線または第２の巻線が、２つの第２の容量素子と２つの素子対とから構成される一方のブリッジ回路にＨブリッジ接続され、上記第１のインダクタが、２つの第１のスイッチング素子と２つの素子対とから構成される他方のブリッジ回路にＨブリッジ接続されているようにしたものである。

本発明の第１ないし第３のスイッチング電源装置では、順方向動作時には、第１の入出力端子対から直流入力電圧が入力され、インバータ回路として機能する第１の回路内の第１のスイッチング素子によって、入力交流電圧が生成される。また、この入力交流電圧がトランスの第１の巻線に入力すると変圧され、第２の巻線から出力交流電圧が出力される。そしてこの出力交流電圧が、整流回路として機能する第２の回路内の第２の整流素子によって整流されると共にチョークコイルとして機能する第２のインダクタによって平滑化され、第２の入出力端子対から直流出力電圧として出力される。一方、逆方向動作時には、第２の入出力端子対から直流入力電圧が入力され、インバータ回路として機能する第２の回路内の第２のスイッチング素子によって、入力交流電圧が生成される。また、この入力交流電圧がトランスの第１の巻線に入力すると変圧され、第２の巻線から出力交流電圧が出力される。そしてこの出力交流電圧が、整流回路として機能する第１の回路内の第１の整流素子によって整流され、第１の入出力端子対から直流出力電圧として出力される。ここで、順方向動作時には、サージ電圧抑止回路内の第１の容量素子と第１のインダクタとがＬＣ直列共振回路（第１共振回路）として機能し、これらの間で共振動作がなされるため、第２の整流素子に加わる逆電圧の立ち上がりが緩やかになる。また、サージ電圧抑止回路内の第３の整流素子に直流入力電圧がクランプされるため、上記逆電圧の最大値も低くなる。一方、逆方向動作時には、上記第１の容量素子と第２のインダクタとがＬＣ直列共振回路（第２共振回路）として機能し、これらの間で共振動作がなされる。よって、順方向動作時と同様に、上記第２の整流素子に加わる逆電圧の立ち上がりが緩やかになる。また、上記第３の整流素子に直流入力電圧がクランプされ、上記逆電圧の最大値も低くなる。

本発明の第１のスイッチング電源装置では、第１の入出力端子対から直流入力電圧が入力されて第２の入出力端子対から直流出力電圧が出力される順方向動作時には、第１の容量素子と第１のインダクタとにより、上記ＬＣ直列共振回路としての第１共振回路が構成されると共に、第２の入出力端子対から直流入力電圧が入力されて第１の入出力端子対から直流出力電圧が出力される逆方向動作時には、第１の容量素子と第２のインダクタとにより、上記ＬＣ直列共振回路としての第２共振回路が構成されるようにすることができる。また、この場合において、上記第１共振回路が、上記順方向動作時において第２の整流素子に加わる逆電圧の立ち上がりが緩やかになるように共振動作を行うと共に、上記第２共振回路が、上記逆方向動作時において第２の整流素子に加わる逆電圧の立ち上がりが緩やかになるように共振動作を行うようにすることが可能である。
また、本発明の第１のスイッチング電源装置では、上記サージ電圧抑止回路において、２つの素子対を互いに直列接続するようにしてもよい。

本発明の第１ないし第３のスイッチング電源装置では、上記トランスと上記第１のインダクタとを互いに磁気的に独立して設けるようにしてもよく、また、これらを互いに磁気的に結合するようにしてもよい。

本発明の第１のスイッチング電源装置では、上記第１の回路を、４つの第１のスイッチング素子と４つの第１の整流素子とを含むフルブリッジ型のスイッチング回路または整流回路とすることが可能である。この場合、例えば、上記トランスの第１の巻線または第２の巻線を、４つの第１のスイッチング素子のうちの直列接続された一方の２つの第１のスイッチング素子と２つの素子対とから構成される一方のブリッジ回路にＨブリッジ接続すると共に、上記第１のインダクタを、４つの第１のスイッチング素子のうちの直列接続された他方の２つの第１のスイッチング素子と２つの素子対とから構成される他方のブリッジ回路にＨブリッジ接続するように構成可能である。

本発明の第１のスイッチング電源装置では、上記第１の回路を、２つの第１のスイッチング素子と、２つの第１の整流素子と、２つの第２の容量素子とを含むハーフブリッジ型のスイッチング回路または整流回路とすることが可能である。この場合、例えば、上記トランスの第１の巻線または第２の巻線を、２つの第２の容量素子と２つの素子対とから構成される一方のブリッジ回路にＨブリッジ接続すると共に、上記第１のインダクタを、２つの第１のスイッチング素子と２つの素子対とから構成される他方のブリッジ回路にＨブリッジ接続するように構成可能である。

本発明の第１のスイッチング電源装置では、上記第２の回路を、２つの第２のスイッチング素子と２つの第２の整流素子とを含むプッシュプル型のスイッチング回路または整流回路としてもよく、また、４つの第２のスイッチング素子と４つの第２の整流素子とを含むフルブリッジ型のスイッチング回路または整流回路としてもよい。なお、このように構成した場合、上記逆電圧の最大値は、直流入力電圧をＶinとすると、例えばプッシュプル型の場合で２×Ｖin／ｎ程度、フルブリッジ型の場合で１×Ｖin／ｎ程度となる。

本発明のスイッチング電源装置によれば、順方向動作時には第１の容量素子と第１のインダクタとから第１共振回路を構成すると共に逆方向動作時には第１の容量素子と第２のインダクタとから第２共振回路を構成するようにしたので、両動作時とも、第２の整流素子に加わる逆電圧の立ち上がりを緩やかにすることができると共に、この逆電圧の最大値を低くすることができる。よって、動作方向によらず、整流素子に発生するサージ電圧を抑制することが可能となる。

以下、本発明を実施するための最良の形態（以下、単に実施の形態という。）について、図面を参照して詳細に説明する。

図１は、本発明の一実施の形態に係るスイッチング電源装置の構成を表すものである。このスイッチング電源装置は、高圧バッテリ５１から入出力端子Ｔ１，Ｔ２間に印加される直流高圧電圧ＶＨに基づいて直流低圧電圧ＶＬを生成し、これを入出力端子Ｔ３，Ｔ４から出力して低圧バッテリ５２へ供給する順方向動作と、逆にこの低圧バッテリ５２から入出力端子Ｔ３，Ｔ４間に印加される直流低圧電圧ＶＬに基づいて直流高圧電圧ＶＨを生成し、これを入出力端子Ｔ１，Ｔ２から出力して高圧バッテリ５１へ供給する逆方向動作とを行うことが可能な双方向型のスイッチング電源装置（ＤＣ−ＤＣコンバータ）である。

このスイッチング電源装置は、高圧バッテリ５１側（高圧側）の高圧ラインＬ１Ｈおよび低圧ラインＬ１Ｌの間に設けられた平滑コンデンサＣＨ、スイッチング回路１、サージ電圧抑止回路２およびインダクタＬｒと、高圧側の巻線３１および低圧バッテリ５２側（低圧側）の巻線３２Ａ，３２Ｂを有するトランス３と、低圧側に設けられたスイッチング回路４、インダクタＬｃｈおよび平滑コンデンサＣＬと、スイッチング回路１，４をそれぞれ駆動する駆動回路６とを備えている。

平滑コンデンサＣＨは、直流高圧電圧ＶＨを平滑化するためのものである。

スイッチング回路１は、４つのスイッチング素子Ｓ１〜Ｓ４と、これらスイッチング素子Ｓ１〜Ｓ４に対してそれぞれ並列接続されたコンデンサＣ１〜Ｃ４およびダイオードＤ１〜Ｄ４とを有しており、フルブリッジ型の回路構成となっている。具体的には、スイッチング素子Ｓ１，Ｓ２の一端同士が接続点Ｐ１で互いに接続されると共に、スイッチング素子Ｓ３，Ｓ４の一端同士が接続点Ｐ２で互いに接続されている。また、スイッチング素子Ｓ１，Ｓ３の他端同士が互いに接続されると共にスイッチング素子Ｓ２，Ｓ４の他端同士が互いに接続され、これらの他端同士は、それぞれ入出力端子Ｔ１，Ｔ２に接続されている。このような構成によりスイッチング回路１は、後述するように、順方向動作時にはフルブリッジ型のインバータ回路として機能する一方、逆方向動作時にはフルブリッジ型の整流回路として機能するようになっている。

なお、スイッチング素子Ｓ１〜Ｓ４は、例えば電界効果型トランジスタ（ＭＯＳ−ＦＥＴ；Metal Oxide Semiconductor-Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolor Transistor）などのスイッチ素子から構成される。また、これらスイッチ素子としてＭＯＳ―ＦＥＴを用いた場合には、上記コンデンサＣ１〜Ｃ４およびダイオードＤ１〜Ｄ４をそれぞれ、このＭＯＳ―ＦＥＴの寄生容量または寄生ダイオードから構成することが可能である。また、上記コンデンサＣ１〜Ｃ４をそれぞれ、ダイオードＤ１〜Ｄ４の接合容量で構成することも可能である。このように構成した場合、スイッチ素子とは別個にコンデンサＣ１〜Ｃ４やダイオードＤ１〜Ｄ４を設ける必要がなくなり、回路構成を簡素化することができる。

サージ電圧抑止回路２は、逆方向接続の一対のダイオードＤ５，Ｄ６と、これらダイオードＤ５，Ｄ６にそれぞれ並列接続されたコンデンサＣ５，Ｃ６とを有している。ダイオードＤ５のアノードは接続点Ｐ３に接続され、カソードは高圧ラインＬ１Ｈに接続されている。また、ダイオードＤ６のアノードは低圧ラインＬ１Ｌに接続され、カソードは接続点Ｐ３に接続されている。このような構成によりサージ電圧抑止回路２は、コンデンサＣ５，Ｃ６と後述するインダクタＬｒまたはインダクタＬｃｈとの間でＬＣ直列共振回路（第１共振回路または第２共振回路）を構成し、このＬＣ直列共振回路による共振特性を利用することで、後述するスイッチング回路４内のダイオードＤ１０，Ｄ２０に加わるサージ電圧を抑制するようになっている。

インダクタＬｒは、一端が接続点Ｐ１に接続され、他端が接続点Ｐ３に接続されている。すなわち、このインダクタＬｒは、スイッチング素子Ｓ１，Ｓ２とダイオードＤ５，Ｄ６およびコンデンサＣ５，Ｃ６とから構成されるブリッジ回路に、Ｈブリッジ接続されるようになっている。このような構成によりインダクタＬｒは、スイッチング回路１内のコンデンサＣ１〜Ｃ４と共にＬＣ直列共振回路を構成し、このＬＣ直列共振回路による共振特性を利用することで、後述するように、スイッチング素子Ｓ１〜Ｓ４における短絡損失を抑制するようになっている。また、上記のように、サージ電圧抑止回路２内のコンデンサＣ５，Ｃ６と共にＬＣ直列共振回路（第１共振回路）を構成し、スイッチング回路４内のダイオードＤ１０，Ｄ２０に加わるサージ電圧を抑制するようになっている。

トランス３は、高圧側の巻線３１と、低圧側の一対の巻線３２Ａ，３２Ｂとを有している。巻線３１は一端が接続点Ｐ３に接続され、他端が接続点Ｐ２に接続されている。すなわち、この巻線３１は、スイッチング素子Ｓ３，Ｓ４とダイオードＤ５，Ｄ６およびコンデンサＣ５，Ｃ６とから構成されるブリッジ回路に、Ｈブリッジ接続されるようになっている。一方、巻線３２Ａ，３２Ｂの一端同士はセンタタップＣＴで互いに接続され、このセンタタップＣＴは、低圧側の高圧ラインＬ２Ｈ上をインダクタＬｃｈを介して入出力端子Ｔ３に導かれている。このような構成によりトランス３は、スイッチング回路１または後述するスイッチング回路４によって生成された入力交流電圧を降圧し、巻線３２Ａ，３２Ｂの各端部または巻線３１の端部から、互いに１８０度位相が異なる出力交流電圧を出力するようになっている。なお、この場合の降圧または昇圧の度合いは、巻線３１と巻線３２Ａ，３２Ｂとの巻数比によって定まる。

スイッチング回路４は、２つのスイッチング素子Ｓ１０，Ｓ２０と、これらスイッチング素子Ｓ１０，Ｓ２０に対してそれぞれ並列接続されたダイオードＤ１０，Ｄ２０とを有しており、プッシュプル型の回路構成となっている。ダイオードＤ１０，Ｄ２０について具体的にみると、ダイオードＤ１０のカソードはトランス３の巻線３２Ａの他端に接続され、ダイオードＤ２０のカソードはトランス３の巻線３２Ｂの他端に接続されている。また、これらダイオードＤ１０，Ｄ２０のアノード同士は互いに接続され、低圧側の低圧ラインＬ２Ｌに接続されている。つまり、このスイッチング回路４のダイオードＤ１０，Ｄ２０は、センタタップ型のアノードコモン接続の構成となっている。このような構成によりスイッチング回路４は、後述するように、順方向動作時にはセンタタップ型の整流回路として機能する一方、逆方向動作時にはプッシュプル型のインバータ回路として機能するようになっている。

なお、スイッチング素子Ｓ１０，Ｓ２０も、例えばＭＯＳ−ＦＥＴやＩＧＢＴなどのスイッチ素子から構成される。また、これらスイッチ素子としてＭＯＳ―ＦＥＴを用いた場合には、上記ダイオードＤ１０，Ｄ２０をそれぞれ、このＭＯＳ―ＦＥＴの寄生ダイオードから構成することが可能である。そのように構成した場合も、スイッチ素子とは別個にダイオードＤ１０，Ｄ２０を設ける必要がなくなり、回路構成を簡素化することができる。

インダクタＬｃｈは、高圧ラインＬ２Ｈに挿入配置されており、一端はセンタタップＣＴに接続され、他端は入出力端子Ｔ３に接続されている。また、平滑コンデンサＣＬは、高圧ラインＬ２Ｈ（具体的には、インダクタＬｃｈの他端）と低圧ラインＬ２Ｌとの間に設けられ、低圧ラインＬ２Ｌの端部には、入出力端子Ｔ４が設けられている。このような構成によりインダクタＬｃｈは、後述するように順方向動作時にはチョークコイルとして機能し、平滑コンデンサＣＬと共に平滑回路を構成することで、スイッチング回路４で整流された直流電圧を平滑化して直流低圧電圧ＶＬを生成し、これを入出力端子Ｔ３，Ｔ４から低圧バッテリ５２に給電するようになっている。また、逆方向動作時には、昇圧用インダクタとして機能すると共に、サージ電圧抑止回路２内のコンデンサＣ５，Ｃ６と共にＬＣ直列共振回路（第２共振回路）を構成し、スイッチング回路４内のダイオードＤ１０，Ｄ２０に加わるサージ電圧を抑制するようになっている。

駆動回路６は、スイッチング回路１内のスイッチング素子Ｓ１〜Ｓ４、およびスイッチング回路４内のスイッチング素子Ｓ１０，Ｓ２０をそれぞれ駆動するためのものである。具体的には、スイッチング素子Ｓ１〜Ｓ４に対してそれぞれ駆動信号ＳＧ１〜ＳＧ４を供給し、これらスイッチング素子Ｓ１〜Ｓ４をオン・オフ制御する一方、スイッチング素子Ｓ１０，Ｓ２０に対してそれぞれ駆動信号ＳＧ１０，ＳＧ２０を供給し、これらスイッチング素子Ｓ１０，Ｓ２０をオン・オフ制御するようになっている。また、この駆動回路６は、後述するように、順方向動作時にスイッチング回路１内のスイッチング素子Ｓ１〜Ｓ４に対してスイッチング位相制御（位相シフト制御）を行い、スイッチング位相差を適切に設定することで、順方向動作時の直流出力電圧（直流低圧電圧ＶＬ）を安定化させるようになっている。なお、駆動回路６が、スイッチング回路１内のダイオードＤ１〜Ｄ４やスイッチング回路４内のダイオードＤ１０，Ｄ２０の導通期間にそれぞれ同期してスイッチング素子Ｓ１〜Ｓ４やスイッチング素子Ｓ１０，Ｓ２０がオン状態となるように制御した場合（同期整流）には、これらダイオードＤ１〜Ｄ４，Ｄ１０，Ｄ２０での電力損失を低減することができる。

ここで、入出力端子Ｔ１，Ｔ２および入出力端子Ｔ３，Ｔ４が、本発明における「第１および第２の入出力端子対」の一具体例に対応する。また、順方向動作時における入出力端子Ｔ１，Ｔ２および逆方向動作時における入出力端子Ｔ３，Ｔ４が本発明における「一方の入出力端子対」の一具体例に対応し、順方向動作時における入出力端子Ｔ３，Ｔ４および逆方向動作時における入出力端子Ｔ１，Ｔ２が本発明における「他方の入出力端子対」の一具体例に対応する。また、巻線３１が本発明における「第１の巻線」の一具体例に対応し、巻線３２Ａ，３２Ｂが本発明における「第２の巻線」の一具体例に対応する。また、スイッチング回路１が本発明における「第１の回路」の一具体例に対応し、スイッチング回路４が本発明における「第２の回路」の一具体例に対応する。また、スイッチング素子Ｓ１〜Ｓ４が本発明における「複数の第１のスイッチング素子」の一具体例に対応し、スイッチング素子Ｓ１０，Ｓ２０が本発明における「複数の第２のスイッチング素子」の一具体例に対応する。また、ダイオードＤ１〜Ｄ４が本発明における「第１の整流素子」の一具体例に対応し、ダイオードＤ１０，Ｄ２０が本発明における「第２の整流素子」の一具体例に対応する。また、ダイオードＤ５，Ｄ６が本発明における「第３の整流素子」の一具体例に対応し、コンデンサＣ５，Ｃ６が本発明における「第１の容量素子」の一具体例に対応し、ダイオードＤ５とコンデンサＣ５とからなる素子対およびダイオードＤ６とコンデンサＣ６とからなる素子対が、本発明における「素子対」の一具体例に対応する。

次に、以上のような構成のスイッチング電源装置の動作について説明する。まず、スイッチング電源装置の基本動作を、順方向動作および逆方向動作に分けて説明する。

図２は、このスイッチング電源装置における順方向動作および逆方向動作における各回路の役割の違いを表したものである。

まず、順方向動作（直流高圧電圧ＶＨから直流低圧電圧ＶＬへの降圧動作）時には、スイッチング回路１内のスイッチング素子Ｓ１〜Ｓ４は、駆動回路６からの駆動信号ＳＧ１〜ＳＧ４によってオン・オフ動作し、インバータ回路として機能する一方、スイッチング回路４内のスイッチング素子Ｓ１０，Ｓ２０は、駆動信号ＳＧ１０，ＳＧ２０によってオフ状態となり、整流回路として機能する（図２）。なお、前述した同期整流の場合には、これらスイッチング素子Ｓ１０，Ｓ２０もオン・オフ動作することになる。また、インダクタＬｒがＬＣ直列共振回路（コンデンサＣ１〜Ｃ４との共振回路、およびコンデンサＣ５，Ｃ６との第１共振回路）の共振用インダクタとして機能する一方、インダクタＬｃｈはチョークコイルとして機能する（図２）。なお、詳細は後述するように、サージ電圧抑止回路２による整流ダイオードＤ１０，Ｄ２０のサージ電圧抑止機能も有効となっている（図２）。

よって、この順方向動作時には、以下のような基本動作となる。まず、高圧バッテリ５１から入出力端子Ｔ１，Ｔ２間に直流高圧電圧ＶＨが印加され、インバータ回路として機能するスイッチング回路１によって、入力交流電圧が生成される。

次に、この入力交流電圧がトランス３の巻線３１に入力すると変圧（この場合、降圧）され、巻線３２Ａ，３２Ｂから出力交流電圧が出力される。そしてこの出力交流電圧が、整流回路として機能するスイッチング回路４内のダイオードＤ１０，Ｄ２０によって整流され、チョークコイルとして機能するインダクタＬｃｈと平滑コンデンサＣＬとによって平滑化されることで、入出力端子Ｔ３，Ｔ４から直流低圧電圧ＶＬとして出力され、低圧バッテリ５２に給電される。

一方、逆方向動作（直流低圧電圧ＶＬから直流高圧電圧ＶＨへの昇圧動作）時には、逆にスイッチング回路１内のスイッチング素子Ｓ１〜Ｓ４は、駆動信号ＳＧ１〜ＳＧ４によってオフ状態となり、整流回路として機能する一方、スイッチング回路４内のスイッチング素子Ｓ１０，Ｓ２０は、駆動信号ＳＧ１０，ＳＧ２０によってオン・オフ動作し、インバータ回路として機能する（図２）。なお、前述した同期整流の場合には、スイッチング素子Ｓ１〜Ｓ４もオン・オフ動作することになる。また、インダクタＬｒがＬＣ直列共振回路（コンデンサＣ１〜Ｃ４との共振回路）の共振用インダクタとして機能する一方、インダクタＬｃｈもＬＣ直列共振回路（コンデンサＣ５，Ｃ６との第２共振回路）の共振用インダクタとして機能すると共に、昇圧用インダクタとしても機能する（図２）。なお、詳細は後述するように、この逆方向動作時においても、サージ電圧抑止回路２によるダイオードＤ１０，Ｄ２０のサージ電圧抑止機能が有効となっている（図２）。

よって、この逆方向動作時には、以下のような基本動作となる。まず、低圧バッテリ５２から入出力端子Ｔ３，Ｔ４間に直流低圧電圧ＶＬが印加され、昇圧用インダクタとして機能するインダクタＬｃｈおよびインバータ回路として機能するスイッチング回路４によって、入力交流電圧が生成される。

次に、この入力交流電圧がトランス３の巻線３２Ａ，３２Ｂにそれぞれ入力すると変圧（この場合、昇圧）され、巻線３１から出力交流電圧が出力される。そしてこの出力交流電圧が、整流回路として機能するスイッチング回路１内のダイオードＤ１〜Ｄ４によって整流され、入出力端子Ｔ１，Ｔ２から直流高圧電圧ＶＨとして出力され、高圧バッテリ５１に給電される。

このようにして、本実施の形態のスイッチング電源装置において、順方向動作および逆方向動作がなされるようになっている。

次に、図３〜図２９を参照して、本発明の主な特徴である、スイッチング回路４内のダイオードＤ１０，Ｄ２０に加わるサージ電圧を抑止する動作について、順方向動作時と逆方向動作時と分けて詳細に説明する。

＜順方向動作時のサージ電圧抑制動作＞
まず、図３〜図１６を参照して、順方向動作時における、ダイオードＤ１０，Ｄ２０に加わるサージ電圧を抑止する動作について説明する。

図３は、図１のスイッチング電源装置の順方向動作時における各部の電圧波形または電流波形をタイミング波形図（タイミングｔ０〜ｔ１０）で表したものであり、図中の（Ａ）〜（Ｄ）は駆動信号ＳＧ１〜ＳＧ４の電圧波形を、（Ｅ），（Ｆ）は駆動信号ＳＧ１０，ＳＧ２０の電圧波形を、（Ｇ）〜（Ｉ）は接続点Ｐ１〜Ｐ３の電位ＶＰ１〜ＶＰ３を、（Ｊ）は接続点Ｐ３の電位ＶＰ３を基準とした接続点Ｐ１，Ｐ３間の電位差Ｖ_P1-P3を、（Ｋ）は接続点Ｐ２の電位ＶＰ２を基準とした接続点Ｐ３，Ｐ２間の電位差Ｖ_P3-P2を、（Ｌ）はインダクタＬｒを流れる電流Ｉｒを、（Ｍ）はトランス３の巻線３１を流れる電流Ｉ３１を、（Ｎ），（Ｏ）はそれぞれサージ電圧抑止回路２におけるダイオードＤ５，Ｄ６とコンデンサＣ５，Ｃ６との並列接続部分を流れる電流Ｉ５，Ｉ６を、（Ｐ），（Ｑ）はそれぞれダイオードＤ１０，Ｄ２０のアノード・カソード間に加わる逆電圧Ｖ１０，Ｖ２０を、（Ｒ），（Ｓ）はそれぞれスイッチング素子Ｓ１０，Ｓ２０またはダイオードＤ１０，Ｄ２０を流れる電流Ｉ１０，Ｉ２０を、（Ｔ）はインダクタＬｃｈを流れる電流Ｉｃｈを、それぞれ表している。なお、各電圧の方向は図１に矢印で示したとおりであり、「−」から「＋」の方向を正方向としている。また、各電流の方向も、図１に矢印で示した方向を正方向としている。

また、図４〜図１５は、図３の各タイミング（タイミングｔ０〜ｔ１０）におけるスイッチング電源装置の動作状態を表したものであり、図１６は、図３で示したタイミング以降（タイミングｔ１０〜ｔ２０（ｔ０））の各部の電圧波形または電流波形を表したものである。なお、図３，図１６でそれぞれ示したタイミングは、それぞれスイッチング電源装置の動作の半周期分のものを表しており、これらの動作を合わせて一周期分の動作となっている。

まず、図３〜図１５を参照して、最初の半周期分の動作について説明する。

スイッチング素子Ｓ１〜Ｓ４の駆動信号ＳＧ１〜ＳＧ４（図３（Ａ）〜（Ｄ））についてみると、これらのスイッチング素子は、２つのスイッチング素子対に区分されることが分かる。具体的には、スイッチング素子Ｓ１，Ｓ２はいずれも時間軸上における固定タイミングでオンするように制御され、「固定側スイッチング素子」と称される。また、スイッチング素子Ｓ３，Ｓ４はいずれも時間軸上における可変タイミングでオンするように制御され、「シフト側スイッチング素子」と称される。

また、これらスイッチング素子Ｓ１〜Ｓ４は、スイッチング動作のいかなる状態においても、直流高圧電圧ＶＨが印加された入出力端子Ｔ１，Ｔ２が電気的に短絡されない組み合わせおよびタイミングで駆動される。具体的には、スイッチング素子Ｓ３，４（固定側スイッチング素子）は、同時にオンとなることはなく、また、スイッチング素子Ｓ１，Ｓ２（シフト側スイッチング素子）も、同時にオンとなることはない。これらが同時にオンとなるのを回避するためにとられる時間的間隔は、デッドタイムＴｄと称される（図３（Ａ），（Ｄ））。

また、スイッチング素子Ｓ１，Ｓ４は同時にオンとなる期間を有し、この同時にオンとなる期間において、トランス３の巻線３１が励磁される。そしてこれらスイッチング素子Ｓ１，Ｓ４は、スイッチング素子Ｓ１（固定側スイッチング素子）を基準としてスイッチング位相差φをなすように動作する（図３（Ａ），（Ｄ））。また同様に、スイッチング素子Ｓ２，Ｓ３は同時にオンとなる期間を有し、この同時にオンとなる期間において、トランス３の巻線３１が、上記の場合とは逆方向に励磁される。そしてこれらスイッチング素子Ｓ２，Ｓ３は、スイッチング素子Ｓ２（固定側スイッチング素子）を基準としてスイッチング位相差φをなすように動作する（図３（Ｂ），（Ｃ））。さらに、スイッチング素子Ｓ１とスイッチング素子Ｓ４とのスイッチング位相差φ、およびスイッチング素子Ｓ２とスイッチング素子Ｓ３とのスイッチング位相差φがそれぞれ制御されると、スイッチング素子Ｓ１およびスイッチング素子Ｓ４が同時にオンになっている時間、ならびにスイッチング素子Ｓ２およびスイッチング素子Ｓ３が同時にオンになっている時間がそれぞれ変化する。これにより、トランス３の巻線３１に印加される入力交流電圧のデューティ比が変化し、順方向動作の直流出力電圧（直流低圧電圧ＶＬ）が安定化されるようになっている。

なお、この順方向動作時には、スイッチング素子Ｓ１０，Ｓ２０の駆動信号ＳＧ１０，ＳＧ２０は常に０Ｖとなっており（図３（Ｅ），（Ｆ））、スイッチング素子Ｓ１０，Ｓ２０が常にオフ状態となるようになっている。ただし、前述した同期整流の場合には、これらスイッチング素子Ｓ１０，Ｓ２０もオン・オフ動作することになる。

まず、図４に示したタイミングｔ０〜ｔ１までの期間では、スイッチング素子Ｓ１，Ｓ４がオン状態となっており（図３（Ａ），（Ｄ））、スイッチング素子Ｓ２，Ｓ３はオフ状態となっている（図３（Ｂ），（Ｃ））。また、接続点Ｐ１の電位ＶＰ１＝ＶＨ（図３（Ｇ））、および接続点Ｐ２の電位ＶＰ２＝０Ｖ（図３（Ｈ））であり、前述のようにインダクタＬｒのインダクタンスはトランス３の巻線３１のインダクタンスと比べて非常に小さいことから、接続点Ｐ３の電位ＶＰ３≒ＶＨとなり（図３（Ｉ））、ＶＰ２を基準とした接続点Ｐ３，Ｐ２間の電位差Ｖ_P3-P2もほぼＶＨと等しくなっている（図３（Ｋ））。したがって、スイッチング回路１には図４に示したようなループ電流Ｉａが流れ、インダクタＬｒが励磁されると共に高圧側から低圧側へ電力伝送が行われる。よって、低圧側にはダイオードＤ１０およびインダクタＬｃｈを介するループ電流Ｉｘａが流れ、低圧バッテリ５２へ電荷が供給される。なお、この期間では、ダイオードＤ１０には順方向電圧が印加され、逆電圧Ｖ１０＝０Ｖ（図３（Ｐ））となる一方、ダイオードＤ２０には、逆電圧Ｖ２０が印加されている（図３（Ｒ））。

次に、図５で示したタイミングｔ１〜ｔ２までの期間では、タイミングｔ１でスイッチング素子Ｓ４がオフ状態となる（図３（Ｄ））。すると、コンデンサＣ３，Ｃ４とインダクタＬｒとが協働してＬＣ直列共振回路が構成され、共振動作が行われる。したがって、図５に示したようなループ電流Ｉｂ，Ｉｃが流れ、コンデンサＣ３が放電される一方、コンデンサＣ４は充電されるので、接続点Ｐ２の電位ＶＰ２が徐々に上昇していき、タイミングｔ２でＶＰ２＝ＶＨとなる（図３（Ｈ））。また、このときダイオードＤ２０の逆電圧Ｖ２０が徐々に下降していき、タイミングｔ２で０Ｖとなる（図３（Ｒ））。

ここで、図６で示したように、タイミングｔ２でＶＰ２＝ＶＨとなると（図３（Ｈ））、ダイオードＤ３が導通するようになる。また、このようにＶＰ２＝ＶＨとなってダイオードＤ３が導通した後に、図７に示したように、タイミングｔ３でスイッチング素子Ｓ３がオン状態となることで（図３（Ｃ））ＺＶＳ動作がなされ、その結果、スイッチング素子Ｓ３における短絡損失が抑制される。

また、このタイミングｔ２〜ｔ４の期間では、タイミングｔ０〜ｔ１の期間で励磁されることによりインダクタＬｒに蓄えられたエネルギーが、このインダクタＬｒの両端に接続された回路において、電流として循環しようとする。具体的には、図７に示したように、インダクタＬｒの一端（接続点Ｐ３）からスイッチング素子Ｓ１の他端（高圧ラインＬ１Ｈ側）までの間の電位差が互いに等しくなるように、ループ電流Ｉｄ，Ｉｅがそれぞれ流れる。ここで、ループ電流Ｉｄの経路においては、この電位差は、トランス３の巻線３１の両端間の電圧Ｖ３１と、スイッチング素子Ｓ３の両端間の電圧ＶＳ３との和になる。Ｖ３１は、トランス３の巻線３１と巻線３２Ａ，３２Ｂとの巻数比をｎとすると、ダイオードＤ１０の順方向電圧降下をこの巻数比ｎで割ったものとなり、Ｖ３１は、スイッチング素子Ｓ３がオフ状態のとき（タイミングｔ２〜ｔ３の期間）はダイオードＤ３の順方向電圧降下となり、スイッチング素子Ｓ３がオン状態のとき（タイミングｔ３〜ｔ４の期間）は、スイッチング素子Ｓ３のオン抵抗と流れる電流との積になる。一方、ループ電流Ｉｅの経路においては、上記電位差は、ダイオードＤ５の順方向電圧降下となる。

ここで、これらダイオードＤ１０，Ｄ３，Ｄ５の順方向電圧降下の値は、流れている順方向電流値や周囲の温度によって変化するが、ループ電流Ｉｄ，Ｉｅはそれぞれ、上記電位差が互いに等しくなるように流れる。また、このように電流が２つのループ電流Ｉｄ，Ｉｅに分流することにより、トランス３の巻線３１を流れる電流Ｉ３１の絶対値が減少する（図３（Ｍ））。さらに、このトランス３でのアンペア・ターンが等しくなると共に、トランス３の巻線３２Ａ，３２Ｂをそれぞれ流れる電流の和がインダクタＬｃｈを流れる電流Ｉｃｈに等しくなるように、この電流Ｉｃｈが、ダイオードＤ１０を流れるループ電流Ｉｘａと、ダイオードＤ２０を流れるループ電流Ｉｘｂとに分流する。

次に、図８で示したように、タイミングｔ４になると、スイッチング素子Ｓ１がオフ状態となる（図３（Ａ））。すると、コンデンサＣ１，Ｃ２とインダクタＬｒとが協働してＬＣ直列共振回路が構成され、共振動作が行われる。したがって、図８に示したようなループ電流Ｉｆ，Ｉｇ，Ｉｈ，Ｉｉが流れる。よって、コンデンサＣ２が放電される一方、コンデンサＣ１は充電されるので、接続点Ｐ１の電位ＶＰ１が徐々に下降していき、タイミングｔ５でＶＰ１＝０Ｖとなる（図３（Ｇ））。

ここで、図９で示したように、タイミングｔ５でＶＰ１＝０Ｖとなると（図３（Ｇ））、このときＶＰ３＝ＶＨ（図３（Ｉ））およびＶ_P1-P3＝−ＶＨ（図３（Ｊ））であることから、ダイオードＤ２が導通するようになる。また、このようにＶＰ１＝０ＶとなってダイオードＤ２が導通した後に、図１０に示したように、タイミングｔ６でスイッチング素子Ｓ２がオン状態となることで（図３（Ｂ））ＺＶＳ動作がなされ、その結果、スイッチング素子Ｓ２における短絡損失が抑制される。

次に、図１０に示したタイミングｔ６〜ｔ７までの期間では、インダクタＬｒに蓄えられたエネルギーは、コンデンサＣ１，Ｃ２における充放電が終了した後も、図１０に示したようなループ電流Ｉｍ，Ｉｌによって、平滑コンデンサＣＨに回生される。そしてこの平滑コンデンサＣＨへ回生されるに従ってインダクタＬｒに蓄えられたエネルギーは減少し、それに伴ってインダクタＬｒを流れる電流Ｉｒの絶対値、およびトランス３の巻線３１を流れる電流Ｉ３１の絶対値も減少していく（図３（Ｌ），（Ｍ））。このため、トランス３でのアンペア・ターンが等しくなると共に、トランス３の巻線３２Ａ，３２Ｂをそれぞれ流れる電流の和がインダクタＬｃｈを流れる電流Ｉｃｈに等しくなるように、この電流Ｉｃｈが、ダイオードＤ１０を流れるループ電流Ｉｘａと、ダイオードＤ２０を流れるループ電流Ｉｘｂとに分流する。

また、この期間では、インダクタＬｒの一端（接続点Ｐ３）からダイオードＤ５のカソードまでの間の電位差が互いに等しくなるように、上記ループ電流Ｉｍ，Ｉｌがそれぞれ流れているが、次第にループ電流Ｉｍの経路での電位差のほうがループ電流Ｉｌの経路での電位差よりも大きくなり、ダイオードＤ５が非導通となることで、インダクタＬｒを流れる電流Ｉｒの絶対値とトランス３の巻線３１を流れる電流Ｉ３１の絶対値とが等しくなる（図３（Ｌ），（Ｍ））。なお、前述したように、ループ電流Ｉｌの経路での電位差は、トランス３の巻線３１の両端間の電圧Ｖ３１（ダイオードＤ１０の順方向電圧降下を、トランス３の巻線３１と巻線３２Ａ，３２Ｂとの巻数比ｎで割ったもの）と、スイッチング素子Ｓ３の両端間の電圧ＶＳ３（この期間では、スイッチング素子Ｓ３がオン状態であるので、スイッチング素子Ｓ３のオン抵抗と流れる電流との積になる）との和となり、ループ電流Ｉｍの経路での電位差は、ダイオードＤ５の順方向電圧降下となる。

次に、図１１で示したように、タイミングｔ７になると、インダクタＬｒに蓄えられたエネルギーがすべて回生され、インダクタＬｒを流れる電流Ｉｒ＝トランス３の巻線３１を流れる電流Ｉ３１＝０Ａ（図３（Ｌ），（Ｍ））、およびダイオードＤ１０を流れる電流Ｉ１０＝ダイオードＤ２０を流れる電流Ｉ２０（図３（Ｑ），（Ｓ））となる。そしてこのタイミングｔ７から、インダクタＬｒはこれまでと逆方向のエネルギーを蓄えるようになり、インダクタＬｒおよびトランス３の巻線３１には、図１２に示したようにこれまでと反対方向のループ電流Ｉｎが流れるようになると共に、電流ＩｒはＶＨ／Ｌ（Ｌ；インダクタＬｒのインダクタンス）の割合で増加していく（図３（Ｌ），（Ｍ））。このため、トランス３でのアンペア・ターンが等しくなると共に、トランス３の巻線３２Ａ，３２Ｂをそれぞれ流れる電流の和がインダクタＬｃｈを流れる電流Ｉｃｈに等しくなるように、この電流Ｉｃｈが、ダイオードＤ１０を流れるループ電流Ｉｘａと、整流ダイオードＤ２０を流れるループ電流Ｉｘｂとに分流する。ただし、ダイオードＤ１０を流れる電流Ｉ１０は徐々に減少していく一方、ダイオードＤ２０を流れる電流Ｉ２０は徐々に増加していく（図３（Ｑ），（Ｓ））。そしてＩ１０＝０Ａとなり、トランス３の巻線３２Ｂを流れる電流がインダクタＬｃｈを流れる電流Ｉｃｈと等しくなったとき、このトランス３でのアンペア・ターンはこれ以上増加しないことからＩ３１の増加が妨げられようとするが、サージ電圧抑止回路２のコンデンサＣ５，Ｃ６とインダクタＬｒとが協働してＬＣ直列共振回路（第１共振回路）が構成され、第１共振動作が開始される。このときが、タイミングｔ８に相当する。

次に、図１３に示したタイミングｔ８〜ｔ９までの期間では、上記第１共振動作によって、ループ電流Ｉｏ，Ｉｐが流れる。よって、コンデンサＣ６が放電される一方、コンデンサＣ５は充電されるので、この第１共振動作に伴って、接続点Ｐ３の電位ＶＰ３が緩やかに下降していく（図３（Ｉ））。これに伴い、トランス３の巻線３１の両端間の電圧Ｖ３１の絶対値が増加すると共に、巻線３２Ａ，３２Ｂにもそれぞれ電圧Ｖ３２Ａ，Ｖ３２Ｂが発生し、Ｖ３２Ａ＝Ｖ３２Ｂ＝Ｖ３１／ｎ（ｎ；トランス３の巻線３１と巻線３２Ａ，３２Ｂとの巻数比）、（ダイオードＤ２０のカソードの電位）＜（センタタップＣＴの電位）＜（ダイオードＤ１０のカソードの電位）、（インダクタＬｒを流れる電流Ｉｒ）＝（トランス３の巻線３１を流れる電流Ｉ３１）＋（ダイオードＤ５とコンデンサＣ５との並列接続部分を流れる電流Ｉ５）＋（ダイオードＤ６とコンデンサＣ６との並列接続部分を流れる電流Ｉ６）となる。上記のようにＶＰ３が緩やかに下降していき、ＶＰ３＝０ＶおよびＶＰ_3-P2＝−ＶＨ（図３（Ｉ），（Ｋ））となったときが、タイミングｔ９に相当する。

ここで、本実施の形態のスイッチング電源装置では、このタイミングｔ８〜ｔ９までの期間において、上記第１共振回路による共振動作がなされているため、整流ダイオードとして機能するダイオードＤ１０に加わる逆電圧Ｖ１０の立ち上がりが、従来と比べ緩やかになる（図３（Ｐ））。また、インダクタＬｒの作用によりこの第１共振動作は継続されようとするが、ＶＰ３＝０Ｖ（図３（Ｉ））であることから、コンデンサＣ６およびダイオードＤ６の両端の電圧は０Ｖとなり、コンデンサＣ６を流れる電流ＩＣ６＝０Ａになると共に、ダイオードＤ６が導通する。

よって、図１４に示したタイミングｔ９〜ｔ１０までの期間では、ダイオードＤ６が導通すること、およびスイッチング素子Ｓ３がオン状態（図３（Ｃ））であることから、トランス３の巻線３１の両端の電圧Ｖ３１（およびＶＰ_3-P2の絶対値（図３（Ｋ）））が直流高圧電圧ＶＨにクランプされ、これによりトランスの巻線３２Ｂの両端の電圧Ｖ３２Ｂが、ＶＨ／ｎ（ｎ；トランス３の巻線３１と巻線３２Ａ，３２Ｂとの巻数比）にクランプされる。このため、ダイオードＤ１０に加わる逆電圧Ｖ１０は、整流回路として機能するスイッチング回路４がセンタタップ型の構成であることから、２×（ＶＨ／ｎ）よりも大きくなることはない（図３（Ｐ））。言い換えると、このダイオードＤ１０に加わる逆電圧Ｖ１０は、最大でも２×（ＶＨ／ｎ）以下となり、サージ電圧の上昇が抑制される。

また、このタイミングｔ９〜ｔ１０までの期間では、上記のようにダイオードＤ６が導通することから、（インダクタＬｒを流れる電流Ｉｒ）＝（トランス３の巻線３１を流れる電流Ｉ３１）＋（ダイオードＤ６を流れる電流ＩＤ６）となり、第１共振動作による共振電流が、図１４に示したようにループ電流Ｉｑで表される一方、Ｉｒは一定となる（図３（Ｌ））。また、トランス３の巻線３２Ｂの両端の電圧Ｖ３２ＢによってインダクタＬｃｈが励磁されるのに伴い、このインダクタＬｃｈを流れる電流Ｉｃｈが増加し、Ｉ３１＝（巻線３２Ａを流れる電流Ｉ３２Ａ）＋（巻線３２Ｂを流れる電流Ｉ３２Ｂ）＝Ｉ３２Ｂ＝Ｉｃｈであることから、Ｉ３１も増加していく（図３（Ｍ））。さらに、Ｉｒ＝Ｉ３１＋ＩＤ６、およびＩｒが一定であることから、Ｉ３１の増加によりＩＤ６が減少する。ＩＤ６＝Ｉ６＝０Ｖとなったとき（図３（Ｐ））が、図１５に示したタイミングｔ１０に相当する。以上で、最初の半周期分の動作が終了する。

次に、図１６を参照して、図３で示したタイミングｔ０〜ｔ１０以降の半周期分（タイミングｔ１０〜ｔ２０（ｔ０））の動作について説明する。

この半周期分の動作も、基本的には図３〜図１５で説明した半周期分の動作と同様である。すなわち、スイッチング素子Ｓ１０，Ｓ２０の駆動信号ＳＧ１０，ＳＧ２０は常に０Ｖとなっている（図１６（Ｅ），（Ｆ））。また、タイミングｔ１０〜ｔ１１までの期間では、スイッチング素子Ｓ２，Ｓ３がオン状態となっており（図１６（Ｂ），（Ｃ））、スイッチング素子Ｓ１，Ｓ４はオフ状態となっている（図１６（Ａ），（Ｄ））。また、接続点Ｐ１の電位ＶＰ１＝０Ｖ（図１６（Ｇ））、および接続点Ｐ２の電位ＶＰ２＝ＶＨ（図１６（Ｈ））であり、インダクタＬｒのインダクタンスはトランス３の巻線３１のインダクタンスと比べて非常に小さいことから、接続点Ｐ３の電位ＶＰ３≒０Ｖとなり（図１６（Ｉ））、ＶＰ２を基準とした接続点Ｐ３，Ｐ２間の電位差Ｖ_P3-P2もほぼ０Ｖと等しくなっている（図１６（Ｋ））。したがって、スイッチング回路１にはループ電流が流れ、インダクタＬｒが励磁されると共に高圧側から低圧側へ電力伝送が行われる。よって、低圧側にはダイオードＤ２０およびインダクタＬｃｈを介するループ電流が流れ、低圧バッテリ５２へ電荷が供給される。なお、この期間では、ダイオードＤ２０には順方向電圧が印加され、逆電圧Ｖ２０＝０Ｖ（図１６（Ｒ））となる一方、ダイオードＤ１０には、逆電圧Ｖ１０が印加されている（図１６（Ｐ））。

次に、タイミングｔ１１〜ｔ１２までの期間では、タイミングｔ１１でスイッチング素子Ｓ３がオフ状態となる（図１６（Ｃ））。すると、コンデンサＣ３，Ｃ４とインダクタＬｒとが協働してＬＣ直列共振回路が構成され、共振動作が行われる。したがって、２つのループ電流によって、コンデンサＣ３が充電される一方、コンデンサＣ４は放電されるので、接続点Ｐ２の電位ＶＰ２が徐々に下降していき、タイミングｔ１２でＶＰ２＝０Ｖとなる（図１６（Ｈ））。また、このときダイオードＤ１０の逆電圧Ｖ１０が徐々に下降していき、タイミングｔ１２で０Ｖとなる（図１６（Ｐ））。

ここで、タイミングｔ１２でＶＰ２＝０Ｖとなると（図１６（Ｈ））、ダイオードＤ４が導通するようになる。また、このようにＶＰ２＝０ＶとなってダイオードＤ４が導通した後に、タイミングｔ１３でスイッチング素子Ｓ４がオン状態となることで（図１６（Ｄ））ＺＶＳ動作がなされ、その結果、スイッチング素子Ｓ４における短絡損失が抑制される。

また、このタイミングｔ１２〜ｔ１４の期間では、前述のように、タイミングｔ１０〜ｔ１１の期間で励磁されることによりインダクタＬｒに蓄えられたエネルギーがインダクタＬｒの両端に接続された回路において電流として循環しようとし、電流が２つのループ電流に分流するため、トランス３の巻線３１を流れる電流Ｉ３１の絶対値が減少する（図１６（Ｍ））。また、このトランス３でのアンペア・ターンが等しくなると共に、トランス３の巻線３２Ａ，３２Ｂをそれぞれ流れる電流の和がインダクタＬｃｈを流れる電流Ｉｃｈに等しくなるように、この電流Ｉｃｈが、ダイオードＤ１０を流れるループ電流Ｉｘａと、ダイオードＤ２０を流れるループ電流Ｉｘｂとに分流する。

次に、タイミングｔ１４になると、スイッチング素子Ｓ２がオフ状態となる（図１６（Ｂ））。すると、コンデンサＣ１，Ｃ２とインダクタＬｒとが協働してＬＣ直列共振回路が構成され、共振動作が行われる。したがって、４つのループ電流が流れ、コンデンサＣ２が充電される一方、コンデンサＣ１は放電されるので、接続点Ｐ１の電位ＶＰ１が徐々に上昇していき、タイミングｔ１５でＶＰ１＝ＶＨとなる（図１６（Ｇ））。

ここで、タイミングｔ１５でＶＰ１＝ＶＨとなると（図１６（Ｇ））、このときＶＰ３＝０Ｖ（図１６（Ｉ））およびＶ_P1-P3＝ＶＨ（図１６（Ｊ））であることから、ダイオードＤ１が導通するようになる。また、このようにＶＰ１＝ＶＨとなってダイオードＤ１が導通した後に、タイミングｔ１６でスイッチング素子Ｓ１がオン状態となることで（図１６（Ａ））ＺＶＳ動作がなされ、その結果、スイッチング素子Ｓ１における短絡損失が抑制される。

次に、タイミングｔ１６〜ｔ１７までの期間では、インダクタＬｒに蓄えられたエネルギーは、コンデンサＣ１，Ｃ２における充放電が終了した後も、２つのループ電流によって平滑コンデンサＣＨに回生される。そしてこの平滑コンデンサＣＨへ回生されるに従ってインダクタＬｒに蓄えられたエネルギーは減少し、それに伴ってインダクタＬｒを流れる電流Ｉｒの絶対値、およびトランス３の巻線３１を流れる電流Ｉ３１の絶対値も減少していく（図１６（Ｌ），（Ｍ））。このため、トランス３でのアンペア・ターンが等しくなると共に、トランス３の巻線３２Ａ，３２Ｂをそれぞれ流れる電流の和がインダクタＬｃｈを流れる電流Ｉｃｈに等しくなるように、この電流Ｉｃｈが、ダイオードＤ１０を流れるループ電流Ｉｘａと、ダイオードＤ２０を流れるループ電流Ｉｘｂとに分流する。また、この期間では、ダイオードＤ６が非導通となることで、インダクタＬｒを流れる電流Ｉｒの絶対値とトランス３の巻線３１を流れる電流Ｉ３１の絶対値とが等しくなる（図１６（Ｌ），（Ｍ））。

次に、タイミングｔ１７になると、インダクタＬｒに蓄えられたエネルギーがすべて回生され、インダクタＬｒを流れる電流Ｉｒ＝トランス３の巻線３１を流れる電流Ｉ３１＝０Ａ（図１６（Ｌ），（Ｍ））、およびダイオードＤ１０を流れる電流Ｉ１０＝ダイオードＤ２０を流れる電流Ｉ２０（図１６（Ｑ），（Ｓ））となる。そしてこのタイミングｔ１７から、インダクタＬｒはこれまでと逆方向のエネルギーを蓄えるようになり、インダクタＬｒおよびトランス３の巻線３１には、これまでと反対方向のループ電流が流れるようになると共に、電流ＩｒはＶＨ／Ｌ（Ｌ；インダクタＬｒのインダクタンス）の割合で増加していく（図１６（Ｌ），（Ｍ））。このため、トランス３でのアンペア・ターンが等しくなると共に、トランス３の巻線３２Ａ，３２Ｂをそれぞれ流れる電流の和がインダクタＬｃｈを流れる電流Ｉｃｈに等しくなるように、この電流Ｉｃｈが、ダイオードＤ１０を流れるループ電流Ｉｘａと、ダイオードＤ２０を流れるループ電流Ｉｘｂとに分流する。ただし、ダイオードＤ２０を流れる電流Ｉ２０は徐々に減少していく一方、ダイオードＤ１０を流れる電流Ｉ１０は徐々に増加していく（図１６（Ｑ），（Ｓ））。そしてＩ２０＝０Ａとなり、トランス３の巻線３２Ａを流れる電流がインダクタＬｃｈを流れる電流Ｉｃｈと等しくなったとき、このトランス３でのアンペア・ターンはこれ以上増加しないことからＩ３１の増加が妨げられようとするが、サージ電圧抑止回路２のコンデンサＣ５，Ｃ６と低圧側のインダクタＬｃｈとが協働してＬＣ直列共振回路（第２共振回路）が構成され、第２共振動作が開始される。このときが、タイミングｔ１８に相当する。

次に、タイミングｔ１８〜ｔ１９までの期間では、上記第２共振動作によって２つのループ電流が流れ、コンデンサＣ６が充電される一方、コンデンサＣ５は放電されるので、この第２共振動作に伴って、接続点Ｐ３の電位ＶＰ３が緩やかに上昇していく（図１６（Ｉ））。これに伴い、トランス３の巻線３１の両端間の電圧Ｖ３１が増加すると共に、巻線３２Ａ，３２Ｂにもそれぞれ電圧Ｖ３２Ａ，Ｖ３２Ｂが発生する。このようにＶＰ３が緩やかに上昇していき、ＶＰ３＝ＶＨおよびＶＰ_3-P2＝ＶＨ（図１６（Ｉ），（Ｋ））となったときが、タイミングｔ１９に相当する。

ここで、本実施の形態のスイッチング電源装置では、このタイミングｔ１８〜ｔ１９までの期間において、上記第１共振回路による共振動作がなされているため、整流ダイオードとして機能するダイオードＤ２０に加わる逆電圧Ｖ２０の立ち上がりが、従来と比べ緩やかになる（図１６（Ｒ））。また、インダクタＬｒの作用によりこの第１共振動作は継続されようとするが、ＶＰ３＝ＶＨ（図１６（Ｉ））であることから、コンデンサＣ５およびダイオードＤ５の両端の電圧は０Ｖとなり、コンデンサＣ５を流れる電流ＩＣ５＝０Ａになると共に、ダイオードＤ５が導通する。

よって、タイミングｔ１９〜ｔ２０までの期間では、ダイオードＤ５が導通すること、およびスイッチング素子Ｓ４がオン状態（図１６（Ｄ））であることから、トランス３の巻線３１の両端の電圧Ｖ３１（およびＶＰ_3-P2の絶対値（図１６（Ｋ）））がＶＨにクランプされ、これによりトランスの巻線３２Ａの両端の電圧Ｖ３２Ａが、ＶＨ／ｎ（ｎ；トランス３の巻線３１と巻線３２Ａ，３２Ｂとの巻数比）にクランプされる。このため、ダイオードＤ２０に加わる逆電圧Ｖ２０は、整流回路として機能するスイッチング回路４がセンタタップ型の構成であることから、２×（ＶＨ／ｎ）よりも大きくなることはない（図１６（Ｒ））。言い換えると、このダイオードＤ２０に加わる逆電圧Ｖ２０は、最大でも２×（ＶＨ／ｎ）以下となり、サージ電圧の上昇が抑制される。

また、このタイミングｔ１９〜ｔ２０までの期間では、上記のようにダイオードＤ５が導通することから、Ｉｒは一定となる（図１６（Ｌ））。また、トランス３の巻線３２Ａの両端の電圧Ｖ３２ＡによってインダクタＬｃｈが励磁されるのに伴い、このインダクタＬｃｈを流れる電流Ｉｃｈが増加し、Ｉ３１も増加していく（図１６（Ｍ））。さらに、Ｉｒ＝Ｉ３１＋ＩＤ５、およびＩｒが一定であることから、Ｉ３１の増加によりＩＤ５が減少する。ＩＤ５＝Ｉ５＝０Ｖとなったとき（図１６（Ｎ））が、タイミングｔ２０に相当する。以上で後半の半周期分の動作が終了し、図２のタイミングｔ０と等価な状態となる。

このようにして、順方向動作時において、整流回路として機能するスイッチング回路４内のダイオードＤ１０，Ｄ２０に加わるサージ電圧が抑制される。

＜逆順方向動作時のサージ電圧抑制動作＞
次に、図１７〜図２６を参照して、逆方向動作時における、ダイオードＤ１０，Ｄ２０に加わるサージ電圧を抑止する動作について説明する。

図１７は、図１のスイッチング電源装置の逆方向動作時における各部の電圧波形または電流波形をタイミング波形図（タイミングｔ０〜ｔ１０）で表したものであり、図中の（Ａ）〜（Ｄ）は駆動信号ＳＧ１〜ＳＧ４の電圧波形を、（Ｅ），（Ｆ）は駆動信号ＳＧ１０，ＳＧ２０の電圧波形を、（Ｇ）は接続点Ｐ２の電位ＶＰ２を基準とした接続点Ｐ３，Ｐ２間の電位差Ｖ_P3-P2を、（Ｈ）は接続点Ｐ３の電位ＶＰ３を基準とした接続点Ｐ１，Ｐ３間の電位差Ｖ_P1-P3を、（Ｉ）はトランス３の巻線３１を流れる電流Ｉ３１を、（Ｊ）はスイッチング回路１におけるスイッチング素子Ｓ２，Ｓ３を流れる電流Ｉ２，Ｉ３を、（Ｋ）はスイッチング回路１におけるスイッチング素子Ｓ１，Ｓ４を流れる電流Ｉ１，Ｉ４を、（Ｌ），（Ｎ）はそれぞれダイオードＤ１０，Ｄ２０のアノード・カソード間に加わる逆電圧Ｖ１０，Ｖ２０を、（Ｍ），（Ｏ）はそれぞれスイッチング素子Ｓ１０，Ｓ２０またはダイオードＤ１０，Ｄ２０を流れる電流Ｉ１０，Ｉ２０を、（Ｐ）はインダクタＬｃｈを流れる電流Ｉｃｈを、それぞれ表している。なお、各電圧の方向は図１に矢印で示したとおりであり、「−」から「＋」の方向を正方向としている。また、各電流の方向も、図１に矢印で示した方向を正方向としている。

また、図１８〜図２６は、図１７の各タイミング（タイミングｔ３０〜ｔ４０）におけるスイッチング電源装置の動作状態を表したものである。なお、図１７で示したタイミングはスイッチング電源装置の動作の一周期分のものを表しており、図１８〜図２２および図２３〜図２６で示した動作状態はそれぞれ、このうちの半周期分のものとなっている。

まず、図１８〜図２２を参照して、最初の半周期分（タイミングｔ３０〜ｔ３５）の動作について説明する。

まず、この逆方向動作時には、スイッチング素子Ｓ１〜Ｓ４の駆動信号ＳＧ１〜ＳＧ４は常に０Ｖとなっており（図１７（Ａ）〜（Ｄ））、スイッチング素子Ｓ１〜Ｓ４が常にオフ状態となるようになっている。ただし、前述した同期整流の場合には、これらスイッチング素子Ｓ１〜Ｓ４もオン・オフ動作することになる。

図１８に示したタイミングｔ３０〜ｔ３１までの期間では、スイッチング素子Ｓ１０，Ｓ２０とも、オン状態となっている（図１８（Ｅ），（Ｆ））。したがって、スイッチング回路４を含む低圧側には図１８に示したようなループ電流Ｉｘｃ，Ｉｘｄが流れ、インダクタＬｃｈが励磁される。また、トランス３の巻線３２Ａ，３２Ｂは互いに巻回し方向が逆であると共に巻数が等しいため、これら巻線３２Ａ，３２Ｂに流れる電流によって発生する磁束が互いに打ち消し合うこととなり、巻線３２Ａ，３２Ｂの両端間の電圧はいずれも０Ｖとなっている。よって、低圧側から高圧側への電力伝送はなされず、図１８に示したように、高圧側のスイッチング回路１およびサージ電圧抑止回路２には、電流が流れない。なお、この期間では、ダイオードＤ１０，Ｄ２０ともに、逆電圧Ｖ１０，Ｖ２０は印加されていない（図１８（Ｌ），（Ｎ））。

次に、図１９に示したタイミングｔ３１〜ｔ３２までの期間では、タイミングｔ３１において、スイッチング素子Ｓ１０がオフ状態となる（図１８（Ｅ））。よって、低圧側には図１９に示したようなループ電流Ｉｘｄのみが流れ、このタイミングｔ３１から後述するタイミングｔ３４までの期間では、インダクタＬｃｈに蓄積されたエネルギーに基づいて、低圧側から高圧側への電力伝送がなされる。

また、このタイミングｔ３１〜ｔ３２までの期間では、サージ電圧抑止回路２のコンデンサＣ５，Ｃ６と低圧側のインダクタＬｃｈとが協働してＬＣ直列共振回路（第２共振回路）が構成され、第２共振動作がなされる。よって、ループ電流Ｉｒ，Ｉｓが流れ、コンデンサＣ６が放電される一方、コンデンサＣ５は充電されるので、この第２共振動作に伴って、接続点Ｐ３の電位ＶＰ３が緩やかに下降していく。これに伴い、トランス３の巻線３１の両端間の電圧Ｖ３１の絶対値が増加すると共に、巻線３２Ａ，３２Ｂにもそれぞれ電圧Ｖ３２Ａ，Ｖ３２Ｂが発生し、Ｖ３２Ａ＝Ｖ３２Ｂ＝Ｖ３１／ｎ（ｎ；トランス３の巻線３１と巻線３２Ａ，３２Ｂとの巻数比）となる。上記のようにＶＰ３が緩やかに下降していき、ＶＰ３＝０ＶおよびＶＰ_3-P2＝−ＶＨ（図１７（Ｇ））となったときが、タイミングｔ３２に相当する。

ここで、本実施の形態のスイッチング電源装置では、このタイミングｔ３１〜ｔ３２までの期間において、上記第２共振回路による共振動作がなされているため、ダイオードＤ１０に加わる逆電圧Ｖ１０の立ち上がりが、従来と比べ緩やかになる（図１７（Ｌ））。また、インダクタＬｃｈの作用によりこの第２共振動作は継続されようとするが、上記のようにＶＰ３＝０Ｖであることから、コンデンサＣ６およびダイオードＤ６の両端の電圧は０Ｖとなり、コンデンサＣ６を流れる電流ＩＣ６＝０Ａになると共に、ダイオードＤ６が導通する。

次に、図２０に示したタイミングｔ３２〜ｔ３３までの期間では、スイッチング回路１内のコンデンサＣ２と高圧側のインダクタＬｒとが協働してＬＣ直列共振回路が構成され、共振動作がなされる。よって、ループ電流Ｉｔ，Ｉｕが流れ、コンデンサＣ２が放電されるので、この共振動作に伴って、接続点Ｐ１の電位ＶＰ１が緩やかに下降していく。この接続点Ｐ１の電位ＶＰ１＝０Ｖとなり、ダイオードＤ２が導通したときが、タイミングｔ３３に相当する。

次に、図２１に示したタイミングｔ３３〜ｔ３４までの期間では、ダイオードＤ２，Ｄ３，Ｄ６が導通していることから、トランス３の巻線３１の両端の電圧Ｖ３１（およびＶＰ_3-P2の絶対値（図１７（Ｇ）））が直流高圧電圧ＶＨにクランプされ、これによりトランスの巻線３２Ａの両端の電圧Ｖ３２Ａが、ＶＨ／ｎ（ｎ；トランス３の巻線３１と巻線３２Ａ，３２Ｂとの巻数比）にクランプされる。このため、ダイオードＤ１０に加わる逆電圧Ｖ１０は、インバータ回路として機能するスイッチング回路４がプッシュプル型の構成であることから、２×（ＶＨ／ｎ）よりも大きくなることはない（図１７（Ｌ））。言い換えると、このダイオードＤ１０に加わる逆電圧Ｖ１０は、最大でも２×（ＶＨ／ｎ）以下となり、サージ電圧の上昇が抑制される。

次に、図２２に示したタイミングｔ３４〜ｔ３５までの期間では、タイミングｔ３４において再びスイッチング素子Ｓ１０がオン状態となり（図１８（Ｅ））、図２２に示したようなループ電流Ｉｘｃ，Ｉｘｄが流れることから、インダクタＬｃｈが再び励磁される。また、高圧側では、インダクタＬｒに蓄積されたエネルギーが、図２２に示したようなループ電流Ｉｗによって、コンデンサＣ６へ放出される。なお、蓄積されたエネルギーが全て放出され、ループ電流Ｉｗ＝０Ａとなったときが、タイミングｔ３５に相当する。このようにして、最初の半周期分の動作が終了する。

次に、図２３〜図２６を参照して、後半の半周期分（タイミングｔ３０〜ｔ３５）の動作について説明する。

まず、タイミングｔ３５〜ｔ３６までの期間では、図１８に示したタイミングｔ３０〜ｔ３１までの期間と同様に、低圧側にループ電流Ｉｘｃ，Ｉｘｄが流れ、インダクタＬｃｈが励磁されている。また、低圧側から高圧側への電力伝送はなされず、高圧側のスイッチング回路１およびサージ電圧抑止回路２には、電流が流れない。なお、この期間では、ダイオードＤ１０，Ｄ２０ともに、逆電圧Ｖ１０，Ｖ２０は印加されていない（図１８（Ｌ），（Ｎ））。

次に、図２３に示したタイミングｔ３６〜ｔ３７までの期間では、タイミングｔ３６において、スイッチング素子Ｓ２０がオフ状態となる（図１８（Ｆ））。よって、低圧側には図２３に示したようなループ電流Ｉｘｃのみが流れ、このタイミングｔ３６から後述するタイミングｔ３９までの期間では、インダクタＬｃｈに蓄積されたエネルギーに基づいて、低圧側から高圧側への電力伝送がなされる。

また、このタイミングｔ３６〜ｔ３７までの期間では、サージ電圧抑止回路２のコンデンサＣ５，Ｃ６と低圧側のインダクタＬｃｈとが協働してＬＣ直列共振回路（第２共振回路）が構成され、第２共振動作がなされる。よって、ループ電流Ｉｘ，Ｉｙが流れ、コンデンサＣ５が放電される一方、コンデンサＣ６は充電されるので、この第２共振動作に伴って、接続点Ｐ３の電位ＶＰ３が緩やかに上昇していく。これに伴い、トランス３の巻線３１の両端間の電圧Ｖ３１の絶対値が増加すると共に、巻線３２Ａ，３２Ｂにもそれぞれ電圧Ｖ３２Ａ，Ｖ３２Ｂが発生し、Ｖ３２Ａ＝Ｖ３２Ｂ＝Ｖ３１／ｎ（ｎ；トランス３の巻線３１と巻線３２Ａ，３２Ｂとの巻数比）となる。上記のようにＶＰ３が緩やかに上昇していき、ＶＰ３＝ＶＨおよびＶＰ_3-P2＝ＶＨ（図１７（Ｇ））となったときが、タイミングｔ３７に相当する。

ここで、本実施の形態のスイッチング電源装置では、このタイミングｔ３６〜ｔ３７までの期間において、上記第２共振回路による共振動作がなされているため、ダイオードＤ２０に加わる逆電圧Ｖ２０の立ち上がりが、従来と比べ緩やかになる（図１７（Ｎ））。また、インダクタＬｃｈの作用によりこの第２共振動作は継続されようとするが、上記のようにＶＰ３＝ＶＨであることから、コンデンサＣ５およびダイオードＤ５の両端の電圧は０Ｖとなり、コンデンサＣ５を流れる電流ＩＣ５＝０Ａになると共に、ダイオードＤ５が導通する。

次に、図２４に示したタイミングｔ３７〜ｔ３８までの期間では、スイッチング回路１内のコンデンサＣ１と高圧側のインダクタＬｒとが協働してＬＣ直列共振回路が構成され、共振動作がなされる。よって、ループ電流Ｉｚ１，Ｉｚ２が流れ、コンデンサＣ１が放電されるので、この共振動作に伴って、接続点Ｐ１の電位ＶＰ１が緩やかに上昇していく。この接続点Ｐ１の電位ＶＰ１＝ＶＨとなり、ダイオードＤ１が導通したときが、タイミングｔ３４に相当する。

次に、図２５に示したタイミングｔ３８〜ｔ３９までの期間では、ダイオードＤ１，Ｄ４，Ｄ５が導通していることから、トランス３の巻線３１の両端の電圧Ｖ３１（およびＶＰ_3-P2の絶対値（図１７（Ｇ）））が直流高圧電圧ＶＨにクランプされ、これによりトランスの巻線３２Ｂの両端の電圧Ｖ３２Ｂが、ＶＨ／ｎ（ｎ；トランス３の巻線３１と巻線３２Ａ，３２Ｂとの巻数比）にクランプされる。このため、ダイオードＤ２０に加わる逆電圧Ｖ２０は、インバータ回路として機能するスイッチング回路４がプッシュプル型の構成であることから、２×（ＶＨ／ｎ）よりも大きくなることはない（図１７（Ｎ））。言い換えると、このダイオードＤ２０に加わる逆電圧Ｖ２０は、最大でも２×（ＶＨ／ｎ）以下となり、サージ電圧の上昇が抑制される。

最後に、図２６に示したタイミングｔ３９〜ｔ４０（ｔ３０）までの期間では、タイミングｔ３９において再びスイッチング素子Ｓ２０がオン状態となり（図１８（Ｆ））、図２６に示したようなループ電流Ｉｘｃ，Ｉｘｄが流れることから、インダクタＬｃｈが再び励磁される。また、高圧側では、インダクタＬｒに蓄積されたエネルギーが、図２６に示したようなループ電流Ｉｚ４によって、コンデンサＣ５へ放出される。なお、蓄積されたエネルギーが全て放出され、ループ電流Ｉｚ４＝０Ａとなったときが、タイミングｔ４０に相当する。以上で後半の半周期分の動作が終了し、図１８のタイミングｔ３０と等価な状態となる。

このようにして逆方向動作の場合も、インバータ回路として機能するスイッチング回路４内のダイオードＤ１０，Ｄ２０に加わるサージ電圧が抑制される。

次に、図２７〜図２９を参照して、本実施の形態のスイッチング電源装置において整流ダイオードに加わるサージ電圧の波形と、従来のスイッチング電源装置（比較例）において整流ダイオードに加わるサージ電圧の波形とについて、比較しつつ説明する。

ここで、図２７，図２８は、比較例に係るスイッチング電源装置の構成および逆方向動作時のタイミング波形をそれぞれ表したものである。具体的には、図３８に示した従来のスイッチング電源装置において、スイッチング回路１０１内にインダクタＬｒを設けたスイッチング回路２０１を有する構成であり、本実施の形態のスイッチング電源装置からサージ電圧抑止回路２が除かれた構成に相当する。また、図２９（Ａ），（Ｂ）は、それぞれ本実施の形態および比較例に係るスイッチング電源装置において、ダイオードＤ１０，Ｄ２０に加わる逆電圧のタイミング波形を表したものである。なお、図２９（Ａ），（Ｂ）にそれぞれ示した逆電圧波形は、センタタップＣＴにおける電圧波形であり、実際にダイオードＤ１０，Ｄ２０に加わる逆電圧は、この２倍の値となる。

まず、図２９（Ｂ）に示した比較例に係る逆電圧波形では、サージ電圧の最大値が１００Ｖとなっており、ＶＨ／ｎの約２倍に相当するものである。また、この比較例に係る逆電圧波形では、サージ電圧抑止回路２が設けられていないため、この最大値までの立ち上がり時間が約２０ｎｓとなっており、急峻に立ち上がっていることが分かる。

これに対して、図２９（Ａ）に示した本実施の形態に係る逆電圧波形では、サージ電圧抑止回路２が設けられ、順方向動作時には、このサージ電圧抑止回路２内のコンデンサＣ５，Ｃ６とインダクタＬｒとから第１共振回路が構成される一方、逆方向動作時には、これらコンデンサＣ５，Ｃ６とインダクタＬｃｈとから第２共振回路が構成される。よって、これらの共振動作によって逆電圧が緩やかに立ち上がっていると共に、サージ電圧の最大値も低くなっていることが分かる。具体的には、サージ電圧の最大値が４５．５Ｖであり、（ＶＨ／ｎ）の約１倍（１．０８倍）に相当するものであると共に、このこの最大値までの立ち上がり時間が、約１００ｎｓとなっている。すなわち、図２９（Ｂ）に示した比較例と比べて逆電圧の立ち上がりが緩やかになると共に、サージ電圧の上昇が抑制されていることが分かる。

以上のように、本実施の形態では、順方向動作時には、サージ電圧抑止回路２内のコンデンサＣ５，Ｃ６と高圧側のインダクタＬｒとから第１共振回路を構成し、逆方向動作時には、これらコンデンサＣ５，Ｃ６と低圧側のインダクタＬｃｈとから第２共振回路を構成するようにしたので、両動作時とも、スイッチング回路４内のダイオードＤ１０，Ｄ２０に加わる逆電圧の立ち上がりを緩やかにすることができると共に、この逆電圧の最大値を低くすることができる。よって、動作方向によらず、ダイオードＤ１０，Ｄ２０に発生するサージ電圧を抑制することが可能となる。

また、サージ電圧を抑制することができることにより、整流素子での損失を低減し、装置の効率を向上させることが可能となる。また、整流素子での損失を低減することにより、素子での発熱を抑制することも可能となる。

また、サージ電圧の上昇を抑制することにより、耐圧の低い整流素子（整流ダイオード）を使用することでき、部品コストを低減することが可能となる。

以上、実施の形態を挙げて本発明を説明したが、本発明はこの実施の形態に限定されず、種々の変形が可能である。

例えば、上記実施の形態では、スイッチング回路１がフルブリッジ型のスイッチング回路または整流回路であると共にスイッチング回路４がプッシュプル型のスイッチング回路または整流回路である場合について説明したが、例えば図３０に示したように、スイッチング回路１の代わりに、２つのスイッチング素子Ｓ１，Ｓ２を含むハーフブリッジ型のスイッチング回路１１を設けるようにしてもよく、また、例えば図３１に示したように、スイッチング回路４の代わりに、４つのスイッチング素子Ｓ１１，Ｓ１２，Ｓ２１，Ｓ２２および４つのダイオードＤ１１，Ｄ１２，Ｄ２１，Ｄ２２を含むフルブリッジ型のスイッチング回路４１を設けるようにしてもよい。また、例えば図３２に示したように、これらを組み合わせるようにしてもよい。スイッチング回路４１を設けるようにした場合には、上記実施の形態と同様の作用により、ダイオードＤ１１，Ｄ１２，Ｄ２１，Ｄ２２に加わるサージ電圧の最大値を、１×（ＶＨ／ｎ）（ｎ；トランス３の巻線３１と巻線３２Ａ，３２Ｂとの巻数比）に抑えることができ、最大値が２×（ＶＨ／ｎ）程度である従来のフルブリッジ型のものと比べて、やはり低くすることが可能となる。なお、これらダイオードＤ１１，Ｄ１２，Ｄ２１，Ｄ２２もまた、ダイオードＤ１０，Ｄ２０の場合と同様に、それぞれＭＯＳ―ＦＥＴの寄生ダイオードから構成することも可能である。

また、例えば図３３に示したように、上記実施の形態のスイッチング電源装置（図１）において、インダクタＬｒと、トランス３および低圧側の回路（スイッチング回路４、インダクタＬｃｈおよび平滑コンデンサＣＬ）の構成とを、サージ電圧抑止回路２に対して左右逆となるように配置してもよい。具体的には、インダクタＬｒを接続点Ｐ２，Ｐ３間に配置すると共に、トランス３を接続点Ｐ１，Ｐ３間に配置するようにしてもよい。このように構成した場合でも、上記実施の形態と同様の効果を得ることができる。

また、上記実施の形態では、トランス３とインダクタＬｒとが互いに磁気的に独立して設けられている場合で説明したが、例えば図３４および図３５に示したように、これらトランス３およびインダクタＬｒが、図中の符号Ｍ１，Ｍ２でそれぞれ示したように、互いに磁気的に結合されているようにしてもよい。具体的には、インダクタＬｒを接続点Ｐ２，Ｐ３間または接続点Ｐ１，Ｐ３間に配置すると共に、トランス３のリーケージインダクタンス３１Ｂを、接続点Ｐ１，Ｐ３間または接続点Ｐ２，Ｐ３間に接続するようにする。このように構成した場合でも、図３４，図３５に示した構成はそれぞれ、図１または図３３に示した構成と等価なものであることから、上記実施の形態と同様の効果を得ることができる。

また、このようにトランス３とインダクタＬｒとを磁気的に結合した場合において、例えば図３６および図３７にそれぞれ示したように、サージ電圧抑止回路２の代わりに、サージ電圧抑止回路２１，２２を設けるようにしてもよい。具体的には、ダイオードＤ５およびコンデンサＣ５からなる素子対とダイオードＤ６およびコンデンサＣ６からなる素子対とを、高圧ラインＬ１Ｈと低圧ラインＬ１Ｌとの間に互いに並列接続すると共に、トランス３のリーケージインダクタンス３１Ｂ，３１Ｃをセンタタップ型の構成（図中の符号Ｍ３，Ｍ４でそれぞれ示した磁気結合）にするようにしてもよい。このように構成した場合でも、上記実施の形態と同様の効果を得ることができる。

また、上記実施の形態では、順方向動作時に降圧動作を行うと共に逆方向動作時に昇圧動作を行うスイッチング電源装置について説明したが、本発明は、逆に順方向動作時に昇圧動作を行うと共に逆方向動作時に降圧動作を行うスイッチング電源装置に適用することも可能である。

さらに、もちろん、これら変形例を組み合わせて構成するようにしてもよい。

本発明の一実施の形態に係るスイッチング電源装置の構成を表す回路図である。 順方向動作と逆方向動作との違いを説明するための図である。 図１のスイッチング電源装置における順方向動作を説明するためのタイミング波形図である。 図１のスイッチング電源装置における順方向動作を説明するための回路図である。 図４に続く順方向動作を説明するための回路図である。 図５に続く順方向動作を説明するための回路図である。 図６に続く順方向動作を説明するための回路図である。 図７に続く順方向動作を説明するための回路図である。 図８に続く順方向動作を説明するための回路図である。 図９に続く順方向動作を説明するための回路図である。 図１０に続く順方向動作を説明するための回路図である。 図１１に続く順方向動作を説明するための回路図である。 図１２に続く順方向動作を説明するための回路図である。 図１３に続く順方向動作を説明するための回路図である。 図１４に続く順方向動作を説明するための回路図である。 図１５に続く順方向動作を説明するためのタイミング波形図である。 図１のスイッチング電源装置における逆方向動作を説明するためのタイミング波形図である。 図１のスイッチング電源装置における逆方向動作を説明するための回路図である。 図１８に続く逆方向動作を説明するための回路図である。 図１９に続く逆方向動作を説明するための回路図である。 図２０に続く逆方向動作を説明するための回路図である。 図２１に続く逆方向動作を説明するための回路図である。 図２２に続く逆方向動作を説明するための回路図である。 図２３に続く逆方向動作を説明するための回路図である。 図２４に続く逆方向動作を説明するための回路図である。 図２５に続く逆方向動作を説明するための回路図である。 比較例に係るスイッチング電源装置の構成を表す回路図である。 比較例に係るスイッチング電源装置における逆方向動作を説明するためのタイミング波形図である。 図１および比較例１に係るスイッチング電源装置における逆方向動作を比較するための拡大タイミング波形図である。 本発明の変形例に係るスイッチング電源装置の構成を表す回路図である。 本発明の他の変形例に係るスイッチング電源装置の構成を表す回路図である。 本発明の他の変形例に係るスイッチング電源装置の構成を表す回路図である。 本発明の他の変形例に係るスイッチング電源装置の構成を表す回路図である。 本発明の他の変形例に係るスイッチング電源装置の構成を表す回路図である。 本発明の他の変形例に係るスイッチング電源装置の構成を表す回路図である。 本発明の他の変形例に係るスイッチング電源装置の構成を表す回路図である。 本発明の他の変形例に係るスイッチング電源装置の構成を表す回路図である。 従来の双方向型のスイッチング電源装置の構成を表す回路図である。

符号の説明

１，１１，４，４１…スイッチング回路、２，２１，２２…サージ電圧抑止回路、３，３３…トランス、３１，３１Ａ，３１Ｂ…第１の巻線、３２，３２Ａ，３２Ｂ…第２の巻線、３１Ｂ，３１Ｃ…リーケージインダクタンス、５１…高圧バッテリ、５２…低圧バッテリ、６…駆動回路、Ｓ１〜Ｓ４，Ｓ１０〜Ｓ１２，Ｓ２０〜Ｓ２２…スイッチング素子、Ｄ１〜Ｄ６，Ｄ１０〜Ｄ１２，Ｄ２０〜Ｄ２２…ダイオード、Ｃ１〜Ｃ６…コンデンサ、Ｌｒ，Ｌｃｈ…インダクタ、ＣＨ，ＣＬ…平滑コンデンサ、Ｔ１〜Ｔ４…入出力端子、Ｌ１Ｈ，Ｌ２Ｈ…高圧ライン、Ｌ１Ｌ，Ｌ２Ｌ…低圧ライン、Ｐ１〜Ｐ３…接続点、ＣＴ…センタタップ、ＶＨ…直流高圧電圧、ＶＬ…直流低圧電圧、ＶＰ１〜ＶＰ３…電位、Ｖ_P1-P3，Ｖ_P3-P2…電位差、Ｖ１０，Ｖ２０…逆電圧（サージ電圧）、Ｉｒ，Ｉ３１，Ｉ１〜Ｉ６，ＩＤ５，ＩＤ６，ＩＣ５，ＩＣ６，Ｉ１０，Ｉ２０，Ｉｃｈ，Ｉａ〜Iｙ，Ｉｚ１〜Ｉｚ４，Ｉｘａ〜Ｉｘｄ…電流、ＳＧ１〜ＳＧ４，ＳＧ１０〜ＳＧ１２，ＳＧ２０〜ＳＧ２２…スイッチング信号、ｔ０〜ｔ４０…タイミング、Ｔｄ…デッドタイム、φ…位相差。

Claims (14)

1. 第１および第２の入出力端子対のうちの一方の入出力端子対から直流入力電圧を入力すると共に他方の入出力端子対から直流出力電圧を出力するスイッチング電源装置であって、
   前記第１の入出力端子対側に配置された第１の巻線と、前記第２の入出力端子対側に配置された第２の巻線とを有するトランスと、
   前記第１の入出力端子対と前記トランスとの間に配置され、複数の第１のスイッチング素子と、これら複数の第１のスイッチング素子にそれぞれ並列接続された第１の整流素子とを含む第１の回路と、
   前記第２の入出力端子対と前記トランスとの間に配置され、複数の第２のスイッチング素子と、これら複数の第２のスイッチング素子にそれぞれ並列接続された第２の整流素子とを含む第２の回路と、
   前記第１の回路に並列接続されると共に、逆方向接続の第３の整流素子と第１の容量素子とを互いに並列接続してなる素子対を２つ含んで構成されたサージ電圧抑止回路と、
   前記第１の入出力端子対と前記トランスとの間に配置された第１のインダクタと、
   前記第２の入出力端子対と前記トランスとの間に配置された第２のインダクタと、
   前記第１および第２の回路をそれぞれ駆動する駆動回路と
   を備え、
   前記第１の容量素子と、前記第１または第２のインダクタとにより、ＬＣ直列共振回路が構成される
   ことを特徴とするスイッチング電源装置。
2. 前記第１の入出力端子対から前記直流入力電圧が入力されて前記第２の入出力端子対から前記直流出力電圧が出力される順方向動作時には、前記第１の容量素子と前記第１のインダクタとにより、前記ＬＣ直列共振回路としての第１共振回路が構成され、
   前記第２の入出力端子対から前記直流入力電圧が入力されて前記第１の入出力端子対から前記直流出力電圧が出力される逆方向動作時には、前記第１の容量素子と前記第２のインダクタとにより、前記ＬＣ直列共振回路としての第２共振回路が構成される
   ことを特徴とする請求項１に記載のスイッチング電源装置。
3. 前記第１共振回路は、前記順方向動作時において前記第２の整流素子に加わる逆電圧の立ち上がりが緩やかになるように、共振動作を行い、
   前記第２共振回路は、前記逆方向動作時において前記第２の整流素子に加わる逆電圧の立ち上がりが緩やかになるように、共振動作を行う
   ことを特徴とする請求項２に記載のスイッチング電源装置。
4. 前記サージ電圧抑止回路において、２つの前記素子対が互いに直列接続されている
   ことを特徴とする請求項１ないし請求項３のいずれか１項に記載のスイッチング電源装置。
5. 前記トランスと前記第１のインダクタとが、互いに磁気的に独立して設けられている
   ことを特徴とする請求項１ないし請求項４のいずれか１項に記載のスイッチング電源装置。
6. 前記トランスと前記第１のインダクタとが、互いに磁気的に結合されている
   ことを特徴とする請求項１ないし請求項４のいずれか１項に記載のスイッチング電源装置。
7. 前記第１の回路は、４つの前記第１のスイッチング素子と４つの前記第１の整流素子とを含むフルブリッジ型のスイッチング回路または整流回路である
   ことを特徴とする請求項１ないし請求項６のいずれか１項に記載のスイッチング電源装置。
8. 前記トランスの第１の巻線または第２の巻線が、前記４つの第１のスイッチング素子のうちの直列接続された一方の２つの第１のスイッチング素子と２つの前記素子対とから構成される一方のブリッジ回路にＨブリッジ接続され、
   前記第１のインダクタが、前記４つの第１のスイッチング素子のうちの直列接続された他方の２つの第１のスイッチング素子と前記２つの素子対とから構成される他方のブリッジ回路にＨブリッジ接続されている
   ことを特徴とする請求項７に記載のスイッチング電源装置。
9. 前記第１の回路は、２つの前記第１のスイッチング素子と、２つの前記第１の整流素子と、２つの第２の容量素子とを含むハーフブリッジ型のスイッチング回路または整流回路である
   ことを特徴とする請求項１ないし請求項６のいずれか１項に記載のスイッチング電源装置。
10. 前記トランスの第１の巻線または第２の巻線が、前記２つの第２の容量素子と２つの前記素子対とから構成される一方のブリッジ回路にＨブリッジ接続され、
    前記第１のインダクタが、前記２つの第１のスイッチング素子と前記２つの素子対とから構成される他方のブリッジ回路にＨブリッジ接続されている
    ことを特徴とする請求項９に記載のスイッチング電源装置。
11. 前記第２の回路は、２つの前記第２のスイッチング素子と２つの前記第２の整流素子とを含むプッシュプル型のスイッチング回路または整流回路である
    ことを特徴とする請求項１ないし請求項１０のいずれか１項に記載のスイッチング電源装置。
12. 前記第２の回路は、４つの前記第２のスイッチング素子と４つの前記第２の整流素子とを含むフルブリッジ型のスイッチング回路または整流回路である
    ことを特徴とする請求項１ないし請求項１０のいずれか１項に記載のスイッチング電源装置。
13. 第１および第２の入出力端子対のうちの一方の入出力端子対から直流入力電圧を入力すると共に他方の入出力端子対から直流出力電圧を出力するスイッチング電源装置であって、
    前記第１の入出力端子対側に配置された第１の巻線と、前記第２の入出力端子対側に配置された第２の巻線とを有するトランスと、
    前記第１の入出力端子対と前記トランスとの間に配置されると共に、４つの第１のスイッチング素子と、これらの第１のスイッチング素子にそれぞれ並列接続された４つの第１の整流素子とを含んで構成され、フルブリッジ型のスイッチング回路または整流回路として機能する第１の回路と、
    前記第２の入出力端子対と前記トランスとの間に配置されると共に、複数の第２のスイッチング素子と、これらの第２のスイッチング素子にそれぞれ並列接続された複数の第２の整流素子とを含んで構成され、プッシュプル型もしくはフルブリッジ型のスイッチング回路または整流回路として機能する第２の回路と、
    前記第１の回路に並列接続されると共に、逆方向接続の第３の整流素子と第１の容量素子とを互いに並列接続してなる素子対を２つ含んで構成されたサージ電圧抑止回路と、
    前記第１の入出力端子対と前記トランスとの間に配置された第１のインダクタと、
    前記第２の入出力端子対と前記第２の回路との間に配置された第２のインダクタと、
    前記第１および第２の回路をそれぞれ駆動する駆動回路と
    を備え、
    前記トランスの第１の巻線または第２の巻線が、前記４つの第１のスイッチング素子のうちの直列接続された一方の２つの第１のスイッチング素子と２つの前記素子対とから構成される一方のブリッジ回路にＨブリッジ接続され、
    前記第１のインダクタが、前記４つの第１のスイッチング素子のうちの直列接続された他方の２つの第１のスイッチング素子と前記２つの素子対とから構成される他方のブリッジ回路にＨブリッジ接続されている
    ことを特徴とするスイッチング電源装置。
14. 第１および第２の入出力端子対のうちの一方の入出力端子対から直流入力電圧を入力すると共に他方の入出力端子対から直流出力電圧を出力するスイッチング電源装置であって、
    前記第１の入出力端子対側に配置された第１の巻線と、前記第２の入出力端子対側に配置された第２の巻線とを有するトランスと、
    前記第１の入出力端子対と前記トランスとの間に配置されると共に、２つの第１のスイッチング素子と、これらの第１のスイッチング素子にそれぞれ並列接続された２つの第１の整流素子と、２つの第２の容量素子とを含んで構成され、ハーフブリッジ型のスイッチング回路または整流回路として機能する第１の回路と、
    前記第２の入出力端子対と前記トランスとの間に配置されると共に、複数の第２のスイッチング素子と、これらの第２のスイッチング素子にそれぞれ並列接続された複数の第２の整流素子とを含んで構成され、プッシュプル型もしくはフルブリッジ型のスイッチング回路または整流回路として機能する第２の回路と、
    前記第１の回路に並列接続されると共に、逆方向接続の第３の整流素子と第１の容量素子とを互いに並列接続してなる素子対を２つ含んで構成されたサージ電圧抑止回路と、
    前記第１の入出力端子対と前記トランスとの間に配置された第１のインダクタと、
    前記第２の入出力端子対と前記第２の回路との間に配置された第２のインダクタと、
    前記第１および第２の回路をそれぞれ駆動する駆動回路と
    を備え、
    前記トランスの第１の巻線または第２の巻線が、前記２つの第２の容量素子と２つの前記素子対とから構成される一方のブリッジ回路にＨブリッジ接続され、
    前記第１のインダクタが、前記２つの第１のスイッチング素子と前記２つの素子対とから構成される他方のブリッジ回路にＨブリッジ接続されている
    ことを特徴とするスイッチング電源装置。

Images