JP4417074B2 - A / D converter with phase adjustment function - Google Patents
A / D converter with phase adjustment function Download PDFInfo
- Publication number
- JP4417074B2 JP4417074B2 JP2003382578A JP2003382578A JP4417074B2 JP 4417074 B2 JP4417074 B2 JP 4417074B2 JP 2003382578 A JP2003382578 A JP 2003382578A JP 2003382578 A JP2003382578 A JP 2003382578A JP 4417074 B2 JP4417074 B2 JP 4417074B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- converter
- phase adjustment
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は位相調整機能付きA/Dコンバータに関し、特に超音波診断装置に用いて好適な位相調整機能付きA/Dコンバータに関する。 The present invention relates to A / D converter with a phase adjustment function of a preferred phase adjustment function A / D converter used in particular to an ultrasonic diagnostic apparatus.
一般的な超音波診断装置について、図6を参照して説明する。同図に示されている超音波診断装置は、非特許文献1に開示されている。同図に示されている超音波診断装置において、送信器20から出力されるパルス波は、探触子を介して診断対象に向けて送出される。診断対象からのエコー信号は、同じ探触子によって受信され、受信器30に入力される。受信器30では、受信信号が増幅され、検波器40に送られる。検波器40では受信信号についてアナログ信号からディジタル信号への変換が行われる。この検波器40から出力されるディジタル信号は、ラインメモリ50に記憶される。ラインメモリ50に記憶されたデータは、読出されてスキャンコンバージョンメモリ60に記憶され、それが読出されてディスプレイ画面70等に表示される。
A general ultrasonic diagnostic apparatus will be described with reference to FIG. The ultrasonic diagnostic apparatus shown in the figure is disclosed in
ところで、超音波診断装置においては、受信信号について整相加算が行われる。このことについて、図7を参照して説明する。同図に示されているように、複数個配列して設けられた受波素子11からなる探触子によって、診断対象からのエコーを受信する。診断対象からのエコーの伝搬距離は、その到来方向θにより、受波素子毎に異なる。したがって、各素子によって受信されるパルスを同じ位相で加算する必要がある。これは整相加算と呼ばれている。この整相加算を実現するには、N番目から−N番目までの受波素子のうち、最も初めに到達するN番目の受波素子でのパルスを最も遅延させ、順にこの遅延量を減らす必要がある。
By the way, in an ultrasonic diagnostic apparatus, phasing addition is performed about a received signal. This will be described with reference to FIG. As shown in the figure, an echo from a diagnosis target is received by a probe including a plurality of receiving
つまり、同図に示されている三角形にあたる遅延量を設定する。この遅延量により、すべての受波素子で受信したパルスは同じ位相で加算することができる。いま、i番目の受波素子での遅延量をtとすると、幾何学的な関係から、
t={(N+i)psinθ}/c
となる。ただし、pは各素子の間隔、cは音速である。
That is, the delay amount corresponding to the triangle shown in FIG. With this delay amount, the pulses received by all the receiving elements can be added with the same phase. Now, assuming that the delay amount at the i-th receiving element is t, from the geometrical relationship,
t = {(N + i) psinθ} / c
It becomes. Here, p is an interval between elements, and c is the speed of sound.
このような整相加算を実現する方式として、アナログ方式と、ディジタル方式とがある。アナログ方式では、上記のように遅延量を設定した可変遅延素子を介して入力信号を入力しディジタル信号に変換する。例えば、図8に示されているように、各受波素子11で受波し得られた信号を増幅器2で増幅した後に、そのアナログ信号をそのまま遅延線(DL)3に入力する。各遅延線3の遅延量を、上記のように設定することにより、適切な遅延時間分、遅れたエコー信号がA/D変換器4でディジタル信号に変換されることになる。こうすることにより、同図中のD1、D2、D3の各方向から到来する超音波を、C1、C2、C3それぞれのカーブのように遅延させたディジタル信号に変換することができる。よって、任意の方向から到来する超音波について、整相加算を実現することができる。
As a method for realizing such phasing addition, there are an analog method and a digital method. In the analog system, an input signal is input through the variable delay element in which the delay amount is set as described above, and converted into a digital signal. For example, as shown in FIG. 8, after the signal received by each receiving
一方、ディジタル方式では、入力信号をディジタル信号に変換したディジタルデータを順次メモリに記憶しておき、メモリから読出す際に上記のように位相調整する。例えば、図9に示されているように、各受波素子で受信した信号を増幅器2で増幅し、A/D変換器4でディジタル信号に変換した後、各受波素子に対応するディジタルメモリ5に記憶する。そして、各メモリのうち、超音波の到来方向に対応する位置のメモリからデータを読出す。具体的には、同図中のC1のカーブに対応する位置のメモリからデータを読出し、それらを加算することにより、D1方向から到来する超音波について、整相加算を実現することができる。同様に、同図中のC2のカーブに対応する位置のメモリからデータを読出して加算すればD2方向から到来する超音波、C3のカーブに対応する位置のメモリからデータを読出して加算すればD3方向から到来する超音波、について整相加算を実現することができる。
上述した従来技術では、整相加算を実現する場合に、上述したアナログ方式やディジタル方式を採用している。しかしながら、上述した方式を採用すると、可変遅延素子やメモリが必要になり、超音波診断装置の部品点数が増えるという欠点がある。
本発明は上述した従来技術の欠点を解決するためになされたものであり、その目的は超音波診断装置に用いた場合に上記アナログ方式で用いる可変遅延素子を不要とし、かつ、上記ディジタル方式で用いるメモリを不要とすることで、ハードウェア量を削減することのできる位相調整機能付きA/Dコンバータを提供することである。
In the above-described conventional technology, the above-described analog method or digital method is employed when phasing addition is realized. However, if the above-described method is adopted, a variable delay element and a memory are required, and there is a disadvantage that the number of parts of the ultrasonic diagnostic apparatus increases.
The present invention has been made in order to solve the above-described drawbacks of the prior art, and an object of the present invention is to eliminate the need for the variable delay element used in the analog system when used in an ultrasonic diagnostic apparatus, and in the digital system. by eliminating the need for memory to be used, it is to provide a phase adjustment function a / D converter capable of reducing the hardware amount.
本発明の請求項1による位相調整機能付きA/Dコンバータは、超音波診断装置の探触子から入力されるアナログ信号をディジタル信号に変換するA/Dコンバータであって、互いに位相の異なる複数種類のパルス信号を生成するマルチフェーズジェネレータと、前記マルチフェーズジェネレータによって生成される前記複数種類のパルス信号を位相調整信号に応じて選択するセレクタと、前記複数種類のパルス信号のうち前記セレクタによって選択されたパルス信号を用いて前記アナログ信号をディジタル信号に変換するA/D変換回路と、が1チップに形成されてなり、前記マルチフェーズジェネレータは、互いに位相の異なる複数種類のパルス信号を出力する電圧制御発振器と、この電圧制御発振器の出力の1つと基準信号との位相差を検出する位相差検出回路とを含み、前記位相差検出回路によって検出される位相差に応じて前記電圧制御発振器の発振周波数を制御することを特徴とする。このように構成されたチップを用いることにより、超音波診断装置の部品点数を削減することができる。
The A / D converter with phase adjustment function according to
本発明の請求項2による位相調整機能付きA/Dコンバータは、請求項1において、前記セレクタと前記A/D変換回路との組を複数含むことを特徴とする。このように構成されたチップを用いることにより、超音波診断装置の部品点数をより削減することができる。 According to a second aspect of the present invention, the A / D converter with phase adjustment function according to the first aspect includes a plurality of sets of the selector and the A / D conversion circuit. By using the thus constructed tip, Ru can be further reduced the number of parts of the ultrasonic diagnostic apparatus.
本発明によれば、マルチフェーズジェネレータやセレクタを1チップ化したものを超音波診断装置に用いることにより、上記アナログ方式で用いる可変遅延素子や上記ディジタル方式で用いるメモリが不要になるのでハードウェア量を削減できるという効果が得られる。さらに、本発明によれば、位相調整が精度良く制御できるという、高精度なディジタル方式の利点を保つことができるので、高速に動作するA/Dコンバータを使用する必要もないという効果がある。 According to the present invention, by using a multi-phase generator and selector in a single chip for an ultrasonic diagnostic apparatus, the variable delay element used in the analog method and the memory used in the digital method are not required, so the amount of hardware is increased. Can be reduced. Furthermore, according to the present invention, it is possible to maintain the advantage of the high-precision digital system that the phase adjustment can be controlled with high accuracy, and there is an effect that it is not necessary to use an A / D converter that operates at high speed.
以下、本発明の実施の形態を、図面を参照して説明する。なお、以下の説明において参照する各図では、他の図と同等部分は同一符号によって示されている。
(チップ内の回路構成)
図1に示されているように、互いに位相の異なる複数のパルスを出力するマルチフェーズジェネレータ41と、このマルチフェーズジェネレータ41から出力される複数のパルスについて位相調整のための選択信号SELに応じて1つのパルスを選択して出力する位相セレクタ42と、位相セレクタ42において選択されて出力されたパルスによるタイミングでサンプリング動作し、アナログ信号をディジタル信号に変換するアナログディジタル変換回路(A/D)43とを含んで構成されている。そして、これらマルチフェーズジェネレータ41、位相セレクタ42、及び、アナログディジタル変換回路43が1つのチップに収容されている。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the drawings referred to in the following description, the same parts as those in the other drawings are denoted by the same reference numerals.
(Circuit configuration in the chip)
As shown in FIG. 1, a
マルチフェーズジェネレータ41については、その構成例を後述する。このマルチフェーズジェネレータ41の全ての出力は、位相セレクタ42に入力される。
位相セレクタ42は、周知のマルチプレクサを用いて構成することができる。位相セレクタ42では、マルチフェーズジェネレータ41から入力される複数のパルスについて、選択信号SELの内容に応じて選択して出力する。この選択されたパルスがアナログディジタル変換回路43に入力され、サンプリングのタイミングが決定される。
A configuration example of the
The
アナログディジタル変換回路43は、アナログ信号Ainを入力とし、その信号レベルに応じたディジタル信号Doutを出力する。
ここで、図1に示されている回路構成を有するチップは、探触子に含まれている受波素子に対応した数だけ、用意されることになる。そして、探触子の対応する受波素子が受信したアナログ信号を、チップ内のアナログディジタル変換回路43によってディジタル信号に変換することになる。
このチップを複数個用いた場合でも、各チップには同じ基準信号ADCKが入力されるので、各チップから出力されるパルスは所望の位相差を有していることになる。したがって、上記チップにおいて、位相セレクタ42に入力する選択信号SELによって適切なパルスを選択すれば、各受波素子によって得られるパルスを適切なタイミングでディジタル信号に変換することができる。
The analog-
Here, the number of chips having the circuit configuration shown in FIG. 1 is prepared corresponding to the number of receiving elements included in the probe. The analog signal received by the wave receiving element corresponding to the probe is converted into a digital signal by the analog-
Even when a plurality of chips are used, since the same reference signal ADCK is input to each chip, pulses output from each chip have a desired phase difference. Therefore, in the above chip, if an appropriate pulse is selected by the selection signal SEL input to the
(マルチフェーズジェネレータの構成例)
ここで、マルチフェーズジェネレータ41は、例えば、図2に示されているように構成すれば良い。同図において、マルチフェーズジェネレータ41は、入力信号と基準信号ADCKとの位相を比較して位相差を検出する位相比較器(PC)41aと、位相比較器41aによって検出される位相差に対応する電荷を充放電するチャージポンプ回路(CP)41bと、チャージポンプ回路41bの出力をフィルタリングするループフィルタ(LF)41cと、ループフィルタ41cの出力に応じて発振周波数が変わる電圧制御発振器(VCO)41dとを含んで構成されている。また、電圧制御発振器41dの出力の一部は、位相比較器41aに入力されている。
(Configuration example of multi-phase generator)
Here, the
電圧制御発振器41dは、図3に示されているように、K段(Kは奇数)直列に接続したインバータINV−1〜INV−Kを、最終段(第K段目)の出力を第1段目の入力に接続した構成になっている。そして、各段からのK本の出力がマルチフェーズジェネレータ41の出力となり、位相セレクタ42に入力される。位相セレクタ42においては、上記各段の出力のうち1つのみが選択されて出力されることになる。
また、第1段目の出力は位相比較器41aに入力され、この位相比較器41aにおいて、第1段目の出力と基準信号ADCKとの位相が比較される。このため、マルチフェーズジェネレータ41の各出力は、互いに同期したものとなるので、上記チップを複数個用いた場合でも各チップ内のアナログディジタル変換回路43におけるサンプリング動作が正しいタイミングで行われる。
As shown in FIG. 3, the voltage-controlled
The output of the first stage is input to the
(複数回路構成を1チップ化)
ところで、上記の回路構成を複数含んでいても良い。すなわち、図4に示されているように、M個(Mは自然数、以下同じ)の位相セレクタ42−1〜42−Mと、M個のアナログディジタル変換回路(A/D)43−1〜43−Mと、単一のマルチフェーズジェネレータ41とを1チップ化しても良い。この場合、位相セレクタ42−i(i=1〜M)とアナログディジタル変換回路43−i(i=1〜M)との組が複数個、1チップに含まれることになる。
そして、探触子を構成する受波素子の数に応じて、図4に示されているチップを複数個用意すれば良い。図4に示されている回路構成を有するチップを複数個用いた場合でも、各チップには同じ基準信号ADCKが入力されるので、各チップから出力されるパルスは所望の位相差を有していることになる。よって、このように構成した場合でも、各チップ内のアナログディジタル変換回路43におけるサンプリング動作が正しいタイミングで行われる。
(Multiple circuit configuration on one chip)
By the way, a plurality of the above circuit configurations may be included. That is, as shown in FIG. 4, M (M is a natural number, the same applies hereinafter) phase selectors 42-1 to 42-M and M analog-to-digital conversion circuits (A / D) 43-1 to 43-1. 43-M and the single
Then, a plurality of chips shown in FIG. 4 may be prepared in accordance with the number of receiving elements constituting the probe. Even when a plurality of chips having the circuit configuration shown in FIG. 4 are used, since the same reference signal ADCK is input to each chip, pulses output from each chip have a desired phase difference. Will be. Therefore, even in such a configuration, the sampling operation in the analog-
(送信時の位相調整)
以上は、受信信号についての位相調整を行う場合について説明したが、送信時に位相調整を行っても良い。すなわち、上記の位相調整を、送信する際に行った場合でも、遅延量を正しく設定できることになる。この場合、図5に示されているように、マルチフェーズジェネレータ41の出力を位相セレクタ42で選択し、この選択した出力を探触子10から送信する。一方、探触子10によって受信した信号をアナログディジタル変換回路43によってディジタル信号に変換すれば良い。アナログディジタル変換回路43は、基準信号ADCKによるタイミングで動作する。
(Phase adjustment during transmission)
Although the case where the phase adjustment is performed on the received signal has been described above, the phase adjustment may be performed at the time of transmission. That is, even when the above phase adjustment is performed at the time of transmission, the delay amount can be set correctly. In this case, as shown in FIG. 5, the output of the
(超音波診断装置)
以上説明した位相調整機能付きA/Dコンバータは、超音波診断装置に用いることができる。このA/Dコンバータを用いた超音波診断装置は、探触子から入力されるアナログ信号をディジタル信号に変換するA/D変換回路を有する超音波診断装置であり、互いに位相の異なる複数種類のパルス信号を生成するマルチフェーズジェネレータと、上記マルチフェーズジェネレータによって生成される上記複数種類のパルス信号を位相調整信号に応じて選択するセレクタとを含み、上記複数種類のパルス信号のうち上記セレクタによって選択されたパルス信号を用いて、上記探触子から入力されるアナログ信号をディジタル信号に変換する超音波診断装置である。このように構成すれば、上記アナログ方式で用いる可変遅延素子や上記ディジタル方式で用いるメモリが不要になるのでハードウェア量を削減できるので、少ないハードウェア量で、超音波診断装置での整相加算を実現できる。さらに、上記構成によれば、位相調整が精度良く制御できるという、高精度なディジタル方式の利点を保つことができるので、高速に動作するA/Dコンバータを使用する必要はない。
(Ultrasonic diagnostic equipment)
The A / D converter with phase adjustment function described above can be used in an ultrasonic diagnostic apparatus. This ultrasonic diagnostic apparatus using an A / D converter is an ultrasonic diagnostic apparatus having an A / D conversion circuit that converts an analog signal input from a probe into a digital signal. A multi-phase generator that generates a pulse signal; and a selector that selects the plurality of types of pulse signals generated by the multi-phase generator according to a phase adjustment signal. The ultrasonic diagnostic apparatus converts an analog signal input from the probe into a digital signal using the pulse signal thus generated. With this configuration, the variable delay element used in the analog method and the memory used in the digital method are no longer necessary, so the amount of hardware can be reduced. Can be realized. Furthermore, according to the above configuration, it is possible to maintain the advantage of the high-precision digital system that the phase adjustment can be controlled with high accuracy, and therefore it is not necessary to use an A / D converter that operates at high speed.
以上説明したように本発明では、マルチフェーズジェネレータと位相セレクタとA/D変換回路とを1チップに形成しているので、位相調整のための可変遅延素子やメモリが不要となり、少ないハードウェア量で、超音波診断装置での整相加算を実現することができる。 As described above, in the present invention, since the multi-phase generator, the phase selector, and the A / D conversion circuit are formed on one chip, a variable delay element and a memory for phase adjustment are not necessary, and a small amount of hardware is required. Thus, phasing addition in the ultrasonic diagnostic apparatus can be realized.
2 増幅器
3 遅延線
4 A/D変換器
5 ディジタルメモリ
10 探触子
11 受波素子
20 送信器
30 受信器
40 検波器
41 マルチフェーズジェネレータ
41a 位相比較器
41b チャージポンプ回路
41c ループフィルタ
41d 電圧制御発振器
42、42−1〜42−M 位相セレクタ
43、43−1〜43−M アナログディジタル変換回路
50 ラインメモリ
60 スキャンコンバージョンメモリ
70 ディスプレイ画面
INV−1〜INV−K インバータ
2
Claims (2)
互いに位相の異なる複数種類のパルス信号を生成するマルチフェーズジェネレータと、
前記マルチフェーズジェネレータによって生成される前記複数種類のパルス信号を位相調整信号に応じて選択するセレクタと、
前記複数種類のパルス信号のうち前記セレクタによって選択されたパルス信号を用いて前記アナログ信号をディジタル信号に変換するA/D変換回路と、
が1チップに形成されてなり、
前記マルチフェーズジェネレータは、
互いに位相の異なる複数種類のパルス信号を出力する電圧制御発振器と、この電圧制御発振器の出力の1つと基準信号との位相差を検出する位相差検出回路とを含み、前記位相差検出回路によって検出される位相差に応じて前記電圧制御発振器の発振周波数を制御することを特徴とする位相調整機能付きA/Dコンバータ。 An A / D converter that converts an analog signal input from a probe of an ultrasonic diagnostic apparatus into a digital signal,
A multi-phase generator that generates multiple types of pulse signals with different phases,
A selector for selecting the plurality of types of pulse signals generated by the multi-phase generator according to a phase adjustment signal;
An A / D conversion circuit that converts the analog signal into a digital signal using a pulse signal selected by the selector from the plurality of types of pulse signals;
Is formed on one chip,
The multi-phase generator is
A voltage controlled oscillator that outputs a plurality of types of pulse signals having different phases, and a phase difference detection circuit that detects a phase difference between one of the outputs of the voltage controlled oscillator and a reference signal, and is detected by the phase difference detection circuit An A / D converter with a phase adjustment function, wherein an oscillation frequency of the voltage controlled oscillator is controlled according to a phase difference to be performed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003382578A JP4417074B2 (en) | 2003-11-12 | 2003-11-12 | A / D converter with phase adjustment function |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003382578A JP4417074B2 (en) | 2003-11-12 | 2003-11-12 | A / D converter with phase adjustment function |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005143640A JP2005143640A (en) | 2005-06-09 |
JP4417074B2 true JP4417074B2 (en) | 2010-02-17 |
Family
ID=34691614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003382578A Expired - Fee Related JP4417074B2 (en) | 2003-11-12 | 2003-11-12 | A / D converter with phase adjustment function |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4417074B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5275830B2 (en) * | 2009-01-26 | 2013-08-28 | 富士フイルム株式会社 | Optical ultrasonic tomographic imaging apparatus and optical ultrasonic tomographic imaging method |
IT1403296B1 (en) | 2010-12-28 | 2013-10-17 | St Microelectronics Srl | ULTRASOUND IMAGE SYSTEM WITH 4D DATA AND CORRESPONDING CONTROL PROCESS |
-
2003
- 2003-11-12 JP JP2003382578A patent/JP4417074B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005143640A (en) | 2005-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6043867B2 (en) | Ultrasonic imaging device | |
EP1696244A2 (en) | Wave receiving device and method of determining wave reception | |
JP2993463B2 (en) | Synchronous circuit controller | |
KR100923212B1 (en) | Method and apparatus for a digital-to-phase converter | |
JP6687392B2 (en) | Serializer device | |
KR100826975B1 (en) | A circuit of clock generator and the method of clock Generating | |
JP4417074B2 (en) | A / D converter with phase adjustment function | |
JPH084588B2 (en) | Ultrasonic receiver | |
JPH09224937A (en) | Ultrasonic diagnostic device | |
KR101784963B1 (en) | Method for collecting of synchronized streaming data in digital receiver | |
JP4980688B2 (en) | Ultrasonic diagnostic equipment | |
JP2737703B2 (en) | Ultrasonic receiver | |
JPH05184567A (en) | Ultrasonic diagnostic device | |
JPH0515533A (en) | Ultrasonic diagnosing apparatus | |
JPH10127629A (en) | Ultrasonic diagnostic system | |
JP6737642B2 (en) | Serial data receiving circuit, receiving method, transceiver circuit, electronic device | |
JP2006314436A (en) | Ultrasonic diagnosing system | |
JP3013767B2 (en) | Frame timing phase adjustment circuit | |
JP4143703B2 (en) | Digital arithmetic processing method | |
CN116800367A (en) | Multichannel ultrasonic pulse type synchronization method based on interpolation and autocorrelation detection | |
JPH11216138A (en) | Beam former of device for ultrasonic diagnosis | |
JP2006303688A (en) | Serial data transmitting device and serial data receiving device | |
JP2002143154A (en) | Ultrasonic diagnostic device | |
JPH0771559B2 (en) | Ultrasonic diagnostic equipment | |
JPH09189758A (en) | Sonar receiver processor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070402 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090519 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091014 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091125 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131204 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |