JP4408118B2 - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP4408118B2
JP4408118B2 JP2006075279A JP2006075279A JP4408118B2 JP 4408118 B2 JP4408118 B2 JP 4408118B2 JP 2006075279 A JP2006075279 A JP 2006075279A JP 2006075279 A JP2006075279 A JP 2006075279A JP 4408118 B2 JP4408118 B2 JP 4408118B2
Authority
JP
Japan
Prior art keywords
film
wiring
display device
insulating film
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2006075279A
Other languages
Japanese (ja)
Other versions
JP2006228744A (en
Inventor
舜平 山崎
潤 小山
一宇 山本
利光 小沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006075279A priority Critical patent/JP4408118B2/en
Publication of JP2006228744A publication Critical patent/JP2006228744A/en
Application granted granted Critical
Publication of JP4408118B2 publication Critical patent/JP4408118B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

本発明は半導体素子(半導体薄膜を用いた素子)を基板上に作り込んで形成されたEL
(エレクトロルミネッセンス)表示装置に代表される電気光学装置及びその電気光学装置
を表示ディスプレイ(表示部ともいう)として有する電子装置(電子デバイス)に関する
The present invention is an EL formed by forming a semiconductor element (an element using a semiconductor thin film) on a substrate.
(Electroluminescence) The present invention relates to an electro-optical device typified by a display device and an electronic device (electronic device) having the electro-optical device as a display display (also referred to as a display unit).

近年、基板上にTFTを形成する技術が大幅に進歩し、アクティブマトリクス型表示装
置への応用開発が進められている。特に、ポリシリコン膜を用いたTFTは、従来のアモ
ルファスシリコン膜を用いたTFTよりも電界効果移動度(モビリティともいう)が高い
ので、高速動作が可能である。そのため、従来、基板外の駆動回路で行っていた画素の制
御を、画素と同一の基板上に形成した駆動回路で行うことが可能となっている。
In recent years, a technology for forming a TFT on a substrate has greatly advanced, and application development to an active matrix display device has been advanced. In particular, a TFT using a polysilicon film has a higher field effect mobility (also referred to as mobility) than a TFT using a conventional amorphous silicon film, and thus can operate at high speed. For this reason, it is possible to control a pixel, which has been conventionally performed by a drive circuit outside the substrate, with a drive circuit formed on the same substrate as the pixel.

このようなアクティブマトリクス型表示装置は、同一基板上に様々な回路や素子を作り
込むことで製造コストの低減、表示装置の小型化、歩留まりの上昇、スループットの低減
など、様々な利点が得られるとして注目されている。
Such an active matrix display device has various advantages such as a reduction in manufacturing cost, a reduction in size of the display device, an increase in yield, and a reduction in throughput by forming various circuits and elements on the same substrate. It is attracting attention as.

アクティブマトリクス型EL表示装置は、各画素のそれぞれにTFTでなるスイッチン
グ素子を設け、そのスイッチング素子によって電流制御を行う駆動素子を動作させてEL
層(発光層)を発光させる。この時、典型的な画素構造は、例えば米国特許番号5,68
4,365号(特開平8−234683号)のFIG.1に開示されている。
In an active matrix EL display device, each pixel is provided with a switching element made of a TFT, and a driving element that performs current control is operated by the switching element.
The layer (light emitting layer) is caused to emit light. At this time, a typical pixel structure is, for example, US Pat.
4, 365 (JP-A-8-234683). 1 is disclosed.

同米国特許のFIG.1に示されるように、スイッチング用素子(T1)のドレインは
電流制御用素子(T2)のゲート電極に接続されているが、それと並列にコンデンサ(C
s)にも接続されている。このコンデンサ(Cs)に蓄積された電荷で電流制御用素子(
T2)のゲート電圧を維持するのである。
FIG. As shown in FIG. 1, the drain of the switching element (T1) is connected to the gate electrode of the current control element (T2).
s). The electric charge stored in the capacitor (Cs) is used to control the current control element (
The gate voltage of T2) is maintained.

逆に言えば、スイッチング素子(T1)が非選択時にある時、コンデンサ(Cs)がな
ければスイッチング素子(T1)を通じて電荷が漏れてしまい(この時流れる電流をオフ
電流という)、電流制御用素子(T2)のゲート電極にかかる電圧を維持できなくなる。
これはスイッチング素子(T1)をトランジスタで形成する上で避けられない問題である
。しかしながら、このコンデンサ(Cs)は画素内に設けられるため、画素の有効発光面
積(有効画像表示面積)を狭める要因になっていた。
Conversely, when the switching element (T1) is in a non-selection state, if there is no capacitor (Cs), charge leaks through the switching element (T1) (current flowing at this time is referred to as off-current), and the current control element The voltage applied to the gate electrode of (T2) cannot be maintained.
This is an unavoidable problem in forming the switching element (T1) with a transistor. However, since this capacitor (Cs) is provided in the pixel, it has been a factor of narrowing the effective light emission area (effective image display area) of the pixel.

また、電流制御用素子(T2)はEL層を発光させるために大電流を流す必要がある。
即ち、TFTに求められる性能がスイッチング素子と電流制御用素子とではまるで異なっ
てくる。このような場合、同一構造のTFTだけでは全ての回路又は素子が求める性能を
確保することは困難であった。
The current control element (T2) needs to pass a large current in order to cause the EL layer to emit light.
That is, the performance required for the TFT is completely different between the switching element and the current control element. In such a case, it is difficult to ensure the performance required for all circuits or elements with only the TFTs having the same structure.

本発明は上記従来技術を鑑みてなされたものであり、動作性能及び信頼性の高い電気光
学装置、特にEL表示装置を提供することを課題とする。そして、電気光学装置の画質を
向上させることにより、それを表示ディスプレイとして有する電子装置(電子デバイス)
の品質を向上させることを課題とする。
SUMMARY An advantage of some aspects of the invention is that it provides an electro-optical device, particularly an EL display device, which has high operation performance and high reliability. An electronic device (electronic device) having an electro-optical device as a display by improving the image quality
The issue is to improve the quality of the product.

上記課題を達成するために、本発明ではEL表示装置の各画素に含まれる素子が求める
機能を鑑みて、最適な構造のTFTを割り当てている。即ち、同一画素内に異なる構造の
TFTが存在することになる。
In order to achieve the above object, in the present invention, an optimally structured TFT is assigned in view of the function required by an element included in each pixel of an EL display device. That is, TFTs having different structures exist in the same pixel.

具体的には、オフ電流値を十分に低くさせることを最重要課題とする素子(スイッチン
グ用素子など)は、動作速度よりもオフ電流値を低減させることに重点を置いたTFT構
造とし、電流を流すことを最重要課題とする素子(電流制御用素子など)は、オフ電流値
を低減させることよりも、電流を流すこと及びそれと同時に顕著な問題となるホットキャ
リア注入による劣化を抑制することに重点を置いたTFT構造とする。
Specifically, an element (such as a switching element) whose primary priority is to sufficiently reduce the off-current value is a TFT structure that focuses on reducing the off-current value rather than the operating speed. For the elements that are most important to flow (such as current control elements), rather than reducing the off-current value, suppress the deterioration caused by hot carrier injection, which causes a significant current flow at the same time. TFT structure with emphasis on.

本発明では、同一基板上で上記のようなTFTの使い分けを行うことによって、EL表
示装置の動作性能の向上と信頼性の向上とを可能とする。なお、本発明の思想は、画素部
に限ったものではなく、画素部と画素部を駆動する駆動回路部とを含めてTFT構造の最
適化を図る点にも特徴がある。
In the present invention, by properly using the TFT as described above on the same substrate, it is possible to improve the operation performance and reliability of the EL display device. Note that the idea of the present invention is not limited to the pixel portion, but is also characterized in that the TFT structure is optimized including the pixel portion and a drive circuit portion for driving the pixel portion.

本発明を用いることで、同一基板上に、素子の求める仕様に応じて適切な性能のTFT
を配置した画素を形成することが可能となり、アクティブマトリクス型EL表示装置の動
作性能や信頼性を大幅に向上させることができる。
By using the present invention, on the same substrate, TFT with appropriate performance according to the specifications required by the element
Can be formed, and the operation performance and reliability of the active matrix EL display device can be greatly improved.

また、そのようなEL表示装置を表示ディスプレイとして有することで、画像品質が良
く、耐久性のある(信頼性の高い)応用製品(電子装置)を生産することが可能となる。
In addition, by having such an EL display device as a display display, it is possible to produce an application product (electronic device) having good image quality and durability (high reliability).

本発明の実施の形態について、図1、図2を用いて説明する。図1に示したのは本発明
であるEL表示装置の画素の断面図であり、図2(A)はその上面図、図2(B)はその
回路構成である。実際にはこのような画素がマトリクス状に複数配列されて画素部(画像
表示部)が形成される。
An embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a cross-sectional view of a pixel of an EL display device according to the present invention, FIG. 2A is a top view thereof, and FIG. 2B is a circuit configuration thereof. Actually, a plurality of such pixels are arranged in a matrix to form a pixel portion (image display portion).

なお、図1の断面図は図2(A)に示した上面図においてA−A’で切断した切断面を
示している。ここでは図1及び図2で共通の符号を用いているので、適宜両図面を参照す
ると良い。また、図2の上面図では二つの画素を図示しているが、どちらも同じ構造であ
る。
Note that the cross-sectional view of FIG. 1 shows a cut surface cut along AA ′ in the top view shown in FIG. Here, since the same reference numerals are used in FIG. 1 and FIG. Moreover, although two pixels are illustrated in the top view of FIG. 2, both have the same structure.

図1において、11は基板、12は下地膜である。基板11としてはガラス基板、ガラ
スセラミックス基板、石英基板、シリコン基板、セラミックス基板、金属基板若しくはプ
ラスチック基板(プラスチックフィルムも含む)を用いることができる。
In FIG. 1, 11 is a substrate and 12 is a base film. As the substrate 11, a glass substrate, a glass ceramic substrate, a quartz substrate, a silicon substrate, a ceramic substrate, a metal substrate, or a plastic substrate (including a plastic film) can be used.

また、下地膜12は特に可動イオンを含む基板や導電性を有する基板を用いる場合に有
効であるが、石英基板には設けなくても構わない。下地膜12としては、珪素(シリコン
)を含む絶縁膜を設ければ良い。なお、本明細書において「珪素を含む絶縁膜」とは、具
体的には酸化珪素膜、窒化珪素膜若しくは窒化酸化珪素膜(SiOxNyで示される)な
ど珪素、酸素若しくは窒素を所定の割合で含む絶縁膜を指す。
The base film 12 is particularly effective when a substrate containing mobile ions or a conductive substrate is used, but it need not be provided on the quartz substrate. As the base film 12, an insulating film containing silicon may be provided. Note that in this specification, the “insulating film containing silicon” specifically includes silicon, oxygen, or nitrogen such as a silicon oxide film, a silicon nitride film, or a silicon nitride oxide film (indicated by SiOxNy) at a predetermined ratio. An insulating film.

ここでは画素内に二つのTFTを形成している。201はスイッチング用素子として機
能するTFT(以下、スイッチング用TFTという)、202はEL素子へ流す電流量を
制御する電流制御用素子として機能するTFT(以下、電流制御用TFTという)であり
、どちらもnチャネル型TFTで形成されている。
Here, two TFTs are formed in the pixel. Reference numeral 201 denotes a TFT that functions as a switching element (hereinafter referred to as a switching TFT), and 202 denotes a TFT that functions as a current control element that controls the amount of current flowing to the EL element (hereinafter referred to as a current control TFT). Is also formed of an n-channel TFT.

nチャネル型TFTの電界効果移動度はpチャネル型TFTの電界効果移動度よりも大
きいため、動作速度が早く電流を流しやすい。また、同じ電流量を流すにもTFTサイズ
はnチャネル型TFTの方が小さくできる。そのため、nチャネル型TFTを電流制御用
TFTとして用いた方が表示部の有効面積が広くなる
ので好ましい。
Since the field effect mobility of the n-channel TFT is larger than that of the p-channel TFT, the operation speed is fast and it is easy to flow current. Even when the same amount of current flows, the n-channel TFT can be made smaller in TFT size. Therefore, it is preferable to use an n-channel TFT as a current control TFT because the effective area of the display portion is widened.

pチャネル型TFTはホットキャリア注入が殆ど問題にならず、オフ電流値が低いとい
った利点があって、スイッチング用TFTとして用いる例や電流制御用TFTとして用い
る例が既に報告されている。しかしながら本発明では、LDD領域の位置を異ならせた構
造とすることでnチャネル型TFTにおいてもホットキャリア注入の問題とオフ電流値の
問題を解決し、全ての画素内のTFT全てをnチャネル型TFTとしている点にも特徴が
ある。
The p-channel TFT has the advantage that hot carrier injection is hardly a problem and has a low off-current value, and examples of using it as a switching TFT and an example of using it as a current control TFT have already been reported. However, the present invention solves the problem of hot carrier injection and the problem of off-current value even in the n-channel TFT by adopting a structure where the positions of the LDD regions are different, and all the TFTs in all the pixels are n-channel type. Another characteristic is that it is a TFT.

ただし、本発明において、スイッチング用TFTと電流制御用TFTをnチャネル型T
FTに限定する必要はなく、両方又はどちらか片方にpチャネル型TFTを用いることも
可能である。
In the present invention, however, the switching TFT and the current control TFT are n-channel type T
It is not necessary to limit to FT, and p-channel TFTs can be used for both or one of them.

スイッチング用TFT201は、ソース領域13、ドレイン領域14、LDD領域15
a〜15d、高濃度不純物領域16及びチャネル形成領域17a、17bを含む活性層、ゲー
ト絶縁膜18、ゲート電極19a、19b、第1層間絶縁膜20、ソース配線21並びにド
レイン配線22を有して形成される。
The switching TFT 201 includes a source region 13, a drain region 14, and an LDD region 15.
a to 15d, an active layer including the high-concentration impurity region 16 and the channel formation regions 17a and 17b, a gate insulating film 18, gate electrodes 19a and 19b, a first interlayer insulating film 20, a source wiring 21 and a drain wiring 22; It is formed.

本発明の特徴は図2に示すようにゲート電極19a、19bは別の材料(ゲート電極19
a、19bよりも低抵抗な材料)で形成されたゲート配線211によって電気的に接続され
たダブルゲート構造となっている点である。勿論、ダブルゲート構造だけでなく、トリプ
ルゲート構造などいわゆるマルチゲート構造(直列に接続された二つ以上のチャネル形成
領域を有する活性層を含む構造)であればよい。マルチゲート構造はオフ電流値を低減す
る上で極めて有効であり、本発明では画素のスイッチング用TFT201をマルチゲート
構造とすることによりオフ電流値の低いスイッチング用TFTを実現している。
As shown in FIG. 2, the present invention is characterized in that the gate electrodes 19a and 19b are made of different materials (gate electrode 19).
a material having a lower resistance than a and 19b), and a double gate structure in which the gate wiring 211 is electrically connected. Needless to say, not only a double gate structure but also a so-called multi-gate structure such as a triple gate structure (a structure including an active layer having two or more channel formation regions connected in series) may be used. The multi-gate structure is extremely effective in reducing the off-current value. In the present invention, the switching TFT 201 of the pixel has a multi-gate structure, thereby realizing a switching TFT having a low off-current value.

また、活性層は結晶構造を含む半導体膜で形成される。即ち、単結晶半導体膜でも良い
し、多結晶半導体膜や微結晶半導体膜でも良い。また、ゲート絶縁膜18は珪素を含む絶
縁膜で形成すれば良い。また、ゲート電極、ソース配線若しくはドレイン配線としてはあ
らゆる導電膜を用いることができる。
The active layer is formed of a semiconductor film including a crystal structure. That is, a single crystal semiconductor film, a polycrystalline semiconductor film, or a microcrystalline semiconductor film may be used. The gate insulating film 18 may be formed of an insulating film containing silicon. Any conductive film can be used for the gate electrode, the source wiring, or the drain wiring.

さらに、スイッチング用TFT201においては、LDD領域15a〜15dは、ゲート
絶縁膜18を挟んでゲート電極19a、19bと重ならないように設ける。このような構造
はオフ電流値を低減する上で非常に効果的である。
Further, in the switching TFT 201, the LDD regions 15a to 15d are provided so as not to overlap the gate electrodes 19a and 19b with the gate insulating film 18 interposed therebetween. Such a structure is very effective in reducing the off-current value.

なお、チャネル形成領域とLDD領域との間にオフセット領域(チャネル形成領域と同
一組成の半導体層でなり、ゲート電圧が印加されない領域)を設けることはオフ電流値を
下げる上でさらに好ましい。また、二つ以上のゲート電極を有するマルチゲート構造の場
合、チャネル形成領域の間に設けられた高濃度不純物領域がオフ電流値の低減に効果的で
ある。
Note that it is more preferable to provide an offset region (a region made of a semiconductor layer having the same composition as the channel formation region to which no gate voltage is applied) between the channel formation region and the LDD region in order to reduce the off-state current value. In the case of a multi-gate structure having two or more gate electrodes, a high-concentration impurity region provided between channel formation regions is effective in reducing the off-current value.

以上のように、本発明ではマルチゲート構造のTFTを画素のスイッチング用TFT2
01として用いることにより、十分にオフ電流値の低いスイッチング素子を実現すること
に特徴がある。そのため、従来例で述べたようなコンデンサ(Cs)を設けなくても十分
な時間(選択されてから次に選択されるまでの間)電流制御用素子のゲート電圧を維持し
うる。
As described above, in the present invention, a TFT having a multi-gate structure is used as a pixel switching TFT 2.
By using it as 01, there is a feature in realizing a switching element having a sufficiently low off-state current value. Therefore, the gate voltage of the current control element can be maintained for a sufficient time (between the selection and the next selection) without providing the capacitor (Cs) as described in the conventional example.

即ち、従来、有効発光面積を狭める要因となっていたコンデンサを排除することが可能
となり、有効発光面積を広くすることが可能となる。このことはEL表示装置の画質を明
るくできることを意味する。
That is, it is possible to eliminate a capacitor that has been a factor for reducing the effective light emitting area in the past, and to increase the effective light emitting area. This means that the image quality of the EL display device can be brightened.

次に、電流制御用TFT202は、ソース領域31、ドレイン領域32、LDD領域3
3及びチャネル形成領域34を含む活性層、ゲート絶縁膜18、ゲート電極35、第1層
間絶縁膜20、ソース配線36並びにドレイン配線37を有して形成される。なお、ゲー
ト電極35はシングルゲート構造となっているが、マルチゲート構造であっても良い。
Next, the current control TFT 202 includes a source region 31, a drain region 32, and an LDD region 3.
3 and an active layer including a channel formation region 34, a gate insulating film 18, a gate electrode 35, a first interlayer insulating film 20, a source wiring 36, and a drain wiring 37. The gate electrode 35 has a single gate structure, but may have a multi-gate structure.

図2に示すように、スイッチング用TFT201のドレインは電流制御用TFT202
のゲートに電気的に接続されている。具体的には電流制御用TFT202のゲート電極3
5はスイッチング用TFT201のドレイン領域14とドレイン配線(接続配線とも言え
る)22を介して電気的に接続されている。また、ソース配線36は電流供給線212に
接続される。
As shown in FIG. 2, the drain of the switching TFT 201 is the current control TFT 202.
Is electrically connected to the gate. Specifically, the gate electrode 3 of the current control TFT 202
5 is electrically connected to the drain region 14 of the switching TFT 201 via a drain wiring (also referred to as connection wiring) 22. The source wiring 36 is connected to the current supply line 212.

この電流制御用TFT202の特徴は、チャネル幅がスイッチング用TFT201のチ
ャネル幅よりも大きい点である。即ち、図8に示すように、スイッチング用TFTのチャ
ネル長をL1、チャネル幅をW1とし、電流制御用TFTのチャネル長をL2、チャネル
幅をW2とした場合、W2/L2≧5×W1/L1(好ましくはW2/L2≧10×W1
/L1)という関係式が成り立つようにする。このため、スイッチング用TFTよりも多
くの電流を容易に流すことが可能である。
The current control TFT 202 is characterized in that the channel width is larger than the channel width of the switching TFT 201. That is, as shown in FIG. 8, when the channel length of the switching TFT is L1, the channel width is W1, the channel length of the current control TFT is L2, and the channel width is W2, W2 / L2 ≧ 5 × W1 / L1 (preferably W2 / L2 ≧ 10 × W1
/ L1) is established. For this reason, it is possible to easily flow more current than the switching TFT.

なお、マルチゲート構造であるスイッチング用TFTのチャネル長L1は、形成された
二つ以上のチャネル形成領域のそれぞれのチャネル長の総和とする。図8の場合、ダブル
ゲート構造であるので、二つのチャネル形成領域のそれぞれのチャネル長L1a及びL1b
を加えたものがスイッチング用TFTのチャネル長L1となる。
Note that the channel length L1 of the switching TFT having a multi-gate structure is the sum of the channel lengths of two or more formed channel formation regions. In the case of FIG. 8, since it has a double gate structure, each of the channel lengths L1a and L1b of the two channel formation regions.
The channel length L1 of the switching TFT is added.

本発明において、チャネル長L1、L2及びチャネル幅W1、W2は特定の数値範囲に
限定されるものではないが、W1は0.1〜5μm(代表的には1〜3μm)、W2は0.
5〜30μm(代表的には2〜10μm)とするのが好ましい。この時、L1は0.2〜1
8μm(代表的には2〜15μm)、L2は0.1〜50μm(代表的には1〜20μm)と
するのが好ましい。
In the present invention, the channel lengths L1 and L2 and the channel widths W1 and W2 are not limited to specific numerical ranges, but W1 is 0.1 to 5 μm (typically 1 to 3 μm), and W2 is 0.
The thickness is preferably 5 to 30 μm (typically 2 to 10 μm). At this time, L1 is 0.2-1
8 μm (typically 2 to 15 μm) and L2 are preferably 0.1 to 50 μm (typically 1 to 20 μm).

なお、電流制御用TFTでは電流が過剰に流れることを防止するためチャネル長Lの長
さを長めに設定することが望ましい。好ましくはW2/L2≧3(好ましくはW2/L2
≧5)とするとよい。望ましくはは一画素あたり0.5〜2μA(好ましくは1〜1.5
μA)となるようにする。
In the current control TFT, it is desirable to set the channel length L to be longer in order to prevent an excessive current flow. Preferably W2 / L2 ≧ 3 (preferably W2 / L2
≧ 5). Desirably 0.5-2 μA per pixel (preferably 1-1.5
μA).

これらの数値範囲とすることによりVGAクラスの画素数(640×480)を有する
EL表示装置からハイビジョンクラスの画素数(1920×1080又は1280×10
24)を有するEL表示装置まで、あらゆる規格を網羅することができる。
By setting these numerical ranges, the EL display device having the number of pixels of the VGA class (640 × 480) to the number of pixels of the high vision class (1920 × 1080 or 1280 × 10).
All standards up to EL display devices having 24) can be covered.

また、スイッチング用TFT201に形成されるLDD領域の長さ(幅)は0.5〜3
.5μm、代表的には2.0〜2.5μmとすれば良い。
The length (width) of the LDD region formed in the switching TFT 201 is 0.5-3.
. What is necessary is just to set it as 5 micrometers, typically 2.0-2.5 micrometers.

また、図1に示したEL表示装置は、電流制御用TFT202において、ドレイン領域
32とチャネル形成領域34との間にLDD領域33が設けられ、且つ、LDD領域33
がゲート絶縁膜18を挟んでゲート電極35に重なっている領域と重なっていない領域と
を有する点にも特徴がある。
In the EL display device shown in FIG. 1, in the current control TFT 202, an LDD region 33 is provided between the drain region 32 and the channel formation region 34, and the LDD region 33 is provided.
Is characterized in that it has a region overlapping with the gate electrode 35 and a region not overlapping with the gate insulating film 18 interposed therebetween.

電流制御用TFT202は、EL素子203を発光させるための電流を供給すると同時
に、その供給量を制御して階調表示を可能とする。そのため、電流を流しても劣化しない
ようにホットキャリア注入による劣化対策を講じておく必要がある。また、黒色を表示す
る際は、電流制御用TFT202をオフ状態にしておくが、その際、オフ電流値が高いと
きれいな黒色表示ができなくなり、コントラストの低下等を招く。従って、オフ電流値も
抑える必要がある。
The current control TFT 202 supplies a current for causing the EL element 203 to emit light, and at the same time controls the supply amount to enable gradation display. For this reason, it is necessary to take measures against deterioration by hot carrier injection so as not to deteriorate even when a current is passed. In addition, when displaying black, the current control TFT 202 is turned off. However, if the off-current value is high, a clear black display cannot be obtained, resulting in a decrease in contrast. Therefore, it is necessary to suppress the off-current value.

ホットキャリア注入による劣化に関しては、ゲート電極に対してLDD領域が重なった
構造が非常に効果的であることが知られている。しかしながら、LDD領域全体をゲート
電極に重ねてしまうとオフ電流値が増加してしまうため、本出願人はゲート電極に重なら
ないLDD領域を直列に設けるという新規な構造によって、ホットキャリア対策とオフ電
流値対策とを同時に解決している。
Regarding deterioration due to hot carrier injection, it is known that a structure in which an LDD region overlaps a gate electrode is very effective. However, if the entire LDD region is overlaid on the gate electrode, the off-current value increases. Therefore, the applicant has a novel structure in which LDD regions that do not overlap with the gate electrode are provided in series, thereby preventing hot carriers and off-current. It solves value measures at the same time.

この時、ゲート電極に重なったLDD領域の長さは0.1〜3μm(好ましくは0.3
〜1.5μm)にすれば良い。長すぎては寄生容量を大きくしてしまい、短すぎてはホッ
トキャリアを防止する効果が弱くなってしまう。また、ゲート電極に重ならないLDD領
域の長さは1.0〜3.5μm(好ましくは1.5〜2.0μm)にすれば良い。長すぎ
ると十分な電流を流せなくなり、短すぎるとオフ電流値を低減する効果が弱くなる。
At this time, the length of the LDD region overlapping the gate electrode is 0.1 to 3 μm (preferably 0.3 μm).
To 1.5 μm). If it is too long, the parasitic capacitance is increased, and if it is too short, the effect of preventing hot carriers is weakened. The length of the LDD region that does not overlap with the gate electrode may be 1.0 to 3.5 μm (preferably 1.5 to 2.0 μm). If it is too long, it will not be possible to pass a sufficient current, and if it is too short, the effect of reducing the off-current value will be weak.

また、上記構造においてゲート電極とLDD領域とが重なった領域では寄生容量が形成
されてしまうため、ソース領域31とチャネル形成領域34との間には設けない方が好ま
しい。電流制御用TFTはキャリア(ここでは電子)の流れる方向が常に同一であるので
、ドレイン領域側のみにLDD領域を設けておけば十分である。
Further, in the above structure, a parasitic capacitance is formed in a region where the gate electrode and the LDD region overlap with each other. Therefore, it is preferable not to provide between the source region 31 and the channel formation region 34. Since the current control TFT always has the same direction of carrier (electrons) flow, it is sufficient to provide an LDD region only on the drain region side.

また、流しうる電流量を多くするという観点から見れば、電流制御用TFT202の活
性層(特にチャネル形成領域)の膜厚を厚くする(好ましくは50〜100nm、さらに
好ましくは60〜80nm)ことも有効である。逆に、スイッチング用TFT201の場
合はオフ電流値を小さくするという観点から見れば、活性層(特にチャネル形成領域)の
膜厚を薄くする(好ましくは20〜50nm、さらに好ましくは25〜40nm)ことも
有効である。
Further, from the viewpoint of increasing the amount of current that can be passed, the thickness of the active layer (especially the channel formation region) of the current control TFT 202 may be increased (preferably 50 to 100 nm, more preferably 60 to 80 nm). It is valid. Conversely, in the case of the switching TFT 201, from the viewpoint of reducing the off-current value, the thickness of the active layer (especially the channel formation region) should be reduced (preferably 20 to 50 nm, more preferably 25 to 40 nm). Is also effective.

次に、41は第1パッシベーション膜であり、膜厚は10nm〜1μm(好ましくは2
00〜500nm)とすれば良い。材料としては、珪素を含む絶縁膜(特に窒化酸化珪素
膜又は窒化珪素膜が好ましい)を用いることができる。このパッシベーション膜41は形
成されたTFTを汚染物質や水分から保護する役割をもつ。最終的にTFTの上方に設け
られるEL層にはナトリウム等のアルカリ金属が含まれている。即ち、第1パッシベーシ
ョン膜41はこれらのアルカリ金属(可動イオン)をTFT側に侵入させない保護層とし
て働く。なお、本明細書中ではアルカリ金属とアルカリ土類金属を含めて「アルカリ金属
」と呼ぶ。
Next, reference numeral 41 denotes a first passivation film having a film thickness of 10 nm to 1 μm (preferably 2).
(00 to 500 nm). As a material, an insulating film containing silicon (in particular, a silicon nitride oxide film or a silicon nitride film is preferable) can be used. The passivation film 41 has a role of protecting the formed TFT from contaminants and moisture. The EL layer finally provided above the TFT contains an alkali metal such as sodium. That is, the first passivation film 41 functions as a protective layer that prevents these alkali metals (movable ions) from entering the TFT side. In this specification, the term “alkali metal” includes alkali metals and alkaline earth metals.

また、パッシベーション膜41に放熱効果を持たせることでEL層の熱劣化を防ぐこと
も有効である。但し、図1の構造のEL表示装置は基板11側に光が放射されるため、パ
ッシベーション膜41は透光性を有することが必要である。
It is also effective to prevent thermal degradation of the EL layer by providing the passivation film 41 with a heat dissipation effect. However, since the EL display device having the structure shown in FIG. 1 emits light toward the substrate 11, the passivation film 41 needs to have translucency.

放熱効果をもつ透光性材料としては、B(ホウ素)、C(炭素)、N(窒素)から選ば
れた少なくとも一つの元素と、Al(アルミニウム)、Si(珪素)、P(リン)から選
ばれた少なくとも一つの元素とを含む化合物が挙げられる。例えば、窒化アルミニウム(
AlxNy)に代表されるアルミニウムの窒化物、炭化珪素(SixCy)に代表される
珪素の炭化物、窒化珪素(SixNy)に代表される珪素の窒化物、窒化ホウ素(BxN
y)に代表されるホウ素の窒化物、リン化ホウ素(BxPy)に代表されるホウ素のリン
化物を用いることが可能である。また、酸化アルミニウム(AlxOy)に代表されるア
ルミニウムの酸化物は透光性に優れ、熱伝導率が20Wm-1-1であり、好ましい材料の
一つと言える。これらの材料には放熱効果だけでなく、水分やアルカリ金属等の侵入を防
ぐ効果もある。なお、上記透光性材料において、x、yは任意の整数である。
As a translucent material having a heat dissipation effect, at least one element selected from B (boron), C (carbon), and N (nitrogen), and Al (aluminum), Si (silicon), and P (phosphorus) are used. Examples include compounds containing at least one selected element. For example, aluminum nitride (
Aluminum nitride typified by AlxNy), silicon carbide typified by silicon carbide (SixCy), silicon nitride typified by silicon nitride (SixNy), boron nitride (BxN)
Boron nitrides represented by y) and boron phosphides represented by boron phosphide (BxPy) can be used. An aluminum oxide typified by aluminum oxide (AlxOy) is excellent in light-transmitting property and has a thermal conductivity of 20 Wm −1 K −1 and can be said to be one of preferable materials. These materials have not only a heat dissipation effect but also an effect of preventing intrusion of moisture, alkali metals, and the like. In the translucent material, x and y are arbitrary integers.

なお、上記化合物に他の元素を組み合わせることもできる。例えば、酸化アルミニウム
に窒素を添加して、AlNxOyで示される窒化酸化アルミニウムを用いることも可能で
ある。この材料にも放熱効果だけでなく、水分やアルカリ金属等の侵入を防ぐ効果がある
。なお、上記窒化酸化アルミニウムにおいて、x、yは任意の整数である。
In addition, another element can also be combined with the said compound. For example, it is possible to use aluminum nitride oxide represented by AlNxOy by adding nitrogen to aluminum oxide. This material has not only a heat dissipation effect but also an effect of preventing moisture, alkali metal and the like from entering. In the aluminum nitride oxide, x and y are arbitrary integers.

また、特開昭62−90260号公報に記載された材料を用いることができる。即ち、
Si、Al、N、O、Mを含む化合物(但し、Mは希土類元素の少なくとも一種、好まし
くはCe(セリウム),Yb(イッテルビウム),Sm(サマリウム),Er(エルビウ
ム),Y(イットリウム)、La(ランタン)、Gd(ガドリニウム)、Dy(ジスプロ
シウム)、Nd(ネオジウム)から選ばれた少なくとも一つの元素)を用いることもでき
る。これらの材料にも放熱効果だけでなく、水分やアルカリ金属等の侵入を防ぐ効果があ
る。
Moreover, the material described in Unexamined-Japanese-Patent No. 62-90260 can be used. That is,
A compound containing Si, Al, N, O, and M (where M is at least one rare earth element, preferably Ce (cerium), Yb (ytterbium), Sm (samarium), Er (erbium), Y (yttrium), It is also possible to use at least one element selected from La (lanthanum), Gd (gadolinium), Dy (dysprosium), and Nd (neodymium). These materials have not only a heat dissipation effect but also an effect of preventing intrusion of moisture, alkali metals, and the like.

また、ダイヤモンド薄膜、アモルファスカーボン(特にダイヤモンドに特性の近いもの
、ダイヤモンドライクカーボンと呼ばれる。)等の炭素膜を用いることもできる。これら
は非常に熱伝導率が高く、放熱層として極めて有効である。但し、膜厚が厚くなると褐色
を帯びて透過率が低下するため、なるべく薄い膜厚(好ましくは5〜100nm)で用い
ることが好ましい。
Further, a carbon film such as a diamond thin film or amorphous carbon (especially, a material having characteristics close to diamond, called diamond-like carbon) can be used. These have very high thermal conductivity and are extremely effective as a heat dissipation layer. However, as the film thickness increases, the film becomes brownish and the transmittance decreases. Therefore, it is preferable to use the film as thin as possible (preferably 5 to 100 nm).

なお、第1パッシベーション膜41の目的はあくまで汚染物質や水分からTFTを保護
することにあるので、その効果を損なうものであってはならない。従って、上記放熱効果
をもつ材料からなる薄膜を単体で用いることもできるが、これらの薄膜と、アルカリ金属
や水分を遮断する性質を有する薄膜(代表的には窒化珪素膜(SixNy)や窒化酸化珪
素膜(SiOxNy))とを積層することは有効である。なお、上記窒化珪素膜又は窒化
酸化珪素膜において、x、yは任意の整数である。
Since the purpose of the first passivation film 41 is to protect the TFT from contaminants and moisture, it should not impair the effect. Accordingly, a thin film made of a material having the above heat dissipation effect can be used alone, but these thin films and a thin film (typically a silicon nitride film (SixNy) or oxynitrided oxide) having a property of blocking alkali metals and moisture. It is effective to stack a silicon film (SiOxNy). Note that in the silicon nitride film or the silicon nitride oxide film, x and y are arbitrary integers.

また、42はカラーフィルター、43は蛍光体(蛍光色素層ともいう)である。どちら
も同色の組み合わせで、赤(R)、緑(G)若しくは青(B)の色素を含む。カラーフィ
ルター42は色純度を向上させるために設け、蛍光体43は色変換を行うために設けられ
る。
Reference numeral 42 denotes a color filter, and 43 denotes a phosphor (also referred to as a fluorescent dye layer). Both are combinations of the same color and include red (R), green (G) or blue (B) pigments. The color filter 42 is provided to improve color purity, and the phosphor 43 is provided to perform color conversion.

なお、EL表示装置には大きく分けて四つのカラー化表示方式があり、RGBに対応し
た三種類のEL素子を形成する方式、白色発光のEL素子とカラーフィルターを組み合わ
せた方式、青色又は青緑発光のEL素子と蛍光体(蛍光性の色変換層:CCM)とを組み
合わせた方式、陰極(対向電極)に透明電極を使用してRGBに対応したEL素子を重ね
る方式、がある。
The EL display device is roughly divided into four color display methods, a method of forming three types of EL elements corresponding to RGB, a method of combining a white light emitting EL element and a color filter, and blue or blue-green. There are a method in which a light emitting EL element and a phosphor (fluorescent color conversion layer: CCM) are combined, and a method in which EL elements corresponding to RGB are stacked using a transparent electrode as a cathode (counter electrode).

図1の構造は青色発光のEL素子と蛍光体とを組み合わせた方式を用いた場合の例であ
る。ここではEL素子203として青色発光の発光層を用いて紫外光を含む青色領域の波
長をもつ光を形成し、その光によって蛍光体43を励起して赤、緑若しくは青の光を発生
させる。そしてカラーフィルター42で色純度を上げて出力する。
The structure of FIG. 1 is an example in the case of using a method in which a blue light emitting EL element and a phosphor are combined. Here, light having a wavelength in a blue region including ultraviolet light is formed using a light emitting layer that emits blue light as the EL element 203, and the phosphor 43 is excited by the light to generate red, green, or blue light. Then, the color filter 42 increases the color purity and outputs the result.

但し、本発明は発光方式に関わらず実施することが可能であり、上記四つの全ての方式
を本発明に用いることができる。
However, the present invention can be carried out regardless of the light emission method, and all the above four methods can be used in the present invention.

また、カラーフィルター42、蛍光体43を形成した後で、第2層間絶縁膜44で平坦
化を行う。第2層間絶縁膜44としては、樹脂膜が好ましく、ポリイミド、ポリアミド、
アクリル、BCB(ベンゾシクロブテン)等を用いると良い。勿論、十分な平坦化が可能
であれば、無機膜を用いても良い。
Further, after the color filter 42 and the phosphor 43 are formed, the second interlayer insulating film 44 is planarized. The second interlayer insulating film 44 is preferably a resin film, such as polyimide, polyamide,
Acrylic, BCB (benzocyclobutene), or the like is preferably used. Of course, an inorganic film may be used if sufficient planarization is possible.

第2層間絶縁膜44によってTFTによる段差を平坦化することは非常に重要である。
後に形成されるEL層は非常に薄いため、段差が存在することによって発光不良を起こす
場合がある。従って、EL層をできるだけ平坦面に形成しうるように画素電極を形成する
前に平坦化しておくことが望ましい。
It is very important to flatten the step due to the TFT by the second interlayer insulating film 44.
Since an EL layer to be formed later is very thin, a light emission defect may occur due to the presence of a step. Therefore, it is desirable to planarize the pixel electrode before forming the pixel electrode so that the EL layer can be formed as flat as possible.

また、第2層間絶縁膜44上に放熱効果の高い絶縁膜(以下、放熱層という)を設ける
ことは有効である。膜厚は5nm〜1μm(典型的には20〜300nm)が好ましい。
このような放熱層は、EL素子で発生した熱を逃がしてEL素子に熱が蓄積しないように
機能する。また、第2層間絶縁膜44が樹脂膜である場合は熱に弱いため、EL素子で発
生した熱が第2層間絶縁膜44に悪影響を与えないようにする。
It is also effective to provide an insulating film having a high heat dissipation effect (hereinafter referred to as a heat dissipation layer) on the second interlayer insulating film 44. The film thickness is preferably 5 nm to 1 μm (typically 20 to 300 nm).
Such a heat dissipation layer functions to release heat generated in the EL element and prevent the heat from being accumulated in the EL element. Further, when the second interlayer insulating film 44 is a resin film, since it is vulnerable to heat, heat generated in the EL element is prevented from adversely affecting the second interlayer insulating film 44.

前述のようにEL表示装置を作製するにあたってTFTを樹脂膜で平坦化することは有
効であるが、EL素子で発生した熱による樹脂膜の劣化を考慮した構造は従来なかった。
従って放熱層を設けることによってその点を解決することは非常に有効であると言える。
As described above, it is effective to planarize a TFT with a resin film in manufacturing an EL display device. However, there has been no structure that takes into account deterioration of a resin film due to heat generated in an EL element.
Therefore, it can be said that it is very effective to solve this problem by providing a heat dissipation layer.

また、放熱層として水分、酸素又はアルカリ金属を透過しない材料(第1パッシベーシ
ョン膜41と同様の材料)を用いれば、上記熱によるEL素子又は樹脂膜の劣化が防がれ
ると同時に、EL層中のアルカリ金属がTFT側へと拡散しないようにするための保護層
としても機能する。さらにはEL層側へTFT側から水分や酸素が侵入しないようにする
保護層としても機能する。
Further, if a material that does not transmit moisture, oxygen, or alkali metal (a material similar to the first passivation film 41) is used for the heat dissipation layer, the EL element or the resin film is prevented from being deteriorated by the heat, and at the same time, It also functions as a protective layer for preventing the alkali metal from diffusing to the TFT side. Furthermore, it functions as a protective layer that prevents moisture and oxygen from entering the EL layer side from the TFT side.

特に放熱効果を期待するならダイヤモンド膜もしくはダイヤモンドライクカーボン膜等
の炭素膜が好ましく、水分等の侵入を防ぐためには炭素膜と窒化珪素膜(又は窒化酸化珪
素膜)との積層構造を用いることがさらに好ましい。
In particular, if a heat dissipation effect is expected, a carbon film such as a diamond film or a diamond-like carbon film is preferable, and a laminated structure of a carbon film and a silicon nitride film (or silicon nitride oxide film) is used to prevent intrusion of moisture and the like. Further preferred.

このようにTFT側とEL素子側とを放熱効果が高く、且つ、水分やアルカリ金属を遮
断しうる絶縁膜で分離するという構造は有効である。
Thus, a structure in which the TFT side and the EL element side are separated by an insulating film that has a high heat radiation effect and can block moisture and alkali metal is effective.

また、45は透明導電膜でなる画素電極(EL素子の陽極)であり、第2層間絶縁膜4
4及び第1パッシベーション膜41にコンタクトホールを開けた後、電流制御用TFT2
02のドレイン配線37に接続されるように形成される。
Reference numeral 45 denotes a pixel electrode (EL element anode) made of a transparent conductive film, and the second interlayer insulating film 4.
4 and the first passivation film 41, a contact hole is opened, and then the current control TFT 2
It is formed so as to be connected to the 02 drain wiring 37.

画素電極45の上には、順次EL層(有機材料が好ましい)46、陰極47、保護電極
48が形成される。EL層46は単層又は積層構造で用いられるが、積層構造で用いられ
る場合が多い。発光層、電子輸送層、電子注入層、正孔注入層又は正孔輸送層などを組み
合わせて様々な積層構造が提案されているが、本発明ではいずれの構造であっても良い。
勿論、EL層に対して蛍光性色素等をドーピングしても良い。また、本明細書中では、画
素電極(陽極)、EL層及び陰極で形成される発光素子をEL素子と呼ぶ。
On the pixel electrode 45, an EL layer (an organic material is preferable) 46, a cathode 47, and a protective electrode 48 are sequentially formed. The EL layer 46 is used in a single layer or a stacked structure, but is often used in a stacked structure. Various laminated structures have been proposed by combining a light emitting layer, an electron transport layer, an electron injection layer, a hole injection layer, a hole transport layer, or the like, but any structure may be used in the present invention.
Of course, the EL layer may be doped with a fluorescent dye or the like. In this specification, a light-emitting element formed using a pixel electrode (anode), an EL layer, and a cathode is referred to as an EL element.

本発明では既に公知のあらゆるEL材料を用いることができる。公知の材料としては、
有機材料が広く知られており、駆動電圧を考慮すると有機材料を用いるのが好ましい。有
機EL材料としては、例えば、以下の米国特許又は公開公報に開示された材料を用いるこ
とができる。
Any known EL material can be used in the present invention. Known materials include
Organic materials are widely known, and it is preferable to use organic materials in consideration of driving voltage. As the organic EL material, for example, materials disclosed in the following US patents or publications can be used.

米国特許第4,356,429号、 米国特許第4,539,507号、 米国特許第
4,720,432号、 米国特許第4,769,292号、 米国特許第4,885,
211号、 米国特許第4,950,950号、 米国特許第5,059,861号、
米国特許第5,047,687号、 米国特許第5,073,446号、 米国特許第5
,059,862号、 米国特許第5,061,617号、 米国特許第5,151,6
29号、 米国特許第5,294,869号、 米国特許第5,294,870号、特開
平10−189252号公報、特開平8−241048号公報、特開平8−78159号
公報。
US Patent No. 4,356,429, US Patent No. 4,539,507, US Patent No. 4,720,432, US Patent No. 4,769,292, US Patent No. 4,885
211, U.S. Pat.No. 4,950,950, U.S. Pat.No. 5,059,861,
US Patent No. 5,047,687, US Patent No. 5,073,446, US Patent No. 5
, 059,862, US Pat. No. 5,061,617, US Pat. No. 5,151,6
29, U.S. Pat. No. 5,294,869, U.S. Pat. No. 5,294,870, JP-A-10-189252, JP-A-8-2441048, and JP-A-8-78159.

具体的には、正孔注入層としての有機材料は次のような一般式で表されるものを用いる
ことができる。
Specifically, as the organic material for the hole injection layer, those represented by the following general formula can be used.

Figure 0004408118
Figure 0004408118

ここでQはN又はC−R(炭素鎖)であり、Mは金属、金属酸化物又は金属ハロゲン化
物であり、Rは水素、アルキル、アラルキル、アリル又はアルカリルであり、T1、T2
は水素、アルキル又はハロゲンのような置換基を含む不飽和六員環である。
Where Q is N or C—R (carbon chain), M is a metal, metal oxide or metal halide, R is hydrogen, alkyl, aralkyl, allyl or alkaryl, T1, T2
Is an unsaturated six-membered ring containing substituents such as hydrogen, alkyl or halogen.

また、正孔輸送層としての有機材料は芳香族第三アミンを用いることができ、好ましく
は次のような一般式で表されるテトラアリルジアミンを含む。
An aromatic tertiary amine can be used as the organic material for the hole transport layer, and preferably includes tetraallyldiamine represented by the following general formula.

Figure 0004408118
Figure 0004408118

ここでAreはアリレン群であり、nは1から4の整数であり、Ar、R7、R8、R9
はそれぞれ選択されたアリル群である。
Here, Are is an arylene group, n is an integer of 1 to 4, Ar, R 7 , R 8 , R 9
Are the selected allyl groups.

また、EL層、電子輸送層又は電子注入層としての有機材料は金属オキシノイド化合物
を用いることができる。金属オキシノイド化合物としては以下のような一般式で表される
ものを用いれば良い。
In addition, a metal oxinoid compound can be used as the organic material for the EL layer, the electron transport layer, or the electron injection layer. What is necessary is just to use what is represented with the following general formulas as a metal oxinoid compound.

Figure 0004408118
Figure 0004408118

ここでR2−R7は置き換え可能であり、次のような金属オキシノイド化合物を用いるこ
ともできる。
Here, R 2 -R 7 can be replaced, and the following metal oxinoid compounds can also be used.

Figure 0004408118
Figure 0004408118

ここでR2−R7は上述の定義によるものであり、L1−L5は1から12の炭素元素を含
む炭水化物群であり、L1、L2又はL2、L3は共にベンゾ環を形成することができる。ま
た、次のような金属オキシノイド化合物でも良い。
Here, R 2 -R 7 is as defined above, L 1 -L 5 is a carbohydrate group containing 1 to 12 carbon elements, and L 1 , L 2 or L 2 and L 3 are both benzo rings. Can be formed. Moreover, the following metal oxinoid compounds may be used.

Figure 0004408118
Figure 0004408118

ここでR2−R6は置き換え可能である。このように有機EL材料としては有機リガンドを
有する配位化合物を含む。但し、以上の例は本発明のEL材料として用いることのできる
有機EL材料の一例であって、これに限定する必要はまったくない。
Here, R 2 -R 6 can be replaced. As described above, the organic EL material includes a coordination compound having an organic ligand. However, the above example is an example of the organic EL material that can be used as the EL material of the present invention, and it is not absolutely necessary to limit to this.

また、EL層の形成方法としてインクジェット方式を用いる場合、EL材料としてはポ
リマー系材料が好ましい。代表的なポリマー系材料としては、ポリパラフェニレンビニレ
ン(PPV)系やポリフルオレン系などの高分子材料が挙げられる。カラー化するには、
例えば、赤色発光材料にはシアノポリフェニレンビニレン、緑色発光材料にはポリフェニ
レンビニレン、青色発光材料にはポリフェニレンビニレン及びポリアルキルフェニレンが
好ましい。インクジェット法に使用できる有機EL材料については、特開平10−012
377号公報に記載されている材料を全て引用することができる。
In addition, when an ink jet method is used as a method for forming the EL layer, the EL material is preferably a polymer material. Typical polymer materials include polymer materials such as polyparaphenylene vinylene (PPV) and polyfluorene. To colorize
For example, cyanopolyphenylene vinylene is preferable for the red light emitting material, polyphenylene vinylene is preferable for the green light emitting material, and polyphenylene vinylene and polyalkylphenylene are preferable for the blue light emitting material. Regarding organic EL materials that can be used in the ink jet method, JP-A-10-012 is disclosed.
All the materials described in the publication No. 377 can be cited.

また、陰極47としては、仕事関数の小さいマグネシウム(Mg)、リチウム(Li)
、セシウム(Cs)、バリウム(Ba)、カリウム(K)、ベリリウム(Be)若しくは
カルシウム(Ca)を含む材料を用いる。好ましくはMgAg(MgとAlをMg:Ag
=10:1で混合した材料)でなる電極を用いれば良い。他にもMgAgAl電極、Li
Al電極、また、LiFAl電極が挙げられる。また、保護電極48は陰極47を外部の
湿気等から保護膜するために設けられる電極であり、アルミニウム(Al)若しくは銀(
Ag)を含む材料が用いられる。この保護電極48には放熱効果もある。
As the cathode 47, magnesium (Mg) and lithium (Li) having a small work function are used.
A material containing cesium (Cs), barium (Ba), potassium (K), beryllium (Be), or calcium (Ca) is used. Preferably MgAg (Mg and Al are replaced by Mg: Ag
= 10: 1 mixed materials) may be used. Besides, MgAgAl electrode, Li
Examples include an Al electrode and a LiFAl electrode. The protective electrode 48 is an electrode provided for protecting the cathode 47 from external moisture or the like, and is formed of aluminum (Al) or silver (
A material containing Ag) is used. The protective electrode 48 also has a heat dissipation effect.

なお、EL層46及び陰極47は大気解放せずに連続形成することが望ましい。即ち、
EL層や陰極がどのような積層構造であってもマルチチャンバー(クラスターツールとも
いう)方式の成膜装置にて全て連続形成することが望ましい。これはEL層として有機材
料を用いる場合、水分に非常に弱いため、大気解放した時の吸湿を避けるためである。さ
らに、EL層46及び陰極47だけでなく、その上の保護電極48まで連続形成するとさ
らに良い。
Note that the EL layer 46 and the cathode 47 are desirably formed continuously without being released to the atmosphere. That is,
It is desirable that all layers of the EL layer and the cathode are continuously formed by a multi-chamber (also referred to as cluster tool) type film forming apparatus. This is because, when an organic material is used as the EL layer, it is very sensitive to moisture, so that moisture absorption when released to the atmosphere is avoided. Furthermore, it is better to continuously form not only the EL layer 46 and the cathode 47 but also the protective electrode 48 thereon.

成膜方法としては、EL層が熱に対して非常に弱いため、真空蒸着法(特に、有機分子
線蒸着法は分子オーダーレベルの超薄膜を形成する上で有効である。)、スパッタ法、プ
ラズマCVD法、スピンコーティング法、スクリーン印刷法又はイオンプレーティング法
が好ましいが、インクジェット方式で形成することも可能である。インクジェット方式に
はキャビテーションを用いるバブルジェット(登録商標)方式(特開平5−116297号等)とピエ
ゾ素子を用いるピエゾ方式(特開平8−290647号等)とがあるが、有機EL材料が
熱に弱いことを鑑みればピエゾ方式が好ましい。
As the film formation method, since the EL layer is very weak against heat, the vacuum evaporation method (in particular, the organic molecular beam evaporation method is effective in forming an ultra-thin film at the molecular order level), the sputtering method, A plasma CVD method, a spin coating method, a screen printing method, or an ion plating method is preferable, but an ink jet method can also be used. There are a bubble jet (registered trademark) method using cavitation (Japanese Patent Laid-Open No. 5-116297, etc.) and a piezo method using a piezo element (Japanese Patent Laid-Open No. 8-290647, etc.). In view of weakness, the piezo method is preferable.

また、49は第2パッシベーション膜であり、膜厚は10nm〜1μm(好ましくは2
00〜500nm)とすれば良い。第2パッシベーション膜49を設ける目的は、EL層
46を水分から保護する目的が主であるが、第1パッシベーション膜41と同様に放熱効
果をもたせても良い。従って、形成材料としては第1パッシベーション膜41と同様のも
のを用いることができる。但し、EL層46として有機材料を用いる場合、酸素との結合
により劣化するので、酸素を放出しやすい絶縁膜は用いないことが望ましい。
Reference numeral 49 denotes a second passivation film having a thickness of 10 nm to 1 μm (preferably 2).
(00 to 500 nm). The purpose of providing the second passivation film 49 is mainly for the purpose of protecting the EL layer 46 from moisture. However, as with the first passivation film 41, a heat radiation effect may be provided. Accordingly, the same material as the first passivation film 41 can be used as the forming material. However, when an organic material is used for the EL layer 46, it is preferable that an insulating film that easily releases oxygen is not used because it deteriorates due to bonding with oxygen.

また、上述のようにEL層は熱に弱いので、なるべく低温(好ましくは室温から120
℃までの温度範囲)で成膜するのが望ましい。従って、プラズマCVD法、スパッタ法、
真空蒸着法、イオンプレーティング法又は溶液塗布法(スピンコーティング法)が望まし
い成膜方法と言える。
Further, since the EL layer is vulnerable to heat as described above, the EL layer is as low as possible (preferably from room temperature to 120 ° C.).
It is desirable to form the film in a temperature range up to ° C. Therefore, plasma CVD method, sputtering method,
A vacuum deposition method, an ion plating method, or a solution coating method (spin coating method) can be said to be a desirable film forming method.

本発明のEL表示装置は以上のような構造の画素を含む画素部を有し、画素内において
機能に応じて構造の異なるTFTが配置されている。これによりオフ電流値の十分に低い
スイッチング用TFTと、ホットキャリア注入に強い電流制御用TFTとが同じ画素内に
形成でき、高い信頼性を有し、良好な画像表示が可能なEL表示装置が形成できる。
The EL display device of the present invention has a pixel portion including a pixel having the above structure, and TFTs having different structures are arranged in the pixel in accordance with the function. Accordingly, an EL display device in which a switching TFT having a sufficiently low off-current value and a current control TFT resistant to hot carrier injection can be formed in the same pixel, has high reliability, and can display a good image. Can be formed.

なお、図1の画素構造において最も重要な点はスイッチング用TFTとしてマルチゲー
ト構造のTFTを用いる点であり、LDD領域の配置等の構成に関しては図1の構成に限
定する必要はない。
The most important point in the pixel structure of FIG. 1 is that a multi-gate TFT is used as the switching TFT, and the arrangement of the LDD region and the like need not be limited to those shown in FIG.

以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行う
こととする。
The present invention having the above-described configuration will be described in more detail with the following examples.

本発明の実施例について図3〜図5を用いて説明する。ここでは、画素部とその周辺に
設けられる駆動回路部のTFTを同時に作製する方法について説明する。但し、説明を簡
単にするために、駆動回路に関しては基本回路であるCMOS回路を図示することとする
An embodiment of the present invention will be described with reference to FIGS. Here, a method for simultaneously manufacturing a TFT of a pixel portion and a driver circuit portion provided around the pixel portion will be described. However, in order to simplify the description, a CMOS circuit, which is a basic circuit, is illustrated with respect to the drive circuit.

まず、図3(A)に示すように、ガラス基板300上に下地膜301を300nmの厚
さに形成する。本実施例では下地膜301として窒化酸化珪素膜を積層して用いる。この
時、ガラス基板300に接する方の窒素濃度を10〜25wt%としておくと良い。
First, as shown in FIG. 3A, a base film 301 is formed to a thickness of 300 nm over a glass substrate 300. In this embodiment, a silicon nitride oxide film is stacked as the base film 301. At this time, the nitrogen concentration in contact with the glass substrate 300 is preferably set to 10 to 25 wt%.

また、下地膜301の一部として、図1に示した第1パッシベーション膜41と同様の
材料からなる放熱層を設けることは有効である。電流制御用TFTは大電流を流すことに
なるので発熱しやすく、なるべく近いところに放熱層を設けておくことは有効である。
In addition, it is effective to provide a heat dissipation layer made of the same material as the first passivation film 41 shown in FIG. Since the current control TFT flows a large current, it easily generates heat, and it is effective to provide a heat dissipation layer as close as possible.

次に下地膜301の上に50nmの厚さの非晶質珪素膜(図示せず))を公知の成膜法
で形成する。なお、非晶質珪素膜に限定する必要はなく、非晶質構造を含む半導体膜(微
結晶半導体膜を含む)であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質
構造を含む化合物半導体膜でも良い。また、膜厚は20〜100nmの厚さであれば良い
Next, an amorphous silicon film (not shown) having a thickness of 50 nm is formed on the base film 301 by a known film formation method. Note that the semiconductor film is not limited to an amorphous silicon film, and any semiconductor film including an amorphous structure (including a microcrystalline semiconductor film) may be used. Further, a compound semiconductor film including an amorphous structure such as an amorphous silicon germanium film may be used. The film thickness may be 20 to 100 nm.

そして、公知の技術により非晶質珪素膜を結晶化し、結晶質珪素膜(多結晶シリコン膜
若しくはポリシリコン膜ともいう)302を形成する。公知の結晶化方法としては、電熱
炉を使用した熱結晶化方法、レーザー光を用いたレーザーアニール結晶化法、赤外光を用
いたランプアニール結晶化法がある。本実施例では、XeClガスを用いたエキシマレー
ザー光を用いて結晶化する。
Then, the amorphous silicon film is crystallized by a known technique to form a crystalline silicon film (also referred to as a polycrystalline silicon film or a polysilicon film) 302. Known crystallization methods include a thermal crystallization method using an electric furnace, a laser annealing crystallization method using laser light, and a lamp annealing crystallization method using infrared light. In this embodiment, crystallization is performed using excimer laser light using XeCl gas.

なお、本実施例では線状に加工したパルス発振型のエキシマレーザー光を用いるが、矩
形であっても良いし、連続発振型のアルゴンレーザー光や連続発振型のエキシマレーザー
光を用いることもできる。
In this embodiment, a pulse oscillation type excimer laser beam processed into a linear shape is used. However, a rectangular shape, a continuous oscillation type argon laser beam, or a continuous oscillation type excimer laser beam may be used. .

本実施例では結晶質珪素膜をTFTの活性層として用いるが、非晶質珪素膜を用いるこ
とも可能である。しかし、電流制御用TFTは大電流を流す必要性があるため、電流を流
しやすい結晶質珪素膜を用いた方が有利である。
In this embodiment, a crystalline silicon film is used as an active layer of a TFT, but an amorphous silicon film can also be used. However, since the current control TFT needs to pass a large current, it is advantageous to use a crystalline silicon film that easily allows a current to flow.

なお、オフ電流を低減する必要のあるスイッチング用TFTの活性層を非晶質珪素膜で
形成し、電流制御用TFTの活性層を結晶質珪素膜で形成することは有効である。非晶質
珪素膜はキャリア移動度が低いため電流を流しにくくオフ電流が流れにくい。即ち、電流
を流しにくい非晶質珪素膜と電流を流しやすい結晶質珪素膜の両者の利点を生かすことが
できる。
It is effective to form the active layer of the switching TFT that needs to reduce the off current from an amorphous silicon film, and to form the active layer of the current control TFT from a crystalline silicon film. Since the amorphous silicon film has low carrier mobility, it is difficult for an electric current to flow and an off current is difficult to flow. That is, the advantages of both an amorphous silicon film that hardly allows current to flow and a crystalline silicon film that easily allows current to flow can be utilized.

次に、図3(B)に示すように、結晶質珪素膜302上に酸化珪素膜でなる保護膜30
3を130nmの厚さに形成する。この厚さは100〜200nm(好ましくは130〜
170nm)の範囲で選べば良い。また、珪素を含む絶縁膜であれば他の膜でも良い。こ
の保護膜303は不純物を添加する際に結晶質珪素膜が直接プラズマに曝されないように
するためと、微妙な濃度制御を可能にするために設ける。
Next, as shown in FIG. 3B, a protective film 30 made of a silicon oxide film is formed on the crystalline silicon film 302.
3 is formed to a thickness of 130 nm. This thickness is 100 to 200 nm (preferably 130 to
170 nm). Any other film may be used as long as it is an insulating film containing silicon. This protective film 303 is provided in order to prevent the crystalline silicon film from being directly exposed to plasma when an impurity is added and to enable fine concentration control.

そして、その上にレジストマスク304a、304bを形成し、保護膜303を介してn
型を付与する不純物元素(以下、n型不純物元素という)を添加する。なお、n型不純物
元素としては、代表的には周期表の15族に属する元素、典型的にはリン又は砒素を用い
ることができる。なお、本実施例ではフォスフィン(PH3)を質量分離しないでプラズ
マ励起したプラズマドーピング法を用い、リンを1×1018atoms/cm3の濃度で添加する
。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
Then, resist masks 304a and 304b are formed thereon, and n is interposed through the protective film 303.
An impurity element imparting a type (hereinafter referred to as an n-type impurity element) is added. Note that as the n-type impurity element, an element typically belonging to Group 15 of the periodic table, typically phosphorus or arsenic can be used. In this embodiment, phosphorus is added at a concentration of 1 × 10 18 atoms / cm 3 using a plasma doping method in which phosphine (PH 3 ) is plasma-excited without mass separation. Of course, an ion implantation method for performing mass separation may be used.

この工程により形成されるn型不純物領域305、306には、n型不純物元素が2×
1016〜5×1019atoms/cm3(代表的には5×1017〜5×1018atoms/cm3)の濃度で
含まれるようにドーズ量を調節する。
In the n-type impurity regions 305 and 306 formed by this process, an n-type impurity element is 2 ×
The dose is adjusted so as to be contained at a concentration of 10 16 to 5 × 10 19 atoms / cm 3 (typically 5 × 10 17 to 5 × 10 18 atoms / cm 3 ).

次に、図3(C)に示すように、保護膜303を除去し、添加した周期表の15族に属
する元素の活性化を行う。活性化手段は公知の技術を用いれば良いが、本実施例ではエキ
シマレーザー光の照射により活性化する。勿論、パルス発振型でも連続発振型でも良いし
、エキシマレーザー光に限定する必要はない。但し、添加された不純物元素の活性化が目
的であるので、結晶質珪素膜が溶融しない程度のエネルギーで照射することが好ましい。
なお、保護膜303をつけたままレーザー光を照射しても良い。
Next, as shown in FIG. 3C, the protective film 303 is removed, and the added element belonging to Group 15 of the periodic table is activated. As the activation means, a known technique may be used. In this embodiment, activation is performed by irradiation with excimer laser light. Of course, the pulse oscillation type or the continuous oscillation type may be used, and it is not necessary to limit to the excimer laser beam. However, since the purpose is to activate the added impurity element, it is preferable to irradiate with energy that does not melt the crystalline silicon film.
Note that laser light may be irradiated with the protective film 303 attached.

なお、このレーザー光による不純物元素の活性化に際して、熱処理による活性化を併用
しても構わない。熱処理による活性化を行う場合は、基板の耐熱性を考慮して450〜5
50℃程度の熱処理を行えば良い。
Note that activation by heat treatment may be used in combination with the activation of the impurity element by the laser beam. When activation by heat treatment is performed, 450 to 5 is considered in consideration of the heat resistance of the substrate.
A heat treatment at about 50 ° C. may be performed.

この工程によりn型不純物領域305、306の端部、即ち、n型不純物領域305、
306の周囲に存在するn型不純物元素を添加していない領域との境界部(接合部)が明
確になる。このことは、後にTFTが完成した時点において、LDD領域とチャネル形成
領域とが非常に良好な接合部を形成しうることを意味する。
By this step, end portions of the n-type impurity regions 305 and 306, that is, the n-type impurity regions 305,
A boundary portion (junction portion) with the region to which the n-type impurity element existing around 306 is not added becomes clear. This means that when the TFT is later completed, the LDD region and the channel formation region can form a very good junction.

次に、図3(D)に示すように、結晶質珪素膜の不要な部分を除去して、島状の半導体
膜(以下、活性層という)307〜310を形成する。
Next, as shown in FIG. 3D, unnecessary portions of the crystalline silicon film are removed, and island-shaped semiconductor films (hereinafter referred to as active layers) 307 to 310 are formed.

次に、図3(E)に示すように、活性層307〜310を覆ってゲート絶縁膜311を
形成する。ゲート絶縁膜311としては、10〜200nm、好ましくは50〜150n
mの厚さの珪素を含む絶縁膜を用いれば良い。これは単層構造でも積層構造でも良い。本
実施例では110nm厚の窒化酸化珪素膜を用いる。
Next, as illustrated in FIG. 3E, a gate insulating film 311 is formed to cover the active layers 307 to 310. The gate insulating film 311 is 10 to 200 nm, preferably 50 to 150 n.
An insulating film containing silicon having a thickness of m may be used. This may be a single layer structure or a laminated structure. In this embodiment, a silicon nitride oxide film having a thickness of 110 nm is used.

次に、200〜400nm厚の導電膜を形成し、パターニングしてゲート電極312〜
316を形成する。なお、本実施例ではゲート電極と、ゲート電極に電気的に接続された
引き回しのための配線(以下、ゲート配線という)とを別の材料で形成する。具体的には
ゲート電極よりも低抵抗な材料をゲート配線として用いる。これは、ゲート電極としては
微細加工が可能な材料を用い、ゲート配線には微細加工はできなくとも配線抵抗が小さい
材料を用いるためである。勿論、ゲート電極とゲート配線とを同一材料で形成してしまっ
ても構わない。
Next, a conductive film having a thickness of 200 to 400 nm is formed and patterned to form gate electrodes 312-
316 is formed. Note that in this embodiment, the gate electrode and a wiring (hereinafter referred to as a gate wiring) electrically connected to the gate electrode are formed using different materials. Specifically, a material having a resistance lower than that of the gate electrode is used for the gate wiring. This is because a material that can be finely processed is used for the gate electrode, and a material that has a low wiring resistance is used for the gate wiring even though it cannot be finely processed. Of course, the gate electrode and the gate wiring may be formed of the same material.

また、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といっ
た積層膜とすることが好ましい。ゲート電極の材料としては公知のあらゆる導電膜を用い
ることができる。ただし、上述のように微細加工が可能、具体的には2μm以下の線幅に
パターニング可能な材料が好ましい。
The gate electrode may be formed of a single-layer conductive film, but it is preferable to form a stacked film of two layers or three layers as necessary. Any known conductive film can be used as the material of the gate electrode. However, a material that can be finely processed as described above, specifically, that can be patterned to a line width of 2 μm or less is preferable.

代表的には、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン
(W)もしくはクロム(Cr)から選ばれた元素でなる膜、または前記元素の窒化物膜(
代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜)、または前記元素を組
み合わせた合金膜(代表的にはMo−W合金、Mo−Ta合金)、または前記元素のシリ
サイド膜(代表的にはタングステンシリサイド膜、チタンシリサイド膜)または導電性を
持たせたシリコン膜を用いることができる。勿論、単層で用いても積層して用いても良い
Typically, a film made of an element selected from tantalum (Ta), titanium (Ti), molybdenum (Mo), tungsten (W), or chromium (Cr), or a nitride film of the element (
Typically, a tantalum nitride film, a tungsten nitride film, a titanium nitride film), an alloy film in which the above elements are combined (typically, a Mo—W alloy or a Mo—Ta alloy), or a silicide film of the above elements (typically, For example, a tungsten silicide film or a titanium silicide film) or a silicon film having conductivity can be used. Of course, it may be used as a single layer or may be laminated.

本実施例では、50nm厚の窒化タンタル(TaN)膜と、350nm厚のTa膜とで
なる積層膜を用いる。これはスパッタ法で形成すれば良い。また、スパッタガスとしてX
e、Ne等の不活性ガスを添加すると応力による膜はがれを防止することができる。
In this embodiment, a laminated film including a tantalum nitride (TaN) film having a thickness of 50 nm and a Ta film having a thickness of 350 nm is used. This may be formed by sputtering. Also, X as the sputtering gas
When an inert gas such as e or Ne is added, film peeling due to stress can be prevented.

またこの時、ゲート電極313、316はそれぞれn型不純物領域305、306の一
部とゲート絶縁膜311を挟んで重なるように形成する。この重なった部分が後にゲート
電極と重なったLDD領域となる。
At this time, the gate electrodes 313 and 316 are formed so as to overlap a part of the n-type impurity regions 305 and 306 with the gate insulating film 311 interposed therebetween. This overlapped portion later becomes an LDD region overlapping with the gate electrode.

次に、図4(A)に示すように、ゲート電極312〜316をマスクとして自己整合的
にn型不純物元素(本実施例ではリン)を添加する。こうして形成される不純物領域31
7〜323にはn型不純物領域305、306の1/2〜1/10(代表的には1/3〜
1/4)の濃度でリンが添加されるように調節する。具体的には、1×1016〜5×10
18atoms/cm3(典型的には3×1017〜3×1018atoms/cm3)の濃度が好ましい。
Next, as shown in FIG. 4A, an n-type impurity element (phosphorus in this embodiment) is added in a self-aligning manner using the gate electrodes 312 to 316 as masks. Impurity regions 31 thus formed
7 to 323 include 1/2 to 1/10 of n-type impurity regions 305 and 306 (typically 1/3 to 1/3).
Adjust to add phosphorus at a concentration of 1/4). Specifically, 1 × 10 16 to 5 × 10
A concentration of 18 atoms / cm 3 (typically 3 × 10 17 to 3 × 10 18 atoms / cm 3 ) is preferable.

次に、図4(B)に示すように、ゲート電極等を覆う形でレジストマスク324a〜3
24dを形成し、n型不純物元素(本実施例ではリン)を添加して高濃度にリンを含む不
純物領域325〜331を形成する。ここでもフォスフィン(PH3)を用いたイオンド
ープ法で行い、この領域のリンの濃度は1×1020〜1×1021atoms/cm3(代表的には
2×1020〜5×1020atoms/cm3)となるように調節する。
Next, as shown in FIG. 4B, resist masks 324a to 324 are formed so as to cover the gate electrodes and the like.
24d is formed, and an n-type impurity element (phosphorus in this embodiment) is added to form impurity regions 325 to 331 containing phosphorus at a high concentration. Here again, ion doping using phosphine (PH 3 ) is performed, and the concentration of phosphorus in this region is 1 × 10 20 to 1 × 10 21 atoms / cm 3 (typically 2 × 10 20 to 5 × 10 20). atoms / cm 3 ).

この工程によってnチャネル型TFTのソース領域若しくはドレイン領域が形成される
が、スイッチング用TFTでは、図4(A)の工程で形成したn型不純物領域320〜3
22の一部を残す。この残された領域が、図1におけるスイッチング用TFTのLDD領
域15a〜15dに対応する。
In this step, the source region or drain region of the n-channel TFT is formed. In the switching TFT, the n-type impurity regions 320 to 3 formed in the step of FIG.
Leave part of 22. This remaining region corresponds to the LDD regions 15a to 15d of the switching TFT in FIG.

次に、図4(C)に示すように、レジストマスク324a〜324dを除去し、新たにレ
ジストマスク332を形成する。そして、p型不純物元素(本実施例ではボロン)を添加
し、高濃度にボロンを含む不純物領域333、334を形成する。ここではジボラン(B
26)を用いたイオンドープ法により3×1020〜3×1021atoms/cm3(代表的には5
×1020〜1×1021atoms/cm3)濃度となるようにボロンを添加する。
Next, as shown in FIG. 4C, the resist masks 324a to 324d are removed, and a new resist mask 332 is formed. Then, a p-type impurity element (boron in this embodiment) is added to form impurity regions 333 and 334 containing boron at a high concentration. Here, diborane (B
2 × 6 20 to 3 × 10 21 atoms / cm 3 (typically 5 × 10 2 ) by ion doping using 2 H 6 ).
Boron is added so that the concentration becomes × 10 20 to 1 × 10 21 atoms / cm 3 ).

なお、不純物領域333、334には既に1×1016〜5×1018atoms/cm3の濃度で
リンが添加されているが、ここで添加されるボロンはその少なくとも3倍以上の濃度で添
加される。そのため、予め形成されていたn型の不純物領域は完全にP型に反転し、P型
の不純物領域として機能する。
Note that phosphorus is already added to the impurity regions 333 and 334 at a concentration of 1 × 10 16 to 5 × 10 18 atoms / cm 3 , but boron added here is added at a concentration of at least three times that of that. Is done. Therefore, the n-type impurity region formed in advance is completely inverted to the P-type and functions as a P-type impurity region.

次に、レジストマスク332を除去した後、それぞれの濃度で添加されたn型またはp
型不純物元素を活性化する。活性化手段としては、ファーネスアニール法、レーザーアニ
ール法、またはランプアニール法で行うことができる。本実施例では電熱炉において窒素
雰囲気中、550℃、4時間の熱処理を行う。
Next, after removing the resist mask 332, n-type or p-type added at each concentration
Activate the type impurity element. As the activation means, furnace annealing, laser annealing, or lamp annealing can be used. In this embodiment, heat treatment is performed in an electric furnace in a nitrogen atmosphere at 550 ° C. for 4 hours.

このとき雰囲気中の酸素を極力排除することが重要である。なぜならば酸素が少しでも
存在していると露呈したゲート電極の表面が酸化され、抵抗の増加を招くと共に後にオー
ミックコンタクトを取りにくくなるからである。従って、上記活性化工程における処理雰
囲気中の酸素濃度は1ppm以下、好ましくは0.1ppm以下とすることが望ましい。
At this time, it is important to eliminate oxygen in the atmosphere as much as possible. This is because the presence of even a small amount of oxygen oxidizes the exposed surface of the gate electrode, which increases resistance and makes it difficult to make ohmic contact later. Therefore, the oxygen concentration in the treatment atmosphere in the activation step is 1 ppm or less, preferably 0.1 ppm or less.

次に、活性化工程が終了したら300nm厚のゲート配線335を形成する。ゲート配
線335の材料としては、アルミニウム(Al)又は銅(Cu)を主成分(組成として5
0〜100%を占める。)とする金属膜を用いれば良い。配置としては図2のゲート配線
211のように、スイッチング用TFTのゲート電極314、315(図2のゲート電極
19a、19bに相当する)を電気的に接続するように形成する。(図4(D))
Next, when the activation process is completed, a gate wiring 335 having a thickness of 300 nm is formed. As a material of the gate wiring 335, aluminum (Al) or copper (Cu) is a main component (composition is 5).
It occupies 0 to 100%. A metal film may be used. As the arrangement, the gate electrodes 314 and 315 (corresponding to the gate electrodes 19a and 19b in FIG. 2) of the switching TFT are formed so as to be electrically connected as in the gate wiring 211 in FIG. (Fig. 4 (D))

このような構造とすることでゲート配線の配線抵抗を非常に小さくすることができるた
め、面積の大きい画像表示領域(画素部)を形成することができる。即ち、画面の大きさ
が対角10インチ以上(さらには30インチ以上)のEL表示装置を実現する上で、本実
施例の画素構造は極めて有効である。
With such a structure, the wiring resistance of the gate wiring can be extremely reduced, so that an image display region (pixel portion) having a large area can be formed. That is, the pixel structure of this embodiment is extremely effective in realizing an EL display device having a screen size of 10 inches or more (or 30 inches or more) diagonally.

次に、図5(A)に示すように、第1層間絶縁膜336を形成する。第1層間絶縁膜3
36としては、珪素を含む絶縁膜を単層で用いるか、その中で組み合わせた積層膜を用い
れば良い。また、膜厚は400nm〜1.5μmとすれば良い。本実施例では、200n
m厚の窒化酸化珪素膜の上に800nm厚の酸化珪素膜を積層した構造とする。
Next, as shown in FIG. 5A, a first interlayer insulating film 336 is formed. First interlayer insulating film 3
As 36, an insulating film containing silicon may be used as a single layer, or a laminated film combined therewith may be used. The film thickness may be 400 nm to 1.5 μm. In this embodiment, 200n
A structure in which an 800 nm thick silicon oxide film is stacked on an m thick silicon nitride oxide film is employed.

さらに、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱
処理を行い水素化処理を行う。この工程は熱的に励起された水素により半導体膜の不対結
合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマに
より励起された水素を用いる)を行っても良い。
Further, a hydrogenation treatment is performed by performing a heat treatment at 300 to 450 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% hydrogen. This step is a step in which the dangling bonds of the semiconductor film are terminated with hydrogen by thermally excited hydrogen. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed.

なお、水素化処理は第1層間絶縁膜336を形成する間に入れても良い。即ち、200
nm厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り8
00nm厚の酸化珪素膜を形成しても構わない。
Note that the hydrogenation treatment may be performed while the first interlayer insulating film 336 is formed. That is, 200
After forming a silicon nitride oxide film having a thickness of nm, hydrogenation is performed as described above, and then the remaining 8
A silicon oxide film having a thickness of 00 nm may be formed.

次に、第1層間絶縁膜336に対してコンタクトホールを形成し、ソース配線337〜
340と、ドレイン配線341〜343を形成する。なお、本実施例ではこの電極を、チ
タン膜を100nm、チタンを含むアルミニウム膜を300nm、チタン膜150nmを
スパッタ法で連続形成した3層構造の積層膜とする。勿論他の導電膜でも良く、銀、パラ
ジウム及び銅を含む合金膜を用いても良い。
Next, a contact hole is formed in the first interlayer insulating film 336, and the source wiring 337˜
340 and drain wirings 341 to 343 are formed. In this embodiment, the electrode is a laminated film having a three-layer structure in which a titanium film is 100 nm, an aluminum film containing titanium is 300 nm, and a titanium film 150 nm is continuously formed by sputtering. Of course, other conductive films may be used, and an alloy film containing silver, palladium, and copper may be used.

次に、50〜500nm(代表的には200〜300nm)の厚さで第1パッシベーシ
ョン膜344を形成する。本実施例では第1パッシベーション膜344として300nm
厚の窒化酸化珪素膜を用いる。これは窒化珪素膜で代用しても良い。勿論、図1の第1パ
ッシベーション膜41と同様の材料を用いることが可能である。
Next, a first passivation film 344 is formed with a thickness of 50 to 500 nm (typically 200 to 300 nm). In this embodiment, the first passivation film 344 is 300 nm.
A thick silicon nitride oxide film is used. This may be replaced by a silicon nitride film. Of course, it is possible to use the same material as the first passivation film 41 of FIG.

なお、窒化酸化珪素膜の形成に先立ってH2、NH3等水素を含むガスを用いてプラズマ
処理を行うことは有効である。この前処理により励起された水素が第1層間絶縁膜336
に供給され、熱処理を行うことで、第1パッシベーション膜344の膜質が改善される。
それと同時に、第1層間絶縁膜336に添加された水素が下層側に拡散するため、効果的
に活性層を水素化することができる。
Note that it is effective to perform plasma treatment using a gas containing hydrogen such as H 2 or NH 3 prior to formation of the silicon nitride oxide film. The hydrogen excited by this pretreatment becomes the first interlayer insulating film 336.
The film quality of the first passivation film 344 is improved by performing the heat treatment.
At the same time, since hydrogen added to the first interlayer insulating film 336 diffuses to the lower layer side, the active layer can be effectively hydrogenated.

次に、図5(B)に示すように、カラーフィルター345と蛍光体346を形成する。
これらの材料は公知のものを用いれば良い。また、これらは別々にパターニングして形成
しても良いし、連続的に形成して一括でパターニングして形成しても良い。また形成方法
としては、スクリーン印刷法、インクジェット法、マスク蒸着法(マスク材を用いて選択
的に形成する方法)等を用いれば良い。
Next, as shown in FIG. 5B, a color filter 345 and a phosphor 346 are formed.
These materials may be known ones. Moreover, these may be formed by patterning separately, or may be formed continuously and patterned in a lump. As a formation method, a screen printing method, an inkjet method, a mask vapor deposition method (a method of selectively forming using a mask material), or the like may be used.

それぞれの膜厚は0.5〜5μm(典型的には1〜2μm)の範囲で選択する。特に、蛍
光体346は用いる材料によって最適な膜厚が異なる。即ち、薄すぎると色変換効率が悪
くなり、厚すぎると段差が大きくなる上に光の透過光量が落ちてしまう。従って、両特性
の兼ね合いで最適な膜厚を決定しなければならない。
Each film thickness is selected in the range of 0.5 to 5 μm (typically 1 to 2 μm). In particular, the optimum thickness of the phosphor 346 varies depending on the material used. That is, if the thickness is too thin, the color conversion efficiency deteriorates. If the thickness is too thick, the level difference increases and the amount of transmitted light decreases. Therefore, an optimum film thickness must be determined in consideration of both characteristics.

なお、本実施例ではEL層から発生した光を色変換するカラー化方式を例にとって説明
しているが、RGBに対応するEL層を個別に作製する方式を採用する場合は、カラーフ
ィルターや蛍光体を省略することもできる。
In this embodiment, the colorization method for color-converting the light generated from the EL layer is described as an example. However, when adopting a method for individually preparing the EL layers corresponding to RGB, a color filter or a fluorescent light is used. The body can be omitted.

次に、有機樹脂からなる第2層間絶縁膜347を形成する。有機樹脂としてはポリイミ
ド、ポリアミド、アクリル、BCB(ベンゾシクロブテン)等を使用することができる。
特に、第2層間絶縁膜347は平坦化の意味合いが強いので、平坦性に優れたアクリルが
好ましい。本実施例ではカラーフィルター345及び蛍光体346の段差を十分に平坦化
しうる膜厚でアクリル膜を形成する。好ましくは1〜5μm(さらに好ましくは2〜4μm
)とすれば良い。
Next, a second interlayer insulating film 347 made of an organic resin is formed. As the organic resin, polyimide, polyamide, acrylic, BCB (benzocyclobutene), or the like can be used.
In particular, since the second interlayer insulating film 347 has a strong meaning of flattening, acrylic having excellent flatness is preferable. In this embodiment, an acrylic film is formed with a film thickness that can sufficiently flatten the steps between the color filter 345 and the phosphor 346. Preferably 1 to 5 μm (more preferably 2 to 4 μm)
).

次に、第2層間絶縁膜347、第1パッシベーション膜344にドレイン配線343に
達するコンタクトホールを形成し、画素電極348を形成する。本実施例では酸化インジ
ウムと酸化スズとの化合物(ITO)膜を110nmの厚さに形成し、パターニングを行
って画素電極とする。この画素電極348がEL素子の陽極となる。なお、他の材料とし
て、酸化インジウムと酸化亜鉛との化合物膜や酸化ガリウムを含む酸化亜鉛膜を用いるこ
とも可能である。
Next, a contact hole reaching the drain wiring 343 is formed in the second interlayer insulating film 347 and the first passivation film 344, and a pixel electrode 348 is formed. In this embodiment, a compound electrode (ITO) film of indium oxide and tin oxide is formed to a thickness of 110 nm and patterned to form a pixel electrode. This pixel electrode 348 becomes the anode of the EL element. Note that as another material, a compound film of indium oxide and zinc oxide or a zinc oxide film containing gallium oxide can be used.

なお、本実施例では画素電極348がドレイン配線343を介して電流制御用TFTの
ドレイン領域331へと電気的に接続された構造となっている。この構造には次のような
利点がある。
In this embodiment, the pixel electrode 348 is electrically connected to the drain region 331 of the current control TFT via the drain wiring 343. This structure has the following advantages.

画素電極348はEL層(発光層)や電荷輸送層などの有機材料に直接接することにな
るため、EL層に含まれた可動イオンが画素電極中を拡散する可能性がある。即ち、本実
施例の構造は画素電極348を直接活性層の一部であるドレイン領域331へ接続せず、
ドレイン配線343を中継することによって活性層中への可動イオンの侵入を防ぐことが
できる。
Since the pixel electrode 348 is in direct contact with an organic material such as an EL layer (light emitting layer) or a charge transport layer, movable ions contained in the EL layer may diffuse in the pixel electrode. That is, the structure of this embodiment does not connect the pixel electrode 348 directly to the drain region 331 which is a part of the active layer.
By relaying the drain wiring 343, it is possible to prevent mobile ions from entering the active layer.

次に、図5(C)に示すように、EL層349、陰極(MgAg電極)350、保護電
極351を大気解放しないで連続形成する。このときEL層349及び陰極350を形成
するに先立って画素電極348に対して熱処理を施し、水分を完全に除去しておくことが
望ましい。なお、EL層349としては公知の材料を用いることができる。
Next, as shown in FIG. 5C, the EL layer 349, the cathode (MgAg electrode) 350, and the protective electrode 351 are continuously formed without being released to the atmosphere. At this time, it is preferable to perform heat treatment on the pixel electrode 348 to completely remove moisture before forming the EL layer 349 and the cathode 350. Note that a known material can be used for the EL layer 349.

なお、EL層349としては(発明を実施するための最良の形態)の欄で説明した材料
を用いることができる。本実施例では図19に示すように、正孔注入層(Hole injecting
layer)、正孔輸送層(Hole transporting layer)、発光層(Emitting layer)及び電
子輸送層(Electron transporting layer)でなる4層構造をEL層とするが、電子輸送
層を設けない場合もあるし、電子注入層を設ける場合もある。また、正孔注入層を省略す
る場合もある。このように組み合わせは既に様々な例が報告されており、そのいずれの構
成を用いても構わない。
Note that as the EL layer 349, the material described in the section (Best Mode for Carrying Out the Invention) can be used. In this embodiment, as shown in FIG. 19, a hole injection layer (Hole injecting
The EL layer is a four-layer structure including a layer, a hole transporting layer, a light emitting layer (Emitting layer), and an electron transporting layer. However, an electron transporting layer may not be provided. In some cases, an electron injection layer is provided. Further, the hole injection layer may be omitted. As described above, various examples of combinations have already been reported, and any of the configurations may be used.

正孔注入層又は正孔輸送層としてはアミン系のTPD(トリフェニルアミン誘導体)を
用いればよく、他にもヒドラゾン系(代表的にはDEH)、スチルベン系(代表的にはS
TB)、スターバスト系(代表的にはm−MTDATA)等を用いることができる。特に
ガラス転移温度が高く結晶化しにくいスターバスト系材料が好ましい。また、ポリアニリ
ン(PAni)、ポリチオフェン(PEDOT)もしくは銅フタロシアニン(CuPc)
を用いても良い。
As the hole injection layer or the hole transport layer, an amine-based TPD (triphenylamine derivative) may be used. Besides, hydrazone (typically DEH), stilbene (typically S
TB), a starbust system (typically m-MTDATA), or the like can be used. In particular, a star bust material having a high glass transition temperature and being difficult to crystallize is preferable. Polyaniline (PAni), polythiophene (PEDOT) or copper phthalocyanine (CuPc)
May be used.

発光層としては赤色発光層としてはBPPC、ペリレン、DCMが用いることができる
が、特にEu(DBM)3(Phen)で示されるEu錯体(J.Kido et
.al,Appl.Phys.,vol.35,pp.L394-396,1996に詳しい。)は620nmの波長に鋭い発光を
もち単色性が高い。
As the light-emitting layer, BPPC, perylene, and DCM can be used as the red light-emitting layer. In particular, an Eu complex represented by Eu (DBM) 3 (Phen) (J. Kido et al.
Detailed on .al, Appl.Phys., vol.35, pp.L394-396,1996. ) Has a sharp emission at a wavelength of 620 nm and high monochromaticity.

また、緑色発光層として代表的にはAlq3(8-hydroxyquinoline alminium)に数モル
%のキナクリドン又はクマリンを添加した材料を用いることができる。化学式は以下のよ
うになる。
As a green light emitting layer, a material in which several mol% of quinacridone or coumarin is added to Alq 3 (8-hydroxyquinoline alminium) can be typically used. The chemical formula is as follows.

Figure 0004408118
Figure 0004408118

また、青色発光層として代表的にはDSA(ジスチルアリーレン誘導体)にアミノ置換
DSAを添加したジスチルアリーレンアミン誘導体を用いることができる。特に、性能の
高い材料であるジスチリルビフェニル(DPVBi)を用いることが好ましい。化学式は
以下のようになる。
As the blue light-emitting layer, a distyarylene amine derivative obtained by adding amino-substituted DSA to DSA (distyryarylene derivative) can be typically used. In particular, it is preferable to use distyrylbiphenyl (DPVBi), which is a high-performance material. The chemical formula is as follows.

Figure 0004408118
Figure 0004408118

また、第2パッシベーション膜352として300nm厚の窒化珪素膜を設けるが、こ
れも保護電極351の後に大気解放しないで連続的に形成しても構わない。勿論、第2パ
ッシベーション膜352としては、図1の第2パッシベーション膜49と同一の材料を用
いることができる。
In addition, although a silicon nitride film having a thickness of 300 nm is provided as the second passivation film 352, it may be formed continuously without being released to the atmosphere after the protective electrode 351. Of course, the same material as the second passivation film 49 of FIG. 1 can be used for the second passivation film 352.

本実施例では正孔注入層、正孔輸送層、発光層及び電子注入層でなる4層構造をEL層
とするが、組み合わせは既に様々な例が報告されており、そのいずれの構成を用いても構
わない。また、本実施例ではEL素子の陰極としてMgAg電極を用いるが、公知の他の
材料であっても良い。
In this example, a four-layer structure composed of a hole injection layer, a hole transport layer, a light-emitting layer, and an electron injection layer is used as an EL layer, but various examples of combinations have already been reported. It doesn't matter. In this embodiment, the MgAg electrode is used as the cathode of the EL element, but other known materials may be used.

また、保護電極351はMgAg電極350の劣化を防ぐために設けられ、アルミニウ
ムを主成分とする金属膜が代表的である。勿論、他の材料でも良い。また、EL層349
、MgAg電極350は非常に水分に弱いので、保護電極351までを大気解放しないで
連続的に形成し、外気からEL層を保護することが望ましい。
The protective electrode 351 is provided in order to prevent the MgAg electrode 350 from being deteriorated, and a metal film mainly composed of aluminum is typical. Of course, other materials may be used. In addition, the EL layer 349
Since the MgAg electrode 350 is very sensitive to moisture, it is desirable that the protective electrode 351 is continuously formed without being released to the atmosphere to protect the EL layer from the outside air.

なお、EL層349の膜厚は10〜400nm(典型的には60〜160nm)、Mg
Ag電極350の厚さは180〜300nm(典型的には200〜250nm)とすれば
良い。
Note that the thickness of the EL layer 349 is 10 to 400 nm (typically 60 to 160 nm), Mg
The thickness of the Ag electrode 350 may be 180 to 300 nm (typically 200 to 250 nm).

こうして図5(C)に示すような構造のアクティブマトリクス型EL表示装置が完成す
る。ところで、本実施例のアクティブマトリクス型EL表示装置は、画素部だけでなく駆
動回路部にも最適な構造のTFTを配置することにより、非常に高い信頼性を示し、動作
特性も向上しうる。
Thus, an active matrix EL display device having a structure as shown in FIG. 5C is completed. By the way, the active matrix EL display device of this embodiment can provide extremely high reliability and improve the operating characteristics by arranging TFTs having an optimal structure not only in the pixel portion but also in the drive circuit portion.

まず、極力動作速度を落とさないようにホットキャリア注入を低減させる構造を有する
TFTを、駆動回路を形成するCMOS回路のnチャネル型TFT205として用いる。
なお、ここでいう駆動回路としては、シフトレジスタ、バッファ、レベルシフタ、サンプ
リング回路(トランスファゲートともいう)などが含まれる。デジタル駆動を行う場合に
は、D/Aコンバータなどの信号変換回路も含まれうる。
First, a TFT having a structure that reduces hot carrier injection so as not to reduce the operating speed as much as possible is used as an n-channel TFT 205 of a CMOS circuit that forms a driving circuit.
Note that the driver circuit here includes a shift register, a buffer, a level shifter, a sampling circuit (also referred to as a transfer gate), and the like. In the case of performing digital driving, a signal conversion circuit such as a D / A converter may be included.

本実施例の場合、図5(C)に示すように、nチャネル型205の活性層は、ソース領
域355、ドレイン領域356、LDD領域357及びチャネル形成領域358を含み、
LDD領域357はゲート絶縁膜311を挟んでゲート電極313と重なっている。
In this embodiment, as shown in FIG. 5C, the active layer of the n-channel type 205 includes a source region 355, a drain region 356, an LDD region 357, and a channel formation region 358.
The LDD region 357 overlaps with the gate electrode 313 with the gate insulating film 311 interposed therebetween.

ドレイン領域側のみにLDD領域を形成しているのは、動作速度を落とさないための配
慮である。また、このnチャネル型TFT205はオフ電流値をあまり気にする必要はな
く、それよりも動作速度を重視した方が良い。従って、LDD領域357は完全にゲート
電極313に重ねてしまい、極力抵抗成分を少なくすることが望ましい。即ち、いわゆる
オフセットはなくした方がよい。
The reason why the LDD region is formed only on the drain region side is to prevent the operation speed from being lowered. In addition, the n-channel TFT 205 does not need to care about the off-current value, and it is better to focus on the operation speed than that. Therefore, it is desirable that the LDD region 357 is completely overlapped with the gate electrode 313 to reduce the resistance component as much as possible. That is, it is better to eliminate the so-called offset.

また、CMOS回路のpチャネル型TFT206は、ホットキャリア注入による劣化が
殆ど気にならないので、特にLDD領域を設けなくても良い。勿論、nチャネル型TFT
205と同様にLDD領域を設け、ホットキャリア対策を講じることも可能である。
In addition, since the p-channel TFT 206 of the CMOS circuit is hardly concerned about deterioration due to hot carrier injection, it is not particularly necessary to provide an LDD region. Of course, n-channel TFT
As in the case of 205, it is possible to provide an LDD region and take measures against hot carriers.

なお、駆動回路の中でもサンプリング回路は他の回路と比べて少し特殊であり、チャネ
ル形成領域を双方向に大電流が流れる。即ち、ソース領域とドレイン領域の役割が入れ替
わるのである。さらに、オフ電流値を極力低く抑える必要があり、そういった意味でスイ
ッチング用TFTと電流制御用TFTの中間程度の機能を有するTFTを配置することが
望ましい。
Note that the sampling circuit in the driver circuit is a little special compared to other circuits, and a large current flows in both directions in the channel formation region. That is, the roles of the source region and the drain region are interchanged. Furthermore, it is necessary to keep the off-current value as low as possible, and in that sense, it is desirable to dispose a TFT having an intermediate function between the switching TFT and the current control TFT.

従って、サンプリング回路を形成するnチャネル型TFTは、図9に示すような構造の
TFTを配置することが望ましい。図9に示すように、LDD領域901a、901bの一
部がゲート絶縁膜902を挟んでゲート電極903と重なる。この効果は電流制御用TF
T202の説明で述べた通りであり、サンプリング回路の場合はチャネル形成領域904
を挟む形でLDD領域901a、901bを設ける点が異なる。
Therefore, it is desirable to arrange a TFT having a structure as shown in FIG. 9 as the n-channel TFT forming the sampling circuit. As shown in FIG. 9, part of the LDD regions 901a and 901b overlap with the gate electrode 903 with the gate insulating film 902 interposed therebetween. This effect is TF for current control
In the case of the sampling circuit, the channel formation region 904 is as described in the description of T202.
The difference is that the LDD regions 901a and 901b are provided in such a manner as to sandwich them.

また、図1に示したような構造の画素を形成して画素部を形成している。画素内に形成
されるスイッチング用TFT及び電流制御用TFTの構造については、図1で既に説明し
たのでここでの説明は省略する。
In addition, a pixel portion is formed by forming a pixel having a structure as shown in FIG. Since the structure of the switching TFT and the current control TFT formed in the pixel has already been described with reference to FIG. 1, the description thereof is omitted here.

なお、実際には図5(C)まで完成したら、さらに外気に曝されないように気密性の高
い保護フィルム(ラミネートフィルム、紫外線硬化樹脂フィルム等)やセラミックス製シ
ーリングカンなどのハウジング材でパッケージング(封入)することが好ましい。その際
、ハウジング材の内部を不活性雰囲気にしたり、内部に吸湿性材料(例えば酸化バリウム
)を配置することでEL層の信頼性(寿命)が向上する。
Actually, when completed up to FIG. 5C, packaging with a housing material such as a highly airtight protective film (laminate film, UV curable resin film, etc.) or a ceramic sealing can so as not to be exposed to the outside air ( (Encapsulation) is preferable. At that time, the reliability (life) of the EL layer is improved by making the inside of the housing material an inert atmosphere or disposing a hygroscopic material (for example, barium oxide) inside.

また、パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は
回路から引き回された端子と外部信号端子とを接続するためのコネクター(フレキシブル
プリントサーキット:FPC)を取り付けて製品として完成する。このような出荷できる
状態にまでしたEL表示装置を本明細書中ではELモジュールという。
In addition, when the airtightness is improved by processing such as packaging, a connector (flexible printed circuit: FPC) for connecting the terminal routed from the element or circuit formed on the substrate and the external signal terminal is attached. Completed as a product. In this specification, an EL display device that can be shipped is referred to as an EL module.

ここで本実施例のアクティブマトリクス型EL表示装置の構成を図6の斜視図を用いて
説明する。本実施例のアクティブマトリクス型EL表示装置は、ガラス基板601上に形
成された、画素部602と、ゲート側駆動回路603と、ソース側駆動回路604で構成
される。画素部のスイッチング用TFT605はnチャネル型TFTであり、ゲート側駆
動回路603に接続されたゲート配線606、ソース側駆動回路604に接続されたソー
ス配線607の交点に配置されている。また、スイッチング用TFT605のドレインは
電流制御用TFT608のゲートに電気的に接続されている。
Here, the configuration of the active matrix EL display device of this embodiment will be described with reference to the perspective view of FIG. The active matrix EL display device of this embodiment includes a pixel portion 602, a gate side driver circuit 603, and a source side driver circuit 604 formed on a glass substrate 601. The switching TFT 605 in the pixel portion is an n-channel TFT, and is arranged at the intersection of the gate wiring 606 connected to the gate side driving circuit 603 and the source wiring 607 connected to the source side driving circuit 604. The drain of the switching TFT 605 is electrically connected to the gate of the current control TFT 608.

さらに、電流制御用TFT608のソースは電流供給線609に接続され、電流制御用
TFT608のドレインにはEL素子610が電気的に接続されている。このとき、電流
制御用TFT608がnチャネル型TFTであればそのドレインにはEL素子610の陰
極が接続されることが好ましい。また、電流制御用TFT608がpチャネル型TFTで
あればそのドレインにはEL素子610の陽極が接続されることが好ましい。
Further, the source of the current control TFT 608 is connected to the current supply line 609, and the EL element 610 is electrically connected to the drain of the current control TFT 608. At this time, if the current control TFT 608 is an n-channel TFT, the drain of the EL element 610 is preferably connected to the drain thereof. If the current control TFT 608 is a p-channel TFT, the anode of the EL element 610 is preferably connected to the drain thereof.

そして、外部入力端子となるFPC611には駆動回路まで信号を伝達するための入力
配線(接続配線)612、613、及び電流供給線609に接続された入力配線614が
設けられている。
The FPC 611 serving as an external input terminal is provided with input wirings (connection wirings) 612 and 613 for transmitting signals to the driving circuit, and an input wiring 614 connected to the current supply line 609.

また、図6に示したEL表示装置の回路構成の一例を図7に示す。本実施例のEL表示
装置は、ソース側駆動回路701、ゲート側駆動回路(A)707、ゲート側駆動回路(
B)711、画素部706を有している。なお、本明細書中において、駆動回路とはソー
ス側処理回路およびゲート側駆動回路を含めた総称である。
FIG. 7 shows an example of a circuit configuration of the EL display device shown in FIG. The EL display device of this embodiment includes a source side driver circuit 701, a gate side driver circuit (A) 707, a gate side driver circuit (
B) 711 and a pixel portion 706 are provided. Note that in this specification, the drive circuit is a generic name including a source side processing circuit and a gate side drive circuit.

ソース側駆動回路701は、シフトレジスタ702、レベルシフタ703、バッファ7
04、サンプリング回路(トランスファゲート)705を備えている。また、ゲート側駆
動回路(A)707は、シフトレジスタ708、レベルシフタ709、バッファ710を
備えている。ゲート側駆動回路(B)711も同様な構成である。
The source side drive circuit 701 includes a shift register 702, a level shifter 703, and a buffer 7
04. A sampling circuit (transfer gate) 705 is provided. The gate side driver circuit (A) 707 includes a shift register 708, a level shifter 709, and a buffer 710. The gate side driver circuit (B) 711 has a similar structure.

ここでシフトレジスタ702、708は駆動電圧が5〜16V(代表的には10V)で
あり、回路を形成するCMOS回路に使われるnチャネル型TFTは図5(C)の205
で示される構造が適している。
Here, the driving voltages of the shift registers 702 and 708 are 5 to 16 V (typically 10 V), and an n-channel TFT used in a CMOS circuit forming the circuit is 205 in FIG.
The structure shown by is suitable.

また、レベルシフタ703、709、バッファ704、710は、駆動電圧は14〜1
6Vと高くなるが、シフトレジスタと同様に、図5(C)のnチャネル型TFT205を
含むCMOS回路が適している。なお、ゲート配線をダブルゲート構造、トリプルゲート
構造といったマルチゲート構造とすることは、各回路の信頼性を向上させる上で有効であ
る。
The level shifters 703 and 709 and the buffers 704 and 710 have a driving voltage of 14 to 1.
Although it is as high as 6 V, a CMOS circuit including the n-channel TFT 205 in FIG. 5C is suitable as in the shift register. In addition, it is effective in improving the reliability of each circuit that the gate wiring has a multi-gate structure such as a double gate structure or a triple gate structure.

また、サンプリング回路705は駆動電圧が14〜16Vであるが、ソース領域とドレ
イン領域が反転する上、オフ電流値を低減する必要があるので、図9のnチャネル型TF
T208を含むCMOS回路が適している。
The sampling circuit 705 has a drive voltage of 14 to 16 V. However, since the source region and the drain region are inverted and the off-current value needs to be reduced, the n-channel type TF in FIG.
A CMOS circuit including T208 is suitable.

また、画素部706は駆動電圧が14〜16Vであり、図1に示した構造の画素を配置
する。
Further, the pixel portion 706 has a driving voltage of 14 to 16 V, and the pixel having the structure shown in FIG.

なお、上記構成は、図3〜5に示した作製工程に従ってTFTを作製することによって
容易に実現することができる。また、本実施例では画素部と駆動回路の構成のみ示してい
るが、本実施例の作製工程に従えば、その他にも信号分割回路、D/Aコンバータ回路、
オペアンプ回路、γ補正回路など駆動回路以外の論理回路を同一基板上に形成することが
可能であり、さらにはメモリ部やマイクロプロセッサ等を形成しうると考えている。
In addition, the said structure can be easily implement | achieved by manufacturing TFT according to the manufacturing process shown to FIGS. In addition, in this embodiment, only the configuration of the pixel portion and the drive circuit is shown. However, according to the manufacturing process of this embodiment, in addition to the signal dividing circuit, the D / A converter circuit,
It is considered that logic circuits other than the driving circuit such as an operational amplifier circuit and a γ correction circuit can be formed on the same substrate, and further, a memory unit, a microprocessor, and the like can be formed.

さらに、ハウジング材をも含めた本実施例のELモジュールについて図17(A)、(
B)を用いて説明する。なお、必要に応じて図6、図7で用いた符号を引用することにす
る。
Further, the EL module of this embodiment including the housing material is shown in FIGS.
A description will be given using B). Note that the reference numerals used in FIGS. 6 and 7 are cited as necessary.

基板(TFTの下の下地膜を含む)1700上には画素部1701、ソース側駆動回路
1702、ゲート側駆動回路1703が形成されている。それぞれの駆動回路からの各種
配線は、入力配線612〜614を経てFPC611に至り外部機器へと接続される。
A pixel portion 1701, a source side driver circuit 1702, and a gate side driver circuit 1703 are formed over a substrate (including a base film under the TFT) 1700. Various wirings from the respective driving circuits reach the FPC 611 through the input wirings 612 to 614 and are connected to an external device.

このとき少なくとも画素部、好ましくは駆動回路及び画素部を囲むようにしてハウジン
グ材1704を設ける。なお、ハウジング材1704はEL素子の外寸よりも内寸が大き
い凹部を有する形状又はシート形状であり、接着剤1705によって、基板1700と共
同して密閉空間を形成するようにして基板1700に固着される。このとき、EL素子は
完全に前記密閉空間に封入された状態となり、外気から完全に遮断される。なお、ハウジ
ング材1704は複数設けても構わない。
At this time, a housing material 1704 is provided so as to surround at least the pixel portion, preferably the driver circuit and the pixel portion. Note that the housing material 1704 has a recess or a sheet shape whose inner dimension is larger than the outer dimension of the EL element, and is fixed to the substrate 1700 by an adhesive 1705 so as to form a sealed space in cooperation with the substrate 1700. Is done. At this time, the EL element is completely enclosed in the sealed space and is completely shielded from the outside air. Note that a plurality of housing materials 1704 may be provided.

また、ハウジング材1704の材質はガラス、ポリマー等の絶縁性物質が好ましい。例
えば、非晶質ガラス(硼硅酸塩ガラス、石英等)、結晶化ガラス、セラミックスガラス、
有機系樹脂(アクリル系樹脂、スチレン系樹脂、ポリカーボネート系樹脂、エポキシ系樹
脂等)、シリコーン系樹脂が挙げられる。また、セラミックスを用いても良い。また、接
着剤1705が絶縁性物質であるならステンレス合金等の金属材料を用いることも可能で
ある。
The material of the housing material 1704 is preferably an insulating material such as glass or polymer. For example, amorphous glass (borosilicate glass, quartz, etc.), crystallized glass, ceramic glass,
Examples thereof include organic resins (acrylic resins, styrene resins, polycarbonate resins, epoxy resins, etc.) and silicone resins. Ceramics may also be used. Further, if the adhesive 1705 is an insulating substance, a metal material such as a stainless alloy can be used.

また、接着剤1705の材質は、エポキシ系樹脂、アクリレート系樹脂等の接着剤を用
いることが可能である。さらに、熱硬化性樹脂や光硬化性樹脂を接着剤として用いること
もできる。但し、可能な限り酸素、水分を透過しない材質であることが必要である。
The material of the adhesive 1705 can be an adhesive such as an epoxy resin or an acrylate resin. Furthermore, a thermosetting resin or a photocurable resin can also be used as an adhesive. However, it is necessary that the material does not transmit oxygen and moisture as much as possible.

さらに、ハウジング材と基板1700との間の空隙1706は不活性ガス(アルゴン、
ヘリウム、窒素等)を充填しておくことが望ましい。また、ガスに限らず不活性液体(パ
ーフルオロアルカンに代表されるの液状フッ素化炭素等)を用いることも可能である。不
活性液体に関しては特開平8−78159号で用いられているような材料で良い。また、
樹脂を充填しても良い。
Further, the air gap 1706 between the housing material and the substrate 1700 is inert gas (argon,
It is desirable to fill with helium, nitrogen, or the like. Moreover, it is also possible to use not only gas but inert liquid (liquid fluorinated carbon represented by perfluoroalkane etc.). As for the inert liquid, a material as used in JP-A-8-78159 may be used. Also,
A resin may be filled.

また、空隙1706に乾燥剤を設けておくことも有効である。乾燥剤としては特開平9
−148066号公報に記載されているような材料を用いることができる。典型的には酸
化バリウムを用いれば良い。また、乾燥剤だけでなく酸化防止剤を設けることも有効であ
る。
It is also effective to provide a desiccant in the gap 1706. As a desiccant, JP-A-9
Materials such as those described in -148066 can be used. Typically, barium oxide may be used. It is also effective to provide an antioxidant in addition to the desiccant.

また、図17(B)に示すように、画素部には個々に孤立したEL素子を有する複数の
画素が設けられ、それらは全て保護電極1707を共通電極として有している。本実施例
では、EL層、陰極(MgAg電極)及び保護電極を大気解放しないで連続形成すること
が好ましいとしたが、EL層と陰極とを同じマスク材を用いて形成し、保護電極だけ別の
マスク材で形成すれば図17(B)の構造を実現することができる。
As shown in FIG. 17B, a plurality of pixels each having an isolated EL element are provided in the pixel portion, and all of them have a protective electrode 1707 as a common electrode. In this embodiment, the EL layer, the cathode (MgAg electrode) and the protective electrode are preferably formed continuously without being released to the atmosphere. However, the EL layer and the cathode are formed using the same mask material, and only the protective electrode is separated. If the mask material is used, the structure shown in FIG. 17B can be realized.

このとき、EL層と陰極は画素部のみ設ければよく、駆動回路の上に設ける必要はない
。勿論、駆動回路上に設けられていても問題とはならないが、EL層にアルカリ金属が含
まれていることを考慮すると設けない方が好ましい。
At this time, the EL layer and the cathode need only be provided in the pixel portion, and need not be provided over the driver circuit. Of course, there is no problem even if it is provided on the driver circuit, but it is preferable not to provide it in consideration of the fact that the EL layer contains an alkali metal.

なお、保護電極1707は1708で示される領域において、入力配線1709に接続
される。入力配線1709は保護電極1707に所定の電圧を与えるための配線であり、
導電性ペースト材料(代表的には異方導電性膜)1710を介してFPC611に接続さ
れる。
Note that the protective electrode 1707 is connected to the input wiring 1709 in a region indicated by 1708. The input wiring 1709 is a wiring for applying a predetermined voltage to the protective electrode 1707.
It is connected to the FPC 611 through a conductive paste material (typically an anisotropic conductive film) 1710.

ここで領域1708におけるコンタクト構造を実現するための作製工程を図18を用い
て説明する。
Here, a manufacturing process for realizing a contact structure in the region 1708 will be described with reference to FIGS.

まず、本実施例の工程に従って図5(A)の状態を得る。このとき、基板端部(図17
(B)において1708で示される領域)において第1層間絶縁膜336及びゲート絶縁
膜311を除去し、その上に入力配線1709を形成する。勿論、図5(A)のソース配
線及びドレイン配線と同時に形成される。(図18(A))
First, the state shown in FIG. 5A is obtained according to the steps of this embodiment. At this time, the end of the substrate (FIG. 17).
In (B), a region indicated by 1708), the first interlayer insulating film 336 and the gate insulating film 311 are removed, and an input wiring 1709 is formed thereon. Of course, it is formed simultaneously with the source wiring and drain wiring of FIG. (FIG. 18 (A))

次に、図5(B)において第2層間絶縁膜347及び第1パッシベーション膜344を
エッチングする際に、1801で示される領域を除去し、且つ開孔部1802を形成する
。(図18(B))
Next, when the second interlayer insulating film 347 and the first passivation film 344 are etched in FIG. 5B, a region indicated by 1801 is removed and an opening 1802 is formed. (Fig. 18B)

この状態で画素部ではEL素子の形成工程(画素電極、EL層及び陰極の形成工程)が
行われる。この際、図18に示される領域ではマスク材を用いてEL素子が形成されない
ようにする。そして、陰極349を形成した後、別のマスク材を用いて保護電極350を
形成する。これにより保護電極350と入力配線1709とが電気的に接続される。さら
に、第2パッシベーション膜352を設けて図18(C)の状態を得る。
In this state, an EL element formation process (pixel electrode, EL layer, and cathode formation process) is performed in the pixel portion. At this time, in the region shown in FIG. 18, a mask material is used to prevent the EL element from being formed. Then, after forming the cathode 349, the protective electrode 350 is formed using another mask material. As a result, the protective electrode 350 and the input wiring 1709 are electrically connected. Further, a second passivation film 352 is provided to obtain the state of FIG.

以上の工程により図17(B)の1708で示される領域のコンタクト構造が実現され
る。そして、入力配線1709はハウジング材1704と基板1700との間の隙間(但
し接着剤1705で充填されている。即ち、接着剤1705は入力配線の段差を十分に平
坦化しうる厚さが必要である。)を通ってFPC611に接続される。なお、ここでは入
力配線1709について説明したが、他の入力配線612〜614も同様にしてハウジン
グ材1704の下を通ってFPC611に接続される。
Through the above steps, a contact structure in a region indicated by 1708 in FIG. The input wiring 1709 is filled with a gap between the housing material 1704 and the substrate 1700 (however, it is filled with an adhesive 1705. That is, the adhesive 1705 needs to have a thickness that can sufficiently flatten the steps of the input wiring. .) Is connected to the FPC 611. Although the input wiring 1709 has been described here, the other input wirings 612 to 614 are similarly connected to the FPC 611 under the housing material 1704.

本実施例では、画素の構成を図2(B)に示した構成と異なるものとした例を図10に
示す。
In this embodiment, an example in which the pixel configuration is different from the configuration shown in FIG. 2B is shown in FIG.

本実施例では、図2(B)に示した二つの画素を、電流供給線について対称となるよう
に配置する。即ち、図10に示すように、電流供給線213を隣接する二つの画素間で共
通化することで、必要とする配線の本数を低減することができる。なお、画素内に配置さ
れるTFT構造等はそのままで良い。
In this embodiment, the two pixels shown in FIG. 2B are arranged so as to be symmetric with respect to the current supply line. That is, as shown in FIG. 10, by sharing the current supply line 213 between two adjacent pixels, the number of necessary wirings can be reduced. Note that the TFT structure and the like disposed in the pixel can be left as they are.

このような構成とすれば、より高精細な画素部を作製することが可能となり、画像の品
質が向上する。
With such a configuration, a higher-definition pixel portion can be manufactured, and the image quality is improved.

なお、本実施例の構成は実施例1の作製工程に従って容易に実現可能であり、TFT構
造等に関しては実施例1や図1の説明を参照すれば良い。
Note that the structure of this embodiment can be easily realized in accordance with the manufacturing process of Embodiment 1, and the description of Embodiment 1 and FIG.

本実施例では、図1と異なる構造の画素部を形成する場合について図11を用いて説明
する。なお、第2層間絶縁膜44を形成する工程までは実施例1に従えば良い。また、第
2層間絶縁膜44で覆われたスイッチング用TFT201、電流制御用TFT202は図
1と同じ構造であるので、説明は省略する。
In this embodiment, the case where a pixel portion having a structure different from that in FIG. 1 is formed will be described with reference to FIGS. The first embodiment may be followed up to the step of forming the second interlayer insulating film 44. Further, the switching TFT 201 and the current control TFT 202 covered with the second interlayer insulating film 44 have the same structure as that shown in FIG.

本実施例の場合、第2層間絶縁膜44及び第1パッシベーション膜41に対してコンタ
クトホールを形成したら、画素電極51、陰極52及びEL層53を形成する。本実施例
では陰極52とEL層53を大気解放しない真空蒸着法で連続的に形成するが、その際に
マスク材を用いて選択的に赤色発光のEL層、緑色発光のEL層、青色発光のEL層を別
々の画素に形成する。なお、図11には一つの画素しか図示していないが、同一構造の画
素が赤、緑又は青のそれぞれの色に対応して形成され、これによりカラー表示を行うこと
ができる。これら各色のEL層は公知の材料を採用すれば良い。
In the case of the present embodiment, when contact holes are formed in the second interlayer insulating film 44 and the first passivation film 41, the pixel electrode 51, the cathode 52, and the EL layer 53 are formed. In this embodiment, the cathode 52 and the EL layer 53 are continuously formed by a vacuum deposition method that does not release to the atmosphere. At that time, a red light emitting EL layer, a green light emitting EL layer, and a blue light emitting are selectively used using a mask material. The EL layer is formed on separate pixels. Although only one pixel is shown in FIG. 11, pixels having the same structure are formed corresponding to the respective colors of red, green, and blue, whereby color display can be performed. A known material may be used for the EL layers of these colors.

本実施例では画素電極51として、150nm厚のアルミニウム合金膜(1wt%のチタ
ンを含有したアルミニウム膜)を設ける。なお、画素電極の材料としては金属材料であれ
ば如何なる材料でも良いが、反射率の高い材料であることが好ましい。また、陰極52と
して230nm厚のMgAg電極を用い、EL層53の膜厚は90nm(下から電子輸送
層20nm、発光層40nm、正孔輸送層30nm)とする。
In this embodiment, an aluminum alloy film (aluminum film containing 1 wt% titanium) having a thickness of 150 nm is provided as the pixel electrode 51. The material for the pixel electrode may be any material as long as it is a metal material, but is preferably a material having high reflectivity. Further, a 230 nm-thick MgAg electrode is used as the cathode 52, and the EL layer 53 has a thickness of 90 nm (from the bottom, the electron transport layer 20 nm, the light emitting layer 40 nm, and the hole transport layer 30 nm).

次に、透明導電膜(本実施例ではITO膜)からなる陽極54を110nmの厚さに形
成する。こうしてEL素子209が形成され、実施例1に示した材料でもって第2パッシ
ベーション膜55を形成すれば図11に示すような構造の画素が完成する。
Next, an anode 54 made of a transparent conductive film (ITO film in this embodiment) is formed to a thickness of 110 nm. Thus, the EL element 209 is formed, and the pixel having the structure shown in FIG. 11 is completed by forming the second passivation film 55 with the material shown in the first embodiment.

本実施例の構造とした場合、各画素で生成された赤色、緑色又は青色の光はTFTが形
成された基板とは反対側に放射される。そのため、画素内のほぼ全域、即ちTFTが形成
された領域をも有効な発光領域として用いることができる。その結果、画素の有効発光面
積が大幅に向上し、画像の明るさやコントラスト比(明暗の比)が向上する。
In the case of the structure of this embodiment, red, green, or blue light generated in each pixel is emitted to the opposite side of the substrate on which the TFT is formed. Therefore, almost the entire region in the pixel, that is, the region where the TFT is formed can be used as an effective light emitting region. As a result, the effective light emission area of the pixel is greatly improved, and the brightness and contrast ratio (brightness / darkness ratio) of the image are improved.

なお、本実施例の構成は、実施例1、2のいずれの構成とも自由に組み合わせることが
可能である。
The configuration of this embodiment can be freely combined with any of the configurations of Embodiments 1 and 2.

本実施例では、実施例1の図2とは異なる構造の画素を形成する場合について図12(
A)、(B)を用いて説明する。
In this embodiment, a pixel having a structure different from that in FIG.
A description will be given with reference to A) and (B).

図12(A)において、1201はスイッチング用TFTであり、活性層56、ゲート
電極57a、ゲート配線57b、ソース配線58及びドレイン配線59を構成として含む。
また、1202は電流制御用TFTであり、活性層60、ゲート電極61、ソース配線6
2及びドレイン配線63を構成として含む。そして、電流制御用TFT1202のソース
配線62は電流供給線64に接続され、ドレイン配線63はEL素子65に接続される。
この画素の回路構成を表したのが図12(B)である。
In FIG. 12A, reference numeral 1201 denotes a switching TFT, which includes an active layer 56, a gate electrode 57a, a gate wiring 57b, a source wiring 58, and a drain wiring 59 as a configuration.
Reference numeral 1202 denotes a current control TFT, which is an active layer 60, a gate electrode 61, and a source wiring 6.
2 and drain wiring 63 as a configuration. The source wiring 62 of the current control TFT 1202 is connected to the current supply line 64, and the drain wiring 63 is connected to the EL element 65.
FIG. 12B shows the circuit configuration of this pixel.

図12(A)と図2(A)との相違点は、スイッチング用TFTの構造である。本実施
例では線幅が0.1〜5μmと細いゲート電極57aを形成し、その部分を横切るようにし
て活性層56を形成する。そして各画素のゲート電極57aを電気的に接続するようにゲ
ート配線57bが形成される。これにより面積をさほど専有することなくトリプルゲート
構造を実現している。
The difference between FIG. 12A and FIG. 2A is the structure of the switching TFT. In this embodiment, a thin gate electrode 57a having a line width of 0.1 to 5 μm is formed, and an active layer 56 is formed so as to cross that portion. Then, a gate wiring 57b is formed so as to electrically connect the gate electrode 57a of each pixel. This realizes a triple gate structure without occupying much area.

他の部分は図2(A)と同様であるが、本実施例のような構造とするとスイッチング用
TFTの専有する面積が小さくなるため有効発光面積が広くなる、即ち画像の明るさが向
上する。また、オフ電流値を低減するための冗長性を高めたゲート構造を実現しうるため
、さらなる画質の向上を図ることができる。
The other portions are the same as in FIG. 2A, but with the structure as in this embodiment, the area occupied by the switching TFT is reduced, so the effective light emission area is increased, that is, the brightness of the image is improved. . In addition, since the gate structure with increased redundancy for reducing the off-current value can be realized, the image quality can be further improved.

なお、本実施例の構成は実施例2のように電流供給線64を隣接する画素間で共通化し
ても良いし、実施例3のような構造としても良い。また、作製工程に関しては実施例1に
従えば良い。
Note that the configuration of this embodiment may be configured such that the current supply line 64 is shared between adjacent pixels as in the second embodiment, or may be configured as in the third embodiment. In addition, the manufacturing process may be according to Example 1.

実施例1〜4ではトップゲート型TFTの場合について説明したが、本発明はボトムゲ
ート型TFTを用いて実施しても構わない。本実施例では逆スタガ型TFTで本発明を実
施した場合について図13に示す。なお、TFT構造以外は図1の構造と同様であるので
必要に応じて図1と同じ符号を用いる。
In the first to fourth embodiments, the case of a top gate TFT has been described. However, the present invention may be implemented using a bottom gate TFT. In this embodiment, FIG. 13 shows the case where the present invention is implemented using an inverted staggered TFT. Since the structure other than the TFT structure is the same as that in FIG. 1, the same reference numerals as those in FIG. 1 are used as necessary.

図13において、基板11、下地膜12には実施例1と同様の材料を用いることができ
る。そして、下地膜12上にはスイッチング用TFT1301及び電流制御用TFT13
02が形成される。
In FIG. 13, the same material as in the first embodiment can be used for the substrate 11 and the base film 12. A switching TFT 1301 and a current control TFT 13 are formed on the base film 12.
02 is formed.

スイッチング用TFT1301の構成は、ゲート電極70a、70b、ゲート配線71、
ゲート絶縁膜72、ソース領域73、ドレイン領域74、LDD領域75a〜75d、高濃
度不純物領域76、チャネル形成領域77a、77b、チャネル保護膜78a、78b、第1
層間絶縁膜79、ソース配線80及びドレイン配線81を含む。
The configuration of the switching TFT 1301 includes gate electrodes 70a and 70b, a gate wiring 71,
Gate insulating film 72, source region 73, drain region 74, LDD regions 75a to 75d, high concentration impurity region 76, channel forming regions 77a and 77b, channel protective films 78a and 78b, first
An interlayer insulating film 79, a source wiring 80, and a drain wiring 81 are included.

また、電流制御用TFT1302の構成は、ゲート電極82、ゲート絶縁膜72、ソー
ス領域83、ドレイン領域84、LDD領域85、チャネル形成領域86、チャネル保護
膜87、第1層間絶縁膜79、ソース配線88及びドレイン配線89を含む。この時、ゲ
ート電極82はスイッチング用TFT1301のドレイン配線81と電気的に接続される
The current control TFT 1302 includes a gate electrode 82, a gate insulating film 72, a source region 83, a drain region 84, an LDD region 85, a channel forming region 86, a channel protective film 87, a first interlayer insulating film 79, and a source wiring. 88 and drain wiring 89. At this time, the gate electrode 82 is electrically connected to the drain wiring 81 of the switching TFT 1301.

なお、上記スイッチング用TFT1301及び電流制御用TFT1302は公知の逆ス
タガ型TFTの作製方法によって形成すれば良い。また、上記TFTを形成する各部位(
配線、絶縁膜、活性層等)の材料は実施例1のトップゲート型TFTにおいて対応する各
部位と同様の材料を用いることができる。但し、トップゲート型TFTの構成にはないチ
ャネル保護膜78a、78b、87に関しては、珪素を含む絶縁膜で形成すれば良い。また
、ソース領域、ドレイン領域又はLDD領域等の不純物領域の形成については、フォトリ
ソグラフィ技術を用いて個別に不純物濃度を変えて形成すれば良い。
Note that the switching TFT 1301 and the current control TFT 1302 may be formed by a known method for manufacturing an inverted staggered TFT. In addition, each part for forming the TFT (
As the material of the wiring, the insulating film, the active layer, etc., the same material as that of each corresponding part in the top gate type TFT of Embodiment 1 can be used. However, the channel protective films 78a, 78b, and 87 that are not included in the top gate TFT may be formed of an insulating film containing silicon. In addition, the impurity regions such as the source region, the drain region, and the LDD region may be formed by individually changing the impurity concentration using a photolithography technique.

TFTが完成したら、第1パッシベーション膜41、絶縁膜(平坦化膜)44、画素電
極(陽極)45、EL層46、MgAg電極(陰極)47、アルミニウム電極(保護電極
)48、第2パッシベーション膜49を順次形成してEL素子1303を有する画素が完
成する。これらの作製工程及び材料に関しては実施例1を参考にすれば良い。
When the TFT is completed, the first passivation film 41, the insulating film (flattening film) 44, the pixel electrode (anode) 45, the EL layer 46, the MgAg electrode (cathode) 47, the aluminum electrode (protective electrode) 48, the second passivation film. 49 are sequentially formed to complete a pixel having the EL element 1303. Example 1 may be referred to for these manufacturing steps and materials.

なお、本実施例の構成は、実施例2〜4のいずれの構成とも自由に組み合わせることが
可能である。
In addition, the structure of a present Example can be freely combined with any structure of Examples 2-4.

実施例1の図5(C)又は図1の構造において、活性層と基板との間に設けられる下地
膜として、第1パッシベーション膜41や第2パッシベーション膜49と同様に放熱効果
の高い材料を用いることは有効である。特に電流制御用TFTは多くの電流を流すことに
なるため発熱しやすく、自己発熱による劣化が問題となりうる。そのような場合に、本実
施例のように下地膜が放熱効果を有することでTFTの熱劣化を防ぐことができる。
In the structure of FIG. 5C or FIG. 1 of the first embodiment, a material having a high heat dissipation effect is used as a base film provided between the active layer and the substrate, like the first passivation film 41 and the second passivation film 49. It is effective to use. In particular, the current control TFT easily generates heat because a large amount of current flows, and deterioration due to self-heating can be a problem. In such a case, the thermal degradation of the TFT can be prevented because the base film has a heat dissipation effect as in this embodiment.

もちろん、基板から拡散する可動イオン等から防ぐ効果も重要であるので、第1パッシ
ベーション膜41と同様にSi、Al、N、O、Mを含む化合物と珪素を含む絶縁膜との
積層構造を用いることも好ましい。
Of course, since the effect of preventing from mobile ions diffusing from the substrate is also important, similarly to the first passivation film 41, a stacked structure of a compound containing Si, Al, N, O, and M and an insulating film containing silicon is used. It is also preferable.

なお、本実施例の構成は、実施例1〜5のいずれの構成とも自由に組み合わせることが
可能である。
In addition, the structure of a present Example can be freely combined with any structure of Examples 1-5.

実施例3に示した画素構造とした場合、EL層から発する光は基板とは反対側に放射さ
れるため、基板と画素電極との間に存在する絶縁膜等の透過率を気にする必要がない。即
ち、多少透過率の低い材料であっても用いることができる。
In the case of the pixel structure shown in Embodiment 3, since light emitted from the EL layer is emitted to the opposite side of the substrate, it is necessary to consider the transmittance of an insulating film or the like existing between the substrate and the pixel electrode. There is no. That is, even a material having a somewhat low transmittance can be used.

従って、下地膜12、第1パッシベーション膜41としてダイヤモンド薄膜、ダイヤモ
ンドライクカーボン膜又はアモルファスカーボン膜と呼ばれる炭素膜を用いる上で有利で
ある。即ち、透過率の低下を気にする必要がないため、膜厚を100〜500nmという
ように厚く設定することができ、放熱効果をより高めることが可能である。
Therefore, it is advantageous to use a carbon film called a diamond thin film, a diamond-like carbon film, or an amorphous carbon film as the base film 12 and the first passivation film 41. That is, since it is not necessary to worry about a decrease in transmittance, the film thickness can be set as thick as 100 to 500 nm, and the heat dissipation effect can be further enhanced.

なお、第2パッシベーション膜49に上記炭素膜を用いる場合に関しては、やはり透過
率の低下は避けるべきであるので、膜厚は5〜100nm程度にしておくことが好ましい
Note that when the carbon film is used for the second passivation film 49, a decrease in transmittance should be avoided, so the film thickness is preferably about 5 to 100 nm.

なお、本実施例においても下地膜12、第1パッシベーション膜41又は第2パッシベ
ーション膜49のいずれに炭素膜を用いる場合においても、他の絶縁膜と積層して用いる
ことは有効である。
In this embodiment, even when a carbon film is used for the base film 12, the first passivation film 41, or the second passivation film 49, it is effective to use it by laminating with another insulating film.

なお、本実施例は実施例3に示した画素構造とする場合において有効であり、その他の
構成に関しては、実施例1〜6のいずれの構成とも自由に組み合わせることが可能である
Note that this embodiment is effective when the pixel structure shown in Embodiment 3 is used, and other configurations can be freely combined with any of the configurations of Embodiments 1 to 6.

本発明ではEL表示装置の画素においてスイッチング用TFTをマルチゲート構造とす
ることによりスイッチング用TFTのオフ電流値を低減し、保持容量の必要性を排除する
ことを特徴としている。これは保持容量の専有する面積を発光領域として有効に活用する
ための工夫である。
The present invention is characterized in that the switching TFT has a multi-gate structure in the pixel of the EL display device, thereby reducing the off-current value of the switching TFT and eliminating the necessity of the storage capacitor. This is a device for effectively utilizing the area occupied by the storage capacitor as a light emitting region.

しかしながら、保持容量を完全になくせないまでも専有面積を小さくするだけで有効発
光面積を広げるという効果は得られる。即ち、スイッチング用TFTをマルチゲート構造
にすることによりオフ電流値を低減し、保持容量の専有面積を縮小化するだけでも十分に
本発明の目的は達成される。
However, even if the storage capacity cannot be completely eliminated, the effect of widening the effective light emitting area can be obtained only by reducing the exclusive area. That is, the object of the present invention can be sufficiently achieved by merely reducing the off-current value and reducing the area occupied by the storage capacitor by providing the switching TFT with a multi-gate structure.

従って、図14に示すような画素構造とすることも可能である。なお、図14では必要
に応じて図1と同じ符号を引用している。
Therefore, a pixel structure as shown in FIG. 14 is also possible. In FIG. 14, the same reference numerals as those in FIG.

図14と図1との相違点は、スイッチング用TFTに接続された保持容量1401が存
在する点である。保持容量1401はスイッチング用TFT201のドレイン領域14か
ら延長された半導体領域(下部電極)1402とゲート絶縁膜18と容量電極(上部電極
)1403とで形成される。この容量電極1403はTFTのゲート電極19a、19b、
35と同時に形成される。
The difference between FIG. 14 and FIG. 1 is that there is a storage capacitor 1401 connected to the switching TFT. The storage capacitor 1401 is formed of a semiconductor region (lower electrode) 1402 extended from the drain region 14 of the switching TFT 201, a gate insulating film 18, and a capacitor electrode (upper electrode) 1403. The capacitor electrode 1403 is a TFT gate electrode 19a, 19b,
35 and at the same time.

この上面図を図15(A)に示す。図15(A)の上面図をA−A’で切った断面図が
図14に相当する。図15(A)示すように、容量電極1403は電気的に接続された接
続配線1404を介して電流制御用TFTのソース領域31と電気的に接続される。なお
、接続配線1404はソース配線21、36及びドレイン配線22、37と同時に形成さ
れる。また、図15(B)は図15(A)に示す上面図の回路構成を表している。
This top view is shown in FIG. A cross-sectional view taken along line AA ′ in FIG. 15A corresponds to FIG. As shown in FIG. 15A, the capacitor electrode 1403 is electrically connected to the source region 31 of the current control TFT through an electrically connected connection wiring 1404. Note that the connection wiring 1404 is formed simultaneously with the source wirings 21 and 36 and the drain wirings 22 and 37. FIG. 15B illustrates a circuit configuration of the top view illustrated in FIG.

なお、本実施例の構成は、実施例1〜7のいずれの構成とも自由に組み合わせることが
できる。即ち、画素内に保持容量が設けられるだけであって、TFT構造やEL層の材料
等に限定を加えるものではない。
In addition, the structure of a present Example can be freely combined with any structure of Examples 1-7. That is, only a storage capacitor is provided in the pixel, and the TFT structure and the material of the EL layer are not limited.

実施例1では、結晶質珪素膜302の形成手段としてレーザー結晶化を用いているが、
本実施例では異なる結晶化手段を用いる場合について説明する。
In Example 1, laser crystallization is used as means for forming the crystalline silicon film 302.
In this embodiment, a case where different crystallization means are used will be described.

本実施例では、非晶質珪素膜を形成した後、特開平7−130652号公報に記載され
た技術を用いて結晶化を行う。同公報に記載された技術は、結晶化を促進(助長)する触
媒として、ニッケル等の元素を用い、結晶性の高い結晶質珪素膜を得る技術である。
In this embodiment, after an amorphous silicon film is formed, crystallization is performed using the technique described in Japanese Patent Laid-Open No. 7-130652. The technique described in this publication is a technique for obtaining a crystalline silicon film having high crystallinity by using an element such as nickel as a catalyst for promoting (promoting) crystallization.

また、結晶化工程が終了した後で、結晶化に用いた触媒を除去する工程を行っても良い
。その場合、特開平10−270363号若しくは特開平8−330602号に記載され
た技術により触媒をゲッタリングすれば良い。
Further, after the crystallization step is completed, a step of removing the catalyst used for crystallization may be performed. In that case, the catalyst may be gettered by the technique described in JP-A-10-270363 or JP-A-8-330602.

また、本出願人による特願平11−076967の出願明細書に記載された技術を用い
てTFTを形成しても良い。
Further, a TFT may be formed using the technique described in the application specification of Japanese Patent Application No. 11-076967 by the present applicant.

以上のように、実施例1に示した作製工程は一実施例であって、図1又は実施例1の図
5(C)の構造が実現できるのであれば、他の作製工程を用いても問題はない。
As described above, the manufacturing process shown in Embodiment 1 is an example, and other manufacturing processes can be used as long as the structure of FIG. 1 or FIG. 5C of Embodiment 1 can be realized. No problem.

なお、本実施例の構成は、実施例1〜8のいずれの構成とも自由に組み合わせることが
可能である。
In addition, the structure of a present Example can be freely combined with any structure of Examples 1-8.

本発明のEL表示装置を駆動するにあたって、画像信号としてアナログ信号を用いたア
ナログ駆動を行うこともできるし、デジタル信号を用いたデジタル駆動を行うこともでき
る。
In driving the EL display device of the present invention, analog driving using an analog signal as an image signal can be performed, or digital driving using a digital signal can be performed.

アナログ駆動を行う場合、スイッチング用TFTのソース配線にはアナログ信号が送ら
れ、その階調情報を含んだアナログ信号が電流制御用TFTのゲート電圧となる。そして
、電流制御用TFTでEL素子に流れる電流を制御し、EL素子の発光強度を制御して階
調表示を行う。この場合、電流制御用TFTは飽和領域で動作させることが望ましい。即
ち、|Vds|>|Vgs−Vth|の条件内で動作させることが望ましい。なお、ここでVds
はソース領域とドレイン領域との間の電圧、Vgsはソース領域とゲート電極との間の電圧
、VthはTFTのしきい値電圧である。
When analog driving is performed, an analog signal is sent to the source wiring of the switching TFT, and the analog signal including the gradation information becomes the gate voltage of the current control TFT. Then, the current control TFT controls the current flowing in the EL element, and the light emission intensity of the EL element is controlled to perform gradation display. In this case, it is desirable to operate the current control TFT in a saturation region. That is, it is desirable to operate within the condition of | Vds |> | Vgs−Vth |. Here, Vds
Is a voltage between the source region and the drain region, Vgs is a voltage between the source region and the gate electrode, and Vth is a threshold voltage of the TFT.

一方、デジタル駆動を行う場合、アナログ的な階調表示とは異なり、時分割駆動(時間
階調駆動)もしくは面積階調駆動と呼ばれる階調表示を行う。即ち、発光時間の長さや発
光面積比率を調節することで、視覚的に色階調が変化しているように見せる。この場合、
電流制御用TFTは線形領域で動作させることが望ましい。即ち、|Vds|<|Vgs−V
th|の条件内で動作させることが望ましい。
On the other hand, when digital driving is performed, unlike analog gray scale display, gray scale display called time-division driving (time gray scale driving) or area gray scale driving is performed. That is, the color gradation is visually changed by adjusting the length of the light emission time and the light emission area ratio. in this case,
The current control TFT is desirably operated in a linear region. That is, | Vds | <| Vgs−V
It is desirable to operate within the condition of th |.

EL素子は液晶素子に比べて非常に応答速度が速いため、高速で駆動することが可能で
ある。そのため、1フレームを複数のサブフレームに分割して階調表示を行う時分割駆動
に適した素子であると言える。また、1フレーム期間が短いため電流制御用TFTのゲー
ト電圧を保持しておく時間も短くて済み、保持容量を小さくする、もしくは省略する上で
有利と言える。
Since an EL element has a very high response speed compared to a liquid crystal element, it can be driven at a high speed. Therefore, it can be said that the element is suitable for time-division driving in which gradation display is performed by dividing one frame into a plurality of subframes. Further, since one frame period is short, the time for holding the gate voltage of the current control TFT can be shortened, which is advantageous in reducing or omitting the holding capacitor.

このように、本発明は素子構造に関する技術であるので、駆動方法は如何なるものであ
っても構わない。
As described above, since the present invention is a technique related to an element structure, any driving method may be used.

本実施例では、本発明のEL表示装置の画素構造の例を図21(A)、(B)に示す。
なお、本実施例において、4701はスイッチング用TFT4702のソース配線、47
03はスイッチング用TFT4702のゲート配線、4704は電流制御用TFT、47
05は電流供給線、4706は電源制御用TFT、4707は電源制御用ゲート配線、4
708はEL素子とする。電源制御用TFT4706の動作については特願平11−34
1272号を参照すると良い。
In this embodiment, an example of a pixel structure of an EL display device of the present invention is shown in FIGS.
In this embodiment, 4701 is the source wiring of the switching TFT 4702, 47
03 is the gate wiring of the switching TFT 4702, 4704 is the current control TFT, 47
05 is a current supply line, 4706 is a power supply control TFT, 4707 is a power supply control gate wiring, 4
Reference numeral 708 denotes an EL element. Regarding the operation of the power supply control TFT 4706, refer to Japanese Patent Application No. 11-34.
Refer to No. 1272.

また、本実施例では電源制御用TFT4706を電流制御用TFT4704とEL素子
4708との間に設けているが、電源制御用TFT4706とEL素子4708との間に
電流制御用TFT4704が設けられた構造としても良い。また、電源制御用TFT47
06は電流制御用TFT4704と同一構造とするか、同一の活性層で直列させて形成す
るのが好ましい。
In this embodiment, the power control TFT 4706 is provided between the current control TFT 4704 and the EL element 4708. However, the current control TFT 4704 is provided between the power control TFT 4706 and the EL element 4708. Also good. Also, the power control TFT 47
It is preferable that 06 has the same structure as the current control TFT 4704 or is formed in series with the same active layer.

また、図21(A)は、二つの画素間で電流供給線4705を共通とした場合の例であ
る。即ち、二つの画素が電流供給線4705を中心に線対称となるように形成されている
点に特徴がある。この場合、電流供給線の本数を減らすことができるため、画素部をさら
に高精細化することができる。
FIG. 21A shows an example in which the current supply line 4705 is shared between two pixels. That is, there is a feature in that the two pixels are formed so as to be symmetrical with respect to the current supply line 4705. In this case, since the number of current supply lines can be reduced, the pixel portion can be further refined.

また、図21(B)は、ゲート配線4703と平行に電流供給線4710を設け、ソー
ス配線4701と平行に電源制御用ゲート配線4711を設けた場合の例である。なお、
図21(B)では電流供給線4710とゲート配線4703とが重ならないように設けた
構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を挟んで重なる
ように設けることもできる。この場合、電流供給線4710とゲート配線4703とで専
有面積を共有させることができるため、画素部をさらに高精細化することができる。
FIG. 21B shows an example in which a current supply line 4710 is provided in parallel with the gate wiring 4703 and a power supply control gate wiring 4711 is provided in parallel with the source wiring 4701. In addition,
In FIG. 21B, the current supply line 4710 and the gate wiring 4703 are provided so as not to overlap with each other. However, if the wirings are formed in different layers, the current supply line 4710 and the gate wiring 4703 are overlapped with an insulating film interposed therebetween. It can also be provided. In this case, the current supply line 4710 and the gate wiring 4703 can share an exclusive area, so that the pixel portion can be further refined.

本実施例では、本発明のEL表示装置の画素構造の例を図22(A)、(B)に示す。
なお、本実施例において、4801はスイッチング用TFT4802のソース配線、48
03はスイッチング用TFT4802のゲート配線、4804は電流制御用TFT、48
05は電流供給線、4806は消去用TFT、4807は消去用ゲート配線、4808は
EL素子とする。消去用TFT4806の動作については特願平11−338786号を
参照すると良い。
In this embodiment, an example of a pixel structure of an EL display device of the present invention is shown in FIGS.
In this embodiment, reference numeral 4801 denotes a source wiring of the switching TFT 4802,
03 is a gate wiring of the switching TFT 4802, 4804 is a current control TFT, 48
Reference numeral 05 denotes a current supply line, 4806 denotes an erasing TFT, 4807 denotes an erasing gate wiring, and 4808 denotes an EL element. Refer to Japanese Patent Application No. 11-338786 for the operation of the erasing TFT 4806.

消去用TFT4806のドレインは電流制御用TFT4804のゲートに接続され、電
流制御用TFT4804のゲート電圧を強制的に変化させることができるようになってい
る。なお、消去用TFT4806はnチャネル型TFTとしてもpチャネル型TFTとし
ても良いが、オフ電流を小さくできるようにスイッチング用TFT4802と同一構造と
することが好ましい。
The drain of the erasing TFT 4806 is connected to the gate of the current control TFT 4804 so that the gate voltage of the current control TFT 4804 can be forcibly changed. Note that the erasing TFT 4806 may be either an n-channel TFT or a p-channel TFT, but preferably has the same structure as the switching TFT 4802 so that off-state current can be reduced.

また、図22(A)は、二つの画素間で電流供給線4805を共通とした場合の例であ
る。即ち、二つの画素が電流供給線4805を中心に線対称となるように形成されている
点に特徴がある。この場合、電流供給線の本数を減らすことができるため、画素部をさら
に高精細化することができる。
FIG. 22A illustrates an example in which the current supply line 4805 is shared between two pixels. In other words, the two pixels are formed so as to be symmetrical about the current supply line 4805. In this case, since the number of current supply lines can be reduced, the pixel portion can be further refined.

また、図22(B)は、ゲート配線4803と平行に電流供給線4810を設け、ソー
ス配線4801と平行に消去用ゲート配線4811を設けた場合の例である。なお、図2
2(B)では電流供給線4810とゲート配線4803とが重ならないように設けた構造
となっているが、両者が異なる層に形成される配線であれば、絶縁膜を挟んで重なるよう
に設けることもできる。この場合、電流供給線4810とゲート配線4803とで専有面
積を共有させることができるため、画素部をさらに高精細化することができる。
FIG. 22B shows an example in which a current supply line 4810 is provided in parallel with the gate wiring 4803 and an erasing gate wiring 4811 is provided in parallel with the source wiring 4801. Note that FIG.
In FIG. 2B, the current supply line 4810 and the gate wiring 4803 are provided so as not to overlap each other. However, if the wirings are formed in different layers, the current supply line 4810 and the gate wiring 4803 are provided so as to overlap each other with an insulating film interposed therebetween. You can also. In this case, the current supply line 4810 and the gate wiring 4803 can share an exclusive area, so that the pixel portion can be further refined.

本発明のEL表示装置は画素内にいくつのTFTを設けた構造としても良い。実施例1
1、12ではTFTを三つ設けた例を示しているが、四つ乃至六つのTFTを設けても構
わない。本発明はEL表示装置の画素構造に限定されずに実施することが可能である。
The EL display device of the present invention may have a structure in which any number of TFTs are provided in a pixel. Example 1
1 and 12 show an example in which three TFTs are provided, but four to six TFTs may be provided. The present invention can be practiced without being limited to the pixel structure of an EL display device.

本実施例では、図1の電流制御用TFT202としてpチャネル型TFTを用いた場合
の例について説明する。なお、その他の部分は図1と同様であるので詳細な説明は省略す
る。
In this embodiment, an example in which a p-channel TFT is used as the current control TFT 202 in FIG. 1 will be described. Since other parts are the same as those in FIG. 1, detailed description thereof is omitted.

本実施例の画素の断面構造を図23に示す。本実施例で用いるpチャネル型TFTの作
製方法は実施例1を参考にすれば良い。pチャネル型TFTの活性層はソース領域91、
ドレイン領域92およびチャネル形成領域93を含み、ソース領域91はソース配線36
に、ドレイン領域92はドレイン配線37に接続されている。
FIG. 23 shows a cross-sectional structure of the pixel of this example. For the manufacturing method of the p-channel TFT used in this embodiment, Embodiment 1 may be referred to. The active layer of the p-channel TFT is a source region 91,
The drain region 92 and the channel formation region 93 are included.
In addition, the drain region 92 is connected to the drain wiring 37.

このように、電流制御用TFTにEL素子の陽極が接続される場合は、電流制御用TF
Tとしてpチャネル型TFTを用いることが好ましい。
Thus, when the anode of the EL element is connected to the current control TFT, the current control TF
It is preferable to use a p-channel TFT as T.

なお、本実施例の構成は、実施例1〜13のいずれの構成とも自由に組み合わせて実施
することが可能である。
In addition, the structure of a present Example can be implemented in combination with any structure of Examples 1-13 freely.

本発明において、三重項励起子からの燐光を発光に利用できるEL材料を用いることで
、外部発光量子効率を飛躍的に向上させることができる。これにより、EL素子の低消費
電力化、長寿命化、および軽量化が可能になる。 ここで、三重項励起子を利用し、外部
発光量子効率を向上させた報告を示す。(T.Tsutsui, C.Adachi, S.Saito, Photochemical
Processes in Organized Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo
,1991) p.437.) 上記論文に報告されたEL材料(クマリン色素)の分子式を以下に示す
In the present invention, by using an EL material that can use phosphorescence from triplet excitons for light emission, the external light emission quantum efficiency can be dramatically improved. This makes it possible to reduce the power consumption, extend the life, and reduce the weight of the EL element. Here, a report of using triplet excitons to improve the external emission quantum efficiency is shown. (T.Tsutsui, C.Adachi, S.Saito, Photochemical
Processes in Organized Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo
, 1991) p.437.) The molecular formula of the EL material (coumarin dye) reported in the above paper is shown below.

Figure 0004408118
Figure 0004408118

(M.A.Baldo, D.F.O'Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S.
R.Forrest, Nature 395 (1998) p.151.)
上記論文に報告されたEL材料(Pt錯体)の分子式を以下に示す。
(MABaldo, DFO'Brien, Y.You, A.Shoustikov, S.Sibley, METhompson, S.
R. Forrest, Nature 395 (1998) p.151.)
The molecular formula of the EL material (Pt complex) reported in the above paper is shown below.

Figure 0004408118
Figure 0004408118

(M.A.Baldo, S.Lamansky, P.E.Burrrows, M.E.Thompson, S.R.Forrest, Appl.Ph
ys.Lett.,75 (1999) p.4.)(T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe,
T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L15
02.)
上記論文に報告されたEL材料(Ir錯体)の分子式を以下に示す。
(MABaldo, S.Lamansky, PEBurrrows, METhompson, SRForrest, Appl.Ph
ys.Lett., 75 (1999) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe,
T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L15
02.)
The molecular formula of the EL material (Ir complex) reported in the above paper is shown below.

Figure 0004408118
Figure 0004408118

以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子から
の蛍光発光を用いる場合より3〜4倍の高い外部発光量子効率の実現が可能となる。なお
、本実施例の構成は、実施例1〜実施例13のいずれの構成とも自由に組み合わせて実施
することが可能である。
As described above, if phosphorescence emission from triplet excitons can be used, in principle, it is possible to realize an external emission quantum efficiency that is 3 to 4 times higher than that in the case of using fluorescence emission from singlet excitons. In addition, the structure of a present Example can be implemented in combination freely with any structure of Examples 1-13.

実施例1ではEL層として有機EL材料を用いることが好ましいとしたが、本発明は無
機EL材料を用いても実施できる。但し、現在の無機EL材料は非常に駆動電圧が高いた
め、アナログ駆動を行う場合には、そのような駆動電圧に耐えうる耐圧特性を有するTF
Tを用いなければならない。
In Example 1, it was preferable to use an organic EL material as the EL layer, but the present invention can also be implemented using an inorganic EL material. However, since current inorganic EL materials have a very high driving voltage, when performing analog driving, a TF having a withstand voltage characteristic that can withstand such driving voltage.
T must be used.

または、将来的にさらに駆動電圧の低い無機EL材料が開発されれば、本発明に適用す
ることは可能である。
Alternatively, if an inorganic EL material with a lower driving voltage is developed in the future, it can be applied to the present invention.

また、本実施例の構成は、実施例1〜14のいずれの構成とも自由に組み合わせること
が可能である。
Moreover, the structure of a present Example can be freely combined with any structure of Examples 1-14.

本発明を実施して形成されたアクティブマトリクス型EL表示装置(ELモジュール)
は、自発光型であるため液晶表示装置に比べて明るい場所での視認性に優れている。その
ため直視型のELディスプレイ(ELモジュールを組み込んだ表示ディスプレイを指す)
として用途は広い。
Active matrix EL display device (EL module) formed by implementing the present invention
Is self-luminous and has excellent visibility in a bright place as compared with a liquid crystal display device. Therefore, a direct-view type EL display (refers to a display that incorporates an EL module)
As a wide use.

なお、ELディスプレイが液晶ディスプレイよりも有利な点の一つとして視野角の広さ
が挙げられる。従って、TV放送等を大画面で鑑賞するには対角30インチ以上(典型的
には40インチ以上)の表示ディスプレイ(表示モニタ)として本発明のELディスプレ
イを用いるとよい。
One of the advantages of the EL display over the liquid crystal display is the wide viewing angle. Therefore, in order to watch TV broadcasts or the like on a large screen, the EL display of the present invention may be used as a display display (display monitor) having a diagonal of 30 inches or more (typically 40 inches or more).

また、ELディスプレイ(パソコンモニタ、TV放送受信用モニタ、広告表示モニタ等
)として用いるだけでなく、様々な電子装置の表示ディスプレイとして用いることができ
る。
Further, it can be used not only as an EL display (a personal computer monitor, a TV broadcast reception monitor, an advertisement display monitor, etc.) but also as a display display of various electronic devices.

その様な電子装置としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ
(ヘッドマウントディスプレイ)、カーナビゲーション、パーソナルコンピュータ、携帯
情報端末(モバイルコンピュータ、携帯電話または電子書籍等)、記録媒体を備えた画像
再生装置(具体的にはコンパクトディスク(CD)、レーザーディスク(LD)又はデジ
タルビデオディスク(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレ
イを備えた装置)などが挙げられる。それら電子装置の例を図16に示す。
Such electronic devices include video cameras, digital cameras, goggle-type displays (head-mounted displays), car navigation systems, personal computers, personal digital assistants (such as mobile computers, mobile phones or electronic books), and images with recording media. A playback device (specifically, a device provided with a display capable of playing back a recording medium such as a compact disc (CD), a laser disc (LD), or a digital video disc (DVD) and displaying an image thereof). Examples of these electronic devices are shown in FIG.

図16(A)はパーソナルコンピュータであり、本体2001、筐体2002、表示部
2003、キーボード2004を含む。本発明は表示部2003に用いることができる。
FIG. 16A illustrates a personal computer, which includes a main body 2001, a housing 2002, a display portion 2003, and a keyboard 2004. The present invention can be used for the display portion 2003.

図16(B)はビデオカメラであり、本体2101、表示部2102、音声入力部21
03、操作スイッチ2104、バッテリー2105、受像部2106を含む。本発明を表
示部2102に用いることができる。
FIG. 16B shows a video camera, which includes a main body 2101, a display portion 2102, and an audio input portion 21.
03, an operation switch 2104, a battery 2105, and an image receiving unit 2106. The present invention can be used for the display portion 2102.

図16(C)はゴーグル型ディスプレイであり、本体2201、表示部2202、アー
ム部2203を含む。本発明は表示部2202に用いることができる。
FIG. 16C illustrates a goggle type display including a main body 2201, a display portion 2202, and an arm portion 2203. The present invention can be used for the display portion 2202.

図16(D)は携帯型(モバイル)コンピュータであり、本体2301、カメラ部23
02、受像部2303、操作スイッチ2304、表示部2305を含む。本発明は表示部
2305に用いることができる。
FIG. 16D illustrates a portable (mobile) computer, which includes a main body 2301, a camera unit 23.
02, an image receiving unit 2303, an operation switch 2304, and a display unit 2305. The present invention can be used for the display portion 2305.

図16(E)は記録媒体を備えた画像再生装置(具体的にはDVD再生装置)であり、
本体2401、記録媒体(CD、LDまたはDVD等)2402、操作スイッチ2403
、表示部(a)2404、表示部(b)2405を含む。表示部(a)は主として画像情
報を表示し、表示部(b)は主として文字情報を表示するが、本発明はこれら表示部(a
)、(b)に用いることができる。なお、記録媒体を備えた画像再生装置としては、CD
再生装置、ゲーム機器などに本発明を用いることができる。
FIG. 16E shows an image reproducing device (specifically, a DVD reproducing device) provided with a recording medium.
Main body 2401, recording medium (CD, LD, DVD, etc.) 2402, operation switch 2403
Display unit (a) 2404 and display unit (b) 2405. The display unit (a) mainly displays image information, and the display unit (b) mainly displays character information.
), (B). In addition, as an image reproducing apparatus provided with a recording medium, a CD
The present invention can be used in a playback device, a game machine, and the like.

図16(F)はELディスプレイであり、筐体2501、支持台2502、表示部25
03を含む。本発明は表示部2503に用いることができる。本発明のELディスプレイ
は特に大画面化した場合において有利であり、対角10インチ以上(特に対角30インチ
以上)のディスプレイには有利である。
FIG. 16F illustrates an EL display, which includes a housing 2501, a support base 2502, and a display portion 25.
03 is included. The present invention can be used for the display portion 2503. The EL display of the present invention is particularly advantageous when the screen is enlarged, and is advantageous for displays having a diagonal of 10 inches or more (particularly, a diagonal of 30 inches or more).

また、将来的にEL材料の発光輝度が高くなれば、フロント型若しくはリア型のプロジ
ェクターに用いることも可能となる。
Further, if the emission luminance of the EL material is increased in the future, it can be used for a front type or rear type projector.

また、上記電子装置はインターネットやCATV(ケーブルテレビ)などの電子通信回
線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増
してきている。EL材料の応答速度は非常に高いため、そのような動画表示を行うのに適
している。
In addition, the electronic devices often display information distributed through electronic communication lines such as the Internet and CATV (cable television), and in particular, opportunities for displaying moving image information are increasing. Since the response speed of the EL material is very high, it is suitable for performing such moving image display.

また、EL表示装置は発光している部分が電力を消費するため、発光部分が極力少なく
なるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話やカー
オーディオのような文字情報を主とする表示部にEL表示装置を用いる場合には、非発光
部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
In addition, since the EL display device consumes power in the light emitting portion, it is desirable to display information so that the light emitting portion is minimized. Therefore, when an EL display device is used for a display unit mainly including character information such as a portable information terminal, particularly a mobile phone or a car audio, it is driven so that the character information is formed by the light emitting part with the non-light emitting part as the background. It is desirable to do.

ここで図20(A)は携帯電話であり、本体2601、音声出力部2602、音声入力
部2603、表示部2604、操作スイッチ2605、アンテナ2606を含む。本発明
のEL表示装置は表示部2604に用いることができる。なお、表示部2604は黒色の
背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。
Here, FIG. 20A shows a mobile phone, which includes a main body 2601, an audio output portion 2602, an audio input portion 2603, a display portion 2604, operation switches 2605, and an antenna 2606. The EL display device of the present invention can be used for the display portion 2604. Note that the display portion 2604 can suppress power consumption of the mobile phone by displaying white characters on a black background.

また、図20(B)は車載用オーディオ(カーオーディオ)であり、本体2701、表
示部2702、操作スイッチ2703、2704を含む。本発明のEL表示装置は表示部
2702に用いることができる。また、本実施例では車載用オーディオを示すが、据え置
き型オーディオに用いても良い。なお、表示部2702は黒色の背景に白色の文字を表示
することで消費電力を抑えられる。
FIG. 20B illustrates in-vehicle audio (car audio), which includes a main body 2701, a display portion 2702, and operation switches 2703 and 2704. The EL display device of the present invention can be used for the display portion 2702. In this embodiment, in-vehicle audio is shown, but it may be used for stationary audio. Note that the display portion 2702 can reduce power consumption by displaying white characters on a black background.

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子装置に適用すること
が可能である。また、本実施例の電子装置は実施例1〜16のどのような組み合わせから
なる構成を用いても実現することができる。
As described above, the applicable range of the present invention is extremely wide and can be applied to electronic devices in various fields. Further, the electronic device of the present embodiment can be realized by using a configuration including any combination of Embodiments 1 to 16.

EL表示装置の画素部の断面構造を示す図。FIG. 11 illustrates a cross-sectional structure of a pixel portion of an EL display device. EL表示装置の画素部の上面構造及び構成を示す図。FIG. 11 illustrates a top structure and a structure of a pixel portion of an EL display device. アクティブマトリクス型EL表示装置の作製工程を示す図。10A and 10B illustrate a manufacturing process of an active matrix EL display device. アクティブマトリクス型EL表示装置の作製工程を示す図。10A and 10B illustrate a manufacturing process of an active matrix EL display device. アクティブマトリクス型EL表示装置の作製工程を示す図。10A and 10B illustrate a manufacturing process of an active matrix EL display device. ELモジュールの外観を示す図。The figure which shows the external appearance of EL module. EL表示装置の回路ブロック構成を示す図。FIG. 11 is a diagram illustrating a circuit block configuration of an EL display device. EL表示装置の画素部を拡大した図。The figure which expanded the pixel part of EL display apparatus. EL表示装置のサンプリング回路の素子構造を示す図。FIG. 11 shows an element structure of a sampling circuit of an EL display device. EL表示装置の画素部の構成を示す図。FIG. 11 illustrates a structure of a pixel portion of an EL display device. EL表示装置の画素部の断面構造を示す図。FIG. 11 illustrates a cross-sectional structure of a pixel portion of an EL display device. EL表示装置の画素部の上面構造及び構成を示す図。FIG. 11 illustrates a top structure and a structure of a pixel portion of an EL display device. EL表示装置の画素部の断面構造を示す図。FIG. 11 illustrates a cross-sectional structure of a pixel portion of an EL display device. EL表示装置の画素部の断面構造を示す図。FIG. 11 illustrates a cross-sectional structure of a pixel portion of an EL display device. EL表示装置の画素部の上面構造及び構成を示す図。FIG. 11 illustrates a top structure and a structure of a pixel portion of an EL display device. 電子装置の具体例を示す図。FIG. 11 is a diagram illustrating a specific example of an electronic device. ELモジュールの外観を示す図。The figure which shows the external appearance of EL module. コンタクト構造の作製工程を示す図。The figure which shows the preparation process of contact structure. EL層の積層構造を示す図。The figure which shows the laminated structure of EL layer. 電子装置の具体例を示す図。FIG. 11 is a diagram illustrating a specific example of an electronic device. EL表示装置の画素部の回路構成を示す図。FIG. 11 illustrates a circuit configuration of a pixel portion of an EL display device. EL表示装置の画素部の回路構成を示す図。FIG. 11 illustrates a circuit configuration of a pixel portion of an EL display device. EL表示装置の画素部の断面構造を示す図。FIG. 11 illustrates a cross-sectional structure of a pixel portion of an EL display device.

Claims (21)

基板と、
前記基板上のトランジスタと、配線と、
前記トランジスタ上の前記トランジスタに電気的に接続されたソース配線及びドレイン配線と、
前記ソース配線及びドレイン配線上の層間絶縁膜と、
前記層間絶縁膜上の、前記ソース配線又は前記ドレイン配線に電気的に接続された第1の電極、前記第1の電極上の発光層、及び前記発光層上の第2の電極を有する発光素子と、
前記発光素子上の凹部形状を有するハウジング材と、を有し、
前記ハウジング材は、接着剤を介して前記基板と接着されており、
前記配線は第1乃至第3の領域を有し、
前記第1の領域は、前記ハウジング材の内側に設けられ、かつ、前記第2の電極と電気的に接続されており、
前記第2の領域は、前記接着剤及び前記ハウジング材と重なり、かつ、前記接着剤と前記基板の間に設けられており、
前記第3の領域は、前記ハウジング材の外側に設けられており、
前記配線は、前記ソース配線及びドレイン配線と同時に形成された導電膜であることを特徴とする表示装置。
A substrate,
Transistors on the substrate, wiring,
A source wiring and a drain wiring electrically connected to the transistor on the transistor;
An interlayer insulating film on the source wiring and drain wiring;
A light emitting element having a first electrode electrically connected to the source wiring or the drain wiring on the interlayer insulating film, a light emitting layer on the first electrode, and a second electrode on the light emitting layer When,
A housing material having a concave shape on the light emitting element,
The housing material is bonded to the substrate via an adhesive,
The wiring has first to third regions,
The first region is provided inside the housing material, and is electrically connected to the second electrode;
The second region overlaps the adhesive and the housing material, and is provided between the adhesive and the substrate;
The third region is provided outside the housing material;
The display device, wherein the wiring is a conductive film formed simultaneously with the source wiring and the drain wiring.
基板と、
前記基板上のトランジスタと、配線と、
前記トランジスタ上の第1の層間絶縁膜と、
前記第1の層間絶縁膜上の前記トランジスタに電気的に接続されたソース配線及びドレイン配線と、
前記ソース配線及びドレイン配線上の第2の層間絶縁膜と、
前記第2の層間絶縁膜上の、前記ソース配線又は前記ドレイン配線に電気的に接続された第1の電極、前記第1の電極上の発光層、及び前記発光層上の第2の電極を有する発光素子と、
前記発光素子上の凹部形状を有するハウジング材と、を有し、
前記ハウジング材は、接着剤を介して前記基板と接着されており、
前記配線は前記第1の層間絶縁膜上に一部延在して設けられており、
前記配線は、第1乃至第3の領域を有し、
前記第1の領域は、前記ハウジング材の内側に設けられ、かつ、前記第2の層間絶縁膜に設けられた開口部を介して前記第1の層間絶縁膜上で前記第2の電極と電気的に接続されており、
前記第2の領域は、前記接着剤及び前記ハウジング材と重なり、かつ、前記接着剤と前記基板の間に設けられており、
前記第3の領域は、前記ハウジング材の外側に設けられており、
前記配線は、前記ソース配線及びドレイン配線と同時に形成された導電膜であることを特徴とする表示装置。
A substrate,
Transistors on the substrate, wiring,
A first interlayer insulating film on the transistor;
A source wiring and a drain wiring electrically connected to the transistor on the first interlayer insulating film;
A second interlayer insulating film on the source wiring and drain wiring;
A first electrode electrically connected to the source wiring or the drain wiring on the second interlayer insulating film, a light emitting layer on the first electrode, and a second electrode on the light emitting layer; A light emitting device having
A housing material having a concave shape on the light emitting element,
The housing material is bonded to the substrate via an adhesive,
The wiring is provided to partially extend on the first interlayer insulating film,
The wiring has first to third regions,
The first region is provided on the inner side of the housing material and electrically connected to the second electrode on the first interlayer insulating film through an opening provided in the second interlayer insulating film. Connected,
The second region overlaps the adhesive and the housing material, and is provided between the adhesive and the substrate;
The third region is provided outside the housing material;
The display device, wherein the wiring is a conductive film formed simultaneously with the source wiring and the drain wiring.
基板と、
前記基板上のトランジスタと、配線と、
前記トランジスタ上の第1の層間絶縁膜と、
前記第1の層間絶縁膜上の前記トランジスタに電気的に接続されたソース配線及びドレイン配線と、
前記ソース配線及びドレイン配線上のパッシベーション膜と、
前記パッシベーション膜上の第2の層間絶縁膜と、
前記第2の層間絶縁膜上の、前記ソース配線又は前記ドレイン配線に電気的に接続された第1の電極、前記第1の電極上の発光層、及び前記発光層上の第2の電極を有する発光素子と、
前記発光素子上の凹部形状を有するハウジング材と、を有し、
前記ハウジング材は、接着剤を介して前記基板と接着されており、
前記配線は前記第1の層間絶縁膜上に一部延在して設けられており、
前記配線は第1乃至第3の領域を有し、
前記第1の領域は、前記ハウジング材の内側に設けられ、かつ、前記第2の層間絶縁膜及び前記パッシベーション膜に設けられた開口部を介して前記第1の層間絶縁膜上で前記第2の電極と電気的に接続されており、
前記第2の領域は、前記接着剤及び前記ハウジング材と重なり、かつ、前記接着剤と前記基板の間に設けられており、
前記第3の領域は、前記ハウジング材の外側に設けられており、
前記配線は、前記ソース配線及びドレイン配線と同時に形成された導電膜であることを特徴とする表示装置。
A substrate,
Transistors on the substrate, wiring,
A first interlayer insulating film on the transistor;
A source wiring and a drain wiring electrically connected to the transistor on the first interlayer insulating film;
A passivation film on the source wiring and drain wiring;
A second interlayer insulating film on the passivation film;
A first electrode electrically connected to the source wiring or the drain wiring on the second interlayer insulating film; a light emitting layer on the first electrode; and a second electrode on the light emitting layer. A light emitting device having
A housing material having a concave shape on the light emitting element,
The housing material is bonded to the substrate via an adhesive,
The wiring is provided to partially extend on the first interlayer insulating film,
The wiring has first to third regions,
The first region is provided inside the housing material, and the second region is formed on the first interlayer insulating film through an opening provided in the second interlayer insulating film and the passivation film. Is electrically connected to the electrode of
The second region overlaps the adhesive and the housing material, and is provided between the adhesive and the substrate;
The third region is provided outside the housing material;
The display device, wherein the wiring is a conductive film formed simultaneously with the source wiring and the drain wiring.
請求項3において、前記パッシベーション膜と前記第2の層間絶縁膜の間に、カラーフィルターと前記カラーフィルター上の蛍光体とを有することを特徴とする表示装置。   4. The display device according to claim 3, further comprising a color filter and a phosphor on the color filter between the passivation film and the second interlayer insulating film. 請求項3又は4において、前記パッシベーション膜は、珪素を含む絶縁膜であることを特徴とする表示装置。   5. The display device according to claim 3, wherein the passivation film is an insulating film containing silicon. 請求項3又は4において、前記パッシベーション膜は、窒化珪素膜又は窒化酸化珪素膜であることを特徴とする表示装置。   5. The display device according to claim 3, wherein the passivation film is a silicon nitride film or a silicon nitride oxide film. 請求項2乃至6のいずれか一において、前記第1の層間絶縁膜は珪素を含む絶縁膜であることを特徴とする表示装置。   7. The display device according to claim 2, wherein the first interlayer insulating film is an insulating film containing silicon. 請求項2乃至7のいずれか一において、前記第2の層間絶縁膜は樹脂膜であることを特徴とする表示装置。   8. The display device according to claim 2, wherein the second interlayer insulating film is a resin film. 請求項2乃至8のいずれか一において、前記第2の層間絶縁膜上に絶縁膜が設けられていることを特徴とする表示装置。   9. The display device according to claim 2, wherein an insulating film is provided over the second interlayer insulating film. 請求項1において、前記層間絶縁膜は樹脂膜であることを特徴とする表示装置。   2. The display device according to claim 1, wherein the interlayer insulating film is a resin film. 請求項1乃至10のいずれか一において、前記ハウジング材はガラスであることを特徴とする表示装置。   The display device according to claim 1, wherein the housing material is glass. 請求項1乃至11のいずれか一において、前記凹部に乾燥剤が設けられていることを特徴とする表示装置。   The display device according to claim 1, wherein a drying agent is provided in the concave portion. 請求項1乃至12のいずれか一において、前記第1の電極は透明導電膜でなることを特徴とする表示装置。   The display device according to claim 1, wherein the first electrode is made of a transparent conductive film. 請求項1乃至13のいずれか一において、前記第2の電極は陰極と保護電極との積層でなることを特徴とする表示装置。   14. The display device according to claim 1, wherein the second electrode is a stacked layer of a cathode and a protective electrode. 請求項1乃至14のいずれか一において、前記トランジスタの活性層は、単結晶半導体膜であることを特徴とする表示装置。   15. The display device according to claim 1, wherein an active layer of the transistor is a single crystal semiconductor film. 請求項1乃至14のいずれか一において、前記トランジスタの活性層は、多結晶半導体膜であることを特徴とする表示装置。   15. The display device according to claim 1, wherein the active layer of the transistor is a polycrystalline semiconductor film. 請求項1乃至14のいずれか一において、前記トランジスタの活性層は、微結晶半導体膜であることを特徴とする表示装置。   15. The display device according to claim 1, wherein an active layer of the transistor is a microcrystalline semiconductor film. 請求項1乃至17のいずれか一において、前記ソース配線及びドレイン配線としてチタンが用いられていることを特徴とする表示装置。   The display device according to claim 1, wherein titanium is used for the source wiring and the drain wiring. 請求項1乃至18のいずれか一において、前記ソース配線及びドレイン配線としてアルミニウムが用いられていることを特徴とする表示装置。   The display device according to claim 1, wherein aluminum is used for the source wiring and the drain wiring. 請求項1乃至19のいずれか一において、前記表示装置は、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、カーナビゲーション、パーソナルコンピュータ、または携帯情報端末の表示部に用いられることを特徴とする表示装置。   The display device according to claim 1, wherein the display device is used in a display unit of a video camera, a digital camera, a goggle type display, a car navigation system, a personal computer, or a portable information terminal. 請求項1乃至19のいずれか一において、前記表示装置は、カーオーディオの表示部に用いられることを特徴とする表示装置。   20. The display device according to claim 1, wherein the display device is used for a car audio display unit.
JP2006075279A 1999-06-04 2006-03-17 Display device Expired - Lifetime JP4408118B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006075279A JP4408118B2 (en) 1999-06-04 2006-03-17 Display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP15878799 1999-06-04
JP2006075279A JP4408118B2 (en) 1999-06-04 2006-03-17 Display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005186259A Division JP2006011454A (en) 1999-06-04 2005-06-27 Electro-optical device and electronic device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009129442A Division JP4647017B2 (en) 1999-06-04 2009-05-28 Display device

Publications (2)

Publication Number Publication Date
JP2006228744A JP2006228744A (en) 2006-08-31
JP4408118B2 true JP4408118B2 (en) 2010-02-03

Family

ID=36989882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006075279A Expired - Lifetime JP4408118B2 (en) 1999-06-04 2006-03-17 Display device

Country Status (1)

Country Link
JP (1) JP4408118B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140064154A (en) * 2012-11-19 2014-05-28 엘지디스플레이 주식회사 Organic light-emtting diode display panel and method for fabricating the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853696B1 (en) 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
WO2013008765A1 (en) * 2011-07-08 2013-01-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting module, light-emitting device, and method for manufacturing the light-emitting module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140064154A (en) * 2012-11-19 2014-05-28 엘지디스플레이 주식회사 Organic light-emtting diode display panel and method for fabricating the same
KR102028505B1 (en) 2012-11-19 2019-10-04 엘지디스플레이 주식회사 Organic light-emtting diode display panel and method for fabricating the same

Also Published As

Publication number Publication date
JP2006228744A (en) 2006-08-31

Similar Documents

Publication Publication Date Title
JP4647017B2 (en) Display device
JP4730994B2 (en) Electro-optical device, manufacturing method thereof, and electronic device
JP3904807B2 (en) Display device
US6689492B1 (en) Electro-optical device and electronic device
JP4780826B2 (en) Method for manufacturing electro-optical device
JP2001052864A (en) Making method of opto-electronical device
JP4408118B2 (en) Display device
JP4515349B2 (en) Electro-optic device
JP4265818B2 (en) Electro-optic device
JP4094437B2 (en) Method for manufacturing electro-optical device
JP2006011454A (en) Electro-optical device and electronic device
JP4532452B2 (en) Electro-optic device
JP4532453B2 (en) Method for manufacturing electro-optical device
JP4515469B2 (en) Method for manufacturing electro-optical device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091105

R150 Certificate of patent or registration of utility model

Ref document number: 4408118

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131120

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term