JP4532453B2 - Method for manufacturing an electro-optical device - Google Patents

Method for manufacturing an electro-optical device Download PDF

Info

Publication number
JP4532453B2
JP4532453B2 JP2006273635A JP2006273635A JP4532453B2 JP 4532453 B2 JP4532453 B2 JP 4532453B2 JP 2006273635 A JP2006273635 A JP 2006273635A JP 2006273635 A JP2006273635 A JP 2006273635A JP 4532453 B2 JP4532453 B2 JP 4532453B2
Authority
JP
Japan
Prior art keywords
film
el
tft
formed
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006273635A
Other languages
Japanese (ja)
Other versions
JP2007048758A (en
Inventor
潤 小山
利光 小沼
舜平 山崎
一宇 山本
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP15881399 priority Critical
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to JP2006273635A priority patent/JP4532453B2/en
Publication of JP2007048758A publication Critical patent/JP2007048758A/en
Application granted granted Critical
Publication of JP4532453B2 publication Critical patent/JP4532453B2/en
Application status is Expired - Fee Related legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は半導体素子(半導体薄膜を用いた素子)を基板上に作り込んで形成されたEL(エレクトロルミネッセンス)表示装置に代表される電気光学装置及びその電気光学装置を表示ディスプレイ(表示部ともいう)として有する電子装置(電子デバイス)に関する。 The present invention is also referred to as a semiconductor device displaying an electro-optical device and its electro-optical device typified crowded in formed EL (electroluminescence) display device made on a substrate (element using a semiconductor thin film) display (display unit ) relates to an electronic device (electronic device) having a. 特にそれらの作製方法に関する。 And more particularly to a method of manufacturing them.

近年、基板上にTFTを形成する技術が大幅に進歩し、アクティブマトリクス型表示装置への応用開発が進められている。 Recently, technology for forming a TFT on a substrate has progressed significantly, has been advanced is development of applications to an active matrix display device. 特に、ポリシリコン膜を用いたTFTは、従来のアモルファスシリコン膜を用いたTFTよりも電界効果移動度(モビリティともいう)が高いので、高速動作が可能である。 In particular, a TFT using a polysilicon film, since the electric field effect mobility than a TFT using a conventional amorphous silicon film (also referred to as mobility) higher-speed operation is possible. そのため、従来、基板外の駆動回路で行っていた画素の制御を、画素と同一の基板上に形成した駆動回路で行うことが可能となっている。 Therefore, conventionally, the control of the pixel which has been performed by the drive circuit outside the substrate, it is possible to perform a driver circuit formed on the same substrate as the pixel.

このようなアクティブマトリクス型表示装置は、同一基板上に様々な回路や素子を作り込むことで製造コストの低減、表示装置の小型化、歩留まりの上昇、スループットの低減など、様々な利点が得られるとして注目されている。 Such active matrix display devices, reduction in manufacturing cost by fabricate various circuits and elements on the same substrate, miniaturization of the display device, increase of yield, such as reduction of throughput can be obtained various advantages It has been attracting attention as.

アクティブマトリクス型EL表示装置は、各画素のそれぞれにTFTでなるスイッチング素子を設け、そのスイッチング素子によって電流制御を行う駆動素子を動作させてEL層(発光層)を発光させる。 The active matrix type EL display device, a switching element made of a TFT in each of pixels provided, by operating the driving element for current control to emit EL layer (light emitting layer) by the switching element. 例えば米国特許番号5,684,365号(日本国公開公報:特開平8−234683号参照)、日本国公開公報:特開平10−189252号に記載されたEL表示装置がある。 For example U.S. Pat. No. 5,684,365 (Japanese Patent Publication: see JP-A-8-234683), Japanese publication: there is is an EL display device described in JP-A-10-189252.

これらEL表示装置をカラー表示させるにあたって、赤(R)、緑(G)、青(B)の三原色を発光するEL層を画素毎に配置する試みがなされている。 In these EL display device is a color display, red (R), green (G), and attempts to place the EL layer for emitting three primary colors of blue (B) for each pixel have been made. しかしながら、EL層として一般的に用いられる材料は殆ど有機材料であり、そのパターニングは非常に困難であった。 However, materials generally used as EL layers are almost organic material, the patterning is extremely difficult. これはEL材料自体が水分に非常に弱く、現像液にも容易に溶解してしまうほど取り扱いが難しいからである。 This is because EL materials themselves are very weak to moisture, it is difficult to handle enough to readily dissolve in the developer.

このような問題を解決する技術として、EL層をインクジェット方式により形成する技術が提案されている。 As a technique for solving such a problem, a technique of forming by the ink jet method has been proposed an EL layer. 例えば、特開平10−012377号公報には、インクジェット方式によりEL層を形成したアクティブマトリクス型EL表示体が開示されている。 For example, JP-A-10-012377, an active matrix type EL display forming the EL layer is disclosed by an inkjet method. また、同様な技術が、「Multicolor Pixel Patterning of Light-Emitting Polymers by Ink-jet Printing;T.Shimada et.al.,p376-379,SID 99 DIGEST」にも開示されている。 Further, similar techniques, "Multicolor Pixel Patterning of Light-Emitting Polymers by Ink-jet Printing; T.Shimada et.al., p376-379, SID 99 DIGEST" is also disclosed in.

しかしながら、インクジェット方式は常圧で行われるため、EL層が外気の汚染物質を取り込みやすいという点で不利である。 However, the inkjet method since it is carried out at normal pressure, EL layer is disadvantageous in that it tends to take in outside air pollutants. 即ち、アルカリ金属等の可動イオンを含みやすい状態で形成されるため、そこからのアルカリ金属の拡散がTFTに致命的な打撃を与えかねないという問題をはらんでいる。 That, is fraught with the problem that because it is formed in an easy state includes mobile ions, the diffusion of alkali metals from which could give a fatal blow to TFT such as an alkali metal. なお、本明細書中ではアルカリ金属とアルカリ土類金属を含めて「アルカリ金属」と呼ぶ。 It should be noted, including the alkali metal and alkaline earth metal is referred to herein as "alkali metal".

本発明は上記問題点を鑑みてなされたものであり、動作性能及び信頼性の高い電気光学装置の作製方法、特にEL表示装置の作製方法を提供することを課題とする。 The present invention has been made in consideration of the above situation, a method for manufacturing the operation performance and high reliability electro-optical device, and to provide a particular manufacturing method of an EL display device. そして、電気光学装置の画質を向上させることにより、それを表示用ディスプレイ(表示部)として有する電子装置(電子デバイス)の品質を向上させることを課題とする。 By improving the quality of the electro-optical device, it is an object to improve the quality of electronic equipment (an electronic device) having the same as a display for display (display unit).

上記課題を達成するために、本発明ではインクジェット方式で形成されたEL素子からのアルカリ金属の拡散を、EL素子とTFTとの間に設けた絶縁膜(パッシベーション膜)によって防止する。 To achieve the above object, the present invention prevents the diffusion of alkali metals from EL elements formed by an inkjet method, an insulating film provided between the EL element and the TFT (passivation film). 具体的には、TFTを覆う平坦化膜上にアルカリ金属の透過を妨げうる絶縁膜を設ける。 Specifically, an insulating film which can prevent the transmission of alkali metals on the planarized film covering the TFT. 即ち、その絶縁膜中においてEL表示装置の動作温度(典型的には0〜100℃)におけるアルカリ金属の拡散速度が十分に小さいものを用いれば良い。 That is, the diffusion rate of the alkali metal may be used sufficiently small at the operating temperature of the EL display device (typically 0 to 100 ° C.) in the insulating film.

さらに好ましくは、水分及びアルカリ金属を透過せず、且つ、熱伝導率の高い(放熱効果の高い)絶縁膜を選定し、この絶縁膜をEL素子に接して設けるか、さらに好ましくはそのような絶縁膜でもってEL素子を囲んだ状態とする。 More preferably, does not transmit moisture and alkali metals, and having a high thermal conductivity (high heat radiating effect) is selected insulating film, or provided in contact with the insulating film to the EL element, more preferably such that as a state surrounding the EL element with an insulating film. 即ち、EL素子になるべく近い位置に、水分及びアルカリ金属に対するブロッキング効果があり、且つ、放熱効果をも有する絶縁膜を設け、該絶縁膜によってEL素子の劣化を抑制するのである。 That is, in a position as close as possible to the EL element, there is a blocking effect against moisture and alkali metals, and an insulating film having even heat dissipation provided is to suppress deterioration of the EL element by the insulating film.

また、そのような絶縁膜を単層で用いることができない場合は、水分及びアルカリ金属に対するブロッキング効果を有する絶縁膜と、放熱効果を有する絶縁膜とを積層して用いることもできる。 Further, such an insulating film may not be possible to use a single layer includes an insulating film having a blocking effect against moisture and alkali metals, it can be used by laminating an insulating film having a heat radiating effect. さらには、水分に対するブロッキング効果を有する絶縁膜と、アルカリ金属に対するブロッキング効果を有する絶縁膜と、放熱効果を有する絶縁膜とを積層して用いることもできる。 Furthermore, it an insulating film having a blocking effect against moisture, an insulating film having a blocking effect against alkali metals, also be used by laminating an insulating film having a heat radiating effect.

いずれにしても、インクジェット方式を用いてEL層を形成する場合には、EL素子を駆動するTFTが完全にアルカリ金属から守られるような対策が必要であり、さらにEL層自体の劣化(EL素子の劣化と言っても良い)を抑制するためには、水分及び熱の両者に対する対策を同時に講じておかねばならない。 Anyway, in the case of forming an EL layer by an ink jet method, it is necessary to take measures such as TFT for driving the EL element is protected completely from alkali metal, more EL layer itself deteriorates (EL element in order to suppress the deterioration and may be said) of, it must be kept taken at the same time the measures against moisture and heat of both.

本発明を用いることで、EL素子が水分や熱によって劣化することを抑制することができる。 By using the present invention, it is possible to the EL element can be suppressed from being deteriorated by moisture or heat. また、EL層からアルカリ金属が拡散してTFT特性に悪影響を与えることを防ぐことができる。 Further, the alkali metal from the EL layer can be prevented from adversely affecting the TFT characteristics diffuse. その結果、EL表示装置の動作性能や信頼性を大幅に向上させることができる。 As a result, the operation performance and reliability of the EL display device can be greatly improved.

また、そのようなEL表示装置を表示ディスプレイとして有することで、画像品質が良く、耐久性のある(信頼性の高い)応用製品(電子装置)を生産することが可能となる。 In addition, by having such EL display device as a display displaying an image quality is good, it becomes possible to produce durable (highly reliable) applied products (electronic device).

本発明の実施の形態について、図1、図2を用いて説明する。 Embodiments of the present invention will be described with reference to FIGS. 図1に示したのは本発明であるEL表示装置の画素の断面図であり、図2(A)はその上面図、図2(B)はその回路構成である。 Shown in FIG. 1 is a cross-sectional view of a pixel of an EL display device which is the present invention, FIG. 2 (A) a top view thereof, FIG. 2 (B) is a circuit configuration. 実際にはこのような画素がマトリクス状に複数配列されて画素部(画像表示部)が形成される。 In fact such a pixel in the pixel portion are arrayed in a matrix form (image display portion) is formed.

なお、図1の断面図は図2(A)に示した上面図においてA−A'で切断した切断面を示している。 The sectional view of FIG. 1 shows a cut surface taken along the A-A 'in the top view shown in FIG. 2 (A). ここでは図1及び図2で共通の符号を用いているので、適宜両図面を参照すると良い。 Since we are using the same reference numerals in FIGS. 1 and 2, reference may be suitably both figures. また、図2の上面図では二つの画素を図示しているが、どちらも同じ構造である。 Also, although the top view of FIG. 2 illustrates the two pixels, both have the same structure.

図1において、11は基板、12は下地となる絶縁膜(以下、下地膜という) 1, 11 denotes a substrate, 12 denotes an insulating film serving as a base (hereafter referred to as a base film)
である。 It is. 基板11としてはガラス基板、ガラスセラミックス基板、石英基板、シリコン基板、セラミックス基板、金属基板若しくはプラスチック基板(プラスチックフィルムも含む)を用いることができる。 The substrate 11 may be a glass substrate, a glass ceramic substrate, a quartz substrate, a silicon substrate, a ceramic substrate, a metal substrate or a plastic substrate (including a plastic film).

また、下地膜12は特に可動イオンを含む基板や導電性を有する基板を用いる場合に有効であるが、石英基板には設けなくても構わない。 Although the base film 12 is especially effective when using a substrate having a substrate and a conductive containing mobile ions, it may be not be provided on a quartz substrate. 下地膜12としては、珪素(シリコン)を含む絶縁膜を用いれば良い。 As the base film 12 may be used an insulating film containing silicon. なお、本明細書において「珪素を含む絶縁膜」とは、具体的には酸化珪素膜、窒化珪素膜若しくは窒化酸化珪素膜(SiOxNyで示される)など珪素、酸素若しくは窒素を所定の割合で含む絶縁膜を指す。 Here, the "insulating film containing silicon" herein, specifically includes a silicon oxide film, silicon, etc. silicon nitride film or a silicon nitride oxide film (indicated by SiOxNy), oxygen or nitrogen at a predetermined ratio It refers to the insulating film.

また、下地膜12に放熱効果を持たせることによりTFTの発熱を発散させることはTFTの劣化又はEL素子の劣化を防ぐためにも有効である。 Further, it dissipate heat generation of the TFT by providing the heat radiation effect to the base film 12 is effective to prevent deterioration of the degradation or EL element of the TFT. 放熱効果を持たせるには公知のあらゆる材料を用いることができる。 To impart heat dissipation can be used any known material.

ここでは画素内に二つのTFTを形成している。 Here they are formed two TFT in the pixel. 201はスイッチング用素子として機能するTFT(以下、スイッチング用TFTという)、202はEL素子へ流す電流量を制御する電流制御用素子として機能するTFT(以下、電流制御用TFTという)であり、どちらもnチャネル型TFTで形成されている。 201 TFT functioning as a switching element (hereinafter, referred to as switching TFT), TFT 202 is functioning as a current controlling element for controlling the amount of current flowing to an EL element (hereinafter, referred to as current controlling TFT) is, either It is formed in n-channel type TFT.

nチャネル型TFTの電界効果移動度はpチャネル型TFTの電界効果移動度よりも大きいため、動作速度が早く大電流を流しやすい。 Since the field effect mobility of n-channel type TFT is larger than the field effect mobility of a p-channel TFT, and tends to flow a large current faster operating speed. また、同じ電流量を流すにもTFTサイズはnチャネル型TFTの方が小さくできる。 Further, TFT size to flow the same current amount can be reduced better in n-channel type TFT. そのため、nチャネル型TFTを電流制御用TFTとして用いた方が表示部の有効面積が広くなるので好ましい。 Therefore, preferable to use the n-channel type TFT as the current control TFT is preferable because the effective area of ​​the display portion becomes wide.

pチャネル型TFTはホットキャリア注入が殆ど問題にならず、オフ電流値が低いといった利点があって、スイッチング用TFTとして用いる例や電流制御用TFTとして用いる例が既に報告されている。 p-channel type TFT is not hot carrier injection is almost no problem, there is an advantage that low off current value, an example of using as an example and the current controlling TFT is used as the switching TFT has already been reported. しかしながら本発明では、LDD領域の位置を異ならせた構造とすることでnチャネル型TFTにおいてもホットキャリア注入の問題とオフ電流値の問題を解決し、全ての画素内のTFT全てをnチャネル型TFTとしている点にも特徴がある。 However, in the present invention, also solves the problem in question and the off current value of the hot carrier injection in the n-channel type TFT by that at different positions of LDD regions structure, all TFT in every pixel n-channel type even to the point that you are TFT is characterized.

ただし、本発明において、スイッチング用TFTと電流制御用TFTをnチャネル型TFTに限定する必要はなく、両方又はどちらか片方にpチャネル型TFTを用いることも可能である。 However, in the present invention, it is not necessary to limit the switching TFT and the current controlling TFT to the n-channel type TFT, it is also possible to use a p-channel type TFT for both or either one.

スイッチング用TFT201は、ソース領域13、ドレイン領域14、LDD領域15a〜15d、高濃度不純物領域16及びチャネル形成領域17a、17bを含む活性層、ゲート絶縁膜18、ゲート電極19a、19b、第1層間絶縁膜20、ソース配線21並びにドレイン配線22を有して形成される。 Switching TFT201 includes a source region 13, drain region 14, LDD regions 15 a to 15 d, the high concentration impurity region 16 and channel formation regions 17a, the active layer comprising 17b, the gate insulating film 18, gate electrodes 19a, 19b, a first interlayer insulating film 20, a source wiring 21 and drain wiring 22.

また、図2に示すように、ゲート電極19a、19bは別の材料(ゲート電極19a、19bよりも低抵抗な材料)で形成されたゲート配線211によって電気的に接続されたダブルゲート構造となっている。 Is also, as shown in FIG. 2, the gate electrode 19a, 19b is electrically connected to each double gate structure by another material (the gate electrode 19a, a low resistance material than 19b) a gate wiring 211 formed by ing. 勿論、ダブルゲート構造だけでなく、トリプルゲート構造などいわゆるマルチゲート構造(直列に接続された二つ以上のチャネル形成領域を有する活性層を含む構造)であっても良い。 Of course, not only the double gate structure, may be a so-called multi-gate structure such as triple gate structure (structure including an active layer having two or more channel forming regions connected in series). マルチゲート構造はオフ電流値を低減する上で極めて有効であり、本発明では画素のスイッチング用TFT201をマルチゲート構造とすることによりオフ電流値の低いスイッチング素子を実現している。 Multi-gate structure is extremely effective in reducing the off current value, the present invention realizes a lower switching element off current value by the switching TFT201 pixels a multi-gate structure.

また、活性層は結晶構造を含む半導体膜で形成される。 The active layer is formed of a semiconductor film containing a crystal structure. 即ち、単結晶半導体膜でも良いし、多結晶半導体膜や微結晶半導体膜でも良い。 In other words, it may be a single crystal semiconductor film may be a polycrystalline semiconductor film or microcrystalline semiconductor film. また、ゲート絶縁膜18は珪素を含む絶縁膜で形成すれば良い。 Further, the gate insulating film 18 may be formed of an insulating film containing silicon. また、ゲート電極、ソース配線若しくはドレイン配線としてはあらゆる導電膜を用いることができる。 The gate electrode, as a source wiring or a drain wiring can be used any conductive film.

さらに、スイッチング用TFT201においては、LDD領域15a〜15dは、ゲート絶縁膜18を挟んでゲート電極19a、19bと重ならないように設ける。 Further, in the switching TFT TFT 201, LDD regions 15a~15d is provided so as not to overlap the gate electrode 19a, and 19b through the gate insulating film 18. このような構造はオフ電流値を低減する上で非常に効果的である。 Such structure is extremely effective in reducing the off current value.

なお、チャネル形成領域とLDD領域との間にオフセット領域(チャネル形成領域と同一組成の半導体層でなり、ゲート電圧が印加されない領域)を設けることはオフ電流値を下げる上でさらに好ましい。 Incidentally, (now in the semiconductor layer having the same composition as the channel forming region, a region where the gate voltage is not applied) offset region between the channel formation region and the LDD region that is more preferable for reducing the off current value to provide. また、二つ以上のゲート電極を有するマルチゲート構造の場合、チャネル形成領域の間に設けられた高濃度不純物領域がオフ電流値の低減に効果的である。 Further, when a multi-gate structure having two or more gate electrodes, the high concentration impurity region provided between the channel formation regions is effective in reducing the off current value.

以上のように、マルチゲート構造のTFTを画素のスイッチング用TFT201として用いることにより、十分にオフ電流値の低いスイッチング素子を実現することができる。 As described above, by using the TFT of the multi-gate structure as the switching TFT TFT201 pixel, it is possible to achieve a low switching element sufficiently off current value. そのため、特開平10−189252号公報の図2のようなコンデンサーを設けなくても十分な時間(選択されてから次に選択されるまでの間)電流制御用TFTのゲート電圧を維持しうる。 Therefore, capable of maintaining the gate voltage of the current controlling TFT (until the next selected from is selected) is also sufficient time without providing a capacitor as shown in FIG. 2 of JP-A-10-189252 JP.

即ち、従来、有効発光面積を狭める要因となっていたコンデンサーを排除することが可能となり、有効発光面積を広くすることが可能となる。 That is, conventionally, it is possible to eliminate the capacitor which has been a factor to narrow an effective light emitting area, it is possible to widen the effective light emitting area. このことはEL表示装置の画質を明るくできることを意味する。 This means that you can brighten the image quality of the EL display device.

次に、電流制御用TFT202は、ソース領域31、ドレイン領域32、LDD領域33及びチャネル形成領域34を含む活性層、ゲート絶縁膜18、ゲート電極35、第1層間絶縁膜20、ソース配線36並びにドレイン配線37を有して形成される。 Next, the current control TFT202 is an active layer containing a source region 31, drain region 32, LDD regions 33 and a channel forming region 34, a gate insulating film 18, gate electrode 35, the first interlayer insulating film 20, source wiring 36 and It is formed with a drain wire 37. なお、ゲート電極35はシングルゲート構造となっているが、マルチゲート構造であっても良い。 Although the gate electrode 35 has a single gate structure may be a multi-gate structure.

図2に示すように、スイッチング用TFTのドレインは電流制御用TFTのゲートに電気的に接続されている。 As shown in FIG. 2, the drain of the switching TFT is electrically connected to the gate of the current controlling TFT. 具体的には電流制御用TFT202のゲート電極35はスイッチング用TFT201のドレイン領域14とドレイン配線(接続配線とも言える)22を介して電気的に接続されている。 The gate electrode 35 of the concrete to the current control TFT202 is electrically connected via the drain region 14 (can also be called connection wiring) and the drain wiring 22 of the switching TFT 201. また、ソース配線36は電流供給線212に接続される。 Further, the source wiring 36 is connected to a current supply line 212.

この電流制御用TFT202の特徴は、チャネル幅がスイッチング用TFT201のチャネル幅よりも大きい点である。 Feature of the current control TFT202, the channel width is the point greater than the channel width of the switching TFT 201. 即ち、図8に示すように、スイッチング用TFTのチャネル長をL1、チャネル幅をW1とし、電流制御用TFTのチャネル長をL2、チャネル幅をW2とした場合、W2/L2≧5×W1/L1(好ましくはW2/L2≧10×W1/L1)という関係式が成り立つようにする。 That is, as shown in FIG. 8, the channel length of the switching TFT L1, when the channel width is W1, in which the channel length of the current controlling TFT L2, a channel width W2, W2 / L2 ≧ 5 × W1 / L1 (preferably W2 / L2 ≧ 10 × W1 / L1) to allow relational expression holds. このため、スイッチング用TFTよりも多くの電流を容易に流すことが可能である。 Therefore, it is possible to flow easily more current than the switching TFT.

なお、マルチゲート構造であるスイッチング用TFTのチャネル長L1は、形成された二つ以上のチャネル形成領域のそれぞれのチャネル長の総和とする。 Note that the channel length L1 of the switching TFT is a multi-gate structure, the respective sum of the channel lengths of the formed two or more channel forming regions. 図8の場合、ダブルゲート構造であるので、二つのチャネル形成領域のそれぞれのチャネル長L1a及びL1bを加えたものがスイッチング用TFTのチャネル長L1となる。 For Figure 8, since the double gate structure, plus the respective channel lengths L1a and L1b of two channel forming regions becomes the channel length L1 of the switching TFT.

本発明において、チャネル長L1、L2及びチャネル幅W1、W2は特定の数値範囲に限定されるものではないが、W1は0.1〜5μm(代表的には1〜3μm)、W2は0.5〜30μm(代表的には2〜10μm)とするのが好ましい。 In the present invention, the channel length L1, L2, and the channel widths W1, W2 is not limited to a specific numerical range, W1 is 0.1 to 5 [mu] m (typically 1~3μm is), W2 is 0. preferably a 5 to 30 [mu] m (typically 2~10μm is). この時、L1は0.2〜18μm(代表的には2〜15μm)、L2は0.1〜50μm(代表的には1〜20μm)とするのが好ましい。 At this time, L1 is 0.2~18Myuemu (typically 2~15μm is), L2 is preferably set to 0.1 to 50 [mu] m (typically 1~20μm is).

なお、電流制御用TFTでは電流が過剰に流れることを防止するためチャネル長Lの長さを長めに設定することが望ましい。 Incidentally, it is desirable to set longer the length in the channel length L for the current in the current control TFT can be prevented from excessively flowing. 好ましくはW2/L2≧3(好ましくはW2/L2≧5)とするとよい。 Preferably or equal to W2 / L2 ≧ 3 (preferably W2 / L2 ≧ 5). 望ましくは一画素あたり0.5〜2μA(好ましくは1〜1.5μA)となるようにする。 Preferably made to be 0.5~2μA per pixel (preferably 1~1.5μA).

これらの数値範囲とすることによりVGAクラスの画素数(640×480) Number of pixels VGA class With these numerical ranges (640 × 480)
を有するEL表示装置からハイビジョンクラスの画素数(1920×1080又は1280×1024)を有するEL表示装置まで、あらゆる規格を網羅することができる。 From the EL display device to an EL display device having a number of pixels high definition class (1920 × 1080 or 1280 × 1024) with, it can cover all standards.

また、スイッチング用TFT201に形成されるLDD領域の長さ(幅)は0.5〜3.5μm、代表的には2.0〜2.5μmとすれば良い。 The length of the LDD region formed in the switching TFT TFT 201 (width) 0.5~3.5Myuemu, typically may be a 2.0 to 2.5 [mu] m.

また、図1に示したEL表示装置は、電流制御用TFT202において、ドレイン領域32とチャネル形成領域34との間にLDD領域33が設けられ、且つ、LDD領域33がゲート絶縁膜18を挟んでゲート電極35に重なっている領域と重なっていない領域とを有する点にも特徴がある。 Further, EL display devices illustrated in FIG. 1, the current control TFT 202, LDD region 33 is provided between the drain region 32 and the channel forming region 34, and, LDD region 33 through the gate insulating film 18 in that it has a region which does not overlap with the area overlapping with the gate electrode 35 is characterized.

電流制御用TFT202は、EL素子203を発光させるための電流を供給すると同時に、その供給量を制御して階調表示を可能とする。 Current control TFT202 is simultaneously supplying a current for emitting the EL element 203, to enable gradation display by controlling the supply quantity. そのため、電流を流しても劣化しないようにホットキャリア注入による劣化対策を講じておく必要がある。 Therefore, it is necessary to take countermeasure against deterioration due to hot carrier injection so as not to deteriorate even by applying a current. また、黒色を表示する際は、電流制御用TFT202をオフ状態にしておくが、その際、オフ電流値が高いときれいな黒色表示ができなくなり、コントラストの低下等を招く。 Further, when displaying the black, although leaving the current control TFT202 off, this time, can not clean black color display and a high OFF current value, deteriorated or the like in contrast. 従って、オフ電流値も抑える必要がある。 Therefore, it is necessary to suppress the off current value.

ホットキャリア注入による劣化に関しては、ゲート電極に対してLDD領域が重なった構造が非常に効果的であることが知られている。 Regarding deterioration due to hot carrier injection, it is known that the LDD region is overlapped structure is very effective for the gate electrode. しかしながら、LDD領域全体をゲート電極に重ねてしまうとオフ電流値が増加してしまうため、本出願人はゲート電極に重ならないLDD領域を直列に設けるという新規な構造によって、ホットキャリア対策とオフ電流値対策とを同時に解決している。 However, since the off current value when thus overlapping the entire LDD region to the gate electrode is increased, by the novel structure of the present applicant providing the LDD region not overlapping the gate electrode in series, hot carrier countermeasures and off current It has solved the value measures at the same time.

この時、ゲート電極に重なったLDD領域の長さは0.1〜3μm(好ましくは0.3〜1.5μm)にすれば良い。 In this case, the length of the LDD region overlapping the gate electrode may be set to 0.1 to 3 m (preferably 0.3 to 1.5 .mu.m). 長すぎては寄生容量を大きくしてしまい、短すぎてはホットキャリアを防止する効果が弱くなってしまう。 It is too long will increase the parasitic capacitance, is too short the effect of preventing the hot carrier becomes weak. また、ゲート電極に重ならないLDD領域の長さは1.0〜3.5μm(好ましくは1.5〜2.0μm)にすれば良い。 The length of the LDD region not overlapping the gate electrode may be in 1.0~3.5Myuemu (preferably 1.5-2.0). 長すぎると十分な電流を流せなくなり、短すぎるとオフ電流値を低減する効果が弱くなる。 It is too long will not allowed to flow sufficient current, the effect of reducing off current value too short is weakened.

また、上記構造においてゲート電極とLDD領域とが重なった領域では寄生容量が形成されてしまうため、ソース領域31とチャネル形成領域34との間には設けない方が好ましい。 Further, in a region which overlaps the gate electrode and the LDD region in the structure since the parasitic capacitance from being formed, it is preferable not formed between the source region 31 and the channel forming region 34. 電流制御用TFTはキャリア(ここでは電子)の流れる方向が常に同一であるので、ドレイン領域側のみにLDD領域を設けておけば十分である。 Since the current controlling TFT carrier (electrons in this case) is always the same the direction of flow of a sufficient if provided with an LDD region only on the drain region side.

また、流しうる電流量を多くするという観点から見れば、電流制御用TFT202の活性層(特にチャネル形成領域)の膜厚を厚くする(好ましくは50〜100nm、さらに好ましくは60〜80nm)ことも有効である。 Further, looking from the viewpoint of increasing the amount of current that can flow, increasing the thickness of the active layer of the current control TFT 202 (particularly the channel forming region) (preferably 50 to 100 nm, more preferably 60 to 80 nm) also It is valid. 逆に、スイッチング用TFT201の場合はオフ電流値を小さくするという観点から見れば、活性層(特にチャネル形成領域)の膜厚を薄くする(好ましくは20〜50nm、さらに好ましくは25〜40nm)ことも有効である。 Conversely, looking from the viewpoint of the case of the switching TFT TFT201 to reduce the off current value, reducing the thickness of the active layer (especially the channel forming region) (preferably 20 to 50 nm, more preferably 25 to 40 nm) that it is also effective.

次に、41は第1パッシベーション膜であり、膜厚は10nm〜1μm(好ましくは200〜500nm)とすれば良い。 Next, 41 denotes a first passivation film, and its film thickness may be set from 10 nm to 1 m (preferably 200 to 500 nm). 材料としては、珪素を含む絶縁膜(特に窒化酸化珪素膜又は窒化珪素膜が好ましい)を用いることができる。 Material as may be used an insulating film containing silicon (especially a silicon nitride oxide film or a silicon nitride film is preferable). このパッシベーション膜41は形成されたTFTをアルカリ金属や水分から保護する役割をもつ。 The passivation film 41 has a role of protecting the formed TFT from alkali metals and moisture. 最終的にTFTの上方に設けられるEL層にはナトリウム等のアルカリ金属が含まれている。 The EL layer that is finally provided above the TFT includes alkali metal such as sodium. 即ち、第1パッシベーション膜41はこれらのアルカリ金属(可動イオン)をTFT側に侵入させない保護層としても働く。 In other words, the first passivation film 41 works also these alkaline metals (mobile ions) as a protective layer that does not penetrate into the TFT side.

また、第1パッシベーション膜41に放熱効果を持たせることでEL層の熱劣化を防ぐことも有効である。 It is also effective to prevent thermal deterioration of the EL layer by giving radiation effect to the first passivation film 41. 但し、図1の構造のEL表示装置は基板11側に光が放射されるため、第1パッシベーション膜41は透光性を有することが必要である。 However, EL display devices of the structure of Figure 1 because the light is emitted to the substrate 11 side, the first passivation film 41 is required to have a light-transmitting property. また、EL層として有機材料を用いる場合、酸素との結合により劣化するので、酸素を放出しやすい絶縁膜は用いないことが望ましい。 In the case of using an organic material as the EL layer, since deterioration by binding with oxygen, oxygen is released easily insulating film is preferably not used.

アルカリ金属の透過を妨げ、さらに放熱効果をもつ透光性材料としては、B(ホウ素)、C(炭素)、N(窒素)から選ばれた少なくとも一つの元素と、Al(アルミニウム)、Si(珪素)、P(リン)から選ばれた少なくとも一つの元素とを含む絶縁膜が挙げられる。 Interfere with passage of the alkali metal, the further light-transmitting material having a heat radiation effect, B (boron), C (carbon), N and at least one element selected from the (nitrogen), Al (aluminum), Si ( silicon), and an insulating film containing at least one element selected from P (phosphorus). 例えば、窒化アルミニウム(AlxNy)に代表されるアルミニウムの窒化物、炭化珪素(SixCy)に代表される珪素の炭化物、窒化珪素(SixNy)に代表される珪素の窒化物、窒化ホウ素(BxNy)に代表されるホウ素の窒化物、リン化ホウ素(BxPy)に代表されるホウ素のリン化物を用いることが可能である。 For example, nitrides of aluminum represented by aluminum nitride (AlxNy), carbide of silicon typified by silicon carbide (SixCy), nitride of silicon typified by silicon nitride (SixNy), represented by boron nitride (BxNy) nitrides of boron, it is possible to use phosphide of boron typified by boron phosphide (BxPy). また、酸化アルミニウム(AlxOy)に代表されるアルミニウムの酸化物は透光性に優れ、熱伝導率が20Wm -1-1であり、好ましい材料の一つと言える。 The oxide of aluminum typified by aluminum oxide (AlxOy) is excellent in translucency, thermal conductivity is 20Wm -1 K -1, it can be said that one of the preferred materials. これらの材料には上記効果だけでなく、水分の侵入を防ぐ効果もある。 These materials not only the effect, there is also an effect to prevent penetration of moisture. なお、上記透光性材料において、x、yは任意の整数である。 In the above light-transmitting material, x, y are arbitrary integers.

なお、上記化合物に他の元素を組み合わせることもできる。 It is also possible to combine other elements to the compound. 例えば、酸化アルミニウムに窒素を添加して、AlNxOyで示される窒化酸化アルミニウムを用いることも可能である。 For example, by adding nitrogen to aluminum oxide, it is also possible to use aluminum nitride oxide indicated by AlNxOy. この材料にも放熱効果だけでなく、水分やアルカリ金属等の侵入を防ぐ効果がある。 This material also not only the heat radiation effect is effective in preventing the penetration of substances such as moisture and alkaline metals. なお、上記窒化酸化アルミニウムにおいて、x、yは任意の整数である。 In the above aluminum nitride oxide, x, y are arbitrary integers.

また、特開昭62−90260号公報に記載された材料を用いることができる。 Further, it is possible to use the material described in JP-A-62-90260. 即ち、Si、Al、N、O、Mを含む絶縁膜(但し、Mは希土類元素の少なくとも一種、好ましくはCe(セリウム),Yb(イッテルビウム),Sm(サマリウム),Er(エルビウム),Y(イットリウム)、La(ランタン)、Gd(ガドリニウム)、Dy(ジスプロシウム)、Nd(ネオジウム)から選ばれた少なくとも一つの元素)を用いることもできる。 That, Si, Al, N, O, at least one insulating film (where, M is a rare earth element containing M, preferably Ce (cerium), Yb (ytterbium), Sm (samarium), Er (erbium), Y ( yttrium), La (lanthanum), Gd (gadolinium), Dy (dysprosium), can also be used for Nd (at least one element selected from neodymium)). これらの材料にも放熱効果だけでなく、水分やアルカリ金属等の侵入を防ぐ効果がある。 Not only heat radiation effect on these materials, the effect of preventing the penetration of substances such as moisture and alkaline metals.

また、少なくともダイヤモンド薄膜又はアモルファスカーボン膜(特にダイヤモンドに特性の近いものはダイヤモンドライクカーボン膜と呼ばれる。)を含む炭素膜を用いることもできる。 It is also possible to use a carbon film containing at least a diamond thin film or an amorphous carbon film (especially close characteristics to diamond, called diamond-like carbon film.). これらは非常に熱伝導率が高く、放熱層として極めて有効である。 These are very has high thermal conductivity, is very effective as a heat radiating layer. 但し、膜厚が厚くなると褐色を帯びて透過率が低下するため、なるべく薄い膜厚(好ましくは5〜100nm)で用いることが好ましい。 However, since the film thickness is increased when the transmittance brownish decreases, it is preferably used in an as thin as possible thickness (preferably 5 to 100 nm).

なお、第1パッシベーション膜41の目的はあくまでアルカリ金属や水分からTFTを保護することにあるので、その効果を損なうものであってはならない。 Since the purpose of the first passivation film 41 is to merely protect the TFT from alkali metals and moisture, it must not impair the effect.
従って、上記放熱効果をもつ材料からなる薄膜を単体で用いることもできるが、これらの薄膜と、アルカリ金属や水分の透過を妨げうる絶縁膜(代表的には窒化珪素膜(SixNy)や窒化酸化珪素膜(SiOxNy))とを積層することは有効である。 Thus, the although the heat dissipation effect made of material with a thin film may be used alone, and these films, the insulating film which can prevent the transmission of alkali metals and moisture (typically a silicon nitride film (SixNy) or a nitride oxide silicon film (SiOxNy)) and laminating a is valid. なお、上記窒化珪素膜又は窒化酸化珪素膜において、x、yは任意の整数である。 In the above silicon nitride film or a silicon nitride oxide film, x, y are arbitrary integers.

また、EL表示装置には大きく分けて四つのカラー化表示方式があり、RGBに対応した三種類のEL素子を形成する方式、白色発光のEL素子とカラーフィルターを組み合わせた方式、青色又は青緑発光のEL素子と蛍光体(蛍光性の色変換層:CCM)とを組み合わせた方式、陰極(対向電極)に透明電極を使用してRGBに対応したEL素子を重ねる方式、がある。 Also, roughly the EL display device has four colored display system, a method of forming three types of EL elements corresponding to RGB, scheme combining EL element and a color filter of the white light emitting blue or blue-green EL element and a phosphor luminescent (fluorescent color conversion layer: CCM) and combining method, the cathode using a transparent electrode (counter electrode) overlapping EL elements corresponding to RGB format, there is.

図1の構造はRGBに対応した三種類のEL素子を形成する方式を用いた場合の例である。 Structure of FIG. 1 is an example of using the method of forming three types of EL elements corresponding to RGB. なお、図1には一つの画素しか図示していないが、同一構造の画素が赤、緑又は青のそれぞれの色に対応して形成され、これによりカラー表示を行うことができる。 Although only one pixel is not shown in FIG. 1, pixels of the same structure is red, are formed so as to correspond to each color of green or blue, thereby color display can be performed. これら各色のEL層は公知の材料を採用すれば良い。 These colors EL layer may be adopted a known material.

但し、本発明は発光方式に関わらず実施することが可能であり、上記四つの全ての方式を本発明に用いることができる。 However, the present invention can be implemented regardless of the emission type, it can be used in the present invention the above four all methods.

また、第1パッシベーション膜41を形成したら、各TFTを覆うような形で第2層間絶縁膜(平坦化膜と言っても良い)44を形成し、TFTによってできる段差の平坦化を行う。 Further, when forming the first passivation film 41, the second interlayer insulating film TFT in such a way as to cover (may be referred to as planarizing film) 44 is formed, it is planarized in the step that can be by TFT. 第2層間絶縁膜44としては、樹脂膜が好ましく、ポリイミド、ポリアミド、アクリル、BCB(ベンゾシクロブテン)等を用いると良い。 As the second interlayer insulating film 44 may preferably a resin film, polyimide, polyamide, acrylic and BCB (benzocyclobutene) or the like. 勿論、十分な平坦化が可能であれば、無機膜を用いても良い。 Of course, sufficient planarization is possible, it may be used an inorganic film.

第2層間絶縁膜44によってTFTによる段差を平坦化することは非常に重要である。 It to planarize the step due to the TFT by the second interlayer insulating film 44 is extremely important. 後に形成されるEL層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。 Since an EL layer formed later is extremely thin, there are possibly causes poor light emission due to the presence of a step. 従って、EL層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。 Therefore, it is preferable to perform leveling before forming a pixel electrode so as to form on as level a surface as possible EL layer.

また、45は第2パッシベーション膜であり、EL素子から拡散するアルカリ金属をブロッキングする重要な役割を担う。 Further, 45 denotes a second passivation film, play an important role in blocking the alkali metal diffusing from the EL element. 膜厚は5nm〜1μm(典型的には20〜300nm)とすれば良い。 The film thickness may be set to 5nm~1μm (typically 20~300nm). この第2パッシベーション膜45は、アルカリ金属の透過を妨げうる絶縁膜を用いる。 The second passivation film 45, an insulating film which can prevent the transmission of alkali metals. 材料としては、第1パッシベーション膜41として用いた材料を用いることができる。 The material may be a material used as the first passivation film 41.

また、この第2パッシベーション膜45はEL素子で発生した熱を逃がしてEL素子に熱が蓄積しないように機能する放熱層としても機能する。 Further, the second passivation film 45 also functions as a heat radiating layer that function to heat the EL element to discharge heat generated in the EL element does not accumulate. また、第2層間絶縁膜44が樹脂膜である場合は熱に弱いため、EL素子で発生した熱が第2層間絶縁膜44に悪影響を与えないようにする。 Further, the second interlayer insulating film 44 if a resin film sensitive to heat, so that heat generated by the EL element does not adversely affect the second interlayer insulating film 44.

前述のようにEL表示装置を作製するにあたってTFTを樹脂膜で平坦化することは有効であるが、EL素子で発生した熱による樹脂膜の劣化を考慮した構造は従来なかった。 It is effective to flatten a resin film TFT order to manufacture an EL display device as described above, but the structure in consideration of the deterioration of the resin film due to heat generated in the EL element were not conventional. 本発明では第2パッシベーション膜45を設けることによってその点を解決している点も特徴の一つと言える。 In the present invention it can be said that one of the characteristics is also that it solves that point by providing the second passivation film 45.

また、第2パッシベーション膜45は上記熱による劣化を防ぐと同時に、EL層中のアルカリ金属がTFT側へと拡散しないようにするための保護層としても機能し、さらにはEL層側へTFT側から水分や酸素が侵入しないようにする保護層としても機能する。 The second passivation film 45 at the same time prevent deterioration due to the heat, also functions as a protective layer for alkali metal of the EL layer is prevented from diffusing into the TFT side, more TFT side to the EL layer side moisture and oxygen also functions as a protective layer to avoid intrusion from.

このようにTFT側とEL素子側とを放熱効果が高く、且つ、水分やアルカリ金属の透過を妨げうる絶縁膜で分離するという点は本発明の重要な特徴の一つであり、従来のEL表示装置にはない構成であると言える。 Thus the TFT side and EL element side high radiation effect, and, that they are separated by an insulating film which can prevent the permeation of moisture or alkali metal is one of the important features of the present invention, the conventional EL it can be said that it is not in the display device configuration.

また、46は透明導電膜でなる画素電極(EL素子の陽極)であり、第2パッシベーション膜45、第2層間絶縁膜44及び第1パッシベーション膜41にコンタクトホール(開孔)を開けた後、形成された開孔部において電流制御用TFT202のドレイン配線37に接続されるように形成される。 Further, 46 denotes a pixel electrode made of a transparent conductive film (anode of the EL element), a second passivation film 45, after a contact hole (opening) in the second interlayer insulating film 44 and the first passivation film 41, It is formed so as to be connected to the drain wiring 37 of the current control TFT202 in the formed opening portion.

画素電極46が形成されたら、第2パッシベーション膜45の上に樹脂膜でなるバンク(bank)101a、101bを形成する。 When the pixel electrode 46 is formed, made of a resin film bank (bank) 101a on the second passivation film 45, to form a 101b. 本実施の形態では感光性のポリイミド膜をスピンコーティング法により形成し、パターニングによってバンク101a、101bを形成する。 In this embodiment the photosensitive polyimide film is formed by spin coating to form a bank 101a, 101b by the patterning. このバンク101a、101bはインクジェット方式でEL層を形成する際の型であり、このバンクの配置によってEL素子の形成される場所が画定する。 The bank 101a, 101b is a pattern when forming an EL layer by an ink jet method, to define the location that is formed of EL elements by the arrangement of the banks.

そして、バンク101a、101bを形成したら、次にEL層(有機材料が好ましい)47が形成される。 Then, the bank 101a, After forming the 101b, then EL layer (an organic material is preferable) 47 is formed. EL層47は単層又は積層構造で用いられるが、積層構造で用いられる場合が多い。 Although EL layer 47 is used as a single layer or a stacked structure, it is often used in the laminated structure. 発光層、電子輸送層、電子注入層、正孔注入層又は正孔輸送層などを組み合わせて様々な積層構造が提案されているが、本発明ではいずれの構造であっても良い。 Emitting layer, electron transporting layer, an electron injection layer, various multilayer structures by combining such hole injection layer or the hole transport layer have been proposed, and may have any structure in the present invention. また、EL層に対して蛍光性色素等をドーピングしても良い。 In addition, it may be doped with a fluorescent dye or the like to the EL layer.

本発明では既に公知のあらゆるEL材料を用いることができる。 The present invention can already be used any known EL materials. 公知の材料としては、有機材料が広く知られており、駆動電圧を考慮すると有機材料を用いるのが好ましい。 Known materials, organic materials have been widely known, it is preferable to use a consideration of organic material the driving voltage. 有機EL材料としては、例えば、以下の米国特許又は公開公報に開示された材料を用いることができる。 The organic EL material, for example, may be used the following U.S. patents or materials disclosed in publication.

米国特許第4,356,429号、 米国特許第4,539,507号、 米国特許第4,720,432号、 米国特許第4,769,292号、 米国特許第4,885,211号、 米国特許第4,950,950号、 米国特許第5,059,861号、 米国特許第5,047,687号、 米国特許第5,073,446号、 米国特許第5,059,862号、 米国特許第5,061,617号、 米国特許第5,151,629号、 米国特許第5,294,869号、 米国特許第5,294,870号、特開平10−189252号公報、特開平8−241048号公報、特開平8−78159号公報。 U.S. Patent No. 4,356,429, U.S. Pat. No. 4,539,507, U.S. Pat. No. 4,720,432, U.S. Pat. No. 4,769,292, U.S. Pat. No. 4,885,211, U.S. Patent No. 4,950,950, U.S. Pat. No. 5,059,861, U.S. Pat. No. 5,047,687, U.S. Pat. No. 5,073,446, U.S. Patent 5,059,862, U.S. Patent No. 5,061,617, U.S. Pat. No. 5,151,629, U.S. Pat. No. 5,294,869, U.S. Pat. No. 5,294,870, JP-a 10-189252, JP-a No. 8-241048, JP-A No. 8-78159 JP.

具体的には、正孔注入層としての有機材料は次のような一般式で表されるものを用いることができる。 Specifically, an organic material of the hole injection layer may be used those represented by the general formula:.

ここでQはN又はC−R(炭素鎖)であり、Mは金属、金属酸化物又は金属ハロゲン化物であり、Rは水素、アルキル、アラルキル、アリル又はアルカリルであり、T1、T2は水素、アルキル又はハロゲンのような置換基を含む不飽和六員環である。 Wherein Q is N or C-R (carbon chain), M is a metal, a metal oxide or metal halide, R represents hydrogen, alkyl, aralkyl, allyl or alkaryl, T1, T2 is hydrogen, an unsaturated six-membered ring containing substituents such as alkyl or halogen.

また、正孔輸送層としての有機材料は芳香族第三アミンを用いることができ、好ましくは次のような一般式で表されるテトラアリルジアミンを含む。 Further, the organic material of the hole transport layer can be used an aromatic tertiary amine, preferably a tetraaryldiamine represented by the general formula:.

ここでAreはアリレン群であり、nは1から4の整数であり、Ar、R 7 、R 8 、R 9はそれぞれ選択されたアリル群である。 Wherein Are is an arylene group, n is an integer from 1 4, Ar, R 7, R 8, R 9 are each selected aryl groups.

また、EL層、電子輸送層又は電子注入層としての有機材料は金属オキシノイド化合物を用いることができる。 Further, EL layer, an organic material as the electron transport layer or electron injection layer may be a metal oxinoid compound. 金属オキシノイド化合物としては以下のような一般式で表されるものを用いれば良い。 The metal oxinoid compounds may be used those represented by the general formula below.

ここでR 2 −R 7は置き換え可能であり、次のような金属オキシノイド化合物を用いることもできる。 Wherein R 2 -R 7 are available to replace, it is also possible to use a metal oxinoid compounds as follows.

ここでR 2 −R 7は上述の定義によるものであり、L 1 −L 5は1から12の炭素元素を含む炭水化物群であり、L 1 、L 2又はL 2 、L 3は共にベンゾ環を形成することができる。 Wherein R 2 -R 7 are due to the above definition, L 1 -L 5 are carbohydrate groups containing a carbon element 1 from 12, L 1, L 2 or L 2, L 3 together benzo ring it can be formed. また、次のような金属オキシノイド化合物でも良い。 Further, it may be a metal oxinoid compounds as follows.

ここでR 2 −R 6は置き換え可能である。 Wherein R 2 -R 6 can be replaced. このように有機EL材料としては有機リガンドを有する配位化合物を含む。 Thus as the organic EL material comprise coordination compounds with organic ligands. 但し、以上の例は本発明のEL材料として用いることのできる有機EL材料の一例であって、これに限定する必要はまったくない。 However, the above example is one example of organic EL materials which can be used as the EL material of the present invention, it is not necessarily limited to this.

また、本発明ではEL層の形成方法としてインクジェット方式を用いるため、好ましいEL材料としてはポリマー系材料が多い。 Further, in the present invention for using an inkjet method as a method of forming the EL layer, many polymer materials is the preferred EL material. 代表的なポリマー系材料としては、ポリパラフェニレンビニレン(PPV)系、ポリフルオレン系、ポリビニルカルバゾール(PVK)系などの高分子材料が挙げられる。 As typical polymer materials, polyparaphenylene vinylene (PPV) system, polyfluorene, polymeric materials such as polyvinyl carbazole (PVK) systems. カラー化するには、例えば、赤色発光材料にはシアノポリフェニレンビニレン、緑色発光材料にはポリフェニレンビニレン、青色発光材料にはポリフェニレンビニレン及びポリアルキルフェニレンが好ましい。 To color can, for example, red emission material cyanopolyphenylenevinylene, the green light-emitting material polyphenylene vinylene, polyphenylene vinylene and polyalkyl phenylene is preferred for blue light-emitting material.

なお、PPV系有機EL材料としては様々な型のものがあるが、例えば以下のような分子式が発表されている。 Although as the PPV system organic EL materials there are various types, it has been published molecular formula such as the following.
(「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」) ( "H. Shenk, H.Becker, O.Gelsen, E.Kluge, W.Kreuder, and H.Spreitzer," Polymers for Light Emitting Diodes ", Euro Display, Proceedings, 1999, p.33-37")

また、特開平10−92576号公報に記載された分子式のポリフェニルビニルを用いることもできる。 It is also possible to use a polyphenyl vinyl molecular formula disclosed in Japanese Patent Laid-Open No. 10-92576. 分子式は以下のようになる。 The molecular formula is as follows.

また、PVK系有機EL材料としては以下のような分子式がある。 As the PVK system organic EL material is molecular formula as follows.

ポリマー系有機EL材料はポリマーの状態で溶媒に溶かして塗布することもできるし、モノマーの状態で溶媒に溶かして塗布した後に重合することもできる。 Polymer organic EL material can either be applied dissolved in a solvent in the state of the polymer can be polymerized after coating dissolved in a solvent in the monomer state.
モノマーの状態で塗布した場合、まずポリマー前駆体が形成され、真空中で加熱することにより重合してポリマーになる。 When applied in the form of monomers, is first formed polymer precursor, it becomes a polymer by polymerization by heating in vacuo.

具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。 As specific light emitting layers, cyano polyphenylene vinylene may be light-emitting layer that emits red light, polyphenylene vinylene may be light-emitting layer that emits green light, it may be used polyphenylene vinylene or polyalkyl phenylene for the luminescent layer emitting blue light. 膜厚は30〜150nm(好ましくは40〜100nm)とすれば良い。 The film thickness may be set from 30 to 150 nm (preferably 40 to 100 nm).

また、代表的な溶媒としてはトルエン、キシレン、シメン、クロロフォルム、ジクロロメタン、γブチルラクトン、ブチルセルソルブ又はNMP(N−メチル−2−ピロリドン)が挙げられる。 Further, typical solvents toluene, xylene, cymene, chloroform, dichloromethane, gamma butyl lactone, butyl cellosolve, or NMP (N-methyl-2-pyrrolidone) and the like. また、塗布液の粘度を上げるための添加剤を加えることも有効である。 It is also effective to add an additive for increasing the viscosity of the coating solution.

但し、以上の例は本発明のEL材料として用いることのできる有機EL材料の一例であって、これに限定する必要はまったくない。 However, the above example is one example of organic EL materials which can be used as the EL material of the present invention, it is not necessarily limited to this. インクジェット法に使用できる有機EL材料については、特開平10−012377号公報に記載されている材料を全て引用することができる。 The organic EL material which can be used in the inkjet method may be cited all materials described in JP-A-10-012377.

なお、インクジェット方式はバブルジェット(登録商標)方式(サーマルインクジェット方式ともいう)とピエゾ方式とに大別されるが、本発明を実施するにはピエゾ方式が望ましい。 Incidentally, an ink jet method but is (also referred to as a thermal inkjet method) bubble-jet type to be classified into a piezoelectric method, in carrying out the present invention is the piezo method is preferable. 両者の違いについて図19を用いて説明する。 The difference between the two will be described with reference to FIG. 19.

図19(A)はピエゾ方式の例であり、1901はピエゾ素子(圧電素子)、1902は金属パイプ、1903はインク材料とEL材料の混合液(以下、EL形成溶液という)である。 Figure 19 (A) is an example of a piezoelectric system, a piezoelectric element 1901 (piezoelectric element), 1902 a metal pipe, 1903 mixture of ink material and an EL material (hereinafter, referred to as an EL forming solution) is. 電圧がかかるとピエゾ素子が変形し、金属パイプ1902も変形する。 The piezoelectric element is deformed when a voltage is applied, the metal pipe 1902 is also deformed. その結果、内部のEL形成溶液1903は液滴1904として発射される。 As a result, the inside of the EL forming solution 1903 is launched as droplets 1904. このようにピエゾ素子にかかる電圧を制御することでEL形成溶液の塗布を行う。 Performing coating of the EL forming solution by controlling the voltage applied in this manner to the piezoelectric element. この場合、EL形成溶液1903は物理的な外圧によって押し出されるため、組成等になんら影響はない。 In this case, EL forming solution 1903 is because it is pushed out by a physical external pressure, it does not affect any the like composition.

図19(B)はバブルジェット(登録商標)方式の例であり、1905は発熱体、1906は金属パイプ、1907はEL形成溶液である。 Figure 19 (B) shows an example of a bubble-jet type, 1905 heating element, 1906 a metal pipe, 1907 is the EL forming solution. 通電されると発熱体1905が発熱し、EL形成溶液1907中に気泡1908が発生する。 And the heating element 1905 generates heat when being energized, bubbles 1908 are generated in the EL forming solution 1907. その結果、気泡によってEL形成溶液1907は押し出され、液滴1909として発射される。 As a result, EL forming solution 1907 by the bubble is pushed out, is emitted as droplets 1909. このように発熱体への電流を制御することでEL形成溶液の塗布を行う。 Performing coating of the EL forming solution by controlling the current to the thus heat generator. この場合、EL形成溶液1907は発熱体によって熱せられるため、EL材料の組成によっては悪影響を与える可能性がある。 In this case, since the EL forming solution 1907 is heated by the heating element, which may adversely affect depending on the composition of the EL material.

また、実際にデバイス上にインクジェット方式を用いてEL材料を塗布形成すると図20に示すような形でEL層が形成される。 Further, EL layers are formed actually when the EL material is formed by coating using ink jet method on the device in such a manner as shown in FIG. 20. 図20において、91は画素部、92、93は駆動回路であり、画素部91には複数の画素電極94が形成されている。 In Figure 20, 91 denotes a pixel portion, 92 and 93 is a drive circuit, a plurality of pixel electrodes 94 are formed in the pixel portion 91. 図示されないが、各画素電極はそれぞれ電流制御用TFTに接続されている。 Although not shown, each pixel electrode is connected to the respective current control TFT. また、実際には画素電極94を個々に分離するバンク(図1参照)が設けられているが、ここでは図示しない。 Although actually have bank (see FIG. 1) is provided for separating the pixel electrodes 94 individually and will not be shown.

そして、インクジェット方式により赤色発光のEL層95、緑色発光のEL層96、青色発光のEL層97を形成する。 Then, an EL layer 95 emitting red light by an inkjet method, a green light emission of the EL layer 96, to form the EL layer 97 of blue light. このとき、まず赤色発光のEL層95を全て形成した後で、順次緑色発光のEL層96、青色発光のEL層97を形成すれば良い。 In this case, first, the EL layer 95 emitting red light after forming all, EL layer 96 sequentially green emission, may be formed EL layer 97 of blue light. また、EL形成溶液に含まれる溶媒を除去するためにベーク(焼成)処理が必要である。 Further, baking (firing) to remove the solvent contained in the EL forming solution process is necessary. このベーク処理は全てのEL層を形成した後で行っても良いし、各色のEL層が形成し終えた時点で個別に行っても良い。 It This baking treatment may be performed after forming all of the EL layer may be performed individually at the time when the EL layer of each color has finished form.

また、EL層を形成する際、図20に示すように、赤色発光のEL層95が形成される画素(赤色に対応する画素)、緑色発光のEL層96が形成される画素(緑色に対応する画素)及び青色発光のEL層97が形成される画素(青色に対応する画素)が、常に各色が互いに接するような状態となるようにする。 Further, when forming the EL layer, as shown in FIG. 20, (pixel corresponding to red) pixel EL layer 95 emitting red light is formed, corresponding to the pixel (green EL layer 96 of the green light emission is formed pixel) and pixel EL layers 97 of blue emission are formed (pixel corresponding to blue), always in such a state as the colors are in contact with each other.

このような配置はいわゆるデルタ配置と呼ばれるものであり、良好なカラー表示を行う上で有効である。 This arrangement is a so-called delta arrangement is effective in making excellent color display. インクジェット方式の利点は、各色のEL層を個々に打ち分けることができる点にあるため、デルタ配置の画素部を有するEL表示装置に用いることが最も好ましい実施形態と言える。 An advantage of ink jet system, because it is in that it can be divided out the EL layer of each color individually, using the EL display device having a pixel portion of delta arrangement is said to most preferred embodiment.

また、EL層47を形成する際、処理雰囲気は極力水分の少ない乾燥雰囲気とし、不活性ガス中で行うことが望ましい。 Further, when forming the EL layer 47, the treatment atmosphere as much as possible and less dry atmosphere moisture, it is desirable to perform in an inert gas. EL層は水分や酸素の存在によって容易に劣化してしまうため、形成する際は極力このような要因を排除しておく必要がある。 EL layers for easily become degraded by the presence of moisture or oxygen, when forming it is necessary to eliminate such factors as much as possible. 例えば、ドライ窒素雰囲気、ドライアルゴン雰囲気等が好ましい。 For example, a dry nitrogen atmosphere, a dry argon atmosphere or the like are preferable.

以上のようにしてEL層47をインクジェット方式により形成したら、次に陰極48、保護電極49が形成される。 After the EL layer 47 is formed by an inkjet method as described above, then the cathode 48, a protective electrode 49 is formed. また、本明細書中では、画素電極(陽極) Further, in this specification, the pixel electrode (anode)
、EL層及び陰極で形成される発光素子をEL素子と呼ぶ。 , It called a light emitting element formed by EL layer and the cathode and the EL element.

陰極48としては、仕事関数の小さいマグネシウム(Mg)、リチウム(Li)、セシウム(Cs)、バリウム(Ba)、カリウム(K)、ベリリウム(Be)若しくはカルシウム(Ca)を含む材料を用いる。 As the cathode 48, a small magnesium work function (Mg), lithium (Li), cesium (Cs), barium (Ba), potassium (K), a material containing beryllium (Be), or calcium (Ca). 好ましくはMgAg(MgとAlをMg:Ag=10:1で混合した材料)でなる電極を用いれば良い。 Preferably MgAg may be used an electrode made of (Mg and Al Mg:: Ag = 10 1 mixed material). 他にもMgAgAl電極、LiAl電極、また、LiFAl電極が挙げられる。 Other MgAgAl electrode also, LiAl electrode, also include LiFAl electrode. また、保護電極49は陰極48を外部の水分等から保護膜するために設けられる電極であり、アルミニウム(Al)若しくは銀(Ag)を含む材料が用いられる。 The protective electrode 49 is an electrode which is provided to the protective film of the cathode 48 from outside moisture or the like, a material containing aluminum (Al) or silver (Ag) is used.
この保護電極49には放熱効果もある。 There is also the heat radiation effect on the protective electrode 49.

なお、EL層47及び陰極48は大気解放せずに乾燥された不活性雰囲気中にて連続的に形成することが望ましい。 Incidentally, EL layer 47 and the cathode 48 are desirably formed successively in an inert atmosphere which is dried without exposure to the atmosphere. これはEL層として有機材料を用いる場合、水分に非常に弱いため、大気解放した時の吸湿を避けるためである。 This case of using an organic material as the EL layer, since it is very weak to moisture, in order to avoid moisture absorption at the time of exposure to the atmosphere. さらに、EL層47及び陰極48だけでなく、その上の保護電極49まで連続形成するとさらに良い。 Furthermore, not only the EL layer 47 and cathode 48, even better for continuous formation to the protective electrode 49 thereon.

また、50は第3パッシベーション膜であり、膜厚は10nm〜1μm(好ましくは200〜500nm)とすれば良い。 Further, 50 denotes a third passivation film, and its film thickness may be set from 10 nm to 1 m (preferably 200 to 500 nm). 第3パッシベーション膜50を設ける目的は、EL層47を水分から保護する目的が主であるが、第2パッシベーション膜45と同様に放熱効果をもたせても良い。 The purpose of providing the third passivation film 50 is to protect the EL layer 47 from moisture is the main, be imparted the same heat dissipation effect as the second passivation film 45. 従って、形成材料としては第1パッシベーション膜41と同様のものを用いることができる。 Therefore, as the forming material can be the same as the first passivation film 41. 但し、EL層47として有機材料を用いる場合、酸素との結合により劣化する可能性があるので、酸素を放出しやすい絶縁膜は用いないことが望ましい。 However, when using an organic material as the EL layer 47, there is a possibility of degradation by conjugation with oxygen, oxygen is released easily insulating film is preferably not used.

また、上述のようにEL層は熱に弱いので、なるべく低温(好ましくは室温から120℃までの温度範囲)で成膜するのが望ましい。 Further, since the heat sensitive EL layer as described above, possible low temperature (preferably at a temperature range up to 120 ° C. from room) it is desirable to deposit at. 従って、プラズマCVD法、スパッタ法、真空蒸着法、イオンプレーティング法又は溶液塗布法(スピンコーティング法)が望ましい成膜方法と言える。 Therefore, it can be said plasma CVD method, a sputtering method, a vacuum deposition method, an ion plating method or a solution coating method (spin coating method) and desirable film forming method.

このように、第2パッシベーション膜45を設けるだけでも十分にEL素子の劣化を抑制することはできるが、さらに好ましくはEL素子を第2パッシベーション膜45及び第3パッシベーション膜50というようにEL素子を挟んで形成された二層の絶縁膜によって囲み、EL層への水分、酸素の侵入を防ぎ、EL層からのアルカリ金属の拡散を防ぎ、EL層への熱の蓄積を防ぐ。 Thus, although it is possible to suppress deterioration of sufficiently EL element alone providing the second passivation film 45, more preferably the EL element so that the EL element second passivation film 45 and the third passivation film 50 sandwiched therebetween enclosing an insulating film formed two layers, moisture into the EL layer to prevent oxygen from entering, preventing diffusion of alkali metals from the EL layer to prevent accumulation of heat into the EL layer. その結果、EL層の劣化がさらに抑制されて信頼性の高いEL表示装置が得られる。 As a result, highly reliable EL display device can be obtained deterioration of the EL layer is further suppressed.

また、本発明のEL表示装置は図1のような構造の画素からなる画素部を有し、画素内において機能に応じて構造の異なるTFTが配置されている。 Further, EL display devices of the present invention has a pixel portion comprising pixels having the structure as shown in FIG. 1, it is arranged different TFT having structures according to functions in the pixel. これによりオフ電流値の十分に低いスイッチング用TFTと、ホットキャリア注入に強い電流制御用TFTとが同じ画素内に形成でき、高い信頼性を有し、且つ、良好な画像表示が可能な(動作性能の高い)EL表示装置が得られる。 Thus a sufficiently low switching TFT through which the off-current, a current-control TFT resistant to hot carrier injection can be formed within the same pixel, has high reliability and capable of good image display (Operation high performance) EL display device is obtained.

なお、図1の画素構造においてスイッチング用TFTとしてマルチゲート構造のTFTを用いているが、LDD領域の配置等の構成に関しては図1の構成に限定する必要はない。 Although using the TFT of the multi-gate structure as the switching TFT in the pixel structure of FIG. 1, it is not necessary to limit to the configuration of FIG. 1 with respect to configuration of the arrangement of LDD regions.

以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。 The present invention having the above structure will be performed explained in more detail in the following examples.

本発明の実施例について図3〜図5を用いて説明する。 For the embodiment of the present invention will be described with reference to FIGS. ここでは、画素部とその周辺に設けられる駆動回路部のTFTを同時に作製する方法について説明する。 Here, a method for making a driver circuit portion of the TFT provided in the periphery of the pixel portion at the same time. 但し、説明を簡単にするために、駆動回路に関しては基本回路であるCMOS回路を図示することとする。 However, in order to simplify the explanation, it is assumed that illustrates a CMOS circuit which is a basic circuit for the driver circuits.

まず、図3(A)に示すように、ガラス基板300上に下地膜301を300nmの厚さに形成する。 First, as shown in FIG. 3 (A), to form a base film 301 on a glass substrate 300 to a thickness of 300 nm. 本実施例では下地膜301として窒化酸化珪素膜を積層して用いる。 Is used in this embodiment are laminated silicon nitride oxide film as the base film 301. この時、ガラス基板300に接する方の窒素濃度を10〜25wt%としておくと良い。 In this case, it is preferable nitrogen concentration towards contacting the glass substrate 300 keep the 10 to 25 wt%.

また、下地膜301の一部として、図1に示した第1パッシベーション膜41と同様の材料からなる絶縁膜を設けることは有効である。 Also as part of the base film 301, it is effective to provide an insulating film made of the same material as the first passivation film 41 shown in FIG. 電流制御用TFTは大電流を流すことになるので発熱しやすく、なるべく近いところに放熱効果のある絶縁膜を設けておくことは有効である。 Current control TFT is liable to generate heat it means a large current, it is effective to keep an insulating film having heat radiating effect at as close as possible.

次に下地膜301の上に50nmの厚さの非晶質珪素膜(図示せず))を公知の成膜法で形成する。 Then (not shown) amorphous silicon film with a thickness of 50nm on the base film 301) is formed by a known film formation method. なお、非晶質珪素膜に限定する必要はなく、非晶質構造を含む半導体膜(微結晶半導体膜を含む)であれば良い。 Note that it is not necessary to limit to the amorphous silicon film, may be a semiconductor film (including a microcrystalline semiconductor film) containing an amorphous structure. さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜でも良い。 Further it may be a compound semiconductor film containing an amorphous structure such as an amorphous silicon germanium film. また、膜厚は20〜100nmの厚さであれば良い。 In addition, the film thickness may be made of 20~100nm.

そして、公知の技術により非晶質珪素膜を結晶化し、結晶質珪素膜(多結晶シリコン膜若しくはポリシリコン膜ともいう)302を形成する。 Then, an amorphous silicon film is then crystallized by a known method, forming a crystalline silicon film (also referred to as a polycrystalline silicon film or a polysilicon film) 302. 公知の結晶化方法としては、電熱炉を使用した熱結晶化方法、レーザー光を用いたレーザーアニール結晶化法、赤外光を用いたランプアニール結晶化法がある。 As a known crystallization method, a thermal crystallization using an electric furnace, laser annealing crystallization using a laser beam, there is an infrared lamp annealing crystallization method using light. 本実施例では、XeClガスを用いたエキシマレーザー光を用いて結晶化する。 In this embodiment, crystallization is performed using an excimer laser light which uses XeCl gas.

なお、本実施例では線状に加工したパルス発振型のエキシマレーザー光を用いるが、矩形であっても良いし、連続発振型のアルゴンレーザー光や連続発振型のエキシマレーザー光を用いることもできる。 In the present embodiment uses a pulse emission type excimer laser light formed into a linear shape, a rectangular shape may also be used, it is also possible to use an excimer laser beam of argon laser light and continuous emission of continuous wave .

本実施例では結晶質珪素膜をTFTの活性層として用いるが、非晶質珪素膜を用いることも可能である。 In this embodiment, a crystalline silicon film as an active layer of a TFT, but it is also possible to use an amorphous silicon film. しかし、電流制御用TFTは大電流を流す必要性があるため、電流を流しやすい結晶質珪素膜を用いた方が有利である。 However, since the current controlling TFT have a need to flow a large current, it is advantageous to use the crystalline silicon film is easy to flow a current.

なお、オフ電流を低減する必要のあるスイッチング用TFTの活性層を非晶質珪素膜で形成し、電流制御用TFTの活性層を結晶質珪素膜で形成することは有効である。 Note that it is effective to form the active layer of the switching TFT, in which there is a necessity to reduce the off current amorphous silicon film, it is effective to form the active layer of the current control TFT by the crystalline silicon film. 非晶質珪素膜はキャリア移動度が低いため電流を流しにくくオフ電流が流れにくい。 Amorphous silicon film is hard off current does not easily flow electric current is low carrier mobility. 即ち、電流を流しにくい非晶質珪素膜と電流を流しやすい結晶質珪素膜の両者の利点を生かすことができる。 That is, it is possible to utilize the advantages of both flow easily, the crystalline silicon film, an amorphous silicon film and current hardly flow of current.

次に、図3(B)に示すように、結晶質珪素膜302上に酸化珪素膜でなる保護膜303を130nmの厚さに形成する。 Next, as shown in FIG. 3 (B), a protective film 303 made of a silicon oxide film on the crystalline silicon film 302 with a thickness of 130 nm. この厚さは100〜200nm(好ましくは130〜170nm)の範囲で選べば良い。 This thickness may be chosen in the range of 100 to 200 nm (preferably 130~170nm). また、珪素を含む絶縁膜であれば他の膜でも良い。 Furthermore, other films may also be used as long as the insulating film containing silicon. この保護膜303は不純物を添加する際に結晶質珪素膜が直接プラズマに曝されないようにするためと、微妙な濃度制御を可能にするために設ける。 The protective film 303 is formed so that the crystalline silicon film is not directly exposed to plasma during addition of an impurity, and so that it is possible to have delicate concentration control.

そして、その上にレジストマスク304a、304bを形成し、保護膜303を介してn型を付与する不純物元素(以下、n型不純物元素という)を添加する。 Then, the resist mask 304a thereon, 304b is formed, an impurity element imparting n-type through the protective layer 303 (hereinafter, referred to as n-type impurity element) is added.
なお、n型不純物元素としては、代表的には15族に属する元素、典型的にはリン又は砒素を用いることができる。 As the n-type impurity element, typically an element belonging to Group 15 in the typically can be used phosphorus or arsenic. なお、本実施例ではフォスフィン(PH 3 In this embodiment phosphine (PH 3)
を質量分離しないでプラズマ励起したプラズマドーピング法を用い、リンを1×10 18 atoms/cm 3の濃度で添加する。 Without mass separation using a plasma doping method in which plasma excitation is added phosphorus at a concentration of 1 × 10 18 atoms / cm 3 . 勿論、質量分離を行うイオンインプランテーション法を用いても良い。 Of course, it may be used an ion implantation method with mass separation.

この工程により形成されるn型不純物領域305、306には、n型不純物元素が2×10 16 〜5×10 19 atoms/cm 3 (代表的には5×10 17 〜5×10 18 atoms/cm 3 )の濃度で含まれるようにドーズ量を調節する。 The n-type impurity regions 305 and 306 formed by this process, n-type impurity element is 2 × 10 16 ~5 × 10 19 atoms / cm 3 ( typically 5 × 10 17 ~5 × 10 18 atoms / adjusting the dose so as to be contained at concentrations of cm 3).

次に、図3(C)に示すように、保護膜303を除去し、添加した15族に属する元素の活性化を行う。 Next, as shown in FIG. 3 (C), the protective film 303 is removed, to activate the element belonging to Group 15 was added. 活性化手段は公知の技術を用いれば良いが、本実施例ではエキシマレーザー光の照射により活性化する。 Activating means may be a known technology, in the present embodiment is activated by irradiation of excimer laser light. 勿論、パルス発振型でも連続発振型でも良いし、エキシマレーザー光に限定する必要はない。 Of course, it may be a continuous wave at pulse oscillation type, need not be limited to an excimer laser beam. 但し、添加された不純物元素の活性化が目的であるので、結晶質珪素膜が溶融しない程度のエネルギーで照射することが好ましい。 However, because activation of the doped impurity element is the object, it is preferable that the crystalline silicon film is irradiated with energy of a degree that does not melt. なお、保護膜303をつけたままレーザー光を照射しても良い。 It is also possible to the laser irradiation with the protective film 303.

なお、このレーザー光による不純物元素の活性化に際して、熱処理による活性化を併用しても構わない。 Incidentally, upon activation of the impurity element by laser light it may also be performed along with activation by heat treatment. 熱処理による活性化を行う場合は、基板の耐熱性を考慮して450〜550℃程度の熱処理を行えば良い。 When activation is performed by heat treatment may be performed heat treatment at about 450 to 550 ° C. in consideration of the heat resistance of the substrate.

この工程によりn型不純物領域305、306の端部、即ち、n型不純物領域305、306の周囲に存在するn型不純物元素を添加していない領域との境界部(接合部)が明確になる。 End of the n-type impurity regions 305 and 306 by this process, i.e., the boundary portion between the region not doped with an n-type impurity elements present around the n-type impurity regions 305 and 306 (joint) is clarified . このことは、後にTFTが完成した時点において、LDD領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。 This means that in the time the TFT is completed later, means that the LDD region and the channel formation region can form a very good junction.

次に、図3(D)に示すように、結晶質珪素膜の不要な部分を除去して、島状の半導体膜(以下、活性層という)307〜310を形成する。 Next, as shown in FIG. 3 (D), by removing unnecessary portions of the crystalline silicon film, island-like semiconductor films (hereinafter, referred to as active layers) to form a 307 to 310.

次に、図3(E)に示すように、活性層307〜310を覆ってゲート絶縁膜311を形成する。 Next, as shown in FIG. 3 (E), a gate insulating film 311 covering the active layers 307 to 310. ゲート絶縁膜311としては、10〜200nm、好ましくは50〜150nmの厚さの珪素を含む絶縁膜を用いれば良い。 As the gate insulating film 311, 10 to 200 nm, preferably may be used an insulating film containing silicon with a thickness of 50 to 150 nm. これは単層構造でも積層構造でも良い。 This or a lamination structure may be used in a single layer structure. 本実施例では110nm厚の窒化酸化珪素膜を用いる。 A silicon nitride oxide film of 110nm thickness in this embodiment.

次に、200〜400nm厚の導電膜を形成し、パターニングしてゲート電極312〜316を形成する。 Next, a 200~400nm thickness of the conductive film to form the gate electrode 312 to 316 and patterned. なお、本実施例ではゲート電極と、ゲート電極に電気的に接続された引き回しのための配線(以下、ゲート配線という)とを別の材料で形成する。 Note that the gate electrode in this embodiment, electrically connected to wiring for the lead to the gate electrode (hereinafter, referred to as gate wirings) and the formation of another material. 具体的にはゲート電極よりも低抵抗な材料をゲート配線として用いる。 Specifically, using a low resistance material as a gate wiring than the gate electrode. これは、ゲート電極としては微細加工が可能な材料を用い、ゲート配線には微細加工はできなくとも配線抵抗が小さい材料を用いるためである。 This use of a material capable of microfabrication as a gate electrode, a gate wiring is because a material smaller wiring resistance but is not able to fine processing. 勿論、ゲート電極とゲート配線とを同一材料で形成してしまっても構わない。 Of course, it may be lost to form the gate electrodes and the gate wirings with the same material.

また、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。 The gate electrode may be formed of a conductive film of a single layer but two layers as required, it is preferable to form a lamination film such three layers. ゲート電極の材料としては公知のあらゆる導電膜を用いることができる。 The gate electrode material may be any known any conductive film. ただし、上述のように微細加工が可能、具体的には2μm以下の線幅にパターニング可能な材料が好ましい。 However, the above-described manner can be fine processing, specifically, patternable material to a line width less than 2μm are preferred.

代表的には、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)もしくはクロム(Cr)から選ばれた元素でなる膜、または前記元素の窒化物膜(代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜)、または前記元素を組み合わせた合金膜(代表的にはMo−W合金、Mo−Ta合金)、または前記元素のシリサイド膜(代表的にはタングステンシリサイド膜、チタンシリサイド膜)または導電性を持たせたシリコン膜を用いることができる。 Typically, tantalum (Ta), titanium (Ti), molybdenum (Mo), tungsten (W) or chromium (Cr) consisting of an element selected from membrane or nitride film (typically of the element, the tantalum nitride film, tungsten nitride film, a titanium nitride film), or an alloy film of a combination of the above elements (typically, a Mo-W alloy, Mo-Ta alloy), or a silicide film (tungsten silicide typically of the element film, may be used titanium silicide film) or a silicon film has conductivity. 勿論、単層で用いても積層して用いても良い。 Of course, it may be used by laminating be used in a single layer.

本実施例では、50nm厚の窒化タンタル(TaN)膜と、350nm厚のTa膜とでなる積層膜を用いる。 In this embodiment, a 50nm thick tantalum nitride (TaN) film, a laminated film made of a 350nm thick Ta film is used. これはスパッタ法で形成すれば良い。 This may be formed by a sputtering method. また、スパッタガスとしてXe、Ne等の不活性ガスを添加すると応力による膜はがれを防止することができる。 Further, Xe as a sputtering gas, film due to stress that the addition of inert gas Ne, etc. can prevent peeling.

またこの時、ゲート電極313、316はそれぞれn型不純物領域305、306の一部とゲート絶縁膜311を介して重なるように形成する。 At this time, the gate electrodes 313 and 316 formed so as to respectively overlap through a portion with the gate insulating film 311 of the n-type impurity regions 305 and 306. この重なった部分が後にゲート電極と重なったLDD領域となる。 This overlapping portion later becomes an LDD region overlapping the gate electrode.

次に、図4(A)に示すように、ゲート電極312〜316をマスクとして自己整合的にn型不純物元素(本実施例ではリン)を添加する。 Next, as shown in FIG. 4 (A), (phosphorus in this embodiment) self-aligned manner n-type impurity element added to the gate electrode 312 to 316 as masks. こうして形成される不純物領域317〜323にはn型不純物領域305、306の1/2〜1/10(代表的には1/3〜1/4)の濃度でリンが添加されるように調節する。 Adjusted to (typically 1/3 to 1/4) n-type 1 / 2-1 / 10 of the impurity regions 305 and 306 to the impurity regions 317 to 323 phosphorus in a concentration of added thus formed to.
具体的には、1×10 16 〜5×10 18 atoms/cm 3 (典型的には3×10 17 〜3×10 18 atoms/cm 3 )の濃度が好ましい。 Specifically, a concentration of 1 × 10 16 ~5 × 10 18 atoms / cm 3 ( typically 3 × 10 17 ~3 × 10 18 atoms / cm 3) is preferable.

次に、図4(B)に示すように、ゲート電極等を覆う形でレジストマスク324a〜324dを形成し、n型不純物元素(本実施例ではリン)を添加して高濃度にリンを含む不純物領域325〜331を形成する。 Next, as shown in FIG. 4 (B), a resist mask 324a~324d formed so as to cover the gate electrodes and the like, (phosphorus in this embodiment) n-type impurity element containing phosphorus at a high concentration was added forming an impurity region 325 to 331. ここでもフォスフィン(PH 3 )を用いたイオンドープ法で行い、この領域のリンの濃度は1×10 20 〜1×10 21 atoms/cm 3 (代表的には2×10 20 〜5×10 20 atoms/cm 3 )となるように調節する。 Ion doping using any phosphine (PH 3) where the phosphorous concentration of these regions is 1 × 10 20 ~1 × 10 21 atoms / cm 3 ( typically 2 × 10 20 ~5 × 10 20 to atoms / cm 3) and adjusted to be.

この工程によってnチャネル型TFTのソース領域若しくはドレイン領域が形成されるが、スイッチング用TFTでは、図4(A)の工程で形成したn型不純物領域320〜322の一部を残す。 A source region or a drain region of the n-channel type TFT is formed by this process, but, in the switching TFT, and leaving a portion of the n-type impurity regions 320-322 formed in FIG. 4 (A) step. この残された領域が、図1におけるスイッチング用TFTのLDD領域15a〜15dに対応する。 The remaining regions correspond to the LDD regions 15a~15d of the switching TFT in Fig.

次に、図4(C)に示すように、レジストマスク324a〜324dを除去し、新たにレジストマスク332を形成する。 Next, as shown in FIG. 4 (C), the resist mask 324a~324d is removed, and a new resist mask 332. そして、p型不純物元素(本実施例ではボロン)を添加し、高濃度にボロンを含む不純物領域333、334を形成する。 Then, it was added (boron in this embodiment) p-type impurity element, forming impurity regions 333 and 334 containing boron at a high concentration. ここではジボラン(B 26 )を用いたイオンドープ法により3×10 20 〜3×10 21 atoms/cm 3 (代表的には5×10 20 〜1×10 21 atoms/cm 3 )濃度となるようにボロンを添加する。 Here, diborane (B 2 H 6) by ion doping using 3 × 10 20 ~3 × 10 21 atoms / cm 3 ( typically 5 × 10 20 ~1 × 10 21 atoms / cm 3) density and so as to addition of boron.

なお、不純物領域333、334には既に1×10 16 〜5×10 18 atoms/cm 3の濃度でリンが添加されているが、ここで添加されるボロンはその少なくとも3倍以上の濃度で添加される。 Although already phosphorus at a concentration of 1 × 10 16 ~5 × 10 18 atoms / cm 3 in the impurity regions 333 and 334 are added, boron added here is added at a concentration of at least 3 times It is. そのため、予め形成されていたn型の不純物領域は完全にP型に反転し、P型の不純物領域として機能する。 Therefore, pre-impurity regions formed have a n-type completely inverted to P-type, and functions as a P-type impurity regions.

次に、レジストマスク332を除去した後、それぞれの濃度で添加されたn型またはp型不純物元素を活性化する。 Next, after removing the resist mask 332, to activate the added n-type or p-type impurity element at each concentration. 活性化手段としては、ファーネスアニール法、レーザーアニール法、またはランプアニール法で行うことができる。 The activation means can be performed by furnace annealing, laser annealing or lamp annealing. 本実施例では電熱炉において窒素雰囲気中、550℃、4時間の熱処理を行う。 In a nitrogen atmosphere in electric furnace in this embodiment, 550 ° C., heat treatment is performed for 4 hours at.

このとき雰囲気中の酸素を極力排除することが重要である。 It is important to oxygen as much as possible the elimination of the atmosphere at this time. なぜならば酸素が少しでも存在していると露呈したゲート電極の表面が酸化され、抵抗の増加を招くと共に後にオーミックコンタクトを取りにくくなるからである。 A surface oxidation of the gate electrode if it oxygen is exposed to be present even slightly because after together leads to increased resistance because less likely to take an ohmic contact. 従って、上記活性化工程における処理雰囲気中の酸素濃度は1ppm以下、好ましくは0.1ppm以下とすることが望ましい。 Therefore, the oxygen concentration in the surrounding atmosphere for the activation process is 1ppm or less, preferably to 0.1ppm or less.

次に、活性化工程が終了したら300nm厚のゲート配線335を形成する。 Next, the activation process to form a 300nm thickness of the gate wiring 335 when finished.
ゲート配線335の材料としては、アルミニウム(Al)又は銅(Cu)を主成分(組成として50〜100%を占める。)とする金属膜を用いれば良い。 As a material of the gate wiring 335, a metallic film may be used for the aluminum (Al) or copper (Cu) as a main component (occupied 50 to 100% by composition.). 配置としては図2のゲート配線211のように、スイッチング用TFTのゲート電極314、315(図2のゲート電極19a、19bに相当する)を電気的に接続するように形成する。 The arrangement as the gate wiring 211 in FIG. 2, to form gate electrodes 314 and 315 of the switching TFT (the gate electrode 19a of FIG. 2, corresponding to 19b) so as to be electrically connected. (図4(D)) (FIG. 4 (D))

このような構造とすることでゲート配線の配線抵抗を非常に小さくすることができるため、面積の大きい画像表示領域(画素部)を形成することができる。 It is possible to very small wiring resistance of the gate wiring by such a structure, it is possible to form a large image display area of ​​the area (pixel portion). 即ち、画面の大きさが対角10インチ以上(さらには30インチ以上)のEL表示装置を実現する上で、本実施例の画素構造は極めて有効である。 That is, on the size of the screen to achieve the EL display device of a 10 inch diagonal or larger (more than 30 inches), the pixel structure of this embodiment is very effective.

次に、図5(A)に示すように、第1層間絶縁膜336を形成する。 Next, as shown in FIG. 5 (A), a first interlayer insulating film 336. 第1層間絶縁膜336としては、珪素を含む絶縁膜を単層で用いるか、その中で組み合わせた積層膜を用いれば良い。 As the first interlayer insulating film 336, an insulating film containing silicon is used as a single layer, it may be used a laminated film of a combination therein. また、膜厚は400nm〜1.5μmとすれば良い。 In addition, the film thickness may be set 400nm~1.5μm. 本実施例では、200nm厚の窒化酸化珪素膜の上に800nm厚の酸化珪素膜を積層した構造とする。 In this embodiment, a structure obtained by stacking a silicon oxide film of 800nm ​​thickness over 200nm thick silicon nitride oxide film.

さらに、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱処理を行い水素化処理を行う。 Further, in an atmosphere containing 3 to 100% hydrogen, performing hydrogenation heat treatment is performed for 1 to 12 hours at 300 to 450 ° C.. この工程は熱的に励起された水素により半導体膜の不対結合手を水素終端する工程である。 This process is one of hydrogen termination of dangling bonds in the semiconductor film by thermally excited hydrogen. 水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。 As another means for hydrogenation may be performed Plasma hydrogenation (using hydrogen excited by plasma).

なお、水素化処理は第1層間絶縁膜336を形成する間に入れても良い。 Note that the hydrogenation processing may also be inserted during the formation of the first interlayer insulating film 336. 即ち、200nm厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り800nm厚の酸化珪素膜を形成しても構わない。 Namely, hydrogen processing may be performed as above after forming the 200nm thick silicon nitride oxide film, it may be a silicon oxide film of the remaining 800nm ​​thick thereafter.

次に、第1層間絶縁膜336に対してコンタクトホールを形成し、ソース配線337〜340と、ドレイン配線341〜343を形成する。 Next, a contact hole is formed in the first interlayer insulating film 336, and source wirings 337 to 340, a drain interconnection 341 to 343. なお、本実施例ではこの電極を、チタン膜を100nm、チタンを含むアルミニウム膜を300nm、チタン膜150nmをスパッタ法で連続形成した3層構造の積層膜とする。 In this embodiment the electrodes, 100 nm titanium film, a stacked film of three-layer structure 300nm aluminum film, a titanium film 150nm was continuously formed by sputtering containing titanium.
勿論他の導電膜でも良く、銀、パラジウム及び銅を含む合金膜を用いても良い。 Of course it may be other conductive film, silver, or an alloy film containing palladium and copper.

次に、50〜500nm(代表的には200〜300nm)の厚さで第1パッシベーション膜344を形成する。 Next, (typically 200- 300nm) 50 to 500 nm to form the first passivation film 344 in a thickness of. 本実施例では第1パッシベーション膜344として300nm厚の窒化酸化珪素膜を用いる。 In this embodiment, a 300nm thick silicon nitride oxide film as the first passivation film 344. これは窒化珪素膜で代用しても良い。 This may also be substituted by a silicon nitride film. 勿論、図1の第1パッシベーション膜41と同様の材料を用いることが可能である。 Of course, it is possible to use the same material as the first passivation film 41 of Fig.

なお、窒化酸化珪素膜の形成に先立ってH 2 、NH 3等水素を含むガスを用いてプラズマ処理を行うことは有効である。 Note that it is effective to perform plasma processing using a gas containing H 2, NH 3, etc. hydrogen prior to the formation of the silicon nitride oxide film. この前処理により励起された水素が第1層間絶縁膜336に供給され、熱処理を行うことで、第1パッシベーション膜344の膜質が改善される。 Hydrogen excited by this preprocess is supplied to the first interlayer insulating film 336 and performing heat treatment, the film quality of the first passivation film 344 is improved. それと同時に、第1層間絶縁膜336に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。 At the same time, the hydrogen added to the first interlayer insulating film 336 diffuses to the lower side, effectively active layers can be hydrogenated.

次に、有機樹脂からなる第2層間絶縁膜347を形成する。 Next, a second interlayer insulating film 347 made of organic resin. 有機樹脂としてはポリイミド、ポリアミド、アクリル、BCB(ベンゾシクロブテン)等を使用することができる。 As the organic resin, it is possible to use polyimide, polyamide, acryl, BCB (benzocyclobutene) or the like. 特に、第2層間絶縁膜347は平坦化の意味合いが強いので、平坦性に優れたアクリルが好ましい。 In particular, since the second interlayer insulating film 347 has a strong sense of leveling, acryl is preferable which is excellent in flatness. 本実施例ではTFTによって形成される段差を十分に平坦化しうる膜厚でアクリル膜を形成する。 Forming an acrylic film with a film thickness sufficient to level a step difference formed by the TFT in the present embodiment. 好ましくは1〜5μm(さらに好ましくは2〜4μm)とすれば良い。 Preferably it may be a 1 to 5 [mu] m (more preferably 2-4 [mu] m).

次に、第2層間絶縁膜347上に100nm厚の第2パッシベーション膜348を形成する。 Next, a second passivation film 348 of 100nm thickness is formed on the second interlayer insulating film 347. 本実施例ではSi、Al、N、O及びLaを含む絶縁膜を用いるため、その上に設けられるEL層からのアルカリ金属の拡散を防止することができる。 Since an insulating film containing Si, Al, N, O and La in the present embodiment, it is possible to prevent the diffusion of alkali metals from the EL layer provided thereon. また、同時にEL層に水分を侵入させず、且つ、EL層で発生した熱を分散させて、熱によるEL層の劣化や平坦化膜(第2層間絶縁膜)の劣化を抑制することができる。 Also, without entering the moisture EL layer simultaneously and, by dispersing the heat generated in the EL layer, it is possible to suppress degradation of the deterioration or the planarization film of the EL layer (the second interlayer insulating film) by thermal .

そして、第2パッシベーション膜348、第2層間絶縁膜347及び第1パッシベーション膜344にドレイン配線343に達するコンタクトホールを形成し、画素電極349を形成する。 The second passivation film 348, a contact hole is formed to reach the drain wiring 343 in the second interlayer insulating film 347 and the first passivation film 344 to form a pixel electrode 349. 本実施例では酸化インジウムと酸化スズとの化合物(ITO)膜を110nmの厚さに形成し、パターニングを行って画素電極とする。 In the present embodiment form a compound of indium oxide and tin oxide (ITO) is film thickness of 110 nm, and the pixel electrode by patterning. この画素電極349がEL素子の陽極となる。 The pixel electrode 349 becomes an anode of the EL element. なお、他の材料として、酸化インジウムと酸化亜鉛との化合物膜や酸化ガリウムを含む酸化亜鉛膜を用いることも可能である。 As other materials, it is also possible to use a zinc oxide film containing a compound film and gallium oxide of indium oxide and zinc oxide.

なお、本実施例では画素電極349がドレイン配線343を介して電流制御用TFTのドレイン領域331へと電気的に接続された構造となっている。 In the present embodiment has through pixel electrode 349 and drain wirings 343 to the drain region 331 of the current control TFT electrically connected structure. この構造には次のような利点がある。 It has the following advantages in this structure.

画素電極349はEL層(発光層)や電荷輸送層などの有機材料に直接接することになるため、EL層等に含まれた可動イオンが画素電極中を拡散する可能性がある。 Pixel electrodes 349 to become in direct contact with the organic material such as an EL layer (light emitting layer) or charge transporting layer, the movable ions contained in the EL layer or the like is likely to diffuse in the pixel electrode. 即ち、本実施例の構造は画素電極349を直接活性層の一部であるドレイン領域331へ接続せず、ドレイン配線343を中継することによって活性層中への可動イオンの侵入を防ぐことができる。 That is, the structure of this embodiment can be prevented without connecting to the drain region 331 which is a part of the pixel electrode 349 directly active layer, by relaying the drain wiring 343 intrusion of the movable ion into the active layer .

次に、図5(C)に示すように、EL層350をインクジェット方式により形成し、さらに大気解放しないで陰極(MgAg電極)351、保護電極352を形成する。 Next, as shown in FIG. 5 (C), the EL layer 350 is formed by an inkjet method, further cathode not free atmosphere (MgAg electrode) 351, a protective electrode 352. このときEL層350及び陰極351を形成するに先立って画素電極349に対して熱処理を施し、水分を完全に除去しておくことが望ましい。 At this time heat treatment to the pixel electrode 349 before forming the EL layer 350 and the cathode 351, it is desirable to completely remove moisture. なお、本実施例ではEL素子の陰極としてMgAg電極を用いるが、公知の他の材料であっても良い。 In the present embodiment uses a MgAg electrode as the cathode of the EL element may be other materials known.

なお、EL層350としては[発明を実施するための最良の形態]の欄で説明した材料を用いることができる。 As the EL layer 350 can be made of a material mentioned in the description of the best mode for carrying out the invention. 本実施例では図21に示すように、正孔注入層(Hole injecting layer)、正孔輸送層(Hole transporting layer)、発光層(Emitting layer)及び電子輸送層(Electron transporting layer)でなる4層構造をEL層とするが、電子輸送層を設けない場合もあるし、電子注入層を設ける場合もある。 In this embodiment, as shown in FIG. 21, a hole injection layer (Hole injecting layer), a hole transport layer (Hole transporting layer), the light-emitting layer 4 layer of at (Emitting layer) and an electron-transporting layer (Electron transporting layer) the structure and EL layer, but to some case without the electron transport layer, there is also a case of providing the electron injection layer.
また、正孔注入層を省略する場合もある。 In addition, there may be omitted the hole injection layer. このように組み合わせは既に様々な例が報告されており、そのいずれの構成を用いても構わない。 Such combinations have already been reported various examples, it may be used any of its configurations.

正孔注入層又は正孔輸送層としてはアミン系のTPD(トリフェニルアミン誘導体)を用いればよく、他にもヒドラゾン系(代表的にはDEH)、スチルベン系(代表的にはSTB)、スターバスト系(代表的にはm−MTDATA)等を用いることができる。 May be used a hole injection layer or a hole transport layer as the amine-based TPD (triphenylamine derivative), other hydrazone also (typically DEH is), stilbene (STB typically) star (typically m-MTDATA) bust system or the like can be used. 特にガラス転移温度が高く結晶化しにくいスターバスト系材料が好ましい。 Particularly high crystallization hardly starburst material glass transition temperature is preferred. また、ポリアニリン(PAni)、ポリチオフェン(PEDOT)もしくは銅フタロシアニン(CuPc)を用いても良い。 In addition, polyaniline (PAni), may be used polythiophene (PEDOT) or copper phthalocyanine (CuPc).

また、本実施例で用いる発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。 Further, as the light-emitting layer used in this embodiment, cyanopolyphenylenevinylene the light emitting layer that emits red light, polyphenylene vinylene may be light-emitting layer that emits green light, polyphenylene vinylene or polyalkyl phenylene for the luminescent layer emitting blue light it may be used. 膜厚は30〜150nm(好ましくは40〜100nm)とすれば良い。 The film thickness may be set from 30 to 150 nm (preferably 40 to 100 nm). また、本実施例では溶媒としてトルエンを用いる。 Further, in the present embodiment is used toluene as solvent.

また、保護電極352でもEL層350を水分や酸素から保護することは可能であるが、さらに好ましくは第3パッシベーション膜353を設けると良い。 Further, although it is possible to the EL layer 350, even the protective electrode 352 protects from moisture or oxygen, more preferably it may be provided with third passivation film 353. 本実施例では第3パッシベーション膜353として300nm厚の窒化珪素膜を設ける。 In the present embodiment provided 300nm thick silicon nitride film as the third passivation film 353. この第3パッシベーション膜も保護電極352の後に大気解放しないで連続的に形成しても構わない。 It may be continuously formed without exposure to the atmosphere after the third passivation film is also the protective electrode 352. 勿論、第3パッシベーション膜353としては、図1の第3パッシベーション膜50と同一の材料を用いることができる。 Of course, as the third passivation film 353, it is possible to use the same material as the third passivation film 50 of Fig.

また、保護電極352はMgAg電極351の劣化を防ぐために設けられ、アルミニウムを主成分とする金属膜が代表的である。 Further, the protective electrode 352 is provided to prevent deterioration of the MgAg electrode 351, a metal film mainly containing aluminum are typical. 勿論、他の材料でも良い。 Of course, it may also be other material. また、EL層350、MgAg電極351は非常に水分に弱いので、保護電極352までを大気解放しないで連続的に形成し、外気からEL層を保護することが望ましい。 Further, since the EL layer 350, MgAg electrode 351 is vulnerable to a very water, up to the protective electrode 352 successively formed without exposure to the atmosphere, it is desirable to protect the EL layer from external air.

なお、EL層350の膜厚は10〜400nm(典型的には60〜160nm)、MgAg電極351の厚さは180〜300nm(典型的には200〜250nm)とすれば良い。 Incidentally, (60~160Nm typically) EL layer 350 thickness 10~400nm of the thickness of the MgAg electrode 351 may be set to 180 to 300 nm (typically 200 to 250 nm). また、EL層350を積層構造とする場合、各層の膜厚は10〜100nmの範囲とすれば良い。 In the case of the EL layer 350 laminated structure, the thickness of each layer may be in the range of 10 to 100 nm.

こうして図5(C)に示すような構造のアクティブマトリクス型EL表示装置が完成する。 Thus the active matrix type EL display device having a structure as shown in FIG. 5 (C) is completed. ところで、本実施例のアクティブマトリクス型EL表示装置は、画素部だけでなく駆動回路部にも最適な構造のTFTを配置することにより、非常に高い信頼性を示し、動作特性も向上しうる。 Meanwhile, active matrix EL display device of this embodiment, by arranging the TFT optimal structures in a driving circuit portion as well the pixel portion, a very high reliability and improved operating characteristics.

まず、極力動作速度を落とさないようにホットキャリア注入を低減させる構造を有するTFTを、駆動回路を形成するCMOS回路のnチャネル型TFT205として用いる。 First, a TFT having a structure to decrease hot carrier injection so as not to drop as much as possible operating speed is used as an n-channel type TFT205 of a CMOS circuit forming a driving circuit. なお、ここでいう駆動回路としては、シフトレジスタ、バッファ、レベルシフタ、サンプリング回路(トランスファゲート)などが含まれる。 Note that the driver circuit here includes a shift register, a buffer, a level shifter, and the like sampling circuit (transfer gate).
デジタル駆動を行う場合には、D/Aコンバータなどの信号変換回路も含まれうる。 When performing digital driving, it may also include a signal conversion circuit such as a D / A converter.

本実施例の場合、図5(C)に示すように、nチャネル型205の活性層は、ソース領域355、ドレイン領域356、LDD領域357及びチャネル形成領域358を含み、LDD領域357はゲート絶縁膜311を挟んでゲート電極313と重なっている。 In this embodiment, as shown in FIG. 5 (C), the active layer of the n-channel type 205 includes a source region 355, drain region 356, LDD regions 357 and a channel forming region 358, LDD region 357 is a gate insulating It overlaps with the gate electrode 313 sandwiching the membrane 311.

ドレイン領域側のみにLDD領域を形成しているのは、動作速度を落とさないための配慮である。 What form the LDD region on only the drain region side is a consideration for not to drop the operation speed. また、このnチャネル型TFT205はオフ電流値をあまり気にする必要はなく、それよりも動作速度を重視した方が良い。 In addition, the n-channel type TFT205 does not need to worry too much about the off current value, it is better to focus on the operating speed than that. 従って、LDD領域357は完全にゲート電極に重ねてしまい、極力抵抗成分を少なくすることが望ましい。 Thus, LDD region 357 is made to completely overlap the gate electrode, it is desirable to decrease a resistance component to a minimum. 即ち、いわゆるオフセットはなくした方がよい。 In other words, the so-called offset is better to without.

また、CMOS回路のpチャネル型TFT206は、ホットキャリア注入による劣化が殆ど気にならないので、特にLDD領域を設けなくても良い。 Further, p-channel type TFT206 the CMOS circuit, since deterioration due to hot carrier injection is not much need to worry about, it is not particularly provided with an LDD region. 勿論、nチャネル型TFT205と同様にLDD領域を設け、ホットキャリア対策を講じることも可能である。 Of course, an LDD region similar to the n-channel type TFT 205, it is also possible to take action against hot carriers.

なお、駆動回路の中でもサンプリング回路は他の回路と比べて少し特殊であり、チャネル形成領域を双方向に大電流が流れる。 Incidentally, a sampling circuit among driving circuits is somewhat special when compared with other circuits, a large current flows in both directions in the channel forming region. 即ち、ソース領域とドレイン領域の役割が入れ替わるのである。 That is, the interchanged the roles of the source region and the drain region. さらに、オフ電流値を極力低く抑える必要があり、そういった意味でスイッチング用TFTと電流制御用TFTの中間程度の機能を有するTFTを配置することが望ましい。 Furthermore, it is necessary to suppress the off current value as low as possible, it is desirable to dispose a TFT having an approximately intermediate function of the switching TFT and the current controlling TFT in this sense.

従って、サンプリング回路を形成するnチャネル型TFTは、図9に示すような構造のTFTを配置することが望ましい。 Thus, n-channel TFT forming the sampling circuit, it is desirable to dispose a TFT having a structure as shown in FIG. 図9に示すように、LDD領域901a、901bの一部がゲート絶縁膜902を挟んでゲート電極903と重なる。 As shown in FIG. 9, overlaps with the gate electrode 903 sandwiching LDD region 901a, a portion of the 901b of the gate insulating film 902.
この効果は電流制御用TFT202の説明で述べた通りであり、サンプリング回路の場合はチャネル形成領域904を挟む形でLDD領域901a、901bを設ける点が異なる。 This effect is as stated in the explanation of the current controlling TFT 202, in the case of the sampling circuit LDD region 901a, the point of providing a 901b different in a manner sandwiching the channel forming region 904.

また、図1に示したような構造の画素を形成して画素部を形成している。 Also forms a pixel portion by forming a pixel having a structure as shown in FIG. 画素内に形成されるスイッチング用TFT及び電流制御用TFTの構造については、図1で既に説明したのでここでの説明は省略する。 The structure of the switching TFT and the current controlling TFT formed in the pixel, the description herein since already described in FIG. 1 will be omitted.

なお、実際には図5(C)まで完成したら、さらに外気に曝されないように気密性の高い保護フィルム(ラミネートフィルム、紫外線硬化樹脂フィルム等)やセラミックス製シーリングカンなどのハウジング材でパッケージング(封入)することが好ましい。 Incidentally, when actually completed until FIG. 5 (C), the higher protective film (laminate film, ultraviolet curable resin film) airtight so as not to be exposed to outside air or a ceramic sealing cans housing materials in packaging, such as ( it is preferable to encapsulate). その際、ハウジング材の内部を不活性雰囲気にしたり、内部に吸湿剤(例えば酸化バリウム)や酸化防止剤を配置したりすることでEL層の信頼性(寿命)が向上する。 At that time, or within an inert atmosphere of the housing material, the reliability of the internal moisture absorbent (for example, barium oxide) or an EL layer by or arranged antioxidant (life) is improved.

また、パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクター(フレキシブルプリントサーキット:FPC)を取り付けて製品として完成する。 Further, after the airtight properties have been increased by processing such as packaging, a connector for connecting terminals led from elements or circuits formed on the substrate and external signal terminals (flexible printed circuit: FPC) attached to It is completed as a product. このような出荷できる状態にまでしたEL表示装置を本明細書中ではELモジュールという。 Such an EL display device to a state that can be shipped herein referred to as an EL module.

ここで本実施例のアクティブマトリクス型EL表示装置の構成を図6の斜視図を用いて説明する。 Here the structure of an active matrix type EL display device of this embodiment is explained using the perspective view of FIG. 本実施例のアクティブマトリクス型EL表示装置は、ガラス基板601上に形成された、画素部602と、ゲート側駆動回路603と、ソース側駆動回路604で構成される。 The active matrix type EL display device of this example was formed on a glass substrate 601, a pixel portion 602, a gate side driver circuit 603, and a source side driver circuit 604. 画素部のスイッチング用TFT605はnチャネル型TFTであり、ゲート側駆動回路603に接続されたゲート配線606、ソース側駆動回路604に接続されたソース配線607の交点に配置されている。 Switching TFT605 pixel portion is an n-channel TFT, a gate wiring 606 connected to the gate side driver circuit 603, is disposed at the intersection of the source line 607 connected to the source side driver circuit 604. また、スイッチング用TFT605のドレインは電流制御用TFT608のゲートに接続されている。 The drain of the switching TFT TFT605 is connected to the gate of the current control TFT 608.

さらに、電流制御用TFT608のソースは電流供給線609に接続され、電流制御用TFT608のドレインにはEL素子610が電気的に接続されている。 Furthermore, the source of the current control TFT 608 is connected to a current supply line 609, the drain of the current control TFT 608 EL element 610 is electrically connected. このとき、電流制御用TFT608がnチャネル型TFTであればそのドレインにはEL素子610の陰極が接続されることが好ましい。 At this time, the current control TFT608 is preferable that the cathode of the EL element 610 is connected to the drain if n-channel type TFT. また、電流制御用TFT608がpチャネル型TFTであればそのドレインにはEL素子610の陽極が接続されることが好ましい。 Further, the current control TFT608 is preferable that the anode of the EL element 610 is connected to the drain if a p-channel type TFT.

そして、外部入力端子となるFPC611には駆動回路まで信号を伝達するための入力配線(接続配線)612、613、及び電流供給線609に接続された入力配線614が設けられている。 Then, the input wire for transmitting a signal (connection wirings) 612 and 613, and an input wiring 614 which is connected to a current supply line 609 are provided to the drive circuit in FPC611 serving as an external input terminal.

また、図6に示したEL表示装置の回路構成の一例を図7に示す。 Further, FIG. 7 shows an example of a circuit configuration of the EL display device shown in FIG. 本実施例のEL表示装置は、ソース側駆動回路701、ゲート側駆動回路(A)707、ゲート側駆動回路(B)711、画素部706を有している。 EL display device of this embodiment includes a source side driver circuit 701, a gate side driving circuit (A) 707, a gate side driving circuit (B) 711, a pixel portion 706. なお、本明細書中において、駆動回路とはソース側処理回路およびゲート側駆動回路を含めた総称である。 In this specification, the driver circuit is a generic term including the source side processing circuit and the gate side driver circuit.

ソース側駆動回路701は、シフトレジスタ702、レベルシフタ703、バッファ704、サンプリング回路(トランスファゲート)705を備えている。 The source side driver circuit 701 has a shift register 702, a level shifter 703, a buffer 704, a sampling circuit (transfer gate) 705.
また、ゲート側駆動回路(A)707は、シフトレジスタ708、レベルシフタ709、バッファ710を備えている。 Further, the gate side driver circuit (A) 707 includes a shift register 708, a level shifter 709, and a buffer 710. ゲート側駆動回路(B)711も同様な構成である。 Gate side driver circuit (B) 711 has a similar structure.

ここでシフトレジスタ702、708は駆動電圧が5〜16V(代表的には10V)であり、回路を形成するCMOS回路に使われるnチャネル型TFTは図5(C)の205で示される構造が適している。 Here the shift register 702, 708 is a drive voltage is 5~16V (typically 10V is), the structure n-channel type TFT used in a CMOS circuit forming the circuit shown at 205 shown in FIG. 5 (C) Is suitable.

また、レベルシフタ703、709、バッファ704、710は、駆動電圧は14〜16Vと高くなるが、シフトレジスタと同様に、図5(C)のnチャネル型TFT205を含むCMOS回路が適している。 Also, the level shifters 703,709, buffers 704 and 710, the driving voltage is as high as 14~16V, similarly to the shift register, CMOS circuit including the n-channel type TFT205 shown in FIG. 5 (C) is suitable. なお、ゲート配線をダブルゲート構造、トリプルゲート構造といったマルチゲート構造とすることは、各回路の信頼性を向上させる上で有効である。 Note that it is effective in improving the reliability of each circuit to the gate line double gate structure, a multi-gate structure such as triple gate structure.

また、サンプリング回路705は駆動電圧が14〜16Vであるが、ソース領域とドレイン領域が反転する上、オフ電流値を低減する必要があるので、図9のnチャネル型TFT208を含むCMOS回路が適している。 The sampling circuit 705 is a drive voltage is 14~16V, the source region and the drain region are inverted and it is necessary to reduce the off current value, suitable CMOS circuit including the n-channel type TFT208 9 ing.

また、画素部706は駆動電圧が14〜16Vであり、図1に示した構造の画素を配置する。 The pixel portion 706 driving voltage is 14~16V, arranged pixels having the structure shown in FIG.

なお、上記構成は、図3〜5に示した作製工程に従ってTFTを作製することによって容易に実現することができる。 The above structure can be easily realized by manufacturing a TFT in accordance with the manufacturing steps shown in FIGS. 3-5. また、本実施例では画素部と駆動回路の構成のみ示しているが、本実施例の作製工程に従えば、その他にも信号分割回路、D/Aコンバータ回路、オペアンプ回路、γ補正回路など駆動回路以外の論理回路を同一基板上に形成することが可能であり、さらにはメモリ部やマイクロプロセッサ等を形成しうると考えている。 Although this embodiment shows only the configuration of the drive circuit pixel unit, according to the manufacturing steps of this embodiment, a signal division circuit, D / A converter circuit, an operational amplifier circuit, such as γ correction circuit drive it is possible to form a logical circuit other than the circuit on the same substrate, and further believes that can form a memory portion, a microprocessor, or the like.

さらに、ハウジング材をも含めた本実施例のELモジュールについて図17(A)、(B)を用いて説明する。 Furthermore, Figure 17 for the EL module of this embodiment including a housing member (A), is described with reference to (B). なお、必要に応じて図6、図7で用いた符号を引用することにする。 Note that to reference FIG. 6 as necessary, the symbols used in FIG.

基板(TFTの下の下地膜を含む)1700上には画素部1701、ソース側駆動回路1702、ゲート側駆動回路1703が形成されている。 Substrate (including a base film below the TFT) pixel portion 1701 on 1700, the source side driver circuit 1702, a gate side driving circuit 1703 are formed. それぞれの駆動回路からの各種配線は、入力配線612〜614を経てFPC611に至り外部機器へと接続される。 Various wirings from the respective driver circuits are connected to the through input wirings 612 to 614 to the external device reaches the FPC 611.

このとき少なくとも画素部、好ましくは駆動回路及び画素部を囲むようにしてハウジング材1704を設ける。 At least the pixel portion at this time, preferably provided with a housing member 1704 so as to surround the driving circuit and the pixel portion. なお、ハウジング材1704はEL素子の外寸よりも内寸が大きい凹部を有する形状又はシート形状であり、接着剤1705によって、基板1700と共同して密閉空間を形成するようにして基板1700に固着される。 Note that the housing material 1704 is shaped or sheet-shaped having a concave inner size is larger than the outer size of the EL element, by an adhesive 1705, a substrate 1700 manner to form a closed space in cooperation with the substrate 1700 fixed It is. このとき、EL素子は完全に前記密閉空間に封入された状態となり、外気から完全に遮断される。 At this time, EL element is in a state of being completely sealed in the closed space, is completely blocked from the outside air. なお、ハウジング材1704は複数設けても構わない。 Note that the housing material 1704 may be multiply provided.

また、ハウジング材1704の材質はガラス、ポリマー等の絶縁性物質が好ましい。 Further, the material of the housing member 1704 glass, insulating material such as polymer. 例えば、非晶質ガラス(硼硅酸塩ガラス、石英等)、結晶化ガラス、セラミックスガラス、有機系樹脂(アクリル系樹脂、スチレン系樹脂、ポリカーボネート系樹脂、エポキシ系樹脂等)、シリコーン系樹脂が挙げられる。 For example, amorphous glass (borosilicate glass, quartz, etc.), crystallized glass, ceramic glass, organic resin (acrylic resin, styrene resin, polycarbonate resin, epoxy resin, etc.), silicone-based resin and the like. また、セラミックスを用いても良い。 It is also possible to use a ceramic. また、接着剤1705が絶縁性物質であるならステンレス合金等の金属材料を用いることも可能である。 The adhesive 1705 is also possible to use a metal material such as stainless steel alloy if an insulating material.

また、接着剤1705の材質は、エポキシ系樹脂、アクリレート系樹脂等の接着剤を用いることが可能である。 The material of the adhesive 1705 may be used an epoxy resin, an adhesive such as acrylate resin. さらに、熱硬化性樹脂や光硬化性樹脂を接着剤として用いることもできる。 It is also possible to use a thermosetting resin or a photocurable resin as an adhesive. 但し、可能な限り酸素、水分を透過しない材質であることが必要である。 However, it is necessary that a material that does not transmit oxygen and water as much as possible.

さらに、ハウジング材と基板1700との間の空隙1706は不活性ガス(アルゴン、ヘリウム、窒素等)を充填しておくことが望ましい。 Further, the gap 1706 between the housing material and the substrate 1700 is desirably filled with an inert gas (argon, helium, nitrogen, etc.). また、ガスに限らず不活性液体(パーフルオロアルカンに代表される液状フッ素化炭素等)を用いることも可能である。 It is also possible to use an inert liquid is not limited to the gas (liquid fluorinated carbon typified by perfluoroalkane, etc.). 不活性液体に関しては特開平8−78159号で用いられているような材料で良い。 With respect to the inert liquid may be a material such as used in JP-A-8-78159. また、樹脂を充填しても良い。 It may also be filled with a resin.

また、空隙1706に乾燥剤を設けておくことも有効である。 It is also effective to a drying agent is provided in the gap 1706. 乾燥剤としては特開平9−148066号公報に記載されているような材料を用いることができる。 The drying agent can be formed using a material such as those described in JP-A-9-148066. 典型的には酸化バリウムを用いれば良い。 Typically it may be used barium oxide. また、乾燥剤だけでなく酸化防止剤を設けることも有効である。 Further, it is effective to provide an antioxidant as well desiccant.

また、図17(B)に示すように、画素部には個々に孤立したEL素子を有する複数の画素が設けられ、それらは全て保護電極1707を共通電極として有している。 Further, as shown in FIG. 17 (B), the pixel portion a plurality of pixels is provided with an EL element isolated individually, they have all protection electrodes 1707 as common electrodes. 本実施例では、EL層、陰極(MgAg電極)及び保護電極を大気解0放しないで連続形成することが好ましいとしたが、EL層と陰極とを同じマスク材を用いて形成し、保護電極だけ別のマスク材で形成すれば図17(B)の構造を実現することができる。 In this embodiment, EL layers, but the cathode (MgAg electrode) and the protective electrode is that it is preferable to continuously form not release air solutions 0, formed by using the same mask material the EL layer and the cathode, a protective electrode structure be formed by a separate mask material FIG 17 (B) can be achieved only.

このとき、EL層と陰極は画素部のみ設ければよく、駆動回路の上に設ける必要はない。 At this time, EL layer and the cathode may be provided only the pixel portion need not be provided on the drive circuit. 勿論、駆動回路上に設けられていても問題とはならないが、EL層にアルカリ金属が含まれていることを考慮すると設けない方が好ましい。 Of course, no problem be provided on the drive circuit, it is preferable not to provide the consideration that it contains an alkali metal in the EL layer.

なお、保護電極1707は1708で示される領域において、入力配線1709に接続される。 The protective electrode 1707 in a region indicated by 1708, is connected to the input wiring 1709. 入力配線1709は保護電極1707に所定の電圧を与えるための配線であり、導電性ペースト材料(異方導電性膜)1710を介してFPC611に接続される。 The input wiring 1709 is a wiring for applying a predetermined voltage to the protective electrode 1707, a conductive paste material (anisotropic conductive film) is connected 1710 to FPC611 through.

ここで領域1708におけるコンタクト構造を実現するための作製工程について図18を用いて説明する。 Here, the manufacturing steps for realizing a contact structure in the region 1708 will be described with reference to FIG. 18.

まず、本実施例の工程に従って図5(A)の状態を得る。 First, obtain the state shown in FIG. 5 (A) according to the steps of this embodiment. このとき、基板端部(図17(B)において1708で示される領域)において第1層間絶縁膜336及びゲート絶縁膜311を除去し、その上に入力配線1709を形成する。 In this case, the first interlayer insulating film 336 and the gate insulating film 311 is removed at the edge of the substrate (region indicated by 1708 in FIG. 17 (B)), to form the input wiring 1709 is formed thereon. 勿論、図5(A)のソース配線及びドレイン配線と同時に形成される。 Of course, it is formed at the same time as the source wiring and the drain wiring of Fig. 5 (A). (図18(A)) (Fig. 18 (A))

次に、図5(B)において第2パッシベーション膜348、第2層間絶縁膜347及び第1パッシベーション膜344をエッチングする際に、1801で示される領域を除去し、且つ開孔部1802を形成する。 Next, a second passivation film 348 in FIG. 5 (B), when the second interlayer insulating film 347 and the first passivation film 344 is etched to remove the region indicated by 1801, and to form an opening portion 1802 . (図18(B)) (Fig. 18 (B))

この状態で画素部ではEL素子の形成工程(画素電極、EL層及び陰極の形成工程)が行われる。 Forming step of an EL element in the pixel portion in this state (pixel electrode, EL layer and cathode formation processes) are carried out. この際、図18に示される領域ではマスク材を用いてEL素子が形成されないようにする。 In this case, so that the EL element is not formed by using the mask material in a region shown in FIG. 18. そして、陰極351を形成した後、別のマスク材を用いて保護電極352を形成する。 Then, after forming the cathode 351, to form a protective electrode 352 by using another mask member. これにより保護電極352と入力配線1709とが電気的に接続される。 Thus the protective electrode 352 and the input wiring 1709 are electrically connected. さらに、第3パッシベーション膜353を設けて図18(C)の状態を得る。 Furthermore, to obtain a state shown in FIG. 18 (C) provided with a third passivation film 353.

以上の工程により図17(B)の1708で示される領域のコンタクト構造が実現される。 Contact structure of the region indicated by 1708 shown in FIG. 17 (B) is realized by the above steps. そして、入力配線1709はハウジング材1704と基板1700との間の隙間(但し接着剤1705で充填されている。即ち、接着剤1705は入力配線の段差を十分に平坦化しうる厚さが必要である。)を通ってFPC611に接続される。 The input wiring 1709 is filled with a gap (although adhesive 1705 between the housing material 1704 and the substrate 1700. That is, the adhesive 1705 is required thickness which can sufficiently level the step of the input wiring .) through it is connected to FPC 611. なお、ここでは入力配線1709について説明したが、他の出力配線612〜614も同様にしてハウジング材1704の下を通ってFPC611に接続される。 Note that, although described input wiring 1709 is connected to the FPC611 passing under the housing material 1704 and the other output wirings 612 to 614 as well.

本実施例では、画素の構成を図2(B)に示した構成と異なるものとした例を図10に示す。 In this embodiment, an example in which different from the configuration shown the configuration of the pixel in FIG. 2 (B) in FIG. 10.

本実施例では、図2(B)に示した二つの画素を、電流供給線について対称となるように配置する。 In this embodiment, two pixels shown in FIG. 2 (B), are arranged symmetrically about the current supply line. 即ち、図10に示すように、電流供給線213を隣接する二つの画素間で共通化することで、必要とする配線の本数を低減することができる。 That is, as shown in FIG. 10, by common between two pixels adjacent to the current supply line 213, it is possible to reduce the number of wiring required. なお、画素内に配置されるTFT構造等はそのままで良い。 Incidentally, TFT structure or the like arranged in the pixel may be intact.

このような構成とすれば、より高精細な画素部を作製することが可能となり、画像の品質が向上する。 In such a configuration, it is possible to produce a higher-definition pixel portion, the quality of the image is improved.

なお、本実施例の構成は実施例1の作製工程に従って容易に実現可能であり、TFT構造等に関しては実施例1や図1の説明を参照すれば良い。 Incidentally, the structure of this embodiment is readily realized in accordance with the manufacturing steps of the embodiment 1, the description of Embodiment 1 and FIG. 1 for TFT structure or the like.

本実施例では、図1と異なる構造の画素部を形成する場合について図11を用いて説明する。 In this embodiment, it will be described with reference to FIG. 11 for the case of forming a pixel portion having a structure different to that of FIG. なお、第2層間絶縁膜44を形成する工程までは実施例1に従えば良い。 Incidentally, it steps up to the step of forming a second interlayer insulating film 44 may follow the first embodiment. また、第2層間絶縁膜44で覆われたスイッチング用TFT201、電流制御用TFT202は図1と同じ構造であるので、ここでの説明は省略する。 Also, switching was covered with the second interlayer insulating film 44 TFT 201, the current control TFT202 is the same structure as FIG. 1, the description thereof is omitted here.

本実施例の場合、第2パッシベーション膜45、第2層間絶縁膜44及び第1パッシベーション膜41に対してコンタクトホールを形成したら、画素電極51、バンク103a、103bを形成した後、陰極52及びEL層53を形成する。 In this embodiment, the second passivation film 45, after a contact hole is formed in the second interlayer insulating film 44 and the first passivation film 41, after forming the pixel electrode 51, the bank 103a, 103b, the cathode 52 and the EL to form a layer 53.
本実施例では陰極52を真空蒸着法で形成した後、大気解放しないで乾燥された不活性雰囲気を維持したままインクジェット方式によりEL層53を形成する。 After forming the cathode 52 by vacuum evaporation in this embodiment, to form the EL layer 53 by an inkjet method while maintaining an inert atmosphere which is dried without exposure to the atmosphere.
この際、バンク103a、103bにより選択的に赤色発光のEL層、緑色発光のEL層、青色発光のEL層が別々の画素に形成される。 At this time, the banks 103a, EL layer selectively red emission by 103b, EL layer of green-emitting, EL layer of blue luminescence are formed in separate pixels. なお、図11には一つの画素しか図示していないが、同一構造の画素が赤、緑又は青のそれぞれの色に対応して形成され、これによりカラー表示を行うことができる。 Although only one pixel is not shown in FIG. 11, pixels of the same structure is red, are formed so as to correspond to each color of green or blue, thereby color display can be performed. これら各色のEL層は公知の材料を採用すれば良い。 These colors EL layer may be adopted a known material.

本実施例では画素電極51として、150nm厚のアルミニウム合金膜(1wt%のチタンを含有したアルミニウム膜)を設ける。 As the pixel electrode 51 in the present embodiment, there is provided a 150nm thick aluminum alloy film (aluminum film containing 1 wt% of titanium). なお、画素電極の材料としては金属材料であれば如何なる材料でも良いが、反射率の高い材料であることが好ましい。 It may be any material as long as the metal material as a material of the pixel electrode, but is preferably a highly reflective material. また、陰極52として230nm厚のMgAg電極を用い、EL層53の膜厚は90nm(下から電子輸送層20nm、発光層40nm、正孔輸送層30nm)とする。 Further, using a 230 nm MgAg electrode having a thickness as a cathode 52, the film thickness of the EL layer 53 is set to 90 nm (electron-transporting layer 20nm from bottom, the light emitting layer 40 nm, the hole transport layer 30 nm).

次に、透明導電膜(本実施例ではITO膜)からなる陽極54を110nmの厚さに形成する。 Then, (in this example ITO film) transparent conductive film to form the anode 54 made of a thickness of 110 nm. こうしてEL素子209が形成され、実施例1に示した材料でもって第3パッシベーション膜55を形成すれば図11に示すような構造の画素が完成する。 Thus EL element 209 is formed, a pixel with the structure shown in FIG. 11 by forming the third passivation film 55 with a material shown in the first embodiment is completed.

本実施例の構造とした場合、各画素で生成された赤色、緑色又は青色の光はTFTが形成された基板とは反対側に放射される。 If the structure of this embodiment, red is generated in each pixel, green or blue light is emitted to the side opposite to the substrate on which TFT is formed. そのため、画素内のほぼ全域、即ちTFTが形成された領域をも有効な発光領域として用いることができる。 Therefore, it can be used as substantially the entire area, i.e. the effective light emitting region of the TFT is formed a region in the pixel. その結果、画素の有効発光面積が大幅に向上し、画像の明るさやコントラスト比(明暗の比)が向上する。 As a result, the effective luminescent area is greatly improved pixel, brightness and contrast ratio of the image (the ratio between light and dark) is improved.

なお、本実施例の構成は、実施例1、2のいずれの構成とも自由に組み合わせることが可能である。 The constitution of this embodiment can be freely combined with any structure described in Embodiments 1 and 2.

本実施例では、実施例1の図2とは異なる構造の画素を形成する場合について図12(A)、(B)を用いて説明する。 In this embodiment, FIG. 12 (A) for the case of forming a pixel structure different from that of the FIG. 2 of the first embodiment will be described with reference to (B).

図12(A)において、1201はスイッチング用TFTであり、活性層56、ゲート電極57a、ゲート配線57b、ソース配線58及びドレイン配線59を構成として含む。 In FIG. 12 (A), 1201 denotes a switching TFT, containing the active layer 56, a gate electrode 57a, a gate wiring 57 b, a source wiring 58 and drain wiring 59 as a constituent. また、1202は電流制御用TFTであり、活性層60、ゲート電極61、ソース配線62及びドレイン配線63を構成として含む。 Also, 1202 is a current control TFT, and comprises an active layer 60, a gate electrode 61, a source wiring 62 and drain wiring 63 as a constituent. そして、電流制御用TFT1202のソース配線62は電流供給線64に接続され、ドレイン配線63はEL素子65に接続される。 The source wiring 62 of the current control TFT TFT1202 is connected to a current supply line 64, the drain wiring 63 is connected to the EL element 65. この画素の回路構成を表したのが図12(B)である。 The representation of the circuit configuration of the pixel is shown in FIG 12 (B).

図12(A)と図2(A)との相違点は、スイッチング用TFTの構造である。 Differences in FIG 12 (A) and FIG. 2 (A) is a structure of the switching TFT. 本実施例では線幅が0.1〜5μmと細いゲート電極57aを形成し、その部分を横切るようにして活性層56を形成する。 Line width in the present embodiment forms a 0.1~5μm and thin gate electrode 57a, an active layer 56 so as to traverse that portion. そして各画素のゲート電極57aを電気的に接続するようにゲート配線57bが形成される。 The gate wiring 57b is formed so that gate electrode 57a of each pixel are electrically connected. これにより面積をさほど専有することなくトリプルゲート構造を実現している。 It realizes a triple gate structure without thereby to less occupied area.

他の部分は図2(A)と同様であるが、本実施例のような構造とするとスイッチング用TFTの専有する面積が小さくなるため有効発光面積が広くなる、即ち画像の明るさが向上する。 Although other parts are the same as FIG. 2 (A), the light-emitting area for construction to the area to be occupied in the switching TFT becomes smaller as in the present embodiment is wider, i.e. the brightness of the image is improved . また、オフ電流値を低減するための冗長性を高めたゲート構造を実現しうるため、さらなる画質の向上を図ることができる。 Also, since that can realize a gate structure with increased redundancy to reduce the off current value, it is possible to further improve the image quality.

なお、本実施例の構成は実施例2のように電流供給線64を隣接する画素間で共通化しても良いし、実施例3のような構造としても良い。 Incidentally, the structure of this embodiment may be common between pixels adjacent to the current supply line 64 as in Example 2, may have a structure as in Example 3. また、作製工程に関しては実施例1に従えば良い。 Also, it may follow in Example 1 with respect to manufacturing process.

実施例1〜4ではトップゲート型TFTの場合について説明したが、本発明はボトムゲート型TFTを用いて実施しても構わない。 It has been described in Examples 1 to 4 in a top gate type TFT, and the present invention may be implemented using a bottom gate type TFT. 本実施例では逆スタガ型TFTで本発明を実施した場合について図13に示す。 For when the present invention a reverse stagger type TFT in the present embodiment shown in FIG. 13. なお、TFT構造以外は図1の構造と同様であるので必要に応じて図1と同じ符号を用いる。 If necessary so than the TFT structure is similar to the structure of FIG. 1 using the same reference numerals as in FIG. 1.

図13において、基板11、下地膜12には実施例1と同様の材料を用いることができる。 13, the substrate 11, the base film 12 can be formed of the same material as in Example 1. そして、下地膜12上にはスイッチング用TFT1301及び電流制御用TFT1302が形成される。 Then, on the base film 12 for switching TFT1301 and the current control TFT1302 is formed.

スイッチング用TFT1301の構成は、ゲート電極70a、70b、ゲート配線71、ゲート絶縁膜72、ソース領域73、ドレイン領域74、LDD領域75a〜75d、高濃度不純物領域76、チャネル形成領域77a、77b、チャネル保護膜78a、78b、第1層間絶縁膜79、ソース配線80及びドレイン配線81を含む。 Configuration of the switching TFT1301 a gate electrode 70a, 70b, a gate wiring 71, the gate insulating film 72, source region 73, drain region 74, LDD regions 75a to 75d, a high concentration impurity region 76, a channel formation region 77a, 77b, the channel including protective films 78a, 78b, a first interlayer insulating film 79, a source wiring 80 and drain wiring 81.

また、電流制御用TFT1302の構成は、ゲート電極82、ゲート絶縁膜72、ソース領域83、ドレイン領域84、LDD領域85、チャネル形成領域86、チャネル保護膜87、第1層間絶縁膜79、ソース配線88及びドレイン配線89を含む。 The configuration of the current control TFT1302 the gate electrode 82, the gate insulating film 72, source region 83, drain region 84, LDD regions 85, the channel formation region 86, the channel protection film 87, the first interlayer insulating film 79, a source wiring including the 88 and the drain line 89. この時、ゲート電極82はスイッチング用TFT1301のドレイン配線84と電気的に接続される。 At this time, the gate electrode 82 is electrically connected to the drain wiring 84 of the switching TFT TFT 1301.

なお、上記スイッチング用TFT1301及び電流制御用TFT1302は公知の逆スタガ型TFTの作製方法によって形成すれば良い。 Note that the switching TFT TFT1301 and the current control TFT1302 may be formed by a method for manufacturing a known inverted staggered TFT. また、上記TFTを形成する各部位(配線、絶縁膜、活性層等)の材料は実施例1のトップゲート型TFTにおいて対応する各部位と同様の材料を用いることができる。 Further, each portion forming the TFT (wiring, insulating film, an active layer, etc.) materials can be formed of the same material with different parts corresponding in top-gate type TFT of Example 1. 但し、トップゲート型TFTの構成にはないチャネル保護膜78a、78b、87に関しては、珪素を含む絶縁膜で形成すれば良い。 However, the top gate type TFT in not in the configuration channel protection film 78a, respect to 78b, 87, may be formed by an insulating film containing silicon. また、ソース領域、ドレイン領域又はLDD領域等の不純物領域の形成については、フォトリソグラフィ技術を用いて個別に不純物濃度を変えて形成すれば良い。 The source region, the formation of impurity regions such as the drain region or LDD region may be formed by changing the impurity concentration individually by photolithography.

TFTが完成したら、第1パッシベーション膜41、第2層間絶縁膜(平坦化膜)44、第2パッシベーション膜45、画素電極(陽極)46、バンク101a、101b、EL層47、MgAg電極(陰極)48、アルミニウム電極(保護電極)49、第3パッシベーション膜50を順次形成してEL素子1303を有する画素が完成する。 When TFT is completed, the first passivation film 41, the second interlayer insulating film (leveling film) 44, the second passivation film 45, the pixel electrode (anode) 46, banks 101a, 101b, EL layer 47, MgAg electrode (cathode) 48, the aluminum electrode (protective electrode) 49, the pixel is completed with EL elements 1303 are sequentially formed a third passivation film 50. これらの作製工程及び材料に関しては実施例1を参考にすれば良い。 It may be the first embodiment reference is for these manufacturing steps and materials.

なお、本実施例の構成は、実施例2〜4のいずれの構成とも自由に組み合わせることが可能である。 The constitution of this embodiment can be freely combined with any structure described in Embodiments 2-4.

実施例1の図5(C)又は図1の構造において、活性層と基板との間に設けられる下地膜として、第2パッシベーション膜45と同様に放熱効果の高い材料を用いることは有効である。 In the structure shown in FIG. 5 (C) or FIG. 1 of Example 1, as a base film provided between the active layer and the substrate, it is effective to use a high similarly heat radiation effect and the second passivation film 45 material . 特に電流制御用TFTは多くの電流を流すことになるため発熱しやすく、自己発熱による劣化が問題となりうる。 In particular the current control TFT is liable to generate heat to become to flow more current, the deterioration due to self-heating can be a problem. そのような場合に、本実施例のように下地膜が放熱効果を有することでTFTの熱劣化を防ぐことができる。 In such a case, it is possible to prevent thermal degradation of the TFT by the base film as in the present embodiment has a heat radiation effect.

もちろん、基板から拡散する可動イオン等から防ぐ効果も重要であるので、第1パッシベーション膜41と同様にSi、Al、N、O、Mを含む化合物と珪素を含む絶縁膜との積層構造を用いることも好ましい。 Of course, the effect of preventing a movable ions diffusing from the substrate is also important, a laminated structure of an insulating film containing the same manner as the first passivation film 41 Si, Al, N, O, compounds and silicon containing M it is also preferred.

なお、本実施例の構成は、実施例1〜5のいずれの構成とも自由に組み合わせることが可能である。 The constitution of this embodiment can be freely combined with any structure described in Embodiments 1-5.

実施例3に示した画素構造とした場合、EL層から発する光は基板とは反対側に放射されるため、基板と画素電極との間に存在する絶縁膜等の透過率を気にする必要がない。 If the pixel structure shown in embodiment 3, since light emitted from the EL layer is radiated to the side opposite to the substrate, need to worry about the transmittance of such insulating film existing between the substrate and the pixel electrode there is no. 即ち、多少透過率の低い材料であっても用いることができる。 That is, it is possible to use even lower or less transmittance material.

従って、下地膜12、第1パッシベーション膜41又は第2パッシベーション膜45としてダイヤモンド薄膜、ダイヤモンドライクカーボン膜又はアモルファスカーボン膜と呼ばれる炭素膜を用いる上で有利である。 Therefore, the base film 12, which is advantageous in using diamond thin film, a carbon film called diamond-like carbon film or an amorphous carbon film as the first passivation film 41 or the second passivation film 45. 即ち、透過率の低下を気にする必要がないため、膜厚を100〜500nmというように厚く設定することができ、放熱効果をより高めることが可能である。 That is, it is not necessary to worry about lowering the transmissivity, can be set large thickness so that 100 to 500 nm, it is possible to enhance the heat dissipation effect.

なお、第3パッシベーション膜50に上記炭素膜を用いる場合に関しては、やはり透過率の低下は避けるべきであるので、膜厚は5〜100nm程度にしておくことが好ましい。 Regarding the case of the third passivation film 50 using the carbon film, because it should be avoided also the decrease in transmittance, the film thickness is preferably kept to about 5 to 100 nm.

なお、本実施例においても下地膜12、第1パッシベーション膜41、第2パッシベーション膜45又は第3パッシベーション膜50のいずれに炭素膜を用いる場合においても、他の絶縁膜と積層して用いることは有効である。 Note that the base film 12 in the present embodiment, the first passivation film 41, both in the case of using a carbon film on the second passivation film 45 or the third passivation film 50, be laminated with other insulating film It is valid.

なお、本実施例は実施例3に示した画素構造とする場合において有効であり、その他の構成に関しては、実施例1〜6のいずれの構成とも自由に組み合わせることが可能である。 This embodiment is effective when the pixel structure shown in embodiment 3, regarding the other configuration, it is possible to freely combined with any structure of Examples 1-6.

本発明ではEL表示装置の画素においてスイッチング用TFTをマルチゲート構造とすることによりスイッチング用TFTのオフ電流値を低減し、保持容量の必要性を排除している。 The present invention reduces the off current value of the switching TFT by the switching TFT and the multi-gate structure in the pixel of the EL display device, eliminating the need of the storage capacitor. これは保持容量の専有する面積を発光領域として有効に活用するための工夫である。 This is a measure for effectively utilizing the area of ​​proprietary storage capacitor as a light emitting region.

しかしながら、保持容量を完全になくせないまでも専有面積を小さくするだけで有効発光面積を広げるという効果は得られる。 However, the effect of widening the effective light-emitting area just be a storage capacitor, if not completely Nakuse to reduce the footprint is obtained. 即ち、スイッチング用TFTをマルチゲート構造にすることによりオフ電流値を低減し、保持容量の専有面積を縮小化するだけでも十分である。 That is, to reduce the OFF current value by the switching TFT into a multi-gate structure, it is sufficient just to reduce the area occupied by the storage capacitor.

従って、図14に示すような画素構造とすることも可能である。 Therefore, it is possible to a pixel structure as shown in FIG. 14. なお、図14では必要に応じて図1と同じ符号を引用している。 Incidentally, it cites the same reference numerals as in FIG. 1 as required in FIG. 14.

図14と図1との相違点は、スイッチング用TFTに接続された保持容量1401が存在する点である。 The difference from FIG. 14 and FIG. 1 in that a storage capacitor 1401 connected to the switching TFT is present. 保持容量1401はスイッチング用TFT201のドレイン領域14から延長された半導体領域(下部電極)1402とゲート絶縁膜18と容量電極(上部電極)1403とで形成される。 Storage capacitor 1401 is formed by the extended semiconductor region from the drain region 14 (lower electrode) 1402 and the gate insulating film 18 and the capacitor electrode (upper electrode) 1403 of the switching TFT TFT 201. この容量電極1403はTFTのゲート電極19a、19b、35と同時に形成される。 The capacitor electrode 1403 is a gate electrode 19a of the TFT, 19b, 35 is formed simultaneously with.

この上面図を図15(A)に示す。 The top view shown in FIG. 15 (A). 図15(A)の上面図をA−A'で切った断面図が図14に相当する。 Sectional view taken along A-A 'of the top view of FIG. 15 (A) corresponds to FIG. 14. 図15(A)示すように、容量電極1403は電気的に接続された接続配線1404を介して電流制御用TFTのソース領域31と電気的に接続される。 As Figure 15 shows (A), the capacitor electrode 1403 is electrically connected to electrically connected to the source region 31 of the current control TFT through a connecting wiring 1404. なお、接続配線1404はソース配線21、36及びドレイン配線22、37と同時に形成される。 The connection wiring 1404 is formed simultaneously with the source wiring 21, 36 and the drain wiring 22 and 37. また、図15(B)は図15(A)に示す上面図の回路構成を表している。 Further, FIG. 15 (B) represents the circuit configuration of the top view shown in FIG. 15 (A).

なお、本実施例の構成は、実施例1〜7のいずれの構成とも自由に組み合わせることができる。 The constitution of this embodiment can be freely combined with any structure of Examples 1-7. 即ち、画素内に保持容量が設けられるだけであって、TFT構造やEL層の材料等に限定を加えるものではない。 That is, merely storage capacitor is provided in a pixel, not intended to be limited to the materials of the TFT structure or EL layer.

実施例1では、結晶質珪素膜302の形成手段としてレーザー結晶化を用いているが、本実施例では異なる結晶化手段を用いる場合について説明する。 In the first embodiment, although a laser crystallization as means for forming the crystalline silicon film 302, in this embodiment will be described using different crystallization unit.

本実施例では、非晶質珪素膜を形成した後、特開平7−130652号公報に記載された技術を用いて結晶化を行う。 In this embodiment, after forming the amorphous silicon film, crystallization is performed using the technique described in JP-A-7-130652. 同公報に記載された技術は、結晶化を促進(助長)する触媒として、ニッケル等の元素を用い、結晶性の高い結晶質珪素膜を得る技術である。 Technique described in this publication, as a catalyst for promoting crystallization (facilitator), using an element such as nickel, it is a technique to obtain a highly crystalline crystalline silicon film.

また、結晶化工程が終了した後で、結晶化に用いた触媒を除去する工程を行っても良い。 Further, after the crystallization process is completed, it may be performed a step of removing the catalyst used in crystallization. その場合、特開平10−270363号若しくは特開平8−330602号に記載された技術により触媒をゲッタリングすれば良い。 In that case, it is sufficient gettering a catalyst by the technique described in JP-A-10-270363 or JP-A-8-330602.

また、本出願人による特願平11−076967の出願明細書に記載された技術を用いてTFTを形成しても良い。 It is also possible to form a TFT using the techniques described in application specification of Japanese Patent Application No. 11-076967 by the present applicant.

以上のように、実施例1に示した作製工程は一実施例であって、図1又は実施例1の図5(C)の構造が実現できるのであれば、他の作製工程を用いても問題はない。 As described above, the manufacturing steps shown in the first embodiment is merely an example, if the structure shown in FIG. 5 (C) of FIG. 1 or Example 1 can be achieved, even when using other manufacturing process No problem.

なお、本実施例の構成は、実施例1〜8のいずれの構成とも自由に組み合わせることが可能である。 The constitution of this embodiment can be freely combined with any structure described in Embodiments 1-8.

本発明のEL表示装置を駆動するにあたって、画像信号としてアナログ信号を用いたアナログ駆動を行うこともできるし、デジタル信号を用いたデジタル駆動を行うこともできる。 In driving the EL display device of the present invention, it can either be performed analog driving using an analog signal as an image signal, can be performed digital driving using a digital signal.

アナログ駆動を行う場合、スイッチング用TFTのソース配線にはアナログ信号が送られ、その階調情報を含んだアナログ信号が電流制御用TFTのゲート電圧となる。 When performing analog driving, an analog signal is sent to a source wiring of a switching TFT, and the analog signal containing the gradation information becomes a gate voltage of the current controlling TFT. そして、電流制御用TFTでEL素子に流れる電流を制御し、EL素子の発光強度を制御して階調表示を行う。 Then, by controlling the current flowing in the current controlling TFT to the EL element performs gradation display by controlling the luminous intensity of the EL element. この場合、電流制御用TFTは飽和領域で動作させることが望ましい。 In this case, the current control TFT, it is desirable to operate in the saturation region. 即ち、|Vds|>|Vgs−Vth|の条件内で動作させることが望ましい。 That, | Vds |> | Vgs-Vth | be operated in a condition desirable. なお、ここでVdsはソース領域とドレイン領域との間の電圧、Vgsはソース領域とゲート電極との間の電圧、VthはTFTのしきい値電圧である。 Note that Vds is the voltage between the source region and the drain region, Vgs is the voltage between the source region and the gate electrode, Vth is a threshold voltage of the TFT.

一方、デジタル駆動を行う場合、アナログ的な階調表示とは異なり、時分割駆動(時間階調駆動)もしくは面積階調駆動と呼ばれる階調表示を行う。 On the other hand, when performing digital drive, unlike analog gradation display, it performs division driving gradation display referred to as (time grayscale driving) or an area gray scale driving when. 即ち、発光時間の長さや発光面積比率を調節することで、視覚的に色階調が変化しているように見せる。 That is, by adjusting the length and emission area ratio of the light emission time, it appears as visually color gradation is changed. この場合、電流制御用TFTは線形領域で動作させることが望ましい。 In this case, the current control TFT, it is desirable to operate in a linear region. 即ち、|Vds|<|Vgs−Vth|の条件内で動作させることが望ましい。 That, | Vds | <| Vgs-Vth | be operated in a condition desirable.

EL素子は液晶素子に比べて非常に応答速度が速いため、高速で駆動することが可能である。 EL element for very high speed response in comparison to a liquid crystal element, it is possible to drive at a high speed. そのため、1フレームを複数のサブフレームに分割して階調表示を行う時分割駆動に適した素子であると言える。 Therefore, it can be said that by dividing one frame into a plurality of sub-frames is a device suitable for time division driving of performing gradation display. また、1フレーム期間が短いため電流制御用TFTのゲート電圧を保持しておく時間も短くて済み、保持容量を小さくする、もしくは省略する上で有利と言える。 Also, be short the time to hold the gate voltage of the one frame period is short since the current controlling TFT, and to reduce the holding capacity, or it can be said that the advantageous to omit.

このように、本発明は素子構造に関する技術であるので、駆動方法は如何なるものであっても構わない。 Thus, since the present invention is a technique related to the element structure, a driving method may be any one.

本実施例では、本発明に係るEL表示装置の画素構造の例を図23(A)、(B)に示す。 In this embodiment, an example of a pixel structure of an EL display device according to the present invention FIG. 23 (A), shown in (B). なお、本実施例において、4701はスイッチング用TFT4702のソース配線、4703はスイッチング用TFT4702のゲート配線、4704は電流制御用TFT、4705は電流供給線、4706は電源制御用TFT、4707は電源制御用ゲート配線、4708はEL素子とする。 In the present embodiment, 4701 denotes a source wiring of a switching TFT TFT4702, 4703 denotes a gate wiring of the switching TFT TFT4702, 4704 denotes a current control TFT, 4705 denotes a current supply line, 4706 the power supply controlling TFT, 4707 is a power supply control gate wiring, 4708 denotes an EL element. 電源制御用TFT4706の動作については特願平11−341272号を参照すると良い。 May refer to Japanese Patent Application No. 11-341272 is the operation of power supply controlling 4706.

また、本実施例では電源制御用TFT4706を電流制御用TFT4704とEL素子4708との間に設けているが、電源制御用TFT4706とEL素子4708との間に電流制御用TFT4704が設けられた構造としても良い。 Further, the power supply controlling TFT4706 in this embodiment are provided between the current control TFT TFT4704 and EL element 4708, a structure in which the current control TFT TFT4704 is provided between the power supply controlling TFT4706 and EL element 4708 it may be. また、電源制御用TFT4706は電流制御用TFT4704と同一構造とするか、同一の活性層で直列させて形成するのが好ましい。 Further, the power supply controlling TFT4706 is either the same structure as the current control TFT TFT4704, preferably formed by series in the same active layer.

また、図23(A)は、二つの画素間で電流供給線4705を共通とした場合の例である。 Further, FIG. 23 (A) is an example of a case in which the common current supply line 4705 between the two pixels. 即ち、二つの画素が電流供給線4705を中心に線対称となるように形成されている点に特徴がある。 Namely, this is characterized in that it is formed as two pixels are lineal-symmetrically around the current supply line 4705. この場合、電流供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。 In this case, it is possible to reduce the number of current supply lines, it can be made even more high definition pixel portion.

また、図23(B)は、ゲート配線4703と平行に電流供給線4710を設け、ソース配線4701と平行に電源制御用ゲート配線4711を設けた場合の例である。 Further, FIG. 23 (B) is provided parallel to the current supply line 4710 and the gate wiring 4703, an example of a case in which the source wiring 4701 in parallel with the power supply controlling gate wiring 4711. なお、図23(B)では電流供給線4710とゲート配線4703とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を挟んで重なるように設けることもできる。 Although it becomes so arranged structure so as not to overlap and the FIG. 23 (B) in the current supply line 4710 and the gate wiring 4703, but provided that both are wirings formed on different layers, overlap sandwiching an insulating film It can also be provided so. この場合、電流供給線4710とゲート配線4703とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。 In this case, since it is possible to share the exclusive surface area of ​​the electric current supply line 4710 and the gate wiring 4703 can further enhancing the definition of the pixel portion.

本実施例では、本発明に係るEL表示装置の画素構造の例を図24(A)、(B)に示す。 In this embodiment, an example of a pixel structure of an EL display device according to the present invention FIG. 24 (A), shown in (B). なお、本実施例において、4801はスイッチング用TFT4802のソース配線、4803はスイッチング用TFT4802のゲート配線、4804は電流制御用TFT、4805は電流供給線、4806は消去用TFT、4807は消去用ゲート配線、4808はEL素子とする。 In the present embodiment, 4801 denotes a source wiring of a switching TFT 4802, 4803 denotes a gate wiring of the switching TFT 4802, 4804 denotes a current control TFT, 4805 denotes a current supply line, 4806 erasing TFT, 4807 is the erasing gate wiring , 4808 denotes an EL element. 消去用TFT4806の動作については特願平11−338786号を参照すると良い。 It may refer to Japanese Patent Application No. 11-338786 For the operation of the erasing TFT4806.

消去用TFT4806のドレインは電流制御用TFT4804のゲートに接続され、電流制御用TFT4804のゲート電圧を強制的に変化させることができるようになっている。 The drain of the erasing TFT4806 is connected to the gate of the current control 4804, and is capable to forcibly change the gate voltage of the current control TFT 4804. なお、消去用TFT4806はnチャネル型TFTとしてもpチャネル型TFTとしても良いが、オフ電流を小さくできるようにスイッチング用TFT4802と同一構造とすることが好ましい。 Incidentally, the erasing TFT4806 may be a p-channel type TFT as n-channel type TFT, it is preferable to be the same structure as the switching TFT TFT4802 to allow a smaller off-current.

また、図24(A)は、二つの画素間で電流供給線4805を共通とした場合の例である。 Further, FIG. 24 (A) is an example of a case in which the common current supply line 4805 between the two pixels. 即ち、二つの画素が電流供給線4805を中心に線対称となるように形成されている点に特徴がある。 Namely, this is characterized in that it is formed as two pixels are lineal-symmetrically around the current supply line 4805. この場合、電流供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。 In this case, it is possible to reduce the number of current supply lines, it can be made even more high definition pixel portion.

また、図24(B)は、ゲート配線4803と平行に電流供給線4810を設け、ソース配線4801と平行に消去用ゲート配線4811を設けた場合の例である。 Further, FIG. 24 (B) provided parallel to the current supply line 4810 and the gate wiring 4803, an example of a case in which the source wiring 4801 in parallel with the erasing gate wiring 4811. なお、図24(B)では電流供給線4810とゲート配線4803とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を挟んで重なるように設けることもできる。 Although it becomes so arranged structure so as not to overlap and the FIG. 24 (B) in the current supply line 4810 and the gate wiring 4803, but provided that both are wirings formed on different layers, overlap sandwiching an insulating film It can also be provided so. この場合、電流供給線4810とゲート配線4803とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。 In this case, since it is possible to share the exclusive surface area of ​​the electric current supply line 4810 and the gate wiring 4803 can further enhancing the definition of the pixel portion.

本発明のEL表示装置は画素内にいくつのTFTを設けた構造としても良い。 EL display device of the present invention may have a structure in which a number of the TFT in the pixel.
実施例11、12ではTFTを三つ設けた例を示しているが、四つ乃至六つのTFTを設けても構わない。 It is shown an example in which three of the TFT in Example 11 and 12, may be provided with four or six of the TFT. 本発明はEL表示装置の画素構造に限定されずに実施することが可能である。 The invention can be implemented without being limited to the pixel structure of the EL display device.

本実施例では、図1の電流制御用TFT202としてpチャネル型TFTを用いた場合の例について説明する。 In this embodiment, it will be described an example of a case of using a p-channel type TFT as the current control TFT202 in FIG. なお、その他の部分は図1と同様であるので詳細な説明は省略する。 The other part is detailed description is omitted because it is similar to FIG. 1.

本実施例の画素の断面構造を図25に示す。 The cross-sectional structure of a pixel of this embodiment is shown in FIG. 25. 本実施例で用いるpチャネル型TFTの作製方法は実施例1を参考にすれば良い。 The method for manufacturing a p-channel type TFT used in this embodiment may be a first embodiment for reference. pチャネル型TFTの活性層はソース領域2801、ドレイン領域2802およびチャネル形成領域2803を含み、ソース領域2801はソース配線36に、ドレイン領域2802はドレイン配線37に接続されている。 Active layer of the p-channel type TFT includes a source region 2801, drain region 2802 and a channel formation region 2803, a source region 2801 to the source line 36, the drain region 2802 is connected to the drain wiring 37.

このように、電流制御用TFTにEL素子の陽極が接続される場合は、電流制御用TFTとしてpチャネル型TFTを用いることが好ましい。 Thus, when the anode of the EL element is connected to the current control TFT, it is preferable to use a p-channel type TFT as the current controlling TFT.

なお、本実施例の構成は、実施例1〜13のいずれの構成とも自由に組み合わせて実施することが可能である。 The constitution of this embodiment can be freely implemented in combination of any structures of Examples 1-13.

本発明において、三重項励起子からの燐光を発光に利用できるEL材料を用いることで、外部発光量子効率を飛躍的に向上させることができる。 In the present invention, by using the EL material which can use phosphorescence from a triplet exciton emission can drastically improve the external light emission quantum efficiency. これにより、EL素子の低消費電力化、長寿命化、および軽量化が可能になる。 As a result, the power consumption of the EL element, allowing long life, and light weight.
ここで、三重項励起子を利用し、外部発光量子効率を向上させた報告を示す。 Here, by using the triplet exciton indicates the report of the external light emitting quantum efficiency is improved.
(T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo,1991) p.437.) 上記論文に報告されたEL材料(クマリン色素)の分子式を以下に示す。 (T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo, 1991) p.437.) EL material reported in the article It is shown below (coumarin pigment) reported by the above.

(MABaldo, DFO'Brien, Y.You, A.Shoustikov, S.Sibley, METhompson, SRForrest, Nature 395 (1998) p.151.) 上記論文に報告されたEL材料(Pt錯体)の分子式を以下に示す。 (MABaldo, DFO'Brien, Y.You, A.Shoustikov, S.Sibley, METhompson, SRForrest, Nature 395 (1998) p.151.) The molecular formula of the papers reported EL material (Pt complex) below show.

(MABaldo, S.Lamansky, PEBurrrows, METhompson, SRForrest, Appl.Phys.Lett.,75 (1999) p.4.)(T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.) 上記論文に報告されたEL材料(Ir錯体)の分子式を以下に示す。 (MABaldo, S.Lamansky, PEBurrrows, METhompson, SRForrest, Appl.Phys.Lett., 75 (1999) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T .Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.) the molecular formula of the papers reported EL material (Ir complex) It is shown below.

以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子からの蛍光発光を用いる場合より3〜4倍の高い外部発光量子効率の実現が可能となる。 It is possible to realize a three to four times higher external light emission quantum efficiency than the case of using fluorescence from a singlet exciton in principle if utilizing phosphorescence from triplet exciton as above. なお、本実施例の構成は、実施例1〜実施例13のいずれの構成とも自由に組み合わせて実施することが可能である。 The constitution of this embodiment can be freely implemented in combination of any structures of the Embodiments 1 to 13.

実施例1ではEL層として有機EL材料を用いることが好ましいとしたが、本発明は無機EL材料を用いても実施できる。 Was that it is preferable to use an organic EL material as an EL layer in the first embodiment, the present invention may be practiced by using an inorganic EL material. 但し、現在の無機EL材料は非常に駆動電圧が高いため、アナログ駆動を行う場合には、そのような駆動電圧に耐えうる耐圧特性を有するTFTを用いなければならない。 However, since current inorganic EL materials is extremely high driving voltage, the case of performing analog driving shall use the TFT having a breakdown voltage that can withstand such a driving voltage.

または、将来的にさらに駆動電圧の低い無機EL材料が開発されれば、本発明に適用することは可能である。 Or, if future lower inorganic EL materials driving voltage is developed, it is possible to apply the present invention.

また、本実施例の構成は、実施例1〜14のいずれの構成とも自由に組み合わせることが可能である。 The configuration of this embodiment can be freely combined with any structure described in Embodiments 1 to 14.

本発明を実施して形成されたアクティブマトリクス型EL表示装置(ELモジュール)は、自発光型であるため液晶表示装置に比べて明るい場所での視認性に優れている。 The active matrix type EL display device formed by implementing the present invention (EL module) is excellent in visibility in bright surroundings compared to liquid crystal display device because it is a self-luminous. そのため直視型のELディスプレイ(ELモジュールを組み込んだ表示ディスプレイを指す)として用途は広い。 Therefore it uses as a direct-view type EL display (indicating a display displaying incorporating an EL module) wide.

なお、ELディスプレイが液晶ディスプレイよりも有利な点の一つとして視野角の広さが挙げられる。 Incidentally, EL display wide viewing angle can be given as one advantage over liquid crystal displays. 従って、TV放送等を大画面で鑑賞するには対角30インチ以上(典型的には40インチ以上)の表示ディスプレイ(表示モニタ)として本発明のELディスプレイを用いるとよい。 Therefore, it is preferable to use the EL display of the present invention a TV broadcast or the like as the diagonal 30 inches or more watch a large screen display (display monitor) of (typically 40 inches or more).

また、ELディスプレイ(パソコンモニタ、TV放送受信用モニタ、広告表示モニタ等)として用いるだけでなく、様々な電子装置の表示ディスプレイとして用いることができる。 In addition, EL display (personal computer monitor, TV broadcast receiving monitor, an advertisement display monitor, etc.) not only used as, can be used as a display display of various electronic devices.

その様な電子装置としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、カーナビゲーション、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはコンパクトディスク(CD)、レーザーディスク(LD)又はデジタルビデオディスク(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。 As such electronic devices, a video camera, a digital camera, a goggle type display (head mount display), a car navigation, a personal computer, a portable information terminal (mobile computer, portable telephone or electronic book), an image having a recording medium reproducing apparatus (compact specifically disc (CD), a reproducing recording media such as laser discs (LD), or digital video disc (DVD), device provided with a display for displaying the image), and the like. それら電子装置の例を図16に示す。 The examples of the electronic apparatus shown in FIG. 16.

図16(A)はパーソナルコンピュータであり、本体2001、筐体2002、表示部2003、キーボード2004を含む。 Figure 16 (A) shows a personal computer which includes a main body 2001, a housing 2002, a display portion 2003, a keyboard 2004. 本発明は表示部2003に用いることができる。 The present invention can be used in the display portion 2003.

図16(B)はビデオカメラであり、本体2101、表示部2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106を含む。 Figure 16 (B) shows a video camera which includes a main body 2101, a display portion 2102, an audio input portion 2103, operation switches 2104, a battery 2105, an image receiving portion 2106. 本発明を表示部2102に用いることができる。 It can be used in the display portion 2102 of the present invention.

図16(C)はゴーグル型ディスプレイであり、本体2201、表示部2202、アーム部2203を含む。 Figure 16 (C) shows a goggle type display including a main body 2201, a display portion 2202, an arm portion 2203. 本発明は表示部2202に用いることができる。 The present invention can be used in the display portion 2202.

図16(D)は携帯型(モバイル)コンピュータであり、本体2301、カメラ部2302、受像部2303、操作スイッチ2304、表示部2305を含む。 Figure 16 (D) shows a portable (mobile) computer which includes a main body 2301, a camera portion 2302, an image receiving portion 2303, operation switches 2304, a display portion 2305. 本発明は表示部2305に用いることができる。 The present invention can be used in the display portion 2305.

図16(E)は記録媒体を備えた画像再生装置(具体的にはDVD再生装置) Figure 16 (E) an image reproducing device provided with a recording medium (specifically, a DVD playback device)
であり、本体2401、記録媒体(CD、LDまたはDVD等)2402、操作スイッチ2403、表示部(a)2404、表示部(b)2405を含む。 , And the containing body 2401, recording medium (CD, LD, DVD, or the like) 2402, operation switches 2403, a display portion (a) 2404, a display portion (b) 2405. 表示部(a)は主として画像情報を表示し、表示部(b)は主として文字情報を表示するが、本発明はこれら表示部(a)、(b)に用いることができる。 Display unit (a) mainly displays image information, display unit (b) mainly displays character information, the present invention these display portions (a), can be used in (b). なお、記録媒体を備えた画像再生装置としては、CD再生装置、ゲーム機器などに本発明を用いることができる。 As the image reproducing device provided with a recording medium, it can be used as a CD player, such as a game device.

図16(F)はELディスプレイであり、筐体2501、支持台2502、表示部2503を含む。 Figure 16 (F) is an EL display, containing a casing 2501, a supporting base 2502, a display portion 2503. 本発明は表示部2503に用いることができる。 The present invention can be used in the display portion 2503. 本発明のELディスプレイは特に大画面化した場合において有利であり、対角10インチ以上(特に対角30インチ以上)のディスプレイには有利である。 EL display of the present invention is advantageous in particularly when a large size screen surfaced, is advantageous for the display of a 10 inch diagonal or larger (in particular, a diagonal 30 inches or more).

また、将来的にEL材料の発光輝度が高くなれば、フロント型若しくはリア型のプロジェクターに用いることも可能となる。 Also, the higher the light emission luminance in the future EL material, it can be used for a front or rear projector.

また、上記電子装置はインターネットやCATV(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。 In addition, the electronic device are more likely to be used for display information distributed through electronic communication lines such as the Internet and CATV (cable TV), and in particular likely to display moving picture information. EL材料の応答速度は非常に高いため、そのような動画表示を行うに適している。 The response speed of EL materials is extremely high, is suitable for performing such a video display.

また、EL表示装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。 Further, the EL display device for the portion is emitting light consumes power, it is desirable that the light emitting portion to display information such that as small as possible. 従って、携帯情報端末、特に携帯電話やカーオーディオのような文字情報を主とする表示部にEL表示装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。 Accordingly, a portable information terminal, particularly when using the EL display device in a display portion mainly for character information, such as mobile phones and car audio, display text information non-emitting portions as background and forming the light-emitting portion it is desirable to.

ここで図22(A)は携帯電話であり、本体2601、音声出力部2602、音声入力部2603、表示部2604、操作スイッチ2605、アンテナ2606を含む。 Here, FIG. 22 (A) shows a cellular phone including a main body 2601, an audio output portion 2602, an audio input portion 2603, a display portion 2604, operation switches 2605, an antenna 2606. 本発明のEL表示装置は表示部2604に用いることができる。 EL display device of the present invention can be used in the display portion 2604. なお、表示部2604は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。 The display unit 2604 can reduce power consumption of the portable telephone by displaying white characters on a black background.

また、図22(B)は車載用オーディオ(カーオーディオ)であり、本体2701、表示部2702、操作スイッチ2703、2704を含む。 Further, FIG. 22 (B) is a car audio (car audio), which includes a main body 2701, a display portion 2702, and operation switches 2703 and 2704. 本発明のEL表示装置は表示部2702に用いることができる。 EL display device of the present invention can be used in the display portion 2702. また、本実施例では車載用オーディオを示すが、据え置き型オーディオに用いても良い。 Further, in the present embodiment is an in-car audio, may also be used in stationary audio. なお、表示部2702は黒色の背景に白色の文字を表示することで消費電力を抑えられる。 The display unit 2702 can suppress the power consumption by displaying white characters on a black background.

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子装置に適用することが可能である。 As described above, the application range of the present invention is so wide, it can be applied to electronic devices in all fields. また、本実施例の電子装置は実施例1〜16のどのような組み合わせからなる構成を用いても実現することができる。 The electronic device of this embodiment can be realized by using a combination of constitutions in Examples 1-16 throat.

EL表示装置の画素部の断面構造を示す図。 It shows a cross-sectional structure of a pixel portion of an EL display device. EL表示装置の画素部の上面構造及び構成を示す図。 It shows a top structure and configuration of the pixel portion of an EL display device. アクティブマトリクス型EL表示装置の作製工程を示す図。 Figure showing a manufacturing process of an active matrix type EL display device. アクティブマトリクス型EL表示装置の作製工程を示す図。 Figure showing a manufacturing process of an active matrix type EL display device. アクティブマトリクス型EL表示装置の作製工程を示す図。 Figure showing a manufacturing process of an active matrix type EL display device. ELモジュールの外観を示す図。 It shows the appearance of the EL module. EL表示装置の回路ブロック構成を示す図。 Diagram illustrating a circuit block structure of an EL display device. EL表示装置の画素部を拡大した図。 Enlarged view of a pixel portion of an EL display device. EL表示装置のサンプリング回路の素子構造を示す図。 It shows an element structure of a sampling circuit of an EL display device. EL表示装置の画素部の構成を示す図。 Diagram showing the structure of a pixel portion of an EL display device. EL表示装置の画素部の断面構造を示す図。 It shows a cross-sectional structure of a pixel portion of an EL display device. EL表示装置の画素部の上面構造及び構成を示す図。 It shows a top structure and configuration of the pixel portion of an EL display device. EL表示装置の画素部の断面構造を示す図。 It shows a cross-sectional structure of a pixel portion of an EL display device. EL表示装置の画素部の断面構造を示す図。 It shows a cross-sectional structure of a pixel portion of an EL display device. EL表示装置の画素部の上面構造及び構成を示す図。 It shows a top structure and configuration of the pixel portion of an EL display device. 電子装置の具体例を示す図。 It illustrates a specific example of an electronic device. ELモジュールの外観を示す図。 It shows the appearance of the EL module. コンタクト構造の作製工程を示す図。 It shows a manufacturing process of a contact structure. インクジェット方式を説明するための図。 Diagram for explaining an ink jet method. インクジェット方式によるEL層形成を示す図。 It shows an EL layer formation by ink jet method. EL層の積層構造を示す図。 It shows a laminate structure of the EL layer. 電子装置の具体例を示す図。 It illustrates a specific example of an electronic device. EL表示装置の画素部の回路構成を示す図。 It shows a circuit structure of a pixel portion of an EL display device. EL表示装置の画素部の回路構成を示す図。 It shows a circuit structure of a pixel portion of an EL display device. EL表示装置の画素部の断面構造を示す図。 It shows a cross-sectional structure of a pixel portion of an EL display device.

Claims (3)

  1. 基板上に下地膜を形成し、 The base film is formed on a substrate,
    前記下地膜上に薄膜トランジスタを形成し、 Forming a thin film transistor on the underlayer,
    前記薄膜トランジスタ上に第1のパッシベーション膜を形成し、 The first passivation film is formed on the thin film transistor,
    前記第1のパッシベーション膜上に、樹脂を有する平坦化膜を形成し、 On the first passivation film, forming a flattening film having the resin,
    前記平坦化膜上に第2のパッシベーション膜を形成し、 Wherein the second passivation film is formed on the planarizing film,
    前記第2のパッシベーション膜上に、前記薄膜トランジスタに電気的に接続された第1の電極を形成し、 On the second passivation film, forming a first electrode electrically connected to the thin film transistor,
    前記第1の電極上にEL層を形成し、 And forming an EL layer on the first electrode,
    前記EL層上に第2の電極を形成し、 A second electrode formed on said EL layer,
    前記第2の電極上に第3のパッシベーション膜を形成し、 The third passivation film is formed on the second electrode,
    前記下地膜、前記第1のパッシベーション膜、前記第2のパッシベーション膜及び前記第3のパッシベーション膜はそれぞれ、酸化アルミニウム、窒化アルミニウム及び窒化酸化アルミニウムのうち少なくとも一つを含み、前記第2のパッシベーション膜は窒化アルミニウムを含まないように形成することを特徴とする電気光学装置の作製方法。 The underlayer, the first passivation film, wherein each of the second passivation layer and the third passivation film comprises at least one of aluminum oxide, aluminum and aluminum nitride oxide nitride, the second passivation film a manufacturing method of an electro-optical device, and forming to include no aluminum nitride.
  2. 請求項1において、 Oite to claim 1,
    前記第2の電極と前記第3のパッシベーション膜の間に保護電極を形成することを特徴とする電気光学装置の作製方法。 A manufacturing method of an electro-optical device, and forming a protective electrode between the third passivation film and the second electrode.
  3. 請求項1 または請求項において、 According to claim 1 or claim 2,
    前記第3のパッシベーション膜上にハウジング材を設け、 A housing member provided on the third passivation film,
    前記基板と前記ハウジング材との間の空隙に、不活性ガス、不活性液体又は樹脂を充填することを特徴とする電気光学装置の作製方法。 Method for manufacturing an electro-optical device characterized by filling the gap, inert gas, an inert liquid or resin between the housing material and the substrate.
JP2006273635A 1999-06-04 2006-10-05 Method for manufacturing an electro-optical device Expired - Fee Related JP4532453B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP15881399 1999-06-04
JP2006273635A JP4532453B2 (en) 1999-06-04 2006-10-05 Method for manufacturing an electro-optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006273635A JP4532453B2 (en) 1999-06-04 2006-10-05 Method for manufacturing an electro-optical device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003008554 Division

Publications (2)

Publication Number Publication Date
JP2007048758A JP2007048758A (en) 2007-02-22
JP4532453B2 true JP4532453B2 (en) 2010-08-25

Family

ID=37851376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006273635A Expired - Fee Related JP4532453B2 (en) 1999-06-04 2006-10-05 Method for manufacturing an electro-optical device

Country Status (1)

Country Link
JP (1) JP4532453B2 (en)

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62180988A (en) * 1986-02-04 1987-08-08 Olympus Optical Co Thin film el device
JPH01186589A (en) * 1988-01-13 1989-07-26 Nippon Sheet Glass Co Ltd Electroluminescence element
JPH02265194A (en) * 1989-04-04 1990-10-29 Ricoh Co Ltd Color thin-film el panel
JP2813499B2 (en) * 1991-09-30 1998-10-22 出光興産株式会社 Organic el element
JP3201029B2 (en) * 1992-12-04 2001-08-20 富士ゼロックス株式会社 Thin film transistor
JPH06310279A (en) * 1993-04-27 1994-11-04 Tonen Chem Corp Electroluminescence lamp
JPH0917572A (en) * 1995-06-26 1997-01-17 Hewlett Packard Co <Hp> Seal forming method of thin film electroluminescence element and electroluminescence element
JP3383535B2 (en) * 1995-12-14 2003-03-04 株式会社半導体エネルギー研究所 Semiconductor device
JP3188167B2 (en) * 1995-12-15 2001-07-16 三洋電機株式会社 Thin film transistor
JP3392672B2 (en) * 1996-11-29 2003-03-31 三洋電機株式会社 Display device
JPH10172762A (en) * 1996-12-11 1998-06-26 Sanyo Electric Co Ltd Manufacture of display device using electroluminescent element and display device therefor
JP3377160B2 (en) * 1996-12-13 2003-02-17 シャープ株式会社 Semiconductor device and manufacturing method thereof
JP3463971B2 (en) * 1996-12-26 2003-11-05 出光興産株式会社 Organic active el light-emitting device
JPH10253989A (en) * 1997-03-12 1998-09-25 Toshiba Corp Display device
JPH10268360A (en) * 1997-03-26 1998-10-09 Semiconductor Energy Lab Co Ltd Display device
JPH10303427A (en) * 1997-04-24 1998-11-13 Semiconductor Energy Lab Co Ltd Preparation of semiconductor device and preparation of substrate for semiconductor device
JP3830238B2 (en) * 1997-08-29 2006-10-04 セイコーエプソン株式会社 Active matrix type devices
JPH11143379A (en) * 1997-09-03 1999-05-28 Semiconductor Energy Lab Co Ltd Semiconductor display device correcting system and its method
JP3753845B2 (en) * 1997-09-10 2006-03-08 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
JPH11111993A (en) * 1997-09-30 1999-04-23 Toshiba Corp Manufacture of semiconductor device
JP4183786B2 (en) * 1997-10-17 2008-11-19 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
JPH11133405A (en) * 1997-10-30 1999-05-21 Casio Comput Co Ltd Display device

Also Published As

Publication number Publication date
JP2007048758A (en) 2007-02-22

Similar Documents

Publication Publication Date Title
US7339317B2 (en) Light-emitting device having triplet and singlet compound in light-emitting layers
JP5178859B2 (en) Electronic device, a display device
US7622863B2 (en) Light-emitting device and electronic device including first and second light emitting elements
US6730966B2 (en) EL display using a semiconductor thin film transistor
US6433487B1 (en) EL display device and manufacturing method thereof
KR100713019B1 (en) Method of manufacturing an electro-optical device
EP1093167B1 (en) Electro-optical device and manufacturing method thereof
US7113154B1 (en) Electronic device
US8053979B2 (en) Light-emitting organic compound with improved reliability
US6696105B2 (en) Thin film forming device, thin film forming method, and self-light emitting device
JP5917755B2 (en) Light emitting device, the module and the electronic device
US7154120B2 (en) Light emitting device and fabrication method thereof
US7592193B2 (en) Light emitting device
CN1742518B (en) Electroluminescence device
US8785964B2 (en) Panel light comprising a light-emitting device
KR100968515B1 (en) Light emitting divice
CN1767226B (en) Thin film forming device, method of forming a thin film, and self-light-emitting device
US8158992B2 (en) Self-light-emitting device and method of manufacturing the same
CN101118923B (en) El display device
CN100576558C (en) Light emitting device
CN100383983C (en) EL display device and method for making same
US8415876B2 (en) Light emitting device and display comprising light emitting device
US20050051774A1 (en) Self-luminous device and electric machine using the same
CN1744345B (en) Self-light emitting device and method of manufacturing the same
US20050006667A1 (en) EL display device and electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100610

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees