JP4404261B2 - Solid-state imaging device and imaging apparatus - Google Patents
Solid-state imaging device and imaging apparatus Download PDFInfo
- Publication number
- JP4404261B2 JP4404261B2 JP2004217508A JP2004217508A JP4404261B2 JP 4404261 B2 JP4404261 B2 JP 4404261B2 JP 2004217508 A JP2004217508 A JP 2004217508A JP 2004217508 A JP2004217508 A JP 2004217508A JP 4404261 B2 JP4404261 B2 JP 4404261B2
- Authority
- JP
- Japan
- Prior art keywords
- signals
- signal
- pixel
- output
- signal lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明は、固体撮像素子および撮像装置に関し、特に光電変換によって得られる画素情報を画素単位で読み出すことが可能なX‐Yアドレス型固体撮像素子および当該固体撮像素子を用いた撮像装置に関する。 The present invention relates to a solid-state imaging device and an imaging device, and more particularly to an XY address type solid-state imaging device capable of reading pixel information obtained by photoelectric conversion in units of pixels and an imaging device using the solid-state imaging device.
X‐Yアドレス型固体撮像素子の一種である増幅型固体撮像素子では、画素そのものに増幅機能を持たせるために、MOS構造等の能動素子(MOSトランジスタ)を用いて画素を構成している(例えば、特許文献1参照)。この増幅型固体撮像素子の従来例を図9に示す。図9において、画素トランジスタ81が行列状に多数配列され、各画素トランジスタ81のゲート電極が行単位で垂直選択線82に接続され、各ソース電極が列単位で垂直信号線83に接続され、さらに各ドレイン電極には電源電圧VDが印加されている。各垂直選択線82は、垂直スキャナ84の出力端に接続されている。
In an amplification type solid-state imaging device which is a kind of XY address type solid-state imaging device, a pixel is configured using an active element (MOS transistor) such as a MOS structure in order to give the pixel itself an amplification function ( For example, see Patent Document 1). A conventional example of this amplification type solid-state imaging device is shown in FIG. In FIG. 9, a large number of
各垂直信号線83は、動作スイッチであるNchMOSトランジスタ85のドレイン電極に接続されている。このMOSトランジスタ85のソース電極は、負荷容量86の一端に接続されるとともに、水平スイッチであるNchMOSトランジスタ87のドレイン電極に接続され、そのゲート電極には、動作パルスφOPが印加される。負荷容量86の他端は接地されている。MOSトランジスタ87のソース電極は水平信号線88に接続され、そのゲート電極は水平走査回路89の出力端に接続されている。水平信号線88の一端は、出力端子90に接続されている。
Each vertical signal line 83 is connected to the drain electrode of an
上記構成の増幅型固体撮像素子において、入射光は画素トランジスタ81にてその光量に応じた電荷量の信号電荷に光電変換される。画素トランジスタ81からの入射光量に応じた信号は、垂直信号線83を経て動作スイッチであるMOSトランジスタ85を介して負荷容量86に保持される。この保持された信号は、水平走査回路89によって制御される水平スイッチであるMOSトランジスタ87を介して水平信号線88に出力され、さらにこの水平信号線88を通して出力端子90から外部へ導出される。
In the amplification type solid-state imaging device having the above configuration, incident light is photoelectrically converted by the
このような増幅型固体撮像素子では、光電変換によって単位画素に蓄積された信号電荷に対してほぼ線形な出力信号が得られ、単位画素の蓄積できる信号電荷量によって撮像素子のダイナミックレンジが決定されてしまう。図10は、撮像素子の入射光量と出力信号量の関係を示す入出力特性図である。この入出力特性図から明らかなように、撮像素子のダイナミックレンジは、画素の飽和信号量とノイズレベルで決まってしまう。 In such an amplification type solid-state imaging device, an output signal that is almost linear with respect to the signal charge accumulated in the unit pixel by photoelectric conversion is obtained, and the dynamic range of the imaging device is determined by the amount of signal charge that can be accumulated in the unit pixel. End up. FIG. 10 is an input / output characteristic diagram showing the relationship between the incident light amount of the image sensor and the output signal amount. As is apparent from this input / output characteristic diagram, the dynamic range of the image sensor is determined by the saturation signal amount of the pixel and the noise level.
上述したように、従来の増幅型固体撮像素子では、単位画素の蓄積できる信号電荷量は、単位画素の大きさに応じて限界があることから、低輝度の被写体にカメラレンズの絞りを合わせると高輝度の被写体の信号は飽和してしまい、逆に高輝度の被写体にカメラレンズの絞りを合わせると低輝度の被写体の信号はノイズに埋もれてしまうため、画像認識等に要求されるダイナミックレンジを得ることができなかった。 As described above, in the conventional amplifying solid-state imaging device, the amount of signal charge that can be stored in a unit pixel is limited depending on the size of the unit pixel. The signal of a high-brightness subject is saturated, and conversely, if the camera lens aperture is adjusted to a high-brightness subject, the signal of the low-brightness subject is buried in noise. Couldn't get.
本発明は、上記課題に鑑みてなされたものであって、その目的とするところは、入射光量対出力信号量のダイナミックレンジを飛躍的に拡大することが可能な固体撮像素子および当該固体撮像素子を用いた撮像装置を提供することにある。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a solid-state imaging device capable of dramatically expanding the dynamic range of incident light amount versus output signal amount and the solid-state imaging device An object of the present invention is to provide an imaging apparatus using the above.
本発明による固体撮像素子では、行列状に配列されて入射光量に応じて蓄積される電荷を、異なる蓄積時間に対応したタイミングでリセットすることにより、同一行の画素から2以上の異なる蓄積時間の信号を出力する複数の画素と、同一列の画素を共通に接続した複数の垂直信号線と、同一行の画素からの前記2以上の異なる蓄積時間の信号を出力する当該2以上の異なる蓄積時間の信号に対応した2以上の水平信号線とを備え、前記複数の画素のうち、同一列の画素毎に前記複数の垂直信号線を通して読み出された前記2以上の異なる蓄積時間の信号を前記垂直信号線に接続された2以上の容量にそれぞれの蓄積時間に対応したタイミングで順次保持し、該2以上の容量に保持された前記2以上の異なる蓄積時間の信号を各蓄積時間毎に分離して前記同一行の画素毎に前記2以上の水平信号線を通して出力し、前記同一行の画素毎に前記2以上の水平信号線を通して出力される前記2以上の異なる蓄積時間の信号を加算する構成となっている。 In the solid-state imaging device according to the present invention, charges accumulated in accordance with the amount of incident light that are arranged in a matrix are reset at a timing corresponding to different accumulation times, so that two or more different accumulation times from pixels in the same row can be obtained. a plurality of pixels for outputting a signal, and a plurality of vertical signal lines connected to the pixels of the same column in common, the two or more different storage times for outputting a signal of the two or more different storage times from the pixels in the same row and a 2 or more horizontal signal lines corresponding to a signal, among the plurality of pixels, the signals of the two or more different storage times read through said plurality of vertical signal lines for each pixel in the same column sequentially holding at the timing corresponding to each of the storage time into two or more capacitors connected to the vertical signal line, the two or more signals of the two or more different storage times, which is held in the capacitor for each accumulation time The outputs through the two or more horizontal signal line for each pixel in the same row apart, to the addition of the two or more different signal accumulation time output through the two or more horizontal signal line for each pixel in the same row It has a configuration.
また、本発明による撮像装置では、行列状に配列されて入射光量に応じて蓄積される電荷を、異なる蓄積時間に対応したタイミングでリセットすることにより、同一行の画素から2以上の異なる蓄積時間の信号を出力する複数の画素のうち、同一列の画素毎に複数の垂直信号線を通して読み出された前記2以上の異なる蓄積時間の信号を前記垂直信号線に接続された2以上の容量にそれぞれの蓄積時間に対応したタイミングで順次保持し、該2以上の容量に保持された前記2以上の異なる蓄積時間の信号を各蓄積時間毎に分離して前記同一行の画素毎に前記2以上の異なる蓄積時間の信号に対応した2以上の水平信号線を通して出力する固体撮像素子と、前記同一行の画素毎に前記2以上の水平信号線を通して出力される前記2以上の異なる蓄積時間の信号を加算する信号処理回路とを備えた構成となっている。 Further, in the imaging apparatus according to the present invention, the charges accumulated in accordance with the amount of incident light that are arranged in a matrix are reset at a timing corresponding to different accumulation times, so that two or more different accumulation times from pixels in the same row. Among the plurality of pixels that output the above signal , the signals having the two or more different accumulation times read out through the plurality of vertical signal lines for each pixel in the same column are transferred to two or more capacitors connected to the vertical signal line. The signals are sequentially held at timings corresponding to the respective accumulation times , and the two or more different accumulation time signals held in the two or more capacitors are separated for each accumulation time, and the two or more for each pixel in the same row. different state imaging device to output accumulated through 2 or more horizontal signal lines corresponding to the signal time, the two or more different said output through the two or more horizontal signal line for each pixel of the same row of It has a configuration in which a signal processing circuit for adding the signal of the product time.
本発明による固体撮像素子によれば、同一列の画素毎に複数の垂直信号線を通して読み出された2以上の異なる蓄積時間の信号を垂直信号線に接続された2以上の容量にそれぞれの蓄積時間に対応したタイミングで順次保持し、該保持された2以上の異なる蓄積時間の信号を同一行の画素毎に2以上の水平信号線を通して出力し、これらを加算することにより、非常に広い範囲の入射光量に対してコントラストのある映像信号を得ることができるため、入射光量対出力信号量のダイナミックレンジを飛躍的に拡大することができる。 According to the solid-state imaging device of the present invention, signals of two or more different accumulation times read out through a plurality of vertical signal lines for each pixel in the same column are accumulated in two or more capacitors connected to the vertical signal lines, respectively. By holding the signals sequentially at the timing corresponding to the time, outputting the held signals of two or more different accumulation times through two or more horizontal signal lines for each pixel in the same row, and adding them, a very wide range Since a video signal having a contrast with respect to the incident light quantity can be obtained, the dynamic range of the incident light quantity versus the output signal quantity can be greatly expanded.
また、本発明による撮像装置によれば、同一列の画素毎に複数の垂直信号線を通して読み出された2以上の異なる蓄積時間の信号を垂直信号線に接続された2以上の容量にそれぞれの蓄積時間に対応したタイミングで順次保持し、該保持された2以上の異なる蓄積時間の信号を同一行の画素毎に2以上の水平信号線を通して出力する固体撮像素子を用い、この固体撮像素子から同一行の画素毎に出力される2以上の異なる蓄積時間の信号を加算して映像信号として出力することにより、非常に広い範囲の入射光量に対してコントラストのある映像信号を得ることができるため、入射光量対出力信号量のダイナミックレンジを飛躍的に拡大することができる。 Further, according to the imaging apparatus of the present invention, two or more different accumulation time signals read out through a plurality of vertical signal lines for each pixel in the same column are respectively transmitted to two or more capacitors connected to the vertical signal lines. Using a solid-state imaging device that sequentially holds at timings corresponding to the accumulation time and outputs the held signals of two or more different accumulation times through two or more horizontal signal lines for each pixel in the same row. By adding signals of two or more different accumulation times output for each pixel in the same row and outputting as a video signal, it is possible to obtain a video signal having a contrast with a very wide range of incident light quantity. The dynamic range of the incident light quantity versus the output signal quantity can be greatly expanded.
以下、本発明の実施の形態について図面を参照して詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
図1は、本発明による固体撮像素子の一実施形態を示す構成図である。図1において、画素トランジスタ(本例では、NchMOSトランジスタを示す)11が行列状に多数配列され、各画素トランジスタ11のゲート電極が行単位で垂直選択線12に接続され、各ソース電極が列単位で垂直信号線13に接続され、さらに各ドレイン電極には電源電圧VDが印加されている。各垂直選択線12は、垂直走査回路14および電子シャッタ走査回路15の出力端に接続されている。 FIG. 1 is a configuration diagram showing an embodiment of a solid-state imaging device according to the present invention. In FIG. 1, a large number of pixel transistors (in this example, NchMOS transistors are shown) 11 are arranged in a matrix, the gate electrode of each pixel transistor 11 is connected to the vertical selection line 12 in a row unit, and each source electrode is in a column unit. Are connected to the vertical signal line 13, and a power supply voltage VD is applied to each drain electrode. Each vertical selection line 12 is connected to the output terminals of the vertical scanning circuit 14 and the electronic shutter scanning circuit 15.
垂直走査回路14はシフトレジスタ等で構成されており、垂直走査しつつ各ラインごとに画素情報を順に読み出すために、各垂直選択線12に対して垂直選択パルスφV(…,φVm,…,φVp,…)を与える。電子シャッタ走査回路15も同様にシフトレジスタ等で構成されており、各ラインごとに画素の蓄積時間を制御するためのものである。 The vertical scanning circuit 14 is composed of a shift register or the like, and in order to sequentially read out pixel information for each line while performing vertical scanning, a vertical selection pulse φV (..., ΦVm,..., ΦVp is applied to each vertical selection line 12. ,…)give. Similarly, the electronic shutter scanning circuit 15 is composed of a shift register or the like, and controls the pixel accumulation time for each line.
各垂直信号線13は、動作スイッチ(第1のスイッチ手段)である例えば2つのNchMOSトランジスタ16,17の各ドレイン電極に接続されている。これらMOSトランジスタ16,17は同一サイズに形成されており、その各ゲート電極には動作パルスφOP1,φOP2が印加される。MOSトランジスタ16,17の各ソース電極は、記憶手段である2つの負荷容量18,19の各一端に接続されるとともに、水平スイッチ(第2のスイッチ手段)である2つのNchMOSトランジスタ20,21の各ドレイン電極に接続されている。負荷容量18,19の各他端は共に接地されている。
Each vertical signal line 13 is connected to each drain electrode of, for example, two
MOSトランジスタ20,21の各ソース電極は水平信号線22,23にそれぞれ接続され、各ゲート電極は水平走査回路24の出力端に共通に接続されている。この水平走査回路24はシフトレジスタ等で構成され、MOSトランジスタ20,21を導通状態にし、負荷容量18,19の各一端を水平信号線22,23に接続するために、MOSトランジスタ20,21の各ゲート電極に対して水平走査パルスφH(…,φHn,φHn+1,…)を与える。水平信号線22,23の各一端は、出力端子25,26にそれぞれ接続されている。以上により、増幅型固体撮像素子10が構成されている。
The source electrodes of the
次に、上記構成の増幅型固体撮像素子10の動作について、図2のタイミングチャートを用いて説明する。
先ず、垂直走査期間にほぼ近い時間だけ蓄積したφVm行の垂直選択線12の画素トランジスタ11を、ある水平ブランキング期間に垂直信号線13から動作スイッチであるMOSトランジスタ16を介して読み出して負荷容量18に信号電圧として保持する。そして、読み出しが終わったφVm行の垂直選択線12の画素トランジスタ11については、当該画素トランジスタ11に蓄積した信号電荷をリセットする。なお、画素のリセットは、基板パルスφSUBが基板に印加されることによって行われる。また、画素の蓄積時間の制御は、電子シャッタ走査回路15によって行われる。
Next, the operation of the amplification type solid-
First, the pixel transistor 11 of the vertical selection line 12 in the φVm row, which has been accumulated for a time substantially close to the vertical scanning period, is read from the vertical signal line 13 via the
次に、同じ水平ブランキング期間に例えば1/1000秒前に一度読み出されてリセットされたφVp行の垂直選択線12の画素トランジスタ11の信号を、垂直信号線13からMOSトランジスタ17を介して負荷容量19に読み出して信号電圧として保持する。読み出しが終わったφVp行の垂直選択線12の画素トランジスタ11については、当該画素トランジスタ11に蓄積した信号電荷をリセットする。すると、垂直走査期間をいま仮に1/60秒であるとすると、負荷容量18,19にはそれぞれ(1/60−1/1000)秒と1/1000秒の蓄積時間の信号が保持される。これらの信号をそれぞれL信号、S信号と称することにする。
Next, the signal of the pixel transistor 11 of the vertical selection line 12 in the φVp row that has been read and reset once in the same horizontal blanking period, for example, 1/1000 second before, is transferred from the vertical signal line 13 through the
この負荷容量18,19に保持されたL,S信号は、水平スイッチであるMOSトランジスタ20,21を介して水平信号線22,23に出力され、さらに出力端子25,26を通して出力信号OUT1,OUT2としてそれぞれ外部へ導出される。ここで、入射光量に対する出力信号OUT1,OUT2の各信号量の関係を図示すると図3に示すようになる。すなわち、出力信号OUT1は従来例の場合と同等の入射光量R1で飽和してしまうのに対し、もう一方の出力信号OUT2は入射光量R2まで飽和しない。
The L and S signals held in the
このように、1本の垂直信号線13に対して例えば2つの負荷容量18,19を設け、蓄積時間が異なる複数行の画素から出力される信号を、垂直信号線13を通してMOSトランジスタ16,17によって読み出して負荷容量18,19に記憶させる一方、負荷容量18,19に記憶された信号をMOSトランジスタ20,21によって水平信号線22,23を通して出力する構成としたことで、単一の固体撮像素子10から同時に蓄積時間の異なる出力信号OUT1,OUT2が得られる。したがって、従来の固体撮像素子では画素が飽和してコントラストの得られない映像信号がもう一方の端子から出力され、別々の端子からではあるが非常に広い範囲の入射光量に対してコントラストのある信号が得られる。
Thus, for example, two
なお、本実施形態では、1本の垂直信号線13に対して2つの負荷容量18,19を設けるとしたが、2つに限られるものではなく、3つ以上設けることも可能である。この場合、動作スイッチおよび水平スイッチについても同じ数だけ設ける必要がある。
In this embodiment, the two
また、図1の構成の固体撮像素子10においては、出力信号OUT1,OUT2として、異なる行の画素からの信号が同時に導出されることになるため、表示や画像処理等をする場合に都合が悪い。これに対処できるようにしたのが、本発明による撮像装置である。
Further, in the solid-
図4は、本発明による撮像装置の一実施形態を示すブロック図である。図4において、固体撮像素子10から出力される、映像信号として後で走査される行の画素信号(図1の説明では、出力信号OUT1)をFIFO(First In First Out)のN行分のラインメモリ31を通すことにより、出力信号OUT1と同一の行でかつ出力信号OUT1よりも遅れて出力される出力信号OUT2に時間を合わせ(同時化)、その後この同時化された出力信号OUT1,OUT2を加算器32で加算する構成の信号処理回路30を用いる。
FIG. 4 is a block diagram showing an embodiment of an imaging apparatus according to the present invention. In FIG. 4, pixel signals (in the description of FIG. 1, output signal OUT <b> 1 in the row to be scanned later) output from the solid-
ここで、ラインメモリ31の容量としては、図1の構成の場合は、(m−p)行分だけあれば良い。このことは、図1で説明したように、蓄積時間を短くしたφVp行について、蓄積時間の長いφVm行よりも先に走査されるように設定しておけば、メモリの容量が少なくて済むことを意味している。何故ならば、φVp行の蓄積時間はφVm行との行差と水平走査時間の積で表されるため、先に走査されるφVp行の蓄積時間を短く設定すればφVp行とφVm行との行差が少なくなり、結果的にメモリの容量が少なくなるからである。 Here, the capacity of the line memory 31 is sufficient for (mp) rows in the configuration of FIG. As described above with reference to FIG. 1, if the φVp row having a shorter accumulation time is set to be scanned before the φVm row having a longer accumulation time, the memory capacity can be reduced. Means. This is because the accumulation time of the φVp row is expressed by the product of the row difference from the φVm row and the horizontal scanning time, so if the accumulation time of the previously scanned φVp row is set short, the φVp row and φVm row This is because the line difference is reduced, resulting in a reduction in memory capacity.
このように、映像信号として後で走査される行の画素信号であるL信号(出力信号OUT1)をラインメモリ31に記憶し、もう一度同じ行の画素信号がS信号(出力信号OUT2)として出力されたら、L信号とS信号を加算して映像信号として出力することにより、図5に示すような入射光量対出力信号量の関係が得られる。その結果、図5の入出力特性図から明らかなように、入射光量R1を境に感度が変化して非線形の関係になるものの、入射光としてのダイナミックレンジが飛躍的に拡大する。 In this way, the L signal (output signal OUT1) which is a pixel signal of a row to be scanned later is stored in the line memory 31 as a video signal, and the pixel signal of the same row is output again as an S signal (output signal OUT2). Then, by adding the L signal and the S signal and outputting as a video signal, the relationship between the incident light amount and the output signal amount as shown in FIG. 5 is obtained. As a result, as apparent from the input / output characteristic diagram of FIG. 5, although the sensitivity changes with the incident light quantity R1 as a boundary and becomes a non-linear relationship, the dynamic range as incident light is dramatically expanded.
ところで、どのような固体撮像素子においても、画素の飽和信号量にバラツキがあることから、出力信号OUT1と出力信号OUT2とを単純に加算すると、図5の光量R1〜R2の範囲で画素の飽和信号量のバラツキがそのまま映像に現れてしまう。すなわち、光量R1〜R2の範囲では、出力信号OUT1は画素の飽和信号量のバラツキとなるので、加算信号(OUT1+OUT2)は出力信号OUT1の飽和信号量のバラツキ、即ち固定パターンノイズの上に出力信号OUT2が重畳された非常にSN比の悪い信号となってしまう。 By the way, in any solid-state imaging device, there is a variation in the saturation signal amount of the pixel. Therefore, when the output signal OUT1 and the output signal OUT2 are simply added, the saturation of the pixel is within the range of the light amounts R1 to R2 in FIG. The variation in signal amount appears in the video as it is. That is, in the range of the light amounts R1 to R2, the output signal OUT1 has a variation in the saturation signal amount of the pixel. Therefore, the addition signal (OUT1 + OUT2) is an output signal in addition to the variation in the saturation signal amount of the output signal OUT1, that is, the fixed pattern noise. This results in a signal with a very poor SN ratio on which OUT2 is superimposed.
本発明による撮像装置の他の実施形態では、これに対処できるような構成となっている。図6はその構成を示すブロック図であり、図中、図4と同等部分には同一符号を付して示してある。この実施形態に係る信号処理回路30では、上述した画素の飽和信号量のバラツキを取り除くために、固体撮像素子10の出力信号OUT1の出力端とラインメモリ31との間にクリップ回路33を、さらに出力信号OUT2の出力端と加算器32との間にクリップ回路34をそれぞれ挿入した構成となっている。
Another embodiment of the imaging device according to the present invention is configured to cope with this. FIG. 6 is a block diagram showing the configuration. In FIG. 6, the same parts as those in FIG. In the
ここに、クリップ回路33,34とは、ある一定値以上の信号をその一定値で置き換える回路であり、そのある一定値としては、バラツキを持つ画素の飽和信号量のうち最も小さい値よりも小さくとるように設定する。なお、出力信号OUT2側にもクリップ回路34を挿入するとしたが、図5の入出力特性から明らかなように、出力信号OUT2については入射光量R2までは飽和レベルに達しないことから、それ以上のダイナミックレンジを望まない場合には、クリップ回路34を省略することも可能である。
Here, the clipping
図7に、クリップ回路33,34の入出力特性を示す。かかる入出力特性を持つクリップ回路33,34を挿入することで、出力信号OUT1が画素の飽和レベルに達しても、画素の飽和信号量よりも小さく設定されたクリップレベルでクリップされるため、画素の飽和信号量のバラツキ、即ち固定パターンノイズの影響を受けることがなく、よってSN比の高い映像信号を得ることができる。
FIG. 7 shows input / output characteristics of the
また、図7に示す線形の入出力特性に代えて、図8に示す非線形の入出力特性をクリップ回路33に持たせることで、図5の入出力特性における入射光量R1での不自然な段差特性を解消し、その入出力特性を滑らかにすることができる。その結果、自然な階調を持つ映像信号を得ることができる。
Further, by providing the
10…固体撮像素子、11…画素トランジスタ、12…垂直選択線、13…垂直信号線、14…垂直走査回路、15…電子シャッタ走査回路、16,17…MOSトランジスタ(動作スイッチ)、18,19…負荷容量、20,21…MOSトランジスタ(水平スイッチ)、22,23…水平信号線、24…水平走査回路、25,26…出力端子、30…信号処理回路、31…ラインメモリ、32…加算器、33,34…クランプ回路
DESCRIPTION OF
Claims (2)
同一列の画素を共通に接続した複数の垂直信号線と、
同一行の画素からの前記2以上の異なる蓄積時間の信号を出力する当該2以上の異なる蓄積時間の信号に対応した2以上の水平信号線とを備え、
前記複数の画素のうち、同一列の画素毎に前記複数の垂直信号線を通して読み出された前記2以上の異なる蓄積時間の信号を前記垂直信号線に接続された2以上の容量にそれぞれの蓄積時間に対応したタイミングで順次保持し、該2以上の容量に保持された前記2以上の異なる蓄積時間の信号を各蓄積時間毎に分離して前記同一行の画素毎に前記2以上の水平信号線を通して出力し、前記同一行の画素毎に前記2以上の水平信号線を通して出力される前記2以上の異なる蓄積時間の信号を加算する
ことを特徴とする固体撮像素子。 A plurality of pixels that output signals of two or more different accumulation times from pixels in the same row by resetting the charges arranged in a matrix and accumulated according to the amount of incident light at a timing corresponding to different accumulation times ; ,
A plurality of vertical signal lines in which pixels in the same column are connected in common;
Two or more horizontal signal lines corresponding to the two or more different accumulation time signals for outputting the two or more different accumulation time signals from the pixels in the same row,
Among the plurality of pixels, the signals of the two or more different accumulation times read out through the plurality of vertical signal lines for each pixel in the same column are accumulated in two or more capacitors connected to the vertical signal lines, respectively. The two or more horizontal signals are sequentially stored at the timing corresponding to the time , and the two or more different accumulation time signals held in the two or more capacitors are separated for each accumulation time. A solid-state imaging device, wherein the solid-state imaging device outputs the signals through a line and adds the signals having the two or more different accumulation times output through the two or more horizontal signal lines for each pixel in the same row .
前記同一行の画素毎に前記2以上の水平信号線を通して出力される前記2以上の異なる蓄積時間の信号を加算する信号処理回路と
を備えたことを特徴とする撮像装置。 By resetting the charges arranged in a matrix and accumulated according to the amount of incident light at a timing corresponding to different accumulation times, a plurality of pixels that output signals of two or more different accumulation times from pixels in the same row Among them, the signals of two or more different accumulation times read out through a plurality of vertical signal lines for each pixel in the same column are sent to the two or more capacitors connected to the vertical signal lines at timings corresponding to the respective accumulation times. sequentially holding, and the signal of the held on the 2 or more capacity two or more different storage times separated for each accumulation time corresponding to the two or more different storage time of the signal for each pixel of the same row A solid-state imaging device that outputs through two or more horizontal signal lines;
An image pickup apparatus comprising: a signal processing circuit that adds the signals having the two or more different accumulation times output through the two or more horizontal signal lines for each pixel in the same row.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004217508A JP4404261B2 (en) | 2004-07-26 | 2004-07-26 | Solid-state imaging device and imaging apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004217508A JP4404261B2 (en) | 2004-07-26 | 2004-07-26 | Solid-state imaging device and imaging apparatus |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20555195A Division JP3680366B2 (en) | 1995-08-11 | 1995-08-11 | Imaging device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004357330A JP2004357330A (en) | 2004-12-16 |
JP4404261B2 true JP4404261B2 (en) | 2010-01-27 |
Family
ID=34056406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004217508A Expired - Lifetime JP4404261B2 (en) | 2004-07-26 | 2004-07-26 | Solid-state imaging device and imaging apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4404261B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4855704B2 (en) * | 2005-03-31 | 2012-01-18 | 株式会社東芝 | Solid-state imaging device |
-
2004
- 2004-07-26 JP JP2004217508A patent/JP4404261B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004357330A (en) | 2004-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101424033B1 (en) | Solid-state imaging device, method for driving solid-state imaging device, and imaging device | |
KR101177140B1 (en) | Solid state imaging device, method of driving solid state imaging device and image pickup apparatus | |
US7978240B2 (en) | Enhancing image quality imaging unit and image sensor | |
JP4185949B2 (en) | Photoelectric conversion device and imaging device | |
JP6339851B2 (en) | Solid-state imaging device and driving method thereof | |
US7397509B2 (en) | High dynamic range imager with a rolling shutter | |
JP2009177749A (en) | Solid-state imaging apparatus | |
JP2014154975A (en) | Solid-state imaging apparatus and imaging apparatus | |
US5796431A (en) | Solid-state image pickup device and driving method thereof | |
JP4485371B2 (en) | Solid-state imaging device | |
JP2004266565A (en) | Method for driving solid-state image pickup device | |
JP2005332880A (en) | Imaging element and image input processor | |
JP3680366B2 (en) | Imaging device | |
JP2008035395A (en) | Solid-state imaging apparatus | |
JP5053892B2 (en) | Solid-state image sensor | |
TWI520605B (en) | Solid-state imaging device | |
JP2021022921A (en) | Imaging element, imaging apparatus, and control method | |
JP2001245213A (en) | Image pickup device | |
KR100595801B1 (en) | Solid state image pickup device, driving method therefor and camera | |
JP4404261B2 (en) | Solid-state imaging device and imaging apparatus | |
JP3166776B2 (en) | Imaging device and imaging method | |
JP3988756B2 (en) | Solid-state image sensor | |
JP6399871B2 (en) | Imaging apparatus and control method thereof | |
JP3624585B2 (en) | Solid-state imaging device and driving method thereof | |
WO2023002643A1 (en) | Imaging element and imaging device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070122 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070626 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070827 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070905 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080229 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091007 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091028 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131113 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |