JP4404190B2 - 電子機器、認証使用情報更新方法 - Google Patents
電子機器、認証使用情報更新方法 Download PDFInfo
- Publication number
- JP4404190B2 JP4404190B2 JP2003278873A JP2003278873A JP4404190B2 JP 4404190 B2 JP4404190 B2 JP 4404190B2 JP 2003278873 A JP2003278873 A JP 2003278873A JP 2003278873 A JP2003278873 A JP 2003278873A JP 4404190 B2 JP4404190 B2 JP 4404190B2
- Authority
- JP
- Japan
- Prior art keywords
- authentication
- data
- input
- srm
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L63/00—Network architectures or network communication protocols for network security
- H04L63/08—Network architectures or network communication protocols for network security for authentication of entities
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Small-Scale Networks (AREA)
- Storage Device Security (AREA)
Description
本発明は、所定の通信フォーマットによるデータバスを介して他の機器と相互通信可能に接続することのできる電子機器、及びこの電子機器において外部電子機器との認証処理に用いる認証使用情報の更新方法に関するものである。
近年、デジタルデータインターフェイスとして、ＩＥＥＥ(Institute of Electrical Engineers)１３９４データインターフェイスが知られている。ＩＥＥＥ１３９４データインターフェイスは、例えばＳＣＳＩなどよりもデータ転送レートが高速であり、周知のように、所要のデータサイズを周期的に送受信することが保証されるＩｓｏｃｈｒｏｎｏｕｓ通信が可能とされる。このため、ＩＥＥＥ１３９４データインターフェイスは、ＡＶ(Audio/Video)などのストリームデータをリアルタイムで転送するのに有利とされている。
このような技術を背景として、各種デジタルＡＶ機器やパーソナルコンピュータ装置等の電子機器を、例えばＩＥＥＥ１３９４等のデータインターフェイス規格に従ったデータバスを介して相互に接続することで、機器間でＡＶデータを送受信できるようにしたＡＶシステムが提案されている。
上記したＡＶシステムとしては、例えばアンプ機器を中心として、これに例えばＣＤプレーヤ、ＤＶＤプレーヤのほか、ビデオ機器などの各種ＡＶソース出力機器をデータバスを介して接続することで、例えばいわゆるコンポーネント的なシステムを構築することが考えられる。
このようなＡＶシステムにおけるアンプ機器の役割としては、データバスを介してＡＶソース出力機器から送信されるＡＶソース情報を入力して、最終的には音声信号としてスピーカなどに出力することになる。このために、アンプ機器としては、例えばデータバス上に存在する複数のＡＶソース出力機器のうちから、１つのＡＶソース出力機器を選択的に入力するための機能を有することになる。つまり入力ソース選択機能を有する。これは、例えばユーザがアンプ機器に対して行った入力ソースの選択操作に応じて、その選択操作により指定されるＡＶソース出力機器とデータバス上での論理的な相互接続関係を確立することで実現される。
ところで、ＡＶ機器やデータネットワークシステムの発展により、デジタルデータの複製や伝送が容易となることに伴って、音楽や映像などのデジタルデータコンテンツについての著作権保護が大きな問題となってきている。
このためコンテンツデータの著作権保護のために、データの暗号化、機器接続時の機器間の認証、著作権保護に不適切な機器の排除方式など、多様な技術が提案、実施されている。
例えば上記特許文献１には、著作権保護のための認証を行う技術が開示されている。
このためコンテンツデータの著作権保護のために、データの暗号化、機器接続時の機器間の認証、著作権保護に不適切な機器の排除方式など、多様な技術が提案、実施されている。
例えば上記特許文献１には、著作権保護のための認証を行う技術が開示されている。
上記したＩＥＥＥ１３９４による機器間の接続の際にも、特にオーディオデータやビデオデータの伝送が行われる機器間においては、機器同士の認証処理によって互いに正当な機器（例えば正しい著作権保護機能を備えるものとしてライセンスされた機器）であることの認証が行われることを条件としてデータ伝送等が可能とされることなどが行われている。
この認証処理には所定の情報（説明上、認証使用情報という）が用いられ、この認証使用情報は、各機器が記憶保持しているものであるが、認証条件の変更や不適切機器としてのいわゆるブラックリスト情報の追加などの事情で、認証処理に用いる認証使用情報は適宜更新されるべきものである。
従って、各電子機器は適宜認証使用情報を更新する処理を行うことが必要になる。
この認証処理には所定の情報（説明上、認証使用情報という）が用いられ、この認証使用情報は、各機器が記憶保持しているものであるが、認証条件の変更や不適切機器としてのいわゆるブラックリスト情報の追加などの事情で、認証処理に用いる認証使用情報は適宜更新されるべきものである。
従って、各電子機器は適宜認証使用情報を更新する処理を行うことが必要になる。
また、各電子機器に著作権保護機能を効果的に発揮させるには、認証使用情報がなるべく迅速に最新のバージョンに更新されるようにする必要がある。このためには、各電子機器に認証使用情報が入力される機会を多くすることが好ましい。即ち多様な入力形態で認証使用情報が入力されるようにすることで、各電子機器において認証使用情報を更新できる機会を増やす。
しかしながら、入力形態を多様化すれば、例えば複数の経路で異なる認証使用情報が入力されるなどで装置内での更新処理が混乱を来したり、古いバージョンの認証使用情報が入力される場合もあるなどの事態も考えられるため、単に認証使用情報が入力されることに応じて、装置内に記憶している認証使用情報を更新していくのでは、適切な更新処理が実現できないおそれがある。
しかしながら、入力形態を多様化すれば、例えば複数の経路で異なる認証使用情報が入力されるなどで装置内での更新処理が混乱を来したり、古いバージョンの認証使用情報が入力される場合もあるなどの事態も考えられるため、単に認証使用情報が入力されることに応じて、装置内に記憶している認証使用情報を更新していくのでは、適切な更新処理が実現できないおそれがある。
本発明はこのような事情に応じて、認証使用情報の入力機会を増加させ、電子機器がなるべく最新の認証使用情報を記憶できるようにするとともに、その更新処理として適切な動作が行われるようにすることを目的とする。
このため本発明の電子機器は、データバスを介して接続される外部電子機器と通信する通信手段と、上記通信手段で接続された上記外部電子機器との間で認証処理を行って通信状態を確立する認証手段と、上記認証処理において利用する情報である認証使用情報を記憶する認証使用情報記憶手段と、上記認証使用情報を入力する認証使用情報入力手段と、上記通信手段及び上記認証使用情報入力手段のそれぞれから入力される上記認証使用情報を、その入力経路毎に記憶するバッファメモリ手段と、上記バッファメモリ手段に入力経路毎に記憶された新たな認証使用情報について、情報内容についての正当性及びバージョン情報を判別し、その認証使用情報が正当なものと判別され、かつ、その認証使用情報が上記認証使用情報記憶手段に記憶されている認証使用情報よりも新しいバージョンであると判別されるとき、その認証使用情報を新たな認証使用情報として、上記認証使用情報記憶手段に記憶されている認証使用情報を更新する更新制御手段とを備える。
上記認証使用情報入力手段は、記録媒体に対する読出部とされ、記録媒体に対する読出動作によって読み出された上記認証使用情報を入力する。
また上記認証使用情報入力手段は、上記通信手段における所定の通信フォーマットとは異なる通信フォーマットによって接続された外部電子機器と通信可能な通信部とされ、該外部電子機器から送信される上記認証使用情報を入力する。
また上記認証使用情報入力手段は、無線信号受信部とされ、外部電子機器から無線送信されてきた上記認証使用情報を受信して入力する。
また、外部電子機器に対して送信出力を行う送信手段を更に備え、上記更新制御手段は、上記バッファメモリ手段に記憶された認証使用情報を新たな認証使用情報として上記認証使用情報記憶手段に記憶されている認証使用情報を更新する際に、その新たな認証使用情報を上記送信手段により上記外部電子機器に送信出力させる。
また上記認証使用情報入力手段は、上記通信手段における所定の通信フォーマットとは異なる通信フォーマットによって接続された外部電子機器と通信可能な通信部とされ、該外部電子機器から送信される上記認証使用情報を入力する。
また上記認証使用情報入力手段は、無線信号受信部とされ、外部電子機器から無線送信されてきた上記認証使用情報を受信して入力する。
また、外部電子機器に対して送信出力を行う送信手段を更に備え、上記更新制御手段は、上記バッファメモリ手段に記憶された認証使用情報を新たな認証使用情報として上記認証使用情報記憶手段に記憶されている認証使用情報を更新する際に、その新たな認証使用情報を上記送信手段により上記外部電子機器に送信出力させる。
本発明の認証使用情報更新方法は、所定の通信フォーマットによるデータバスを介して接続される外部電子機器との間で認証処理を行って通信状態を確立する電子機器における、上記認証処理の際に用いる認証使用情報の更新方法であって、各種入力経路から入力される上記認証使用情報を、その入力経路毎にバッファリング記憶し、各入力経路毎にバッファリング記憶された上記認証使用情報の情報内容についての正当性及びバージョン情報を判別し、その認証使用情報が正当なものと判別され、かつ、その認証使用情報が所定の記憶手段に記憶されている認証使用情報よりも新しいバージョンであると判別されるとき、上記バッファリング記憶された認証使用情報を新たな認証使用情報として、上記所定の記憶手段に記憶されている認証使用情報の更新を行う。
上記入力経路の１つは、記録媒体に対する読出動作によって上記認証使用情報が読み出されて入力される入力経路である。
また上記入力経路の１つは、上記所定の通信フォーマットとは異なる通信フォーマットによって接続された外部電子機器から上記認証使用情報が送信されてくる入力経路である。
また上記入力経路の１つは、外部電子機器から無線送信されてきた上記認証使用情報を受信して入力する入力経路である。
また、上記バッファリング記憶された認証使用情報を新たな認証使用情報として、上記認証処理に用いる認証使用情報の更新を行う際に、上記新たな認証使用情報を外部電子機器に対して送信出力する。
また上記入力経路の１つは、上記所定の通信フォーマットとは異なる通信フォーマットによって接続された外部電子機器から上記認証使用情報が送信されてくる入力経路である。
また上記入力経路の１つは、外部電子機器から無線送信されてきた上記認証使用情報を受信して入力する入力経路である。
また、上記バッファリング記憶された認証使用情報を新たな認証使用情報として、上記認証処理に用いる認証使用情報の更新を行う際に、上記新たな認証使用情報を外部電子機器に対して送信出力する。
以上のような本発明によれば、多様な入力形態（入力手段、入力経路）で認証使用情報が入力されることで、電子機器において認証使用情報を更新できる機会を増やすことができる。そしてその上で、各入力経路から入力された認証使用情報は、入力経路毎に一旦バッファリングされ、正当性やバージョンを判別された上で、更新処理に供されるため、入力データの混乱や、不必要もしくは不適切な更新は行われない。
本発明によれば、多様な入力形態（入力手段、入力経路）で、例えば後述するＳＲＭのような認証使用情報が入力されることで、電子機器において認証使用情報を更新できる機会を増やすことができ、しかもその上で、各入力経路から入力された認証使用情報は、一旦バッファリングされ、正当性やバージョンを判別された上で、更新処理に供されるため、不必要な更新や不適切な更新は行われない。従って、電子機器においてはＳＲＭ等の認証使用情報を適切且つ早い時点でバージョンアップしていくことができ、これによって著作権保護のための認証処理も適切に実行できる。換言すれば常に適切な著作権保護機能を発揮できる電子機器とすることができる。
また、電子機器において記録媒体に対する読出動作によって読み出された認証使用情報が入力されるようにしている。すると認証使用情報の発行者側は、音楽や映像のコンテンツ等を記録したディスク等のメディアに認証使用情報を記録することで、認証使用情報の更新機会を与えることができ、また電子機器側では記録媒体の再生の際に更新機会を得ることができる。
もちろん認証使用情報の更新のための専用の記録媒体をディスクやＩＣカード、メモリカード、その他の形態で電子機器に提供し、電子機器側で認証使用情報を読み出して更新機会を得ることも可能である。
即ち記録媒体によって認証使用情報が提供されることで更新機会を増加できる。
もちろん認証使用情報の更新のための専用の記録媒体をディスクやＩＣカード、メモリカード、その他の形態で電子機器に提供し、電子機器側で認証使用情報を読み出して更新機会を得ることも可能である。
即ち記録媒体によって認証使用情報が提供されることで更新機会を増加できる。
また認証処理を行う所定の通信フォーマットとは異なる通信フォーマットによって接続された外部電子機器から認証使用情報が入力されることも、更新機会の増加を実現する。
また、認証処理を行う所定の通信フォーマットとは異なる通信フォーマットによって認証使用情報が入力されることは、認証使用情報の提供を上記所定の通信フォーマット以外の通信系でも実行できるものとなることを意味する。例えば認証使用情報の書込装置として、電子機器に認証使用情報を送信する装置を考えた場合、その認証使用情報の書込装置の通信フォーマット形態は限定されないことになる。従って、多様な装置、例えば他の通信フォーマットによる既存の装置などを書込装置として適用でき、また書込装置の設計／製造の自由度が高くなる。
また、認証処理を行う所定の通信フォーマットとは異なる通信フォーマットによって認証使用情報が入力されることは、認証使用情報の提供を上記所定の通信フォーマット以外の通信系でも実行できるものとなることを意味する。例えば認証使用情報の書込装置として、電子機器に認証使用情報を送信する装置を考えた場合、その認証使用情報の書込装置の通信フォーマット形態は限定されないことになる。従って、多様な装置、例えば他の通信フォーマットによる既存の装置などを書込装置として適用でき、また書込装置の設計／製造の自由度が高くなる。
また、電子機器において、外部機器から無線送信されてきた認証使用情報を受信して入力するようにすることで、電子機器においては更新機会が増加するとともに、赤外線や電波により認証使用情報を出力する書込装置を実現できる。また放送等の手法により認証使用情報を電子機器に入力させることも可能となる。
さらに、これらのように多様な経路で認証使用情報が入力され、更新されることは、工場出荷時の認証使用情報の書込も容易となり、また効率化できる。即ちＳＲＭデータのような認証使用情報の書き込みのために、ＩＥＥＥ１３９４バス対応のパーソナルコンピュータ等を用いることは必ずしも必要ではなくなり、従って書込装置の多様化、ひいては書込作業の効率化が実現できる。例えば無線書込装置で多量の装置に対して認証使用情報を書き込んだり、或いは認証使用情報を記録したディスク等を装填するなどの手法で更新させることで実質的に書込装置を不要としたりすることが可能となる。
また、電子機器において認証使用情報を更新する際に、その新たな認証使用情報を送信出力することで、周辺の外部機器にも新たな認証使用情報を入力させることができる。即ち当該電子機器が認証使用情報の書込装置として機能する。これによって周辺機器で一様に最新バージョンへの更新が可能となり、適切な著作権保護が実施される。
以下、本発明の実施の形態について説明する。説明は次の順序で行う。
１．ＡＶシステム
１−１ 全体構成
１−２ ＳＴＲ（フロントパネル）
１−３ ＳＴＲ対応ディスクドライブ（フロントパネル）
１−４ ＳＴＲ（内部）
１−５ ＳＴＲ対応ディスクドライブ（内部）
２．ＩＥＥＥ１３９４による本実施の形態のデータ通信
２−１ 概要
２−２ スタックモデル
２−３ 信号伝送形態
２−４ 機器間のバス接続
２−５ パケット
２−６ トランザクションルール
２−７ アドレッシング
２−８ ＣＩＰ(Common Isochronous Packet)
２−９ コネクションマネージメント
２−１０ ＦＣＰにおけるコマンド及びレスポンス
２−１１ ＡＶ／Ｃコマンドパケット
３．ＳＲＭ
４．ＳＲＭの入力／更新処理
４−１ 入力／更新処理系の構成
４−２ 初期処理
４−３ ＳＲＭ入力処理
４−４ ＳＲＭ更新処理
４−５ ＳＲＭ入力経路例
４−６ 更新時のＳＲＭ送信処理
１．ＡＶシステム
１−１ 全体構成
１−２ ＳＴＲ（フロントパネル）
１−３ ＳＴＲ対応ディスクドライブ（フロントパネル）
１−４ ＳＴＲ（内部）
１−５ ＳＴＲ対応ディスクドライブ（内部）
２．ＩＥＥＥ１３９４による本実施の形態のデータ通信
２−１ 概要
２−２ スタックモデル
２−３ 信号伝送形態
２−４ 機器間のバス接続
２−５ パケット
２−６ トランザクションルール
２−７ アドレッシング
２−８ ＣＩＰ(Common Isochronous Packet)
２−９ コネクションマネージメント
２−１０ ＦＣＰにおけるコマンド及びレスポンス
２−１１ ＡＶ／Ｃコマンドパケット
３．ＳＲＭ
４．ＳＲＭの入力／更新処理
４−１ 入力／更新処理系の構成
４−２ 初期処理
４−３ ＳＲＭ入力処理
４−４ ＳＲＭ更新処理
４−５ ＳＲＭ入力経路例
４−６ 更新時のＳＲＭ送信処理
１．ＡＶシステム
１−１ 全体構成
図１は本発明の実施の形態の電子機器を含む電子機器システムの構成例を示している。
この電子機器システムは、複数のＡＶ機器等をＩＥＥＥ１３９４インターフェイスのデータバスにより相互通信可能に接続することで構築される。
図１においては、ＡＶシステムを構成する機器として、ＳＴＲ(Stereo Tuner Receiver)６０と、ＳＴＲ対応ディスクドライブ３０、同一メーカ機器１００、他社メーカ機器１１０が示される。
ＳＴＲ６０は、図１に示すＡＶシステムの中心として機能するもので、主としてチューナ機能、外部ソース入力選択機能、及びアンプ機能を備えており、例えば図のようにして５チャンネルステレオ音声に対応するスピーカＳＰ（ＦＬ）、ＳＰ（ＦＲ）、ＳＰ（ＳＬ）、ＳＰ（ＳＲ）、ＳＰ（Ｃ）を接続することができるようになっている。
スピーカＳＰ（ＦＬ）はフロント左チャンネルスピーカ、スピーカＳＰ（ＦＲ）はフロント右チャンネルスピーカ、スピーカＳＰ（ＳＬ）はサラウンド左チャンネルスピーカ、スピーカＳＰ（ＳＲ）はサラウンド右チャンネルスピーカ、スピーカＳＰ（Ｃ）はセンターチャンネルスピーカである。
なお、例えばサブウーハスピーカを追加していわゆる５．１チャンネルスピーカシステムとするなど、他のスピーカ構成も可能である。
スピーカＳＰ（ＦＬ）はフロント左チャンネルスピーカ、スピーカＳＰ（ＦＲ）はフロント右チャンネルスピーカ、スピーカＳＰ（ＳＬ）はサラウンド左チャンネルスピーカ、スピーカＳＰ（ＳＲ）はサラウンド右チャンネルスピーカ、スピーカＳＰ（Ｃ）はセンターチャンネルスピーカである。
なお、例えばサブウーハスピーカを追加していわゆる５．１チャンネルスピーカシステムとするなど、他のスピーカ構成も可能である。
詳しい構成は後述するが、ＳＴＲ６０では、内部のチューナ部で受信した放送信号と、アナログオーディオ信号入力と、デジタルオーディオ信号入力と、さらにＩＥＥＥ１３９４バス１１６を介して外部から入力される複数のオーディオソースについて選択を行い、最終的には、これを音声としてスピーカＳＰから出力させることができるように構成されている。
また、この図には、ＳＴＲ６０に対する操作を行うためのリモートコントローラＲＭも示されている。ＳＴＲ６０は、このリモートコントローラＲＭに対して行われた操作に応じて送信されてくる操作コマンド信号を受信し、その操作コマンド信号の内容に応じた所要の動作を実行する。なお、この図では、ＳＴＲ６０に対応するリモートコントローラＲＭのみが示されているが、実際としては、他の機器についてもリモートコントローラによる操作が可能とされていてよいものである。
また、上記ＳＴＲ６０と共に接続することで利便性の高い各種のシステム機能を実現することのできる機種として、ここではＳＴＲ対応ディスクドライブ３０が示されている。ＳＴＲ対応ディスクドライブ３０は、例えばＳＴＲ６０と同一メーカ品とされる。
ＳＴＲ対応ディスクドライブ３０は、例えばＣＤ(Compact Disc)、ＳＡＣＤ（Super Audio CD）、ＤＶＤ（Digital Versatile Disc）のそれぞれについて対応可能なディスクプレーヤとしての機能を有しており、装填されたディスクについての再生を行う。
そして、ディスクから再生して得られるオーディオデータを、ＩＥＥＥ１３９４バス１１６を介して送信出力することが可能とされる。
なお公知のように、ＣＤから再生されるオーディオデータは、サンプリング周波数４４．１ＫＨｚ、１６ビット量子化のリニアＰＣＭデータである。
またＤＶＤが再生される場合は、オーディオデータだけでなくビデオデータが再生される場合があり、従ってＳＴＲ対応ディスクドライブ３０はビデオデコード機能も備えている。図１には示していないが、例えばＣＲＴ、液晶その他の表示デバイスがＳＴＲ対応ディスクドライブ３０に接続されることで、ＤＶＤから再生された映像を表示出力することができる。
ＳＡＣＤは、ΣΔ変調を用いた１ビットデジタルオーディオ信号方式（ＤＳＤ：Direct Stream Digital）を用いたメディアである。このＤＳＤ信号は、ＣＤのサンプリング周波数ｆｓ（ｆｓ＝４４．１ＫＨｚ）の６４倍という高いサンプリング周波数による１ビット量子化のデジタルオーディオデータであり、可聴周波数帯域を越えた信号再生を可能としている。
このようなＳＡＣＤに対応するために、ＳＴＲ対応ディスクドライブ３０はＤＳＤ信号対応のデコード機能を有する。
そして、ディスクから再生して得られるオーディオデータを、ＩＥＥＥ１３９４バス１１６を介して送信出力することが可能とされる。
なお公知のように、ＣＤから再生されるオーディオデータは、サンプリング周波数４４．１ＫＨｚ、１６ビット量子化のリニアＰＣＭデータである。
またＤＶＤが再生される場合は、オーディオデータだけでなくビデオデータが再生される場合があり、従ってＳＴＲ対応ディスクドライブ３０はビデオデコード機能も備えている。図１には示していないが、例えばＣＲＴ、液晶その他の表示デバイスがＳＴＲ対応ディスクドライブ３０に接続されることで、ＤＶＤから再生された映像を表示出力することができる。
ＳＡＣＤは、ΣΔ変調を用いた１ビットデジタルオーディオ信号方式（ＤＳＤ：Direct Stream Digital）を用いたメディアである。このＤＳＤ信号は、ＣＤのサンプリング周波数ｆｓ（ｆｓ＝４４．１ＫＨｚ）の６４倍という高いサンプリング周波数による１ビット量子化のデジタルオーディオデータであり、可聴周波数帯域を越えた信号再生を可能としている。
このようなＳＡＣＤに対応するために、ＳＴＲ対応ディスクドライブ３０はＤＳＤ信号対応のデコード機能を有する。
このようなＳＴＲ対応ディスクドライブ３０が、ＩＥＥＥ１３９４バス１１６によりＳＴＲ６０と接続されることで、ＣＤ、ＤＶＤ、ＳＡＣＤの再生出力をＳＴＲ６０に接続されているスピーカシステムにより実行することが可能となる。
同一メーカ機器１００は、ＳＴＲ６０、ＳＴＲ対応ディスクドライブ３０と同一メーカとされて、ＩＥＥＥ１３９４インターフェイスに対応した通信機能を有するデジタルＡＶ機器である。ここでの同一メーカ機器１００の実際としては、特に言及しないが、例えばＣＤプレーヤ、ＭＤレコーダ／プレーヤや、デジタルＶＴＲなどとされればよいものである。
この同一メーカ機器１００としては、例えばＳＴＲ対応ディスクドライブ３０、及びＳＴＲ対応ＭＤ機１などと比較した場合には、特にＳＴＲ６０を中心とするシステムコンポーネント機能が与えられるようには構成されていない点が異なる。
ただし、メーカ内のみで有効となるコマンド（Vender Dependent Commandといわれる)の送受信によっては、ＳＴＲ６０、ＳＴＲ対応ディスクドライブ３０、ＳＴＲ対応ＭＤ機１と共に、そのメーカで規定した特定の機能を有するように動作することが可能とされるものである。
また、例えばＳＴＲ６０に対して、この同一メーカ機器１００から送信されてくるオーディオソースとしてのデータを選択して受信入力するようにマニュアル操作を行えば、これを音声としてモニタしたり、或いは録音することなどが可能である。
この同一メーカ機器１００としては、例えばＳＴＲ対応ディスクドライブ３０、及びＳＴＲ対応ＭＤ機１などと比較した場合には、特にＳＴＲ６０を中心とするシステムコンポーネント機能が与えられるようには構成されていない点が異なる。
ただし、メーカ内のみで有効となるコマンド（Vender Dependent Commandといわれる)の送受信によっては、ＳＴＲ６０、ＳＴＲ対応ディスクドライブ３０、ＳＴＲ対応ＭＤ機１と共に、そのメーカで規定した特定の機能を有するように動作することが可能とされるものである。
また、例えばＳＴＲ６０に対して、この同一メーカ機器１００から送信されてくるオーディオソースとしてのデータを選択して受信入力するようにマニュアル操作を行えば、これを音声としてモニタしたり、或いは録音することなどが可能である。
他社メーカ機器１１０もまたＩＥＥＥ１３９４インターフェイスに対応した通信機能を有する何らかのデジタルＡＶ機器であるが、ＳＴＲ６０、ＳＴＲ対応ディスクドライブ３０とは製造メーカが異なる。ここでの他社メーカ機器１１０の実際としても、ＣＤプレーヤ、ＭＤレコーダ／プレーヤや、デジタルＶＴＲなどとされればよい。ただし、この他社メーカ機器１１０の場合には、原則として上記したＳＴＲ６０のメーカで規定するVender Dependent Commandには対応不可となる。
なお、ここでは図示していないが、例えばこの図１に示す各ＡＶ機器としては、それぞれが商用交流電源から電力を入力するための電源コンセントが備えられる。もしくは、バッテリ駆動可能な構成であればバッテリを収納可能とされている。つまりは、各機器がそれぞれ独立して電力を得ることが可能とされているものである。
１−２ ＳＴＲ（フロントパネル）
続いて、上記図１に示したシステムを構成する上で主となる、ＳＴＲ６０と、このＳＴＲ６０とコンポーネント的システムを組むＳＴＲ対応ディスクドライブ３０の外観構成として、各々のフロントパネル部位について説明しておく。
続いて、上記図１に示したシステムを構成する上で主となる、ＳＴＲ６０と、このＳＴＲ６０とコンポーネント的システムを組むＳＴＲ対応ディスクドライブ３０の外観構成として、各々のフロントパネル部位について説明しておく。
図２はＳＴＲ６０本体のフロントパネル部位の様子を示している。
フロントパネル左下側には、電源キー１２０が設けられている。この電源キー１２０を操作することで、ＳＴＲ６０は、電源のオン／オフが切り換わるようにされている。なお、ここでいう電源がオフの状態とは、スタンバイ電源は動作しているいわゆるスタンバイ状態を指しているもので、例えば商用交流電源（又はバッテリ）の供給が絶たれている状態とは異なる。この点では、以降説明する、ＳＴＲ対応ディスクドライブ３０についても同様とされる。
また、ここでの詳しい説明は省略するが、ＳＴＲ６０では、スリープ状態とするためのスリープモードも用意されていることで、省電力化が考慮されている。
また、電源キー１２０の左側にはヘッドフォンジャック８６が設けられている。
フロントパネル左下側には、電源キー１２０が設けられている。この電源キー１２０を操作することで、ＳＴＲ６０は、電源のオン／オフが切り換わるようにされている。なお、ここでいう電源がオフの状態とは、スタンバイ電源は動作しているいわゆるスタンバイ状態を指しているもので、例えば商用交流電源（又はバッテリ）の供給が絶たれている状態とは異なる。この点では、以降説明する、ＳＴＲ対応ディスクドライブ３０についても同様とされる。
また、ここでの詳しい説明は省略するが、ＳＴＲ６０では、スリープ状態とするためのスリープモードも用意されていることで、省電力化が考慮されている。
また、電源キー１２０の左側にはヘッドフォンジャック８６が設けられている。
フロントパネルのほぼ中央部には、表示部８７が配置されている。
この場合の表示部８７としては、主として文字表示を行うためのＦＬ管表示部８７Ａが設けられており、ここでは、１行１４文字分の表示が行われるようにされている。そして、その周囲にはセグメント表示部８７Ｂが設けられており、図示してはいないが所定の決められた内容がセグメントによって表示される。
表示部８７の左側にはディスプレイキー１２７が設けられる。
ディスプレイキー１２７は、基本的には表示部７５における表示内容を変更するためのものとされる。
この場合の表示部８７としては、主として文字表示を行うためのＦＬ管表示部８７Ａが設けられており、ここでは、１行１４文字分の表示が行われるようにされている。そして、その周囲にはセグメント表示部８７Ｂが設けられており、図示してはいないが所定の決められた内容がセグメントによって表示される。
表示部８７の左側にはディスプレイキー１２７が設けられる。
ディスプレイキー１２７は、基本的には表示部７５における表示内容を変更するためのものとされる。
また、ＦＬ管表示部８７Ａの右側には、ジョグダイヤル１２５と、その上側にチューニングモードキー１２１、チューナキー１２２、ファンクション／メニューキー１２３、エンターキー１２４が示される。
チューニングモードキー１２１、チューナキー１２２は、ＳＴＲ６０のチューナ機能に関連するキーであり、それぞれ、受信バンド、チューナモードの切り換えを行うときに使用する。
また、ファンクション／メニューキー１２３は、ファンクション選択やメニュー選択を行うためのキーとされ、エンターキー１２４は決定操作を行うときに使用される。
そして、ジョグダイヤル１２５は、所定の操作手順のもとで上記各キーと共に併用されるもので、これによりユーザは実際の各種操作を行うことができる。
チューニングモードキー１２１、チューナキー１２２は、ＳＴＲ６０のチューナ機能に関連するキーであり、それぞれ、受信バンド、チューナモードの切り換えを行うときに使用する。
また、ファンクション／メニューキー１２３は、ファンクション選択やメニュー選択を行うためのキーとされ、エンターキー１２４は決定操作を行うときに使用される。
そして、ジョグダイヤル１２５は、所定の操作手順のもとで上記各キーと共に併用されるもので、これによりユーザは実際の各種操作を行うことができる。
一例として、ファンクション／メニューキー１２３を１回押圧操作するごとに、ＦＬ管表示部８７Ａの表示内容は、FUNCTION→SOUND→SETUPのようにしてトグルで変化する。
そして例えば、ＦＬ管表示部８７ＡにFUNCTIONと表示させた状態でジョグダイヤル１２５を回転操作すると、ＳＴＲ６０が入力してモニタ音声として出力するソースの選択を変更していくことができるようになっている。このときのＦＬ管表示部８７Ａには、ジョグダイヤル１２５の回転操作に応じて現在選択されている入力ソース名が表示されるようになっている。この操作によっては、例えばチューナ音声、アナログ入力、光デジタル入力、及びＩＥＥＥ１３９４バスを介して入力される各ソース（機器）を所定順序に従って順次選択していくことが可能とされる。
なお、例えばチューニングモードキー１２１、チューナキー１２２、ファンクション／メニューキー１２３、エンターキー１２４などのキーは、その背面側に装飾用のＬＥＤが設けられており、動作状態等に応じて点灯、点滅などするようにもされている。
そして例えば、ＦＬ管表示部８７ＡにFUNCTIONと表示させた状態でジョグダイヤル１２５を回転操作すると、ＳＴＲ６０が入力してモニタ音声として出力するソースの選択を変更していくことができるようになっている。このときのＦＬ管表示部８７Ａには、ジョグダイヤル１２５の回転操作に応じて現在選択されている入力ソース名が表示されるようになっている。この操作によっては、例えばチューナ音声、アナログ入力、光デジタル入力、及びＩＥＥＥ１３９４バスを介して入力される各ソース（機器）を所定順序に従って順次選択していくことが可能とされる。
なお、例えばチューニングモードキー１２１、チューナキー１２２、ファンクション／メニューキー１２３、エンターキー１２４などのキーは、その背面側に装飾用のＬＥＤが設けられており、動作状態等に応じて点灯、点滅などするようにもされている。
ボリュームジョグ１２６は、ＳＴＲ６０から出力される音声信号レベル、つまり、例えばスピーカＳＰから出力される音量を調整するためのダイヤルキーとして備えられる。
１−３ ＳＴＲ対応ディスクドライブ（フロントパネル）
図３は、ＳＴＲ対応ディスクドライブ３０のフロントパネル部位を示している。
先ず、このＳＴＲ対応ディスクドライブ３０のフロントパネル左下側においても、電源オン／オフ（スタンバイ）のための電源キー１５０が設けられている。
図３は、ＳＴＲ対応ディスクドライブ３０のフロントパネル部位を示している。
先ず、このＳＴＲ対応ディスクドライブ３０のフロントパネル左下側においても、電源オン／オフ（スタンバイ）のための電源キー１５０が設けられている。
また、このＳＴＲ対応ディスクドライブ３０のフロントパネルの中央上部には、ＣＤ、ＳＡＣＤ、ＤＶＤとしてのディスクを挿入／排出するためのディスク挿脱部１５９が設けられている。例えばディスク挿脱部１５９内に収納されて装填されている状態にあるＣＤ等を排出させるためには、このディスク挿脱部１５９の右側に配置されるイジェクトキー１５１を操作する。
上記ディスク挿脱部１５９の下側には、例えば１行１４文字分の表示が可能なＦＬ管表示部４７Ａと、セグメント表示部４７Ｂとから成る表示部４７が設けられている。この場合、ＦＬ管表示部４７Ａに対しては、例えば現在装填されているＣＤ等にて再生されるトラックのトラックナンバ、再生時間等の再生状況を示す情報や、ＣＤ等のディスクに記録されているテキストデータなどが文字等として表示される。また、セグメント表示部４７Ｂには再生モードなどが示される。
ＦＬ管表示部４７Ａにおける表示内容の切り換えは、表示部４７の左側に配置されるディスプレイキー１５６を操作することによって行うことができる。
ＦＬ管表示部４７Ａにおける表示内容の切り換えは、表示部４７の左側に配置されるディスプレイキー１５６を操作することによって行うことができる。
また、フロントパネル上の右側には、ＣＤの再生に関するキーとして、再生／一時停止キー１５２、停止キー１５３，頭出し・早送り／早戻しキー１５４，１５５が設けられている。
またフロントパネル上の左側には、ＨＡＴＳキー１５７が設けられる。ＨＡＴＳキー１５７は、ＨＡＴＳ機能をオン／オフする操作キーである。
ＨＡＴＳ（High quality digital Audio Transmission System）とは、伝送クロックのジッタの影響によるデジタルオーディオ信号品質の低下を防止する機能である。
例えばＳＴＲ対応ディスクドライブ３０からＳＴＲ６０に対してＩＥＥＥ１３９４バス１１６によりオーディオデータを伝送する際に、伝送クロックのジッタによりＳＴＲ６０側では受信したオーディオデータに時間軸方向の揺らぎが発生する。そこで、ＳＴＲ６０側では、受信したオーディオデータを伝送クロックに基づいて一旦バッファメモリに蓄積し、それを水晶系のクロックに基づいて読み出すことにより、オーディオデータの時間軸方向の揺らぎを解消するものである。 このＨＡＴＳ機能がオンの場合、ＳＴＲ対応ディスクドライブ３０とＳＴＲ６０の間ではフロー制御のための信号のやりとりが行われるものとなる。
ＨＡＴＳ（High quality digital Audio Transmission System）とは、伝送クロックのジッタの影響によるデジタルオーディオ信号品質の低下を防止する機能である。
例えばＳＴＲ対応ディスクドライブ３０からＳＴＲ６０に対してＩＥＥＥ１３９４バス１１６によりオーディオデータを伝送する際に、伝送クロックのジッタによりＳＴＲ６０側では受信したオーディオデータに時間軸方向の揺らぎが発生する。そこで、ＳＴＲ６０側では、受信したオーディオデータを伝送クロックに基づいて一旦バッファメモリに蓄積し、それを水晶系のクロックに基づいて読み出すことにより、オーディオデータの時間軸方向の揺らぎを解消するものである。 このＨＡＴＳ機能がオンの場合、ＳＴＲ対応ディスクドライブ３０とＳＴＲ６０の間ではフロー制御のための信号のやりとりが行われるものとなる。
ここで、上記図２、図３に示すフロントパネルの様子からも分かるように、ＳＴＲ６０、ＳＴＲ対応ディスクドライブ３０は、それぞれが、自機のための表示部７５，４７を有している。換言すれば、例えばＳＴＲ及びＳＴＲ対応機器から成るシステムを、１つのオーディオコンポーネントシステムとして考えた場合、このコンポーネントシステムとして統合された表示部位というものは設けられてはいないことになる。これは、例えばＩＥＥＥ１３９４を介して接続される機器としては、本来、個々に独立した存在であることに対応している。
１−４ ＳＴＲ（内部）
続いて、ＳＴＲ６０、ＳＴＲ対応ディスクドライブ３０の各内部構成について説明する。
続いて、ＳＴＲ６０、ＳＴＲ対応ディスクドライブ３０の各内部構成について説明する。
先ず、図４のブロック図にはＳＴＲ６０の内部構成例が示されている。
ＳＴＲ６０においては、オーディオソースとして、ＩＥＥＥ１３９４バス１１６を介して送信されてくるオーディオ信号と、自身が備えるチューナのオーディオ信号と、光デジタル入力端子６７から入力される外部デジタルオーディオ信号と、アナログ入力端子７８から入力される外部アナログオーディオ信号との４種を入力可能とされる。
ＳＴＲ６０においては、オーディオソースとして、ＩＥＥＥ１３９４バス１１６を介して送信されてくるオーディオ信号と、自身が備えるチューナのオーディオ信号と、光デジタル入力端子６７から入力される外部デジタルオーディオ信号と、アナログ入力端子７８から入力される外部アナログオーディオ信号との４種を入力可能とされる。
ＩＥＥＥ１３９４インターフェイス６１は、ＩＥＥＥ１３９４バス１１６を介して他の外部機器とデータの送受信を行うために設けられる。これにより、ＳＴＲ６０としては、外部とのＡＶデータの送受信、及び各種コマンドの送受信が可能に構成されることとなる。
ＩＥＥＥ１３９４インターフェイス６１では、ＩＥＥＥ１３９４バス１１６を介して受信したパケットを復調し、復調したパケットに含まれるデータを抽出する。そしてこの抽出したデータを内部データ通信に適合するフォーマットのデータに変換して出力する。
例えばＩＥＥＥ１３９４バス１１６を介して他のＡＶ機器からオーディオデータが送信されてくるとする。ＩＥＥＥ１３９４インターフェイス６１では、この送信されてきたオーディオデータを受信して、上記パケットに対する復調処理を行う。
そして、送信元の機器をＳＴＲ対応ディスクドライブ３０として考えた場合などにおいて、ＣＤ、ＤＶＤの再生データが受信された場合には、例えばＩＥＣ６０９５８といわれるデジタルオーディオデータインターフェイスフォーマットのオーディオデータＴＤ１に変換して出力する。
この場合、オーディオデータＴＤ１は復調処理部６６に供給される。復調処理部６６においては、入力されたオーディオデータＴＤ１について、例えばＩＥＣ６０９５８フォーマットに従った所要の復調処理を施して、例えばリニアＰＣＭデータ（ＰＣＭ１）としてＰＣＭセレクタ６９に出力する。
ＩＥＥＥ１３９４インターフェイス６１では、ＩＥＥＥ１３９４バス１１６を介して受信したパケットを復調し、復調したパケットに含まれるデータを抽出する。そしてこの抽出したデータを内部データ通信に適合するフォーマットのデータに変換して出力する。
例えばＩＥＥＥ１３９４バス１１６を介して他のＡＶ機器からオーディオデータが送信されてくるとする。ＩＥＥＥ１３９４インターフェイス６１では、この送信されてきたオーディオデータを受信して、上記パケットに対する復調処理を行う。
そして、送信元の機器をＳＴＲ対応ディスクドライブ３０として考えた場合などにおいて、ＣＤ、ＤＶＤの再生データが受信された場合には、例えばＩＥＣ６０９５８といわれるデジタルオーディオデータインターフェイスフォーマットのオーディオデータＴＤ１に変換して出力する。
この場合、オーディオデータＴＤ１は復調処理部６６に供給される。復調処理部６６においては、入力されたオーディオデータＴＤ１について、例えばＩＥＣ６０９５８フォーマットに従った所要の復調処理を施して、例えばリニアＰＣＭデータ（ＰＣＭ１）としてＰＣＭセレクタ６９に出力する。
なお、光デジタル入力端子６７から入力される外部デジタルオーディオ信号も例えばＩＥＣ６０９５８フォーマットのデータとされており、この光デジタル入力端子６７からの入力の場合も、復調処理部６６で復調されてリニアＰＣＭデータ（ＰＣＭ１）としてＰＣＭセレクタ６９に供給される。
ＩＥＥＥ１３９４インターフェイス６１において、ＩＥＥＥ１３９４バス１１６を介してＳＡＣＤの再生データが受信された場合には、ＩＥＥＥ１３９４インターフェース６１は、パケット復調処理を行って、６４ｆｓ、ΣΔ変調による１ビット量子化のＤＳＤ信号ＴＤ３を出力する。
ＤＳＤ信号ＴＤ３はデシメーションフィルタ６５に供給され、デシメーションフィルタ６５によってリニアＰＣＭデータ（ＰＣＭ３）に変換されてＰＣＭセレクタ６９に供給される。
ＤＳＤ信号ＴＤ３はデシメーションフィルタ６５に供給され、デシメーションフィルタ６５によってリニアＰＣＭデータ（ＰＣＭ３）に変換されてＰＣＭセレクタ６９に供給される。
ＰＬＬ６３は伝送クロックに基づいてパケット復調処理のクロックを生成する。上述したＨＡＴＳ機能オフの場合は、ＰＬＬ６３で生成されたクロックに基づくＤＳＤ信号ＴＤ３、ＩＥＣ６０９５８データＴＤ１が出力される。
ＲＡＭ６２はＩＥＥＥ１３９４インターフェース６１における送受信データバッファとして機能する。
クロック発振器６４は水晶系のクロックを発生させる。
ＲＡＭ６２はＩＥＥＥ１３９４インターフェース６１における送受信データバッファとして機能する。
クロック発振器６４は水晶系のクロックを発生させる。
上述したＨＡＴＳ機能がオンとされている場合において、ＣＤ，ＤＶＤの再生データがＩＥＥＥ１３９４インターフェース６１に受信された場合は、そのデータは一旦ＲＡＭ６２に書き込まれた後、クロック発振器６４からの水晶系のクロックに基づいて読み出される。特にＩＥＥＥ１３９４インターフェース６１はＩＥＣ６０９５８データに対する復調機能も備えており、このＨＡＴＳオンの場合は、ＲＡＭ６２から読み出されたデータに対して復調を行い、リニアＰＣＭデータ（ＰＣＭ２）として出力し、これをＰＣＭセレクタ６９に供給する。
またＨＡＴＳ機能がオンとされている場合において、ＳＡＣＤの再生データがＩＥＥＥ１３９４インターフェース６１に受信された場合も、そのデータは一旦ＲＡＭ６２に書き込まれた後、クロック発振器６４からの水晶系のクロックに基づいて読み出される。この場合、読み出されたＤＳＤ信号ＴＤ３はデシメーションフィルタ６５に供給され、デシメーションフィルタ６５によってリニアＰＣＭデータ（ＰＣＭ３）に変換されてＰＣＭセレクタ６９に供給される。
またＨＡＴＳ機能がオンとされている場合において、ＳＡＣＤの再生データがＩＥＥＥ１３９４インターフェース６１に受信された場合も、そのデータは一旦ＲＡＭ６２に書き込まれた後、クロック発振器６４からの水晶系のクロックに基づいて読み出される。この場合、読み出されたＤＳＤ信号ＴＤ３はデシメーションフィルタ６５に供給され、デシメーションフィルタ６５によってリニアＰＣＭデータ（ＰＣＭ３）に変換されてＰＣＭセレクタ６９に供給される。
チューナ部７７は、ＳＴＲ６０内に備えられており、アンテナ７６にて受信されたラジオ放送の電波について、選局及び復調処理等を行って例えばアナログ音声信号としてセレクタ７９に出力する。
また、アナログオーディオ信号入力端子７８を介して入力されるアナログ音声信号もまたセレクタ７９に対して入力される。
また、アナログオーディオ信号入力端子７８を介して入力されるアナログ音声信号もまたセレクタ７９に対して入力される。
セレクタ７９では、例えばシステムコントローラ７０の制御に応じて、チューナ部７７とアナログオーディオ信号入力端子７８の何れかを入力ソースとして選択して、選択したアナログオーディオ信号をＡ／Ｄ変換器６８に対して供給する。Ａ／Ｄ変換器６８では入力されてきたアナログオーディオ信号をリニアＰＣＭデータ（ＰＣＭ４）に変換してＰＣＭセレクタ６９に供給する。
ＰＣＭセレクタ６９では、システムコントローラ７０の制御に応じて、ＰＣＭ１，ＰＣＭ２，ＰＣＭ３，ＰＣＭ４として示した各リニアＰＣＭデータを選択する。即ち入力ファンクション切換となる選択である。
ＰＣＭセレクタ６９で選択されたリニアＰＣＭデータはオーディオデコーダ８０に供給される。
このオーディオデコーダ８０は、ＤＳＰ(Digital Signal Processor)により形成され、オーディオデータに対して各種所要の信号処理やスピーカチャンネル分離などが行われる。
さらにオーディオデコーダ８０の出力はストリームプロセッサにおいてイコライジング処理その他の音場処理等が行われる。そしてこれら所要の信号処理が施された、例えば５チャンネル等のオーディオデータは、Ｄ／Ａ変換器８２おいてアナログオーディオ信号とされ、パワーアンプ部８３で増幅処理される。
パワーアンプ部８３で処理された音声信号は、ＳＴＲ８０におけるスピーカ接続端子８４に接続されたスピーカ部ＳＰに供給され、音声として出力される。なお、このスピーカ部ＳＰは図１に示したスピーカＳＰ（ＦＬ）、ＳＰ（ＦＲ）、ＳＰ（ＳＬ）、ＳＰ（ＳＲ）、ＳＰ（Ｃ）に相当し、図示は省略したがスピーカ接続端子８４は、各スピーカに対応して設けられる。
またパワーアンプ部８３の出力はヘッドホンジャック８６にも供給され、ヘッドホン出力が可能とされる。
ＰＣＭセレクタ６９で選択されたリニアＰＣＭデータはオーディオデコーダ８０に供給される。
このオーディオデコーダ８０は、ＤＳＰ(Digital Signal Processor)により形成され、オーディオデータに対して各種所要の信号処理やスピーカチャンネル分離などが行われる。
さらにオーディオデコーダ８０の出力はストリームプロセッサにおいてイコライジング処理その他の音場処理等が行われる。そしてこれら所要の信号処理が施された、例えば５チャンネル等のオーディオデータは、Ｄ／Ａ変換器８２おいてアナログオーディオ信号とされ、パワーアンプ部８３で増幅処理される。
パワーアンプ部８３で処理された音声信号は、ＳＴＲ８０におけるスピーカ接続端子８４に接続されたスピーカ部ＳＰに供給され、音声として出力される。なお、このスピーカ部ＳＰは図１に示したスピーカＳＰ（ＦＬ）、ＳＰ（ＦＲ）、ＳＰ（ＳＬ）、ＳＰ（ＳＲ）、ＳＰ（Ｃ）に相当し、図示は省略したがスピーカ接続端子８４は、各スピーカに対応して設けられる。
またパワーアンプ部８３の出力はヘッドホンジャック８６にも供給され、ヘッドホン出力が可能とされる。
ところで、ＳＴＲ６０に入力されたオーディオデータをＩＥＥＥ１３９４バス１１６により外部機器に出力する場合、オーディオデコーダ８０から出力されたデータがセレクタ８５を介してＩＥＥＥ１３９４インターフェース６１に供給されるようになされる。或いは復調処理部６６の出力がセレクタ８５を介してＩＥＥＥ１３９４インターフェース６１に供給される。
この場合、ＩＥＥＥ１３９４インターフェース６１に供給されるデータは、例えばＩＥＣ６０９５８などのデジタルオーディオデータインターフェイスのフォーマットに適合する変調処理がされている形態のものとなる。
ＩＥＥＥ１３９４インターフェース６１は、このように供給されたデータについて、例えばＲＡＭ６２を利用して、パケット化をはじめとする所要の処理を施して、ＩＥＥＥ１３９４フォーマットに適合するフォーマットに変換する。そして、ＩＥＥＥ１３９４バス１１６を介して、目的の機器に対して送信出力を行う。
この場合、ＩＥＥＥ１３９４インターフェース６１に供給されるデータは、例えばＩＥＣ６０９５８などのデジタルオーディオデータインターフェイスのフォーマットに適合する変調処理がされている形態のものとなる。
ＩＥＥＥ１３９４インターフェース６１は、このように供給されたデータについて、例えばＲＡＭ６２を利用して、パケット化をはじめとする所要の処理を施して、ＩＥＥＥ１３９４フォーマットに適合するフォーマットに変換する。そして、ＩＥＥＥ１３９４バス１１６を介して、目的の機器に対して送信出力を行う。
システムコントローラ７０は、例えばＣＰＵ(Central Processing Unit)を備えて構成され、ＳＴＲ６０の全体についての各種動作制御を実行する。
システムコントローラ７０は、ユーザーの操作やユーザーに対する表示出力に対応する制御を行う。即ち受信部８９及び操作部８８からの情報が入力される。例えば受信部８９においては、リモートコントローラＲＭから送信されてきた無線のコマンド信号を受信し、この受信したコマンド信号がシステムコントローラ７０に供給される。
操作部８８は、例えば図２のようにフロントパネルに設けられている各種キーより成るものとされ、この操作部８８に対して行われた操作に応じた操作情報がシステムコントローラ７０に供給される。
システムコントローラ７０では、上記のようにして入力されてくるコマンド信号及び操作情報に応答した所要の動作が得られるように、各種制御処理を実行する。
また、システムコントローラ７０は、例えば上記したコマンド信号及び操作情報や、現在の動作状況等に応じた所要の内容の表示が行われるように、表示部８７に対する表示制御を実行する。この表示部８７は、前述もしたように、例えばＦＬ管表示部８７Ａとセグメント表示部８７Ｂとを備えている。
またシステムコントローラ７０は、ＩＥＥＥ１３９４インターフェース６１に対する制御を行い、ＩＥＥＥ１３９４バス１１６による通信動作を制御する。また後述するＳＲＭ関連の処理なども行う。
システムコントローラ７０は、ユーザーの操作やユーザーに対する表示出力に対応する制御を行う。即ち受信部８９及び操作部８８からの情報が入力される。例えば受信部８９においては、リモートコントローラＲＭから送信されてきた無線のコマンド信号を受信し、この受信したコマンド信号がシステムコントローラ７０に供給される。
操作部８８は、例えば図２のようにフロントパネルに設けられている各種キーより成るものとされ、この操作部８８に対して行われた操作に応じた操作情報がシステムコントローラ７０に供給される。
システムコントローラ７０では、上記のようにして入力されてくるコマンド信号及び操作情報に応答した所要の動作が得られるように、各種制御処理を実行する。
また、システムコントローラ７０は、例えば上記したコマンド信号及び操作情報や、現在の動作状況等に応じた所要の内容の表示が行われるように、表示部８７に対する表示制御を実行する。この表示部８７は、前述もしたように、例えばＦＬ管表示部８７Ａとセグメント表示部８７Ｂとを備えている。
またシステムコントローラ７０は、ＩＥＥＥ１３９４インターフェース６１に対する制御を行い、ＩＥＥＥ１３９４バス１１６による通信動作を制御する。また後述するＳＲＭ関連の処理なども行う。
プログラムメモリ７３には、このＳＴＲ６０における各種動作を実現するためのプログラム等が格納される。
ＮＶ−ＲＡＭ（不揮発性メモリ）７４は電源オフ時にもデータ保持が可能な記憶領域であることから、設定された各種制御定数や、後述するＳＲＭデータなどが格納される。
ＲＡＭ７５はシステムコントローラ７０が各種処理を実行するのに必要なデータなどが適宜保持されたり、ワーク領域等に使用される。
なお、ＮＶ−ＲＡＭ７４、ＲＡＭ７５、プログラムメモリ７３はシステムコントローラ７０としてのチップ内部の記憶領域として形成されてもよいし、別体のチップとされてもよい。
ＮＶ−ＲＡＭ（不揮発性メモリ）７４は電源オフ時にもデータ保持が可能な記憶領域であることから、設定された各種制御定数や、後述するＳＲＭデータなどが格納される。
ＲＡＭ７５はシステムコントローラ７０が各種処理を実行するのに必要なデータなどが適宜保持されたり、ワーク領域等に使用される。
なお、ＮＶ−ＲＡＭ７４、ＲＡＭ７５、プログラムメモリ７３はシステムコントローラ７０としてのチップ内部の記憶領域として形成されてもよいし、別体のチップとされてもよい。
また、ＩＥＥＥ１３９４インターフェイス６１では、外部装置から送信されてくるコマンドやレスポンス等のデータを受信すること、或いは外部装置に対してコマンドやレスポンスを送信することも行う。システムコントローラ７０は、このコマンドやレスポンスの送受信処理についても必要な処理を実行する。
１−５ ＳＴＲ対応ディスクドライブ（内部）
次にＳＴＲ対応ディスクドライブ３０の内部構成について図６のブロック図を参照して説明する。
ＣＤ，ＳＡＣＤ，ＤＶＤ等のディスク９１は、前述した本体フロントパネルのディスク挿脱部１５９から挿入されることで、再生可能位置に装填される。
再生可能位置に装填されたディスク９１は、ＣＤ再生動作時においてスピンドルモータ３１によって一定線速度（ＣＬＶ）で回転駆動される。そして光学ヘッド３２によってディスク９１にピット形態（エンボスピット、相変化ピット、色素変化ピット等）で記録されているデータが読み出され、ＲＦアンプ３５に供給される。光学ヘッド３２において対物レンズ３２ａは２軸機構３２ｂによって保持され、トラッキング及びフォーカス方向に変位可能とされる。
また光学ヘッド３２はスレッド機構３４によってディスク９１の半径方向に移動可能とされる。
次にＳＴＲ対応ディスクドライブ３０の内部構成について図６のブロック図を参照して説明する。
ＣＤ，ＳＡＣＤ，ＤＶＤ等のディスク９１は、前述した本体フロントパネルのディスク挿脱部１５９から挿入されることで、再生可能位置に装填される。
再生可能位置に装填されたディスク９１は、ＣＤ再生動作時においてスピンドルモータ３１によって一定線速度（ＣＬＶ）で回転駆動される。そして光学ヘッド３２によってディスク９１にピット形態（エンボスピット、相変化ピット、色素変化ピット等）で記録されているデータが読み出され、ＲＦアンプ３５に供給される。光学ヘッド３２において対物レンズ３２ａは２軸機構３２ｂによって保持され、トラッキング及びフォーカス方向に変位可能とされる。
また光学ヘッド３２はスレッド機構３４によってディスク９１の半径方向に移動可能とされる。
ＲＦアンプ３５では再生ＲＦ信号のほか、フォーカスエラー信号、トラッキングエラー信号を生成し、これらのエラー信号はサーボ回路３６に供給される。
サーボ回路３６はフォーカスエラー信号、トラッキングエラー信号から、フォーカス駆動信号、トラッキング駆動信号、スレッド駆動信号等の各種駆動信号を生成し、２軸機構３２ｂ、及びスレッド機構３４の動作を制御する。つまり、フォーカスサーボ制御及びトラッキングサーボ制御を実行する。
また、ＲＦアンプ３５において二値化された再生ＲＦ信号は、タイミングジェネレータ４０に対しても出力されており、タイミングジェネレータ４０においては、この再生ＲＦ信号の波形タイミングに基づいて、タイミング信号を生成してＣＬＶプロセッサ４１に対して出力する。ＣＬＶプロセッサ４１では、入力されたタイミング信号に基づいて、スピンドルモータ３１を所要のＣＬＶ速度により回転制御するための駆動信号を生成してスピンドルモータに供給する。これにより、ディスク９１をＣＬＶにより回転駆動するためのスピンドルサーボ制御が実行される。
またサーボ回路３６，タイミングジェネレータ４０に対しては、スピンドル起動／停止、各サーボ整定、トラックジャンプ、アクセスその他の必要処理を行うようにシステムコントローラ５０が制御を行う。
サーボ回路３６はフォーカスエラー信号、トラッキングエラー信号から、フォーカス駆動信号、トラッキング駆動信号、スレッド駆動信号等の各種駆動信号を生成し、２軸機構３２ｂ、及びスレッド機構３４の動作を制御する。つまり、フォーカスサーボ制御及びトラッキングサーボ制御を実行する。
また、ＲＦアンプ３５において二値化された再生ＲＦ信号は、タイミングジェネレータ４０に対しても出力されており、タイミングジェネレータ４０においては、この再生ＲＦ信号の波形タイミングに基づいて、タイミング信号を生成してＣＬＶプロセッサ４１に対して出力する。ＣＬＶプロセッサ４１では、入力されたタイミング信号に基づいて、スピンドルモータ３１を所要のＣＬＶ速度により回転制御するための駆動信号を生成してスピンドルモータに供給する。これにより、ディスク９１をＣＬＶにより回転駆動するためのスピンドルサーボ制御が実行される。
またサーボ回路３６，タイミングジェネレータ４０に対しては、スピンドル起動／停止、各サーボ整定、トラックジャンプ、アクセスその他の必要処理を行うようにシステムコントローラ５０が制御を行う。
再生ＲＦ信号はＤＳＤデコーダ３７、ＡＶデコーダ３８に供給される。
ＣＤ、ＤＶＤの再生時にはＡＶデコーダ３８が機能するように、またＳＡＣＤの再生時にはＤＳＤデコーダ３７が機能するように、システムコントローラ５０によって制御される。
ＡＶデコーダ３８は、ＣＤから再生され２値化された再生信号（ＥＦＭ信号）に対してＥＦＭ復調，エラー訂正デコード、デスクランブル等を行なう。またＤＶＤから再生され２値化された再生信号（ＥＦＭ＋変調信号）に対してＥＦＭ＋復調，エラー訂正デコード、デスクランブル等を行なう。
これらによって例えば１６ビット量子化、44.1KHz サンプリングのフォーマットのオーディオデータにデコードを行い、ＩＥＥＥ１３９４インターフェース３９に供給する。
また、ＡＶデコーダ３８は、ビデオデコーダとしての機能も備え、ＤＶＤ再生時にはビデオ信号のデコードも行う。デコードされたビデオ信号は、ビデオ出力端子５３から図示していない映像モニタ装置に供給され、映像出力される。
ＣＤ、ＤＶＤの再生時にはＡＶデコーダ３８が機能するように、またＳＡＣＤの再生時にはＤＳＤデコーダ３７が機能するように、システムコントローラ５０によって制御される。
ＡＶデコーダ３８は、ＣＤから再生され２値化された再生信号（ＥＦＭ信号）に対してＥＦＭ復調，エラー訂正デコード、デスクランブル等を行なう。またＤＶＤから再生され２値化された再生信号（ＥＦＭ＋変調信号）に対してＥＦＭ＋復調，エラー訂正デコード、デスクランブル等を行なう。
これらによって例えば１６ビット量子化、44.1KHz サンプリングのフォーマットのオーディオデータにデコードを行い、ＩＥＥＥ１３９４インターフェース３９に供給する。
また、ＡＶデコーダ３８は、ビデオデコーダとしての機能も備え、ＤＶＤ再生時にはビデオ信号のデコードも行う。デコードされたビデオ信号は、ビデオ出力端子５３から図示していない映像モニタ装置に供給され、映像出力される。
ＤＳＤデコーダ３７は、ＳＡＣＤから再生され２値化された再生信号からＤＳＤ信号をデコードする。ＤＳＤ信号はＩＥＥＥ１３９４インターフェース３９に供給される。
なお、ＳＡＣＤは記録面が２層構造のディスクとされ、一方の層はＤＳＤ方式のデータ、他方の層はＣＤ方式のデータが記録されるものもある。ＣＤ方式のデータが記録された層が再生される場合は、そのデコード処理はＡＶデコーダ３８において行われることになる。
なお、ＳＡＣＤは記録面が２層構造のディスクとされ、一方の層はＤＳＤ方式のデータ、他方の層はＣＤ方式のデータが記録されるものもある。ＣＤ方式のデータが記録された層が再生される場合は、そのデコード処理はＡＶデコーダ３８において行われることになる。
またＡＶデコーダ３８、ＤＳＤデコーダ３７ではサブコード等の制御データも抽出可能な構成を採っている。
また、例えばディスク９１のリードインエリアに例えばサブコード形態で記録されているＴＯＣ(Table Of Contents)情報を抽出することも行われる。これらのサブコードデータ、ＴＯＣはシステムコントローラ５０に供給されることで、例えば各種制御に用いられる。
また、例えばディスク９１のリードインエリアに例えばサブコード形態で記録されているＴＯＣ(Table Of Contents)情報を抽出することも行われる。これらのサブコードデータ、ＴＯＣはシステムコントローラ５０に供給されることで、例えば各種制御に用いられる。
また、ＲＦアンプ３５にて二値化された再生ＲＦ信号は、ＰＬＬ回路５５に対しても供給される。
ＰＬＬ回路５５は、入力されたＥＦＭ信号のチャンネルビットに同期したクロックを出力する。このクロックは、例えばＤＳＤデコーダ３７及びＡＶデコーダ３８以降の信号処理回路系のクロックとして利用される。
ＰＬＬ回路５５は、入力されたＥＦＭ信号のチャンネルビットに同期したクロックを出力する。このクロックは、例えばＤＳＤデコーダ３７及びＡＶデコーダ３８以降の信号処理回路系のクロックとして利用される。
デコードされＩＥＥＥ１３９４インターフェイス３９に入力されたオーディオデータは、ＩＥＥＥ１３９４のフォーマットに適合するデータに変換され、ＩＥＥＥ１３９４バス１１６を介して外部機器に対して送信出力される。
なお、図示していないが、デジタルインターフェース及び光デジタル出力端子を設け、ＡＶデコーダ３８又はＤＳＤデコーダ３７から出力されるオーディオデータがデジタルデータ出力されるようにしてもよい。
また、Ｄ／Ａ変換器、アナログ出力端子を設けて、デコードされたオーディオデータをアナログ音声信号に変換して、外部機器に出力するようにしてもよい。
なお、図示していないが、デジタルインターフェース及び光デジタル出力端子を設け、ＡＶデコーダ３８又はＤＳＤデコーダ３７から出力されるオーディオデータがデジタルデータ出力されるようにしてもよい。
また、Ｄ／Ａ変換器、アナログ出力端子を設けて、デコードされたオーディオデータをアナログ音声信号に変換して、外部機器に出力するようにしてもよい。
システムコントローラ５０は、ＣＰＵを備えたマイクロコンピュータとされ、上述してきた各種動作の制御を行う。
ディスク９１の再生時には、ディスク９１に記録されている管理情報、即ちＴＯＣを読み出す必要がある。システムコントローラ５０はこの管理情報に応じてディスク９１に収録されたトラック数、各トラックのアドレスなどを判別し、再生動作制御を行うことになる。このためシステムコントローラ５０はディスク９１が装填された際にＴＯＣが記録されたディスクの最内周側（リードインエリア）の再生動作を実行させることによって読み出し、前述のようにしてＴＯＣ情報を抽出する。そして、このＴＯＣを例えば内部のＲＡＭなどに記憶させておき、以後そのディスク９１に対する再生動作の際に参照できるようにしている。
ディスク９１の再生時には、ディスク９１に記録されている管理情報、即ちＴＯＣを読み出す必要がある。システムコントローラ５０はこの管理情報に応じてディスク９１に収録されたトラック数、各トラックのアドレスなどを判別し、再生動作制御を行うことになる。このためシステムコントローラ５０はディスク９１が装填された際にＴＯＣが記録されたディスクの最内周側（リードインエリア）の再生動作を実行させることによって読み出し、前述のようにしてＴＯＣ情報を抽出する。そして、このＴＯＣを例えば内部のＲＡＭなどに記憶させておき、以後そのディスク９１に対する再生動作の際に参照できるようにしている。
また、システムコントローラ５０は、ユーザーの操作やユーザーに対する表示出力に対応する制御を行う。即ち受信部４５及び操作部４８からの情報が入力される。例えば受信部４５においては、リモートコントローラＲＭから送信されてきた無線のコマンド信号を受信し、この受信したコマンド信号がシステムコントローラ５０に供給される。
操作部４８は、例えば図３のようにフロントパネルに設けられている各種キーより成るものとされ、この操作部４８に対して行われた操作に応じた操作情報がシステムコントローラ５０に供給される。
システムコントローラ５０では、上記のようにして入力されてくるコマンド信号及び操作情報に応答した所要の動作が得られるように、各種制御処理を実行する。
また、システムコントローラ５０は、例えば上記したコマンド信号及び操作情報や、現在の動作状況等に応じた所要の内容の表示が行われるように、表示部４７に対する表示制御を実行する。
例えば表示部４７にはディスクの総演奏時間、再生や録音時の進行時間などの時間情報や、トラックナンバ、ディスクネームやトラックネームなどのネーム情報、動作状態、動作モードなどの各種の表示が行なわれる。
この表示部４７は、前述もしたように、例えばＦＬ管表示部４７Ａとセグメント表示部４７Ｂとを備えている。
またシステムコントローラ５０は、ＩＥＥＥ１３９４インターフェース３９に対する制御を行い、ＩＥＥＥ１３９４バス１１６による通信動作を制御する。また後述するＳＲＭ関連の処理なども行う。
操作部４８は、例えば図３のようにフロントパネルに設けられている各種キーより成るものとされ、この操作部４８に対して行われた操作に応じた操作情報がシステムコントローラ５０に供給される。
システムコントローラ５０では、上記のようにして入力されてくるコマンド信号及び操作情報に応答した所要の動作が得られるように、各種制御処理を実行する。
また、システムコントローラ５０は、例えば上記したコマンド信号及び操作情報や、現在の動作状況等に応じた所要の内容の表示が行われるように、表示部４７に対する表示制御を実行する。
例えば表示部４７にはディスクの総演奏時間、再生や録音時の進行時間などの時間情報や、トラックナンバ、ディスクネームやトラックネームなどのネーム情報、動作状態、動作モードなどの各種の表示が行なわれる。
この表示部４７は、前述もしたように、例えばＦＬ管表示部４７Ａとセグメント表示部４７Ｂとを備えている。
またシステムコントローラ５０は、ＩＥＥＥ１３９４インターフェース３９に対する制御を行い、ＩＥＥＥ１３９４バス１１６による通信動作を制御する。また後述するＳＲＭ関連の処理なども行う。
プログラムメモリ４２には、システムコントローラ５０が、このＳＴＲ対応ディスクドライブ３０における各種動作を実現するためのプログラム等が格納される。
ＮＶ−ＲＡＭ（不揮発性メモリ）４３は電源オフ時にもデータ保持が可能な記憶領域であることから、設定された各種制御定数やＳＲＭデータなどが格納される。
ＲＡＭ４４は、システムコントローラ５０が各種処理を実行するのに必要なデータやプログラム等の記憶に用いられたり、ワーク領域として使用される。
なお、ＮＶ−ＲＡＭ４３、ＲＡＭ４４、プログラムメモリ４２はシステムコントローラ５０としてのチップ内部の記憶領域として形成されてもよいし、別体のチップとされてもよい。
ＮＶ−ＲＡＭ（不揮発性メモリ）４３は電源オフ時にもデータ保持が可能な記憶領域であることから、設定された各種制御定数やＳＲＭデータなどが格納される。
ＲＡＭ４４は、システムコントローラ５０が各種処理を実行するのに必要なデータやプログラム等の記憶に用いられたり、ワーク領域として使用される。
なお、ＮＶ−ＲＡＭ４３、ＲＡＭ４４、プログラムメモリ４２はシステムコントローラ５０としてのチップ内部の記憶領域として形成されてもよいし、別体のチップとされてもよい。
また、ＩＥＥＥ１３９４インターフェイス３９では、外部装置から送信されてくるコマンドやレスポンス等のデータを受信すること、或いは外部装置に対してコマンドやレスポンスを送信することも行う。システムコントローラ５０は、このコマンドやレスポンスの送受信処理についても必要な処理を実行する。
２．ＩＥＥＥ１３９４による本実施の形態のデータ通信
２−１ 概要
以降、本実施の形態としてのＩＥＥＥ１３９４規格に従ったデータ通信について説明する。
２−１ 概要
以降、本実施の形態としてのＩＥＥＥ１３９４規格に従ったデータ通信について説明する。
ＩＥＥＥ１３９４は、シリアルデータ通信の規格の１つとされる。
このＩＥＥＥ１３９４によるデータ伝送方式としては、周期的に通信を行うＩｓｏｃｈｒｏｎｏｕｓ通信方式と、この周期と関係なく非同期で通信するＡｓｙｎｃｈｒｏｎｏｕｓ通信方式が存在する。一般に、Ｉｓｏｃｈｒｏｎｏｕｓ通信方式はデータの送受信に用いられ、Ａｓｙｎｃｈｒｏｎｏｕｓ通信方式は各種制御コマンドの送受信に用いられる。そして、１本のケーブルを使用して、これら２種類の通信方式によって送受信を行うことが出来るようにされている。
そこで以降、上記したＩＥＥＥ１３９４規格による本実施の形態の送信形態を前提として説明を行っていくこととする。
このＩＥＥＥ１３９４によるデータ伝送方式としては、周期的に通信を行うＩｓｏｃｈｒｏｎｏｕｓ通信方式と、この周期と関係なく非同期で通信するＡｓｙｎｃｈｒｏｎｏｕｓ通信方式が存在する。一般に、Ｉｓｏｃｈｒｏｎｏｕｓ通信方式はデータの送受信に用いられ、Ａｓｙｎｃｈｒｏｎｏｕｓ通信方式は各種制御コマンドの送受信に用いられる。そして、１本のケーブルを使用して、これら２種類の通信方式によって送受信を行うことが出来るようにされている。
そこで以降、上記したＩＥＥＥ１３９４規格による本実施の形態の送信形態を前提として説明を行っていくこととする。
２−２ スタックモデル
図６は、本実施の形態が対応するＩＥＥＥ１３９４のスタックモデルを示している。
ＩＥＥＥ１３９４フォーマットにおいては、Ａｓｙｎｃｈｒｏｎｏｕｓ系（４００）とＩｓｏｃｈｒｏｎｏｕｓ系（５００）とに大別される。
ここで、Ａｓｙｎｃｈｒｏｎｏｕｓ系（４００）とＩｓｏｃｈｒｏｎｏｕｓ系（５００）に共通な層として、最下位にＰｈｙｓｉｃａｌ Ｌａｙｅｒ（３０１）（物理層）が設けられ、その上位にＬｉｎｋ Ｌａｙｅｒ（３０２）（リンク層）が設けられる。Ｐｈｙｓｉｃａｌ Ｌａｙｅｒ（３０１）はハードウェア的な信号伝送を司るためのレイヤであり、Ｌｉｎｋ Ｌａｙｅｒ（３０２）はＩＥＥＥ１３９４バスを例えば、機器毎に規定された内部バスに変換するための機能を有する層とされる。
図６は、本実施の形態が対応するＩＥＥＥ１３９４のスタックモデルを示している。
ＩＥＥＥ１３９４フォーマットにおいては、Ａｓｙｎｃｈｒｏｎｏｕｓ系（４００）とＩｓｏｃｈｒｏｎｏｕｓ系（５００）とに大別される。
ここで、Ａｓｙｎｃｈｒｏｎｏｕｓ系（４００）とＩｓｏｃｈｒｏｎｏｕｓ系（５００）に共通な層として、最下位にＰｈｙｓｉｃａｌ Ｌａｙｅｒ（３０１）（物理層）が設けられ、その上位にＬｉｎｋ Ｌａｙｅｒ（３０２）（リンク層）が設けられる。Ｐｈｙｓｉｃａｌ Ｌａｙｅｒ（３０１）はハードウェア的な信号伝送を司るためのレイヤであり、Ｌｉｎｋ Ｌａｙｅｒ（３０２）はＩＥＥＥ１３９４バスを例えば、機器毎に規定された内部バスに変換するための機能を有する層とされる。
Ｐｈｙｓｉｃａｌ Ｌａｙｅｒ（３０１）、Ｌｉｎｋ Ｌａｙｅｒ（３０２）、及び次に説明するＴｒａｎｓａｃｔｉｏｎ Ｌａｙｅｒ（４０１）は、Ｅｖｅｎｔ／Ｃｏｎｔｒｏｌ／ＣｏｎｆｉｇｕｒａｔｉｏｎのラインによってＳｅｒｉａｌ Ｂｕｓ Ｍａｎａｇｅｍｅｎｔ３０３とリンクされる。
また、ＡＶ Ｃａｂｌｅ／Ｃｏｎｎｅｃｔｏｒ３０４は、ＡＶデータ伝送のための物理的なコネクタ、ケーブルを示している。
また、ＡＶ Ｃａｂｌｅ／Ｃｏｎｎｅｃｔｏｒ３０４は、ＡＶデータ伝送のための物理的なコネクタ、ケーブルを示している。
Ａｓｙｎｃｈｒｏｎｏｕｓ系（４００）における上記Ｌｉｎｋ Ｌａｙｅｒ（３０２）の上位には、Ｔｒａｎｓａｃｔｉｏｎ Ｌａｙｅｒ（４０１）が設けられる。Ｔｒａｎｓａｃｔｉｏｎ Ｌａｙｅｒ（４０１）は、ＩＥＥＥ１３９４としてのデータ伝送プロトコルを規定する層とされ、基本的なＡｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓａｃｔｉｏｎとしては、後述するようにして、Ｗｒｉｔｅ Ｔｒａｎｓａｃｔｉｏｎ，Ｒｅａｄ Ｔｒａｎｓａｃｔｉｏｎ，Ｌｏｃｋ Ｔｒａｎｓａｃｔｉｏｎが規定される。
そして、Ｔｒａｎｓａｃｔｉｏｎ Ｌａｙｅｒ（４０１）の上層に対してＦＣＰ(Function Control Protocol)（４０２）が規定される。ＦＣＰ（４０２）は、ＡＶ／Ｃ Ｃｏｍｍａｎｄ(AV/C Digital Interface Command Set)（４０３）として規定された制御コマンドを利用することで、各種ＡＶ機器に対するコマンド制御を実行することが出来るようになっている。
また、Ｔｒａｎｓａｃｔｉｏｎ Ｌａｙｅｒ（４０１）の上層に対しては、Ｃｏｎｎｅｃｔｉｏｎ Ｍａｎａｇｅｍｅｎｔ Ｐｒｏｃｅｄｕｒｅｓ（５０５）を利用して、後述するＰｌｕｇ（ＩＥＥＥ１３９４における論理的な機器接続関係）を設定するためのＰｌｕｇ Ｃｏｎｔｒｏｌｌ Ｒｅｇｉｓｔｅｒｓ（４０４）が規定される。
Ｉｓｏｃｈｒｏｎｏｕｓ系（５００）におけるＬｉｎｋ Ｌａｙｅｒ（３０２）の上位には、ＣＩＰ Ｈｅａｄｅｒ Ｆｏｒｍａｔ（５０１）が規定され、このＣＩＰ Ｈｅａｄｅｒ Ｆｏｒｍａｔ（５０１）に管理される形態で、ＳＤ−ＤＶＣＲ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０２），ＨＤ−ＤＶＣＲ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０３），ＳＤＬ−ＤＶＣＲ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０４），ＭＰＥＧ２−ＴＳ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０５），Ａｕｄｉｏ ａｎｄ Ｍｕｓｉｃ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０６）等の伝送プロトコルが規定されている。
ＳＤ−ＤＶＣＲ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０２），ＨＤ−ＤＶＣＲ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０３），ＳＤＬ−ＤＶＣＲ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０４）は、それぞれ、デジタルＶＴＲ(Video Tape Recorder)に対応するデータ伝送プロトコルである。
ＳＤ−ＤＶＣＲ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０２）が扱うデータは、ＳＤ−ＤＶＣＲ ｒｅｃｏｒｄｉｎｇ ｆｏｒｍａｔ（５０８）の規定に従って得られたデータシーケンス（ＳＤ−ＤＶＣＲ ｄａｔａ ｓｅｑｕｅｎｃｅ（５０７））とされる。
また、ＨＤ−ＤＶＣＲ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０３）が扱うデータは、ＨＤ−ＤＶＣＲ ｒｅｃｏｒｄｉｎｇ ｆｏｒｍａｔ（５１０）の規定に従って得られたデータシーケンス（ＳＤ−ＤＶＣＲ ｄａｔａ ｓｅｑｕｅｎｃｅ（５０９））とされる。
ＳＤＬ−ＤＶＣＲ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０４）が扱うデータは、ＳＤＬ−ＤＶＣＲ ｒｅｃｏｒｄｉｎｇ ｆｏｒｍａｔ（５１２）の規定に従って得られるデータシーケンス（ＳＤ−ＤＶＣＲ ｄａｔａ ｓｅｑｕｅｎｃｅ（５１１））となる。
ＳＤ−ＤＶＣＲ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０２）が扱うデータは、ＳＤ−ＤＶＣＲ ｒｅｃｏｒｄｉｎｇ ｆｏｒｍａｔ（５０８）の規定に従って得られたデータシーケンス（ＳＤ−ＤＶＣＲ ｄａｔａ ｓｅｑｕｅｎｃｅ（５０７））とされる。
また、ＨＤ−ＤＶＣＲ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０３）が扱うデータは、ＨＤ−ＤＶＣＲ ｒｅｃｏｒｄｉｎｇ ｆｏｒｍａｔ（５１０）の規定に従って得られたデータシーケンス（ＳＤ−ＤＶＣＲ ｄａｔａ ｓｅｑｕｅｎｃｅ（５０９））とされる。
ＳＤＬ−ＤＶＣＲ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０４）が扱うデータは、ＳＤＬ−ＤＶＣＲ ｒｅｃｏｒｄｉｎｇ ｆｏｒｍａｔ（５１２）の規定に従って得られるデータシーケンス（ＳＤ−ＤＶＣＲ ｄａｔａ ｓｅｑｕｅｎｃｅ（５１１））となる。
ＭＰＥＧ２−ＴＳ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０５）は、例えばデジタル衛星放送に対応するチューナ等に対応する伝送プロトコルで、これが扱うデータは、ＤＶＢ ｒｅｃｏｒｄｉｎｇ ｆｏｒｍａｔ（５１４）或いはＡＴＶ ｒｅｃｏｒｄｉｎｇ ｆｏｒｍａｔ（５１５）の規定に従って得られるデータシーケンス（ＭＰＥＧ２−ＴＳ ｄａｔａ ｓｅｑｕｅｎｃｅ（５１３））とされる。
また、Ａｕｄｉｏ ａｎｄ Ｍｕｓｉｃ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０６）は、例えば本実施の形態のＭＤシステムを含むデジタルオーディオ機器全般に対応する伝送プロトコルであり、これが扱うデータは、Ａｕｄｉｏ ａｎｄ Ｍｕｓｉｃ ｒｅｃｏｒｄｉｎｇ ｆｏｒｍａｔ（５１７）の規定に従って得られるデータシーケンス（Ａｕｄｉｏ ａｎｄ Ｍｕｓｉｃ ｄａｔａ ｓｅｑｕｅｎｃｅ）とされる。
２−３ 信号伝送形態
図７は、ＩＥＥＥ１３９４バスとして実際に用いられるケーブルの構造例を示している。
この図においては、コネクタ６００Ａと６００Ｂがケーブル６０１を介して接続されていると共に、ここでは、コネクタ６００Ａと６００Ｂのピン端子として、ピン番号１〜６の６ピンが使用される場合を示している。
コネクタ６００Ａ，６００Ｂに設けられる各ピン端子については、ピン番号１は電源（ＶＰ）、ピン番号２はグランド（ＶＧ）、ピン番号３はＴＰＢ１、ピン番号４はＴＰＢ２、ピン番号５はＴＰＡ１、ピン番号５はＴＰＡ２とされている。
そして、コネクタ６００Ａ−６００Ｂ間の各ピンの接続形態は、
ピン番号１（ＶＰ）−ピン番号１（ＶＰ）
ピン番号２（ＶＧ）−ピン番号２（ＶＧ）
ピン番号３（ＴＰＢ１）−ピン番号５（ＴＰＡ１）
ピン番号４（ＴＰＢ２）−ピン番号６（ＴＰＡ２）
ピン番号５（ＴＰＡ１）−ピン番号３（ＴＰＢ１）
ピン番号６（ＴＰＡ２）−ピン番号３（ＴＰＢ２）
のようになっている。そして、上記ピン接続の組のうち、
ピン番号３（ＴＰＢ１）−ピン番号５（ＴＰＡ１）
ピン番号４（ＴＰＢ２）−ピン番号６（ＴＰＡ２）
の２本のツイスト線の組により、差動で信号を相互伝送する信号線６０１Ａを形成し、
ピン番号５（ＴＰＡ１）−ピン番号３（ＴＰＢ１）
ピン番号６（ＴＰＡ２）−ピン番号３（ＴＰＢ２）
の２本のツイスト線の組により、差動で信号を相互伝送する信号線６０１Ｂを形成している。
図７は、ＩＥＥＥ１３９４バスとして実際に用いられるケーブルの構造例を示している。
この図においては、コネクタ６００Ａと６００Ｂがケーブル６０１を介して接続されていると共に、ここでは、コネクタ６００Ａと６００Ｂのピン端子として、ピン番号１〜６の６ピンが使用される場合を示している。
コネクタ６００Ａ，６００Ｂに設けられる各ピン端子については、ピン番号１は電源（ＶＰ）、ピン番号２はグランド（ＶＧ）、ピン番号３はＴＰＢ１、ピン番号４はＴＰＢ２、ピン番号５はＴＰＡ１、ピン番号５はＴＰＡ２とされている。
そして、コネクタ６００Ａ−６００Ｂ間の各ピンの接続形態は、
ピン番号１（ＶＰ）−ピン番号１（ＶＰ）
ピン番号２（ＶＧ）−ピン番号２（ＶＧ）
ピン番号３（ＴＰＢ１）−ピン番号５（ＴＰＡ１）
ピン番号４（ＴＰＢ２）−ピン番号６（ＴＰＡ２）
ピン番号５（ＴＰＡ１）−ピン番号３（ＴＰＢ１）
ピン番号６（ＴＰＡ２）−ピン番号３（ＴＰＢ２）
のようになっている。そして、上記ピン接続の組のうち、
ピン番号３（ＴＰＢ１）−ピン番号５（ＴＰＡ１）
ピン番号４（ＴＰＢ２）−ピン番号６（ＴＰＡ２）
の２本のツイスト線の組により、差動で信号を相互伝送する信号線６０１Ａを形成し、
ピン番号５（ＴＰＡ１）−ピン番号３（ＴＰＢ１）
ピン番号６（ＴＰＡ２）−ピン番号３（ＴＰＢ２）
の２本のツイスト線の組により、差動で信号を相互伝送する信号線６０１Ｂを形成している。
上記２組の信号線６０１Ａ及び信号線６０１Ｂにより伝送される信号は、図８（ａ）に示すデータ信号（Ｄａｔａ）と、図８（ｂ）に示すストローブ信号（Ｓｔｒｏｂｅ）である。
図８（ａ）に示すデータ信号は、信号線６０１Ａ又は信号線６０１Ｂの一方を使用してＴＰＢ１，２から出力され、ＴＰＡ１，２に入力される。
また、図８（ｂ）に示すストローブ信号は、データ信号と、このデータ信号に同期する伝送クロックとについて所定の論理演算を行うことによって得られる信号であり、実際の伝送クロックよりは低い周波数を有する。このストローブ信号は、信号線６０１Ａ又は信号線６０１Ｂのうち、データ信号伝送に使用していない他方の信号線を使用して、ＴＰＡ１，２から出力され、ＴＰＢ１，２に入力される。
図８（ａ）に示すデータ信号は、信号線６０１Ａ又は信号線６０１Ｂの一方を使用してＴＰＢ１，２から出力され、ＴＰＡ１，２に入力される。
また、図８（ｂ）に示すストローブ信号は、データ信号と、このデータ信号に同期する伝送クロックとについて所定の論理演算を行うことによって得られる信号であり、実際の伝送クロックよりは低い周波数を有する。このストローブ信号は、信号線６０１Ａ又は信号線６０１Ｂのうち、データ信号伝送に使用していない他方の信号線を使用して、ＴＰＡ１，２から出力され、ＴＰＢ１，２に入力される。
例えば、図８（ａ），図８（ｂ）に示すデータ信号及びストローブ信号が、或るＩＥＥＥ１３９４対応の機器に対して入力されたとすると、この機器においては、入力されたデータ信号とストローブ信号とについて所定の論理演算を行って、図８（ｃ）に示すような伝送クロック（Ｃｌｏｃｋ）を生成し、所要の入力データ信号処理に利用する。
ＩＥＥＥ１３９４フォーマットでは、このようなハードウェア的データ伝送形態を採ることで、高速な周期の伝送クロックをケーブルによって機器間で伝送する必要をなくし、信号伝送の信頼性を高めるようにしている。
なお、上記説明では６ピンの仕様について説明したが、ＩＥＥＥ１３９４フォーマットでは電源（ＶＰ）とグランド（ＶＧ）を省略して、２組のツイスト線である信号線６０１Ａ及び信号線６０１Ｂのみからなる４ピンの仕様も存在する。例えば、本実施の形態のＭＤレコーダ／プレーヤ１では、実際には、この４ピン仕様のケーブルを用いることで、ユーザにとってより簡易なシステムを提供できるように配慮している。
ＩＥＥＥ１３９４フォーマットでは、このようなハードウェア的データ伝送形態を採ることで、高速な周期の伝送クロックをケーブルによって機器間で伝送する必要をなくし、信号伝送の信頼性を高めるようにしている。
なお、上記説明では６ピンの仕様について説明したが、ＩＥＥＥ１３９４フォーマットでは電源（ＶＰ）とグランド（ＶＧ）を省略して、２組のツイスト線である信号線６０１Ａ及び信号線６０１Ｂのみからなる４ピンの仕様も存在する。例えば、本実施の形態のＭＤレコーダ／プレーヤ１では、実際には、この４ピン仕様のケーブルを用いることで、ユーザにとってより簡易なシステムを提供できるように配慮している。
２−４ 機器間のバス接続
図９は、ＩＥＥＥ１３９４バスによる機器間接続の形態例を模式的に示している。この図では、機器Ａ，Ｂ，Ｃ，Ｄ，Ｅの５台の機器（Ｎｏｄｅ）がＩＥＥＥ１３９４バス（即ちケーブルである）によって相互通信可能に接続されている場合が示されている。
ＩＥＥＥ１３９４インターフェイスでは、機器Ａ，Ｂ，ＣのようにしてＩＥＥＥ１３９４バスにより直列的に接続するいわゆる「ディージチェーン接続」が可能とされる。また、図９の場合であれば、機器Ａと、機器Ｂ，Ｄ，Ｅ間の接続形態に示すように、或る機器と複数機器とが並列的に接続されるいわゆる「ブランチ接続」も可能とされる。
システム全体としては、このブランチ接続と上記ディージチェーン接続とを併用して最大６３台の機器（Ｎｏｄｅ）を接続可能とされる。但し、ディージチェーン接続によっては、最大で１６台（１６ポップ）までの接続が可能とされている。また、ＳＣＳＩで必要とされるターミネータはＩＥＥＥ１３９４インターフェイスでは不要である。
そしてＩＥＥＥ１３９４インターフェイスでは、上記のようにしてディージチェーン接続又はブランチ接続により接続された機器間で相互通信を行うことが可能とされている。つまり、図９の場合であれば、機器Ａ，Ｂ，Ｃ，Ｄ，Ｅ間の任意の複数機器間での相互通信が可能とされる。
図９は、ＩＥＥＥ１３９４バスによる機器間接続の形態例を模式的に示している。この図では、機器Ａ，Ｂ，Ｃ，Ｄ，Ｅの５台の機器（Ｎｏｄｅ）がＩＥＥＥ１３９４バス（即ちケーブルである）によって相互通信可能に接続されている場合が示されている。
ＩＥＥＥ１３９４インターフェイスでは、機器Ａ，Ｂ，ＣのようにしてＩＥＥＥ１３９４バスにより直列的に接続するいわゆる「ディージチェーン接続」が可能とされる。また、図９の場合であれば、機器Ａと、機器Ｂ，Ｄ，Ｅ間の接続形態に示すように、或る機器と複数機器とが並列的に接続されるいわゆる「ブランチ接続」も可能とされる。
システム全体としては、このブランチ接続と上記ディージチェーン接続とを併用して最大６３台の機器（Ｎｏｄｅ）を接続可能とされる。但し、ディージチェーン接続によっては、最大で１６台（１６ポップ）までの接続が可能とされている。また、ＳＣＳＩで必要とされるターミネータはＩＥＥＥ１３９４インターフェイスでは不要である。
そしてＩＥＥＥ１３９４インターフェイスでは、上記のようにしてディージチェーン接続又はブランチ接続により接続された機器間で相互通信を行うことが可能とされている。つまり、図９の場合であれば、機器Ａ，Ｂ，Ｃ，Ｄ，Ｅ間の任意の複数機器間での相互通信が可能とされる。
また、ＩＥＥＥ１３９４バスにより複数の機器接続を行ったシステム（以降はＩＥＥＥ１３９４システムともいう）内では、機器ごとに割与えられるＮｏｄｅＩＤを設定する処理が実際には行われる。この処理を、図１０により模式的に示す。
ここで、図１０（ａ）に示す接続形態によるＩＥＥＥ１３９４システムにおいて、ケーブルの抜き差し、システムにおける或る機器の電源のオン／オフ、ＰＨＹ(Physical Layer Protocol)での自発発生処理等が有ったとすると、ＩＥＥＥ１３９４システム内においてはバスリセットが発生する。これにより、各機器Ａ，Ｂ，Ｃ，Ｄ，Ｅ間においてＩＥＥＥ１３９４バスを介して全ての機器にバスリセット通知を行う処理が実行される。
ここで、図１０（ａ）に示す接続形態によるＩＥＥＥ１３９４システムにおいて、ケーブルの抜き差し、システムにおける或る機器の電源のオン／オフ、ＰＨＹ(Physical Layer Protocol)での自発発生処理等が有ったとすると、ＩＥＥＥ１３９４システム内においてはバスリセットが発生する。これにより、各機器Ａ，Ｂ，Ｃ，Ｄ，Ｅ間においてＩＥＥＥ１３９４バスを介して全ての機器にバスリセット通知を行う処理が実行される。
このバスリセット通知の結果、図１０（ｂ）に示すようにして、通信（Child−Notify）を行うことで隣接する機器端子間で親子関係が定義される。つまり、ＩＥＥＥ１３９４システム内における機器間のＴｒｅｅ構造を構築する。そして、このＴｒｅｅ構造の構築結果に従って、ルートとしての機器が定義される。ルートとは、全ての端子が子(Ｃｈ；Child)として定義された機器であり、図１０（ｂ）の場合であれば、機器Ｂがルートとして定義されていることになる。逆に言えば、例えばこのルートとしての機器Ｂと接続される機器Ａの端子は親(Ｐ；Parent)として定義されているものである。
上記のようにしてＩＥＥＥ１３９４システム内のＴｒｅｅ構造及びルートが定義されると、続いては、図１０（ｃ）に示すようにして、各機器から、自己のＮｏｄｅ−ＩＤの宣言としてＳｅｌｆ−ＩＤパケットが出力される。そしてルートがこのＮｏｄｅ−ＩＤに対して順次承認（grant）を行っていくことにより、ＩＥＥＥ１３９４システム内における各機器のアドレス、つまりＮｏｄｅ−ＩＤが決定される。
２−５ パケット
ＩＥＥＥ１３９４フォーマットでは、図１２に示すようにしてＩｓｏｃｈｒｏｎｏｕｓ ｃｙｃｌｅ（ｎｏｍｉｎａｌ ｃｙｃｌｅ）の周期を繰り返すことによって送信を行う。この場合、１Ｉｓｏｃｈｒｏｎｏｕｓ ｃｙｃｌｅは、１２５μｓｅｃとされ、帯域としては１００ＭＨｚに相当する。なお、Ｉｓｏｃｈｒｏｎｏｕｓ ｃｙｃｌｅの周期としては１２５μｓｅｃ以外とされても良いことが規定されている。そして、このＩｓｏｃｈｒｏｎｏｕｓ ｃｙｃｌｅごとに、データをパケット化して送信する。
ＩＥＥＥ１３９４フォーマットでは、図１２に示すようにしてＩｓｏｃｈｒｏｎｏｕｓ ｃｙｃｌｅ（ｎｏｍｉｎａｌ ｃｙｃｌｅ）の周期を繰り返すことによって送信を行う。この場合、１Ｉｓｏｃｈｒｏｎｏｕｓ ｃｙｃｌｅは、１２５μｓｅｃとされ、帯域としては１００ＭＨｚに相当する。なお、Ｉｓｏｃｈｒｏｎｏｕｓ ｃｙｃｌｅの周期としては１２５μｓｅｃ以外とされても良いことが規定されている。そして、このＩｓｏｃｈｒｏｎｏｕｓ ｃｙｃｌｅごとに、データをパケット化して送信する。
この図に示すように、Ｉｓｏｃｈｒｏｎｏｕｓ ｃｙｃｌｅの先頭には、１Ｉｓｏｃｈｒｏｎｏｕｓ ｃｙｃｌｅの開始を示すＣｙｃｌｅ Ｓｔａｒｔ Ｐａｃｋｅｔが配置される。
このＣｙｃｌｅ Ｓｔａｒｔ Ｐａｃｋｅｔは、ここでの詳しい説明は省略するが、Ｃｙｃｌｅ Ｍａｓｔｅｒとして定義されたＩＥＥＥ１３９４システム内の特定の１機器によってその発生タイミングが指示される。
Ｃｙｃｌｅ Ｓｔａｒｔ Ｐａｃｋｅｔに続いては、Ｉｓｏｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔが優先的に配置される。Ｉｓｏｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔは、図のように、チャンネルごとにパケット化されたうえで時分割的に配列されて転送される（Ｉｓｏｃｈｒｏｎｏｕｓ ｓｕｂａｃｔｉｏｎｓ）。また、Ｉｓｏｃｈｒｏｎｏｕｓ ｓｕｂａｃｔｉｏｎｓ内においてパケット毎の区切りには、Ｉｓｏｃｈｒｏｎｏｕｓ ｇａｐといわれる休止区間（例えば０．０５μｓｅｃ）が設けられる。
このように、ＩＥＥＥ１３９４システムでは、１つの伝送線路によってＩｓｏｃｈｒｏｎｏｕｓデータをマルチチャンネルで送受信することが可能とされている。
このＣｙｃｌｅ Ｓｔａｒｔ Ｐａｃｋｅｔは、ここでの詳しい説明は省略するが、Ｃｙｃｌｅ Ｍａｓｔｅｒとして定義されたＩＥＥＥ１３９４システム内の特定の１機器によってその発生タイミングが指示される。
Ｃｙｃｌｅ Ｓｔａｒｔ Ｐａｃｋｅｔに続いては、Ｉｓｏｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔが優先的に配置される。Ｉｓｏｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔは、図のように、チャンネルごとにパケット化されたうえで時分割的に配列されて転送される（Ｉｓｏｃｈｒｏｎｏｕｓ ｓｕｂａｃｔｉｏｎｓ）。また、Ｉｓｏｃｈｒｏｎｏｕｓ ｓｕｂａｃｔｉｏｎｓ内においてパケット毎の区切りには、Ｉｓｏｃｈｒｏｎｏｕｓ ｇａｐといわれる休止区間（例えば０．０５μｓｅｃ）が設けられる。
このように、ＩＥＥＥ１３９４システムでは、１つの伝送線路によってＩｓｏｃｈｒｏｎｏｕｓデータをマルチチャンネルで送受信することが可能とされている。
ここで、例えば本実施の形態のＭＤレコーダ／プレーヤが対応する圧縮オーディオデータ（以降はＡＴＲＡＣデータともいう）をＩｓｏｃｈｒｏｎｏｕｓ方式により送信することを考えた場合、ＡＴＲＡＣデータが１倍速の転送レート１．４Ｍｂｐｓであるとすれば、１２５μｓｅｃである１Ｉｓｏｃｈｒｏｎｏｕｓ ｃｙｃｌｅ周期ごとに、少なくともほぼ２０数バイトのＡＴＲＡＣデータをＩｓｏｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔとして伝送すれば、時系列的な連続性（リアルタイム性）が確保されることになる。
例えば、或る機器がＡＴＲＡＣデータを送信する際には、ここでの詳しい説明は省略するが、ＩＥＥＥ１３９４システム内のＩＲＭ(Isochronous Resource Manager)に対して、ＡＴＲＡＣデータのリアルタイム送信が確保できるだけの、Ｉｓｏｃｈｒｏｎｏｕｓ パケットのサイズを要求する。ＩＲＭでは、現在のデータ伝送状況を監視して許可／不許可を与え、許可が与えられれば、指定されたチャンネルによって、ＡＴＲＡＣデータをＩｓｏｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔにパケット化して送信することが出来る。これがＩＥＥＥ１３９４インターフェイスにおける帯域予約といわれるものである。
例えば、或る機器がＡＴＲＡＣデータを送信する際には、ここでの詳しい説明は省略するが、ＩＥＥＥ１３９４システム内のＩＲＭ(Isochronous Resource Manager)に対して、ＡＴＲＡＣデータのリアルタイム送信が確保できるだけの、Ｉｓｏｃｈｒｏｎｏｕｓ パケットのサイズを要求する。ＩＲＭでは、現在のデータ伝送状況を監視して許可／不許可を与え、許可が与えられれば、指定されたチャンネルによって、ＡＴＲＡＣデータをＩｓｏｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔにパケット化して送信することが出来る。これがＩＥＥＥ１３９４インターフェイスにおける帯域予約といわれるものである。
Ｉｓｏｃｈｒｏｎｏｕｓ ｃｙｃｌｅの帯域内においてＩｓｏｃｈｒｏｎｏｕｓ ｓｕｂａｃｔｉｏｎｓが使用していない残る帯域を用いて、Ａｓｙｎｃｈｒｏｎｏｕｓ ｓｕｂａｃｔｉｏｎｓ、即ちＡｓｙｎｃｈｒｏｎｏｕｓのパケット送信が行われる。
図１１では、Ｐａｃｋｅｔ Ａ，Ｐａｃｋｅｔ Ｂの２つのＡｓｙｎｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔが送信されている例が示されている。Ａｓｙｎｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔの後には、ａｃｋ ｇａｐ（０．０５μｓｅｃ）の休止期間を挟んで、ＡＣＫ（Acknowledge)といわれる信号が付随する。ＡＣＫは、後述するようにして、Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓａｃｔｉｏｎの過程において、何らかのＡｓｙｎｃｈｒｏｎｏｕｓデータの受信が有ったことを送信側（Ｃｏｎｔｒｏｌｌｅｒ）に知らせるためにハードウェア的に受信側（Ｔａｒｇｅｔ）から出力される信号である。
また、Ａｓｙｎｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔ及びこれに続くＡＣＫからなるデータ伝送単位の前後には、１０μｓｅｃ程度のｓｕｂａｃｔｉｏｎ ｇａｐといわれる休止期間が設けられる。
ここで、Ｉｓｏｃｈｒｏｎｏｕｓ ＰａｃｋｅｔによりＡＴＲＡＣデータを送信し、上記ＡＴＲＡＣデータに付随するとされるＡＵＸデータファイルをＡｓｙｎｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔにより送信するようにすれば、見かけ上、ＡＴＲＡＣデータとＡＵＸデータファイルとを同時に送信することが可能となるものである。
図１１では、Ｐａｃｋｅｔ Ａ，Ｐａｃｋｅｔ Ｂの２つのＡｓｙｎｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔが送信されている例が示されている。Ａｓｙｎｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔの後には、ａｃｋ ｇａｐ（０．０５μｓｅｃ）の休止期間を挟んで、ＡＣＫ（Acknowledge)といわれる信号が付随する。ＡＣＫは、後述するようにして、Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓａｃｔｉｏｎの過程において、何らかのＡｓｙｎｃｈｒｏｎｏｕｓデータの受信が有ったことを送信側（Ｃｏｎｔｒｏｌｌｅｒ）に知らせるためにハードウェア的に受信側（Ｔａｒｇｅｔ）から出力される信号である。
また、Ａｓｙｎｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔ及びこれに続くＡＣＫからなるデータ伝送単位の前後には、１０μｓｅｃ程度のｓｕｂａｃｔｉｏｎ ｇａｐといわれる休止期間が設けられる。
ここで、Ｉｓｏｃｈｒｏｎｏｕｓ ＰａｃｋｅｔによりＡＴＲＡＣデータを送信し、上記ＡＴＲＡＣデータに付随するとされるＡＵＸデータファイルをＡｓｙｎｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔにより送信するようにすれば、見かけ上、ＡＴＲＡＣデータとＡＵＸデータファイルとを同時に送信することが可能となるものである。
２−６ トランザクションルール
図１２（ａ）の処理遷移図には、Ａｓｙｎｃｈｒｏｎｏｕｓ通信における基本的な通信規則（トランザクションルール）が示されている。このトランザクションルールは、ＦＣＰによって規定される。
図１２（ａ）に示すように、先ずステップＳ１１により、Ｒｅｑｕｅｓｔｅｒ（送信側）は、Ｒｅｓｐｏｎｄｅｒ（受信側）に対してＲｅｑｕｅｓｔを送信する。Ｒｅｓｐｏｎｄｅｒでは、このＲｅｑｕｅｓｔを受信する（ステップＳ１２）と、先ずＡｃｋｎｏｗｌｅｄｇｅをＲｅｑｕｅｓｔｅｒに返送する（ステップＳ１３）。送信側では、Ａｃｋｎｏｗｌｅｄｇｅを受信することで、Ｒｅｑｕｅｓｔが受信側にて受信されたことを認知する（ステップＳ１４）。
この後、Ｒｅｓｐｏｎｄｅｒは先のステップＳ１２にて受信したＲｅｑｕｅｓｔに対する応答として、ＲｅｓｐｏｎｓｅをＲｅｑｕｅｓｔｅｒに送信する（ステップＳ１５）。Ｒｅｑｕｅｓｔｅｒでは、Ｒｅｓｐｏｎｓｅを受信し（ステップＳ１６）、これに応答してＲｅｓｐｏｎｄｅｒに対してＡｃｋｎｏｗｌｅｄｇｅを送信する（ステップＳ１７）。ＲｅｓｐｏｎｄｅｒではＡｃｋｎｏｗｌｅｄｇｅを受信することで、Ｒｅｓｐｏｎｓｅが送信側にて受信されたことを認知する。
図１２（ａ）の処理遷移図には、Ａｓｙｎｃｈｒｏｎｏｕｓ通信における基本的な通信規則（トランザクションルール）が示されている。このトランザクションルールは、ＦＣＰによって規定される。
図１２（ａ）に示すように、先ずステップＳ１１により、Ｒｅｑｕｅｓｔｅｒ（送信側）は、Ｒｅｓｐｏｎｄｅｒ（受信側）に対してＲｅｑｕｅｓｔを送信する。Ｒｅｓｐｏｎｄｅｒでは、このＲｅｑｕｅｓｔを受信する（ステップＳ１２）と、先ずＡｃｋｎｏｗｌｅｄｇｅをＲｅｑｕｅｓｔｅｒに返送する（ステップＳ１３）。送信側では、Ａｃｋｎｏｗｌｅｄｇｅを受信することで、Ｒｅｑｕｅｓｔが受信側にて受信されたことを認知する（ステップＳ１４）。
この後、Ｒｅｓｐｏｎｄｅｒは先のステップＳ１２にて受信したＲｅｑｕｅｓｔに対する応答として、ＲｅｓｐｏｎｓｅをＲｅｑｕｅｓｔｅｒに送信する（ステップＳ１５）。Ｒｅｑｕｅｓｔｅｒでは、Ｒｅｓｐｏｎｓｅを受信し（ステップＳ１６）、これに応答してＲｅｓｐｏｎｄｅｒに対してＡｃｋｎｏｗｌｅｄｇｅを送信する（ステップＳ１７）。ＲｅｓｐｏｎｄｅｒではＡｃｋｎｏｗｌｅｄｇｅを受信することで、Ｒｅｓｐｏｎｓｅが送信側にて受信されたことを認知する。
上記図１２（ａ）により送信されるＲｅｑｕｅｓｔ Ｔｒａｎｓａｃｔｉｏｎとしては、図１２（ｂ）の左側に示すように、Ｗｒｉｔｅ Ｒｅｑｕｅｓｔ、Ｒｅａｄ Ｒｅｑｕｅｓｔ、Ｌｏｃｋ Ｒｅｑｕｅｓｔの３種類に大別して定義されている。
Ｗｒｉｔｅ Ｒｅｑｕｅｓｔは、データ書き込みを要求するコマンドであり、Ｒｅａｄ Ｒｅｑｕｅｓｔはデータの読み出しを要求するコマンドである。Ｌｏｃｋ Ｒｅｑｕｅｓｔはここでは詳しい説明は省略するが、ｓｗａｐ ｃｏｍｐａｒｅ、マスクなどのためのコマンドである。
Ｗｒｉｔｅ Ｒｅｑｕｅｓｔは、データ書き込みを要求するコマンドであり、Ｒｅａｄ Ｒｅｑｕｅｓｔはデータの読み出しを要求するコマンドである。Ｌｏｃｋ Ｒｅｑｕｅｓｔはここでは詳しい説明は省略するが、ｓｗａｐ ｃｏｍｐａｒｅ、マスクなどのためのコマンドである。
また、Ｗｒｉｔｅ Ｒｅｑｕｅｓｔは、後に図示して説明するＡｓｙｎｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔ（ＡＶ／Ｃ Ｃｏｍｍａｎｄ Ｐａｃｋｅｔ）に格納するコマンド（ｏｐｅｒａｎｄ）のデータサイズに応じてさらに３種類が定義される。Ｗｒｉｔｅ Ｒｅｑｕｅｓｔ（ｄａｔａ ｑｕａｄｌｅｔ）は、Ａｓｙｎｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔのヘッダサイズのみによりコマンドを送信する。Ｗｒｉｔｅ Ｒｅｑｕｅｓｔ（ｄａｔａ ｂｌｏｃｋ：ｄａｔａ ｌｅｎｇｔｈ＝４ｂｙｔｅ）、Ｗｒｉｔｅ Ｒｅｑｕｅｓｔ（ｄａｔａ ｂｌｏｃｋ：ｄａｔａ ｌｅｎｇｔｈ≠４ｂｙｔｅ）は、Ａｓｙｎｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔとしてヘッダに対してｄａｔａ ｂｌｏｃｋを付加してコマンド送信を行うもので、両者は、ｄａｔａ ｂｌｏｃｋに格納されるｏｐｅｒａｎｄのデータサイズが４バイトであるかそれ以上であるのかが異なる。
Ｒｅａｄ Ｒｅｑｕｅｓｔも同様にして、Ａｓｙｎｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔに格納するｏｐｅｒａｎｄのデータサイズに応じて、Ｒｅａｄ Ｒｅｑｕｅｓｔ（ｄａｔａ ｑｕａｄｌｅｔ）、Ｒｅａｄ Ｒｅｑｕｅｓｔ（ｄａｔａ ｂｌｏｃｋ：ｄａｔａ ｌｅｎｇｔｈ＝４ｂｙｔｅ）、Ｒｅａｄ Ｒｅｑｕｅｓｔ（ｄａｔａ ｂｌｏｃｋ：ｄａｔａ ｌｅｎｇｔｈ≠４ｂｙｔｅ）の３種類が定義されている。
また、Ｒｅｓｐｏｎｓｅ Ｔｒａｎｓａｃｔｉｏｎとしては、図１２（ｂ）の右側に示されている。
上述した３種のＷｒｉｔｅ Ｒｅｑｕｅｓｔに対しては、Ｗｒｉｔｅ Ｒｅｓｐｏｎｓｅ或いはＮｏ Ｒｅｓｐｏｎｓｅが定義される。
また、Ｒｅａｄ Ｒｅｑｕｅｓｔ（ｄａｔａ ｑｕａｄｌｅｔ）に対してはＲｅａｄ Ｒｅｓｐｏｎｓｅ（ｄａｔａ ｑｕａｄｌｅｔ）が定義され、Ｒｅａｄ Ｒｅｑｕｅｓｔ（ｄａｔａ ｂｌｏｃｋ：ｄａｔａ ｌｅｎｇｔｈ＝４ｂｙｔｅ）、又はＲｅａｄ Ｒｅｑｕｅｓｔ（ｄａｔａ ｂｌｏｃｋ：ｄａｔａ ｌｅｎｇｔｈ≠４ｂｙｔｅ）に対しては、Ｒｅａｄ Ｒｅｓｐｏｎｓｅ（ｄａｔａ ｂｌｏｃｋ）が定義される。
上述した３種のＷｒｉｔｅ Ｒｅｑｕｅｓｔに対しては、Ｗｒｉｔｅ Ｒｅｓｐｏｎｓｅ或いはＮｏ Ｒｅｓｐｏｎｓｅが定義される。
また、Ｒｅａｄ Ｒｅｑｕｅｓｔ（ｄａｔａ ｑｕａｄｌｅｔ）に対してはＲｅａｄ Ｒｅｓｐｏｎｓｅ（ｄａｔａ ｑｕａｄｌｅｔ）が定義され、Ｒｅａｄ Ｒｅｑｕｅｓｔ（ｄａｔａ ｂｌｏｃｋ：ｄａｔａ ｌｅｎｇｔｈ＝４ｂｙｔｅ）、又はＲｅａｄ Ｒｅｑｕｅｓｔ（ｄａｔａ ｂｌｏｃｋ：ｄａｔａ ｌｅｎｇｔｈ≠４ｂｙｔｅ）に対しては、Ｒｅａｄ Ｒｅｓｐｏｎｓｅ（ｄａｔａ ｂｌｏｃｋ）が定義される。
Ｌｏｃｋ Ｒｅｑｕｅｓｔに対しては、Ｌｏｃｋ Ｒｅｓｐｏｎｓｅが定義される。
２−７ アドレッシング
図１３は、ＩＥＥＥ１３９４バスのアドレッシングの構造を示している。
図１３（ａ）に示すように、ＩＥＥＥ１３９４フォーマットでは、バスアドレスのレジスタ（アドレス空間）として６４ビットが用意される。
このレジスタの上位１０ビットの領域は、ＩＥＥＥ１３９４バスを識別するためのバスＩＤを示し、図１３（ｂ）に示すようにしてバスＩＤとしてｂｕｓ＃０〜＃１０２２の計１０２３のバスＩＤを設定可能としている。ｂｕｓ＃１０２３はｌｏｃａｌ ｂｕｓとして定義されている。
図１３は、ＩＥＥＥ１３９４バスのアドレッシングの構造を示している。
図１３（ａ）に示すように、ＩＥＥＥ１３９４フォーマットでは、バスアドレスのレジスタ（アドレス空間）として６４ビットが用意される。
このレジスタの上位１０ビットの領域は、ＩＥＥＥ１３９４バスを識別するためのバスＩＤを示し、図１３（ｂ）に示すようにしてバスＩＤとしてｂｕｓ＃０〜＃１０２２の計１０２３のバスＩＤを設定可能としている。ｂｕｓ＃１０２３はｌｏｃａｌ ｂｕｓとして定義されている。
図１３（ａ）においてバスアドレスに続く６ビットの領域は、上記バスＩＤにより示されるＩＥＥＥ１３９４バスごとに接続されている機器のＮｏｄｅ ＩＤを示す。Ｎｏｄｅ ＩＤは、図１３（ｃ）に示すようにして、Ｎｏｄｅ ＃０〜＃６２までの６３のＮｏｄｅ ＩＤを識別可能としている。
上記バスＩＤ及びＮｏｄｅ ＩＤを示す計１６ビットの領域は、後述するＡＶ／Ｃ Ｃｏｍｍａｎｄ Ｐａｃｋｅｔのヘッダにおけるｄｅｓｔｉｎａｔｉｏｎ ＩＤに相当するもので、このバスＩＤ及びＮｏｄｅ ＩＤによって、或るバスに接続された機器がＩＥＥＥ１３９４システム上で特定される。
上記バスＩＤ及びＮｏｄｅ ＩＤを示す計１６ビットの領域は、後述するＡＶ／Ｃ Ｃｏｍｍａｎｄ Ｐａｃｋｅｔのヘッダにおけるｄｅｓｔｉｎａｔｉｏｎ ＩＤに相当するもので、このバスＩＤ及びＮｏｄｅ ＩＤによって、或るバスに接続された機器がＩＥＥＥ１３９４システム上で特定される。
図１３（ａ）においてＮｏｄｅ ＩＤに続く２０ビットの領域は、ｒｅｇｉｓｔｅｒ ｓｐａｃｅであり、このｒｅｇｉｓｔｅｒ ｓｐａｃｅに続く２８ビットの領域は、ｒｅｇｉｓｔｅｒ ａｄｄｒｅｓｓである。
ｒｅｇｉｓｔｅｒ ｓｐａｃｅの値は最大で［Ｆ ＦＦ ＦＦｈ］とされて、図１３（ｄ）に示すｒｅｇｉｓｔｅｒを示し、このｒｅｇｉｓｔｅｒの内容が、図１３（ｅ）に示すようにして定義される。ｒｅｇｉｓｔｅｒ ａｄｄｒｅｓｓは、図１３（ｅ）に示すレジスタのアドレスを指定している。
ｒｅｇｉｓｔｅｒ ｓｐａｃｅの値は最大で［Ｆ ＦＦ ＦＦｈ］とされて、図１３（ｄ）に示すｒｅｇｉｓｔｅｒを示し、このｒｅｇｉｓｔｅｒの内容が、図１３（ｅ）に示すようにして定義される。ｒｅｇｉｓｔｅｒ ａｄｄｒｅｓｓは、図１３（ｅ）に示すレジスタのアドレスを指定している。
簡単に説明すると、図１３（ｅ）のレジスタにおいて、例えばアドレス５１２［０ ００ ０２ ００ｈ］から始まるＳｅｒｉａｌ Ｂｕｓ−ｄｅｐｅｎｄｅｎｔ Ｒｅｇｉｓｔｅｒｓを参照することで、Ｉｓｏｃｈｒｏｎｏｕｓ ｃｙｃｌｅのサイクルタイムや、空きチャンネルの情報が得られる。
また、アドレス１０２４［０ ００ ０４ ００ｈ］から始まるＣｏｎｆｉｇｕｒａｔｉｏｎ ＲＯＭには、Ｎｏｄｅ Ｕｎｉｑｕｅ ＩＤ、及びｓｕｂｕｎｉｔ ＩＤ等のＮｏｄｅに関する所要の情報が格納される。
これらＮｏｄｅ Ｕｎｉｑｕｅ ＩＤ、及びｓｕｂｕｎｉｔ ＩＤは、実際にそのデバイスがＩＥＥＥ１３９４バスに接続されたときに、その接続関係を確立する際などに必要となるものである。
また、アドレス１０２４［０ ００ ０４ ００ｈ］から始まるＣｏｎｆｉｇｕｒａｔｉｏｎ ＲＯＭには、Ｎｏｄｅ Ｕｎｉｑｕｅ ＩＤ、及びｓｕｂｕｎｉｔ ＩＤ等のＮｏｄｅに関する所要の情報が格納される。
これらＮｏｄｅ Ｕｎｉｑｕｅ ＩＤ、及びｓｕｂｕｎｉｔ ＩＤは、実際にそのデバイスがＩＥＥＥ１３９４バスに接続されたときに、その接続関係を確立する際などに必要となるものである。
Ｎｏｄｅ Ｕｎｉｑｕｅ ＩＤは、デバイスごとに固有とされ、８バイトによって表現されるデバイス情報であり、たとえ同一機種間であっても、同じＮｏｄｅ Ｕｎｉｑｕｅ ＩＤを有している他の機器は無いものとされる。
また、ｓｕｂｕｎｉｔ ＩＤとしては、そのＮｏｄｅとしての機器の製造メーカ名を示すＶｅｎｄｅｒ Ｎａｍｅ（module_vender_ID）や、Ｎｏｄｅとしての機器の機種名を示すＭｏｄｅｌ Ｎａｍｅ（model_ID）等の情報を有して形成される。
Ｎｏｄｅ Ｕｎｉｑｕｅ ＩＤは、デバイスごとに固有とされ、８バイトによって表現されるデバイス識別情報であり、たとえ同一機種間であっても、同じＮｏｄｅ Ｕｎｉｑｕｅ ＩＤを有している機器は無いものとされる。
また、Ｖｅｎｄｅｒ Ｎａｍｅは、そのＮｏｄｅの製造メーカ名を示す情報であり、Ｍｏｄｅｌ Ｎａｍｅは、そのＮｏｄｅの機種を示す情報である。従って、これらＶｅｎｄｅｒ Ｎａｍｅ及びＭｏｄｅｌ Ｎａｍｅを共通に有する機器は存在することになる。
従って、Ｃｏｎｆｉｇｕｒａｔｉｏｎ ＲＯＭの内容を参照することで、その機種に付されているＮｏｄｅ Ｕｎｉｑｕｅ ＩＤを識別することができ、また、ｓｕｂｕｎｉｔ ＩＤの内容からは、そのＮｏｄｅの製造メーカ、及び機種等を識別することが可能になる。なお、Ｎｏｄｅ Ｕｎｉｑｕｅ ＩＤは必須であるのに対して、Ｖｅｎｄｅｒ Ｎａｍｅ，Ｍｏｄｅｌ Ｎａｍｅはオプションであり、必ずしも機器に対してセットしておく必要は無いものとされている。
また、Ｖｅｎｄｅｒ Ｎａｍｅは、そのＮｏｄｅの製造メーカ名を示す情報であり、Ｍｏｄｅｌ Ｎａｍｅは、そのＮｏｄｅの機種を示す情報である。従って、これらＶｅｎｄｅｒ Ｎａｍｅ及びＭｏｄｅｌ Ｎａｍｅを共通に有する機器は存在することになる。
従って、Ｃｏｎｆｉｇｕｒａｔｉｏｎ ＲＯＭの内容を参照することで、その機種に付されているＮｏｄｅ Ｕｎｉｑｕｅ ＩＤを識別することができ、また、ｓｕｂｕｎｉｔ ＩＤの内容からは、そのＮｏｄｅの製造メーカ、及び機種等を識別することが可能になる。なお、Ｎｏｄｅ Ｕｎｉｑｕｅ ＩＤは必須であるのに対して、Ｖｅｎｄｅｒ Ｎａｍｅ，Ｍｏｄｅｌ Ｎａｍｅはオプションであり、必ずしも機器に対してセットしておく必要は無いものとされている。
２−８ ＣＩＰ(Common Isochronous Packet)
図１４は、ＣＩＰ(Common Isochronous Packet)の構造を示している。つまり、図１１に示したＩｓｏｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔのデータ構造である。
前に述べたように、本実施の形態のＭＤレコーダ／プレーヤが対応する記録再生データの１つである、ＡＴＲＡＣデータ（オーディオデータ）は、ＩＥＥＥ１３９４通信においては、Ｉｓｏｃｈｒｏｎｏｕｓ通信によりデータの送受信が行われる。つまり、リアルタイム性が維持されるだけのデータ量をこのＩｓｏｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔに格納して、１Ｉｓｏｃｈｒｏｎｏｕｓ ｃｙｃｌｅ毎に順次送信するものである。
図１４は、ＣＩＰ(Common Isochronous Packet)の構造を示している。つまり、図１１に示したＩｓｏｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔのデータ構造である。
前に述べたように、本実施の形態のＭＤレコーダ／プレーヤが対応する記録再生データの１つである、ＡＴＲＡＣデータ（オーディオデータ）は、ＩＥＥＥ１３９４通信においては、Ｉｓｏｃｈｒｏｎｏｕｓ通信によりデータの送受信が行われる。つまり、リアルタイム性が維持されるだけのデータ量をこのＩｓｏｃｈｒｏｎｏｕｓ Ｐａｃｋｅｔに格納して、１Ｉｓｏｃｈｒｏｎｏｕｓ ｃｙｃｌｅ毎に順次送信するものである。
ＣＩＰの先頭３２ビット（１ｑｕａｄｌｅｔ）は、１３９４パケットヘッダとされている。
１３９４パケットヘッダにおいて上位から順に１６ビットの領域は、ｄａｔａ＿Ｌｅｎｇｔｈ、続く２ビットの領域はｔａｇ、続く６ビットの領域はｃｈａｎｎｅｌ、続く４ビットはｔｃｏｄｅ、続く４ビットは、ｓｙとされている。
そして、１３９４パケットヘッダに続く１ｑｕａｄｌｅｔの領域はｈｅａｄｅｒ＿ＣＲＣが格納される。
１３９４パケットヘッダにおいて上位から順に１６ビットの領域は、ｄａｔａ＿Ｌｅｎｇｔｈ、続く２ビットの領域はｔａｇ、続く６ビットの領域はｃｈａｎｎｅｌ、続く４ビットはｔｃｏｄｅ、続く４ビットは、ｓｙとされている。
そして、１３９４パケットヘッダに続く１ｑｕａｄｌｅｔの領域はｈｅａｄｅｒ＿ＣＲＣが格納される。
ｈｅａｄｅｒ＿ＣＲＣに続く２ｑｕａｄｌｅｔの領域がＣＩＰヘッダとなる。
ＣＩＰヘッダの上位ｑｕａｄｌｅｔの上位２ビットには、それぞれ‘０’‘０’が格納され、続く６ビットの領域はＳＩＤ（送信ノード番号）を示す。ＳＩＤに続く８ビットの領域はＤＢＳ（データブロックサイズ）であり、データブロックのサイズ（パケット化の単位データ量）が示される。続いては、ＦＮ（２ビット）、ＱＰＣ（３ビット）の領域が設定されており、ＦＮにはパケット化する際に分割した数が示され、ＱＰＣには分割するために追加したｑｕａｄｌｅｔ数が示される。
ＳＰＨ（１ビット）にはソースパケットのヘッダのフラグが示され、ＤＢＣにはパケットの欠落を検出するカウンタの値が格納される。
ＣＩＰヘッダの上位ｑｕａｄｌｅｔの上位２ビットには、それぞれ‘０’‘０’が格納され、続く６ビットの領域はＳＩＤ（送信ノード番号）を示す。ＳＩＤに続く８ビットの領域はＤＢＳ（データブロックサイズ）であり、データブロックのサイズ（パケット化の単位データ量）が示される。続いては、ＦＮ（２ビット）、ＱＰＣ（３ビット）の領域が設定されており、ＦＮにはパケット化する際に分割した数が示され、ＱＰＣには分割するために追加したｑｕａｄｌｅｔ数が示される。
ＳＰＨ（１ビット）にはソースパケットのヘッダのフラグが示され、ＤＢＣにはパケットの欠落を検出するカウンタの値が格納される。
ＣＩＰヘッダの下位ｑｕａｄｌｅｔの上位２ビットにはそれぞれ‘０’‘０’が格納される。そして、これに続いてＦＭＴ（６ビット）、ＦＤＦ（２４ビット）の領域が設けられる。ＦＭＴには信号フォーマット（伝送フォーマット）が示され、ここに示される値によって、当該ＣＩＰに格納されるデータ種類（データフォーマット）が識別可能となる。具体的には、ＭＰＥＧストリームデータ、Ａｕｄｉｏストリームデータ、デジタルビデオカメラ（ＤＶ）ストリームデータ等の識別が可能になる。このＦＭＴにより示されるデータフォーマットは、例えば図６に示した、ＣＩＰ Ｈｅａｄｅｒ Ｆｏｒｍａｔ（４０１）に管理される、ＳＤ−ＤＶＣＲ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０２），ＨＤ−ＤＶＣＲ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０３），ＳＤＬ−ＤＶＣＲ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０４），ＭＰＥＧ２−ＴＳ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０５），Ａｕｄｉｏ ａｎｄ Ｍｕｓｉｃ Ｒｅａｌｔｉｍｅ Ｔｒａｎｓｍｉｓｓｉｏｎ（５０６）等の伝送プロトコルに対応する。
ＦＤＦは、フォーマット依存フィールドであり、上記ＦＭＴにより分類されたデータフォーマットについて更に細分化した分類を示す領域とされる。オーディオに関するデータで有れば、例えばリニアオーディオデータであるのか、ＭＩＤＩデータであるのかといった識別が可能になる。
例えば本実施の形態のＡＴＲＡＣデータであれば、先ずＦＭＴによりＡｕｄｉｏストリームデータの範疇にあるデータであることが示され、ＦＤＦに規定に従った特定の値が格納されることで、そのＡｕｄｉｏストリームデータはＡＴＲＡＣデータであることが示される。
ＦＤＦは、フォーマット依存フィールドであり、上記ＦＭＴにより分類されたデータフォーマットについて更に細分化した分類を示す領域とされる。オーディオに関するデータで有れば、例えばリニアオーディオデータであるのか、ＭＩＤＩデータであるのかといった識別が可能になる。
例えば本実施の形態のＡＴＲＡＣデータであれば、先ずＦＭＴによりＡｕｄｉｏストリームデータの範疇にあるデータであることが示され、ＦＤＦに規定に従った特定の値が格納されることで、そのＡｕｄｉｏストリームデータはＡＴＲＡＣデータであることが示される。
ここで、例えばＦＭＴによりＭＰＥＧであることが示されている場合、ＦＤＦにはＴＳＦ（タイムシフトフラグ）といわれる同期制御情報が格納される。また、ＦＭＴによりＤＶＣＲ（デジタルビデオカメラ）であることが示されている場合、ＦＤＦは、図１４の下に示すように定義される。ここでは、上位から順に、５０／６０（１ビット）により１秒間のフィールド数を規定し、ＳＴＹＰＥ（５ビット）によりビデオのフォーマットがＳＤとＨＤの何れとされているのかが示され、ＳＹＴによりフレーム同期用のタイムスタンプが示される。
上記ＣＩＰヘッダに続けては、ＦＭＴ，ＦＤＦによって示されるデータが、ｎ個のデータブロックのシーケンスによって格納される。ＦＭＴ，ＦＤＦによりＡＴＲＡＣデータであることが示される場合には、このデータブロックとしての領域にＡＴＲＡＣデータが格納される。
そして、データブロックに続けては、最後にｄａｔａ＿ＣＲＣが配置される。
そして、データブロックに続けては、最後にｄａｔａ＿ＣＲＣが配置される。
２−９ コネクションマネージメント
ＩＥＥＥ１３９４フォーマットにおいては、「プラグ」といわれる論理的接続概念によって、ＩＥＥＥ１３９４バスによって接続された機器間の接続関係が規定される。
図１５は、プラグにより規定された接続関係例を示しており、この場合には、ＩＥＥＥ１３９４バスを介して、ＶＴＲ１、ＶＴＲ２、セットトップボックス（ＳＴＢ；デジタル衛星放送チューナ）、モニタ装置（Ｍｏｎｉｔｏｒ）、及びデジタルスチルカメラ（Ｃａｍｅｒａ）が接続されているシステム形態が示されている。
ＩＥＥＥ１３９４フォーマットにおいては、「プラグ」といわれる論理的接続概念によって、ＩＥＥＥ１３９４バスによって接続された機器間の接続関係が規定される。
図１５は、プラグにより規定された接続関係例を示しており、この場合には、ＩＥＥＥ１３９４バスを介して、ＶＴＲ１、ＶＴＲ２、セットトップボックス（ＳＴＢ；デジタル衛星放送チューナ）、モニタ装置（Ｍｏｎｉｔｏｒ）、及びデジタルスチルカメラ（Ｃａｍｅｒａ）が接続されているシステム形態が示されている。
ここで、ＩＥＥＥ１３９４のプラグによる接続形態としては、ｐｏｉｎｔ ｔｏ ｐｏｉｎｔ−ｃｏｎｎｅｃｔｉｏｎと、ｂｒｏａｄｃａｓｔ ｃｏｎｎｅｃｔｉｏｎとの２つの形態が存在する。
ｐｏｉｎｔ ｔｏ ｐｏｉｎｔ−ｃｏｎｎｅｃｔｉｏｎは、送信機器と受信機器との関係が特定され、かつ、特定のチャンネルを使用して送信機器と受信機器との間でデータ伝送が行われる接続形態である。
これに対して、ｂｒｏａｄｃａｓｔ ｃｏｎｎｅｃｔｉｏｎは、送信機器においては、特に受信機器及び使用チャンネルを特定せずに送信を行うものである。受信機側では、特に送信機器を識別することなく受信を行い、必要が有れば、送信されたデータの内容に応じた所要の処理を行う。
図１５の場合であれば、ｐｏｉｎｔ ｔｏ ｐｏｉｎｔ−ｃｏｎｎｅｃｔｉｏｎとして、ＳＴＢが送信、ＶＴＲ１が受信とされてチャンネル＃１を使用してデータの伝送が行われるように設定されている状態と、デジタルスチルカメラが送信、ＶＴＲ２が受信とされてチャンネル＃２を使用してデータの伝送が行われるように設定されている状態とが示されている。
また、デジタルスチルカメラからは、ｂｒｏａｄｃａｓｔ ｃｏｎｎｅｃｔｉｏｎによってもデータ送信を行うように設定されている状態が示されており、ここでは、このｂｒｏａｄｃａｓｔ ｃｏｎｎｅｃｔｉｏｎによって送信したデータを、モニタ装置が受信して所要の応答処理を行う場合が示される。
ｐｏｉｎｔ ｔｏ ｐｏｉｎｔ−ｃｏｎｎｅｃｔｉｏｎは、送信機器と受信機器との関係が特定され、かつ、特定のチャンネルを使用して送信機器と受信機器との間でデータ伝送が行われる接続形態である。
これに対して、ｂｒｏａｄｃａｓｔ ｃｏｎｎｅｃｔｉｏｎは、送信機器においては、特に受信機器及び使用チャンネルを特定せずに送信を行うものである。受信機側では、特に送信機器を識別することなく受信を行い、必要が有れば、送信されたデータの内容に応じた所要の処理を行う。
図１５の場合であれば、ｐｏｉｎｔ ｔｏ ｐｏｉｎｔ−ｃｏｎｎｅｃｔｉｏｎとして、ＳＴＢが送信、ＶＴＲ１が受信とされてチャンネル＃１を使用してデータの伝送が行われるように設定されている状態と、デジタルスチルカメラが送信、ＶＴＲ２が受信とされてチャンネル＃２を使用してデータの伝送が行われるように設定されている状態とが示されている。
また、デジタルスチルカメラからは、ｂｒｏａｄｃａｓｔ ｃｏｎｎｅｃｔｉｏｎによってもデータ送信を行うように設定されている状態が示されており、ここでは、このｂｒｏａｄｃａｓｔ ｃｏｎｎｅｃｔｉｏｎによって送信したデータを、モニタ装置が受信して所要の応答処理を行う場合が示される。
上記のような接続形態（プラグ）は、各機器におけるアドレス空間に設けられるＰＣＲ(Plug Control Register)によって確立される。
図１６（ａ）は、ｏＰＣＲ［ｎ］（出力用プラグコントロールレジスタ）の構造を示し、図１６（ｂ）は、ｉＰＣＲ［ｎ］（入力用プラグコントロールレジスタ）の構造を示している。これらｏＰＣＲ［ｎ］、ｉＰＣＲ［ｎ］のサイズは共に３２ビットとされている。
図１６（ａ）のｏＰＣＲにおいては、例えば上位１ビットのｏｎ−ｌｉｎｅに対して‘１’が格納されていると、そのプラグがＩｓｏｃｈｒｏｎｏｕｓデータの送信が可能なオンラインであることが示され、続くｂｒｏａｄｃａｓｔ ｃｏｎｎｅｃｔｉｏｎ ｃｏｕｎｔｅｒ（１ビット）に‘１’が格納されているとｂｒｏａｄｃａｓｔ ｃｏｎｎｅｃｔｉｏｎによる送信であることが示される。続くｐｏｉｎｔ ｔｏ ｐｏｉｎｔ ｃｏｎｎｅｃｔｉｏｎ ｃｏｕｎｔｅｒ（６ビット）には、そのプラグに対して張られているｐｏｉｎｔ ｔｏ ｐｏｉｎｔ ｃｏｎｎｅｃｔｉｏｎの数が示される。そして、上位１１ビット目から６ビットの領域のｃｈａｎｎｅｌ ｎｕｍｂｅｒで示されるチャンネルにより送信することが示される。
また、図１６（ｂ）のｉＰＣＲにおいても、例えば上位１ビットのｏｎ−ｌｉｎｅに対して‘１’が格納されていれば、そのプラグがＩｓｏｃｈｒｏｎｏｕｓデータの受信が可能なオンラインであることが示され、続くｂｒｏａｄｃａｓｔ ｃｏｎｎｅｃｔｉｏｎ ｃｏｕｎｔｅｒ（１ビット）に‘１’が格納されているとｂｒｏａｄｃａｓｔ ｃｏｎｎｅｃｔｉｏｎによる送信であることが示される。続くｐｏｉｎｔ ｔｏ ｐｏｉｎｔ ｃｏｎｎｅｃｔｉｏｎ ｃｏｕｎｔｅｒ（６ビット）には、そのプラグに対して張られているｐｏｉｎｔ ｔｏ ｐｏｉｎｔ ｃｏｎｎｅｃｔｉｏｎの数が示され、上位１１ビット目から６ビットの領域のｃｈａｎｎｅｌ ｎｕｍｂｅｒで示されるチャンネルにより送信することが示される。
図１６（ａ）は、ｏＰＣＲ［ｎ］（出力用プラグコントロールレジスタ）の構造を示し、図１６（ｂ）は、ｉＰＣＲ［ｎ］（入力用プラグコントロールレジスタ）の構造を示している。これらｏＰＣＲ［ｎ］、ｉＰＣＲ［ｎ］のサイズは共に３２ビットとされている。
図１６（ａ）のｏＰＣＲにおいては、例えば上位１ビットのｏｎ−ｌｉｎｅに対して‘１’が格納されていると、そのプラグがＩｓｏｃｈｒｏｎｏｕｓデータの送信が可能なオンラインであることが示され、続くｂｒｏａｄｃａｓｔ ｃｏｎｎｅｃｔｉｏｎ ｃｏｕｎｔｅｒ（１ビット）に‘１’が格納されているとｂｒｏａｄｃａｓｔ ｃｏｎｎｅｃｔｉｏｎによる送信であることが示される。続くｐｏｉｎｔ ｔｏ ｐｏｉｎｔ ｃｏｎｎｅｃｔｉｏｎ ｃｏｕｎｔｅｒ（６ビット）には、そのプラグに対して張られているｐｏｉｎｔ ｔｏ ｐｏｉｎｔ ｃｏｎｎｅｃｔｉｏｎの数が示される。そして、上位１１ビット目から６ビットの領域のｃｈａｎｎｅｌ ｎｕｍｂｅｒで示されるチャンネルにより送信することが示される。
また、図１６（ｂ）のｉＰＣＲにおいても、例えば上位１ビットのｏｎ−ｌｉｎｅに対して‘１’が格納されていれば、そのプラグがＩｓｏｃｈｒｏｎｏｕｓデータの受信が可能なオンラインであることが示され、続くｂｒｏａｄｃａｓｔ ｃｏｎｎｅｃｔｉｏｎ ｃｏｕｎｔｅｒ（１ビット）に‘１’が格納されているとｂｒｏａｄｃａｓｔ ｃｏｎｎｅｃｔｉｏｎによる送信であることが示される。続くｐｏｉｎｔ ｔｏ ｐｏｉｎｔ ｃｏｎｎｅｃｔｉｏｎ ｃｏｕｎｔｅｒ（６ビット）には、そのプラグに対して張られているｐｏｉｎｔ ｔｏ ｐｏｉｎｔ ｃｏｎｎｅｃｔｉｏｎの数が示され、上位１１ビット目から６ビットの領域のｃｈａｎｎｅｌ ｎｕｍｂｅｒで示されるチャンネルにより送信することが示される。
そして、図１６（ａ）のｏＰＣＲ、及び図１６（ｂ）のｉＰＣＲにおけるｂｒｏａｄｃａｓｔ ｃｏｎｎｅｃｔｉｏｎ ｃｏｕｎｔｅｒには、ｂｒｏａｄｃａｓｔ ｃｏｎｎｅｃｔｉｏｎによる送信／受信とされる場合において、ｂｒｏａｄｃａｓｔ ｃｏｎｎｅｃｔｉｏｎを張っているノード数が格納される。
また、図１６（ａ）のｏＰＣＲ、及び図１６（ｂ）のｉＰＣＲにおけるｐｏｉｎｔ ｔｏ ｐｏｉｎｔ ｃｏｎｎｅｃｔｉｏｎ ｃｏｕｎｔｅｒには、ｐｏｉｎｔ ｔｏ ｐｏｉｎｔ ｃｏｎｎｅｃｔｉｏｎによる送信／受信とされる場合において、ｐｏｉｎｔ ｔｏ ｐｏｉｎｔを張っているノード数が示される。
また、図１６（ａ）のｏＰＣＲ、及び図１６（ｂ）のｉＰＣＲにおけるｐｏｉｎｔ ｔｏ ｐｏｉｎｔ ｃｏｎｎｅｃｔｉｏｎ ｃｏｕｎｔｅｒには、ｐｏｉｎｔ ｔｏ ｐｏｉｎｔ ｃｏｎｎｅｃｔｉｏｎによる送信／受信とされる場合において、ｐｏｉｎｔ ｔｏ ｐｏｉｎｔを張っているノード数が示される。
２−１０ ＦＣＰにおけるコマンド及びレスポンス
Ａｓｙｎｃｈｒｏｎｏｕｓ通信によるデータの伝送は、図６に示したＦＣＰ（４０２）によって規定されることになる。そこで、ここでは、ＦＣＰにより規定されるトランザクションについて説明する。
Ａｓｙｎｃｈｒｏｎｏｕｓ通信によるデータの伝送は、図６に示したＦＣＰ（４０２）によって規定されることになる。そこで、ここでは、ＦＣＰにより規定されるトランザクションについて説明する。
ＦＣＰとしては、Ａｓｙｎｃｈｒｏｎｏｕｓ通信において規定されるＷｒｉｔｅ Ｔｒａｎｓａｃｔｉｏｎ（図１２参照）を使用する。従って、本実施の形態におけるＡＵＸデータの伝送も、このＦＣＰにより、Ａｓｙｎｃｈｒｏｎｏｕｓ通信の中のＷｒｉｔｅ Ｔｒａｎｓａｃｔｉｏｎを使用することで行われるものである。
ＦＣＰをサポートする機器は、Ｃｏｍｍａｎｄ／Ｒｅｓｐｏｎｃｅレジスタを備え、次に図１７により説明するようにしてＣｏｍｍａｎｄ／Ｒｅｓｐｏｎｃｅレジスタに対してＭｅｓｓａｇｅを書き込むことでトランザクションを実現する。
ＦＣＰをサポートする機器は、Ｃｏｍｍａｎｄ／Ｒｅｓｐｏｎｃｅレジスタを備え、次に図１７により説明するようにしてＣｏｍｍａｎｄ／Ｒｅｓｐｏｎｃｅレジスタに対してＭｅｓｓａｇｅを書き込むことでトランザクションを実現する。
図１７の処理遷移図においては、先ずＣＯＭＭＡＮＤ送信のための処理として、ステップＳ２１として示すように、ＣｏｎｔｒｏｌｌｅｒがＴｒａｎｓａｃｔｉｏｎ Ｒｅｑｕｅｓｔを発生して、Ｗｒｉｔｅ Ｒｅｑｕｅｓｔ ＰａｃｋｅｔをＴａｒｇｅｔに対して送信する処理を実行する。Ｔａｒｇｅｔでは、ステップＳ２２として、このＷｒｉｔｅ Ｒｅｑｕｅｓｔ Ｐａｃｋｅｔを受信して、Ｃｏｍｍａｎｄ／Ｒｅｓｐｏｎｃｅレジスタに対してデータの書き込みを行う。また、この際、ＴａｒｇｅｔからはＣｏｎｔｒｏｌｌｅｒに対してＡｃｋｎｏｗｌｅｄｇを送信し、Ｃｏｎｔｒｏｌｌｅｒでは、このＡｃｋｎｏｗｌｅｄｇを受信する（Ｓ２３→Ｓ２４）。ここまでの一連の処理が、ＣＯＭＭＡＮＤの送信に対応する処理となる。
続いては、ＣＯＭＭＡＮＤに応答した、ＲＥＳＰＯＮＳＥのための処理として、ＴａｒｇｅｔからＷｒｉｔｅ Ｒｅｑｕｅｓｔ Ｐａｃｋｅｔが送信される（Ｓ２５）。Ｃｏｎｔｒｏｌｌｅｒではこれを受信して、Ｃｏｍｍａｎｄ／Ｒｅｓｐｏｎｃｅレジスタに対してデータの書き込みを行う（Ｓ２６）。また、Ｃｏｎｔｒｏｌｌｅｒでは、Ｗｒｉｔｅ Ｒｅｑｕｅｓｔ Ｐａｃｋｅｔの受信に応じて、Ｔａｒｇｅｔに対してＡｃｋｎｏｗｌｅｄｇを送信する（Ｓ２７）。Ｔａｒｇｅｔでは、このＡｃｋｎｏｗｌｅｄｇを受信することで、Ｗｒｉｔｅ Ｒｅｑｕｅｓｔ ＰａｃｋｅｔがＣｏｎｔｒｏｌｌｅｒにて受信されたことを知る（Ｓ２８）。
つまり、ＣｏｎｔｒｏｌｌｅｒからＴａｒｇｅｔ対するＣＯＭＭＡＮＤ伝送処理と、これに応答したＴａｒｇｅｔからＣｏｎｔｒｏｌｌｅｒに対するＲＥＳＰＯＮＳＥ伝送処理が、ＦＣＰによるデータ伝送（Ｔｒａｎｓａｃｔｉｏｎ）の基本となる。
つまり、ＣｏｎｔｒｏｌｌｅｒからＴａｒｇｅｔ対するＣＯＭＭＡＮＤ伝送処理と、これに応答したＴａｒｇｅｔからＣｏｎｔｒｏｌｌｅｒに対するＲＥＳＰＯＮＳＥ伝送処理が、ＦＣＰによるデータ伝送（Ｔｒａｎｓａｃｔｉｏｎ）の基本となる。
２−１１ ＡＶ／Ｃコマンドパケット
図６により説明したように、Ａｓｙｎｃｈｒｏｎｏｕｓ通信において、ＦＣＰは、ＡＶ／Ｃコマンドを用いて各種ＡＶ機器に対する通信を行うことができるようにされている。
Ａｓｙｎｃｈｒｏｎｏｕｓ通信では、Ｗｒｉｔｅ，Ｒｅａｄ，Ｌｏｃｋの３種のトランザクションが規定されているのは、図１２にて説明した通りであり、実際には各トランザクションに応じたＷｒｉｔｅ Ｒｅｑｕｅｓｔ／Ｒｅｓｐｏｎｃｅ Ｐａｃｋｅｔ，Ｒｅａｄ Ｒｅｑｕｅｓｔ／Ｒｅｓｐｏｎｃｅ Ｐａｃｋｅｔ，Ｌｏｃｋ Ｒｅｑｕｅｓｔ／Ｒｅｓｐｏｎｃｅ Ｐａｃｋｅｔが用いられる。そして、ＦＣＰでは、上述したようにＷｒｉｔｅ Ｔｒａｎｓａｃｔｉｏｎを使用するものである。
そこで図１８に、Ｗｒｉｔｅ Ｒｅｑｕｅｓｔ Ｐａｃｋｅｔ（Asynchronous Packet（Write Request for Data Block)）のフォーマットを示す。本実施の形態では、このＷｒｉｔｅ Ｒｅｑｕｅｓｔ Ｐａｃｋｅｔが即ち、ＡＶ／Ｃコマンドパケットして使用される。
図６により説明したように、Ａｓｙｎｃｈｒｏｎｏｕｓ通信において、ＦＣＰは、ＡＶ／Ｃコマンドを用いて各種ＡＶ機器に対する通信を行うことができるようにされている。
Ａｓｙｎｃｈｒｏｎｏｕｓ通信では、Ｗｒｉｔｅ，Ｒｅａｄ，Ｌｏｃｋの３種のトランザクションが規定されているのは、図１２にて説明した通りであり、実際には各トランザクションに応じたＷｒｉｔｅ Ｒｅｑｕｅｓｔ／Ｒｅｓｐｏｎｃｅ Ｐａｃｋｅｔ，Ｒｅａｄ Ｒｅｑｕｅｓｔ／Ｒｅｓｐｏｎｃｅ Ｐａｃｋｅｔ，Ｌｏｃｋ Ｒｅｑｕｅｓｔ／Ｒｅｓｐｏｎｃｅ Ｐａｃｋｅｔが用いられる。そして、ＦＣＰでは、上述したようにＷｒｉｔｅ Ｔｒａｎｓａｃｔｉｏｎを使用するものである。
そこで図１８に、Ｗｒｉｔｅ Ｒｅｑｕｅｓｔ Ｐａｃｋｅｔ（Asynchronous Packet（Write Request for Data Block)）のフォーマットを示す。本実施の形態では、このＷｒｉｔｅ Ｒｅｑｕｅｓｔ Ｐａｃｋｅｔが即ち、ＡＶ／Ｃコマンドパケットして使用される。
このＷｒｉｔｅ Ｒｅｑｕｅｓｔ Ｐａｃｋｅｔにおける上位５ｑｕａｄｌｅｔ（第１〜第５ｑｕａｄｌｅｔ）は、ｐａｃｋｅｔ ｈｅａｄｅｒとされる。
ｐａｃｋｅｔ ｈｅａｄｅｒの第１ｑｕａｄｌｅｔにおける上位１６ビットの領域はｄｅｓｔｉｎａｔｉｏｎ＿ＩＤで、データの転送先（宛先）のＮｏｄｅ ＩＤを示す。続く６ビットの領域はｔｌ(transact label)であり、パケット番号を示す。続く２ビットはｒｔ(retry code)であり、当該パケットが初めて伝送されたパケットであるか、再送されたパケットを示す。続く４ビットの領域はｔｃｏｄｅ(transaction code)は、指令コードを示している。そして、続く４ビットの領域はｐｒｉ(priority)であり、パケットの優先順位を示す。
ｐａｃｋｅｔ ｈｅａｄｅｒの第１ｑｕａｄｌｅｔにおける上位１６ビットの領域はｄｅｓｔｉｎａｔｉｏｎ＿ＩＤで、データの転送先（宛先）のＮｏｄｅ ＩＤを示す。続く６ビットの領域はｔｌ(transact label)であり、パケット番号を示す。続く２ビットはｒｔ(retry code)であり、当該パケットが初めて伝送されたパケットであるか、再送されたパケットを示す。続く４ビットの領域はｔｃｏｄｅ(transaction code)は、指令コードを示している。そして、続く４ビットの領域はｐｒｉ(priority)であり、パケットの優先順位を示す。
第２ｑｕａｄｌｅｔにおける上位１６ビットの領域はｓｏｕｒｃｅ＿ＩＤであり、データの転送元のＮｏｄｅ＿ＩＤ が示される。
また、第２ｑｕａｄｌｅｔにおける下位１６ビットと第３ｑｕａｄｌｅｔ全体の計４８ビットはｄｅｓｔｉｎａｔｉｏｎ＿ｏｆｆｓｅｔとされ、ＣＯＭＭＡＮＤレジスタ（ＦＣＰ＿ＣＯＭＭＡＮＤ ｒｅｇｉｓｔｅｒ）とＲＥＳＰＯＮＳＥレジスタ（ＦＣＰ＿ＲＥＳＰＯＮＳＥ ｒｅｇｉｓｔｅｒ）のアドレスが示される。
上記ｄｅｓｔｉｎａｔｉｏｎ＿ＩＤ及びｄｅｓｔｉｎａｔｉｏｎ＿ｏｆｆｓｅｔが、ＩＥＥＥ１３９４フォーマットにおいて規定される６４ビットのアドレス空間に相当する。
また、第２ｑｕａｄｌｅｔにおける下位１６ビットと第３ｑｕａｄｌｅｔ全体の計４８ビットはｄｅｓｔｉｎａｔｉｏｎ＿ｏｆｆｓｅｔとされ、ＣＯＭＭＡＮＤレジスタ（ＦＣＰ＿ＣＯＭＭＡＮＤ ｒｅｇｉｓｔｅｒ）とＲＥＳＰＯＮＳＥレジスタ（ＦＣＰ＿ＲＥＳＰＯＮＳＥ ｒｅｇｉｓｔｅｒ）のアドレスが示される。
上記ｄｅｓｔｉｎａｔｉｏｎ＿ＩＤ及びｄｅｓｔｉｎａｔｉｏｎ＿ｏｆｆｓｅｔが、ＩＥＥＥ１３９４フォーマットにおいて規定される６４ビットのアドレス空間に相当する。
第４ｑｕａｄｌｅｔの上位１６ビットの領域は、ｄａｔａ＿ｌｅｎｇｔｈとされ、後述するｄａｔａｆｉｅｌｄ（図１８において太線により囲まれる領域）のデータサイズが示される。
続く下位１６ビットの領域は、ｅｘｔｅｎｄｅｄ＿ｔｃｏｄｅの領域とされ、ｔｃｏｄｅを拡張する場合に使用される領域である。
続く下位１６ビットの領域は、ｅｘｔｅｎｄｅｄ＿ｔｃｏｄｅの領域とされ、ｔｃｏｄｅを拡張する場合に使用される領域である。
第５ｑｕａｄｌｅｔとしての３２ビットの領域は、ｈｅａｄｅｒ＿ＣＲＣであり、Ｐａｃｋｅｔ ｈｅａｄｅｒのチェックサムを行うＣＲＣ計算値が格納される。
Ｐａｃｋｅｔ ｈｅａｄｅｒに続く第６ｑｕａｄｌｅｔからｄａｔａ ｂｌｏｃｋが配置され、このｄａｔａ ｂｌｏｃｋ内の先頭に対してｄａｔａｆｉｅｌｄが形成される。
ｄａｔａｆｉｅｌｄとして先頭となる第６ｑｕａｄｌｅｔの上位４ビットには、ＣＴＳ(Command and Transaction Set)が記述される。これは、当該Ｗｒｉｔｅ Ｒｅｑｕｅｓｔ ＰａｃｋｅｔのコマンドセットのＩＤを示すもので、例えば、このＣＴＳの値について、図のように［００００］と設定すれば、ｄａｔａｆｉｅｌｄに記述されている内容がＡＶ／Ｃコマンドであると定義されることになる。つまり、このＷｒｉｔｅ Ｒｅｑｕｅｓｔ Ｐａｃｋｅｔは、ＡＶ／Ｃコマンドパケットであることが示されるものである。従って、本実施の形態においては、ＦＣＰがＡＶ／Ｃコマンドを使用するため、このＣＴＳには［００００］が記述されることになる。
ｄａｔａｆｉｅｌｄとして先頭となる第６ｑｕａｄｌｅｔの上位４ビットには、ＣＴＳ(Command and Transaction Set)が記述される。これは、当該Ｗｒｉｔｅ Ｒｅｑｕｅｓｔ ＰａｃｋｅｔのコマンドセットのＩＤを示すもので、例えば、このＣＴＳの値について、図のように［００００］と設定すれば、ｄａｔａｆｉｅｌｄに記述されている内容がＡＶ／Ｃコマンドであると定義されることになる。つまり、このＷｒｉｔｅ Ｒｅｑｕｅｓｔ Ｐａｃｋｅｔは、ＡＶ／Ｃコマンドパケットであることが示されるものである。従って、本実施の形態においては、ＦＣＰがＡＶ／Ｃコマンドを使用するため、このＣＴＳには［００００］が記述されることになる。
ＣＴＳに続く４ビットの領域は、ｃｔｙｐｅ(Command type；コマンドの機能分類)、又はコマンドに応じた処理結果(レスポンス)を示すｒｅｓｐｏｎｓｅが記述される。
図１９に、上記ｃｔｙｐｅ及びｒｅｓｐｏｎｓｅの定義内容を示す。
ｃｔｙｐｅ（Ｃｏｍｍａｎｄ）としては、［００００］〜［０１１１］を使用できるものとしており、［００００］はＣＯＮＴＲＯＬ、［０００１］はＳＴＡＴＵＳ、［００１０］はＩＮＱＵＩＲＹ、［００１１］はＮＯＴＩＦＹとして定義され、［０１００］〜［０１１１］は、現状、未定義（ｒｅｓｅｒｖｅｄ）とされている。
ＣＯＮＴＲＯＬは機能を外部から制御するコマンドであり、ＳＴＡＴＵＳは外部から状態を間い合わせるコマンド、ＩＮＱＵＩＲＹは、制御コマンドのサポートの有無を外部から問い合わせるコマンド、ＮＯＴＩＦＹは状態の変化を外部に知らせることを要求するコマンドである。
また、ｒｅｓｐｏｎｓｅとしては、［１０００］〜［１１１１］を使用するものとしており、［１０００］はＮＯＴ ＩＭＰＬＥＭＥＮＴＥＤ、［１００１］はＡＣＣＥＰＴＥＤ、［１０１０］はＲＥＪＥＣＴＥＤ、［１０１１］はＩＮ ＴＲＡＮＳＩＴＩＯＮ、［１１００］はＩＭＰＬＥＭＥＮＴＥＤ／ＳＴＡＢＬＥ、［１１０１］はＣＨＡＮＧＥＤ、［１１１０］はｒｅｓｅｒｖｅｄ、［１１１１］はＩＮＴＥＲＩＭとしてそれぞれ定義されている。
これらのｒｅｓｐｏｎｓｅは、コマンドの種類に応じて使い分けられる。例えば、ＣＯＮＴＯＲＯＬのコマンドに対応するｒｅｓｐｏｎｓｅとしては、ＮＯＴ ＩＭＰＬＥＭＥＮＴＥＤ、ＡＣＣＥＰＴＥＤ、ＲＥＪＥＣＴＥＤ、或いはＩＮＴＥＲＩＭの4つのうちの何れかがＲｅｓｐｏｎｄｅｒ側の状況等に応じて使い分けられる。
ｃｔｙｐｅ（Ｃｏｍｍａｎｄ）としては、［００００］〜［０１１１］を使用できるものとしており、［００００］はＣＯＮＴＲＯＬ、［０００１］はＳＴＡＴＵＳ、［００１０］はＩＮＱＵＩＲＹ、［００１１］はＮＯＴＩＦＹとして定義され、［０１００］〜［０１１１］は、現状、未定義（ｒｅｓｅｒｖｅｄ）とされている。
ＣＯＮＴＲＯＬは機能を外部から制御するコマンドであり、ＳＴＡＴＵＳは外部から状態を間い合わせるコマンド、ＩＮＱＵＩＲＹは、制御コマンドのサポートの有無を外部から問い合わせるコマンド、ＮＯＴＩＦＹは状態の変化を外部に知らせることを要求するコマンドである。
また、ｒｅｓｐｏｎｓｅとしては、［１０００］〜［１１１１］を使用するものとしており、［１０００］はＮＯＴ ＩＭＰＬＥＭＥＮＴＥＤ、［１００１］はＡＣＣＥＰＴＥＤ、［１０１０］はＲＥＪＥＣＴＥＤ、［１０１１］はＩＮ ＴＲＡＮＳＩＴＩＯＮ、［１１００］はＩＭＰＬＥＭＥＮＴＥＤ／ＳＴＡＢＬＥ、［１１０１］はＣＨＡＮＧＥＤ、［１１１０］はｒｅｓｅｒｖｅｄ、［１１１１］はＩＮＴＥＲＩＭとしてそれぞれ定義されている。
これらのｒｅｓｐｏｎｓｅは、コマンドの種類に応じて使い分けられる。例えば、ＣＯＮＴＯＲＯＬのコマンドに対応するｒｅｓｐｏｎｓｅとしては、ＮＯＴ ＩＭＰＬＥＭＥＮＴＥＤ、ＡＣＣＥＰＴＥＤ、ＲＥＪＥＣＴＥＤ、或いはＩＮＴＥＲＩＭの4つのうちの何れかがＲｅｓｐｏｎｄｅｒ側の状況等に応じて使い分けられる。
図１８において、ｃｔｙｐｅ／ｒｅｓｐｏｎｓｅに続く５ビットの領域には、ｓｕｂｕｎｉｔ−ｔｙｐｅが格納される。は、ｓｕｂｕｎｉｔ−ｔｙｐｅは、ＣＯＭＭＭＡＮＤの宛先またはＲＥＳＰＯＮＳＥの送信元のｓｕｂｕｎｉｔが何であるのか（機器）を示す。ＩＥＥＥ１３９４フォーマットでは、機器そのものをｕｎｉｔと称し、そのｕｎｉｔ（機器）内において備えられる機能的機器単位の種類をｓｕｂｕｎｉｔと称する。例えば一般のＶＴＲを例に採れば、ＶＴＲとしてのｕｎｉｔは、地上波や衛星放送を受信するチューナと、ビデオカセットレコーダ／プレーヤとの、２つのｓｕｂｕｎｉｔを備える。
ｓｕｂｕｎｉｔ−ｔｙｐｅとしては、例えば図２０（ａ）に示すように定義されている。つまり、［０００００］はＭｏｎｉｔｏｒ、［００００１］〜［０００１０］はｒｅｓｅｒｖｅｄ、［０００１１］はＤｉｓｃ ｒｅｃｏｒｄｅｒ／ｐｌａｙｅｒ、［００１００］はＶＣＲ、［００１０１］はＴｕｎｅｒ、［００１１１］はＣａｍｅｒａ、［０１０００］〜［１１１１０］はｒｅｓｅｒｖｅｄ、［１１１１１］は、ｓｕｂｕｎｉｔが存在しない場合に用いられるｕｎｉｔとして定義されている。
ｓｕｂｕｎｉｔ−ｔｙｐｅとしては、例えば図２０（ａ）に示すように定義されている。つまり、［０００００］はＭｏｎｉｔｏｒ、［００００１］〜［０００１０］はｒｅｓｅｒｖｅｄ、［０００１１］はＤｉｓｃ ｒｅｃｏｒｄｅｒ／ｐｌａｙｅｒ、［００１００］はＶＣＲ、［００１０１］はＴｕｎｅｒ、［００１１１］はＣａｍｅｒａ、［０１０００］〜［１１１１０］はｒｅｓｅｒｖｅｄ、［１１１１１］は、ｓｕｂｕｎｉｔが存在しない場合に用いられるｕｎｉｔとして定義されている。
図１８において、上記ｓｕｂｕｎｉｔ−ｔｙｐｅに続く３ビットには、同―種類のｓｕｂｕｎｉｔが複数存在する場合に、各ｓｕｂｕｎｉｔを特定するためのｉｄ（Ｎｏｄｅ＿ＩＤ）が格納される。
上記ｉｄ（Ｎｏｄｅ＿ＩＤ）に続く８ビットの領域には、ｏｐｃｏｄｅが格納され、続く８ビットの領域には、ｏｐｅｒａｎｄが格納される。
ｏｐｃｏｄｅとは、オぺレーションコード(Operation Code)のことであって、ｏｐｅｒａｎｄには、ｏｐｃｏｄｅが必要とする情報（パラメータ）が格納される。これらｏｐｃｏｄｅはｓｕｂｕｎｉｔごとに定義され、ｓｕｂｕｎｉｔごとに固有のｏｐｃｏｄｅのリストのテーブルを有する。例えば、ｓｕｂｕｎｉｔがＶＣＲであれば、ｏｐｃｏｄｅとしては、例えば図２０（ｂ）に示すようにして、ＰＬＡＹ（再生），ＲＥＣＯＲＤ（記録）などをはじめとする各種コマンドが定義されている。ｏｐｅｒａｎｄは、ｏｐｃｏｄｅ毎に定義される。
ｏｐｃｏｄｅとは、オぺレーションコード(Operation Code)のことであって、ｏｐｅｒａｎｄには、ｏｐｃｏｄｅが必要とする情報（パラメータ）が格納される。これらｏｐｃｏｄｅはｓｕｂｕｎｉｔごとに定義され、ｓｕｂｕｎｉｔごとに固有のｏｐｃｏｄｅのリストのテーブルを有する。例えば、ｓｕｂｕｎｉｔがＶＣＲであれば、ｏｐｃｏｄｅとしては、例えば図２０（ｂ）に示すようにして、ＰＬＡＹ（再生），ＲＥＣＯＲＤ（記録）などをはじめとする各種コマンドが定義されている。ｏｐｅｒａｎｄは、ｏｐｃｏｄｅ毎に定義される。
図１８におけるｄａｔａｆｉｅｌｄとしては、上記第６ｑｕａｄｌｅｔの３２ビットが必須とされるが、必要が有れば、これに続けて、ｏｐｅｒａｎｄを追加することが出来る（Ａｄｄｉｔｉｏｎａｌ ｏｐｅｒａｎｄｓ）。
ｄａｔａｆｉｅｌｄに続けては、ｄａｔａ＿ＣＲＣが配置される。なお、必要が有れば、ｄａｔａ＿ＣＲＣの前にｐａｄｄｉｎｇを配置することが可能である。
ｄａｔａｆｉｅｌｄに続けては、ｄａｔａ＿ＣＲＣが配置される。なお、必要が有れば、ｄａｔａ＿ＣＲＣの前にｐａｄｄｉｎｇを配置することが可能である。
３．ＳＲＭ
続いてＳＲＭについて説明する。ＳＲＭとはSystem Renewability Messagesの略で、５Ｃ−ＤＴＣＰ（Digital Transmission Content Protection）対応の機器（ＩＥＥＥ１３９４、ＵＳＢ、ＭＯＳＴなど）でFULL認証に対応している機器に用いられる著作権保護のための情報である。そして著作権保護に適合していない機器のいわゆるブラックリストとしての内容を含む。
そしてＳＲＭは機器間の認証処理の際に用いられる（認証処理時に参照される）情報の一つであり、本実施の形態では、このＳＲＭを認証使用情報の例として、その更新処理について後に詳述する。
続いてＳＲＭについて説明する。ＳＲＭとはSystem Renewability Messagesの略で、５Ｃ−ＤＴＣＰ（Digital Transmission Content Protection）対応の機器（ＩＥＥＥ１３９４、ＵＳＢ、ＭＯＳＴなど）でFULL認証に対応している機器に用いられる著作権保護のための情報である。そして著作権保護に適合していない機器のいわゆるブラックリストとしての内容を含む。
そしてＳＲＭは機器間の認証処理の際に用いられる（認証処理時に参照される）情報の一つであり、本実施の形態では、このＳＲＭを認証使用情報の例として、その更新処理について後に詳述する。
ＳＲＭデータは図２１に示すＳＲＭ発行機関１１５によって、承認された電子機器に対して発行される。
まず、ここで図２１に示す機器Ａ，Ｂ，Ｃは、それぞれ適正な５Ｃ−ＤＴＣＰ対応機器として、ＳＲＭ発行機関１１５に承認（ライセンス）された機器であるとする。ＳＲＭ発行機関１１５は、承認した機器に対しては、ライセンスを示す電子署名ＤＳ（Device Certificate）を発行する。機器Ａ，Ｂ，Ｃは、ＳＲＭ発行機関１１５が発行した電子署名ＤＳ（ａ）、ＤＳ（ｂ）、ＤＳ（ｃ）をそれぞれ機器内部に格納するものとなる。
まず、ここで図２１に示す機器Ａ，Ｂ，Ｃは、それぞれ適正な５Ｃ−ＤＴＣＰ対応機器として、ＳＲＭ発行機関１１５に承認（ライセンス）された機器であるとする。ＳＲＭ発行機関１１５は、承認した機器に対しては、ライセンスを示す電子署名ＤＳ（Device Certificate）を発行する。機器Ａ，Ｂ，Ｃは、ＳＲＭ発行機関１１５が発行した電子署名ＤＳ（ａ）、ＤＳ（ｂ）、ＤＳ（ｃ）をそれぞれ機器内部に格納するものとなる。
一方、ＳＲＭ発行機関１１５は、必要に応じて随時ＳＲＭを発行する。例えば著作権保護に不適切な機器が発見されることなどに応じてＳＲＭを発行する。
ＳＲＭデータには例えば図２２のように、まず、Type、Generation、Version Numberのデータが設けられ、ＳＲＭデータのヘッダとして、タイプ、世代、バージョンが示される。
また、ＣＲＬ長として、ＣＲＬのデータ長が記録され、それに続いて可変長データとしてＣＲＬが記録される。ＣＲＬとは「Certificate Revocation List」であり、即ちＳＲＭ発行機関１１５がライセンス取り消しを行った電子機器のリスト情報、即ちブラックリスト情報である。
また電子署名（ＤＴＬＡ Signature）が記録される。これは、ＳＲＭ発行機関１１５が、当該ＳＲＭデータ自体を正当なデータとして証明する電子署名である。
ＳＲＭデータには例えば図２２のように、まず、Type、Generation、Version Numberのデータが設けられ、ＳＲＭデータのヘッダとして、タイプ、世代、バージョンが示される。
また、ＣＲＬ長として、ＣＲＬのデータ長が記録され、それに続いて可変長データとしてＣＲＬが記録される。ＣＲＬとは「Certificate Revocation List」であり、即ちＳＲＭ発行機関１１５がライセンス取り消しを行った電子機器のリスト情報、即ちブラックリスト情報である。
また電子署名（ＤＴＬＡ Signature）が記録される。これは、ＳＲＭ発行機関１１５が、当該ＳＲＭデータ自体を正当なデータとして証明する電子署名である。
例えば今、ＣＲＬとしてリストアップされている機器が存在しないとする。つまりＳＲＭデータが発行されていないとする。そして図２１のようにＳＲＭ発行機関１１５は機器Ａ，Ｂ，Ｃをそれぞれライセンス承認したとする。
ＳＲＭ発行機関１１５は機器Ａ，Ｂ，Ｃに対してそれぞれ個別の電子署名ＤＳ（ａ）、ＤＳ（ｂ）、ＤＳ（ｃ）を付与する。
各機器Ａ，Ｂ，Ｃは、付与された電子署名ＤＳ（＊）を装置内に記憶することになる。
また、ＳＲＭデータは発行されていないため、例えば単に図２２のようなＳＲＭデータ形式において、実内容が含められていないＳＲＭデータを保持している。
これは、単にＳＲＭデータ用の領域を確保しているのみでもよいし、上記ＳＲＭデータのヘッダ部分のみが記録されたものでもよい。
ＳＲＭ発行機関１１５は機器Ａ，Ｂ，Ｃに対してそれぞれ個別の電子署名ＤＳ（ａ）、ＤＳ（ｂ）、ＤＳ（ｃ）を付与する。
各機器Ａ，Ｂ，Ｃは、付与された電子署名ＤＳ（＊）を装置内に記憶することになる。
また、ＳＲＭデータは発行されていないため、例えば単に図２２のようなＳＲＭデータ形式において、実内容が含められていないＳＲＭデータを保持している。
これは、単にＳＲＭデータ用の領域を確保しているのみでもよいし、上記ＳＲＭデータのヘッダ部分のみが記録されたものでもよい。
なお、あくまでも説明上の都合として、仮に、実内容（ＣＲＬブラックリスト）が存在しない状態、つまりまだ実効的なＳＲＭデータが発行されていない時点での各機器に格納されているＳＲＭデータを、バージョン０．０のＳＲＭデータと呼ぶこととする。
その後、仮に機器Ｃが著作権保護処理が不十分な機器であると認定され、ＳＲＭ発行機関１１５が機器Ｃに対するライセンスを取り消すとする。このとき、ＳＲＭ発行機関１１５は、機器Ｃに付与した電子署名ＤＳ（ｃ）をＣＲＬにリストアップしたＳＲＭデータを発行する。
説明上、仮に、このＳＲＭデータをバージョン１．０のＳＲＭデータとする。
この場合、機器Ａ，Ｂは、何らかの手法で記憶しているＳＲＭデータ（バージョン０．０）を発行されたＳＲＭデータ（バージョン１．０）に更新することになる。
もちろん、その後、ＳＲＭ発行機関１１５は、必要に応じて、バージョン１．１、１．２、２．０・・・などというように、ＳＲＭデータの発行を行う。各電子機器Ａ、Ｂ・・・は、その都度ＳＲＭデータの更新が必要になる。
説明上、仮に、このＳＲＭデータをバージョン１．０のＳＲＭデータとする。
この場合、機器Ａ，Ｂは、何らかの手法で記憶しているＳＲＭデータ（バージョン０．０）を発行されたＳＲＭデータ（バージョン１．０）に更新することになる。
もちろん、その後、ＳＲＭ発行機関１１５は、必要に応じて、バージョン１．１、１．２、２．０・・・などというように、ＳＲＭデータの発行を行う。各電子機器Ａ、Ｂ・・・は、その都度ＳＲＭデータの更新が必要になる。
更新を実行可能とし、また適切な認証を行って適切な著作権保護を実現するため、ライセンスされた機器には、次のことが義務づけられる。
１）機器間で認証処理を行った後、相手機器からＳＲＭデータを受信した場合は、必要に応じ、機器内部に格納（更新）する。
２）機器間で認証処理を行った後、必要に応じて認証相手機器に対し、機器内部に記憶されているＳＲＭデータを送信する。
３）認証途中で認証相手が機器内部のＳＲＭデータのＣＲＬに記載されていると判明した場合は、それ以降認証を行わない（認証処理を中止し、認証エラーとする）。
１）機器間で認証処理を行った後、相手機器からＳＲＭデータを受信した場合は、必要に応じ、機器内部に格納（更新）する。
２）機器間で認証処理を行った後、必要に応じて認証相手機器に対し、機器内部に記憶されているＳＲＭデータを送信する。
３）認証途中で認証相手が機器内部のＳＲＭデータのＣＲＬに記載されていると判明した場合は、それ以降認証を行わない（認証処理を中止し、認証エラーとする）。
これらは、将来著作権保護が不充分と判定された製品があった場合に、その製品を穏やかに市場から排除する機能を持たせることを目的としている。
図２３で例を挙げて説明する。
図２３（ａ）は、ＳＲＭ発行時期や機器の製造時期を時間軸上に示したものである。
図２３（ａ）で或る時期において、ＳＲＭデータはバージョン０．０とされており、これはＣＲＬとしてリストアップされる機器が存在しない時期のものであったとする。つまりＳＲＭデータがまだ発行されていない時期である。
図２３で例を挙げて説明する。
図２３（ａ）は、ＳＲＭ発行時期や機器の製造時期を時間軸上に示したものである。
図２３（ａ）で或る時期において、ＳＲＭデータはバージョン０．０とされており、これはＣＲＬとしてリストアップされる機器が存在しない時期のものであったとする。つまりＳＲＭデータがまだ発行されていない時期である。
その後、ある時期に機器Ａが製造され、ＳＲＭ発行機関１１５によってライセンスされて電子署名ＤＳ（ａ）が付与されたとする。機器Ａでは図２３（ｂ）のように電子署名ＤＳ（ａ）が記録されると共に、保持するＳＲＭデータはバージョン０．０である。
またその後、ある時期に機器Ｃが製造され、ＳＲＭ発行機関１１５によってライセンスされて電子署名ＤＳ（ｃ）が付与されたとする。機器Ｃには図２３（ｃ）のように電子署名ＤＳ（ｃ）が記録される。保持するＳＲＭデータはバージョン０．０である。
ところが、その後、機器Ｃはライセンスが取り消される事態となり、ＳＲＭ発行機関１１５は、機器ＣをＣＲＬにリストアップしたバージョン１．０のＳＲＭデータを発行することになったとする。
ところが、その後、機器Ｃはライセンスが取り消される事態となり、ＳＲＭ発行機関１１５は、機器ＣをＣＲＬにリストアップしたバージョン１．０のＳＲＭデータを発行することになったとする。
バージョン１．０のＳＲＭデータ発行後、機器Ｂが製造され、その製造時までにバージョン１．０のＳＲＭデータがメーカサイドに伝達されていれば、機器Ｂにはバージョン１．０のＳＲＭデータが格納できるものとなる。例えば図２３（ｂ）に示すように、機器Ｂには機器Ｃの電子署名ＤＳ（ｃ）がＣＲＬとしてブラックリストに載せられたバージョン１．０のＳＲＭデータが格納される。
このような状況の後、ある時、図２３（ｂ）に示すように機器Ａ，ＢがＩＥＥＥ１３９４バス１１６により接続され、通信確立を行う際に、相互の認証処理が行われたとする。上記のようにライセンス機器には認証後のＳＲＭデータの送受信が義務づけられているため、認証後、機器Ｂは機器Ａに対してバージョン１．０のＳＲＭデータを送信することになる。機器Ａは、送信されてきたバージョン１．０のＳＲＭデータが、記憶しているバージョン０．０のＳＲＭデータよりも新しいものであることから、記憶しているＳＲＭデータを更新することになる。これによって図示するように、機器Ａにおいても、機器Ｃの電子署名ＤＳ（ｃ）がＣＲＬとしてブラックリストに載せられたバージョン１．０のＳＲＭデータが格納されるものとなる。
さらにその後、ある時点で図２３（ｃ）に示すように機器Ａ，ＣがＩＥＥＥ１３９４バス１１６により接続され、通信確立を行うことになったとする。ところが、機器Ａは、相手側の機器Ｃ（ＤＳ（ｃ））が格納しているＳＲＭデータにＣＲＬとして登録されている機器であることから、認証エラーとしての処理を行うことになる。つまり機器Ａ，Ｃ間の通信は確立されず、オーディオデータ等の伝送は実行できないものとなる。
このようにして、ライセンス取り消しが行われた機器Ｃは、認証エラーとされ、これによって著作権保護が不十分な機器を排除することで、著作権保護機能を維持するものである。
このような状況において、適切に不適切機器を排除するためには、ＳＲＭデータは各機器内においてなるべく迅速に更新（バージョンアップ）されることが必要であることが理解される。
このため上記のように、認証時にＳＲＭデータの送受信が行われるようにし、必要に応じてＳＲＭデータの更新が実行できるようにしている。
このような状況において、適切に不適切機器を排除するためには、ＳＲＭデータは各機器内においてなるべく迅速に更新（バージョンアップ）されることが必要であることが理解される。
このため上記のように、認証時にＳＲＭデータの送受信が行われるようにし、必要に応じてＳＲＭデータの更新が実行できるようにしている。
またユーザーサイドでの機器において新バージョンのＳＲＭデータを入力する手法としては、電子機器とパーソナルコンピュータをＩＥＥＥ１３９４バス１１６で接続し、パーソナルコンピュータ側でアプリケーションを起動して、ＳＲＭデータを電子機器に送信するという手法がある。
例えばパーソナルコンピュータがネットワーク通信で発行されたＳＲＭデータを受信できる場合や、ＣＤ−ＲＯＭなどによってＳＲＭデータが提供されるようにすれば、そのパーソナルコンピュータを用いて電子機器のＳＲＭデータ更新を実行させることができる。
例えばパーソナルコンピュータがネットワーク通信で発行されたＳＲＭデータを受信できる場合や、ＣＤ−ＲＯＭなどによってＳＲＭデータが提供されるようにすれば、そのパーソナルコンピュータを用いて電子機器のＳＲＭデータ更新を実行させることができる。
４．ＳＲＭの入力／更新処理
４−１ 入力／更新処理系の構成
上記のようにＳＲＭデータは、ユーザーサイドにおいて、ＩＥＥＥ１３９４バス１１６によって複数機器が接続された際に、その機器の１つに最新のバージョンのＳＲＭデータが存在すれば、他の機器でもＳＲＭデータを更新できるようにしている。
また、製造段階で考えれば、メーカサイドでその時点で発行されている最新バージョンのＳＲＭデータを機器に記憶させることは可能である。
４−１ 入力／更新処理系の構成
上記のようにＳＲＭデータは、ユーザーサイドにおいて、ＩＥＥＥ１３９４バス１１６によって複数機器が接続された際に、その機器の１つに最新のバージョンのＳＲＭデータが存在すれば、他の機器でもＳＲＭデータを更新できるようにしている。
また、製造段階で考えれば、メーカサイドでその時点で発行されている最新バージョンのＳＲＭデータを機器に記憶させることは可能である。
しかしながら、上述のように不定期に発行されるＳＲＭデータを迅速且つ効率よく、現存している機器に供給し、更新させるためには、より多様な入力経路で機器にＳＲＭデータが入力できるようにし、ＳＲＭデータの更新機会をできるだけ増やすことが好ましい。
一方、入力経路が増えることで、新旧のＳＲＭデータがそれぞれ不定期に機器に入力されたり、複数の入力経路から同時的にＳＲＭデータが入力されることなども考えられ、それらに対する適切な対応も必要になる。
そこで、本実施の形態の電子機器では、多様なＳＲＭデータの入力経路を実現すると共に、入力されたＳＲＭデータによって混乱なく、適切な更新処理ができるようにするものである。
一方、入力経路が増えることで、新旧のＳＲＭデータがそれぞれ不定期に機器に入力されたり、複数の入力経路から同時的にＳＲＭデータが入力されることなども考えられ、それらに対する適切な対応も必要になる。
そこで、本実施の形態の電子機器では、多様なＳＲＭデータの入力経路を実現すると共に、入力されたＳＲＭデータによって混乱なく、適切な更新処理ができるようにするものである。
入力経路として考えられる多様な例については後述するが、まずここでは、ＳＴＲ対応ディスクドライブ３０のようにディスク再生が可能とされる機器をモデルにして説明する。
即ち、ＳＲＭデータはＩＥＥＥ１３９４バス１１６を介して他の機器から入力される他、ＳＲＭデータがディスク９１に記録されており、ディスク９１の再生時にＳＲＭデータも再生データとして得られるようにする例である。
例えばＳＡＣＤ等のディスクには、音楽コンテンツ等が記録されるものであるが、ディスクメーカーサイドでは、これらのディスクに、その時点で発行されている最新のＳＲＭデータを記録させて市場に供する。
すると、そのディスク９１を購入したユーザーが、ディスク９１を例えば自分で所有しているＳＴＲ対応ディスクドライブ３０に装填した場合に、ＳＴＲ対応ディスクドライブ３０はディスク９１に記録されたＳＲＭデータを読み出すことにより、ＳＲＭデータを入力できるものとなる。
即ち、ＳＲＭデータはＩＥＥＥ１３９４バス１１６を介して他の機器から入力される他、ＳＲＭデータがディスク９１に記録されており、ディスク９１の再生時にＳＲＭデータも再生データとして得られるようにする例である。
例えばＳＡＣＤ等のディスクには、音楽コンテンツ等が記録されるものであるが、ディスクメーカーサイドでは、これらのディスクに、その時点で発行されている最新のＳＲＭデータを記録させて市場に供する。
すると、そのディスク９１を購入したユーザーが、ディスク９１を例えば自分で所有しているＳＴＲ対応ディスクドライブ３０に装填した場合に、ＳＴＲ対応ディスクドライブ３０はディスク９１に記録されたＳＲＭデータを読み出すことにより、ＳＲＭデータを入力できるものとなる。
図２４は、図５に示したＳＴＲ対応ディスクドライブ３０において、ＳＲＭデータに関する処理を行うブロックを抽出して示したものである。
即ちシステムコントローラ５０、ＩＥＥＥ１３９４インターフェース３９、ＮＶ−ＲＡＭ４３、ＲＡＭ４４、プログラムメモリ４２、ＳＡＣＤドライブ２００を示している。ＳＡＣＤドライブ２００とは、図５に示した光学ヘッド３２、サーボ回路３６，ＲＦアンプ３５、ＤＳＤデコーダ３７、スピンドルモータ３１・・・など、ＳＡＣＤとしてのディスク９１を再生する機構及び回路系を包括的に示したものとする。
また図２４において、例えばＳＡＣＤとしてのディスク９１にはＳＲＭデータが記録されていることを模式的に示している。
ＳＲＭデータは、ディスクのＴＯＣ，サブコードなどの管理情報の一部として記録されていることが考えられる。すると、図５で説明したようにＤＳＤデコーダ３７で他の管理情報とともにＳＲＭデータが抽出され、システムコントローラ５０に供給される。図２４においては、このような経路として、ＳＡＣＤドライブ２００からシステムコントローラ５０にＳＲＭデータが入力されるものとなる。
即ちシステムコントローラ５０、ＩＥＥＥ１３９４インターフェース３９、ＮＶ−ＲＡＭ４３、ＲＡＭ４４、プログラムメモリ４２、ＳＡＣＤドライブ２００を示している。ＳＡＣＤドライブ２００とは、図５に示した光学ヘッド３２、サーボ回路３６，ＲＦアンプ３５、ＤＳＤデコーダ３７、スピンドルモータ３１・・・など、ＳＡＣＤとしてのディスク９１を再生する機構及び回路系を包括的に示したものとする。
また図２４において、例えばＳＡＣＤとしてのディスク９１にはＳＲＭデータが記録されていることを模式的に示している。
ＳＲＭデータは、ディスクのＴＯＣ，サブコードなどの管理情報の一部として記録されていることが考えられる。すると、図５で説明したようにＤＳＤデコーダ３７で他の管理情報とともにＳＲＭデータが抽出され、システムコントローラ５０に供給される。図２４においては、このような経路として、ＳＡＣＤドライブ２００からシステムコントローラ５０にＳＲＭデータが入力されるものとなる。
ＳＲＭデータは、ここでは一例としてＮＶ−ＲＡＭ４３に記憶されるものとする。
プログラムメモリ４２にはシステムコントローラ５０によって実行されるプログラム、例えばＳＲＭデータの入力／更新処理に関するプログラムが格納されている。
またＲＡＭ４４は、システムコントローラ５０のワーク領域などに利用されるが、特にここでは、ＳＲＭデータの入力／更新処理に関して必要になるバッファ領域を、ＲＡＭ４４を用いて確保する例としている。
例えばバッファＢ１は、ＩＥＥＥ１３９４バス１１６を介して入力されたＳＲＭデータのバッファ領域とされ、バッファＢ２は、ディスク９１から読み出されて入力されたＳＲＭデータのバッファ領域とされる。
プログラムメモリ４２にはシステムコントローラ５０によって実行されるプログラム、例えばＳＲＭデータの入力／更新処理に関するプログラムが格納されている。
またＲＡＭ４４は、システムコントローラ５０のワーク領域などに利用されるが、特にここでは、ＳＲＭデータの入力／更新処理に関して必要になるバッファ領域を、ＲＡＭ４４を用いて確保する例としている。
例えばバッファＢ１は、ＩＥＥＥ１３９４バス１１６を介して入力されたＳＲＭデータのバッファ領域とされ、バッファＢ２は、ディスク９１から読み出されて入力されたＳＲＭデータのバッファ領域とされる。
バッファＢ１、Ｂ２には、例えば図２５（ａ）（ｂ）のように記憶領域が用意される。
バッファＢ１には図２５（ａ）のように、ＳＲＭ有無フラグＦ１、ジェネレーションカウンタＧ１、ジェネレーションカウンタ前値Ｇ１oldとしての各情報領域が確保されるとともに、ＩＥＥＥ１３９４バス１１６を介して入力されたＳＲＭデータのバッファリング領域が確保される。
バッファＢ２には図２５（ｂ）のように、ＳＲＭ有無フラグＦ２、ジェネレーションカウンタＧ２、ジェネレーションカウンタ前値Ｇ２oldとしての各情報領域が確保されるとともに、ディスク９１から読み出されて入力されたＳＲＭデータのバッファリング領域が確保される。
バッファＢ１には図２５（ａ）のように、ＳＲＭ有無フラグＦ１、ジェネレーションカウンタＧ１、ジェネレーションカウンタ前値Ｇ１oldとしての各情報領域が確保されるとともに、ＩＥＥＥ１３９４バス１１６を介して入力されたＳＲＭデータのバッファリング領域が確保される。
バッファＢ２には図２５（ｂ）のように、ＳＲＭ有無フラグＦ２、ジェネレーションカウンタＧ２、ジェネレーションカウンタ前値Ｇ２oldとしての各情報領域が確保されるとともに、ディスク９１から読み出されて入力されたＳＲＭデータのバッファリング領域が確保される。
ＳＲＭ有無フラグＦ１、Ｆ２は、それぞれバッファＢ１，Ｂ２に新たにＳＲＭデータがバッファリングされたことを示すフラグである。
ジェネレーションカウンタＧ１，Ｇ２は、例えば機器が電源オンとされた時点でカウント値「０」とされ、その後、ＳＲＭデータの入力が行われる毎にカウントアップされる値である。従ってＳＲＭデータが格納されている場合に、そのＳＲＭデータの世代（電源オン以降、何回目に入力されたデータか）を示す領域である。
ジェネレーションカウンタＧ１old，Ｇ２oldには、所定時点でジェネレーションカウンタＧ１、Ｇ２のカウント値が代入される。
ジェネレーションカウンタＧ１，Ｇ２は、例えば機器が電源オンとされた時点でカウント値「０」とされ、その後、ＳＲＭデータの入力が行われる毎にカウントアップされる値である。従ってＳＲＭデータが格納されている場合に、そのＳＲＭデータの世代（電源オン以降、何回目に入力されたデータか）を示す領域である。
ジェネレーションカウンタＧ１old，Ｇ２oldには、所定時点でジェネレーションカウンタＧ１、Ｇ２のカウント値が代入される。
４−２ 初期処理
ＳＴＲ対応ディスクドライブ３０において、ＳＲＭデータに関する初期処理を図２６に示す。例えばＳＴＲ対応ディスクドライブ３０が電源オンとされた際に、システムコントローラ５０が実行する処理である。
ＳＴＲ対応ディスクドライブ３０において、ＳＲＭデータに関する初期処理を図２６に示す。例えばＳＴＲ対応ディスクドライブ３０が電源オンとされた際に、システムコントローラ５０が実行する処理である。
まずステップＦ１０１として、ＳＲＭ有無フラグＦ（ｎ）をオフとし、またジェネレーションカウンタＧ（ｎ）、ジェネレーションカウンタ前値Ｇ（ｎ）oldの各値として「０」をセットする。
図２４のようにＳＲＭデータの入力経路が２つとされ、バッファＢ１、Ｂ２が設けられる場合、バッファＢ１、Ｂ２におけるＳＲＭ有無フラグＦ１，Ｆ２がオフとされ、またジェネレーションカウンタＧ１，Ｇ２、ジェネレーションカウンタ前値Ｇ１old、Ｇ２oldの各値が「０」とされる。
図２４のようにＳＲＭデータの入力経路が２つとされ、バッファＢ１、Ｂ２が設けられる場合、バッファＢ１、Ｂ２におけるＳＲＭ有無フラグＦ１，Ｆ２がオフとされ、またジェネレーションカウンタＧ１，Ｇ２、ジェネレーションカウンタ前値Ｇ１old、Ｇ２oldの各値が「０」とされる。
ステップＦ１０２では、ＮＶ−ＲＡＭ４３に格納されているＳＲＭデータを読み出してＲＡＭ４４に展開する。
そしてステップＦ１０３として、現在のＳＲＭデータのバージョン情報を確保する。
以上で初期処理を終える。
そしてステップＦ１０３として、現在のＳＲＭデータのバージョン情報を確保する。
以上で初期処理を終える。
４−３ ＳＲＭ入力処理
図２７は、ＳＲＭデータが受信される際のシステムコントローラ５０の処理を示している。
ＳＲＭデータは、例えばバスの転送容量や他の通信状況などにより数回に分けられて送られてくることが多い。
システムコントローラ５０は、ＳＲＭデータの入力が開始されたと判断すると、ステップＦ２０１からＦ２０２に進み、その入力元（送信元）を判別する。即ち図２４の例の場合は、ＩＥＥＥ１３９４バス１１６を介して接続先の機器からの送信であるのか、或いはディスク９１から読み出されてＳＡＣＤドライブ２００から送信されてきたものであるのかを判別する。そして判別結果を「ｎ」とする。なお、この「ｎ」とはバッファＢ１、Ｂ２を識別するＢ（ｎ）に相当する。つまり、判別結果によってバッファＢ１、Ｂ２を選択する処理を意味している。本例の場合、ＩＥＥＥ１３９４バス１１６からのＳＲＭデータ入力時にはバッファＢ１が選択され、ディスク９１からのＳＲＭデータ入力時にはバッファＢ２が選択される。
図２７は、ＳＲＭデータが受信される際のシステムコントローラ５０の処理を示している。
ＳＲＭデータは、例えばバスの転送容量や他の通信状況などにより数回に分けられて送られてくることが多い。
システムコントローラ５０は、ＳＲＭデータの入力が開始されたと判断すると、ステップＦ２０１からＦ２０２に進み、その入力元（送信元）を判別する。即ち図２４の例の場合は、ＩＥＥＥ１３９４バス１１６を介して接続先の機器からの送信であるのか、或いはディスク９１から読み出されてＳＡＣＤドライブ２００から送信されてきたものであるのかを判別する。そして判別結果を「ｎ」とする。なお、この「ｎ」とはバッファＢ１、Ｂ２を識別するＢ（ｎ）に相当する。つまり、判別結果によってバッファＢ１、Ｂ２を選択する処理を意味している。本例の場合、ＩＥＥＥ１３９４バス１１６からのＳＲＭデータ入力時にはバッファＢ１が選択され、ディスク９１からのＳＲＭデータ入力時にはバッファＢ２が選択される。
ステップＦ２０３では、入力されてくるＳＲＭデータを、入力元に応じて選択したバッファＢ（ｎ）に書き込んでいく。
ステップＦ２０４では、ＳＲＭデータが全てバッファリング完了したか否かを判別する。
ステップＦ２０５では、ＳＲＭデータの入力が途中で中断されるなどで、入力エラーとなり、バッファリングが完了できない事態となったか否かを判断する。例えばＩＥＥＥ１３９４バス１１６としての接続ケーブルが途中で抜かれたりディスク上で読取エラーが発生して一部のＳＲＭデータが読み出せなかったような事態である。
入力エラーとなった場合は、そのままバッファリング処理は終了する。
ステップＦ２０４では、ＳＲＭデータが全てバッファリング完了したか否かを判別する。
ステップＦ２０５では、ＳＲＭデータの入力が途中で中断されるなどで、入力エラーとなり、バッファリングが完了できない事態となったか否かを判断する。例えばＩＥＥＥ１３９４バス１１６としての接続ケーブルが途中で抜かれたりディスク上で読取エラーが発生して一部のＳＲＭデータが読み出せなかったような事態である。
入力エラーとなった場合は、そのままバッファリング処理は終了する。
ＳＲＭデータのバッファリングが完了したら、ステップＦ２０６に進んでＳＲＭ有無フラグＦ（ｎ）をオンとする。
またステップＦ２０７で、ジェネレーションカウンタＧ（ｎ）をインクリメントする。
またステップＦ２０７で、ジェネレーションカウンタＧ（ｎ）をインクリメントする。
このような処理がＳＲＭデータの入力が発生するたびに実行されることで、不定期に入力されるＳＲＭデータはバッファＢ１又はＢ２に格納されるものとなる。
例えばＩＥＥＥ１３９４バス１１６で接続された機器との間では、認証処理が行われ、その認証完了時点でＳＲＭデータが送信されてくる。すると、図２７の処理により、送信されてきたＳＲＭデータがバッファＢ１に格納される。
また、ユーザーが、ＳＲＭデータが記録されたディスク９１を装填した場合は、そのディスク９１からＳＲＭデータが読み出され、入力されてくる。その度に図２７の処理が行われ、入力されたＳＲＭデータがバッファＢ２に格納される。
例えばＩＥＥＥ１３９４バス１１６で接続された機器との間では、認証処理が行われ、その認証完了時点でＳＲＭデータが送信されてくる。すると、図２７の処理により、送信されてきたＳＲＭデータがバッファＢ１に格納される。
また、ユーザーが、ＳＲＭデータが記録されたディスク９１を装填した場合は、そのディスク９１からＳＲＭデータが読み出され、入力されてくる。その度に図２７の処理が行われ、入力されたＳＲＭデータがバッファＢ２に格納される。
図３０，図３１にＳＲＭデータ入力の様子をタイムチャートで示す。
図３０はＩＥＥＥ１３９４バス１１６を介してＳＲＭデータが入力される場合である。例えば接続された機器との間で認証処理が行われ、その直後、接続された機器からＳＲＭデータが「１」〜「４」で示すように４回に分けて送られてきたとしている。
「１」〜「４」で示す各データは順次バッファＢ１に格納されていく。そしてＳＲＭデータ全体が格納された時点で、上記ステップＦ２０６，Ｆ２０７の処理で、ＳＲＭ有無フラグＦ１がオンとされ、またジェネレーションカウンタＧ１が「１」とされる。
なお、ジェネレーションカウンタ前値Ｇ１oldについては、後述する図２９の処理によってバッファリングされたＳＲＭデータがシステムコントローラ５０に引き取られた時点でジェネレーションカウンタＧ１の値がコピーされる。
図３０はＩＥＥＥ１３９４バス１１６を介してＳＲＭデータが入力される場合である。例えば接続された機器との間で認証処理が行われ、その直後、接続された機器からＳＲＭデータが「１」〜「４」で示すように４回に分けて送られてきたとしている。
「１」〜「４」で示す各データは順次バッファＢ１に格納されていく。そしてＳＲＭデータ全体が格納された時点で、上記ステップＦ２０６，Ｆ２０７の処理で、ＳＲＭ有無フラグＦ１がオンとされ、またジェネレーションカウンタＧ１が「１」とされる。
なお、ジェネレーションカウンタ前値Ｇ１oldについては、後述する図２９の処理によってバッファリングされたＳＲＭデータがシステムコントローラ５０に引き取られた時点でジェネレーションカウンタＧ１の値がコピーされる。
ＳＲＭ有無フラグＦ１は、例えば次にＳＲＭデータが入力される可能性が発生した時点でオフとされる。ＩＥＥＥ１３９４バス１１６からの入力の場合、認証処理が開始される時点などである。
例えば当該ＳＴＲ対応ディスクドライブ３０が、更にＩＥＥＥ１３９４バス１１６で接続されている他の機器と認証を開始する場合に、図示するようにＳＲＭ有無フラグＦ１はオフとされる。そして認証後、ＳＲＭデータが「１」〜「４」で示すように４回に分けて送られてきたとすると、図２７の処理により、その「１」〜「４」で示す各データは順次バッファＢ１に格納されていく。そしてＳＲＭデータ全体が格納された時点で、上記ステップＦ２０６，Ｆ２０７の処理で、ＳＲＭ有無フラグＦ１がオンとされ、またジェネレーションカウンタＧ１が「２」にカウントアップされる。
例えば当該ＳＴＲ対応ディスクドライブ３０が、更にＩＥＥＥ１３９４バス１１６で接続されている他の機器と認証を開始する場合に、図示するようにＳＲＭ有無フラグＦ１はオフとされる。そして認証後、ＳＲＭデータが「１」〜「４」で示すように４回に分けて送られてきたとすると、図２７の処理により、その「１」〜「４」で示す各データは順次バッファＢ１に格納されていく。そしてＳＲＭデータ全体が格納された時点で、上記ステップＦ２０６，Ｆ２０７の処理で、ＳＲＭ有無フラグＦ１がオンとされ、またジェネレーションカウンタＧ１が「２」にカウントアップされる。
図３１はディスク９１から再生されＳＡＣＤドライブ２００からＳＲＭデータが入力される場合である。
例えばディスク９１がＳＴＲ対応ディスクドライブ３０に装填されると、まずＴＯＣ読出などが行われるが、その際にＳＲＭデータも読み出され、システムコントローラ５０に入力されるとする。このときＳＲＭデータが「１」〜「５」で示すように５回に分けて送られてきたとしている。
「１」〜「５」で示す各データは順次バッファＢ２に格納されていく。そしてＳＲＭデータ全体が格納された時点で、上記ステップＦ２０６，Ｆ２０７の処理で、ＳＲＭ有無フラグＦ２がオンとされ、またジェネレーションカウンタＧ２が「１」とされる。
ジェネレーションカウンタ前値Ｇ２oldについては、上記同様に、後述する図２９の処理によってバッファリングされたＳＲＭデータがシステムコントローラ５０に引き取られた時点でジェネレーションカウンタＧ２の値がコピーされる。
例えばディスク９１がＳＴＲ対応ディスクドライブ３０に装填されると、まずＴＯＣ読出などが行われるが、その際にＳＲＭデータも読み出され、システムコントローラ５０に入力されるとする。このときＳＲＭデータが「１」〜「５」で示すように５回に分けて送られてきたとしている。
「１」〜「５」で示す各データは順次バッファＢ２に格納されていく。そしてＳＲＭデータ全体が格納された時点で、上記ステップＦ２０６，Ｆ２０７の処理で、ＳＲＭ有無フラグＦ２がオンとされ、またジェネレーションカウンタＧ２が「１」とされる。
ジェネレーションカウンタ前値Ｇ２oldについては、上記同様に、後述する図２９の処理によってバッファリングされたＳＲＭデータがシステムコントローラ５０に引き取られた時点でジェネレーションカウンタＧ２の値がコピーされる。
ＳＲＭ有無フラグＦ２は、例えば次にＳＲＭデータが入力される可能性が発生した時点でオフとされる。ディスク９１からの入力の場合、ディスクが入れ換えられた時点、つまりディスク９１がイジェクトされ、新たにディスク９１が装填された時点などである。
例えばディスク入れ替えによって、図示するようにＳＲＭ有無フラグＦ２はオフとされる。そしてその後、新たに装填されたディスク９１からＳＲＭデータが読み出され「１」〜「５」で示すように５回に分けて送られてきたとすると、図２７の処理により、その「１」〜「５」で示す各データは順次バッファＢ２に格納されていく。そしてＳＲＭデータ全体が格納された時点で、上記ステップＦ２０６，Ｆ２０７の処理で、ＳＲＭ有無フラグＦ２がオンとされ、またジェネレーションカウンタＧ２が「２」にカウントアップされる。
例えばディスク入れ替えによって、図示するようにＳＲＭ有無フラグＦ２はオフとされる。そしてその後、新たに装填されたディスク９１からＳＲＭデータが読み出され「１」〜「５」で示すように５回に分けて送られてきたとすると、図２７の処理により、その「１」〜「５」で示す各データは順次バッファＢ２に格納されていく。そしてＳＲＭデータ全体が格納された時点で、上記ステップＦ２０６，Ｆ２０７の処理で、ＳＲＭ有無フラグＦ２がオンとされ、またジェネレーションカウンタＧ２が「２」にカウントアップされる。
なお、ＳＲＭ有無フラグＦ１、Ｆ２は、その入力経路毎に新たなＳＲＭデータ入力が発生する可能性のある時点でオフとされるものとした。このためのシステムコントローラ５０の処理は図２８のようになる。
即ちステップＦ３０１でフラグオフの条件が発生したか否かを監視する。例えば他の機器との認証開始、或いはディスク９１の入れ替えが当該条件となる。
フラグオフの条件が発生したらステップＦ３０２で、発生条件に応じて「ｎ」をセットする。つまりバッファＢ１、Ｂ２のどちらを対象とするかを選択する。そしてステップＦ３０３でＳＲＭ有無フラグＦ（ｎ）をオフとする。
従って、認証開始という条件が発生した場合であったら、バッファＢ１のＳＲＭ有無フラグＦ１がオフとされ、ディスク入れ替えという条件が発生した場合はバッファＢ２のＳＲＭ有無フラグＦ２がオフとされる。
ＳＲＭ有無フラグＦ（ｎ）はこのようにオフとされるが、例えば次に説明するＳＲＭ更新処理でバッファリングされたＳＲＭデータをシステムコントローラ５０が引き取る時点、或いは更新を行った時点などでオフとするようにしてもよい。
即ちステップＦ３０１でフラグオフの条件が発生したか否かを監視する。例えば他の機器との認証開始、或いはディスク９１の入れ替えが当該条件となる。
フラグオフの条件が発生したらステップＦ３０２で、発生条件に応じて「ｎ」をセットする。つまりバッファＢ１、Ｂ２のどちらを対象とするかを選択する。そしてステップＦ３０３でＳＲＭ有無フラグＦ（ｎ）をオフとする。
従って、認証開始という条件が発生した場合であったら、バッファＢ１のＳＲＭ有無フラグＦ１がオフとされ、ディスク入れ替えという条件が発生した場合はバッファＢ２のＳＲＭ有無フラグＦ２がオフとされる。
ＳＲＭ有無フラグＦ（ｎ）はこのようにオフとされるが、例えば次に説明するＳＲＭ更新処理でバッファリングされたＳＲＭデータをシステムコントローラ５０が引き取る時点、或いは更新を行った時点などでオフとするようにしてもよい。
４−４ ＳＲＭ更新処理
上記の図２７のＳＲＭ入力処理により、ＳＲＭデータが入力されるたびに、その入力経路毎にバッファＢ１又はＢ２にＳＲＭデータがバッファリングされる。
このようにバッファリングされるＳＲＭデータに対しては、図２９に示すＳＲＭ更新処理が実行される。
上記の図２７のＳＲＭ入力処理により、ＳＲＭデータが入力されるたびに、その入力経路毎にバッファＢ１又はＢ２にＳＲＭデータがバッファリングされる。
このようにバッファリングされるＳＲＭデータに対しては、図２９に示すＳＲＭ更新処理が実行される。
システムコントローラ５０は、定期的に図２９のＦ４０１からの処理を実行する。
まずステップＦ４０１では変数ｎを「１」とする。変数ｎは上記のようにバッファＢ（ｎ）を選択する変数であり、図２４の例の場合、バッファＢ１、Ｂ２の２つのバッファ領域が用意されるため、ｎは「１」又は「２」となる。この場合、ｎの最大値ｎMAXは「２」である。
まずステップＦ４０１では変数ｎを「１」とする。変数ｎは上記のようにバッファＢ（ｎ）を選択する変数であり、図２４の例の場合、バッファＢ１、Ｂ２の２つのバッファ領域が用意されるため、ｎは「１」又は「２」となる。この場合、ｎの最大値ｎMAXは「２」である。
ステップＦ４０２ではＳＲＭ有無フラグＦ（ｎ）がオンであるか否かを判断する。まずｎ＝１であるため、ＳＲＭ有無フラグＦ１をチェックすることになる。
ＳＲＭ有無フラグＦ（ｎ）がオンであったら、ジェネレーションカウンタＧ（ｎ）とジェネレーションカウンタ前値Ｇ（ｎ）oldを比較する。この場合、Ｇ１＞Ｇ１oldであるか否かを判断することになる。
ＳＲＭ有無フラグＦ（ｎ）がオンであったら、ジェネレーションカウンタＧ（ｎ）とジェネレーションカウンタ前値Ｇ（ｎ）oldを比較する。この場合、Ｇ１＞Ｇ１oldであるか否かを判断することになる。
いま、ｎ＝１の状態でステップＦ４０２でＳＲＭ有無フラグＦ１がオフであると判断された場合、或いはＳＲＭ有無フラグＦ１はオンであるがステップＦ４０３でＧ１＞Ｇ１oldでないと判断された場合は、現在バッファＢ１には、当該ＳＲＭ更新処理として未処理のＳＲＭデータが格納されていないことを意味する。
この場合は、ステップＦ４１０に進んで、変数ｎをインクリメントし、ステップＦ４１１で変数ｎが最大値ｎMAXを越えていなければステップＦ４０２に戻る。この場合、変数ｎ＝２とされ、ステップＦ４０２に戻ることになる。そしてステップＦ４０２ではＳＲＭ有無フラグＦ２がオンであるか否かを判断し、またＳＲＭ有無フラグＦ２がオンであったら、ジェネレーションカウンタＧ２とジェネレーションカウンタ前値Ｇ２oldについて、Ｇ２＞Ｇ２oldであるか否かを判断する。
この場合は、ステップＦ４１０に進んで、変数ｎをインクリメントし、ステップＦ４１１で変数ｎが最大値ｎMAXを越えていなければステップＦ４０２に戻る。この場合、変数ｎ＝２とされ、ステップＦ４０２に戻ることになる。そしてステップＦ４０２ではＳＲＭ有無フラグＦ２がオンであるか否かを判断し、またＳＲＭ有無フラグＦ２がオンであったら、ジェネレーションカウンタＧ２とジェネレーションカウンタ前値Ｇ２oldについて、Ｇ２＞Ｇ２oldであるか否かを判断する。
この際に、ステップＦ４０２又はＦ４０３で否定結果となった場合は、現在バッファＢ２には、当該ＳＲＭ更新処理として未処理のＳＲＭデータが格納されていないことを意味する。このため、ステップＦ４１０に進んで、変数ｎをインクリメントし、ステップＦ４１１に進む。このとき変数ｎ＝３となり、変数ｎが最大値ｎMAXを越えるため、ステップＦ４０１に戻って変数ｎ＝１とし、ステップＦ４０２に進むことになる。つまり再びバッファＢ１についてのフラグ及びジェネレーションカウンタのチェックを行う。
このように図２９のＳＲＭ更新処理は、バッファＢ１に対する処理とバッファＢ２に対する処理が交互に行われていくことになる。
ある時点で、ステップＦ４０２，Ｆ４０３で肯定結果が得られたとすると、それはバッファＢ（ｎ）に未処理のＳＲＭデータが格納されていることを意味する。そこで、システムコントローラ５０はステップＦ４０４で、当該バッファＢ（ｎ）に格納されるＳＲＭデータを引き取る処理を行う。
これは図３０，図３１で「ＳＲＭデータ引取」として示したタイミングでの動作となる。図３０，図３１から、「ＳＲＭデータ引取」の直前は、ＳＲＭ有無フラグＦ（ｎ）がオンで、しかもＧ（ｎ）＞Ｇ（ｎ）oldとなっていることがわかる。
これは図３０，図３１で「ＳＲＭデータ引取」として示したタイミングでの動作となる。図３０，図３１から、「ＳＲＭデータ引取」の直前は、ＳＲＭ有無フラグＦ（ｎ）がオンで、しかもＧ（ｎ）＞Ｇ（ｎ）oldとなっていることがわかる。
続いてシステムコントローラ５０は、ステップＦ４０５で、ジェネレーションカウンタＧ（ｎ）の値をジェネレーションカウンタ前値Ｇ（ｎ）oldにコピーする。図３０，図３１にその様子が示されている。
つまり上記ステップＦ４０３で判断されるＧ（ｎ）＞Ｇ（ｎ）oldとは、ＳＲＭデータが新たにバッファリングされ、しかもまだシステムコントローラ５０によって更新処理のために引き取られていない状態であるか否かを判断するものとなる。
つまり上記ステップＦ４０３で判断されるＧ（ｎ）＞Ｇ（ｎ）oldとは、ＳＲＭデータが新たにバッファリングされ、しかもまだシステムコントローラ５０によって更新処理のために引き取られていない状態であるか否かを判断するものとなる。
続いてシステムコントローラ５０は、ステップＦ４０６で、バッファＢ（ｎ）から引き取ったＳＲＭデータの正当性を判断する処理を実行する。
例えば図２２で説明したようにＳＲＭデータ内に記録されている電子署名（DTLA Signature）を確認する処理をおこなって正当なＳＲＭデータであるか否かを判別する。
例えば図２２で説明したようにＳＲＭデータ内に記録されている電子署名（DTLA Signature）を確認する処理をおこなって正当なＳＲＭデータであるか否かを判別する。
ここで、当該ＳＲＭデータの正当性が認められなかった場合は、ステップＦ４０７からＦ４１０に進み、更新を実行しない。
正当性が認められた場合は、ステップＦ４０７からＦ４０８に進み、今度は、当該ＳＲＭデータのバージョンと、現在保持しているＳＲＭデータのバージョンを比較し、今回入力されたＳＲＭデータが、現在保持しているＳＲＭデータよりも新しいバージョンのものであるか否かを判断する。
もし今回入力されたＳＲＭデータが、現在保持しているＳＲＭデータよりも新しいバージョンでなければ、更新処理は必要ないため、ステップＦ４０８からＦ４１０に進む。
一方、今回入力されたＳＲＭデータが、現在保持しているＳＲＭデータよりも新しいバージョンであるなら、ステップＦ４０９に進み、システムコントローラ５０は、ＮＶ−ＲＡＭ４３に記憶されているＳＲＭデータを、今回入力されたＳＲＭデータに書き換える更新処理を実行する。
正当性が認められた場合は、ステップＦ４０７からＦ４０８に進み、今度は、当該ＳＲＭデータのバージョンと、現在保持しているＳＲＭデータのバージョンを比較し、今回入力されたＳＲＭデータが、現在保持しているＳＲＭデータよりも新しいバージョンのものであるか否かを判断する。
もし今回入力されたＳＲＭデータが、現在保持しているＳＲＭデータよりも新しいバージョンでなければ、更新処理は必要ないため、ステップＦ４０８からＦ４１０に進む。
一方、今回入力されたＳＲＭデータが、現在保持しているＳＲＭデータよりも新しいバージョンであるなら、ステップＦ４０９に進み、システムコントローラ５０は、ＮＶ−ＲＡＭ４３に記憶されているＳＲＭデータを、今回入力されたＳＲＭデータに書き換える更新処理を実行する。
上記図２７の処理でバッファリングされたＳＲＭデータが、このような図２９の処理により、必要に応じて更新データとされることで、ＳＴＲ対応ディスクドライブ３０において、次のような効果が得られ、適切且つ迅速なＳＲＭデータの更新が実現される。
まず、ＳＲＭデータの入力経路が複数経路となることで、ＳＲＭデータの入力機会が増え、新しいバージョンのＳＲＭデータが発行された後、早い時点でＳＲＭデータが入力される可能性を高くできる。
また、ＩＥＥＥ１３９４バス１１６以外の経路でＳＲＭデータが入力されることで、ＳＲＭデータの入力させるためにＩＥＥＥ１３９４バス１１６対応の機器を用意しなくてもよい。特にこの例の場合、ＳＲＭデータを記憶したディスク９１によって、新たなＳＲＭデータを広く頒布できる。
なお、このように入力経路が複数用意されて入力機会を増やすためには、後述するように更に多様な入力経路が備えられることが好適である。もちろんＳＲＭデータ更新の迅速性も、それによって向上される。
また、ＩＥＥＥ１３９４バス１１６以外の経路でＳＲＭデータが入力されることで、ＳＲＭデータの入力させるためにＩＥＥＥ１３９４バス１１６対応の機器を用意しなくてもよい。特にこの例の場合、ＳＲＭデータを記憶したディスク９１によって、新たなＳＲＭデータを広く頒布できる。
なお、このように入力経路が複数用意されて入力機会を増やすためには、後述するように更に多様な入力経路が備えられることが好適である。もちろんＳＲＭデータ更新の迅速性も、それによって向上される。
複数の入力経路から入力されたＳＲＭデータは、入力経路毎にバッファリングされる。そしてシステムコントローラ５０は、バッファリングされたＳＲＭデータを図２９の処理により常にチェックする。そして正当性及びバージョンチェックによって必要とされた場合のみに実際に更新処理が行われるようにするため、不適切な更新、例えば正当性が認められないＳＲＭデータに更新されたり、古いバージョンのＳＲＭデータに更新されたりすることはない。
また、ＳＲＭデータは図３０，図３１にも示したように、分割されて送信されてくることが多い。もし、複数の経路から同時的にＳＲＭデータの入力があったような場合、データが錯綜することが考えられるが、本例のように入力経路毎にバッファ領域が確保されることで、一方の入力経路のデータが消失されたりすることなく、それぞれ正常な入力動作が可能となる。
さらに、ジェネレーションカウンタＧ（ｎ）、ジェネレーションカウンタ前値Ｇ（ｎ）oldによって、バッファリングされたＳＲＭデータを更新処理に引き取るべきか否かが判断される。これによって、入力されバッファリングされた１つのＳＲＭデータが、何度も更新処理の対象となるようなことはなく、処理の効率化が実現されている。
さらに、ジェネレーションカウンタＧ（ｎ）、ジェネレーションカウンタ前値Ｇ（ｎ）oldによって、バッファリングされたＳＲＭデータを更新処理に引き取るべきか否かが判断される。これによって、入力されバッファリングされた１つのＳＲＭデータが、何度も更新処理の対象となるようなことはなく、処理の効率化が実現されている。
４−５ ＳＲＭ入力経路例
次に、図３２により、より多様な入力経路を備えた例を述べる。
図３２は、上記図２４のようなＳＴＲ対応ディスクドライブ３０の構成において、さらに４つのＳＲＭデータ入力経路を備えるようにしたものである。
次に、図３２により、より多様な入力経路を備えた例を述べる。
図３２は、上記図２４のようなＳＴＲ対応ディスクドライブ３０の構成において、さらに４つのＳＲＭデータ入力経路を備えるようにしたものである。
ＳＴＲ対応ディスクドライブ３０は図５に示したように、リモートコマンダＲＭからの操作コマンドを受信する受信部４５を備えている。例えばこれを赤外線受信部とした場合、受信部４５により図３２に示すように、赤外線でＳＲＭデータを送信出力するＳＲＭ書込装置９４から、ＳＲＭデータを受信入力することができる。例えば図５の構成においてＳＲＭデータが赤外線信号として受信部４５に受信された場合、それがシステムコントローラ５０に供給されることで、図３２に示す赤外線受信部４５によるＳＲＭデータ入力経路が実現される。
また図３２では、ＩＣカードリーダ４６を示している。これはＩＣカード、メモリカード等のカードメディアに対して接触式或いは非接触式で情報を読み取る装置である。
例えばＳＲＭデータがＩＣカード９２に格納されて提供される形態を考えた場合、ＩＣカードリーダ４６を備えるようにすることで、ＳＲＭデータの入力が可能となる。
例えばＳＲＭデータがＩＣカード９２に格納されて提供される形態を考えた場合、ＩＣカードリーダ４６を備えるようにすることで、ＳＲＭデータの入力が可能となる。
また図３２ではアンテナ５７及びチューナ５６を示している。例えばこのチューナ５６は、ＳＲＭ書込装置９３から送信されるＳＲＭデータを受信復調してシステムコントローラ５０に供給するものとなる。
例えばチューナ５６をＦＭ／ＡＭ等のラジオチューナとして構成し、放送局がＳＲＭ書込装置９３として機能して、ラジオ放送信号にＳＲＭデータを重畳して送信するようにすることで、ラジオ放送によって広くＳＲＭデータを提供し、電子機器は受信されたＳＲＭデータを入力して更新することが可能となる。
もちろんラジオチューナではなく、テレビジョン放送、衛星放送等に対応するチューナとしたり、ＳＲＭデータ送受信の専用の周波数に対応するチューナとしたり、いわゆるブルートゥースなどの近距離無線通信用のチューナとしたり、多様な例が考えられる。
いずれにしても、無線通信によってＳＲＭデータが入力される経路が実現され、またラジオ放送局などの広域放送組織がＳＲＭ書込装置９３として機能する場合は、新たに発行されたＳＲＭデータの頒布に非常に好適である。
例えばチューナ５６をＦＭ／ＡＭ等のラジオチューナとして構成し、放送局がＳＲＭ書込装置９３として機能して、ラジオ放送信号にＳＲＭデータを重畳して送信するようにすることで、ラジオ放送によって広くＳＲＭデータを提供し、電子機器は受信されたＳＲＭデータを入力して更新することが可能となる。
もちろんラジオチューナではなく、テレビジョン放送、衛星放送等に対応するチューナとしたり、ＳＲＭデータ送受信の専用の周波数に対応するチューナとしたり、いわゆるブルートゥースなどの近距離無線通信用のチューナとしたり、多様な例が考えられる。
いずれにしても、無線通信によってＳＲＭデータが入力される経路が実現され、またラジオ放送局などの広域放送組織がＳＲＭ書込装置９３として機能する場合は、新たに発行されたＳＲＭデータの頒布に非常に好適である。
また図３２では、ＵＳＢインターフェース５８を示しており、ＵＳＢケーブルによってＳＲＭ書込装置９５としての外部機器と接続される状態を示している。
このようにＩＥＥＥ１３９４バス接続での認証に用いるＳＲＭデータを、ＵＳＢのような他のインターフェース方式において接続された機器から入力できるようにすることも考えられる。
もちろんＵＳＢではなく、ＭＯＳＴ、コントロールＡ１など他の方式での接続も考えられる。
このように他のインターフェース方式によってＳＲＭデータの入力を可能とすれば、ＳＲＭ書込装置９５としては、ＩＥＥＥ１３９４バスに対応していない機器でも実現できる。例えばパーソナルコンピュータ或いはその他の電子機器として、ＩＥＥＥ１３９４バスに対応していない機器も、ＳＲＭ書込装置９５として利用できるものとなる。
このようにＩＥＥＥ１３９４バス接続での認証に用いるＳＲＭデータを、ＵＳＢのような他のインターフェース方式において接続された機器から入力できるようにすることも考えられる。
もちろんＵＳＢではなく、ＭＯＳＴ、コントロールＡ１など他の方式での接続も考えられる。
このように他のインターフェース方式によってＳＲＭデータの入力を可能とすれば、ＳＲＭ書込装置９５としては、ＩＥＥＥ１３９４バスに対応していない機器でも実現できる。例えばパーソナルコンピュータ或いはその他の電子機器として、ＩＥＥＥ１３９４バスに対応していない機器も、ＳＲＭ書込装置９５として利用できるものとなる。
なおここでは外部バスとしてのＵＳＢ等を例示したが、機器内部のバスである、ＩＩＣ経由で、或いはＵＡＲＴやＩＳＡやＰＣＩなどの内部バスでＳＲＭデータを受信して更新処理に供することができるようにしてもよい。
この図３２では以上のように、赤外線入力経路、カードメディアからの入力経路、電波送信による入力経路、ＩＥＥＥ１３９４バス以外のインターフェース方式の入力経路を例示した。従って上述したＩＥＥＥ１３９４バスによる入力経路とディスク９１からの入力経路と合わせて、６個の入力経路を備えた例としている。
この場合、ＲＡＭ４４におけるバッファ領域としては、各入力経路にそれぞれ対応してバッファＢ１〜Ｂ６が確保される。
そして各入力経路からのＳＲＭデータの入力に応じて上記図２７の処理により、対応するバッファＢ（ｎ）にバッファリングしていくものとなる。
また、図２９の処理としては、常にバッファＢ１〜Ｂ６を順次チェックするものとなり、それぞれにバッファリングされたＳＲＭデータについては、正当性及びバージョンをチェックして、必要であれば、更新を実行するものとしている。
この場合、ＲＡＭ４４におけるバッファ領域としては、各入力経路にそれぞれ対応してバッファＢ１〜Ｂ６が確保される。
そして各入力経路からのＳＲＭデータの入力に応じて上記図２７の処理により、対応するバッファＢ（ｎ）にバッファリングしていくものとなる。
また、図２９の処理としては、常にバッファＢ１〜Ｂ６を順次チェックするものとなり、それぞれにバッファリングされたＳＲＭデータについては、正当性及びバージョンをチェックして、必要であれば、更新を実行するものとしている。
このように多様なＳＲＭデータ入力経路が設けられることで、ＳＲＭデータの入力機会は増え、また入力されたＳＲＭデータは混乱無くバッファリングされて必要に応じて更新データとされることで、例えばＳＴＲ対応ディスクドライブ３０では、適正且つ迅速なＳＲＭデータの更新が行われ、適切な著作権保護機能が実現されるものとなる。
なお、ＳＲＭデータの入力経路としては、更に多様に考えられる。
なお、ＳＲＭデータの入力経路としては、更に多様に考えられる。
また、入力経路が多様化されることは、ＳＲＭデータの書込装置も多様化できることを意味する。即ち上記のように赤外線や電波の無線送信機、ＵＳＢ対応等の機器とできる。これはユーザーサイドでのＳＲＭデータの更新時のみならず、電子機器製造メーカにおける、製品に対する出荷前のＳＲＭデータの書込工程にも好適である。
即ちＩＥＥＥ１３９４バス対応機器を用意しなくてもＳＲＭデータ書込が可能となることで、ＩＥＥＥ１３９４バスを含めたもっとも使いやすい経路でＳＲＭデータ書込（初期化）を行うことができ、工場でのＳＲＭ書込装置の開発も含めた形で出荷時の時間短縮に有用となる。またこれによって作業の効率化、容易化も実現される。
即ちＩＥＥＥ１３９４バス対応機器を用意しなくてもＳＲＭデータ書込が可能となることで、ＩＥＥＥ１３９４バスを含めたもっとも使いやすい経路でＳＲＭデータ書込（初期化）を行うことができ、工場でのＳＲＭ書込装置の開発も含めた形で出荷時の時間短縮に有用となる。またこれによって作業の効率化、容易化も実現される。
４−６ 更新時のＳＲＭ送信処理
例えばＳＴＲ対応ディスクドライブ３０を考えれば、上記のようなＳＲＭ更新処理により、各種経路で入力されたＳＲＭデータにより、自身のＮＶ−ＲＡＭ４３に記憶するＳＲＭデータを更新できるが、さらには、外部機器に対してＩＥＥＥ１３９４バス以外の経路でも新たなＳＲＭデータを送信できるようにするとシステム上、好ましい。
例えばＳＴＲ対応ディスクドライブ３０を考えれば、上記のようなＳＲＭ更新処理により、各種経路で入力されたＳＲＭデータにより、自身のＮＶ−ＲＡＭ４３に記憶するＳＲＭデータを更新できるが、さらには、外部機器に対してＩＥＥＥ１３９４バス以外の経路でも新たなＳＲＭデータを送信できるようにするとシステム上、好ましい。
そこで図３３にＳＲＭデータの送信系を備えた例を示す。この図３３は、図２４に示した構成に、電波送信部１０１，アンテナ１０２、赤外線送信部５９を加えた例である。
電波送信部１０１は、システムコントローラ５０の制御によって、ＳＲＭデータを外部機器に対してアンテナ１０２から電波送信する。
赤外線送信部５９は、システムコントローラ５０の制御によって、ＳＲＭデータを外部機器に対して赤外線変調信号として送信する。
電波送信部１０１は、システムコントローラ５０の制御によって、ＳＲＭデータを外部機器に対してアンテナ１０２から電波送信する。
赤外線送信部５９は、システムコントローラ５０の制御によって、ＳＲＭデータを外部機器に対して赤外線変調信号として送信する。
この場合、システムコントローラ５０は図３４のＳＲＭ更新処理を行うようにする。なお、図３４において図２９と同一の処理については同一のステップ番号を付し、重複説明を避ける。
上述の通りＳＲＭ更新処理は、ＲＡＭ４４におけるバッファＢ（ｎ）にバッファリングされたＳＲＭデータをチェックし、必要に応じて更新する処理であるが、この図３４の場合は、ステップＦ４０９でＮＶ−ＲＡＭ４３におけるＳＲＭデータの更新を行ったら、ステップＦ４２０として、そのＳＲＭデータを送信出力するようにしているものである。
上述の通りＳＲＭ更新処理は、ＲＡＭ４４におけるバッファＢ（ｎ）にバッファリングされたＳＲＭデータをチェックし、必要に応じて更新する処理であるが、この図３４の場合は、ステップＦ４０９でＮＶ−ＲＡＭ４３におけるＳＲＭデータの更新を行ったら、ステップＦ４２０として、そのＳＲＭデータを送信出力するようにしているものである。
即ちシステムコントローラ５０は、ステップＦ４２０として、更新データとなった新たなＳＲＭデータを電波送信部１０１、及び／又は赤外線送信部５９に供給し、所要の変調処理を実行させて電波又は赤外線により外部機器に送信するようにしている。
この場合、例えば図１のようにＳＴＲ対応ディスクドライブ３０にＩＥＥＥ１３９４バス１１６で接続された機器（或いは接続されていないが周辺に配置されている機器）において、図３２に示したようにチューナ５６や赤外線受信部４５が設けられていることにより、それらの機器では新たなＳＲＭデータの入力が行われることになる。
つまり、図３３のＳＴＲ対応ディスクドライブ３０が、図３２に示したＳＲＭ書込装置９３、９４として機能することになる。
この場合、例えば図１のようにＳＴＲ対応ディスクドライブ３０にＩＥＥＥ１３９４バス１１６で接続された機器（或いは接続されていないが周辺に配置されている機器）において、図３２に示したようにチューナ５６や赤外線受信部４５が設けられていることにより、それらの機器では新たなＳＲＭデータの入力が行われることになる。
つまり、図３３のＳＴＲ対応ディスクドライブ３０が、図３２に示したＳＲＭ書込装置９３、９４として機能することになる。
ＳＴＲ対応ディスクドライブ３０は、上述したように基本的にはＩＥＥＥ１３９４バス１１６で接続された機器との認証時に、ＩＥＥＥ１３９４バス１１６によりＳＲＭデータを送信することとなるが、この図３４のように更新時に電波や赤外線で周辺機器に送信することで、システム上の各機器はいち早くＳＲＭデータを更新できるものとなり、著作権保護により好適である。例えば図１に示したようなシステムで認証が完了し、接続が確立されている後において、ＳＴＲ対応ディスクドライブ３０がディスク９１から新たなＳＲＭデータを入力し、記憶するＳＲＭデータの更新を行った場合、そのＳＲＭデータが周辺機器に送信出力されることで、周辺機器も新たなＳＲＭデータへの更新が可能となる。
なお、ステップＦ４２０では電波又は赤外線による送信の例を挙げたが、もちろんこの時点で、ＩＥＥＥ１３９４バス１１６により接続され通信状態が確立されている各機器に対して、ＩＥＥＥ１３９４バス１１６を介してＳＲＭデータを送信するようにしてもよい。その場合、接続された機器が、赤外線や電波によるＳＲＭ入力経路を備えていない機器であっても対応できる。
また、図３２に示したように、ＵＳＢなど、他のインターフェース方式で接続された機器に対して、そのＵＳＢ等の伝送経路で送信するようにしてもよい。
また、図３２に示したように、ＵＳＢなど、他のインターフェース方式で接続された機器に対して、そのＵＳＢ等の伝送経路で送信するようにしてもよい。
以上、本発明の電子機器及び認証使用情報更新方法の実施の形態を、ＳＴＲ対応ディスクドライブ３０、及びそれによるＳＲＭデータ更新処理を例に挙げて説明したが、もちろん他の機器でも本発明は適用できる。
例えばＳＴＲ６０でも当然に適用できる。
図４で説明したようにＳＴＲ６０は、ＩＥＥＥ１３９４バスによる通信が可能とされ、またチューナ７７を備えている。従って、ＩＥＥＥ１３９４バスからのＳＲＭデータの入力経路以外に、チューナ７７でＳＲＭデータが受信されることによる入力経路が実現できる。また受信部８９を入力経路とすることも可能である。
従ってシステムコントローラ７０は、例えばＲＡＭ７５にこれらの入力経路に対応するバッファ領域を確保し、入力に応じて図２７のバッファリングを行うようにすればよい。それとともに図２９のＳＲＭ更新処理を行うことで、必要に応じてＮＶ−ＲＡＭ７４に格納しているＳＲＭデータを更新することができる。
もちろんＳＴＲ６０に送信機能を備えるようにし、図３４で説明した処理を行うようにしてもよい。
また当然ながら、図３２に例示したように、ＩＣカードリーダやＵＳＢ等のインターフェースを備えるようにすることで、さらに多様な入力経路をＳＴＲ６０において実現できる。
またＳＴＲ６０に限らず、図１に示した機器１００，１１０についても本発明は適用可能である。
例えばＳＴＲ６０でも当然に適用できる。
図４で説明したようにＳＴＲ６０は、ＩＥＥＥ１３９４バスによる通信が可能とされ、またチューナ７７を備えている。従って、ＩＥＥＥ１３９４バスからのＳＲＭデータの入力経路以外に、チューナ７７でＳＲＭデータが受信されることによる入力経路が実現できる。また受信部８９を入力経路とすることも可能である。
従ってシステムコントローラ７０は、例えばＲＡＭ７５にこれらの入力経路に対応するバッファ領域を確保し、入力に応じて図２７のバッファリングを行うようにすればよい。それとともに図２９のＳＲＭ更新処理を行うことで、必要に応じてＮＶ−ＲＡＭ７４に格納しているＳＲＭデータを更新することができる。
もちろんＳＴＲ６０に送信機能を備えるようにし、図３４で説明した処理を行うようにしてもよい。
また当然ながら、図３２に例示したように、ＩＣカードリーダやＵＳＢ等のインターフェースを備えるようにすることで、さらに多様な入力経路をＳＴＲ６０において実現できる。
またＳＴＲ６０に限らず、図１に示した機器１００，１１０についても本発明は適用可能である。
３０ ＳＴＲ対応ディスクドライブ ５０，７０ システムコントローラ、６０ ＳＴＲ、３９，６１ ＩＥＥＥ１３９４インターフェース、４３，７４ ＮＶ−ＲＡＭ、４４，７５ ＲＡＭ、１１６ ＩＥＥＥ１３９４バス、２００ ＳＡＣＤドライブ
Claims (10)
- データバスを介して接続される外部電子機器と通信する通信手段と、
上記通信手段で接続された上記外部電子機器との間で認証処理を行って通信状態を確立する認証手段と、
上記認証処理において利用する情報である認証使用情報を記憶する認証使用情報記憶手段と、
上記認証使用情報を入力する認証使用情報入力手段と、
上記通信手段及び上記認証使用情報入力手段のそれぞれから入力される上記認証使用情報を、その入力経路毎に記憶するバッファメモリ手段と、
上記バッファメモリ手段に入力経路毎に記憶された新たな認証使用情報について、情報内容についての正当性及びバージョン情報を判別し、その認証使用情報が正当なものと判別され、かつ、その認証使用情報が上記認証使用情報記憶手段に記憶されている認証使用情報よりも新しいバージョンであると判別されるとき、その認証使用情報を新たな認証使用情報として、上記認証使用情報記憶手段に記憶されている認証使用情報を更新する更新制御手段と、
を備えていることを特徴とする電子機器。 - 上記認証使用情報入力手段は、記録媒体に対する読出部とされ、記録媒体に対する読出動作によって読み出された上記認証使用情報を入力することを特徴とする請求項１に記載の電子機器。
- 上記認証使用情報入力手段は、上記通信手段における所定の通信フォーマットとは異なる通信フォーマットによって接続された外部電子機器と通信可能な通信部とされ、該外部電子機器から送信される上記認証使用情報を入力することを特徴とする請求項１に記載の電子機器。
- 上記認証使用情報入力手段は、無線信号受信部とされ、外部電子機器から無線送信されてきた上記認証使用情報を受信して入力することを特徴とする請求項１に記載の電子機器。
- 外部電子機器に対して送信出力を行う送信手段を更に備え、
上記更新制御手段は、上記バッファメモリ手段に記憶された認証使用情報を新たな認証使用情報として上記認証使用情報記憶手段に記憶されている認証使用情報を更新する際に、その新たな認証使用情報を上記送信手段により上記外部電子機器に送信出力させることを特徴とする請求項１に記載の電子機器。 - 所定の通信フォーマットによるデータバスを介して接続される外部電子機器との間で認証処理を行って通信状態を確立する電子機器における、上記認証処理の際に用いる認証使用情報の更新方法であって、
各種入力経路から入力される上記認証使用情報を、その入力経路毎にバッファリング記憶し、
各入力経路毎にバッファリング記憶された上記認証使用情報の情報内容についての正当性及びバージョン情報を判別し、
その認証使用情報が正当なものと判別され、かつ、その認証使用情報が所定の記憶手段に記憶されている認証使用情報よりも新しいバージョンであると判別されるとき、上記バッファリング記憶された認証使用情報を新たな認証使用情報として、上記所定の記憶手段に記憶されている認証使用情報の更新を行うこと
を特徴とする認証使用情報更新方法。 - 上記入力経路の１つは、記録媒体に対する読出動作によって上記認証使用情報が読み出されて入力される入力経路であることを特徴とする請求項６に記載の認証使用情報更新方法。
- 上記入力経路の１つは、上記所定の通信フォーマットとは異なる通信フォーマットによって接続された外部電子機器から上記認証使用情報が送信されてくる入力経路であることを特徴とする請求項６に記載の認証使用情報更新方法。
- 上記入力経路の１つは、外部電子機器から無線送信されてきた上記認証使用情報を受信して入力する入力経路であることを特徴とする請求項６に記載の認証使用情報更新方法。
- 上記バッファリング記憶された認証使用情報を新たな認証使用情報として、上記認証処理に用いる認証使用情報の更新を行う際に、上記新たな認証使用情報を外部電子機器に対して送信出力することを特徴とする請求項６に記載の認証使用情報更新方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003278873A JP4404190B2 (ja) | 2003-07-24 | 2003-07-24 | 電子機器、認証使用情報更新方法 |
| US10/887,978 US7587593B2 (en) | 2003-07-24 | 2004-07-12 | Electronic device and method for updating authentication reference information |
| KR1020040056220A KR101088102B1 (ko) | 2003-07-24 | 2004-07-20 | 전자기기와 인증 사용정보 갱신방법 |
| EP04017385A EP1501255B1 (en) | 2003-07-24 | 2004-07-22 | Electronic device and method for updating authentication reference information |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003278873A JP4404190B2 (ja) | 2003-07-24 | 2003-07-24 | 電子機器、認証使用情報更新方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005045641A JP2005045641A (ja) | 2005-02-17 |
| JP4404190B2 true JP4404190B2 (ja) | 2010-01-27 |
Family
ID=33487703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003278873A Expired - Fee Related JP4404190B2 (ja) | 2003-07-24 | 2003-07-24 | 電子機器、認証使用情報更新方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7587593B2 (ja) |
| EP (1) | EP1501255B1 (ja) |
| JP (1) | JP4404190B2 (ja) |
| KR (1) | KR101088102B1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090070883A1 (en) * | 2004-09-17 | 2009-03-12 | Mark Kenneth Eyer | System renewability message transport |
| US8015613B2 (en) * | 2004-09-17 | 2011-09-06 | Sony Corporation | System renewability message transport |
| KR101346734B1 (ko) * | 2006-05-12 | 2014-01-03 | 삼성전자주식회사 | 디지털 저작권 관리를 위한 다중 인증서 철회 목록 지원방법 및 장치 |
| US20080052510A1 (en) * | 2006-05-12 | 2008-02-28 | Samsung Electronics Co., Ltd. | Multi certificate revocation list support method and apparatus for digital rights management |
| JP2008236456A (ja) * | 2007-03-22 | 2008-10-02 | Brother Ind Ltd | プリンタ複合機、プリントシステム、及び、静止画像印刷プログラム |
| US7940553B2 (en) * | 2008-12-30 | 2011-05-10 | Stmicroelectronics S.R.L. | Method of storing an indication of whether a memory location in phase change memory needs programming |
| JP4906005B2 (ja) * | 2009-09-30 | 2012-03-28 | Ｎｅｃアクセステクニカ株式会社 | 端末機器の管理方法、システム及びプログラム |
| US8516551B2 (en) * | 2010-07-28 | 2013-08-20 | Intel Corporation | Providing a multi-phase lockstep integrity reporting mechanism |
| JP5487299B2 (ja) * | 2010-09-17 | 2014-05-07 | 株式会社東芝 | 操作情報生成装置および操作情報生成方法 |
| JP5620781B2 (ja) * | 2010-10-14 | 2014-11-05 | キヤノン株式会社 | 情報処理装置、その制御方法、及びプログラム |
| US9185161B2 (en) * | 2012-12-31 | 2015-11-10 | General Electric Company | Systems and methods for synchronizing non-destructive testing devices |
| KR101528480B1 (ko) * | 2014-11-19 | 2015-06-12 | 한국과학기술정보연구원 | 햅틱 서버와 가상현실 서버의 연계를 위한 통신구조 |
| WO2019136675A1 (zh) * | 2018-01-11 | 2019-07-18 | 华为技术有限公司 | 一种终端设备、dsd音频播放电路和方法 |
| CN113556231B (zh) * | 2021-06-16 | 2024-04-09 | 南京南瑞继保工程技术有限公司 | 基于iec61850控制模型的控制信息安全鉴别方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BR8406089A (pt) * | 1983-11-30 | 1985-09-24 | Fujitsu Ltd | Processo para controlar memoria intermediaria em aparelho de processamento de dados |
| US4916658A (en) * | 1987-12-18 | 1990-04-10 | International Business Machines Corporation | Dynamic buffer control |
| US5761166A (en) * | 1994-05-06 | 1998-06-02 | Sedlmayr; Steven R. | Method and system for simultaneous storage and/or retrieval (storval) of a plurality of data on a disk means |
| JPH096660A (ja) * | 1995-06-21 | 1997-01-10 | Hitachi Ltd | 複数部門における共通データの相関チェック方法 |
| US6587581B1 (en) * | 1997-01-10 | 2003-07-01 | Hitachi, Ltd. | Visual inspection method and apparatus therefor |
| US5841695A (en) * | 1997-05-29 | 1998-11-24 | Lsi Logic Corporation | Memory system using multiple storage mechanisms to enable storage and retrieval of more than two states in a memory cell |
| US6061449A (en) * | 1997-10-10 | 2000-05-09 | General Instrument Corporation | Secure processor with external memory using block chaining and block re-ordering |
| JP4496440B2 (ja) | 1998-01-12 | 2010-07-07 | ソニー株式会社 | 暗号化コンテンツ送信装置 |
| US6954859B1 (en) * | 1999-10-08 | 2005-10-11 | Axcess, Inc. | Networked digital security system and methods |
| JP2002118558A (ja) | 2000-10-10 | 2002-04-19 | Sony Corp | 情報処理装置および方法、並びにプログラム格納媒体 |
| JP4224262B2 (ja) | 2001-07-09 | 2009-02-12 | パナソニック株式会社 | デジタル情報保護システム、記録媒体装置、送信装置及び再生装置 |
| JP2003037591A (ja) | 2001-07-25 | 2003-02-07 | Toshiba Corp | 中継機器及び方法 |
| US6748488B2 (en) * | 2001-09-28 | 2004-06-08 | Sun Microsystems, Inc. | Storage array having multiple erasure correction and sub-stripe writing |
| JP4213452B2 (ja) | 2001-10-30 | 2009-01-21 | パナソニック株式会社 | データ処理システム |
| CN1692600A (zh) * | 2002-10-09 | 2005-11-02 | 松下电器产业株式会社 | 加密装置、解密装置和加密系统 |
| US7263648B2 (en) * | 2003-01-24 | 2007-08-28 | Wegener Communications, Inc. | Apparatus and method for accommodating loss of signal |
-
2003
- 2003-07-24 JP JP2003278873A patent/JP4404190B2/ja not_active Expired - Fee Related
-
2004
- 2004-07-12 US US10/887,978 patent/US7587593B2/en not_active Expired - Fee Related
- 2004-07-20 KR KR1020040056220A patent/KR101088102B1/ko not_active IP Right Cessation
- 2004-07-22 EP EP04017385A patent/EP1501255B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20050050321A1 (en) | 2005-03-03 |
| KR101088102B1 (ko) | 2011-11-29 |
| EP1501255A2 (en) | 2005-01-26 |
| KR20050012136A (ko) | 2005-01-31 |
| JP2005045641A (ja) | 2005-02-17 |
| EP1501255A3 (en) | 2008-01-02 |
| EP1501255B1 (en) | 2013-02-20 |
| US7587593B2 (en) | 2009-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4449141B2 (ja) | 電源制御装置、電源制御システム | |
| JP4403331B2 (ja) | 電子機器システム、情報処理機器 | |
| US7130945B2 (en) | Controlling method for transmitting reserve commands from a controller to target devices | |
| JP4404190B2 (ja) | 電子機器、認証使用情報更新方法 | |
| JP4281201B2 (ja) | 制御装置、及び制御方法 | |
| KR101165316B1 (ko) | 수신장치 및 수신방법 | |
| JP4225151B2 (ja) | 電子機器、フォーマット方法 | |
| JP2001006276A (ja) | 外部機器の制御装置、及び外部機器の制御方法 | |
| JP4831157B2 (ja) | フォーマット指示方法 | |
| JP2003289304A (ja) | 信号処理装置、信号処理方法 | |
| JP4055313B2 (ja) | 再生装置、及び情報伝送方法 | |
| JP2003283502A (ja) | 情報通信装置、情報通信方法 | |
| JP2000357386A (ja) | 編集装置及び操作装置 | |
| JP2002033751A (ja) | 電子機器、電子機器管理方法 | |
| JP2001236772A (ja) | 電子機器システム、電子機器 | |
| JP2001250370A (ja) | 電子機器システム、及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061031 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070123 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070326 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070402 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070413 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091027 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131113 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |