JP4390716B2 - Voltage supply circuit, microphone unit and method for adjusting sensitivity of microphone unit - Google Patents

Voltage supply circuit, microphone unit and method for adjusting sensitivity of microphone unit Download PDF

Info

Publication number
JP4390716B2
JP4390716B2 JP2005001380A JP2005001380A JP4390716B2 JP 4390716 B2 JP4390716 B2 JP 4390716B2 JP 2005001380 A JP2005001380 A JP 2005001380A JP 2005001380 A JP2005001380 A JP 2005001380A JP 4390716 B2 JP4390716 B2 JP 4390716B2
Authority
JP
Japan
Prior art keywords
voltage
unit
feedback resistor
bias voltage
microphone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005001380A
Other languages
Japanese (ja)
Other versions
JP2006191359A (en
Inventor
史幸 丹羽
博茂 木下
雅之 井田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2005001380A priority Critical patent/JP4390716B2/en
Priority to US11/325,303 priority patent/US7929716B2/en
Priority to CN200610005754A priority patent/CN100587646C/en
Priority to KR1020060001641A priority patent/KR100787012B1/en
Publication of JP2006191359A publication Critical patent/JP2006191359A/en
Application granted granted Critical
Publication of JP4390716B2 publication Critical patent/JP4390716B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Circuit For Audible Band Transducer (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)

Description

本発明は、電圧供給回路に関し、特にコンデンサマイクなどのセンサに用いる場合に、センサに対して電圧を供給する電圧供給回路およびそれを用いたマイクユニットに関する。   The present invention relates to a voltage supply circuit, and more particularly to a voltage supply circuit that supplies a voltage to a sensor and a microphone unit using the same when used in a sensor such as a capacitor microphone.

携帯電話などの携帯端末における音声通信に際し、コンデンサマイクと呼ばれるマイクを使う技術が普及している。コンデンサマイクとはコンデンサの一方の電極を振動板とし、音声などの振動を、静電容量の変化として取り出すことで電気信号に変えるマイクである。   A technology using a microphone called a condenser microphone is widely used for voice communication in a portable terminal such as a cellular phone. A condenser microphone is a microphone that uses one electrode of a capacitor as a diaphragm, and converts vibrations such as sound as an electric signal by taking out the change as a capacitance.

従来のコンデンサマイクを用いたコンデンサマイクユニット100の回路を図14に示す。図14に示すように従来のコンデンサマイクユニットは、コンデンサマイク101、JFET(接合型電界効果トランジスタ)102、キャパシタ103、抵抗104、105、および直流電源106、108を有している。   FIG. 14 shows a circuit of a capacitor microphone unit 100 using a conventional capacitor microphone. As shown in FIG. 14, the conventional capacitor microphone unit includes a capacitor microphone 101, a JFET (junction field effect transistor) 102, a capacitor 103, resistors 104 and 105, and DC power sources 106 and 108.

コンデンサマイク101は、入力される音声などの音圧に対して出力信号を生成する振動センサである。コンデンサマイク101の一方の電極は、抵抗104を介して直流電源108に接続され、他方の電極は接地されている。コンデンサマイク101は、直流電源108より、特定のバイアス電圧が与えられている。またコンデンサマイク101の出力端はJFET102のゲートに接続されている。JFET102は、コンデンサマイクの出力信号を増幅して増幅信号を生成する増幅回路である。JFET102で生成された増幅信号は出力端子107を介して出力される。   The condenser microphone 101 is a vibration sensor that generates an output signal with respect to sound pressure such as input voice. One electrode of the capacitor microphone 101 is connected to the DC power source 108 via the resistor 104, and the other electrode is grounded. The capacitor microphone 101 is given a specific bias voltage from the DC power supply 108. The output terminal of the capacitor microphone 101 is connected to the gate of the JFET 102. The JFET 102 is an amplifier circuit that amplifies the output signal of the capacitor microphone and generates an amplified signal. The amplified signal generated by the JFET 102 is output via the output terminal 107.

図14に示したコンデンサマイクユニットでは、2つの直流電源106および108を用いているが、直流電源106から供給される電圧を昇圧して、コンデンサマイク101に印加するバイアス電圧を生成することも可能である。   In the capacitor microphone unit shown in FIG. 14, two DC power sources 106 and 108 are used. However, it is possible to generate a bias voltage to be applied to the capacitor microphone 101 by boosting the voltage supplied from the DC power source 106. It is.

このようなコンデンサマイクユニットでは、コンデンサマイク、JFETの製造時に、製造ばらつきが生じてしまう。この製造ばらつきは、コンデンサの電極間距離のばらつきや、JFETの増幅効率のばらつきとして現れるため、コンデンサマイクユニットごとにその感度がばらついてしまう原因となる。   In such a capacitor microphone unit, manufacturing variations occur when manufacturing the capacitor microphone and the JFET. This manufacturing variation appears as a variation in the distance between the electrodes of the capacitor and a variation in the amplification efficiency of the JFET, which causes the sensitivity to vary from capacitor microphone unit to capacitor microphone unit.

そのため、コンデンサマイクなどのセンサ装置に、製造ばらつきが発生した場合でも、そのばらつきに対応して、適切な感度で動作することが出来るコンデンサマイクユニットが望まれていた。   For this reason, there has been a demand for a capacitor microphone unit that can operate with appropriate sensitivity in response to the variation even when manufacturing variations occur in a sensor device such as a capacitor microphone.

また、従来のコンデンサマイクユニットで、コンデンサマイクユニットの感度を切り替えたい場合は、感度設定の異なる2つのコンデンサマイクユニットを用意し、コンデンサマイクユニット自体を切り替えることで、感度を切り替えている。しかし、この構成では、切り替えたい感度の段階に応じてコンデンサマイクユニットを用意しなければならない。そのため、1つのコンデンサマイクユニットで、複数の感度を選択することが可能なコンデンサマイクユニットが望まれていた。
PA音響システム:工学図書:平成8年度版
In addition, when it is desired to switch the sensitivity of the capacitor microphone unit with the conventional capacitor microphone unit, two capacitor microphone units having different sensitivity settings are prepared, and the sensitivity is switched by switching the capacitor microphone unit itself. However, in this configuration, a condenser microphone unit must be prepared according to the sensitivity level to be switched. Therefore, a capacitor microphone unit that can select a plurality of sensitivities with one capacitor microphone unit has been desired.
PA acoustic system: Engineering book: 1996 edition

上述のように、従来はセンサ装置、例えばコンデンサマイクユニットごとに、その感度にばらつきが生じてしまう場合があった。また、ばらつきが生じた場合はその感度を調整することは困難であった。   As described above, conventionally, there is a case where the sensitivity varies for each sensor device, for example, a condenser microphone unit. Also, when variations occur, it is difficult to adjust the sensitivity.

本発明の1態様による電圧供給回路は、電源昇圧部と、前記電源昇圧部によって生成された電圧を電源電圧として動作し、センサにバイアス電圧を供給する増幅器と、前記増幅器に対する帰還抵抗部を有し、該帰還抵抗部の抵抗値が前記センサのバイアス電圧の設定値に応じて決定される出力電圧設定回路とを有する。   A voltage supply circuit according to an aspect of the present invention includes a power supply boosting unit, an amplifier that operates using a voltage generated by the power supply boosting unit as a power supply voltage, and supplies a bias voltage to the sensor, and a feedback resistor unit for the amplifier. And an output voltage setting circuit in which a resistance value of the feedback resistor unit is determined in accordance with a set value of the bias voltage of the sensor.

このような構成とすることによりコンデンサマイクなどのセンサに、供給するバイアス電圧を選択することが可能となる。   With such a configuration, it is possible to select a bias voltage to be supplied to a sensor such as a capacitor microphone.

本発明の1態様によるマイクユニットは、バイアス電圧が供給されるマイクと、電源昇圧部と、前記電源昇圧部によって生成された電圧を電源電圧として動作し、前記マイクにバイアス電圧を供給する増幅器と、前記増幅器に対する帰還抵抗部を有し、該帰還抵抗部の抵抗値が前記マイクのバイアス電圧の設定値に応じて決定される出力電圧設定回路とを有する。   A microphone unit according to an aspect of the present invention includes a microphone to which a bias voltage is supplied, a power supply boosting unit, an amplifier that operates using the voltage generated by the power supply boosting unit as a power supply voltage, and supplies the bias voltage to the microphone. And an output voltage setting circuit that has a feedback resistance section for the amplifier, and a resistance value of the feedback resistance section is determined in accordance with a setting value of the bias voltage of the microphone.

このような構成により、マイクユニットの感度のばらつきを低減させることが可能となる。   With such a configuration, it is possible to reduce variations in sensitivity of the microphone unit.

また本発明の1態様によるマイクユニットの感度調整方法は、コンデンサマイクに、基準音を入力し、前記基準音に対する前記マイクの出力と基準電圧を比較し、前記比較した結果に基づいて、前記マイクにバイアスするバイアス電圧を設定する設定値を出力し、前記設定値を記憶し、該設定値に基づいて、前記バイアス電圧を出力する増幅器の帰還抵抗値を決定する。   According to another aspect of the present invention, there is provided a microphone unit sensitivity adjustment method comprising: inputting a reference sound to a capacitor microphone; comparing the output of the microphone with respect to the reference sound and a reference voltage; A setting value for setting a bias voltage to be biased is output, the setting value is stored, and a feedback resistance value of an amplifier that outputs the bias voltage is determined based on the setting value.

このような感度調整動作を行うことにより、マイクユニットの感度のばらつきを低減させることが可能となる。   By performing such a sensitivity adjustment operation, it is possible to reduce variations in sensitivity of the microphone unit.

マイクユニットの感度のばらつきを低減させることが可能となる。   It is possible to reduce variations in sensitivity of the microphone unit.

実施の形態1
以下に示す実施の形態に関しては、マイクユニットとして、コンデンサマイクユニットを例に述べる。
Embodiment 1
Regarding the embodiments described below, a capacitor microphone unit will be described as an example of a microphone unit.

図1は、本発明の実施の形態1のコンデンサマイクユニットを示す図である。実施の形態1のコンデンサマイクユニットは、電圧供給回路1、コンデンサマイク2、増幅回路3、キャパシタ4、抵抗5、6、電源7を有している。   FIG. 1 is a diagram showing a condenser microphone unit according to Embodiment 1 of the present invention. The capacitor microphone unit according to the first embodiment includes a voltage supply circuit 1, a capacitor microphone 2, an amplifier circuit 3, a capacitor 4, resistors 5 and 6, and a power source 7.

電圧供給回路1は、電源7から与えられた電圧を昇圧し、バイアス電圧をコンデンサマイク2へと供給する回路である。このバイアス電圧は、抵抗5を介してコンデンサマイク2へと供給される。電圧供給回路1が出力するバイアス電圧に関しての詳細は後述する。コンデンサマイク2は、一方の電極が振動板とされたマイク素子(振動センサ)である。増幅回路3は、ゲートにコンデンサマイク2の出力が与えられた接合型電界効果トランジスタ(JFET)である。このJFET3は、電源7と接地電位の間に接続されている。   The voltage supply circuit 1 is a circuit that boosts the voltage supplied from the power supply 7 and supplies a bias voltage to the capacitor microphone 2. This bias voltage is supplied to the capacitor microphone 2 via the resistor 5. Details of the bias voltage output from the voltage supply circuit 1 will be described later. The capacitor microphone 2 is a microphone element (vibration sensor) in which one electrode is a diaphragm. The amplifier circuit 3 is a junction field effect transistor (JFET) in which the output of the capacitor microphone 2 is given to the gate. The JFET 3 is connected between the power source 7 and the ground potential.

このコンデンサマイクユニットは、音声などに応じて振動センサであるコンデンサマイクの振動板が振動する。振動板が振動すると静電容量が変化するため、コンデンサマイク2に蓄えられた電荷が変化する。この電荷の変動に基づいて、抵抗5とコンデンサマイク2の間のノードの電圧が変化する。この電圧の変化分がコンデンサマイク2の出力信号として、キャパシタ4を介してJFET3のゲート電極へと与えられる。JFET3では、コンデンサマイクの出力信号を増幅し、JFET3のソースと抵抗6の間のノードからコンデンサマイクユニットの出力信号として出力される。   In this condenser microphone unit, the diaphragm of the condenser microphone, which is a vibration sensor, vibrates in accordance with sound or the like. When the diaphragm vibrates, the capacitance changes, so the charge stored in the capacitor microphone 2 changes. Based on this change in charge, the voltage at the node between the resistor 5 and the capacitor microphone 2 changes. This voltage change is applied as an output signal of the capacitor microphone 2 to the gate electrode of the JFET 3 via the capacitor 4. In JFET 3, the output signal of the capacitor microphone is amplified and output from the node between the source of JFET 3 and resistor 6 as the output signal of the capacitor microphone unit.

ここで、実施の形態1のコンデンサマイクユニットは、第1のバイアス電圧(例えば24V程度)をコンデンサマイク2に与えて動作する高感度モードと、第2のバイアス電圧(例えば12V程度)を与えて動作する低感度モードとを有するものとする。このモードを設定するモード指定信号は、コンデンサマイクユニット動作時に外部から電圧供給回路1に与えられている。電圧供給回路1は、モード指定信号に応じた第1あるいは第2のバイアス電圧をコンデンサマイク2に印加している。   Here, the capacitor microphone unit according to the first embodiment applies a first bias voltage (for example, about 24V) to the capacitor microphone 2 and operates, and a second bias voltage (for example, about 12V). And a low sensitivity mode to operate. A mode designation signal for setting this mode is given to the voltage supply circuit 1 from the outside during the operation of the capacitor microphone unit. The voltage supply circuit 1 applies a first or second bias voltage corresponding to the mode designation signal to the capacitor microphone 2.

一連の動作において、電圧供給回路1がコンデンサマイク2に供給する基本的な電圧は、モード指定信号によって決定される。しかし、既述したように、コンデンサマイクユニットには、製造ばらつきが生じてしまう。実施の形態1の電圧供給回路1は、後述する感度調整が予め行われ、第1のバイアス電圧、第2のバイアス電圧の調整が可能な電圧供給回路とされている。そこで、この電圧供給回路1について以下に説明する。   In a series of operations, the basic voltage that the voltage supply circuit 1 supplies to the capacitor microphone 2 is determined by the mode designation signal. However, as described above, manufacturing variations occur in the capacitor microphone unit. The voltage supply circuit 1 according to the first embodiment is a voltage supply circuit in which sensitivity adjustment described below is performed in advance, and the first bias voltage and the second bias voltage can be adjusted. The voltage supply circuit 1 will be described below.

図2は、実施の形態1の電圧供給回路1の構成を示すブロック図である。実施の形態1の電圧供給回路1は、電源昇圧部21、レギュレータ部22、出力電圧設定部23を有している。   FIG. 2 is a block diagram illustrating a configuration of the voltage supply circuit 1 according to the first embodiment. The voltage supply circuit 1 according to the first embodiment includes a power boosting unit 21, a regulator unit 22, and an output voltage setting unit 23.

電源昇圧部21は、電源7から与えられた電圧(例えば5V)を必要な電圧(例えば24V程度)まで昇圧し出力する部分である。電源昇圧部21は、例えばチャージポンプや、DC−DCコンバータで実現可能である。   The power booster 21 is a part that boosts and outputs a voltage (for example, 5V) supplied from the power supply 7 to a necessary voltage (for example, about 24V). The power booster 21 can be realized by, for example, a charge pump or a DC-DC converter.

レギュレータ部22は、電圧供給回路1の出力するバイアス電圧を生成する回路である。レギュレータ部22は、基準電圧源222、非反転増幅器221を有している。基準電圧源222は、例えばバンドギャップ電圧源(BGR)などであり、電源7の電圧から安定した固定電圧を生成して供給する回路である。非反転増幅器221は、電源昇圧部21が生成した電圧を電源電圧として動作する増幅器である。この非反転増幅器221の非反転入力端子には、BGR222から安定した基準電圧が与えられ、反転入力端子には、帰還抵抗を介した帰還入力が与えられている。この帰還抵抗の抵抗値は、後述する出力電圧設定部23により、設定されている。   The regulator unit 22 is a circuit that generates a bias voltage output from the voltage supply circuit 1. The regulator unit 22 includes a reference voltage source 222 and a non-inverting amplifier 221. The reference voltage source 222 is a bandgap voltage source (BGR), for example, and is a circuit that generates and supplies a stable fixed voltage from the voltage of the power supply 7. The non-inverting amplifier 221 is an amplifier that operates using the voltage generated by the power boosting unit 21 as the power supply voltage. The non-inverting input terminal of the non-inverting amplifier 221 is supplied with a stable reference voltage from the BGR 222, and the inverting input terminal is provided with a feedback input via a feedback resistor. The resistance value of the feedback resistor is set by an output voltage setting unit 23 described later.

非反転増幅器221は、非反転入力端子に与えられた電圧を増幅し、バイアス電圧として出力する。この時の増幅度は、帰還抵抗の抵抗値によって決定される。より詳細には帰還抵抗の抵抗値と、非反転増幅器221の反転入力端子と接地電位との間に接続された抵抗の抵抗値の比によって決定される。従って、電圧供給回路1の出力するバイアス電圧は、出力電圧設定部23の帰還抵抗値によって設定されると言うことが可能である。   The non-inverting amplifier 221 amplifies the voltage given to the non-inverting input terminal and outputs it as a bias voltage. The amplification degree at this time is determined by the resistance value of the feedback resistor. More specifically, it is determined by the ratio of the resistance value of the feedback resistor and the resistance value of the resistor connected between the inverting input terminal of the non-inverting amplifier 221 and the ground potential. Therefore, it can be said that the bias voltage output from the voltage supply circuit 1 is set by the feedback resistance value of the output voltage setting unit 23.

出力電圧設定部23は、レギュレータ部22が出力するバイアス電圧の設定を行う回路である。出力電圧設定部23は、増幅器221に対する帰還抵抗値を変化させることで、バイアス電圧の設定を行う。出力電圧設定部23には第1の帰還抵抗部231と第2の帰還抵抗部232が設けられている。第1の帰還抵抗部231は、上述の高感度モードの時に用いられる帰還抵抗部であり、第2の帰還抵抗部232は、低感度モードの時に用いられる帰還抵抗部である。出力電圧設定部23は、モード指定信号に応じて、第1あるいは第2の帰還抵抗部を選択的に使用することにより、高感度モード、低感度モードを切り替えている。   The output voltage setting unit 23 is a circuit that sets the bias voltage output from the regulator unit 22. The output voltage setting unit 23 sets the bias voltage by changing the feedback resistance value for the amplifier 221. The output voltage setting section 23 is provided with a first feedback resistance section 231 and a second feedback resistance section 232. The first feedback resistor unit 231 is a feedback resistor unit used in the above-described high sensitivity mode, and the second feedback resistor unit 232 is a feedback resistor unit used in the low sensitivity mode. The output voltage setting unit 23 switches between the high sensitivity mode and the low sensitivity mode by selectively using the first or second feedback resistor unit in accordance with the mode designation signal.

実施の形態1の電圧供給回路1は、電源7から与えられた電圧を元にBGR222が基準電圧を生成し、この基準電圧を非反転増幅器221が増幅した電圧をバイアス電圧として出力している。この時に、出力電圧設定部23には、モード指定信号が与えられ、第1の帰還抵抗部231あるいは第2の帰還抵抗部232を選択している。また、増幅した電圧を出力するために非反転増幅器221が必要とする電源は、電源昇圧部21によって生成されている。このような構成の電圧供給回路1を用いることにより、高感度モード、低感度モードのバイアス電圧が生成され、コンデンサマイクユニットが動作している。   In the voltage supply circuit 1 according to the first embodiment, the BGR 222 generates a reference voltage based on the voltage supplied from the power supply 7 and outputs a voltage obtained by amplifying the reference voltage by the non-inverting amplifier 221 as a bias voltage. At this time, a mode designation signal is given to the output voltage setting unit 23 to select the first feedback resistor unit 231 or the second feedback resistor unit 232. Further, the power supply required by the non-inverting amplifier 221 to output the amplified voltage is generated by the power boosting unit 21. By using the voltage supply circuit 1 having such a configuration, bias voltages in the high sensitivity mode and the low sensitivity mode are generated, and the capacitor microphone unit operates.

上述したバイアス電圧の調整を行うための出力電圧設定部23のより詳細な構成について説明する。実施の形態1の出力電圧設定部23は、第1、第2の帰還抵抗部231、232、第1、第2のセレクタ回路233、234、データ処理部235および記憶部236を有している。帰還抵抗部231および232は、レギュレータ部22の非反転増幅器221の出力端子と接地電位の間に直列に接続された複数の抵抗を有している。実施の形態1の帰還抵抗部231、232では、8個の抵抗が直列に接続されている。帰還抵抗部231と232は、非反転増幅器221の出力に対して互いに並列に接続されている。   A more detailed configuration of the output voltage setting unit 23 for adjusting the bias voltage described above will be described. The output voltage setting unit 23 according to the first embodiment includes first and second feedback resistance units 231 and 232, first and second selector circuits 233 and 234, a data processing unit 235, and a storage unit 236. . The feedback resistance units 231 and 232 have a plurality of resistors connected in series between the output terminal of the non-inverting amplifier 221 of the regulator unit 22 and the ground potential. In the feedback resistance units 231 and 232 of the first embodiment, eight resistors are connected in series. The feedback resistor units 231 and 232 are connected in parallel to each other with respect to the output of the non-inverting amplifier 221.

これらの帰還抵抗部231、232には、それぞれセレクタ回路233および234が接続されている。それぞれのセレクタ回路233、234は、帰還抵抗部の各抵抗間のノードに接続された7つのスイッチを有している。セレクタ回路233、234では後述する記憶部236に保持された設定値に基づいて、7つのスイッチのうち任意のひとつが選択される。選択されたスイッチに対応するノードが上述した非反転増幅器の反転入力へと接続される。   Selector circuits 233 and 234 are connected to the feedback resistance units 231 and 232, respectively. Each selector circuit 233, 234 has seven switches connected to a node between the resistors of the feedback resistor unit. The selector circuits 233 and 234 select any one of the seven switches based on a set value held in a storage unit 236 described later. The node corresponding to the selected switch is connected to the inverting input of the non-inverting amplifier described above.

出力電圧設定部23は、後述する感度調整動作に基づいた設定値を記憶する記憶部236を有している。データ処理部235は、記憶部236に保持された設定値を出力し、上述のセレクタ回路233、234の中のスイッチを選択する信号を出力する回路である。この記憶部236に保持された設定値が、帰還抵抗値を設定する設定値に対応し、バイアス電圧の調整を行っている。またデータ処理部235には、モード指定信号も入力され、第1の帰還抵抗部231あるいは第2の帰還抵抗部232を選択的に増幅器221に接続するためのスイッチ制御信号も出力している。   The output voltage setting unit 23 includes a storage unit 236 that stores a setting value based on a sensitivity adjustment operation described later. The data processing unit 235 is a circuit that outputs a setting value held in the storage unit 236 and outputs a signal for selecting a switch in the selector circuits 233 and 234 described above. The setting value held in the storage unit 236 corresponds to the setting value for setting the feedback resistance value, and the bias voltage is adjusted. The data processing unit 235 also receives a mode designation signal and outputs a switch control signal for selectively connecting the first feedback resistor unit 231 or the second feedback resistor unit 232 to the amplifier 221.

つまり、データ処理部235は、モード指定およびバイアス電圧の調整を行う設定値を出力する回路である。   In other words, the data processing unit 235 is a circuit that outputs a setting value for mode designation and bias voltage adjustment.

実施の形態1の電圧供給回路では、感度調整を行ったときに第1のバイアス電圧値、第2のバイアス電圧値の調整が行われ、その設定が帰還抵抗の設定値として記憶部236に記憶される。   In the voltage supply circuit of the first embodiment, when the sensitivity adjustment is performed, the first bias voltage value and the second bias voltage value are adjusted, and the setting is stored in the storage unit 236 as the setting value of the feedback resistor. Is done.

コンデンサマイクユニットを実際に使用する通常動作では、電圧供給回路1には、モード指定信号のみが与えられる。この時、電圧供給回路1内の出力電圧設定部23では、データ処理部235から、第1あるいは第2の帰還抵抗部を選択する信号と共に、記憶された設定値が出力される。セレクタ回路233、234では、設定値のデータに対応するスイッチが選択され、帰還抵抗部内の8個の抵抗のうち、任意の数(1〜7)の抵抗が非反転増幅器221に接続される。この動作によって帰還抵抗値が設定される。非反転増幅器221は、接続された第1あるいは第2の帰還抵抗部、および各帰還抵抗部内で反転入力端子に接続された抵抗の数によって増幅度が決定され、バイアス電圧を出力する。   In a normal operation in which the condenser microphone unit is actually used, only the mode designation signal is given to the voltage supply circuit 1. At this time, the output voltage setting unit 23 in the voltage supply circuit 1 outputs the stored setting value together with a signal for selecting the first or second feedback resistor unit from the data processing unit 235. In the selector circuits 233 and 234, a switch corresponding to the set value data is selected, and an arbitrary number (1 to 7) of the eight resistors in the feedback resistor section is connected to the non-inverting amplifier 221. By this operation, the feedback resistance value is set. The non-inverting amplifier 221 determines the amplification degree according to the connected first or second feedback resistor unit and the number of resistors connected to the inverting input terminal in each feedback resistor unit, and outputs a bias voltage.

このような構成とすることにより、実施の形態1のコンデンサマイクユニットは、高感度モードあるいは低感度モードで動作する。このコンデンサマイクユニットの感度ばらつきに関しては、電圧供給回路1が感度調整に基づいて調整したバイアス電圧を与えることで、安定した感度とすることが可能である。   With this configuration, the condenser microphone unit according to the first embodiment operates in the high sensitivity mode or the low sensitivity mode. Regarding the sensitivity variation of the capacitor microphone unit, the voltage supply circuit 1 can provide a stable sensitivity by applying a bias voltage adjusted based on the sensitivity adjustment.

以下、上述の感度調整について説明する。図3は、実施の形態1のコンデンサマイクユニットの感度調整に用いられる感度調整装置の構成を示す図である。
この感度調整装置は信号発生器31、スピーカー32、コンデンサマイクユニット33、検査調整機34を有している。
Hereinafter, the sensitivity adjustment described above will be described. FIG. 3 is a diagram illustrating a configuration of a sensitivity adjustment device used for sensitivity adjustment of the capacitor microphone unit according to the first embodiment.
This sensitivity adjustment apparatus has a signal generator 31, a speaker 32, a condenser microphone unit 33, and an inspection adjustment machine 34.

信号発生器31は、例えば所定周波数の信号などを生成する装置であり、感度調整時の基準音に相当する信号を発生する。スピーカー32は、この信号発生器31が生成する信号を実際の音としてコンデンサマイクユニット33に与える。コンデンサマイクユニット33は、図1に示したコンデンサマイクユニットと同じであるため、その説明を省略する。検査調整機34は、コンデンサマイクユニットが出力した信号を計測し、コンデンサマイクユニットの電圧供給回路1に記憶させる設定値を出力する装置である。検査調整機34は、その内部に比較回路341、リファレンス回路342、調整信号発生回路343などを有している。   The signal generator 31 is a device that generates a signal having a predetermined frequency, for example, and generates a signal corresponding to a reference sound at the time of sensitivity adjustment. The speaker 32 gives the signal generated by the signal generator 31 to the condenser microphone unit 33 as an actual sound. The capacitor microphone unit 33 is the same as the capacitor microphone unit shown in FIG. The inspection / adjustment unit 34 is a device that measures a signal output from the capacitor microphone unit and outputs a set value to be stored in the voltage supply circuit 1 of the capacitor microphone unit. The inspection adjustment machine 34 includes a comparison circuit 341, a reference circuit 342, an adjustment signal generation circuit 343, and the like.

実施の形態1の感度調整方法では、まず信号発生器31、スピーカー32から基準となる基準音がコンデンサマイクユニット33に与えられる。コンデンサマイクユニット33は基準音を電気信号に変換して出力する。コンデンサマイクユニット33から出力された信号は、検査調整機34内の比較回路341の一方の入力端子に与えられる。比較回路341の他方の入力端子には、比較対象としてリファレンス電圧が与えられている。このリファレンス電圧は、基準音が与えられたときにコンデンサマイクが出力すべき信号のレベルとしてリファレンス回路342内に記憶されている。比較回路341ではリファレンス電圧とコンデンサマイクユニットの出力レベルを比較し、比較結果を調整信号発生回路343へと出力している。調整信号発生回路343では、コンデンサマイクユニットの出力レベルと、リファレンス電圧のレベルの差から、バイアス電圧を変化させる電圧幅を決定する。そして、電圧供給回路1の出力する電圧を設定するための設定値(帰還抵抗部の帰還抵抗値を設定する設定値)を出力する。この設定値は、電圧供給回路1内の出力電圧設定部23に送られ、記憶部236に記憶される。   In the sensitivity adjustment method of the first embodiment, first, a reference sound serving as a reference is given to the condenser microphone unit 33 from the signal generator 31 and the speaker 32. The condenser microphone unit 33 converts the reference sound into an electric signal and outputs it. The signal output from the capacitor microphone unit 33 is given to one input terminal of the comparison circuit 341 in the inspection adjustment machine 34. A reference voltage is supplied to the other input terminal of the comparison circuit 341 as a comparison target. This reference voltage is stored in the reference circuit 342 as the level of a signal to be output by the capacitor microphone when a reference sound is given. The comparison circuit 341 compares the reference voltage and the output level of the capacitor microphone unit, and outputs the comparison result to the adjustment signal generation circuit 343. The adjustment signal generation circuit 343 determines the voltage width for changing the bias voltage from the difference between the output level of the capacitor microphone unit and the reference voltage level. And the setting value (setting value which sets the feedback resistance value of a feedback resistance part) for setting the voltage which the voltage supply circuit 1 outputs is output. This set value is sent to the output voltage setting unit 23 in the voltage supply circuit 1 and stored in the storage unit 236.

図4は、コンデンサマイクユニットの感度と、バイアス電圧の関係を示す図である。また、図5は、調整信号発生回路343が出力する設定値と、バイアス電圧に対しての調整量を示す図である。   FIG. 4 is a diagram showing the relationship between the sensitivity of the capacitor microphone unit and the bias voltage. FIG. 5 is a diagram showing the set value output from the adjustment signal generation circuit 343 and the adjustment amount with respect to the bias voltage.

上述したように、検査調整機34ではコンデンサマイクユニットの出力レベルとリファレンス電圧の差からバイアス電圧を変化させる電圧幅が決定される。図4は、この感度と調整量の関係も示されている。   As described above, the test adjuster 34 determines the voltage width for changing the bias voltage from the difference between the output level of the capacitor microphone unit and the reference voltage. FIG. 4 also shows the relationship between the sensitivity and the adjustment amount.

例えば、コンデンサマイクユニットの出力信号のレベルが低く、設定範囲よりも感度が低い場合は、コンデンサマイクに対するバイアス電圧を上げてやることで、感度は上昇する。この時、設定範囲からどの程度、感度がずれているかに応じてバイアス電圧を上げる電圧幅も決定される。コンデンサマイクユニットの感度が設定範囲より高かった場合は、コンデンサマイクユニットのバイアス電圧を下げる電圧幅が決定される。   For example, when the level of the output signal of the capacitor microphone unit is low and the sensitivity is lower than the set range, the sensitivity increases by increasing the bias voltage for the capacitor microphone. At this time, the voltage width for increasing the bias voltage is also determined according to how much the sensitivity deviates from the set range. When the sensitivity of the capacitor microphone unit is higher than the set range, a voltage width for decreasing the bias voltage of the capacitor microphone unit is determined.

仮にコンデンサマイクのバイアス電圧を24Vとして、図4、A点に相当するような感度をコンデンサマイクユニットの出力レベルが示した場合、バイアス電圧を3V上げることが決定される。バイアス電圧を3V上げることにより、コンデンサマイクユニットは、図4、B点に示す感度を示し、設定範囲内の感度となる。調整信号発生回路343では、高感度モード時にはバイアス電圧を3V上げる設定に対応するデータが生成され、電圧供給回路1内の記憶部236へと送られる。図5は、この「高感度モードにおいてバイアス電圧+3V」のような設定を示すために調整信号発生回路343から出力される設定値の一覧を示す図である。図5に示されるように、この設定値は7ビットからなるシリアルデータで出力される。この7ビットのデータのうち最上位ビット(MSB)は、高感度モードか低感度モードかを示すためのビットであり、2桁目から4桁目の3ビットは、上記第1のセレクタ233に含まれる7個のスイッチのうちの1つを選択するためのビットである。また5桁目から7桁目の下位3ビットは、上述の第2のセレクタ234に含まれる7個のスイッチのうち1つを選択するビットである。すでに説明したようにセレクタ回路内のスイッチを選択することで帰還抵抗値が決定され、バイアス電圧が設定される。   If the capacitor microphone bias voltage is 24V and the output level of the capacitor microphone unit indicates sensitivity equivalent to the point A in FIG. 4, it is decided to increase the bias voltage by 3V. By increasing the bias voltage by 3 V, the capacitor microphone unit exhibits the sensitivity shown in FIG. 4, point B, and is within the set range. The adjustment signal generation circuit 343 generates data corresponding to the setting for increasing the bias voltage by 3 V in the high sensitivity mode, and sends the data to the storage unit 236 in the voltage supply circuit 1. FIG. 5 is a diagram showing a list of setting values output from the adjustment signal generating circuit 343 in order to indicate such a setting as “the bias voltage +3 V in the high sensitivity mode”. As shown in FIG. 5, this set value is output as 7-bit serial data. The most significant bit (MSB) of the 7-bit data is a bit for indicating the high sensitivity mode or the low sensitivity mode. The 3 bits from the 2nd digit to the 4th digit are sent to the first selector 233. It is a bit for selecting one of the seven switches included. The lower 3 bits of the fifth to seventh digits are bits for selecting one of the seven switches included in the second selector 234 described above. As described above, the feedback resistance value is determined by selecting the switch in the selector circuit, and the bias voltage is set.

本実施の形態においては、高感度モード、低感度モードにおいてバイアス電圧を1Vずつ、±3Vまで調整可能としたため、上記のような7ビットのデータとしたが、このデータのビット数は電圧設定を行う幅や範囲、感度のモードの数などにおいて適宜変更可能である。   In this embodiment, since the bias voltage can be adjusted to ± 3 V in increments of 1 V in the high sensitivity mode and the low sensitivity mode, the above 7-bit data is used. However, the number of bits of this data is set by voltage setting. The width and range to be performed, the number of sensitivity modes, and the like can be appropriately changed.

このように実施の形態1の感度調整装置ではコンデンサマイクユニットの出力とリファレンス電圧の差から、電圧供給回路1に対する設定値が決定される。このデータは電圧供給回路1内の記憶部236に保持される。その結果、コンデンサマイクユニットのユニット毎の感度差が少ないコンデンサマイクユニットを得ることが可能である。   As described above, in the sensitivity adjustment device of the first embodiment, the set value for the voltage supply circuit 1 is determined from the difference between the output of the capacitor microphone unit and the reference voltage. This data is held in the storage unit 236 in the voltage supply circuit 1. As a result, it is possible to obtain a capacitor microphone unit with a small sensitivity difference between units of the capacitor microphone unit.

ここで、図2にもどり、上述したような7ビットのデータが与えられるデータ処理回路235の詳細な構成について説明する。データ処理回路235内には、図6に示したような7段からなるシフトレジスタが形成されている。このシフトレジスタには感度調整動作において、外部から上記の設定値に対応する7ビットのシリアルデータ及びクロックが供給されている。シフトレジスタはクロックの立ち下がりに合わせて、上記のシリアルデータを順次取り込んでいくため7クロックで上記の7ビットシリアルデータを全て取り込むことが可能である。7ビットシリアルデータを取り込んだ段階で、シフトレジスタの各段の出力を見ることにより、シリアルデータをパラレルデータとすることが可能である。図6においては出力端子61〜67がこのパラレルデータ出力端子となる。   Now, referring back to FIG. 2, the detailed configuration of the data processing circuit 235 to which the 7-bit data as described above is given will be described. In the data processing circuit 235, a shift register having seven stages as shown in FIG. 6 is formed. The shift register is supplied with 7-bit serial data and a clock corresponding to the set value from the outside in the sensitivity adjustment operation. Since the shift register sequentially captures the serial data at the falling edge of the clock, it is possible to capture all the 7-bit serial data in 7 clocks. When the 7-bit serial data is taken in, the serial data can be converted into parallel data by looking at the output of each stage of the shift register. In FIG. 6, the output terminals 61 to 67 are the parallel data output terminals.

ここで2桁目から4桁目に相当する出力端子62、63、64は第1のセレクタ回路に対する記憶部に接続され、5桁目から7桁目に相当する出力端子65、66、67は第2のセレクタ回路に対する記憶部に接続されている。   Here, the output terminals 62, 63, 64 corresponding to the second to fourth digits are connected to the storage unit for the first selector circuit, and the output terminals 65, 66, 67 corresponding to the fifth to seventh digits are connected. A storage unit for the second selector circuit is connected.

図7は、第1のセレクタ回路233に対応する記憶部236から、第1のセレクタ233内のスイッチまでの構成を示す回路図である。図7に示すように、実施の形態1での記憶部236は、データ処理回路のシフトレジスタとセレクタの間に配置されたヒューズ素子で構成されている。図7に示すように第1のセレクタ回路に対応する記憶部236は3つのヒューズ素子711、712、713、スイッチ素子721、722、723を有している。ヒューズとスイッチは電源線と接地電位の間に直列に接続されている。スイッチ素子はヒューズに対して接地電位側に配置され、スイッチ素子と並列に高抵抗731、732、733がヒューズ−接地電位間に接続されている。このスイッチ素子721、722、723のそれぞれのゲートには、上述のパラレルデータに変換された2桁目から4桁目に対応するデータが入力されている。つまり、図6におけるパラレルデータ出力端子62、63、64に接続されている。仮に、ここでは上に述べた「高感度モードの時にバイアス電圧を3V上げる」設定に対応する信号(2桁目=1、3桁目、4桁目=0)が与えられているとする。その結果、2桁目のビットに対応するスイッチ素子721のみがオン、その他のスイッチ素子722、723はオフとされる。感度調整時には、この状態で検査調整機からヒューズ切断電圧VBIASが印加される。具体的には、感度調整時に電源線をヒューズ切断電圧VBIASへと接続する。ヒューズ切断電圧VBIASが印加されるとオン状態のスイッチ素子721に接続されたヒューズ711のみに過電流が流れ、ヒューズ711が切断される。その他のヒューズ素子712、713はスイッチ素子722、723がオフ状態であり、接地電位には高抵抗732、733のみを介して接続されるため過電流は流れない。ヒューズ切断が終了するとヒューズ切断電圧VBIASは電源線から切り離される。   FIG. 7 is a circuit diagram showing a configuration from the storage unit 236 corresponding to the first selector circuit 233 to the switch in the first selector 233. As shown in FIG. 7, the storage unit 236 in the first embodiment is configured by a fuse element arranged between the shift register and the selector of the data processing circuit. As shown in FIG. 7, the storage unit 236 corresponding to the first selector circuit has three fuse elements 711, 712, 713 and switch elements 721, 722, 723. The fuse and the switch are connected in series between the power line and the ground potential. The switch element is arranged on the ground potential side with respect to the fuse, and high resistances 731, 732, and 733 are connected between the fuse and the ground potential in parallel with the switch element. Data corresponding to the second to fourth digits converted into the parallel data is input to the gates of the switch elements 721, 722, and 723, respectively. That is, they are connected to the parallel data output terminals 62, 63, 64 in FIG. Here, it is assumed that a signal (second digit = 1, third digit, fourth digit = 0) corresponding to the above-described setting “increase the bias voltage by 3 V in the high sensitivity mode” is given. As a result, only the switch element 721 corresponding to the second digit bit is turned on, and the other switch elements 722 and 723 are turned off. At the time of sensitivity adjustment, the fuse cutting voltage VBIAS is applied from the inspection and adjustment machine in this state. Specifically, the power supply line is connected to the fuse cutting voltage VBIAS during sensitivity adjustment. When the fuse cutting voltage VBIAS is applied, an overcurrent flows only in the fuse 711 connected to the switch element 721 in the on state, and the fuse 711 is cut. In the other fuse elements 712 and 713, the switch elements 722 and 723 are in the OFF state, and the overcurrent does not flow because the switch elements 722 and 723 are connected to the ground potential only through the high resistances 732 and 733. When the fuse cutting is completed, the fuse cutting voltage VBIAS is disconnected from the power supply line.

実施の形態1では、このヒューズの切断状態で上記の設定値を記憶している。ここで、通常動作時について説明する。通常動作時は、電源線は通常の回路電源VDDに接続され、ヒューズ711のみが切断されている。この記憶部236からはヒューズと高抵抗(スイッチ素子)の間のノードが第1のセレクタ回路236内の論理回路(図7に示す例ではセレクタ回路内の7個のスイッチそれぞれに接続されたANDゲート)に接続されている。この場合、ヒューズが切れている部分に対応するヒューズ711と高抵抗731の間のノードは、接地電位(Lレベル)となっているのに対し、ヒューズが切断されていない部分では、ヒューズ712、713と高抵抗732、733の間のノードは、電源電位(Hレベル)となっている。そのため、図7に示した回路例では全ての入力がHレベルとなるANDゲート(図7中、左端のANDゲート)がHレベルを出力することで、セレクタ回路のスイッチを選択する。   In the first embodiment, the set value is stored in the blown state of the fuse. Here, the normal operation will be described. During normal operation, the power supply line is connected to the normal circuit power supply VDD, and only the fuse 711 is cut. From the storage unit 236, nodes between the fuse and the high resistance (switch element) are connected to the logic circuit in the first selector circuit 236 (in the example shown in FIG. 7, each of the seven switches in the selector circuit). Gate). In this case, the node between the fuse 711 and the high resistance 731 corresponding to the part where the fuse is blown is at the ground potential (L level), whereas in the part where the fuse is not cut, the fuse 712, A node between 713 and the high resistances 732 and 733 is a power supply potential (H level). For this reason, in the circuit example shown in FIG. 7, an AND gate (the leftmost AND gate in FIG. 7) whose inputs are all at H level outputs H level, thereby selecting a switch of the selector circuit.

図7では、第1のセレクタ回路233に対応する記憶部と第1のセレクタ回路の接続についてのみ示したが、第2のセレクタ回路234に対しても同様にヒューズによる記憶部236が形成され、このヒューズの切断により設定値が記憶されている。   In FIG. 7, only the connection between the storage unit corresponding to the first selector circuit 233 and the first selector circuit is shown, but the storage unit 236 using a fuse is similarly formed for the second selector circuit 234. The set value is stored by cutting the fuse.

この様に感度調整動作で設定された設定値は、出力電圧設定部に記憶され、この設定値に基づいてバイアス電圧が生成される。   The set value set in the sensitivity adjustment operation in this manner is stored in the output voltage setting unit, and a bias voltage is generated based on this set value.

以上、詳細に説明したように、本実施の形態では感度調整動作によって、コンデンサマイクユニットの感度を設定する設定値が決定され、コンデンサマイクに対する電圧供給回路に記憶される。コンデンサマイクの電圧供給回路は、その帰還抵抗値を設定値に基づいて設定するため、感度のばらつきがないコンデンサマイクユニットを提供することが可能となる。またバイアス電圧は、基準電圧を非反転増幅器により増幅した電圧であるため、リップルなどの低い安定したバイアス電圧を供給できる。   As described above in detail, in the present embodiment, the setting value for setting the sensitivity of the capacitor microphone unit is determined by the sensitivity adjustment operation and stored in the voltage supply circuit for the capacitor microphone. Since the voltage supply circuit of the capacitor microphone sets the feedback resistance value based on the set value, it is possible to provide a capacitor microphone unit with no variation in sensitivity. In addition, since the bias voltage is a voltage obtained by amplifying the reference voltage with a non-inverting amplifier, a stable bias voltage with low ripple or the like can be supplied.

実施の形態2
図8は、本発明の実施の形態2に関わるコンデンサマイクユニットを示す図である。図8において、実施の形態1と同じ構成要素については、同一の符号を付し、その説明を省略する。
Embodiment 2
FIG. 8 is a diagram showing a capacitor microphone unit according to Embodiment 2 of the present invention. In FIG. 8, the same components as those in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted.

実施の形態2では、第1の帰還抵抗部831、第2の帰還抵抗部832、第1のセレクタ833および第2のセレクタ834の構成が異なっている。実施の形態1では、帰還抵抗部231、232は、複数の抵抗が直列に接続され、スイッチは各抵抗の間のノードに接続される構成としている。実施の形態2の帰還抵抗部831、832は、7つの抵抗が並列に配置され、7つの抵抗に対して直列に1つの抵抗が接続されている。この1つの抵抗の一端は接地電位に接続されている。第1、第2のセレクタ回路833、834は、実施の形態1と同様にそれぞれ7つのスイッチを有しているが、その接続が異なっている。7つのスイッチ素子は、その一端が接地電位に接続された1つの抵抗と、並列に接続された7つの抵抗の間のノードに、それぞれ接続されている。スイッチの他端は、非反転増幅器221の反転入力端子に接続されている。   In the second embodiment, the configurations of the first feedback resistor portion 831, the second feedback resistor portion 832, the first selector 833, and the second selector 834 are different. In the first embodiment, the feedback resistor units 231 and 232 are configured such that a plurality of resistors are connected in series, and the switch is connected to a node between the resistors. In the feedback resistor units 831 and 832 of the second embodiment, seven resistors are arranged in parallel, and one resistor is connected in series to the seven resistors. One end of this one resistor is connected to the ground potential. The first and second selector circuits 833 and 834 each have seven switches as in the first embodiment, but their connections are different. The seven switch elements are respectively connected to a node between one resistor whose one end is connected to the ground potential and the seven resistors connected in parallel. The other end of the switch is connected to the inverting input terminal of the non-inverting amplifier 221.

この実施の形態では、並列に配置された7つの抵抗の抵抗値がそれぞれ異なっている。実施の形態1と同様に、データ処理回路235からはセレクタ回路833、834内の7つのスイッチのうち任意の1つを選択する設定値が与えられる。つまり、実施の形態2の回路では抵抗値が異なる7つの抵抗のうち任意の1つが非反転増幅器の反転入力端子に接続される。このように、実施の形態2では、抵抗値の異なる抵抗のうち任意の1つを選んで反転入力端子に接続することで、帰還抵抗値を設定している。   In this embodiment, the resistance values of the seven resistors arranged in parallel are different. As in the first embodiment, the data processing circuit 235 gives a setting value for selecting any one of the seven switches in the selector circuits 833 and 834. That is, in the circuit of the second embodiment, any one of seven resistors having different resistance values is connected to the inverting input terminal of the non-inverting amplifier. As described above, in the second embodiment, the feedback resistance value is set by selecting any one of the resistors having different resistance values and connecting the selected one to the inverting input terminal.

実施の形態1においては直列に接続した抵抗の間の任意のノードを接続していたため、非反転増幅器の増幅度を精度よく設定することが困難な場合がある。例えば実施の形態1では、非反転増幅器の出力と反転入力端子に接続されるノードとの間の抵抗の数を1つとした場合は、このノードから接地電位までに接続される抵抗の数は、7つとなる。非反転増幅器の出力と反転入力端子に接続されるノードとの間の抵抗の数を2つとした場合は、このノードから接地電位までに接続される抵抗の数は、6つとなる。増幅器221の増幅度はこの反転入力に接続される帰還抵抗値と、反転入力端子と接地電位の間に接続される抵抗値の比によって変わるため、実施の形態1のような構成では直列に接続される個々の抵抗の抵抗値の設定が複雑になり、バイアス電圧を精度よく調整することが困難な場合がある。それに対し実施の形態2の電圧供給回路1の構成では、反転入力に接続される帰還抵抗値と、反転入力端子と接地電位の間に接続される抵抗値の比を調整することが容易となり、バイアス電圧の設定に対する精度も向上する。   In the first embodiment, since an arbitrary node between the resistors connected in series is connected, it may be difficult to accurately set the amplification degree of the non-inverting amplifier. For example, in the first embodiment, when the number of resistors between the output of the non-inverting amplifier and the node connected to the inverting input terminal is one, the number of resistors connected from this node to the ground potential is There will be seven. When the number of resistors between the output of the non-inverting amplifier and the node connected to the inverting input terminal is two, the number of resistors connected from this node to the ground potential is six. Since the amplification degree of the amplifier 221 varies depending on the ratio of the feedback resistance value connected to the inverting input and the resistance value connected between the inverting input terminal and the ground potential, in the configuration as in the first embodiment, the amplifier 221 is connected in series. The setting of the resistance value of each individual resistor becomes complicated, and it may be difficult to accurately adjust the bias voltage. On the other hand, in the configuration of the voltage supply circuit 1 according to the second embodiment, it becomes easy to adjust the ratio between the feedback resistance value connected to the inverting input and the resistance value connected between the inverting input terminal and the ground potential. The accuracy for setting the bias voltage is also improved.

実施の形態3
図9は、本発明の実施の形態3に関わるコンデンサマイクユニットを示す図である。図9において、実施の形態1と同じ構成要素については、同一の符号を付し、その説明を省略する。
Embodiment 3
FIG. 9 is a diagram showing a condenser microphone unit according to Embodiment 3 of the present invention. In FIG. 9, the same components as those of the first embodiment are denoted by the same reference numerals, and the description thereof is omitted.

実施の形態3では、第1の帰還抵抗部、第2の帰還抵抗部、第1、第2のセレクタを一つにまとめて、1つの帰還抵抗部91、セレクタ回路92としている。帰還抵抗部91は、直列に接続された複数の抵抗を有している。セレクタ回路92は、各抵抗間のノードと反転入力端子の間に接続された複数のスイッチを有している。実施の形態3の電圧供給回路1では、セレクタ回路で選択されるスイッチの組み合わせで帰還抵抗値が決定される。   In the third embodiment, the first feedback resistor unit, the second feedback resistor unit, the first and second selectors are combined into one feedback resistor unit 91 and a selector circuit 92. The feedback resistor 91 has a plurality of resistors connected in series. The selector circuit 92 has a plurality of switches connected between the nodes between the resistors and the inverting input terminal. In the voltage supply circuit 1 of the third embodiment, the feedback resistance value is determined by the combination of switches selected by the selector circuit.

実施の形態1では、8つの抵抗の抵抗間のノードに接続された7個のスイッチのうち1つを選択することで帰還抵抗値を設定していたが、この実施の形態3では複数のスイッチを選択することが可能とされる。これは感度調整時に設定される設定値のデータと選択されるスイッチの対応を変えることで可能となる。   In the first embodiment, the feedback resistance value is set by selecting one of the seven switches connected to the node between the resistors of the eight resistors. In the third embodiment, a plurality of switches are used. Can be selected. This can be done by changing the correspondence between the set value data set during sensitivity adjustment and the selected switch.

例えば、感度設定時に設定されるデータのビット数を多くして、セレクタ回路内のスイッチの数に対応したビット数とする。そして、感度調整時に、高感度モード時、低感度モード時の調整すべき電圧幅に合わせて、このスイッチ数に対応したビット数の設定値が記憶される。通常動作時は、この設定値に基づいて帰還抵抗部の各抵抗間のノードと反転入力端子の接続がセレクタ回路内のスイッチごとに決定される。   For example, the number of bits of data set at the time of sensitivity setting is increased to a number of bits corresponding to the number of switches in the selector circuit. When the sensitivity is adjusted, a set value of the number of bits corresponding to the number of switches is stored in accordance with the voltage width to be adjusted in the high sensitivity mode and the low sensitivity mode. During normal operation, the connection between the node between each resistor of the feedback resistor unit and the inverting input terminal is determined for each switch in the selector circuit based on this set value.

実施の形態1のように8個の抵抗が直列に接続され、セレクタ回路に7つのスイッチが形成されていた場合、スイッチの選び方は128通り存在する。この場合、記憶部が記憶する設定値は、この組み合わせのうち、高感度モードにおけるスイッチの組み合わせデータと低感度モードにおけるスイッチの組み合わせデータとする。つまり、感度調整時に得られる設定値を各スイッチに対応した7ビットのデータとし、記憶部236は7ビットの組み合わせを2種類記憶する。このように記憶部に記憶される設定値とスイッチの対応を変えることで帰還抵抗部、セレクタ回路を高感度モード、低感度モードで共用し、1つの帰還抵抗部91、セレクタ回路92としてバイアス電圧の設定が可能となる。   When eight resistors are connected in series as in the first embodiment and seven switches are formed in the selector circuit, there are 128 ways to select the switches. In this case, the setting values stored in the storage unit are the combination data of the switches in the high sensitivity mode and the combination data of the switches in the low sensitivity mode among the combinations. That is, the set value obtained at the time of sensitivity adjustment is 7-bit data corresponding to each switch, and the storage unit 236 stores two types of 7-bit combinations. Thus, by changing the correspondence between the setting value stored in the storage unit and the switch, the feedback resistor unit and the selector circuit are shared in the high sensitivity mode and the low sensitivity mode, and the bias voltage is used as one feedback resistor unit 91 and the selector circuit 92. Can be set.

実施の形態4
図10は、本発明の実施の形態4に関わるコンデンサマイクユニットを示す図である。図10において、実施の形態1と同じ構成要素については、同一の符号を付し、その説明を省略する。
Embodiment 4
FIG. 10 is a diagram showing a condenser microphone unit according to Embodiment 4 of the present invention. In FIG. 10, the same components as those in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted.

実施の形態4では非反転増幅器221の出力にログアンプ1001が接続されている。実施の形態4では非反転増幅器221から出力された電圧を、さらにログアンプと呼ばれる増幅器により増幅し、バイアス電圧としてコンデンサマイク2に供給している。ログアンプとは、その入力に対して出力が指数関数的に増加する増幅器である。   In the fourth embodiment, a log amplifier 1001 is connected to the output of the non-inverting amplifier 221. In the fourth embodiment, the voltage output from the non-inverting amplifier 221 is further amplified by an amplifier called a log amplifier and supplied to the capacitor microphone 2 as a bias voltage. A log amplifier is an amplifier whose output increases exponentially with respect to its input.

実施の形態4ではログアンプ1001は、演算増幅器、ダイオード、バイポーラトランジスタおよび抵抗を有している。演算増幅器の非反転入力端子には入力抵抗を介して非反転増幅器221の出力が与えられている。演算増幅器の非反転入力端子は抵抗を介して接地電位に接続されている。この演算増幅器の出力は、出力抵抗および並列に接続されたダイオード、バイポーラトランジスタを介して反転入力端子にフィードバックされている。このログアンプには電源昇圧部で昇圧された電圧が電源電圧として与えられている。   In the fourth embodiment, the log amplifier 1001 includes an operational amplifier, a diode, a bipolar transistor, and a resistor. The output of the non-inverting amplifier 221 is given to the non-inverting input terminal of the operational amplifier via an input resistor. The non-inverting input terminal of the operational amplifier is connected to the ground potential via a resistor. The output of this operational amplifier is fed back to the inverting input terminal via an output resistor, a diode and a bipolar transistor connected in parallel. The log amplifier is supplied with a voltage boosted by a power booster as a power supply voltage.

一般的にコンデンサマイクユニットに対するバイアス電圧が増加するにつれて、コンデンサマイクユニットの感度は指数関数的に増加することが知られている。そこで、実施の形態4では、コンデンサマイクのバイアス電圧に対する特性とほぼ同一の入出力特性を有するログアンプが用いられる。   It is generally known that the sensitivity of a capacitor microphone unit increases exponentially as the bias voltage for the capacitor microphone unit increases. Therefore, in the fourth embodiment, a log amplifier having almost the same input / output characteristics as those of the capacitor microphone with respect to the bias voltage is used.

ログアンプは、上述したように、その入力の変化に対して出力が指数関数的に変化する。例えば実施の形態1の電圧供給回路では、コンデンサマイクに対するバイアス電圧を非反転増幅器が±3Vの範囲で調節している。しかし、実施の形態4ではこの非反転増幅器の出力をログアンプで増幅する構成としているため、±3Vよりも広い範囲のバイアス電圧の調整が可能である。   As described above, the output of the log amplifier changes exponentially with respect to the change of its input. For example, in the voltage supply circuit of the first embodiment, the non-inverting amplifier adjusts the bias voltage for the capacitor microphone within a range of ± 3V. However, since the output of the non-inverting amplifier is amplified by the log amplifier in the fourth embodiment, the bias voltage in a range wider than ± 3 V can be adjusted.

変形例
実施の形態1では、記憶部236として3つのヒューズ素子を有する記憶部から、7つのスイッチのうち任意の1つを選択する構成としたが、記憶部としては他の構成を用いることも可能である。図11は、記憶部として他の回路を用いた場合を表した図である。実施の形態1では、記憶部236がデータ処理回路235とセレクタ回路233の間に存在していたがこの変形例では、記憶部が帰還抵抗部に並列に設けられている。帰還抵抗部の複数の抵抗のそれぞれに並列にヒューズが設けられている。
In the first embodiment, the storage unit 236 is configured to select any one of the seven switches from the storage unit having three fuse elements. However, other configurations may be used as the storage unit. Is possible. FIG. 11 is a diagram illustrating a case where another circuit is used as the storage unit. In the first embodiment, the storage unit 236 exists between the data processing circuit 235 and the selector circuit 233, but in this modification, the storage unit is provided in parallel with the feedback resistor unit. A fuse is provided in parallel with each of the plurality of resistors of the feedback resistor unit.

そして、感度調整動作時に調節する電圧幅に応じて、7つのヒューズのうちの任意のヒューズが切断される。このように帰還抵抗部に並列にヒューズを設け、感度調整時にヒューズを切断することで記憶部とすることも可能である。なお、このような構成は実施の形態2から4のどの場合にも適用が可能である。図12は実施の形態2にさらに他の変形例を適用した例である。図12に示す記憶部は、各帰還抵抗とスイッチとの間にヒューズを設け、感度調整時に任意のヒューズを切断することにより設定値を記憶させる。   Then, any of the seven fuses is cut according to the voltage width adjusted during the sensitivity adjustment operation. In this manner, a fuse can be provided in parallel with the feedback resistor section, and the fuse can be cut off at the time of sensitivity adjustment to form a memory section. Such a configuration can be applied to any of the second to fourth embodiments. FIG. 12 shows an example in which another modification is applied to the second embodiment. The storage unit shown in FIG. 12 stores a set value by providing a fuse between each feedback resistor and the switch and cutting an arbitrary fuse during sensitivity adjustment.

また、実施の形態ではヒューズを用いて記憶部としたが、記憶部としてはヒューズ素子に限らず、ツェナーザップやEEPROMなどを用いることも可能である。ここで、ツェナーザップとは、ヒューズと反対の動作をする素子である。ヒューズが切断されることにより、ある2点間が常に"開放"状態であることを記憶するのに対し、ツェナーザップは降伏させることによりある2点間を常に"短絡"させて記憶する。このような記憶部は、例えば図11に示した変形例のヒューズを、そのままツェナーザップ素子に置き換えることなどで実現可能である。   In the embodiment, the storage unit is formed using a fuse. However, the storage unit is not limited to the fuse element, and a zener zap, an EEPROM, or the like can be used. Here, the zener zap is an element that operates in the opposite direction to the fuse. When a fuse is blown, it is always memorized that two points are in an “open” state, whereas Zener Zap always memorizes and “shorts” between two points by breakdown. Such a storage unit can be realized, for example, by replacing the fuse of the modification shown in FIG. 11 with a zener zap element as it is.

図13は、実施の形態1において図7に示した記憶部の構成をヒューズからEEPROMに置き換えた場合の構成を示す回路図である。図13のように構成した回路で実施の形態1の記憶部と同じ出力を得たい場合は、感度調整動作の時に、書き込み電圧としてVwriteに高電圧を印加する。また、EEPROM素子1321のコントロールゲートにはLレベル、EEPROM素子1322、1323のコントロールゲートにはHレベルの信号が与えられる。この結果、EEPROM素子1321は、フローティングゲートの電子が排出され、常時オン状態となる。一方、EEPROM素子1322、1323では、フローティングゲートの電子は排出されず消去状態のままとなる。感度調整動作が終了した後は、書き込み電圧およびコントロールゲートには電圧が印加されないため、消去状態の素子は常にオフとなり、図13中左端のインバータのみにLレベルが入力される。その結果、実施の形態1と同様に図13の左端のANDゲートのみがHレベルを出力し、スイッチを選択する。   FIG. 13 is a circuit diagram showing a configuration when the configuration of the storage unit shown in FIG. 7 in the first embodiment is replaced from a fuse to an EEPROM. When a circuit configured as shown in FIG. 13 is desired to obtain the same output as that of the storage unit of the first embodiment, a high voltage is applied to Vwrite as a write voltage during the sensitivity adjustment operation. Further, an L level signal is applied to the control gate of the EEPROM element 1321, and an H level signal is applied to the control gates of the EEPROM elements 1322 and 1323. As a result, the EEPROM element 1321 is always turned on because electrons of the floating gate are discharged. On the other hand, in the EEPROM elements 1322 and 1323, the electrons of the floating gate are not discharged and remain in the erased state. After the sensitivity adjustment operation is completed, no voltage is applied to the write voltage and the control gate, so that the erased element is always off, and the L level is input only to the leftmost inverter in FIG. As a result, as in the first embodiment, only the leftmost AND gate in FIG. 13 outputs an H level and selects a switch.

また、実施の形態では、電源昇圧部21はモード指定信号に関わらず電源電圧を一定に昇圧した電圧を出力しているが、モード指定信号を電源昇圧部21にも入力し、電源昇圧部21は、モードに応じて増幅器が必要とする電圧を生成する構成としても良い。   In the embodiment, the power boosting unit 21 outputs a voltage obtained by constantly boosting the power supply voltage regardless of the mode designating signal. However, the mode designating signal is also input to the power boosting unit 21, and the power boosting unit 21. May be configured to generate a voltage required by the amplifier according to the mode.

以上、詳細に説明したように本発明による電圧供給回路によれば、コンデンサマイクなどのセンサに、感度に基づいた適切な電圧を印加することが可能である。また、コンデンサマイクユニットなどのマイクユニットごとの感度ばらつき低減させることが可能となる。また、本発明は実施の形態に示された構成に限られるものではなく、上述の変形例のように種々の変形が可能である。   As described above in detail, according to the voltage supply circuit of the present invention, it is possible to apply an appropriate voltage based on sensitivity to a sensor such as a capacitor microphone. In addition, it is possible to reduce sensitivity variations for each microphone unit such as a capacitor microphone unit. Further, the present invention is not limited to the configuration shown in the embodiment, and various modifications are possible as in the above-described modifications.

更に、本発明の電圧供給回路について、センサとして、特に振動センサ(コンデンサマイク)を用いた場合を実施の形態で詳細に述べたが、本発明の電圧供給回路の利用は、コンデンサマイクに限定されない。例えば、コンデンサマイクと同様の原理で動作する静電容量の変位を検出する他の音圧センサ、例えば半導体素子等を利用したものにも有用であることは言うまでもない。従って、本発明でいうマイクユニットには、静電容量の変位を検出する他の音圧センサ、例えば半導体素子等をマイクに用いたものなども含まれることはいうまでもないことである。また、振動センサで変位検出型、特に静電容量の変化を検出するタイプのものにも本発明の電圧供給回路は極めて有効である。さらに、直流バイアス電圧により出力を変えることができる他のセンサ、例えば温度センサや光センサなどにも本発明の電圧供給回路は適用可能である。   Furthermore, the voltage supply circuit of the present invention has been described in detail in the embodiment in the case of using a vibration sensor (condenser microphone) as a sensor. However, the use of the voltage supply circuit of the present invention is not limited to the capacitor microphone. . For example, it goes without saying that the present invention is also useful for other sound pressure sensors that detect displacement of capacitance that operates on the same principle as a capacitor microphone, for example, those using a semiconductor element or the like. Therefore, it goes without saying that the microphone unit referred to in the present invention includes other sound pressure sensors that detect displacement of capacitance, such as those using a semiconductor element or the like as a microphone. The voltage supply circuit of the present invention is also very effective for a displacement detection type using a vibration sensor, particularly for a type that detects a change in capacitance. Furthermore, the voltage supply circuit of the present invention can also be applied to other sensors whose output can be changed by a DC bias voltage, such as a temperature sensor and an optical sensor.

本発明のコンデンサマイクユニットを示す図である。It is a figure which shows the capacitor | condenser microphone unit of this invention. 実施の形態1に関するコンデンサマイクユニットの電圧供給回路を示す図である。FIG. 3 is a diagram illustrating a voltage supply circuit of the capacitor microphone unit according to the first embodiment. 本発明の感度調整装置を示す図である。It is a figure which shows the sensitivity adjustment apparatus of this invention. コンデンサマイクユニットの感度と、バイアス電圧の関係を示す図である。It is a figure which shows the relationship between the sensitivity of a capacitor | condenser microphone unit, and bias voltage. 調整信号発生回路が出力する設定値と、バイアス電圧に対しての調整量を示す図である。It is a figure which shows the setting value which an adjustment signal generation circuit outputs, and the adjustment amount with respect to bias voltage. データ処理回路内のシフトレジスタを示す図である。It is a figure which shows the shift register in a data processing circuit. 、第1のセレクタ回路に対応する記憶部から、第1のセレクタ内のスイッチまでの構成を示す回路図である。FIG. 3 is a circuit diagram showing a configuration from a storage unit corresponding to a first selector circuit to a switch in the first selector. 実施の形態2に関わるコンデンサマイクユニットを示す図である。6 is a diagram showing a capacitor microphone unit according to Embodiment 2. FIG. 実施の形態3に関わるコンデンサマイクユニットを示す図である。6 is a diagram showing a capacitor microphone unit according to Embodiment 3. FIG. 実施の形態4に関わるコンデンサマイクユニットを示す図である。FIG. 10 is a diagram illustrating a capacitor microphone unit according to a fourth embodiment. 記憶部として他の回路を用いた場合を表した図である。It is a figure showing the case where another circuit is used as a memory | storage part. 記憶部として他の回路を用いた場合を表した図である。It is a figure showing the case where another circuit is used as a memory | storage part. 記憶部として他の回路を用いた場合を表した図である。It is a figure showing the case where another circuit is used as a memory | storage part. 従来のコンデンサマイクユニットを示す図である。It is a figure which shows the conventional capacitor | condenser microphone unit.

符号の説明Explanation of symbols

1 電圧供給回路
2 コンデンサマイク
3 増幅回路
4 キャパシタ
5、6 抵抗
7 電源
21 電源昇圧部
22 レギュレータ部
23 出力電圧設定部
221 非反転増幅器
222 基準電圧源
231 第1の帰還抵抗部
232 第2の帰還抵抗部
233 第1のセレクタ回路
234 第2のセレクタ回路
235 データ処理部
236 記憶部
31 信号発生器
32 スピーカー
33 コンデンサマイクユニット
34 検査調整機
341 比較回路
342 リファレンス回路
343 調整信号発生回路
711、712、713 ヒューズ
721、722、723 スイッチ素子
731、732、733 高抵抗
831 第1の帰還抵抗部
832 第2の帰還抵抗部
833 第1のセレクタ回路
834 第2のセレクタ回路
91 帰還抵抗部
92 セレクタ回路
1001 ログアンプ
1111、1211 第1の帰還抵抗部および記憶部
1112、1212 第2の帰還抵抗部および記憶部
1113、1213 第1のセレクタ回路
1114、1214 第2のセレクタ回路
DESCRIPTION OF SYMBOLS 1 Voltage supply circuit 2 Capacitor microphone 3 Amplification circuit 4 Capacitors 5 and 6 Resistor 7 Power supply 21 Power supply boosting part 22 Regulator part 23 Output voltage setting part 221 Non-inverting amplifier 222 Reference voltage source 231 First feedback resistance part 232 Second feedback Resistance unit 233 First selector circuit 234 Second selector circuit 235 Data processing unit 236 Storage unit 31 Signal generator 32 Speaker 33 Capacitor microphone unit 34 Inspection adjustment machine 341 Comparison circuit 342 Reference circuit 343 Adjustment signal generation circuits 711 and 712 713 Fuse 721, 722, 723 Switch element 731, 732, 733 High resistance 831 First feedback resistor 832 Second feedback resistor 833 First selector circuit 834 Second selector circuit 91 Feedback resistor 92 Selector circuit 1001 Log amplifier 1111 , 1211 First feedback resistor unit and storage unit 1112, 1212 Second feedback resistor unit and storage unit 1113, 1213 First selector circuit 1114, 1214 Second selector circuit

Claims (11)

電源昇圧部と、
前記電源昇圧部によって生成された電圧を電源電圧として動作し、基準電圧を非反転増幅した電圧をバイアス電圧としてセンサに対して供給する増幅器と、
前記非反転増幅動作における前記増幅器の増幅率を抵抗比により決定する帰還抵抗部を有し、当該抵抗比が前記センサのバイアス電圧の設定値に応じて決定される出力電圧設定回路とを有する電圧供給回路。
A power booster;
An amplifier that operates using the voltage generated by the power supply boosting unit as a power supply voltage, and supplies a voltage obtained by non-inverting amplification of the reference voltage to the sensor as a bias voltage ;
It has a feedback resistor section for determining the amplification factor by the resistance ratio of the amplifier in the non-inverting amplifier operation, the resistance ratio and an output voltage setting circuit which is determined in accordance with the set value of the bias voltage of the sensor Voltage supply circuit.
前記バイアス電圧の設定値を保持する記憶部を有することを特徴とする請求項1に記載の電圧供給回路。   The voltage supply circuit according to claim 1, further comprising a storage unit that holds a setting value of the bias voltage. 前記帰還抵抗部は、複数の抵抗から任意に選択された抵抗により定まる抵抗値を有することを特徴とする請求項1あるいは2に記載の電圧供給回路。   The voltage supply circuit according to claim 1, wherein the feedback resistor unit has a resistance value determined by a resistor arbitrarily selected from a plurality of resistors. 前記帰還抵抗部は、複数の抵抗を有し、前記複数の抵抗のうち、前記バイアス電圧の設定値に対応した任意の数の抵抗を用いることにより前記帰還抵抗部の抵抗値を決定することを特徴とする請求項1あるいは2に記載の電圧供給回路。   The feedback resistor unit includes a plurality of resistors, and the resistance value of the feedback resistor unit is determined by using an arbitrary number of resistors corresponding to a set value of the bias voltage among the plurality of resistors. The voltage supply circuit according to claim 1 or 2, characterized in that 前記記憶部は、前記バイアス電圧の設定値をヒューズによって保持することを特徴とする請求項2乃至4のいずれか1項に記載の電圧供給回路。   5. The voltage supply circuit according to claim 2, wherein the storage unit holds a set value of the bias voltage with a fuse. 6. 前記記憶部は、前記バイアス電圧の設定値をツェナーザップによって保持することを特徴とする請求項2乃至4記載のいずれか1項に電圧供給回路。   5. The voltage supply circuit according to claim 2, wherein the storage unit holds a set value of the bias voltage by a zener zap. 6. 前記出力電圧設定部は、さらに
前記帰還抵抗部に接続されたセレクタ回路と、
前記セレクタ回路に選択信号を出力するデータ処理回路とを有し、
前記セレクタ回路は、前記選択信号に基づいて前記帰還抵抗部の抵抗値を設定し、前記増幅器の帰還抵抗とすることを特徴とする請求項1乃至6のいずれか1項に記載の電圧供給回路。
The output voltage setting unit further includes a selector circuit connected to the feedback resistor unit,
A data processing circuit that outputs a selection signal to the selector circuit;
7. The voltage supply circuit according to claim 1, wherein the selector circuit sets a resistance value of the feedback resistor unit based on the selection signal and serves as a feedback resistor of the amplifier. .
前記帰還抵抗部は、少なくとも第1の帰還抵抗部および第2の帰還抵抗部を有し、前記出力電圧設定回路の外部から入力されるモード設定信号に基づいて、前記第1の帰還抵抗部あるいは第2の帰還抵抗部が前記増幅器に対する帰還抵抗として選択されることを特徴とする請求項1乃至7のいずれか1項に記載の電圧供給回路。   The feedback resistor unit includes at least a first feedback resistor unit and a second feedback resistor unit, and based on a mode setting signal input from the outside of the output voltage setting circuit, the first feedback resistor unit or The voltage supply circuit according to claim 1, wherein the second feedback resistor unit is selected as a feedback resistor for the amplifier. バイアス電圧が供給されるマイクと、
電源昇圧部と、
前記電源昇圧部によって生成された電圧を電源電圧として動作し、基準電圧を非反転増幅した電圧をバイアス電圧として前記マイクに対して供給する増幅器と、
前記非反転増幅動作における前記増幅器の増幅率を抵抗比により決定する帰還抵抗部を有し、当該抵抗比が前記マイクのバイアス電圧の設定値に応じて決定される出力電圧設定回路とを有するマイクユニット。
A microphone to which a bias voltage is supplied;
A power booster;
An amplifier that operates using the voltage generated by the power supply boosting unit as a power supply voltage and supplies a voltage obtained by non-inverting amplification of a reference voltage to the microphone as a bias voltage ;
Has a feedback resistor section for determining the amplification factor of the amplifier in the non-inverting amplification operation by the resistance ratio has an output voltage setting circuit to which the resistance ratio is determined in accordance with the set value of the bias voltage of the microphone, the Microphone unit.
前記バイアス電圧の設定値を保持する記憶部を有することを特徴とする請求項9に記載のマイクユニット。   The microphone unit according to claim 9, further comprising a storage unit that holds a setting value of the bias voltage. マイクの感度調整方法であって、
マイクに、基準音を入力し、
前記基準音に対する前記マイクの出力とリファレンス電圧とを比較し、
前記比較した結果に基づいて、前記マイクにバイアスするバイアス電圧を設定する設定値を出力し、
前記設定値を記憶し、該設定値に基づいて帰還抵抗部の抵抗比を決定し、
基準電圧を非反転増幅した電圧を前記バイアス電圧として出力する増幅器の増幅率を前記抵抗比により決定する感度調整方法。
A microphone sensitivity adjustment method,
Input a reference sound into the microphone,
Compare the output of the microphone with respect to the reference sound and a reference voltage ,
Based on the comparison result, a setting value for setting a bias voltage to be biased to the microphone is output
The set value is stored, and the resistance ratio of the feedback resistor unit is determined based on the set value ,
A sensitivity adjustment method in which an amplification factor of an amplifier that outputs a voltage obtained by non-inverting amplification of a reference voltage as the bias voltage is determined by the resistance ratio .
JP2005001380A 2005-01-06 2005-01-06 Voltage supply circuit, microphone unit and method for adjusting sensitivity of microphone unit Expired - Fee Related JP4390716B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005001380A JP4390716B2 (en) 2005-01-06 2005-01-06 Voltage supply circuit, microphone unit and method for adjusting sensitivity of microphone unit
US11/325,303 US7929716B2 (en) 2005-01-06 2006-01-05 Voltage supply circuit, power supply circuit, microphone unit using the same, and microphone unit sensitivity adjustment method
CN200610005754A CN100587646C (en) 2005-01-06 2006-01-06 Voltage supply circuit, power supply circuit, microphone unit, and sensitivity adjustment method
KR1020060001641A KR100787012B1 (en) 2005-01-06 2006-01-06 Voltage supply circuit, power supply circuit, microphone unit using the same, and microphone unit sensitivity adjustment method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005001380A JP4390716B2 (en) 2005-01-06 2005-01-06 Voltage supply circuit, microphone unit and method for adjusting sensitivity of microphone unit

Publications (2)

Publication Number Publication Date
JP2006191359A JP2006191359A (en) 2006-07-20
JP4390716B2 true JP4390716B2 (en) 2009-12-24

Family

ID=36798062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005001380A Expired - Fee Related JP4390716B2 (en) 2005-01-06 2005-01-06 Voltage supply circuit, microphone unit and method for adjusting sensitivity of microphone unit

Country Status (2)

Country Link
JP (1) JP4390716B2 (en)
CN (1) CN100587646C (en)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4722655B2 (en) * 2005-09-29 2011-07-13 ルネサスエレクトロニクス株式会社 Power supply circuit and microphone unit using the same
CN101288337B (en) * 2005-07-19 2012-11-21 美国亚德诺半导体公司 Programmable microphone
JP5097511B2 (en) * 2007-11-19 2012-12-12 株式会社船井電機新応用技術研究所 Voice input device, manufacturing method thereof, and information processing system
JP5067838B2 (en) * 2007-01-31 2012-11-07 株式会社オーディオテクニカ Microphone power supply
JP2009087293A (en) * 2007-10-03 2009-04-23 Nec Electronics Corp Stabilized power supply circuit
US8401208B2 (en) * 2007-11-14 2013-03-19 Infineon Technologies Ag Anti-shock methods for processing capacitive sensor signals
JP5320784B2 (en) * 2008-03-24 2013-10-23 ソニー株式会社 Signal processing apparatus and signal processing method
US8666095B2 (en) 2008-05-05 2014-03-04 Epcos Pte Ltd Fast precision charge pump
JP2009284110A (en) * 2008-05-20 2009-12-03 Funai Electric Advanced Applied Technology Research Institute Inc Voice input device and method of manufacturing the same, and information processing system
JP5166117B2 (en) 2008-05-20 2013-03-21 株式会社船井電機新応用技術研究所 Voice input device, manufacturing method thereof, and information processing system
JP2009284111A (en) * 2008-05-20 2009-12-03 Funai Electric Advanced Applied Technology Research Institute Inc Integrated circuit device and voice input device, and information processing system
TWI385573B (en) 2008-08-27 2013-02-11 Realtek Semiconductor Corp Audio device and audio input/output method
CN102055419A (en) * 2010-11-30 2011-05-11 中国船舶重工集团公司第七一五研究所 High-efficiency linear power amplifier for underwater acoustic communication
EP2647961B1 (en) * 2011-02-28 2019-09-18 Fuji Electric Co., Ltd. Semiconductor integrated circuit and semiconductor physical quantity sensor device
CN104168529B (en) * 2013-05-17 2018-08-28 上海耐普微电子有限公司 The micromachined microphones of multi-mode
JP6310317B2 (en) * 2014-04-25 2018-04-11 ローム株式会社 Microphone bias circuit, audio interface circuit, electronic equipment
CN105843316B (en) * 2016-05-31 2017-10-24 上海华虹宏力半导体制造有限公司 Charge pump reference voltage adjusts circuit

Also Published As

Publication number Publication date
JP2006191359A (en) 2006-07-20
CN1828469A (en) 2006-09-06
CN100587646C (en) 2010-02-03

Similar Documents

Publication Publication Date Title
JP4390716B2 (en) Voltage supply circuit, microphone unit and method for adjusting sensitivity of microphone unit
KR100787012B1 (en) Voltage supply circuit, power supply circuit, microphone unit using the same, and microphone unit sensitivity adjustment method
JP4579778B2 (en) Sensor power supply circuit and microphone unit using the same
KR100760877B1 (en) Voltage supply circuit and microphone unit
JP4660526B2 (en) Semiconductor integrated circuit with negative voltage detection circuit
KR101136691B1 (en) Constant voltage circuit
JP4667883B2 (en) Constant voltage circuit and semiconductor device having the constant voltage circuit
JP2008071245A (en) Reference current generating device
JP2009016929A (en) Negative voltage detection circuit, and semiconductor integrated circuit employing the same
JP3223844B2 (en) Reference voltage generator
JP2004192743A (en) Voltage generation circuit
JP2009003886A (en) Voltage regulator circuit
JP2009087293A (en) Stabilized power supply circuit
US7956588B2 (en) Voltage regulator
JP2009134698A (en) Voltage regulator
JP3822781B2 (en) Stabilized power circuit
KR20020079604A (en) Semiconductor physical quantity sensing device
JP2014147044A (en) Semiconductor integrated circuit
JP4966265B2 (en) Current driver circuit
KR20150019000A (en) Reference current generating circuit and method for driving the same
JP4465330B2 (en) Operation control method of stabilized power supply circuit
JP2008027141A (en) Constant-voltage circuit
KR20140137113A (en) Startup circuit, amplifying device for capacitor sensor having the startup circuit and startup method therefor
JP2004145703A (en) Power circuit device
TWI573391B (en) Variable gain amplifying circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20071214

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20090526

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20090602

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20090724

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090908

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20091006

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20121016

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131016

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees