JP2009087293A - Stabilized power supply circuit - Google Patents

Stabilized power supply circuit Download PDF

Info

Publication number
JP2009087293A
JP2009087293A JP2007259665A JP2007259665A JP2009087293A JP 2009087293 A JP2009087293 A JP 2009087293A JP 2007259665 A JP2007259665 A JP 2007259665A JP 2007259665 A JP2007259665 A JP 2007259665A JP 2009087293 A JP2009087293 A JP 2009087293A
Authority
JP
Japan
Prior art keywords
voltage
reference voltage
feedback
feedback resistor
differential amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007259665A
Other languages
Japanese (ja)
Inventor
Hiroshi Yanagawa
洋 柳川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2007259665A priority Critical patent/JP2009087293A/en
Publication of JP2009087293A publication Critical patent/JP2009087293A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a stabilized power supply circuit, which generates an output voltage stably, regardless of the output voltage. <P>SOLUTION: A stabilized power supply circuit 10 comprises a first reference voltage generating section 11 for generating a first reference voltage V<SB>ref1</SB>; a second reference voltage generating section 12 for generating a second reference voltage V<SB>ref2</SB>; a differential amplifier 13 for outputting the voltage, on the basis of the voltage difference between either one of the first reference voltage V<SB>ref1</SB>and the second reference voltage V<SB>ref2</SB>and a feedback voltage V<SB>fed</SB>; a first feedback resistor section 14 for generating the feedback voltage V<SB>fed1</SB>, corresponding to the first reference voltage V<SB>ref1</SB>and giving it to the differential amplifier 13; and a second feedback resistance section 15 for generating a feedback voltage V<SB>fed2</SB>, corresponding to the second reference voltage V<SB>ref2</SB>and giving it to the differential amplifier 13. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、電源電圧の出力を所定の電圧値に保持し、出力電圧値が切替え可能な安定化電源回路に関する。   The present invention relates to a stabilized power supply circuit capable of holding a power supply voltage output at a predetermined voltage value and switching the output voltage value.

従来より、負荷に供給する電圧を生成する安定化電源回路が知られている。図３は、安定化電源回路の基本回路を示す図である。図３に示すように、安定化電源回路５０は、出力トランジスタ５６、帰還抵抗部５４、参照電圧生成部５２、差動増幅器５３を備えている。出力トランジスタ５６は、生成電圧の供給先である負荷（図示せず）に対して直列に接続される。出力トランジスタ５６のゲート電極に与えられる電圧によって、供給する電圧が決定される。帰還抵抗部５４は、出力電圧ＶOUTと接地ＧＮＤとの間の電圧を所定の抵抗比によって分割し、この分割された電圧をフィードバック電圧Ｖfedとして差動増幅器５３の反転入力端子に与える。参照電圧生成部５２は、参照電圧Ｖrefを出力することで生成電圧の電圧値を設定している。 Conventionally, a stabilized power supply circuit that generates a voltage to be supplied to a load is known. FIG. 3 is a diagram showing a basic circuit of the stabilized power supply circuit. As shown in FIG. 3, the stabilized power supply circuit 50 includes an output transistor 56, a feedback resistor unit 54, a reference voltage generation unit 52, and a differential amplifier 53. The output transistor 56 is connected in series to a load (not shown) to which the generated voltage is supplied. The voltage to be supplied is determined by the voltage applied to the gate electrode of the output transistor 56. The feedback resistor 54 divides the voltage between the output voltage V OUT and the ground GND by a predetermined resistance ratio, and supplies the divided voltage to the inverting input terminal of the differential amplifier 53 as the feedback voltage V fed . The reference voltage generation unit 52 sets the voltage value of the generated voltage by outputting the reference voltage Vref .

差動増幅器５３は、反転入力端子（−）に帰還抵抗部５４よりフィードバック電圧Ｖfedが入力され、非反転入力端子（＋）に参照電圧生成部５２から参照電圧Ｖrefが入力される。差動増幅器５３は、反転入力端子から入力されるフィードバック電圧Ｖfedと、非反転入力端子から入力される参照電圧Ｖrefを比較増幅し、出力端子に出力する。差増増幅器５３の出力端子は、出力トランジスタ５６のゲート電極に接続されている。出力トランジスタ５６は、例えば、ＰチャネルＭＯＳトランジスタからなり、ソースが入力端子ＩＮに、ドレインが出力端子ＯＵＴに接続されている。帰還抵抗部５４は、出力端子ＯＵＴと接地ＧＮＤとの間に接続されている。帰還抵抗部５４は、直列接続された分割抵抗Ｒａ、Ｒｂを有している。帰還抵抗部５４は、抵抗Ｒａ、Ｒｂによって分割されるフィードバック電圧Ｖfedを、差動増幅器５３の反転入力端子に与えている。 In the differential amplifier 53, the feedback voltage V fed is input from the feedback resistor 54 to the inverting input terminal (−), and the reference voltage V ref is input from the reference voltage generating unit 52 to the non-inverting input terminal (+). The differential amplifier 53 compares and amplifies the feedback voltage V fed input from the inverting input terminal and the reference voltage V ref input from the non-inverting input terminal, and outputs it to the output terminal. The output terminal of the differential amplifier 53 is connected to the gate electrode of the output transistor 56. The output transistor 56 is composed of, for example, a P-channel MOS transistor, and has a source connected to the input terminal IN and a drain connected to the output terminal OUT. The feedback resistor unit 54 is connected between the output terminal OUT and the ground GND. The feedback resistor unit 54 includes divided resistors Ra and Rb connected in series. The feedback resistor unit 54 provides the feedback voltage V fed divided by the resistors Ra and Rb to the inverting input terminal of the differential amplifier 53.

安定化電源回路５０の出力端子ＯＵＴからの出力電圧ＶOUTは、参照電圧Ｖrefと抵抗の抵抗値Ｒａ、Ｒｂとで決定され、次式で表される。なお、抵抗Ｒａ、抵抗Ｒｂの抵抗値についてもＲａ、Ｒｂとして示す。
（式１） ＶOUT≒Ｖref（１＋Ｒｂ／Ｒａ）
安定化電源回路５０において、参照電圧Ｖrefと出力電圧ＶOUTの電圧差が小さい場合には、差動増幅器５３と帰還抵抗部５４とで構成される負帰還増幅器が発振しやすくなる。そのため、参照電圧Ｖrefと出力電圧ＶOUTの電圧差が小さい場合には、帰還抵抗部５４の抵抗比によって設定されるゲインＧ（増幅率）≒１／β（帰還率）＝１＋Ｒｂ／Ｒａを小さくしておく必要がある。 Output voltage V OUT from the output terminal OUT of the stabilized power supply circuit 50, the reference voltage V ref and the resistance of the resistance value Ra, is determined by the Rb, it is expressed by the following equation. The resistance values of the resistors Ra and Rb are also indicated as Ra and Rb.
(Formula 1) V OUT ≈ V ref (1 + Rb / Ra)
In the stabilized power supply circuit 50, when the voltage difference between the reference voltage V ref and the output voltage V OUT is small, the negative feedback amplifier composed of the differential amplifier 53 and the feedback resistor unit 54 is likely to oscillate. Therefore, when the voltage difference between the reference voltage V ref and the output voltage V OUT is small, the gain G (amplification factor) ≈1 / β (feedback factor) = 1 + Rb / Ra set by the resistance ratio of the feedback resistor unit 54 is set. It needs to be small.

図４は、特許文献１に示された回路の構成を示す図である。図４に示す回路は、参照電圧生成部３２、差動増幅器３３、出力トランジスタ３６を備えている。特許文献１に記載された回路は、１つの参照電圧生成部３２に対し、帰還部として、出力端子ＯＵＴと接地間にスイッチＳＷ３２によって選択接続される２つの帰還抵抗部（第１帰還抵抗部３４、第２帰還抵抗部３５）が設けられている。第１帰還抵抗部３４は、直列接続された抵抗Ｒ１０〜Ｒ１３と、抵抗Ｒ１２、Ｒ１３をそれぞれショートさせるＮチャネルＭＯＳトランジスタＴｒ１２、１３を有している。同様に、第２帰還抵抗部３５は、直列接続された抵抗Ｒ１０'〜Ｒ１３'と、抵抗Ｒ１２'、Ｒ１３'をそれぞれショートさせるＮチャネルＭＯＳトランジスタＴｒ１２'、１３'を有している。このように、第１帰還抵抗部３４と第２帰還抵抗部３５を出力端子ＯＵＴに選択的に接続可能とし、第１帰還抵抗部３４によって設定されるゲインＧと第２帰還抵抗部３５によって設定されるゲインＧを異なる値に設定することができる。   FIG. 4 is a diagram illustrating a configuration of a circuit disclosed in Patent Document 1. In FIG. The circuit shown in FIG. 4 includes a reference voltage generator 32, a differential amplifier 33, and an output transistor 36. In the circuit described in Patent Literature 1, two feedback resistor units (first feedback resistor unit 34) selectively connected to one reference voltage generation unit 32 as a feedback unit by a switch SW32 between the output terminal OUT and the ground. , A second feedback resistor section 35) is provided. The first feedback resistor unit 34 includes resistors R10 to R13 connected in series and N-channel MOS transistors Tr12 and Tr13 that short-circuit the resistors R12 and R13, respectively. Similarly, the second feedback resistor unit 35 includes resistors R10 ′ to R13 ′ connected in series and N-channel MOS transistors Tr12 ′ and 13 ′ that short-circuit the resistors R12 ′ and R13 ′, respectively. Thus, the first feedback resistor unit 34 and the second feedback resistor unit 35 can be selectively connected to the output terminal OUT, and the gain G set by the first feedback resistor unit 34 and the second feedback resistor unit 35 are set. The gain G to be set can be set to a different value.

図５は、特許文献２に記載された回路の構成を示す図である。この回路は、第１参照電圧生成部４１、第２参照電圧生成部４２、差動増幅器４３、帰還抵抗部としての帰還抵抗部４４、及び出力トランジスタ４６を備えて構成されている。帰還抵抗部４４は、直列接続された複数の抵抗Ｒ４０〜Ｒ４５を有し、抵抗Ｒ４０〜Ｒ４５のそれぞれに並列接続されるＮチャネルＭＯＳトランジスタＴｒ４２〜４５を有している。このように、第１参照電圧生成部４１及び第２参照電圧生成部４２を設け、異なる値の参照電圧Ｖref1、Ｖref2を生成することで、参照電圧を切り替えて出力電圧ＶOUTを変化させることができる。
特開２００６−１９１３５９号公報 特開平１０−２８９０２３号公報 FIG. 5 is a diagram showing a configuration of a circuit described in Patent Document 2. As shown in FIG. This circuit includes a first reference voltage generator 41, a second reference voltage generator 42, a differential amplifier 43, a feedback resistor 44 as a feedback resistor, and an output transistor 46. The feedback resistor unit 44 includes a plurality of resistors R40 to R45 connected in series, and N-channel MOS transistors Tr42 to 45 connected in parallel to the resistors R40 to R45, respectively. As described above, the first reference voltage generation unit 41 and the second reference voltage generation unit 42 are provided, and the reference voltages V ref1 and V ref2 having different values are generated, thereby switching the reference voltage and changing the output voltage V OUT . be able to.
JP 2006-191359 A JP-A-10-289023

しかしながら、特許文献１に記載された回路では、出力電圧ＶOUTの可変範囲によらず参照電圧Ｖrefが一定であるため、大きな出力電圧ＶOUTを得ようとした場合、分割抵抗の抵抗分割を大きな割合にしてゲインを大きくする必要がある。そのため、参照電圧Ｖrefと出力電圧ＶOUTの電圧差が大きい場合には、ゲインに伴って参照電圧Ｖrefに含まれるノイズも増幅される。この結果、特許文献１に記載された回路では、ノイズレベルがゲインに比例して悪化するという問題点を有していた。 However, in the circuit described in Patent Document 1, since the reference voltage V ref regardless of the variable range of the output voltage V OUT is constant, when obtaining a large output voltage V OUT, the resistance division dividing resistor It is necessary to increase the gain by a large ratio. Therefore, when the voltage difference between the reference voltage V ref and the output voltage V OUT is large, noise included in the reference voltage V ref is amplified along with the gain. As a result, the circuit described in Patent Document 1 has a problem that the noise level deteriorates in proportion to the gain.

一方、特許文献２に記載された回路では、複数の参照電圧Ｖrefに対し、帰還抵抗部４４が１つであるため、出力電圧ＶOUTを切り替えるために参照電圧Ｖrefを切り替えると、フィードバック電圧Ｖfedも追従して変化する。具体的には、参照電圧Ｖrefを、例えば、０．５Ｖの第１参照電圧Ｖref1から、１．０Ｖの第２参照電圧Ｖref2に切り替えると、帰還抵抗部である帰還抵抗部４４に流れる電流値が２倍に変化する。逆に、参照電圧Ｖrefを、１．０Ｖの第２参照電圧Ｖref2から０．５Ｖの第１参照電圧Ｖref1に切り替えると、帰還抵抗部４４に流れる電流値が１／２倍に変化する。 On the other hand, in the circuit described in Patent Document 2, since there is one feedback resistor 44 for a plurality of reference voltages V ref , when the reference voltage V ref is switched to switch the output voltage V OUT , the feedback voltage V fed also changes following. Specifically, for example, when the reference voltage V ref is switched from the first reference voltage V ref1 of 0.5 V to the second reference voltage V ref2 of 1.0 V, the reference voltage V ref flows to the feedback resistor unit 44 that is a feedback resistor unit. The current value changes twice. Conversely, when the reference voltage V ref is switched from the second reference voltage V ref2 of 1.0 V to the first reference voltage V ref1 of 0.5 V, the value of the current flowing through the feedback resistor unit 44 changes by a factor of 1/2. .

これにより、帰還抵抗部４４から出力されるフィードバック電圧Ｖfed値が変動し、差動増幅器４３の発振安定度が低下するという問題点を有する。ここで、定電圧を供給するレギュレータでは、接続される負荷に大電流を流す場合の高負荷の場合と、外部負荷に小電流を流す低負荷の場合において発振安定度が低下する。前述したような帰還抵抗部４４を流れる電流の変化は、特に負荷に小電流を流す場合の低負荷の場合に影響を与え、発振安定度を低下させるという問題点を有する。 As a result, the feedback voltage V fed value output from the feedback resistor unit 44 fluctuates, and the oscillation stability of the differential amplifier 43 decreases. Here, in a regulator that supplies a constant voltage, the oscillation stability decreases in the case of a high load in which a large current is passed through a connected load and in the case of a low load in which a small current is passed through an external load. The change in the current flowing through the feedback resistor 44 as described above has a problem in that it affects the low load when a small current is supplied to the load and lowers the oscillation stability.

また、特許文献２に記載された回路では、帰還抵抗部４４に流れる電流が変化するため、複数の参照電圧Ｖrefに対するフィードバック電圧Ｖfedを考慮して抵抗４２〜Ｒ４５を制御しなければならない。そのため、ＮチャネルＭＯＳトランジスタＴｒ４２〜４５の制御が煩雑となるという問題も有している。 Further, in the circuit described in Patent Document 2, since the current flowing through the feedback resistor unit 44 changes, the resistors 42 to R45 must be controlled in consideration of the feedback voltage V fed for the plurality of reference voltages V ref . Therefore, there is a problem that the control of the N channel MOS transistors Tr42 to Tr45 becomes complicated.

本発明に係る安定化電源回路の一態様は、第１参照電圧を生成する第１参照電圧生成部と、第２参照電圧を生成する第２参照電圧生成部と、前記第１参照電圧及び前記第２参照電圧のいずれか一方と、フィードバック電圧との電圧差に基づいた電圧を出力する差動増幅器と、前記第１参照電圧に対応する前記フィードバック電圧を生成して前記差動増幅器に与える第１帰還抵抗部と、前記第２参照電圧に対応する前記フィードバック電圧を生成して前記差動増幅器に与える第２帰還抵抗部と、を有するものである。   An aspect of the stabilized power supply circuit according to the present invention includes a first reference voltage generation unit that generates a first reference voltage, a second reference voltage generation unit that generates a second reference voltage, the first reference voltage, and the A differential amplifier that outputs a voltage based on a voltage difference between any one of the second reference voltages and a feedback voltage; and a feedback amplifier that generates and applies the feedback voltage corresponding to the first reference voltage to the differential amplifier A feedback resistor unit, and a second feedback resistor unit that generates the feedback voltage corresponding to the second reference voltage and applies the feedback voltage to the differential amplifier.

このように、参照電圧に応じたフィードバック電圧を差動増幅器に与えることで、出力電圧の変動に応じてフィードバック電圧が変動せず、安定化電源回路の安定化を図ることができる。   Thus, by providing the differential amplifier with the feedback voltage corresponding to the reference voltage, the feedback voltage does not vary according to the variation of the output voltage, and the stabilization power supply circuit can be stabilized.

本発明に係る安定化電源回路によれば、出力電圧の大きさに依らず安定して出力電圧を生成することができる。   According to the stabilized power supply circuit of the present invention, the output voltage can be stably generated regardless of the magnitude of the output voltage.

以下、添付した図面を参照して、本発明の実施の形態に係る安定化電源回路について説明する。   Hereinafter, a stabilized power supply circuit according to an embodiment of the present invention will be described with reference to the accompanying drawings.

図１は、本発明の実施の形態に係る安定化電源回路１０の一構成例を示す回路図である。この安定化電源回路１０は、予め設定された複数の定電圧を生成して外部の電気回路等に供給するものである。図１に示すように、安定化電源回路１０は、参照電圧Ｖrefを変更して出力電圧ＶOUTを設定する安定化電源回路１０であって、参照電圧Ｖrefとして第１参照電圧Ｖref1を生成する第１参照電圧生成部１１と、参照電圧Ｖrefとして第２参照電圧Ｖref2を生成する第２参照電圧生成部１２と、参照電圧Ｖrefとフィードバック電圧Ｖfedとの電圧差を増幅して出力電圧を生成する差動増幅器１３と、第１参照電圧Ｖref1に対応するフィードバック電圧Ｖfed1を生成して差動増幅器に与える第１帰還抵抗部１４と、第２参照電圧Ｖref2に対応するフィードバック電圧Ｖfed2を生成して差動増幅器１３に与える第２帰還抵抗部１５と、を有している。また、安定化電源回路１０は、ＰチャネルＭＯＳトランジスタによって構成される出力トランジスタ１６を備えている。 FIG. 1 is a circuit diagram showing a configuration example of a stabilized power supply circuit 10 according to an embodiment of the present invention. The stabilized power supply circuit 10 generates a plurality of preset constant voltages and supplies them to an external electric circuit or the like. As shown in FIG. 1, the stabilized power supply circuit 10 is a stabilized power supply circuit 10 that changes the reference voltage V ref to set the output voltage V OUT, and uses the first reference voltage V ref1 as the reference voltage V ref . a first reference voltage generating unit 11 for generating a second reference voltage generator 12 for generating a second reference voltage V ref2 as the reference voltage V ref, amplifies a voltage difference between the reference voltage V ref and the feedback voltage V a fed A differential amplifier 13 that generates an output voltage, a first feedback resistor section 14 that generates and applies a feedback voltage V fed1 corresponding to the first reference voltage V ref1 to the differential amplifier, and a second reference voltage V ref2 And a second feedback resistor section 15 that generates and applies the feedback voltage V fed2 to the differential amplifier 13. In addition, the stabilized power supply circuit 10 includes an output transistor 16 configured by a P-channel MOS transistor.

差動増幅器１３は、非反転入力端子（＋）に参照電圧Ｖrefが入力され、反転入力端子（−）に帰還抵抗部からのフィードバック電圧Ｖfedが入力される。第１参照電圧生成部１１は、スイッチＳＷ３を介して非反転入力端子に接続され、第２参照電圧生成部１２は、スイッチＳＷ３を介して非反転入力端子に接続されている。すなわち、スイッチＳＷ３を切り替えることで、差動増幅器１３には、参照電圧Ｖrefとして、第１参照電圧Ｖref1又は第２参照電圧Ｖref2が入力される。第１参照電圧Ｖref1は、例えば、０．５Ｖに設定され、第２参照電圧Ｖref2は、１．０Ｖに設定されている。差動増幅器１３の出力端子は、出力トランジスタ１６のゲート電極に接続されている。 In the differential amplifier 13, the reference voltage V ref is input to the non-inverting input terminal (+), and the feedback voltage V fed from the feedback resistor unit is input to the inverting input terminal (−). The first reference voltage generator 11 is connected to the non-inverting input terminal via the switch SW3, and the second reference voltage generator 12 is connected to the non-inverting input terminal via the switch SW3. That is, by switching the switch SW3, the first reference voltage Vref1 or the second reference voltage Vref2 is input to the differential amplifier 13 as the reference voltage Vref . For example, the first reference voltage V ref1 is set to 0.5V, and the second reference voltage V ref2 is set to 1.0V. The output terminal of the differential amplifier 13 is connected to the gate electrode of the output transistor 16.

差動増幅器１３は、非反転入力端子と反転入力端子との間の電圧差を増幅して、出力トランジスタ１６のゲート電極に出力する。すなわち、差動増幅器１３は、非反転入力端子と反転入力端子との間の電圧差に基づいて、出力トランジスタ１６の駆動能力を制御するよう構成されている。出力トランジスタ１６は、一方が入力端子ＩＮに接続され、他方が出力端子ＯＵＴに接続されている。出力トランジスタ１６が図１のように、ＰチャネルＭＯＳトランジスタによって構成されている場合には、ドレインが出力端子ＯＵＴに接続され、ソースが入力端子ＩＮに接続される。   The differential amplifier 13 amplifies the voltage difference between the non-inverting input terminal and the inverting input terminal and outputs the amplified voltage difference to the gate electrode of the output transistor 16. That is, the differential amplifier 13 is configured to control the driving capability of the output transistor 16 based on the voltage difference between the non-inverting input terminal and the inverting input terminal. One of the output transistors 16 is connected to the input terminal IN, and the other is connected to the output terminal OUT. When the output transistor 16 is composed of a P-channel MOS transistor as shown in FIG. 1, the drain is connected to the output terminal OUT and the source is connected to the input terminal IN.

第１帰還抵抗部１４は、第１参照電圧生成部１１によって生成される第１参照電圧Ｖref1に対応する第１フィードバック電圧Ｖfed1を生成するよう構成されている。また、第２帰還抵抗部１５は、第２参照電圧生成部１２によって生成される第２参照電圧Ｖref2に対応する第２フィードバック電圧Ｖfed2を生成するよう構成されている。この帰還抵抗部と参照電圧生成部との対応は、スイッチＳＷ１〜ＳＷ３によって制御されている。スイッチＳＷ３は、第１参照電圧生成部１１又は第２参照電圧生成部１２を選択的に差動増幅器１３の非反転入力端子に接続する。スイッチＳＷ１、２は、第１帰還抵抗部１４又は第２帰還抵抗部１５を選択的に電流回路に接続する。すべてのスイッチＳＷ１〜３を連動して動作させ、参照電圧に対応する帰還抵抗部が差動増幅器１３の反転入力端子に接続させるよう制御する。すなわち、スイッチＳＷ３によって第１参照電圧生成部１１が差動増幅器１３の非反転入力端子に接続される場合には、スイッチＳＷ１、２によって第１帰還抵抗部１４が差動増幅器１３の反転入力端子に接続される。また、スイッチＳＷ３によって第２参照電圧生成部１２が差動増幅器１３の非反転入力端子に接続される場合には、スイッチＳＷ１、２によって第２帰還抵抗部１５が差動増幅器１３の反転入力端子に接続される。このように、第１参照電圧生成部１１から第１参照電圧Ｖref1が差動増幅器１３に出力される場合には、第１帰還抵抗部１４から第１フィードバック電圧Ｖfed1が差動増幅器１３に与えられるよう制御する。また、第２参照電圧生成部１２から第２参照電圧Ｖref2が差動増幅器１３に出力される場合には、第２帰還抵抗部１５から第２フィードバック電圧Ｖref2が差動増幅器１３に与えられるよう制御する。 The first feedback resistor unit 14 is configured to generate a first feedback voltage V fed1 corresponding to the first reference voltage V ref1 generated by the first reference voltage generation unit 11. The second feedback resistor unit 15 is configured to generate a second feedback voltage V fed2 corresponding to the second reference voltage V ref2 generated by the second reference voltage generator 12. The correspondence between the feedback resistance unit and the reference voltage generation unit is controlled by the switches SW1 to SW3. The switch SW3 selectively connects the first reference voltage generation unit 11 or the second reference voltage generation unit 12 to the non-inverting input terminal of the differential amplifier 13. The switches SW1 and SW2 selectively connect the first feedback resistor unit 14 or the second feedback resistor unit 15 to the current circuit. All the switches SW1 to SW3 are operated in conjunction with each other so that the feedback resistor corresponding to the reference voltage is connected to the inverting input terminal of the differential amplifier 13. That is, when the first reference voltage generation unit 11 is connected to the non-inverting input terminal of the differential amplifier 13 by the switch SW3, the first feedback resistor unit 14 is connected to the inverting input terminal of the differential amplifier 13 by the switches SW1 and SW2. Connected to. Further, when the second reference voltage generator 12 is connected to the non-inverting input terminal of the differential amplifier 13 by the switch SW3, the second feedback resistor 15 is connected to the inverting input terminal of the differential amplifier 13 by the switches SW1 and SW2. Connected to. As described above, when the first reference voltage V ref1 is output from the first reference voltage generator 11 to the differential amplifier 13, the first feedback voltage V fed1 is output from the first feedback resistor 14 to the differential amplifier 13. Control as given. When the second reference voltage V ref2 is output from the second reference voltage generator 12 to the differential amplifier 13, the second feedback voltage V ref2 is supplied from the second feedback resistor 15 to the differential amplifier 13. Control as follows.

第１帰還抵抗部１４は、出力端子ＯＵＴと接地ＧＮＤとの間に接続されている。第１帰還抵抗部１４は、直列接続された複数の抵抗Ｒ０〜Ｒ３を備えて構成されている。接地とノードｎ１との間には抵抗Ｒ０が接続されている。また、ノードｎ１と出力端子ＯＵＴとの間には抵抗Ｒ１〜Ｒ３が接続されている。抵抗Ｒ２と抵抗Ｒ３には、それぞれの抵抗をショートさせるスイッチとなるＮチャネルＭＯＳトランジスタＴｒ２、Ｔｒ３がそれぞれ並列に接続されている。ＮチャネルＭＯＳトランジスタＴｒ２のソースには、抵抗Ｒ２の一端が接続され、ドレインには抵抗Ｒ２の他端が接続されている。ＮチャネルＭＯＳトランジスタＴｒ３のソースには抵抗Ｒ３の一端が接続され、ドレインには抵抗Ｒ３の他端が接続されている。第１帰還抵抗部１４は、スイッチＳＷ２を介して出力端子ＯＵＴに接続されている。   The first feedback resistor unit 14 is connected between the output terminal OUT and the ground GND. The first feedback resistor unit 14 includes a plurality of resistors R0 to R3 connected in series. A resistor R0 is connected between the ground and the node n1. Resistors R1 to R3 are connected between the node n1 and the output terminal OUT. N-channel MOS transistors Tr2 and Tr3 serving as switches for short-circuiting the respective resistors are connected in parallel to the resistors R2 and R3. One end of a resistor R2 is connected to the source of the N-channel MOS transistor Tr2, and the other end of the resistor R2 is connected to the drain. One end of a resistor R3 is connected to the source of the N-channel MOS transistor Tr3, and the other end of the resistor R3 is connected to the drain. The first feedback resistor unit 14 is connected to the output terminal OUT via the switch SW2.

第１帰還抵抗部１４は、抵抗Ｒ０と、抵抗Ｒ１〜Ｒ３の合成抵抗との抵抗比に基づき出力端子ＯＵＴから出力される出力電圧を分圧する。この分圧された電圧は、第１フィードバック電圧Ｖfed1としてノードｎ１から出力される。抵抗Ｒ０と、抵抗Ｒ１〜Ｒ３の合成抵抗との抵抗比は、ＮチャネルＭＯＳトランジスタＴｒ２、Ｔｒ３を任意にＯＮ／ＯＦＦさせることにより変化させることができる。これにより、第１帰還抵抗部１４によって決定される差動増幅器１３のゲインを制御することができる。 The first feedback resistor unit 14 divides the output voltage output from the output terminal OUT based on the resistance ratio between the resistor R0 and the combined resistor of the resistors R1 to R3. This divided voltage is output from the node n1 as the first feedback voltage V fed1 . The resistance ratio between the resistor R0 and the combined resistance of the resistors R1 to R3 can be changed by arbitrarily turning on / off the N-channel MOS transistors Tr2 and Tr3. Thereby, the gain of the differential amplifier 13 determined by the first feedback resistor unit 14 can be controlled.

同様に、第２帰還抵抗部１５は、出力端子ＯＵＴと接地ＧＮＤとの間に接続されている。第２帰還抵抗部１５は、直列接続された複数の抵抗Ｒ０'〜Ｒ３'を備えて構成されている。接地とノードｎ２との間には、抵抗Ｒ０'が接続され、ノードｎ２と出力端子ＯＵＴとの間には抵抗Ｒ０'〜Ｒ３'が接続されている。抵抗Ｒ２'と抵抗Ｒ３'には、それぞれの抵抗をショートさせるスイッチとなるＮチャネルＭＯＳトランジスタＴｒ２'、Ｔｒ３'が並列に接続されている。ＮチャネルＭＯＳトランジスタＴｒ２'のソースには抵抗Ｒ２'の一端が接続され、ドレインには抵抗Ｒ２'の他端が接続されている。ＮチャネルＭＯＳトランジスタＴｒ３'のソースには抵抗Ｒ３'の一端が接続され、ドレインには抵抗Ｒ３'の他端が接続されている。第２帰還抵抗部１５は、スイッチＳＷ２を介して出力端子ＯＵＴに接続されている。   Similarly, the second feedback resistor unit 15 is connected between the output terminal OUT and the ground GND. The second feedback resistor unit 15 includes a plurality of resistors R0 ′ to R3 ′ connected in series. A resistor R0 ′ is connected between the ground and the node n2, and resistors R0 ′ to R3 ′ are connected between the node n2 and the output terminal OUT. N-channel MOS transistors Tr2 ′ and Tr3 ′ serving as switches for short-circuiting the respective resistors are connected in parallel to the resistors R2 ′ and R3 ′. One end of a resistor R2 ′ is connected to the source of the N-channel MOS transistor Tr2 ′, and the other end of the resistor R2 ′ is connected to the drain. One end of a resistor R3 ′ is connected to the source of the N-channel MOS transistor Tr3 ′, and the other end of the resistor R3 ′ is connected to the drain. The second feedback resistor unit 15 is connected to the output terminal OUT via the switch SW2.

第２帰還抵抗部１５は、抵抗Ｒ０'と、抵抗Ｒ１'〜Ｒ３'の合成抵抗との抵抗比に基づき出力端子ＯＵＴから出力される出力電圧ＶOUTを分圧する。分圧された電圧は、第２フィードバック電圧Ｖfed2としてノードｎ２から出力される。抵抗Ｒ０'と、抵抗Ｒ１'〜Ｒ３'の合成抵抗との抵抗比は、ＮチャネルＭＯＳトランジスタＴｒ２'、Ｔｒ３'を任意にＯＮ／ＯＦＦさせることにより変更可能である。これにより、第２帰還抵抗部１５は、差動増幅器１３のゲインＧを任意に設定することができる。第１帰還抵抗部１４に設けられたノードｎ１と、第２帰還抵抗部１５に設けられたノードｎ２は、スイッチＳＷ１を介して差動増幅器１３の反転入力端子に接続されている。 The second feedback resistor unit 15 divides the output voltage VOUT output from the output terminal OUT based on the resistance ratio between the resistor R0 ′ and the combined resistance of the resistors R1 ′ to R3 ′. The divided voltage is output from the node n2 as the second feedback voltage V fed2 . The resistance ratio between the resistor R0 ′ and the combined resistance of the resistors R1 ′ to R3 ′ can be changed by arbitrarily turning on / off the N-channel MOS transistors Tr2 ′ and Tr3 ′. Thereby, the second feedback resistor unit 15 can arbitrarily set the gain G of the differential amplifier 13. The node n1 provided in the first feedback resistor unit 14 and the node n2 provided in the second feedback resistor unit 15 are connected to the inverting input terminal of the differential amplifier 13 via the switch SW1.

次に、このように構成された安定化電源回路１０の動作について説明する。図２は、本発明の実施形態に係る安定化電源回路１０の定電圧の設定方法を示す図である。ここでは、出力電圧の電圧範囲を１．０〜３．５Ｖとし、５００ｍＶステップで調整可能とする場合を考える。この場合には、第１帰還抵抗部１４の抵抗Ｒ０〜Ｒ３の抵抗値をすべて５ｋΩに設定し、第２帰還抵抗部１５の抵抗Ｒ０'を１０ｋΩ、抵抗Ｒ１'を１５ｋΩ、抵抗Ｒ２'、Ｒ３'を５ｋΩとして設定すればよい。参照電圧Ｖrefとして第１参照電圧Ｖref1が入力される場合には、第１帰還抵抗部１４が有効となる。また、参照電圧Ｖrefとして第２参照電圧Ｖref2が入力される場合には、第２帰還抵抗部１５が有効となる。 Next, the operation of the stabilized power supply circuit 10 configured as described above will be described. FIG. 2 is a diagram illustrating a constant voltage setting method of the stabilized power supply circuit 10 according to the embodiment of the present invention. Here, a case is considered where the voltage range of the output voltage is 1.0 to 3.5 V and can be adjusted in 500 mV steps. In this case, the resistance values of the resistors R0 to R3 of the first feedback resistor unit 14 are all set to 5 kΩ, the resistor R0 ′ of the second feedback resistor unit 15 is 10 kΩ, the resistor R1 ′ is 15 kΩ, and the resistors R2 ′ and R3 'May be set as 5 kΩ. When the first reference voltage V ref1 is input as the reference voltage V ref , the first feedback resistor unit 14 becomes effective. In addition, when the second reference voltage V ref2 is input as the reference voltage V ref , the second feedback resistor unit 15 becomes effective.

はじめに、生成電圧を１．０〜２．０Ｖに設定する場合には、ＳＷ１〜３によって第１参照電圧生成部１１及び第１帰還抵抗部１４を差動増幅器１３に接続し、第２参照電圧生成部１２及び第２帰還抵抗部１５を差動増幅器１３から切り離す。すなわち、参照電圧Ｖrefとして第１参照電圧Ｖref1が設定され、フィードバック電圧として第１フィードバック電圧Ｖfed1が設定される。Ａに示すように、定電圧として１．０Ｖを生成する場合には、抵抗Ｒ２、Ｒ３に対応するＮチャネルＭＯＳトランジスタＴｒ２、Ｔｒ３をＯＮにする。これにより、Ｒ２、Ｒ３の抵抗値は０となるため、ゲイン（Ｒ０＋Ｒ１＋Ｒ２＋Ｒ３）／Ｒ０は、２となる。これにより、出力電圧ＶOUTは、０．５Ｖ（第１参照電圧Ｖref1）×２（倍）＝１Ｖとなる。Ｂに示すように、定電圧として１．５Ｖを生成する場合には、抵抗３に接続されたＮチャネルＭＯＳトランジスタＴｒ３をＯＮにする、これにより、抵抗Ｒ３の抵抗値は０となるため、ゲイン（Ｒ０＋Ｒ１＋Ｒ２＋Ｒ３）／Ｒ０は、３となる。これにより、出力電圧ＶOUTは、０．５Ｖ（第１参照電圧Ｖref1）×３＝１．５Ｖとなる。同様に、Ｃに示すように、定電圧として２．０Ｖを生成する場合には、ＮチャネルＭＯＳトランジスタＴｒ２、３をＯＦＦとし、抵抗Ｒ１〜Ｒ３をすべて有効にする。これにより、ゲイン（Ｒ０＋Ｒ１＋Ｒ２＋Ｒ３）／Ｒ０は、４となり、出力電圧ＶOUTは２．０Ｖとなる。 First, when the generated voltage is set to 1.0 to 2.0 V, the first reference voltage generating unit 11 and the first feedback resistor unit 14 are connected to the differential amplifier 13 by SW1 to SW3, and the second reference voltage is set. The generator 12 and the second feedback resistor 15 are disconnected from the differential amplifier 13. That is, the first reference voltage V ref1 is set as the reference voltage V ref and the first feedback voltage V fed1 is set as the feedback voltage. As shown in A, when 1.0 V is generated as a constant voltage, the N-channel MOS transistors Tr2 and Tr3 corresponding to the resistors R2 and R3 are turned ON. As a result, the resistance values of R2 and R3 are 0, and the gain (R0 + R1 + R2 + R3) / R0 is 2. As a result, the output voltage V OUT becomes 0.5 V (first reference voltage V ref1 ) × 2 (times) = 1 V. As shown in B, when 1.5 V is generated as a constant voltage, the N-channel MOS transistor Tr3 connected to the resistor 3 is turned on. As a result, the resistance value of the resistor R3 becomes 0, and therefore the gain (R0 + R1 + R2 + R3) / R0 is 3. As a result, the output voltage V OUT becomes 0.5 V (first reference voltage V ref1 ) × 3 = 1.5 V. Similarly, as shown in C, when 2.0 V is generated as a constant voltage, the N-channel MOS transistors Tr2 and Tr3 are turned off and the resistors R1 to R3 are all enabled. As a result, the gain (R0 + R1 + R2 + R3) / R0 becomes 4, and the output voltage V OUT becomes 2.0V.

続いて、生成電圧を２．５Ｖ〜３．５Ｖに設定する場合には、ＳＷ１〜３によって第２参照電圧生成部１２及び第２帰還抵抗部１５を差動増幅器１３に接続し、第１参照電圧生成部１１及び第１帰還抵抗部１４を差動増幅器１３から切り離す。すなわち、参照電圧Ｖrefとして第２参照電圧Ｖref2が設定され、フィードバック電圧として第２フィードバック電圧Ｖfed2が設定される。Ｄに示すように、定電圧として２．５Ｖに設定する場合には、抵抗Ｒ２'、Ｒ３'に対応するＮチャネルＭＯＳトランジスタＴｒ２'、Ｔｒ３'をＯＮにする。これにより、抵抗Ｒ２'、Ｒ３'がショートされ、抵抗Ｒ２'、Ｒ３'の両端の電圧差が０となる。これにより、ゲイン（Ｒ０'＋Ｒ１'＋Ｒ２'＋Ｒ３'）／Ｒ０'は、２．５となる。これにより、出力電圧ＶOUTは、２．５Ｖとなる。Ｅに示すように、定電圧として３．０に設定する場合には、抵抗Ｒ３'に対応するＮチャネルＭＯＳトランジスタＴｒ３'をＯＮにする。これにより、ゲイン（Ｒ０'＋Ｒ１'＋Ｒ２'＋Ｒ３'）／Ｒ０'は３．０となり、出力電圧ＶOUTは３．０Ｖに設定される。Ｆに示すように、定電圧として３．５Ｖに設定する場合には、抵抗Ｒ２'、Ｒ３'に対応するＮチャネルＭＯＳトランジスタＴｒ２'、Ｔｒ３'をＯＦＦにする。これにより、抵抗Ｒ１'〜Ｒ３'がすべて有効となり、ゲイン（Ｒ０'＋Ｒ１'＋Ｒ２'＋Ｒ３'）／Ｒ０'は３．５となる。これにより、出力電圧ＶOUTは３．５Ｖに設定される。 Subsequently, when the generated voltage is set to 2.5 V to 3.5 V, the second reference voltage generating unit 12 and the second feedback resistor unit 15 are connected to the differential amplifier 13 by SW1 to SW3, and the first reference is made. The voltage generator 11 and the first feedback resistor 14 are disconnected from the differential amplifier 13. That is, the second reference voltage V ref2 is set as the reference voltage V ref , and the second feedback voltage V fed2 is set as the feedback voltage. As shown in D, when the constant voltage is set to 2.5 V, the N-channel MOS transistors Tr2 ′ and Tr3 ′ corresponding to the resistors R2 ′ and R3 ′ are turned ON. As a result, the resistors R2 ′ and R3 ′ are short-circuited, and the voltage difference between both ends of the resistors R2 ′ and R3 ′ becomes zero. As a result, the gain (R0 ′ + R1 ′ + R2 ′ + R3 ′) / R0 ′ becomes 2.5. As a result, the output voltage V OUT becomes 2.5V. As shown in E, when the constant voltage is set to 3.0, the N-channel MOS transistor Tr3 ′ corresponding to the resistor R3 ′ is turned ON. Thereby, the gain (R0 ′ + R1 ′ + R2 ′ + R3 ′) / R0 ′ becomes 3.0, and the output voltage V OUT is set to 3.0V. As shown in F, when the constant voltage is set to 3.5 V, the N-channel MOS transistors Tr2 ′ and Tr3 ′ corresponding to the resistors R2 ′ and R3 ′ are turned off. Thereby, the resistors R1 ′ to R3 ′ are all effective, and the gain (R0 ′ + R1 ′ + R2 ′ + R3 ′) / R0 ′ is 3.5. Thereby, the output voltage V OUT is set to 3.5V.

以上のように、所望の出力電圧ＶOUTに対して、第１、２参照電圧生成部、及び第１、２帰還抵抗部を選択して差動増幅器１３に接続する。そして第１帰還抵抗部１４又は第２帰還抵抗部１５のＮチャネルＭＯＳトランジスタＴｒ２、Ｔｒ３、Ｔｒ２'、Ｔｒ３'を所望の電圧値に応じてＯＮ／ＯＦＦさせることで、所望の出力電圧ＶOUTを得る。 As described above, the first and second reference voltage generators and the first and second feedback resistor units are selected and connected to the differential amplifier 13 for the desired output voltage V OUT . Then, by turning ON / OFF the N-channel MOS transistors Tr2, Tr3, Tr2 ′, Tr3 ′ of the first feedback resistor unit 14 or the second feedback resistor unit 15 according to a desired voltage value, a desired output voltage V OUT is set. obtain.

このように構成された安定化電源回路１０では、第１参照電圧Ｖref1、第２参照電圧Ｖref2に対して、それぞれに対応する帰還抵抗部が設けられているため、参照電圧Ｖrefに対応した大きさのフィードバック電圧Ｖfedを生成することができる。これにより、参照電圧Ｖrefの大きさに関わらず、帰還抵抗部１４、１５に流れる電流を大きく変化させないよう構成することができる。換言すれば、フィードバック電圧Ｖfedの大きさを、参照電圧Ｖrefに対して一定範囲に収めることができる。この結果、差動増幅器１３の発振動作を出力電圧の範囲において安定化させることができる。
また、フィードバック電圧Ｖfedが大きく変動しないため、ＮチャネルＭＯＳトランジスタＴｒ２、Ｔｒ３、Ｔｒ２'、Ｔｒ３を順にＯＮ／ＯＦＦさせれば、容易に出力電圧ＶOUTの調整をすることができる。 In the stabilized power supply circuit 10 configured as described above, since the feedback resistor section corresponding to each of the first reference voltage V ref1 and the second reference voltage V ref2 is provided, it corresponds to the reference voltage V ref . A feedback voltage V fed having a magnitude as described above can be generated. As a result, the current flowing through the feedback resistor units 14 and 15 can be configured not to change greatly regardless of the magnitude of the reference voltage V ref . In other words, the magnitude of the feedback voltage V fed can be kept within a certain range with respect to the reference voltage V ref . As a result, the oscillation operation of the differential amplifier 13 can be stabilized in the output voltage range.
Further, since the feedback voltage V fed does not fluctuate greatly, the output voltage VOUT can be easily adjusted by sequentially turning on / off the N-channel MOS transistors Tr2, Tr3, Tr2 ′, Tr3.

また、複数の参照電圧生成部１１、１２を設け、参照電圧Ｖrefに応じて帰還抵抗部１４、１５を切り替えるよう構成することで、それぞれの帰還抵抗部によって設定されるゲインＧを低減させることができる。従来の安定化電源回路では、参照電圧が０．５Ｖであり、出力電圧範囲を１．０〜３．５Ｖとする場合には、１つの帰還抵抗部によってゲインが１〜７の範囲を有するよう構成しなければならない。そのため、従来の安定化電源回路において最大出力３．５Ｖを得る場合にあっては、参照電圧Ｖrefに含まれるノイズがゲインＧである７倍に増幅されることになる。これに対し、本実施形態に係る安定化電源回路１０は、最大出力３．５Ｖを得るためには、１．０Ｖの第２参照電圧生成部１２を用いることで、第２帰還抵抗部１５のゲインを３とすることができる（図２参照）。これによって、大きな出力を生成する場合にあっても、参照電圧Ｖrefに含まれるノイズの影響を低減させることができる。 Further, by providing a plurality of reference voltage generation units 11 and 12 and switching the feedback resistance units 14 and 15 according to the reference voltage V ref , the gain G set by each feedback resistance unit can be reduced. Can do. In the conventional stabilized power supply circuit, when the reference voltage is 0.5 V and the output voltage range is 1.0 to 3.5 V, the gain has a range of 1 to 7 by one feedback resistor unit. Must be configured. Therefore, when the maximum output of 3.5 V is obtained in the conventional stabilized power supply circuit, the noise included in the reference voltage V ref is amplified by 7 times that is the gain G. In contrast, the stabilized power supply circuit 10 according to the present embodiment uses the second reference voltage generation unit 12 of 1.0 V in order to obtain the maximum output of 3.5 V, so that the second feedback resistance unit 15 The gain can be 3 (see FIG. 2). Thereby, even when a large output is generated, the influence of noise included in the reference voltage V ref can be reduced.

なお、説明では、電圧範囲を１．０〜３．５Ｖとし、５００ｍＶステップで調整可能とする場合について説明したが、要求される電圧範囲についてそれぞれの抵抗Ｒ０〜Ｒ３、Ｒ０'〜Ｒ３'の抵抗値を設定すればよい。   In the description, the voltage range is set to 1.0 to 3.5 V, and adjustment is possible in steps of 500 mV. A value should be set.

また、本実施形態では、参照電圧及び帰還抵抗部をそれぞれ２つずつ設けるよう構成したが、参照電圧及び帰還抵抗部は任意の数だけ設けることができる。この場合、参照電圧に対応する帰還抵抗部をそれぞれ設ければよい。   In this embodiment, two reference voltages and two feedback resistance units are provided, but an arbitrary number of reference voltages and feedback resistance units can be provided. In this case, a feedback resistor unit corresponding to the reference voltage may be provided.

尚、本発明は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。   It should be noted that the present invention is not limited to the above-described embodiment, and it is needless to say that various modifications can be made without departing from the gist of the present invention.

本発明の実施形態に係る安定化電源回路の一構成例を示す回路図である。It is a circuit diagram showing an example of 1 composition of a stabilized power circuit concerning an embodiment of the present invention. 本発明の実施形態に係る安定化電源回路１０の定電圧の設定方法を示す図である。It is a figure which shows the setting method of the constant voltage of the stabilized power supply circuit 10 which concerns on embodiment of this invention. 従来の安定化電源回路の基本回路を示す図である。It is a figure which shows the basic circuit of the conventional stabilized power supply circuit. 特許文献１に記載された回路の構成を示す図である。It is a figure which shows the structure of the circuit described in patent document 1. FIG. 特許文献２に記載された回路の構成を示す図である。It is a figure which shows the structure of the circuit described in patent document 2. FIG.

符号の説明Explanation of symbols

１０ 安定化電源回路
１１ 第１参照電圧生成部
１２ 第２参照電圧生成部
１３ 差動増幅器
１４ 第１帰還抵抗部
１５ 第２帰還抵抗部
１６ 出力トランジスタ
Ｖfed フィードバック電圧
Ｖfed1 第１フィードバック電圧
Ｖfed2 第２フィードバック電圧
ＩＮ 入力端子
ｎ１ ノード
ｎ２ ノード
ＩＮ 入力端子
ＯＵＴ 出力端子
Ｒ０〜Ｒ３ 抵抗
Ｒ０'〜Ｒ３' 抵抗
Ｖref 参照電圧
Ｖref1 第１参照電圧
Ｖref2 第２参照電圧
ＳＷ１〜ＳＷ３ スイッチ
Ｔｒ２、Ｔｒ３、Ｔｒ２'、Ｔｒ３' ＮチャネルＭＯＳトランジスタ
ＶOUT 出力電圧
ＶIN 入力電圧 10 Stabilized power supply circuit 11 First reference voltage generator 12 Second reference voltage generator 13 Differential amplifier 14 First feedback resistor 15 Second feedback resistor 16 Output transistor V fed feedback voltage V fed1 First feedback voltage V fed2 Second feedback voltage IN Input terminal n1 Node n2 Node IN Input terminal OUT Output terminals R0 to R3 Resistors R0 ′ to R3 ′ Resistor V ref reference voltage V ref1 First reference voltage V ref2 Second reference voltage SW1 to SW3 Switches Tr2, Tr3 , Tr2 ′, Tr3 ′ N-channel MOS transistor V OUT output voltage V IN input voltage

Claims (5)

第１参照電圧を生成する第１参照電圧生成部と、
第２参照電圧を生成する第２参照電圧生成部と、
前記第１参照電圧及び前記第２参照電圧のいずれか一方と、フィードバック電圧との電圧差に基づいた電圧を出力する差動増幅器と、
前記第１参照電圧に対応する前記フィードバック電圧を生成して前記差動増幅器に与える第１帰還抵抗部と、
前記第２参照電圧に対応する前記フィードバック電圧を生成して前記差動増幅器に与える第２帰還抵抗部と、を有する
安定化電源回路。 A first reference voltage generator for generating a first reference voltage;
A second reference voltage generator for generating a second reference voltage;
A differential amplifier that outputs a voltage based on a voltage difference between any one of the first reference voltage and the second reference voltage and a feedback voltage;
A first feedback resistor unit that generates the feedback voltage corresponding to the first reference voltage and applies the feedback voltage to the differential amplifier;
And a second feedback resistor section that generates the feedback voltage corresponding to the second reference voltage and supplies the feedback voltage to the differential amplifier. 前記第１帰還抵抗部及び前記第２帰還抵抗部は、ほぼ同じ電流が流れるよう構成される
請求項１記載の安定化電源回路。 The stabilized power supply circuit according to claim 1, wherein the first feedback resistor unit and the second feedback resistor unit are configured such that substantially the same current flows. 前記第１帰還抵抗部及び前記第２帰還抵抗部は、
直列接続された複数の抵抗と、
複数の前記抵抗のうち任意の抵抗と並列接続されるスイッチと、を有する
請求項１又は２記載の安定化電源回路。 The first feedback resistor unit and the second feedback resistor unit are:
A plurality of resistors connected in series;
The stabilized power supply circuit according to claim 1, further comprising: a switch connected in parallel with an arbitrary resistor among the plurality of resistors. 前記差動増幅器から出力される電圧が制御電極に与えられ、当該安定化電源回路の出力電圧を設定するトランジスタを更に有する
請求項１乃至３のうちいずれか１項に記載の安定化電源回路。 4. The stabilized power supply circuit according to claim 1, further comprising a transistor configured to apply a voltage output from the differential amplifier to a control electrode and set an output voltage of the stabilized power supply circuit. 5. 前記第１帰還抵抗部の複数の前記抵抗は、同じ抵抗値を有し、
前記第２帰還抵抗部の複数の前記抵抗は、異なる抵抗値を有する
請求項１乃至４のうちいずれか１項に記載の安定化電源装置。 The plurality of resistors of the first feedback resistor unit have the same resistance value,
5. The stabilized power supply device according to claim 1, wherein the plurality of resistors of the second feedback resistor unit have different resistance values. 6.
JP2007259665A 2007-10-03 2007-10-03 Stabilized power supply circuit Pending JP2009087293A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007259665A JP2009087293A (en) 2007-10-03 2007-10-03 Stabilized power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007259665A JP2009087293A (en) 2007-10-03 2007-10-03 Stabilized power supply circuit

Publications (1)

Publication Number Publication Date
JP2009087293A true JP2009087293A (en) 2009-04-23

Family

ID=40660595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007259665A Pending JP2009087293A (en) 2007-10-03 2007-10-03 Stabilized power supply circuit

Country Status (1)

Country Link
JP (1) JP2009087293A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011039578A (en) * 2009-08-06 2011-02-24 Minebea Co Ltd Power supply unit
JP2011238103A (en) * 2010-05-12 2011-11-24 Renesas Electronics Corp Power supply circuit
JP2013131173A (en) * 2011-12-22 2013-07-04 Fujitsu Semiconductor Ltd Step-down power supply circuit
CN103226370A (en) * 2012-01-31 2013-07-31 精工电子有限公司 Voltage regulator
JP2014140270A (en) * 2013-01-21 2014-07-31 Denso Corp Gate drive circuit
JP2015079307A (en) * 2013-10-15 2015-04-23 セイコーインスツル株式会社 Voltage regulator
CN104679084A (en) * 2013-11-27 2015-06-03 展讯通信（上海）有限公司 Voltage correction circuit and low-dropout linear regulator system
WO2016202185A1 (en) 2015-06-15 2016-12-22 Micron Technology, Inc. Apparatuses and methods for providing reference voltages
JP2021002638A (en) * 2019-06-18 2021-01-07 富士電機株式会社 Semiconductor device and method of testing the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5381931A (en) * 1976-12-27 1978-07-19 Fujitsu Ltd Integrated circuit for variable output type stabilization power source
JPS5785110A (en) * 1980-11-18 1982-05-27 Oki Electric Ind Co Ltd Dc stabilized power supply circuit
JPS62109462U (en) * 1985-12-26 1987-07-13
JP2000066744A (en) * 1998-08-17 2000-03-03 Nec Corp Semiconductor device with built-in regulator
JP2002170391A (en) * 2000-11-29 2002-06-14 Nec Microsystems Ltd Reference voltage generating circuit of non-volatile memory
JP2003005845A (en) * 2001-06-21 2003-01-08 Nec Microsystems Ltd Voltage regulator
JP2003338550A (en) * 2002-05-20 2003-11-28 Nec Micro Systems Ltd Semiconductor reference voltage generator circuit
JP2006191359A (en) * 2005-01-06 2006-07-20 Nec Electronics Corp Voltage supply circuit, microphone unit and method of adjusting sensitivity of unit

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5381931A (en) * 1976-12-27 1978-07-19 Fujitsu Ltd Integrated circuit for variable output type stabilization power source
JPS5785110A (en) * 1980-11-18 1982-05-27 Oki Electric Ind Co Ltd Dc stabilized power supply circuit
JPS62109462U (en) * 1985-12-26 1987-07-13
JP2000066744A (en) * 1998-08-17 2000-03-03 Nec Corp Semiconductor device with built-in regulator
JP2002170391A (en) * 2000-11-29 2002-06-14 Nec Microsystems Ltd Reference voltage generating circuit of non-volatile memory
JP2003005845A (en) * 2001-06-21 2003-01-08 Nec Microsystems Ltd Voltage regulator
JP2003338550A (en) * 2002-05-20 2003-11-28 Nec Micro Systems Ltd Semiconductor reference voltage generator circuit
JP2006191359A (en) * 2005-01-06 2006-07-20 Nec Electronics Corp Voltage supply circuit, microphone unit and method of adjusting sensitivity of unit

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011039578A (en) * 2009-08-06 2011-02-24 Minebea Co Ltd Power supply unit
JP2011238103A (en) * 2010-05-12 2011-11-24 Renesas Electronics Corp Power supply circuit
JP2013131173A (en) * 2011-12-22 2013-07-04 Fujitsu Semiconductor Ltd Step-down power supply circuit
US8890503B2 (en) 2011-12-22 2014-11-18 Fujitsu Semiconductor Limited Step-down power supply circuit
CN103226370B (en) * 2012-01-31 2016-06-15 精工半导体有限公司 Voltage regulator
CN103226370A (en) * 2012-01-31 2013-07-31 精工电子有限公司 Voltage regulator
KR20130088800A (en) * 2012-01-31 2013-08-08 세이코 인스트루 가부시키가이샤 Voltage regulator
KR102007630B1 (en) * 2012-01-31 2019-08-06 에이블릭 가부시키가이샤 Voltage regulator
JP2014140270A (en) * 2013-01-21 2014-07-31 Denso Corp Gate drive circuit
US9059709B2 (en) 2013-01-21 2015-06-16 Denso Corporation Gate drive circuit for transistor
JP2015079307A (en) * 2013-10-15 2015-04-23 セイコーインスツル株式会社 Voltage regulator
CN104679084A (en) * 2013-11-27 2015-06-03 展讯通信（上海）有限公司 Voltage correction circuit and low-dropout linear regulator system
CN104679084B (en) * 2013-11-27 2016-01-27 展讯通信（上海）有限公司 Voltage calibration circuit and low pressure difference linearity voltage-stabilizing system
WO2016202185A1 (en) 2015-06-15 2016-12-22 Micron Technology, Inc. Apparatuses and methods for providing reference voltages
EP3308467A4 (en) * 2015-06-15 2019-01-23 Micron Technology, INC. Apparatuses and methods for providing reference voltages
US11119523B2 (en) 2015-06-15 2021-09-14 Micron Technology, Inc. Apparatuses and methods for providing reference voltages
US11150681B2 (en) 2015-06-15 2021-10-19 Micron Technology, Inc. Apparatuses and methods for providing reference voltages
JP2021002638A (en) * 2019-06-18 2021-01-07 富士電機株式会社 Semiconductor device and method of testing the same
JP7419769B2 (en) 2019-06-18 2024-01-23 富士電機株式会社 Semiconductor device and its testing method

Similar Documents

Publication Publication Date Title
JP2009087293A (en) Stabilized power supply circuit
US7750738B2 (en) Process, voltage and temperature control for high-speed, low-power fixed and variable gain amplifiers based on MOSFET resistors
JP5008472B2 (en) Voltage regulator
CN108885474B (en) Regulator circuit
JP4628176B2 (en) Power supply device and electronic device
JP5490549B2 (en) Semiconductor integrated circuit and differential amplifier and buffer amplifier using the same
JP2006191359A (en) Voltage supply circuit, microphone unit and method of adjusting sensitivity of unit
JP2017126259A (en) Power supply unit
JP2006313412A (en) Current drive circuit
JP5160317B2 (en) Voltage regulator
JP3953009B2 (en) Transconductance adjustment circuit
KR20090048327A (en) Voltage regulator
JP2008270732A (en) Semiconductor device
JP2007233657A (en) Amplifier, step-down regulator using it, and operational amplifier
KR102207264B1 (en) Reference Voltage Generator
JP2010003115A (en) Constant current circuit
US20080265863A1 (en) Reference current circuit for adjusting its output current at a low power-supply voltage
JP2010246287A (en) Current control circuit
JP2010108419A (en) Reference voltage generating circuit and regulator using the same
JP2008027141A (en) Constant-voltage circuit
JP5666694B2 (en) Load current detection circuit
JP2008072234A (en) Driver circuit
JP2008218911A (en) Light-emitting diode drive circuit
JP4584677B2 (en) Power supply circuit, semiconductor device
JP2009230373A (en) Constant current circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100512

A977 Report on retrieval

Effective date: 20120309

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A02 Decision of refusal

Effective date: 20120807

Free format text: JAPANESE INTERMEDIATE CODE: A02