JP4382219B2 - Method of hydrogenating polycrystalline silicon film and method of manufacturing thin film transistor - Google Patents
Method of hydrogenating polycrystalline silicon film and method of manufacturing thin film transistor Download PDFInfo
- Publication number
- JP4382219B2 JP4382219B2 JP31020799A JP31020799A JP4382219B2 JP 4382219 B2 JP4382219 B2 JP 4382219B2 JP 31020799 A JP31020799 A JP 31020799A JP 31020799 A JP31020799 A JP 31020799A JP 4382219 B2 JP4382219 B2 JP 4382219B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- chamber
- seasoning
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Thin Film Transistor (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、多結晶シリコン膜の水素化処理方法および薄膜トランジスタの製造方法に関し、特に工程の合理化に好適な多結晶シリコン膜の水素化処理方法に関するものである。
【0002】
【従来の技術】
近年、液晶表示装置等のスイッチング素子として用いられる薄膜トランジスタ(Thin Film Transistor, 以下、TFTと略記することもある)は、キャリア移動度が高く、高速動作性が得られることから、半導体層として従来用いられてきた非晶質シリコンに代えて、多結晶シリコンが多用されるようになってきた。
ところが、半導体層に多結晶シリコンを用いたTFTでは、多結晶シリコンの結晶粒界でSiダングリングボンドによるトラップ準位が存在し、キャリアの捕獲が起こり、結晶粒界に沿った障壁ポテンシャルが形成されてキャリア移動度が低下し、オン電流が小さくなるという問題を有していた。
そこで、この問題を解決するために、多結晶シリコンの結晶粒界に水素原子を導入し、Siダングリングボンドを水素と結合させてトラップ密度を小さくし、障壁ポテンシャルを低くしてキャリア移動度を向上させる、いわゆる多結晶シリコンの水素化処理が採用されている。
【0003】
従来、水素化処理の方法としては、例えば特開平2−187037号公報等に見られるように、RFグロー放電等を用いて発生させた水素プラズマに多結晶シリコン膜を晒す方法と、特開平6−252172号公報等に見られるように、基板上に形成したプラズマシリコン窒化膜等を水素拡散源として基板のアニールを行う方法とが提案されている。
【0004】
前者の方法を採る場合、水素プラズマの作用によって特に多結晶シリコン膜にダメージが生じ、場合によっては多結晶シリコン膜が極度にエッチングされて消失してしまうことさえあった。この現象は、水素化処理の効率を上げるためにRFパワーを高くする程顕著になる。そこで、多結晶シリコン膜を水素プラズマダメージから保護するためにある程度の膜厚を持ったキャップ層を形成する技術が提案されている。
【0005】
図8は、水素化処理を行う時点でのTFTの素子構造を示すものである。透明基板80上に多結晶シリコン層81が形成され、多結晶シリコン層81を覆うようにゲート絶縁膜82が形成されている。ゲート絶縁膜82上にゲート電極83が形成され、多結晶シリコン層81のうち、ゲート電極83の直下の部分がチャネル領域81b、その側方がソース領域81aおよびドレイン領域81cとなっている。また、基板全面を覆うように例えばシリコン窒化膜等からなるキャップ層84が形成されている。そして、この図8に示す構造の基板を図9に示すプラズマ処理装置を用いて水素化処理する。
【0006】
図9に示すプラズマ処理装置は、チャンバー90の下部に基板保持用のサセプタ91が設置され、チャンバー90の上部にガス導入用のシャワーヘッド92が設置されている。そこで、サセプタ91上に基板Wを載置し、シャワーヘッド92から水素ガスGを導入するとともに高周波電源93から高周波電力を印加すると、チャンバー90内に水素プラズマPが発生し、水素原子の侵入により多結晶シリコン層81が水素化処理される。この際、基板Wの最上層にキャップ層84が存在することで、水素プラズマによるダメージから多結晶シリコン層81が保護される。
【0007】
一方、図10は、後者の水素化処理方法、特に特開平6−252172号公報に記載の方法を採る際のTFTの素子構造を示している。透明基板100上に多結晶シリコン膜101が形成され、多結晶シリコン膜101のチャネル領域101bの上部にゲート絶縁膜102が形成されている。ゲート絶縁膜102上にゲート電極103が形成され、チャネル領域101bの側方がソース領域101aおよびドレイン領域101cとなっている。そして、このTFT104を覆う第1層間絶縁膜105が形成されるとともに、第1層間絶縁膜105を貫通してソース領域101aに達する第1コンタクトホール106が形成され、第1コンタクトホール106を介してソース領域101aに接続される金属配線電極107が形成されている。さらに、第1層間絶縁膜105上に第2層間絶縁膜108が形成されるとともに、第2層間絶縁膜108、第1層間絶縁膜105を貫通してドレイン領域101cに達する第2コンタクトホール109が形成され、第2コンタクトホール109を介してドレイン領域101cに接続される画素電極110が形成されている。そして、透明基板100の裏面には水素拡散源となるプラズマシリコン窒化膜等の水素含有膜111が形成されている。この図10に示す構造の基板をアニールすることにより水素含有膜111から水素原子を拡散させ、多結晶シリコン膜101の水素化処理を行う。
【0008】
【発明が解決しようとする課題】
しかしながら、上記従来の水素化処理方法には以下のような問題点があった。
前者の方法の場合、水素プラズマ処理工程に先だって水素プラズマダメージから多結晶シリコン膜を保護するためのキャップ層を成膜する工程が必要になる。このキャップ層は水素プラズマ処理中は多結晶シリコン膜の保護層として機能するが、キャップ層自身も水素プラズマダメージを受けるため、このキャップ層をそのまま層間絶縁膜として用いることはできず、水素プラズマ処理後はキャップ層を除去しなければならない。このように、水素プラズマ処理工程前に、使用後は不要になるキャップ層の成膜工程を挿入しなければならないので、水素化処理に係る工程の複雑化、処理時間の増大を招くという問題があった。なお、仮にキャップ層を除去せずに残しておいたとしても、キャップ層のみでは層間絶縁膜となり得ないので、再度層間絶縁膜の成膜が必要である。
【0009】
あるいは、キャップ層を用いない方法としては、水素プラズマ処理時のRFパワーを充分に下げることによって、水素プラズマダメージを軽減することも考えられる。ところが、通常の水素プラズマ処理ではRFパワーをかなり高くしたとしても、数十分といった長い処理時間が必要であり、ダメージ軽減のためにRFパワーを下げれば下げる程水素化の効率が低下するので、処理時間がますます長くなってしまう、という問題を抱えている。
【0010】
また後者の方法の場合も、水素化工程中に基板裏面への水素含有膜の成膜工程が必要となるため、水素化処理に係る工程の複雑化、処理時間の増大を招く、という同様の問題を抱えていた。
【0011】
本発明は、上記の課題を解決するためになされたものであって、工程の複雑化、処理時間の増大等の従来の問題を解決し得る多結晶シリコン膜の水素化処理方法、およびこの水素化処理方法を用いたTFTの製造方法を提供することを目的とする。
【0012】
【課題を解決するための手段】
上記の目的を達成するために、本発明の多結晶シリコン膜の水素化処理方法は、チャンバーの内壁にシーズニング膜が堆積したプラズマCVD装置を用いて水素プラズマ処理を行うことによって多結晶シリコン膜の水素化処理を行うことを特徴とするものである。
【0013】
また本発明の多結晶シリコン膜の水素化処理方法は、より具体的には、プラズマCVD装置のチャンバーの内壁にシーズニング膜を堆積させる工程と、チャンバー内に多結晶シリコン膜が形成された基板を導入し、このチャンバー内にて前記基板に水素プラズマ処理を施す工程とを有することを特徴とするものである。
【0014】
従来の多結晶シリコン膜の水素化処理方法は、キャップ層あるいはその他の膜を水素プラズマ処理前に予め基板上に成膜しておく方法であり、この成膜工程の存在により上記の問題が生じていた。これに対して、本発明の多結晶シリコン膜の水素化処理方法は、水素プラズマ処理前に基板に対して成膜を行うのではなく、水素プラズマ処理にプラズマCVD装置を用いることとして、チャンバーの内壁にシーズニング膜が堆積した状態で水素プラズマ処理を行うというものである。
【0015】
プラズマCVD装置の使用時にはいわゆる「シーズニング」と呼ばれる処理を行う場合がある。「シーズニング」とは、処理前にチャンバー内を例えばNF3ガスを用いてクリーニングした場合、クリーニング後にチャンバー内に残留するNF3ガスを閉じ込めるため、チャンバー内に基板を入れない状態で成膜を行うことである。これにより、次の処理の再現性を高めることができる。本明細書では、このシーズニング処理によってチャンバーの内壁等に堆積した膜のことを「シーズニング膜」という。よって、上記の「チャンバーの内壁にシーズニング膜を堆積させる…」という表現は、チャンバーの内壁のみにシーズニング膜を堆積させることを意味するのではなく、チャンバー内に設置した種々の部材の表面を含むチャンバーの内壁にシーズニング膜を堆積させるという意味である。ただし、導電性の確保、基板裏面の汚れ防止等の観点から、基板を載置するサセプタの上面にはシーズニング膜を堆積させないことが好ましい。
【0016】
チャンバーの内壁にシーズニング膜が堆積した状態で水素プラズマ処理を行った場合、水素プラズマが持つスパッタ作用によりシーズニング膜がスパッタされ、このスパッタされたシーズニング膜が基板上に堆積する。この時、水素原子が多結晶シリコン膜中に侵入していき、結晶粒界でのSiダングリングボンドの終端処理が進行するのと同時に、基板上に堆積したシーズニング膜が保護膜として機能し、多結晶シリコン膜が水素プラズマダメージを受けることが防止される。
【0017】
このように、チャンバー内壁にシーズニング膜が堆積した状態で水素プラズマ処理を行いさえすれば、多結晶シリコン膜への水素プラズマダメージを抑制しつつ水素化処理を実施することができるので、従来のように水素プラズマ処理に先だって基板上に成膜を行う必要がなくなる。したがって、水素プラズマ処理前の成膜工程があるために水素化処理工程が複雑化する、処理時間が増大するという従来の問題点を解決することができる。
【0018】
なお、本発明の水素化処理方法では、従来法に比べてシーズニング膜形成工程が必須となるために結局、水素化処理工程の複雑化や処理時間の増大につながると思えるかもしれない。しかしながら、本発明の方法は、1台のプラズマCVD装置を用いてシーズニング膜形成、水素プラズマ処理を一連のシーケンスで連続的に行うことができるので、水素プラズマ処理前に全く別工程で基板上に成膜を行っていた従来の方法に比べれば、はるかに水素化処理工程の簡単化、処理時間の短縮を図ることができる。
【0019】
さらに、チャンバー内壁からのスパッタリングにより基板上に堆積されたシーズニング膜は、CVD法により基板上に直接成膜した膜に比べてポーラスな膜であるから、水素プラズマ処理時に保護膜として機能し、役目が終わった後に除去する場合にも、ウェットエッチング等を用いて下地の膜に対して選択性良く容易に除去できるという利点も得られる。
【0020】
なお、シーズニング膜の堆積工程の前に、プラズマCVD装置のチャンバーの内壁をクリーニングする工程を挿入するのが好ましい。
この構成によれば、一旦チャンバーの内壁をクリーニングした後でシーズニング膜を堆積させるので、水素プラズマ処理時のスパッタリングによりシーズニング膜以外の余計な膜や不純物等が基板上に堆積することがない。
【0021】
シーズニング膜として堆積させる膜としては、シリコン窒化膜、シリコン酸化膜、シリコン窒化酸化膜のいずれか一種またはこれらの組み合わせから構成することができる。
これらの膜はプラズマCVD法により形成し得る一般的な膜であり、他の工程へ悪影響を及ぼすこともなく、プラズマCVD装置の一般的な仕様によりシーズニング膜として形成可能なものである。
【0022】
また、水素プラズマダメージからの多結晶シリコン膜の保護という観点から必要な膜厚は、RFパワー密度が2.38W/cm2以上の条件で水素プラズマ処理を行う場合に、チャンバー内壁に堆積させるシーズニング膜の膜厚を、当該チャンバー上部のシャワーヘッド表面での値で80nm以上、3μm以下の範囲とすることが望ましい。またこの時、基板上に実際に堆積されるシーズニング膜の膜厚は、5〜20nm程度である。
これらの数値範囲は本願発明者が行った実験に基づくものであり、後の[実施例]の項で詳述する。
【0023】
本発明のTFTの製造方法は、基板上に多結晶シリコン膜からなる半導体層を形成する工程と、半導体層の少なくとも上面にゲート絶縁膜を形成する工程と、ゲート絶縁膜上にゲート電極を形成する工程と、ゲート電極をマスクとして半導体層中に不純物イオンを注入することによりTFTのソース領域およびドレイン領域を形成する工程と、上記本発明の多結晶シリコン膜の水素化処理方法を用いて半導体層の水素化処理を行う工程とを有することを特徴とするものである。
また、本発明の他のTFTの製造方法は、基板上に多結晶シリコン膜からなる半導体層を形成する工程と、該半導体層の少なくとも上面にゲート絶縁膜を形成する工程と、チャンバーの内壁にシーズニング膜が堆積したプラズマCVD装置を用いて多結晶シリコン膜の水素化処理を行う工程と、を有することを特徴とするものである。
【0024】
本発明のTFTの製造方法は、上記本発明の多結晶シリコン膜の水素化処理方法を用いたものであるので、合理的な製造プロセスを有するものであり、製造期間の短縮、製造コストの低減等を図ることができる。
【0025】
【発明の実施の形態】
以下、本発明の一実施の形態を図1ないし図3を参照して説明する。
本実施の形態のTFTの製造方法は、液晶表示装置の構成要素であるアクティブマトリクス基板に用いるTFTであって、トップゲート型(順スタガ型)TFTの製造方法の一例について説明する。
図1および図2は本実施の形態のTFTの製造方法を工程順を追って示す工程断面図である。
【0026】
まず、図1(a)に示すように、ガラス基板、石英基板等の透明基板1上にCVD法等を用いて多結晶シリコン膜を成膜し、この多結晶シリコン膜をフォトリソグラフィー、エッチングによりパターニングして島状の半導体層2を形成する。なお、多結晶シリコン膜を直接成膜することに代えて、一旦非晶質シリコン膜を形成した後、これにアニールを施して多結晶化し、多結晶シリコン膜を形成しても良い。
次に、図1(b)に示すように、ゲート絶縁膜3となるシリコン酸化膜を全面に成膜する。
【0027】
次に、図1(c)に示すように、ゲート電極形成用の金属であるアルミニウム膜を成膜し、これをフォトリソグラフィー、エッチングによりパターニングしてゲート電極4を形成する。
次いで、ゲート電極4をマスクとして例えば31P+等のn型不純物をイオン注入することにより、ゲート電極4の側方にあたる半導体層2の両端にn型不純物拡散層からなるソース領域2a、ドレイン領域2cをそれぞれ形成する。ソース領域2a、ドレイン領域2c間がチャネル領域2bとなる。
【0028】
次に、図1(d)に示すように、図1(c)の工程が終了した基板に対して半導体層2の水素化処理を行う。この際には、図3に示したプラズマCVD装置を使用する。プラズマCVD装置は、予めチャンバー20の内部をクリーニングして、チャンバー20の内壁等に付着した不要な膜をエッチング除去する。クリーニングにはNF3ガスを用い、処理条件は、一例としてRFパワー密度を1.71W/cm2、チャンバー内圧力を20〜70Pa、Ar/NF3ガス流量を900sccm、温度を約370℃、電極間距離を約40.6mm、処理時間を5分、とする。
【0029】
クリーニング後、シャワーヘッド21の表面等を含むチャンバー20の内壁にシーズニング膜22を成膜する、いわゆるシーズニング処理を行う。本実施の形態ではシーズニング膜22としてシリコン窒化膜を成膜することにする。シーズニング処理の条件は、一例としてRFパワー密度を0.76W/cm2、チャンバー内圧力を200Pa、N2ガス流量を2000sccm、NH3ガス流量を800sccm、SiH4ガス流量を160sccm、温度を約370℃、電極間距離を約37.1mm、処理時間を1分、とする。これらクリーニング工程、シーズニング処理工程はチャンバー20内に基板Wを搬入せず、空の状態で行う。
【0030】
シーズニング処理後、チャンバー20内に基板Wを搬入して水素プラズマ処理を行う。この際には、サセプタ23上に基板Wを載置し、シャワーヘッド21から水素ガスGを導入するとともに高周波電源24から高周波電力を印加すると、チャンバー20内に水素プラズマPが発生し、水素原子の侵入により半導体層2が水素化処理される。また水素プラズマ発生と同時に、図1(d)に示すように、チャンバー20内に堆積されたシーズニング膜22がスパッタされて飛散し、基板上の全面にシリコン窒化膜5が堆積する。以上の工程により、半導体層2をなす多結晶シリコンの結晶粒界でのSiダングリングボンドの終端処理が進行するのと同時に、基板上に堆積したシリコン窒化膜5により半導体層2への水素プラズマダメージが防止される。水素プラズマ処理の条件は、一例としてRFパワー密度を2.38W/cm2、チャンバー内圧力を400Pa、H2ガス流量を4000sccm、温度を約370℃、電極間距離を約24.4mm、処理時間を30分、とする。この条件において、基板上に実際に堆積するシリコン窒化膜5の膜厚は5〜20nm程度となる。
【0031】
次に、必要に応じて基板上に堆積したシリコン窒化膜5をバッファードフッ酸等を用いてエッチング除去する。なお、このシリコン窒化膜5を残しておいても後工程で特に支障がない場合には除去しなくても良い。
その後、図2(e)に示すように、層間絶縁膜6を成膜し、半導体層2のソース領域2a、ドレイン領域2cに達するコンタクトホール7,8をそれぞれ開口する。次いで、スパッタ法等により全面にアルミニウム等の金属膜を成膜した後、これをフォトリソグラフィー、エッチングによりパターニングし、ソース電極9、ドレイン電極10を形成する。
【0032】
次に、図2(f)に示すように、全面にパッシベーション膜11を成膜した後、このパッシベーション膜11をフォトリソグラフィー、エッチングによりパターニングし、パッシベーション膜11を貫通してドレイン電極10に達するコンタクトホール12を形成する。次いで、全面にインジウム錫酸化物(Indium Tin Oxide, 以下、ITOと略記する)を成膜した後、このITO膜をフォトリソグラフィー、エッチングによりパターニングし、コンタクトホール12の部分でドレイン電極10と電気的に接続される画素電極13を形成する。以上の工程により、TFTが完成する。そして、このようにして作製されたTFTやこれに接続された画素電極を行列状に配置することによって、アクティブマトリクス基板に用いるTFTアレイ基板が完成する。
【0033】
本実施の形態のTFTの製造方法によれば、多結晶シリコン膜からなる半導体層2の水素化処理工程においてチャンバー20内にシーズニング膜22を堆積させた後、水素プラズマ処理を実施しているため、水素プラズマ処理と同時に、スパッタされたシーズニング膜22であるシリコン窒化膜5が基板上に堆積し、このシリコン窒化膜5により半導体層2への水素プラズマダメージが抑制される。したがって、従来の水素化処理方法のように水素プラズマ処理に先だって基板上に成膜を行う必要がなくなり、水素プラズマ処理前の成膜工程に伴う水素化処理工程の複雑化、処理時間の増大という従来の問題点を解決することができる。
【0034】
さらに、チャンバー20内壁からのスパッタリングにより基板上に堆積されたシリコン窒化膜5は、CVD法により基板上に直接成膜したシリコン窒化膜に比べてポーラスな膜であるから、除去する際にはバッファードフッ酸等に軽く晒すだけで容易に除去することができる。
【0035】
このように、本実施の形態は合理的な製造プロセスを有するものであり、製造期間の短縮、製造コストの低減等を図ることができる。
【0036】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば本実施の形態ではシーズニング膜の例としてシリコン窒化膜を挙げたが、シリコン酸化膜、シリコン窒化酸化膜等を用いても良い。また、本実施の形態の水素化処理工程におけるクリーニング条件、シーズニング条件、水素プラズマ条件等の諸条件に関しては適宜変更が可能である。さらに、TFTの製造方法に関しても上記実施の形態に限ることなく、適宜応用が可能である。
【0037】
【実施例】
以下、本願発明者が行った本発明の効果を検証する実験について説明する。
[実験1]
まず最初に、シーズニング処理を施したチャンバー内で水素プラズマ処理を行ったとき、実際に基板上へのシーズニング膜の堆積が見られるかどうかを確認した。
寸法が6インチの単結晶シリコン基板を用意し、この単結晶シリコン基板に対してプラズマCVD装置を用いて水素プラズマ処理を実施した。使用したプラズマCVD装置のチャンバーには予めシリコン窒化膜によるシーズニング処理を行っておいた。
本実験でのシーズニング処理条件は、RFパワー密度:0.76W/cm2、チャンバー内圧力:200Pa、N2ガス流量:2000sccm、NH3ガス流量:800sccm、SiH4ガス流量:160sccm、温度:370℃、電極間距離:37.1mm、とした。また、水素プラズマ処理条件は、RFパワー密度:2.38W/cm2、チャンバー内圧力:400Pa、H2ガス流量:4000sccm、温度:370℃、電極間距離:24.4mm、とした。なお、本実験の目的がシーズニング膜の基板への堆積を確認することにあるため、分析のしやすさから多結晶シリコン薄膜ではなく、単結晶シリコン基板を用いることにした。
【0038】
上記の処理が終わった基板の表面をオージェ電子分光法により分析した。オージェ電子スペクトルを図4に、デプスプロファイルを図5に示す。
図4からわかるように、基板の最表面ではシリコン(Si)のピークと窒素(N)のピークが確認された。なお、それ以外に炭素(C)、酸素(O)、フッ素(F)等のピークも見られるが、これらは基板表面の汚染や酸化によるものと推定される。
また図5からわかるように、スパッタ時間が0分から1分40秒程度までの範囲で窒素が検出されている。このスパッタ時間は表面から深さ20nm程度までの領域に相当する。
これら分析データから、予めシーズニング処理を施しておいたチャンバー内で水素プラズマ処理を行うと基板上にシーズニング膜が堆積し、上記の条件においては膜厚が20nm程度のシリコン窒化膜が堆積したことが実証された。
【0039】
[実験2]
次に、シーズニング処理の程度と水素プラズマダメージの抑止効果との関係を調べる実験を行った。
膜厚70nmの多結晶シリコン膜を表面に形成したガラス基板を用意し、上記実施の形態で例示した条件でプラズマCVDチャンバーのクリーニング処理、シーズニング処理、ついで基板の水素プラズマ処理を行った。
すなわち、クリーニング条件は、使用ガス:NF3ガス、RFパワー密度:1.71W/cm2、チャンバー内圧力:20〜70Pa、Ar/NF3ガス流量:900sccm、温度:370℃、電極間距離:40.6mm、処理時間:5分、である。
水素プラズマ処理条件は、RFパワー密度:2.38W/cm2、チャンバー内圧力:400Pa、H2ガス流量:4000sccm、温度:370℃、電極間距離:24.4mm、処理時間:30分、である。
シーズニング処理条件は、RFパワー密度:0.76W/cm2、チャンバー内圧力:200Pa、N2ガス流量:2000sccm、NH3ガス流量:800sccm、SiH4ガス流量:160sccm、温度:370℃、電極間距離:37.1mmとした。
そして、シーズニング処理時間のみを0秒、10秒、20秒、40秒、60秒と変化させた5種類の試料を作成した。
【0040】
上記5種類の試料について、水素プラズマ処理時の多結晶シリコン膜上へのシリコン窒化膜の堆積量(デポ量)、多結晶シリコン膜表面のエッチング量をそれぞれ測定した。測定方法は分光エリプソメータを用いて、水素プラズマ処理前後の多結晶シリコン膜の膜厚差と、水素プラズマ処理後のシリコン窒化膜の膜厚を求めた。ここでの各測定値は基板面内5点の測定値の平均を採用した。また、目視により膜表面の外観観察を行った。
【0041】
結果を表1、図6および図7に示す。なお、表1中の「シャワーヘッド上の推定膜厚」とは、各実験条件毎にシャワーヘッド上に実際に堆積したシリコン窒化膜の膜厚を測定するのは些か困難であるため、チャンバー内のシャワーヘッド上に堆積するシリコン窒化膜の膜厚と、上記水素プラズマ処理条件における基板上へのシリコン窒化膜のデポ量との相関関係を予め調べておき、シリコン窒化膜のデポ量からシャワーヘッド上に堆積したシリコン窒化膜の膜厚を推定した値である。図6は横軸にシーズニング時間、縦軸にデポ量およびエッチング量をとったグラフであり、図7は横軸にシーズニング膜厚、縦軸にデポ量およびエッチング量をとったグラフである。
【0042】
【表1】
【0043】
これらの結果から明らかなように、シーズニング処理を行わなかった場合(シーズニング時間:0秒)、エッチング量が12.00nmと大きく、基板の端部から30mmの範囲の多結晶シリコン膜が水素プラズマダメージにより消失しているのが確認された。これに対して、シーズニング時間を10〜60秒とした場合、シリコン窒化膜のデポ量は6〜11nm程度の範囲で変動するが、エッチング量は6〜7nm程度の範囲に安定して抑制できている。この観点だけからすると、シーズニング時間は10秒で良いように思えるが、基板端部の多結晶シリコン膜がダメージを受けやすく、シーズニング時間が10秒では基板端部から2mmの範囲の多結晶シリコン膜が消失し、シーズニング時間が20秒では基板端部の多結晶シリコン膜がわずかに消失しているのが確認された。これらの点も考慮し、基板の端部でも多結晶シリコン膜が消失しないようにするためには、シーズニング時間は少なくとも40秒、シャワーヘッド上の膜厚に換算して80nm以上が必要であることがわかった。シャワーヘッド上の膜厚をこれ以上にすれば水素プラズマダメージから多結晶シリコン膜を充分に保護することができる。ただし、シーズニング膜が3μmを越えると、今度はシーズニング膜がチャンバー内壁から剥がれ落ち、パーティクルの原因となることが経験的に知られており、3μm以下とすることが望ましい。
【0044】
多結晶シリコン膜の保護に必要なシーズニング膜の膜厚は、水素プラズマ処理時のRFパワー密度に大きく依存する。よって、「シーズニング膜の膜厚がシャワーヘッド上で80nm以上必要」というのは、あくまでも水素プラズマ処理時のRFパワー密度が2.38W/cm2の場合である。しかしながら、水素プラズマ処理は比較的時間を要するため、今後のプロセスはRFパワー密度をより大きくして処理時間を短くする方向に進むと考えられる。そのような場合には、RFパワー密度の大きさに応じて最適なシーズニング膜厚を適宜設定すればよい。
【0045】
【発明の効果】
以上、詳細に説明したように、本発明によれば、多結晶シリコン膜からなる半導体層の水素化処理工程において、チャンバー内壁にシーズニング膜が堆積した状態で水素プラズマ処理を実施するため、水素プラズマ処理と同時に、スパッタされたシーズニング膜が基板上に堆積し、多結晶シリコン膜への水素プラズマダメージが抑制される。したがって、従来の水素化処理方法のように水素プラズマ処理に先だって基板上に成膜を行う必要がなく、水素プラズマ処理前の成膜工程に伴う水素化処理工程の複雑化、処理時間の増大という問題点を解決することができる。
【図面の簡単な説明】
【図1】 本発明の一実施の形態であるTFTの製造方法を工程順を追って示す工程断面図である。
【図2】 同、工程断面図の続きである。
【図3】 本実施の形態に用いるプラズマCVD装置のチャンバーを示す模式図である。
【図4】 本発明の実施例の[実験1]から得られた分析データであって、膜表面のオージェ電子スペクトルを示すグラフである。
【図5】 同、デプスプロファイルを示すグラフである。
【図6】 本発明の実施例の[実験2]のデータであって、シーズニング時間とデポ量、エッチング量との関係を示すグラフである。
【図7】 同、シーズニング膜厚とデポ量、エッチング量との関係を示すグラフである。
【図8】 従来の水素化処理方法における処理時のTFTの素子構造を示す断面図である。
【図9】 同方法に用いるプラズマ処理装置のチャンバーを示す模式図である。
【図10】 従来の他の水素化処理方法における処理時のTFTの素子構造を示す断面図である。
【符号の説明】
1 透明基板
2 半導体層
2a ソース領域
2b チャネル領域
2c ドレイン領域
3 ゲート絶縁膜
4 ゲート電極
5 シリコン窒化膜(スパッタされたシーズニング膜)
20 チャンバー
21 シャワーヘッド
22 シーズニング膜
23 サセプタ
24 高周波電源
W 基板[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for hydrogenating a polycrystalline silicon film and a method for manufacturing a thin film transistor, and more particularly to a method for hydrogenating a polycrystalline silicon film suitable for rationalizing the process.
[0002]
[Prior art]
In recent years, a thin film transistor (hereinafter abbreviated as “TFT”) used as a switching element in a liquid crystal display device or the like is conventionally used as a semiconductor layer because of high carrier mobility and high speed operation. In place of the amorphous silicon that has been used, polycrystalline silicon has been frequently used.
However, in TFTs that use polycrystalline silicon as the semiconductor layer, trap levels due to Si dangling bonds exist at the polycrystalline silicon grain boundaries, trapping of carriers occurs, and a barrier potential is formed along the grain boundaries. As a result, the carrier mobility is lowered and the on-current is reduced.
Therefore, in order to solve this problem, hydrogen atoms are introduced into the grain boundaries of polycrystalline silicon, Si dangling bonds are combined with hydrogen to reduce the trap density, and the barrier potential is lowered to increase the carrier mobility. A so-called polycrystalline silicon hydrogenation treatment is used.
[0003]
Conventionally, as a hydrogenation method, as disclosed in, for example, Japanese Patent Laid-Open No. 2-187037, a method of exposing a polycrystalline silicon film to hydrogen plasma generated using RF glow discharge or the like, As seen in Japanese Patent Publication No. -252172, a method of annealing a substrate using a plasma silicon nitride film or the like formed on the substrate as a hydrogen diffusion source has been proposed.
[0004]
When the former method is adopted, the polycrystalline silicon film is particularly damaged by the action of the hydrogen plasma, and in some cases, the polycrystalline silicon film is extremely etched and disappears. This phenomenon becomes more prominent as the RF power is increased in order to increase the efficiency of the hydrotreatment. Therefore, a technique for forming a cap layer having a certain thickness in order to protect the polycrystalline silicon film from hydrogen plasma damage has been proposed.
[0005]
FIG. 8 shows the element structure of the TFT at the time of performing the hydrogenation treatment. A
[0006]
In the plasma processing apparatus shown in FIG. 9, a
[0007]
On the other hand, FIG. 10 shows an element structure of a TFT when the latter hydrogenation method, particularly the method described in Japanese Patent Laid-Open No. 6-252172 is adopted. A
[0008]
[Problems to be solved by the invention]
However, the conventional hydrotreating method has the following problems.
In the former method, a step of forming a cap layer for protecting the polycrystalline silicon film from hydrogen plasma damage is required prior to the hydrogen plasma treatment step. This cap layer functions as a protective layer for the polycrystalline silicon film during the hydrogen plasma treatment, but the cap layer itself is also damaged by hydrogen plasma, so this cap layer cannot be used as an interlayer insulating film as it is. After that, the cap layer must be removed. As described above, since a cap layer forming step that becomes unnecessary after use must be inserted before the hydrogen plasma treatment step, there is a problem in that the steps involved in the hydrogenation treatment are complicated and the processing time is increased. there were. Note that even if the cap layer is left without being removed, the cap layer alone cannot be used as an interlayer insulating film, so that an interlayer insulating film needs to be formed again.
[0009]
Alternatively, as a method not using the cap layer, it is conceivable to reduce hydrogen plasma damage by sufficiently reducing the RF power during the hydrogen plasma treatment. However, even if the RF power is considerably increased in normal hydrogen plasma processing, a long processing time of several tens of minutes is required, and the lower the RF power is for reducing the damage, the lower the efficiency of hydrogenation. There is a problem that the processing time becomes longer and longer.
[0010]
In the case of the latter method, a process for forming a hydrogen-containing film on the back surface of the substrate is required during the hydrogenation process, which leads to a complicated process related to the hydrogenation process and an increase in processing time. I had a problem.
[0011]
The present invention has been made to solve the above-described problems, and is a method for hydrotreating a polycrystalline silicon film that can solve the conventional problems such as complicated processes and increased processing time, and the hydrogen. It is an object of the present invention to provide a method for manufacturing a TFT using the chemical treatment method.
[0012]
[Means for Solving the Problems]
In order to achieve the above object, a method for hydrogenating a polycrystalline silicon film according to the present invention uses a plasma CVD apparatus in which a seasoning film is deposited on the inner wall of a chamber.Perform hydrogenation treatment of polycrystalline silicon film by hydrogen plasma treatmentIt is characterized by this.
[0013]
The method for hydrogenating a polycrystalline silicon film according to the present invention more specifically includes a step of depositing a seasoning film on the inner wall of a chamber of a plasma CVD apparatus, and a substrate on which the polycrystalline silicon film is formed in the chamber. And introducing a hydrogen plasma treatment to the substrate in the chamber.
[0014]
A conventional method for hydrogenating a polycrystalline silicon film is a method in which a cap layer or other film is formed on a substrate in advance before the hydrogen plasma treatment. It was. In contrast, the method for hydrogenating a polycrystalline silicon film according to the present invention does not form a film on a substrate before hydrogen plasma treatment, but uses a plasma CVD apparatus for hydrogen plasma treatment. The hydrogen plasma treatment is performed with a seasoning film deposited on the inner wall.
[0015]
When using the plasma CVD apparatus, a process called “seasoning” may be performed. “Seasoning” means, for example, NF in the chamber before processing.ThreeWhen cleaning with gas, NF remaining in the chamber after cleaningThreeIn order to confine the gas, the film formation is performed without placing the substrate in the chamber. Thereby, the reproducibility of the next process can be improved. In the present specification, a film deposited on the inner wall of the chamber by this seasoning process is referred to as a “seasoning film”. Therefore, the expression “depositing a seasoning film on the inner wall of the chamber ...” does not mean that the seasoning film is deposited only on the inner wall of the chamber, but includes the surfaces of various members installed in the chamber. This means that a seasoning film is deposited on the inner wall of the chamber. However, it is preferable not to deposit a seasoning film on the upper surface of the susceptor on which the substrate is placed, from the viewpoint of ensuring conductivity and preventing contamination on the back surface of the substrate.
[0016]
When the hydrogen plasma treatment is performed with the seasoning film deposited on the inner wall of the chamber, the seasoning film is sputtered by the sputtering action of the hydrogen plasma, and the sputtered seasoning film is deposited on the substrate. At this time, hydrogen atoms penetrate into the polycrystalline silicon film, and simultaneously with the termination of Si dangling bonds at the crystal grain boundaries, the seasoning film deposited on the substrate functions as a protective film, The polycrystalline silicon film is prevented from being damaged by hydrogen plasma.
[0017]
Thus, as long as the hydrogen plasma treatment is performed with the seasoning film deposited on the inner wall of the chamber, the hydrogenation treatment can be performed while suppressing hydrogen plasma damage to the polycrystalline silicon film. In addition, it is not necessary to form a film on the substrate prior to the hydrogen plasma treatment. Accordingly, it is possible to solve the conventional problems that the hydrogenation process is complicated due to the film formation process before the hydrogen plasma process, and the processing time is increased.
[0018]
In the hydrotreating method of the present invention, a seasoning film forming step is essential as compared with the conventional method, so that it may eventually seem that the hydrotreating step is complicated and the processing time is increased. However, in the method of the present invention, seasoning film formation and hydrogen plasma treatment can be continuously performed in a series of sequences using a single plasma CVD apparatus. Compared with the conventional method in which film formation has been performed, the hydrotreatment process can be greatly simplified and the treatment time can be shortened.
[0019]
Furthermore, since the seasoning film deposited on the substrate by sputtering from the inner wall of the chamber is a porous film compared to the film formed directly on the substrate by the CVD method, it functions as a protective film during the hydrogen plasma treatment. In the case of removing the film after completion of the process, there is also an advantage that it can be easily removed with good selectivity to the underlying film using wet etching or the like.
[0020]
In addition, it is preferable to insert the process of cleaning the inner wall of the chamber of the plasma CVD apparatus before the seasoning film deposition process.
According to this configuration, since the seasoning film is deposited after the inner wall of the chamber is once cleaned, unnecessary films, impurities, and the like other than the seasoning film are not deposited on the substrate by sputtering during the hydrogen plasma treatment.
[0021]
The film to be deposited as the seasoning film can be composed of any one of a silicon nitride film, a silicon oxide film, a silicon nitride oxide film, or a combination thereof.
These films are general films that can be formed by the plasma CVD method, and can be formed as seasoning films according to the general specifications of the plasma CVD apparatus without adversely affecting other processes.
[0022]
The film thickness required from the viewpoint of protecting the polycrystalline silicon film from hydrogen plasma damage is RF power density of 2.38 W / cm.2When hydrogen plasma treatment is performed under the above conditions, it is desirable that the thickness of the seasoning film deposited on the inner wall of the chamber be in the range of 80 nm or more and 3 μm or less as a value on the surface of the shower head above the chamber. At this time, the thickness of the seasoning film actually deposited on the substrate is about 5 to 20 nm.
These numerical ranges are based on experiments conducted by the inventor of the present application and will be described in detail in the following [Example] section.
[0023]
The TFT manufacturing method of the present invention includes a step of forming a semiconductor layer made of a polycrystalline silicon film on a substrate, a step of forming a gate insulating film on at least the upper surface of the semiconductor layer, and forming a gate electrode on the gate insulating film A step of forming a source region and a drain region of a TFT by implanting impurity ions into the semiconductor layer using the gate electrode as a mask, and a method for hydrogenating a polycrystalline silicon film according to the present invention. And a step of performing hydrogenation treatment of the layer.
Further, another TFT manufacturing method of the present invention includes a step of forming a semiconductor layer made of a polycrystalline silicon film on a substrate, a step of forming a gate insulating film on at least the upper surface of the semiconductor layer, and an inner wall of the chamber. And a step of hydrogenating the polycrystalline silicon film using a plasma CVD apparatus on which a seasoning film is deposited.
[0024]
The TFT manufacturing method of the present invention uses the polycrystalline silicon film hydrogenation method of the present invention, and therefore has a reasonable manufacturing process, shortens the manufacturing period, and reduces the manufacturing cost. Etc. can be achieved.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of the present invention will be described below with reference to FIGS.
The TFT manufacturing method of this embodiment is a TFT used for an active matrix substrate which is a constituent element of a liquid crystal display device, and an example of a manufacturing method of a top gate type (forward stagger type) TFT will be described.
FIG. 1 and FIG. 2 are process cross-sectional views illustrating the manufacturing method of the TFT according to the present embodiment step by step.
[0026]
First, as shown in FIG. 1A, a polycrystalline silicon film is formed on a
Next, as shown in FIG. 1B, a silicon oxide film to be the
[0027]
Next, as shown in FIG. 1C, an aluminum film, which is a metal for forming a gate electrode, is formed and patterned by photolithography and etching to form the
Next, for example, using the
[0028]
Next, as shown in FIG. 1D, the
[0029]
After cleaning, a so-called seasoning process is performed in which a
[0030]
After seasoning, the substrate W is carried into the
[0031]
Next, if necessary, the
Thereafter, as shown in FIG. 2E, an
[0032]
Next, as shown in FIG. 2 (f), after forming a
[0033]
According to the TFT manufacturing method of the present embodiment, since the
[0034]
Furthermore, the
[0035]
Thus, this embodiment has a rational manufacturing process, and can shorten the manufacturing period, reduce the manufacturing cost, and the like.
[0036]
The technical scope of the present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention. For example, although a silicon nitride film is used as an example of the seasoning film in the present embodiment, a silicon oxide film, a silicon oxynitride film, or the like may be used. In addition, various conditions such as cleaning conditions, seasoning conditions, and hydrogen plasma conditions in the hydrogenation treatment process of the present embodiment can be changed as appropriate. Further, the TFT manufacturing method is not limited to the above embodiment, and can be applied as appropriate.
[0037]
【Example】
Hereinafter, an experiment for verifying the effect of the present invention performed by the present inventor will be described.
[Experiment 1]
First, it was confirmed whether or not a seasoning film was actually deposited on the substrate when the hydrogen plasma treatment was performed in the chamber subjected to the seasoning treatment.
A single crystal silicon substrate having a size of 6 inches was prepared, and hydrogen plasma treatment was performed on the single crystal silicon substrate using a plasma CVD apparatus. A seasoning process using a silicon nitride film was previously performed on the chamber of the plasma CVD apparatus used.
The seasoning treatment conditions in this experiment are RF power density: 0.76 W / cm2, Pressure in the chamber: 200 Pa, N2Gas flow rate: 2000 sccm, NHThreeGas flow rate: 800sccm, SiHFourThe gas flow rate was 160 sccm, the temperature was 370 ° C., and the distance between electrodes was 37.1 mm. Also, the hydrogen plasma treatment conditions are as follows: RF power density: 2.38 W / cm2, Pressure in the chamber: 400 Pa, H2The gas flow rate was 4000 sccm, the temperature was 370 ° C., and the distance between electrodes was 24.4 mm. Since the purpose of this experiment was to confirm the deposition of the seasoning film on the substrate, the single crystal silicon substrate was used instead of the polycrystalline silicon thin film for ease of analysis.
[0038]
The surface of the substrate after the above treatment was analyzed by Auger electron spectroscopy. An Auger electron spectrum is shown in FIG. 4, and a depth profile is shown in FIG.
As can be seen from FIG. 4, a silicon (Si) peak and a nitrogen (N) peak were observed on the outermost surface of the substrate. In addition, peaks of carbon (C), oxygen (O), fluorine (F), etc. are also observed, but these are presumed to be due to contamination or oxidation of the substrate surface.
Further, as can be seen from FIG. 5, nitrogen is detected in the sputtering time range from 0 minute to about 1
From these analysis data, when hydrogen plasma treatment was performed in a chamber that had been subjected to seasoning in advance, a seasoning film was deposited on the substrate, and a silicon nitride film having a thickness of about 20 nm was deposited under the above conditions. Proven.
[0039]
[Experiment 2]
Next, an experiment was conducted to investigate the relationship between the degree of seasoning treatment and the effect of suppressing hydrogen plasma damage.
A glass substrate having a polycrystalline silicon film with a thickness of 70 nm formed thereon was prepared, and the plasma CVD chamber was cleaned and seasoned under the conditions exemplified in the above embodiment, and then the substrate was subjected to hydrogen plasma treatment.
That is, the cleaning conditions are: Gas used: NFThreeGas, RF power density: 1.71 W / cm2, Pressure in the chamber: 20 to 70 Pa, Ar / NFThreeGas flow rate: 900 sccm, temperature: 370 ° C., distance between electrodes: 40.6 mm, treatment time: 5 minutes.
The hydrogen plasma treatment conditions are as follows: RF power density: 2.38 W / cm2, Pressure in the chamber: 400 Pa, H2Gas flow rate: 4000 sccm, temperature: 370 ° C., distance between electrodes: 24.4 mm, treatment time: 30 minutes.
Seasoning treatment conditions are RF power density: 0.76 W / cm2, Pressure in the chamber: 200 Pa, N2Gas flow rate: 2000 sccm, NHThreeGas flow rate: 800sccm, SiHFourThe gas flow rate was 160 sccm, the temperature was 370 ° C., and the distance between electrodes was 37.1 mm.
Then, five types of samples were prepared in which only the seasoning time was changed to 0 seconds, 10 seconds, 20 seconds, 40 seconds, and 60 seconds.
[0040]
With respect to the above five types of samples, the deposition amount (deposition amount) of the silicon nitride film on the polycrystalline silicon film and the etching amount on the surface of the polycrystalline silicon film during the hydrogen plasma treatment were measured. As a measuring method, a spectroscopic ellipsometer was used to obtain the thickness difference of the polycrystalline silicon film before and after the hydrogen plasma treatment and the thickness of the silicon nitride film after the hydrogen plasma treatment. Each measurement value here employs the average of the measurement values at five points within the substrate surface. Further, the appearance of the film surface was visually observed.
[0041]
The results are shown in Table 1, FIG. 6 and FIG. The “estimated film thickness on the showerhead” in Table 1 is a slight difficulty in measuring the film thickness of the silicon nitride film actually deposited on the showerhead for each experimental condition. The correlation between the film thickness of the silicon nitride film deposited on the shower head in the inside and the deposition amount of the silicon nitride film on the substrate under the hydrogen plasma processing conditions is examined in advance, and the shower is determined from the deposition amount of the silicon nitride film. This is an estimated value of the thickness of the silicon nitride film deposited on the head. FIG. 6 is a graph in which the horizontal axis represents seasoning time, the vertical axis represents the deposition amount and the etching amount, and FIG. 7 is a graph in which the horizontal axis represents the seasoning film thickness and the vertical axis represents the deposition amount and the etching amount.
[0042]
[Table 1]
[0043]
As is clear from these results, when the seasoning process was not performed (seasoning time: 0 second), the etching amount was as large as 12.00 nm, and the polycrystalline silicon film in the range of 30 mm from the edge of the substrate was damaged by hydrogen plasma. Was confirmed to have disappeared. On the other hand, when the seasoning time is 10 to 60 seconds, the deposition amount of the silicon nitride film varies in the range of about 6 to 11 nm, but the etching amount can be stably suppressed in the range of about 6 to 7 nm. Yes. From this viewpoint alone, the seasoning time seems to be 10 seconds, but the polycrystalline silicon film at the edge of the substrate is easily damaged, and when the seasoning time is 10 seconds, the polycrystalline silicon film is in the range of 2 mm from the edge of the substrate. It was confirmed that the polycrystalline silicon film at the edge of the substrate disappeared slightly when the seasoning time was 20 seconds. Considering these points, the seasoning time must be at least 40 seconds and 80 nm or more in terms of the film thickness on the shower head in order to prevent the polycrystalline silicon film from disappearing at the edge of the substrate. I understood. If the film thickness on the showerhead is made larger than this, the polycrystalline silicon film can be sufficiently protected from hydrogen plasma damage. However, it is empirically known that when the seasoning film exceeds 3 μm, the seasoning film peels off from the inner wall of the chamber and causes particles, and it is desirable that the thickness be 3 μm or less.
[0044]
The film thickness of the seasoning film necessary for protecting the polycrystalline silicon film greatly depends on the RF power density during the hydrogen plasma treatment. Therefore, “the film thickness of the seasoning film is required to be 80 nm or more on the shower head” means that the RF power density during hydrogen plasma treatment is 2.38 W / cm to the last.2This is the case. However, since hydrogen plasma treatment requires a relatively long time, it is considered that future processes will proceed in a direction of increasing the RF power density and shortening the treatment time. In such a case, an optimum seasoning film thickness may be appropriately set according to the magnitude of the RF power density.
[0045]
【The invention's effect】
As described above in detail, according to the present invention, in the hydrogenation process of the semiconductor layer made of the polycrystalline silicon film, the hydrogen plasma process is performed with the seasoning film deposited on the inner wall of the chamber. Simultaneously with the treatment, a sputtered seasoning film is deposited on the substrate, and hydrogen plasma damage to the polycrystalline silicon film is suppressed. Therefore, it is not necessary to form a film on the substrate prior to the hydrogen plasma processing as in the conventional hydrogenation processing method, and the hydrogenation process is complicated and the processing time is increased due to the film formation process before the hydrogen plasma process. The problem can be solved.
[Brief description of the drawings]
FIG. 1 is a process cross-sectional view illustrating a manufacturing method of a TFT according to an embodiment of the present invention in order of process order.
FIG. 2 is a continuation of the process cross-sectional view.
FIG. 3 is a schematic diagram showing a chamber of a plasma CVD apparatus used in the present embodiment.
FIG. 4 is a graph showing the Auger electron spectrum on the film surface, which is analysis data obtained from [Experiment 1] of an embodiment of the present invention.
FIG. 5 is a graph showing a depth profile.
FIG. 6 is a graph showing [Experiment 2] data of an embodiment of the present invention and showing the relationship between seasoning time, deposition amount, and etching amount.
FIG. 7 is a graph showing the relationship between seasoning film thickness, deposition amount, and etching amount.
FIG. 8 is a cross-sectional view showing an element structure of a TFT during processing in a conventional hydrogenation processing method.
FIG. 9 is a schematic view showing a chamber of a plasma processing apparatus used in the same method.
FIG. 10 is a cross-sectional view showing an element structure of a TFT during processing in another conventional hydrogenation processing method.
[Explanation of symbols]
1 Transparent substrate
2 Semiconductor layer
2a Source area
2b channel region
2c Drain region
3 Gate insulation film
4 Gate electrode
5 Silicon nitride film (sputtered seasoning film)
20 chambers
21 shower head
22 Seasoning film
23 Susceptor
24 high frequency power supply
W substrate
Claims (6)
表面に多結晶シリコン膜が形成された基板を前記チャンバー内に導入し、該チャンバー内にて水素プラズマのスパッタ作用により前記シーズニング膜を飛散させて前記基板表面に堆積させつつ、前記多結晶シリコン膜に水素プラズマ処理を施す工程と、を有することを特徴とする多結晶シリコン膜の水素化処理方法。Depositing a seasoning film on the inner wall of the chamber of the plasma CVD apparatus;
The substrate polycrystalline silicon film is formed on the surface is introduced into the chamber, while depositing on the substrate surface the seasoning film Ri by the sputtering action of the hand Hydrogen plasma is scattered into the chamber, the multi hydrotreating process of the polycrystalline silicon film and having a, a step of performing hydrogen plasma treatment on the crystalline silicon film.
プラズマCVD装置のチャンバーの内壁にシーズニング膜を堆積させる工程と、
表面に多結晶シリコン膜が形成された基板を前記チャンバー内に導入し、該チャンバー内にて水素プラズマのスパッタ作用により前記シーズニング膜を飛散させて前記基板表面に堆積させつつ、前記多結晶シリコン膜に水素プラズマ処理を施す工程と、を有することを特徴とする薄膜トランジスタの製造方法。Forming a semiconductor layer made of a polycrystalline silicon film on a substrate; forming a gate insulating film on at least an upper surface of the semiconductor layer;
Depositing a seasoning film on the inner wall of the chamber of the plasma CVD apparatus;
A substrate having a polycrystalline silicon film formed thereon is introduced into the chamber, and the seasoning film is scattered and deposited on the substrate surface by sputtering action of hydrogen plasma in the chamber. And a step of performing hydrogen plasma treatment on the thin film transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31020799A JP4382219B2 (en) | 1999-10-29 | 1999-10-29 | Method of hydrogenating polycrystalline silicon film and method of manufacturing thin film transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31020799A JP4382219B2 (en) | 1999-10-29 | 1999-10-29 | Method of hydrogenating polycrystalline silicon film and method of manufacturing thin film transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001127068A JP2001127068A (en) | 2001-05-11 |
JP4382219B2 true JP4382219B2 (en) | 2009-12-09 |
Family
ID=18002490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31020799A Expired - Lifetime JP4382219B2 (en) | 1999-10-29 | 1999-10-29 | Method of hydrogenating polycrystalline silicon film and method of manufacturing thin film transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4382219B2 (en) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6706336B2 (en) * | 2001-02-02 | 2004-03-16 | Canon Kabushiki Kaisha | Silicon-based film, formation method therefor and photovoltaic element |
WO2006130838A2 (en) | 2005-06-02 | 2006-12-07 | Applied Materials, Inc. | Methods and apparatus for incorporating nitrogen in oxide films |
KR100914354B1 (en) * | 2006-06-05 | 2009-08-28 | 어플라이드 머티어리얼스, 인코포레이티드 | Elimination of first wafer effect for pecvd films |
US9157151B2 (en) | 2006-06-05 | 2015-10-13 | Applied Materials, Inc. | Elimination of first wafer effect for PECVD films |
US7858503B2 (en) * | 2009-02-06 | 2010-12-28 | Applied Materials, Inc. | Ion implanted substrate having capping layer and method |
US9112003B2 (en) | 2011-12-09 | 2015-08-18 | Asm International N.V. | Selective formation of metallic films on metallic surfaces |
TWI661072B (en) | 2014-02-04 | 2019-06-01 | 荷蘭商Asm Ip控股公司 | Selective deposition of metals, metal oxides, and dielectrics |
US10047435B2 (en) | 2014-04-16 | 2018-08-14 | Asm Ip Holding B.V. | Dual selective deposition |
US9490145B2 (en) | 2015-02-23 | 2016-11-08 | Asm Ip Holding B.V. | Removal of surface passivation |
US10428421B2 (en) | 2015-08-03 | 2019-10-01 | Asm Ip Holding B.V. | Selective deposition on metal or metallic surfaces relative to dielectric surfaces |
US10695794B2 (en) | 2015-10-09 | 2020-06-30 | Asm Ip Holding B.V. | Vapor phase deposition of organic films |
KR102058106B1 (en) * | 2015-11-20 | 2019-12-20 | 주식회사 원익아이피에스 | Method of fabricating semiconductor device |
US11081342B2 (en) | 2016-05-05 | 2021-08-03 | Asm Ip Holding B.V. | Selective deposition using hydrophobic precursors |
US10453701B2 (en) | 2016-06-01 | 2019-10-22 | Asm Ip Holding B.V. | Deposition of organic films |
US10373820B2 (en) | 2016-06-01 | 2019-08-06 | Asm Ip Holding B.V. | Deposition of organic films |
US9803277B1 (en) * | 2016-06-08 | 2017-10-31 | Asm Ip Holding B.V. | Reaction chamber passivation and selective deposition of metallic films |
US11430656B2 (en) | 2016-11-29 | 2022-08-30 | Asm Ip Holding B.V. | Deposition of oxide thin films |
US11094535B2 (en) | 2017-02-14 | 2021-08-17 | Asm Ip Holding B.V. | Selective passivation and selective deposition |
US11501965B2 (en) | 2017-05-05 | 2022-11-15 | Asm Ip Holding B.V. | Plasma enhanced deposition processes for controlled formation of metal oxide thin films |
US11170993B2 (en) | 2017-05-16 | 2021-11-09 | Asm Ip Holding B.V. | Selective PEALD of oxide on dielectric |
JP2020056104A (en) | 2018-10-02 | 2020-04-09 | エーエスエム アイピー ホールディング ビー.ブイ. | Selective passivation and selective deposition |
US11965238B2 (en) | 2019-04-12 | 2024-04-23 | Asm Ip Holding B.V. | Selective deposition of metal oxides on metal surfaces |
US11139163B2 (en) | 2019-10-31 | 2021-10-05 | Asm Ip Holding B.V. | Selective deposition of SiOC thin films |
TW202204658A (en) | 2020-03-30 | 2022-02-01 | 荷蘭商Asm Ip私人控股有限公司 | Simultaneous selective deposition of two different materials on two different surfaces |
TW202140832A (en) | 2020-03-30 | 2021-11-01 | 荷蘭商Asm Ip私人控股有限公司 | Selective deposition of silicon oxide on metal surfaces |
TW202140833A (en) | 2020-03-30 | 2021-11-01 | 荷蘭商Asm Ip私人控股有限公司 | Selective deposition of silicon oxide on dielectric surfaces relative to metal surfaces |
-
1999
- 1999-10-29 JP JP31020799A patent/JP4382219B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001127068A (en) | 2001-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4382219B2 (en) | Method of hydrogenating polycrystalline silicon film and method of manufacturing thin film transistor | |
US7723221B2 (en) | Stacked film patterning method and gate electrode forming method | |
US5843833A (en) | Method for producing semiconductor device | |
US7413966B2 (en) | Method of fabricating polysilicon thin film transistor with catalyst | |
US7253041B2 (en) | Method of forming a thin film transistor | |
US20060019502A1 (en) | Method of controlling the film properties of a CVD-deposited silicon nitride film | |
US20060110866A1 (en) | Method for fabricating thin film transistors | |
EP0294802B1 (en) | Thin-film transistor fabrication process | |
EP0646953B1 (en) | Method for reduction of off-current in thin film transistors | |
JP4243455B2 (en) | Thin film transistor manufacturing method | |
US7582933B2 (en) | Transistor with electrode-protecting insulating film | |
US20040198046A1 (en) | Method for decreasing contact resistance of source/drain electrodes | |
US5834796A (en) | Amorphous silicon thin film transistor and method of preparing same | |
JPH098313A (en) | Fabrication of semiconductor device and liquid crystal display | |
JP2002151693A (en) | Bottom gate thin-film transistor, manufacturing method thereof, etching device, and nitriding device | |
JP2914282B2 (en) | Method for manufacturing semiconductor device | |
JP2000036603A (en) | Manufacture of thin-film transistor | |
JP3382130B2 (en) | Method for manufacturing thin film transistor | |
JP3358284B2 (en) | Method for manufacturing thin film transistor | |
JP2002324904A (en) | Thin-film transistor and method of forming the same | |
KR970006256B1 (en) | Fabrication of tft | |
JP4268792B2 (en) | Thin film transistor manufacturing method | |
KR20020078499A (en) | Method for manufacturing thin film transistor lcd | |
JPH08288518A (en) | Method of manufacturing semiconductor device | |
JP4198775B2 (en) | Method for manufacturing polycrystalline silicon thin film transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050303 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060801 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060901 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060926 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061102 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20061124 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080508 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080508 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090701 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090701 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090729 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090917 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4382219 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |