JP4380782B2 - Sample inspection equipment - Google Patents
Sample inspection equipment Download PDFInfo
- Publication number
- JP4380782B2 JP4380782B2 JP2008323107A JP2008323107A JP4380782B2 JP 4380782 B2 JP4380782 B2 JP 4380782B2 JP 2008323107 A JP2008323107 A JP 2008323107A JP 2008323107 A JP2008323107 A JP 2008323107A JP 4380782 B2 JP4380782 B2 JP 4380782B2
- Authority
- JP
- Japan
- Prior art keywords
- sample
- electron
- electron beam
- counter electrode
- secondary electrons
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は半導体等のパターン検査装置およびパターン検査方法に係り、特に半導体等を
高速に検査できるパターン検査装置およびパターン検査方法に関する。
The present invention relates to a pattern inspection apparatus and a pattern inspection method for semiconductors, and more particularly to a pattern inspection apparatus and a pattern inspection method capable of inspecting semiconductors and the like at high speed.
半導体装置の製造プロセスは多数のパターン形成工程を繰り返している。この各工程に
おいて製造条件が最適化されていないと、基板上に形成する半導体装置の回路パターンに
異物や欠陥等の異常が発生してしまう。従って、製造プロセスではこの異常発生を早期に
検出し、当該工程にフィードバックする必要がある。
一般に超LSI等の半導体装置の製造工程においては、1枚の半導体基板から同一の
回路パターンを有するチップを多数取り出しているので、このパターン異常の検出には異
なるチップ間で同一の回路パターン同士を比較する手法がとられている。電子線を用いて
半導体ウェハの回路パターンを検査する検査装置においては、ウェハ全面を電子線で走査
するためにばく大な時間を要するので、特に、電子光学系を2本配置する構成で異なるチ
ップ間で同一の回路パターン同士を比較する方式が特開昭59−6537にて提示されて
いる。
The semiconductor device manufacturing process repeats a number of pattern forming steps. If the manufacturing conditions are not optimized in each step, abnormalities such as foreign matters and defects occur in the circuit pattern of the semiconductor device formed on the substrate. Therefore, in the manufacturing process, it is necessary to detect the occurrence of the abnormality at an early stage and feed back to the process.
In general, in a manufacturing process of a semiconductor device such as a VLSI, a large number of chips having the same circuit pattern are taken out from a single semiconductor substrate. Therefore, the same circuit pattern is detected between different chips in order to detect this pattern abnormality. A method of comparison is taken. In an inspection apparatus that inspects a circuit pattern of a semiconductor wafer using an electron beam, it takes a tremendous amount of time to scan the entire surface of the wafer with an electron beam. Japanese Patent Laid-Open No. 59-6537 discloses a method for comparing identical circuit patterns.
この公知例では異なるチップ間で同一の回路パターン同士に対して得られた検出信号の
差信号がある基準値を超えたらパターンの異常と判定する構成としている。しかし、この
構成では何れか一方に異常があることまでは判定できるが、いったいどちらのパターンが
異常なのかは判定することができない。異常の判定にはさらにもう一つ別のチップで得ら
れるパターンとの比較が必須となる。そのためには、この2つのチップの画像データを全
て画像メモリに記憶して、別のチップへ移動して電子線を対応する同一パターンに照射し
て、判定することになる。従って、画像メモリとして大容量のものが必要になるし、別の
チップに移動するまでの時間経過でシステムの安定性が損なわれる恐れが生じてしまう。
また、検査時間のスループットを向上させるためには試料上に大電流の微細な電子線プロ
ーブを照射しなければならない。そのためには、電子源の輝度は高輝度でなくてはならず
、電子源として電界放出電子源が必須となる。但し、電界放出電子源を安定に動作させる
ためには、電子源近傍の真空度を10−7Pa台以下にする必要がある。しかし、今までの
構成では複数の電子光学系を電子銃の真空度を高真空に保ちながら稠密に配置することは
困難である。たとえば、上述の公知例では電子源近傍を試料室から真空排気する構成とな
っている。また、Journal of Vacuum Science and Technology B14(6)の3776ページに記
載された従来例などでは、図12に示すように電子光学系全体は一つのチャンバ内に置か
れている。従って、このような構成では電子源近傍を超高真空に排気するためには試料室
も超高真空にしなければならない。しかしながら、レジスト等の化学物質を塗布したウェ
ハは放出ガス量が多く、またウェハの移動を制御するステージの構造も複雑となるため、
試料室を超高真空にすることは実質的に不可能であり、通常は真空度を10−5Pa 程度
までしか改善することができない。仮に試料室の超高真空化が実現できたとしても、試料
を交換する際に試料室の真空度は低下するので、交換後に試料室を超高真空排気するまで
の時間を例えば一時間以上要することとなり、短時間に多数のウェハを検査することは不
可能となる。
また、図13に示すように各電子光学系毎に電子銃室101と試料室103をそれぞれ別
個の真空ポンプで排気する構成とすると、真空ポンプを多数配置しなければならないし、
真空ポンプを設置する空間を多く設けなくてはならず、例えば、図13の中央の電子光学
系に真空ポンプを配置するためには稠密配置は不可能となってしまう。
さらに、通常の検出手段では電子光学系を稠密に配置すると、試料に電子線を照射して得
られた二次電子や反射電子302を同一の電子光学系内に留めておくことが困難になって
しまう。すなわち、複数配置された電子光学系で二次電子や反射電子302を検出する手
段としては、図15に示すように最終段レンズの裏面に検出器13を配置して検出する方
法がJournal of Vacuum Science and Technology B14(6)の3775ページに記載されている
が、この構成だと二次電子や反射電子302を同一の電子光学系内に留めておくことが困
難になり、例えば隣接する電子光学系内の検出器13に容易に二次電子や反射電子302
が吸引されてしまい、正確なパターン検査ができなくなってしまう。また、試料に負電圧
を印可することによって加速された二次電子を対物レンズ通過後に検出する方式が特開平
2−142045に記載されているが、二次電子の検出効率を向上させる具体的な構成に
ついては述べられていない。
In this known example, the difference signal between the detection signals obtained for the same circuit pattern between different chips exceeds the certain reference value, and the pattern is determined to be abnormal. However, in this configuration, it is possible to determine that either one is abnormal, but it is not possible to determine which pattern is abnormal. In order to determine abnormality, a comparison with a pattern obtained with another chip is essential. For this purpose, all the image data of these two chips are stored in the image memory, moved to another chip, and irradiated with the same pattern corresponding to the electron beam for determination. Therefore, a large-capacity image memory is required, and there is a risk that the stability of the system will be lost over time until moving to another chip.
Further, in order to improve the throughput of the inspection time, it is necessary to irradiate a fine electron beam probe with a large current on the sample. For this purpose, the luminance of the electron source must be high, and a field emission electron source is essential as an electron source. However, in order to operate the field emission electron source stably, the degree of vacuum in the vicinity of the electron source needs to be 10 −7 Pa or less. However, it is difficult to arrange a plurality of electron optical systems densely while keeping the degree of vacuum of the electron gun at a high vacuum in the configuration so far. For example, in the above known example, the vicinity of the electron source is evacuated from the sample chamber. In the conventional example described in Journal of Vacuum Science and Technology B14 (6), page 3776, the entire electron optical system is placed in one chamber as shown in FIG. Therefore, in such a configuration, the sample chamber must also be in an ultrahigh vacuum in order to evacuate the vicinity of the electron source to an ultrahigh vacuum. However, wafers coated with chemicals such as resist have a large amount of released gas, and the structure of the stage that controls the movement of the wafer becomes complicated.
It is practically impossible to make the sample chamber into an ultra-high vacuum, and usually the degree of vacuum can only be improved to about 10 −5 Pa. Even if an ultra-high vacuum in the sample chamber can be realized, the degree of vacuum in the sample chamber decreases when the sample is replaced. Therefore, it takes, for example, one hour or more to evacuate the sample chamber after the replacement. Therefore, it is impossible to inspect a large number of wafers in a short time.
Further, when the
It is necessary to provide a large space for installing the vacuum pump. For example, in order to arrange the vacuum pump in the central electron optical system of FIG.
Furthermore, when the electron optical system is densely arranged in a normal detection means, it becomes difficult to keep secondary electrons and reflected
Will be sucked and accurate pattern inspection will not be possible. Japanese Patent Laid-Open No. 2-142045 discloses a method for detecting secondary electrons accelerated by applying a negative voltage to a sample after passing through an objective lens. However, a specific method for improving the detection efficiency of secondary electrons is described. The configuration is not stated.
本発明では、上記の課題を解決するための手段として、次のような構成としたことを特
徴とするものである。すなわち、電子光学系を少なくても3本以上配置し、異なるチップ
間について同一の回路パターン同士で得られた検出信号を比較する。同時に取得する画像
が3枚以上あればパターン欠陥の場所を同時に判定することができる。さらに、チップ内
で同一のパターンが繰り返して存在し、それぞれの電子光学系で連続的に得られる画像を
順次比較して比較する場合にも、電子光学系の数に比例して検査時間のスループットが向
上する。
The present invention is characterized by the following configuration as means for solving the above-described problems. That is, at least three or more electron optical systems are arranged, and the detection signals obtained with the same circuit pattern between different chips are compared. If there are three or more images acquired simultaneously, the location of the pattern defect can be determined simultaneously. Furthermore, even when the same pattern is repeatedly present in the chip and images obtained successively by the respective electron optical systems are sequentially compared and compared, the throughput of the inspection time is proportional to the number of electron optical systems. Will improve.
また、電子源1近傍の真空度を常に高真空に保つために、本発明では図14に示すよう
に鏡体1つの中に電子光学系を3本以上配置して、且つ電子源1近傍あるいは電子源1と
試料室103の中間に配置される中間室102近傍を共通の真空ポンプで真空排気する構
成で電子光学系を稠密に配置できる構成とした。すなわち、複数の電子源1近傍を試料室
近傍とは電子線が通過する微細な開口部を介してのみ通じており、試料室103近傍とは
独立に真空排気することにより、電子源1近傍の真空度を常に高真空に保つ構成とした。
In order to keep the degree of vacuum in the vicinity of the
さらに、複数の電子光学系で発生した二次電子や反射電子がそれぞれの電子光学系で独
立で検出できるために、図16に示すように試料から発生した二次電子や反射電子302
を電子線光軸9の電子源側の方向に加速して、対向電極19に衝突しないまま対物レンズ
より電子源側に配置された検出器で検出できる構成とした。二次電子や反射電子302の
電子線光軸9の垂直方向の速度は試料放出時から一定であるが、電子線光軸9方向に加速
度が得られることによって、二次電子や反射電子302の軌道は電子線光軸9方向に向く
ようになる。ここで、試料10と試料10に対向する対向電極19間に電圧Uを印可して
、試料10が傾斜せず対向電極19とほぼ平行に置かれていると、試料10と対向電極1
9間にはほぼ一様な試料に平行な電界が分布する。そこで、平行電界と仮定すると、試料
面にほぼ平行な方向に出射した電子が対向電極に達するまで試料と平行方向に進む距離R
は、試料と電極間の距離をL、試料から放出される電子のエネルギーをeVとすると、
R=2L√(eV/eU) (1)
で表わされる。実際は対向電極19に開口部があると、開口部付近で平行電界とならない
が、Rはおおむね(1)式で近似することができる。一次電子線の試料上の走査幅をSを
考慮すると、試料から放出された電子が対向電極で広がる領域は2R+Sとなる。そこで
、(1)式の放出電子エネルギーに反射電子の最大エネルギーすなわち一次電子線のエネ
ルギーを代入して得られたRをRmaxとおき、対向電極の直径D1を
D1>2Rmax+S (2)
と選べば、反射電子および二次電子を対向電極より外側に逃がすことはなく、同一光学系
内で収集できる。また、(1)式のeVに50eVを代入して得られたRをRseとおき、対向
電極19の開口部の直径D2を
D2>2Rse+S (3)
と選べば、エネルギー50eV以下の二次電子あるいは反射電子は全てこの対向電極の開口
部を通過して電子源側に向かう。なお、走査幅Sが十分小さい場合には(2)式、(3)
式のSを省くことができる。以上より、上述した条件で対向電極の大きさ及び対向電極の
開口部の大きさを設定すれば、試料より発生した二次電子あるいは反射電子を隣接光学系
へ逃がすことなく、効率よく検出することができる。対向電極の開口部を通過した二次電
子や反射電子302は対向電極の開口部を通過した後に対物レンズ4の作用を受ける。検
出器13は対物レンズ4の上方に配置されており、対物レンズ作用を受け軌道が変わった
二次電子や反射電子302をほとんど検出することができる。二次電子や反射電子302
をこのように検出できれば、電子光学系が複数稠密配置された条件においても、二次電子
や反射電子302を隣接光学系へ逃がすことなく効率よく検出することができる。また、
一次電子線301がほとんど偏向を受けずに二次電子や反射電子302が偏向作用を受け
るような例えば、磁界と電界を交差させた偏向器を二次電子や反射電子302が電子線光
軸方向に加速された後に通過するように配置して検出器方向へ偏向させる構成とすれば、
二次電子や反射電子302をさらに効率よく検出することができる。また、一次電子線の
開き角を制限する開口絞りは検出器より電子源側に配置させて、二次電子あるいは反射電
子が開口絞りに衝突しないようにした。
Further, since secondary electrons and reflected electrons generated in a plurality of electron optical systems can be independently detected by each electron optical system, secondary electrons and reflected
Is accelerated in the direction toward the electron source side of the electron beam
Between 9, a parallel electric field is distributed on a substantially uniform sample. Therefore, assuming a parallel electric field, the distance R traveled in a direction parallel to the sample until electrons emitted in a direction substantially parallel to the sample surface reach the counter electrode.
If the distance between the sample and the electrode is L, and the energy of electrons emitted from the sample is eV,
R = 2L√ (eV / eU) (1)
It is represented by Actually, if the counter electrode 19 has an opening, a parallel electric field is not generated in the vicinity of the opening, but R can be approximated by the equation (1). Considering S as the scanning width of the primary electron beam on the sample, the region where the electrons emitted from the sample spread on the counter electrode is 2R + S. Therefore, R obtained by substituting the maximum energy of reflected electrons, that is, the energy of the primary electron beam, into the emitted electron energy of the equation (1) is Rmax, and the diameter D1 of the counter electrode is D1> 2Rmax + S (2)
Is selected, the reflected electrons and secondary electrons are not allowed to escape outside the counter electrode and can be collected in the same optical system. Further, R obtained by substituting 50 eV for eV in the equation (1) is set as Rse, and the diameter D2 of the opening of the counter electrode 19 is set to D2> 2Rse + S (3)
Is selected, all secondary electrons or reflected electrons having an energy of 50 eV or less pass through the opening of the counter electrode and travel toward the electron source side. When the scanning width S is sufficiently small, the equations (2) and (3)
S in the equation can be omitted. From the above, if the size of the counter electrode and the size of the opening of the counter electrode are set under the above-mentioned conditions, secondary electrons or reflected electrons generated from the sample can be efficiently detected without escaping to the adjacent optical system. Can do. Secondary electrons and reflected
Can be detected efficiently without escaping secondary electrons or reflected
For example, a secondary electron or reflected
Secondary electrons and reflected
また、本発明では、各光学系で発生した電磁界が周りの電子光学系に影響を及ぼさない
ように、図14に示すようにそれぞれの電子光学系で発生した電界あるいは磁界を同一光
学系内で遮蔽し電子線通路を超高真空排気できるような構造を持つ遮蔽電極17を電子光
学系の外周部に配置して、電子レンズや検出器からの滲みだし電界及び磁界が同一光学系
内で閉じるようにした。
Further, in the present invention, an electric field or a magnetic field generated in each electron optical system is applied within the same optical system as shown in FIG. 14 so that the electromagnetic field generated in each optical system does not affect the surrounding electron optical system. A shielding
以上の構成により、本発明のパターン検査装置で電子光学系を3本以上同一鏡体内に稠
密に配置して実時間でパターンの欠陥を判定することによって、検査の精度が向上すると
ともに、電子光学系の数に比例して検査速度が高速化される。また、3本以上の電子源近
傍の真空度を常に高真空に保つことにより、試料室が低真空度の状態、例えば試料交換時
にも電子源を安定動作させることができる。さらに、他の電子光学系から電子線が偏向さ
れることなく、パターンから検出された信号を各電子光学系内で独立に高精度検出できる
。従って、パターン検査を高速、且つ正確に行うことができる。
With the above configuration, the pattern inspection apparatus of the present invention densely arranges three or more electron optical systems in the same lens body and determines pattern defects in real time, thereby improving inspection accuracy and electron optics. The inspection speed is increased in proportion to the number of systems. In addition, by constantly maintaining a high vacuum in the vicinity of three or more electron sources, the electron source can be stably operated even when the sample chamber is in a low vacuum state, for example, when the sample is replaced. Furthermore, the signals detected from the pattern can be independently and accurately detected within each electron optical system without deflecting the electron beam from other electron optical systems. Therefore, pattern inspection can be performed at high speed and accurately.
以下、本発明を実施例により説明する。本発明の第一の実施例は半導体パターンの回路
検査に適用したもので、図1及び図2により説明する。
Hereinafter, the present invention will be described with reference to examples. The first embodiment of the present invention is applied to circuit inspection of a semiconductor pattern, and will be described with reference to FIGS.
半導体装置の製造プロセスは図2に示すように、多数のパターン形成工程を繰り返して
いる。パターン形成工程は大まかに、成膜、感光レジスト塗布、感光、現像、エッチング
、レジスト除去、洗浄の各ステップにより構成されている。この各ステップにおいて製造
条件が最適化されていないと、基板上に形成する半導体装置の回路パターンが正常に形成
されない。例えば、図2の成膜工程で異常が発生するとパーティクルが発生し、ウェハ表
面に付着し、孤立欠陥などが生じる。また、レジスト感光時に焦点や露光時間などの条件
が最適でないと、レジストに照射する光の量や強さが多すぎる箇所、足りない箇所が発生
し、ショートや断線、パターン細りを伴う。露光時のマスク、レチクル上に欠陥があると
、同様のパターンの形状異常が発生しやすい。また、エッチング量が最適化されていない
場合やエッチング途中に生成された薄膜やパーティクルにより、ショートや突起、孤立欠
陥を始め、開口不良等も発生する。洗浄時には、乾燥時の水切れ条件によりパターン角部
等に異常酸化を発生しやすい。従って、ウェハ製造プロセスではこれらの不良が発生しな
いように加工条件を最適化する必要があるとともに、異常発生を早期に検出し、当該工程
にフィードバックする必要がある。そこで、本実施例ではn番目のパターン形成工程にお
けるレジスト感光、現像後に検査を適用する例について記載する。
In the manufacturing process of a semiconductor device, as shown in FIG. The pattern forming process is roughly constituted by steps of film formation, photosensitive resist application, photosensitivity, development, etching, resist removal, and cleaning. If the manufacturing conditions are not optimized in each step, the circuit pattern of the semiconductor device formed on the substrate cannot be formed normally. For example, when an abnormality occurs in the film forming process of FIG. 2, particles are generated and adhere to the wafer surface, resulting in isolated defects. Also, if the conditions such as the focus and exposure time are not optimal at the time of resist exposure, locations where the amount and intensity of light irradiating the resist are excessive and insufficient occur, resulting in short circuit, disconnection, and pattern thinning. If there is a defect on the mask or reticle at the time of exposure, a similar pattern shape abnormality is likely to occur. Further, when the etching amount is not optimized or a thin film or particles generated during the etching, a short circuit, a protrusion, an isolated defect, an opening defect or the like also occurs. During cleaning, abnormal oxidation is likely to occur at the corners of the pattern due to the condition of running out of water during drying. Therefore, in the wafer manufacturing process, it is necessary to optimize the processing conditions so that these defects do not occur, and it is necessary to detect the occurrence of abnormality at an early stage and feed back to the process. Therefore, in this embodiment, an example in which inspection is applied after resist exposure and development in the n-th pattern forming step will be described.
以下、検査の実施例を詳細に説明する。図1にその構成図を示す。 Examples of inspection will be described in detail below. FIG. 1 shows a configuration diagram thereof.
電子光学系は第一電子光学系51、第二電子光学系52、第三電子光学系53の3つ
により構成されているが、それらの電子光学系を一つの鏡体200内に設置することによ
り稠密に配置することができる。それぞれの電子光学系の構成は同じであるので、以下の
記述では各部の表示を簡略にして説明する。例えば電子源はそれぞれの光学系に1a 、1
b、1cの三個あるが、以下は電子源1として説明する。電子光学系は電子源1、電子銃レ
ンズ2、コンデンサレンズ3、対物レンズ4、ブランキング用偏向器5、走査偏向器6、
反射板7、E×B偏向器8により構成されている。試料室102はX−Yステージ11、
試料を保持するパレット12、スペーサ18及び位置モニタ用測長器27より構成されて
いる。検出器13は対物レンズ4の上方にあり、検出器13の出力信号はプリアンプ31
で増幅されAD変換器32によりデジタルデータとなる。画像処理部105は画像記憶部
33、演算部37、欠陥判定部38より構成されている。取り込まれた電子線画像は、モ
ニタ36に表示される。検査装置各部の動作命令及び動作条件は、制御部104から入出
力される。予め制御部104に電子線発生時の加速電圧、電子線偏向幅、偏向速度、試料
台移動速度、検出器の信号取り込みタイミング等の条件が入力されている。また、位置モ
ニタ用測長器27の信号から補正信号を生成し、電子線が常に正しい位置に照射されるよ
うレンズ電源や走査信号発生器25に補正制御回路28から補正信号を送る。
The electron optical system is composed of a first electron
Although there are three, b and 1c, the following will be described as the
The
It comprises a
Is converted into digital data by the AD converter 32. The
電界放出電子源1から放出された一次電子線は、電子銃レンズ2により所望の加速電圧
まで加速された後、コンデンサーレンズ3、対物レンズ4で試料上に集束される。試料か
ら反射した反射電子あるいは試料内で二次的に発生した二次電子は検出器13で検出され
た後、プリアンプ31で増幅され、AD変換器32でAD変換された後、画像記憶部33で記
憶されるとともに、モニタ36で画像が表示される。一次電子線の偏向走査は制御部10
4により、走査信号発生器25から送られる走査信号で一次電子線を制御することによっ
て行われる。
The primary electron beam emitted from the field
4 is performed by controlling the primary electron beam with the scanning signal sent from the
電子源1には電界放出電子源を用いるが、特にパターンの回路検査には拡散補給型の熱
電界放出電子源を用いたほうが望ましい。これにより明るさ変動の少ない比較検査画像が
得られ、且つ電子線電流を大きくすることが可能なことから、高速な検査が可能となる。
各電子光学系の電子レンズは次のように制御される。一次電子線は電子銃レンズ2に電圧
を印可することで、電子源1から引き出される。一次電子線の加速は電子源に電子源印可
用高圧電源21から高圧の負の電圧を印可することでなされる。これにより、一次電子線
はその電位に相当するエネルギー、たとえば10kVで試料台11方向に進む。 X−Y
ステージ11とはスペーサ18を介して電気的に絶縁されたパレット12にはリターディ
ング用高圧電源29により負の電圧を印可できるようになっており、パレット12に保持
される試料10もパレット12と同電位に設定される。このリターディング用高圧電源2
9の電圧を調節することにより、試料10への電子線照射エネルギーを最適な値に調節す
ることが容易になる。電子源1に電子源印可用高圧電源21から供給する加速電圧および
パレット12に印可する電圧は各電子光学系で等しくして、試料に入射する一次電子線の
エネルギーを全電子光学系で等しくなるようにしている。一方、電子銃レンズ2内の引き
出し電極に印可する電圧は各電子光学系で独立に調整できる構成とし、それぞれ電子銃電
源22a、22b、22cから供給することによって、電子源からの放出電流を独立に制御
することができる。電子銃レンズ2を通過した一次電子線はコンデンサレンズ電源23a
、23b、23cおよび対物レンズ電源24a、24b、24cを独立に調整することによっ
て、それぞれの電子光学系で一次電子線が任意の倍率でX−Yステージ11の上に搭載さ
れた被検査基板(ウェハあるいはチップ等)である試料10上に集束照射される。
Although a field emission electron source is used as the
The electron lens of each electron optical system is controlled as follows. The primary electron beam is extracted from the
A negative voltage can be applied to the
By adjusting the voltage of 9, it becomes easy to adjust the electron beam irradiation energy to the
, 23b, 23c and the objective
試料10の画像を取得するためには、細く絞った一次電子線を試料10に照射し、二次
電子を発生させ、これらを一次電子線の走査及びステージの移動と同期して検出すること
で試料表面の画像を得る。本発明で述べるような自動検査には検査速度が速いことが必須
となる。従って、通常のSEMのようにpAオーダーのビーム電流を低速で照射したりし
ない。そこで、通常のSEMに比べ約100倍以上の例えば100nAの大電流電子線の
一回のみあるいは数回の走査により画像を形成する構成としている。例えば、一枚の画像
は1000×1000画素を10msecで取得している。
In order to acquire an image of the
チップ同士のパターンの比較は、3つの電子光学系を用いて異なるチップの同一パター
ン箇所をほぼ同時に照射することによって得られる画像から実時間でおこなうことができ
る。すなわち、画像処理系105では画像記憶部33a に記憶された第一電子光学系51
からのパターン画像、画像記憶部33bに記憶された第二電子光学系52からのパターン
画像および画像記憶部33cに記憶された第三電子光学系53からのパターン画像とを比
較して回路基板上の欠陥判定を実時間で行う。まず、画像処理系105では画像記憶部3
3a および33bに記憶されたパターン画像を演算部37abで演算する。例えば、演算
部37abは両画像の差を演算する機能を持ち、両画像の差がある閾値を越えた画像のア
ドレスを記憶する。例えば図1に示すように、アドレスPとアドレスQに欠陥があると判
定する。しかし、二つの画像比較ではどちらの画像に欠陥があるのかは判定できない。そ
こで、ほぼ同時に画像記憶部33b および33cに記憶されたパターン画像を演算部3
7bcで演算する。例えば図1に示すように、Qの位置だけに欠陥が表示されているとす
る。欠陥判定部38は、bの画像を含んだ画像比較では常にQの位置に欠陥が現れるので
、 Qの位置の欠陥は33bの画像に含まれる欠陥であると判定する。また、Pの位置の
欠陥は33aの画像に含まれる欠陥であると判定する。このように3つの電子光学系を用
いて異なるチップ間の同一パターン画像をほぼ同時に取得することにより、パターンの欠
陥判定を実時間で行うことができる。ここでは、3つの画像比較について説明したが、さ
らに4つ以上の画像を同時に比較する場合でも、ほぼ同様のアルゴリズムで欠陥のある画
像を判定することができる。
Comparison of patterns between chips can be performed in real time from an image obtained by irradiating the same pattern portion of different chips almost simultaneously using three electron optical systems. That is, in the
And the pattern image from the second electron
The pattern images stored in 3a and 33b are calculated by the calculation unit 37ab. For example, the calculation unit 37ab has a function of calculating a difference between both images, and stores an address of an image in which the difference between both images exceeds a certain threshold. For example, as shown in FIG. 1, it is determined that the address P and the address Q are defective. However, the comparison between the two images cannot determine which image is defective. Therefore, the pattern images stored in the
Calculation is performed with 7bc. For example, as shown in FIG. 1, it is assumed that a defect is displayed only at the position of Q. Since the defect always appears at the position Q in the image comparison including the image b, the
次に、各光学系で得られた画像を順次比較して欠陥検出する画像処理系105の構成を
図3に示す。半導体メモリーのパターンのように、チップ内で同一のパターンが繰り返し
描かれている場合には、光学系毎に得られた画像を順次比較して欠陥を検出することがで
きる。画像処理系105では、各光学系で画像記憶部33に記憶された画像と遅延回路3
5より一画像分の遅延をかけて画像記憶部34に記憶された画像との比較評価を行う。演
算部37は例えば両画像の差を演算する機能を持ち、両画像の差がある閾値を越えた画像
のアドレスPを欠陥判定部38に記憶する。アドレスPが前回の比較で欠陥として記憶さ
れたアドレスと一致すると、欠陥判定部38はアドレスPの欠陥が画像記憶部33に記憶
された画像に含まれる欠陥であると判定する。このような順序で回路基板上の欠陥探索を
行う構成としている。このように順次画像を比較して欠陥検出する場合でも、パターンの
欠陥検査速度が電子光学系の数に比例して速くなり、電子光学系を多数配置すれば大幅に
欠陥検査時間を短縮することができる。
Next, FIG. 3 shows a configuration of an
5 is compared with the image stored in the
次に、検出系が各電子光学系で独立に動作する手段について説明する。本発明では、試
料から発生した二次電子や反射電子202を電子線光軸9の電子源1側の方向に加速する
ことにより二次電子や反射電子202が電子線光軸9の垂直方向へ広がり隣接光学系へ侵
入することを防ぐようにした。試料10は負電位に設定され、一次電子線201は試料1
0の直前で急激に減速される。試料10から反射した反射電子あるいは試料10内で二次
的に発生した二次電子は電子線光軸9の方向へ加速される。一次電子線201が10kVか
ら試料上で500eVまで減速されるとすると、反射電子あるいは二次電子は試料10と対
向電極19間に印可された電圧9.5kVにより加速される。試料10と対向電極19の間
の距離を5mmとし、一次電子線の走査幅を0.1mmとすると、(2)式より対向電極
19の直径を約5mm以上に設定することにより、試料から発生した二次電子あるいは反
射電子はすべて対向電極より内側の軌道を描き、隣接光学系への侵入を防止することがで
きる。また、(3)式より、開口部47の直径を約1.6mm以上に設定することにより、
50eV以下の反射電子あるいは二次電子を開口部47の内側を通過させることができる。
反射電子あるいは二次電子は対物レンズ4を通過した後に、 E×B偏向器8により検出
器15方向に偏向を受けて検出器15で直接検出される。または、二次電子あるいは反射
電子202は電子線光軸9の方向へ加速された後に E×B偏向器8により反射板7方向
に偏向を受け、反射板7に衝突して第二の二次電子203を発生させ、その第二の二次電
子203が反射板7より正電位に設定された検出器13で検出される。
また、一次電子線の試料照射角度を制限する絞り20の位置は検出器13あるいは検出器
15より電子源側に設置され、二次電子あるいは反射電子が絞り20に衝突することなく
効率よく検出されるようにしている。
Next, a means by which the detection system operates independently in each electron optical system will be described. In the present invention, secondary electrons and reflected
It is decelerated rapidly just before 0. Reflected electrons reflected from the
Reflected electrons or secondary electrons of 50 eV or less can pass through the inside of the opening 47.
After the reflected electrons or secondary electrons pass through the
Further, the position of the
さらに、各電子光学系内で発生した電界および磁界を同一光学系内に封じ込めることに
より、各光学系が独立に動作する手段について説明する。それぞれの電子光学系の外周部
には導体磁性材で作られた遮蔽電極が接地されており、電子光学系の電磁界がほぼ同一光
学系内で遮へいされている。すなわち、電子銃室101には電子源1および電子銃レンズ
2の電磁界を遮蔽する遮蔽電極16、中間室102にはコンデンサーレンズ3、対物レン
ズ4および走査偏向器6などの電磁界を遮蔽する遮蔽電極17が設置されている。特にE
×B偏向器8および検出器13の電磁界が隣り合う光学系まで漏れていると、隣の光学系
で発生した電子をも誘引してしまうので、特にE×B偏向器8および検出器13近傍の電
磁界の遮蔽効果を高めるような構成としている。これらの遮蔽電極は外部の浮遊電磁界を
遮蔽する効果をも持つ。遮蔽電極の形状は、電磁界の遮蔽効果があり電子線通路を高真空
に真空排気できる形状ならばどのような形でも良いが、例えば、図9に示すような円筒状
のメッシュにしたり、図10に示すような円筒に真空排気用の孔が開けられているような
物である。さらに遮蔽電極を二重構造かそれ以上の多重構造にして、開口部が互い違いに
なっているような図11に示すような形状であれば、真空排気のコンダクタンスをほとん
ど劣化させずに、遮蔽効果をさらに向上させることができる。
Furthermore, means for operating each optical system independently by confining an electric field and a magnetic field generated in each electron optical system in the same optical system will be described. A shield electrode made of a conductor magnetic material is grounded on the outer peripheral portion of each electron optical system, and the electromagnetic field of the electron optical system is shielded within the same optical system. That is, the
If the electromagnetic field of the ×
次に、電子源を常に高真空で動作させる手段について説明する。本実施例では3本以上
の電子光学系を一つの鏡体200内に設置するが、電子源1、電子源レンズ2を含む電子
銃室101、中間室102及び試料室103の空間をそれぞれ別個の真空ポンプ42、4
3、44で真空排気する構成としている。それぞれの空間は独立で真空排気するのが望ま
しいが、試料10に照射する一次電子線201が通過する電子線通路は必要である。すな
わち、電子銃室101と中間室102の間は開口部46、中間室102と試料室103の
間は開口部47を通じて繋がっている。従って、特に電子源1から一次電子線201が出
ている間はそれぞれの空間をできるだけ独立で真空排気するために、開口部46と開口部
47を含む電子線通路が電子銃室101と中間室102、中間室102と試料室103あ
るいは電子銃室101と試料室103との間で最も大きなコンダクタンスを有する構成と
している。この構成により、例えば電子銃室101はイオンポンプなどの超高真空ポンプ
で排気することによって常に10−7Pa台程度の真空度が得られている。また、試料10
の交換には試料室103に試料を挿入する前に、予め荒引きポンプにより試料10を別の
空間で予備排気しているが、試料室103挿入時にはどうしても一時的に試料室103の
真空度が低下してしてしまう。このような状況下でも、電子銃室101と試料室103と
がそれぞれほぼ独立に真空排気できれば、試料室103の真空度低下が電子銃室101に
はほとんど影響しないので、一次電子線201を放出している状態でも試料交換すること
ができる。さらに、電子銃室101と中間室102の間に各電子光学系にバルブ41a、
41b、41c、41dを設置し、各バルブを閉じれば、試料交換している状態でも電子銃
の真空度は全く変化しないので、一次電子線201を放出している状態で試料交換するこ
とができる。
Next, means for constantly operating the electron source in a high vacuum will be described. In this embodiment, three or more electron optical systems are installed in one
3 and 44 are evacuated. Although it is desirable to evacuate each space independently, an electron beam path through which the primary electron beam 201 irradiating the
For replacement, the
If 41b, 41c, and 41d are installed and each valve is closed, the degree of vacuum of the electron gun does not change even when the sample is exchanged, so that the sample can be exchanged while the primary electron beam 201 is emitted. .
なお、本実施例においてE×B偏向器8を用いる検出手段の替わりに、検出面を電子線
光軸9と垂直で電子線光軸を跨ぐように配置して電子線通路に孔を開けた反射電子、二次
電子検出器を用いても良い。
In this embodiment, instead of the detection means using the E ×
なお、本実施例ではE×B偏向器8、反射板7及び検出器13を対物レンズ4と電子源
1の間に置いたが、 E×B偏向器8、反射板7及び検出器13を対物レンズ4と試料1
0の間に置いても、本実施例の目的を達成することが出来る。
In this embodiment, the E ×
Even if it is placed between 0, the object of this embodiment can be achieved.
また、本実施例では試料10は負電位に設定されていたが、試料10を接地した場合で
も試料と他の電極との相対電位を本実施例と同じように設定すれば、本実施例の目的を達
成することが出来る。
In this embodiment, the
また、本実施例では電子光学系の配置は特に限定しない。例えば、電子光学系を碁盤の
目状に並べても良いし、電子光学系を一列に配置する構成にしても良い。
In the present embodiment, the arrangement of the electron optical system is not particularly limited. For example, the electron optical systems may be arranged in a grid pattern, or the electron optical systems may be arranged in a line.
第二の実施例は、電子レンズとして静電レンズを用いたものである。静電レンズは磁
界レンズより小型化することができ、限られたスペースに電子光学系を多数個並べること
ができる。図4は本実施例の電子光学系を横から見た図である。図中では2つの電子光学
系しか記載していないが、実際には3つ以上の電子光学系で構成される。本実施例は一次
電子線201を試料入射直前で減速させる光学系に対するものであり、検出系は二次電子
あるいは反射電子202が反射板7に衝突して発生した第二の二次電子202を検出する
構成としている。試料10から放出された二次電子あるいは反射電子202は加速されて
、対物レンズ4により収束した後、ある広がりをもって反射板7に衝突して第二の二次電
子203を発生させ、その第二の二次電子203を検出器13で検出する。検出器13は
正電位に設定され、二次電子を検出器へ誘引する検出器電界を発生している。電極構成は
ここでは例えば、電子銃レンズ2として二電極構成の静電レンズ、コンデンサーレンズ3
と対物レンズ4としては三電極構成のレンズを用いる構成としている。本実施例では、遮
蔽電極16および17を電子レンズ支持としても用いている。遮蔽電極16の内周部に接
するように電子銃レンズ2、コンデンサレンズ3、対物レンズ4の位置を規定することが
できるので、各レンズを高精度に電子線光軸9上に位置決めすることが可能となっている
。電界放出電子源1は碍子部を有するフランジを取り外すことにより、交換することがで
きる。。フランジは高真空に真空シールできるものを用い、その直径は34mmから70mm
までの範囲である。
The second embodiment uses an electrostatic lens as an electron lens. The electrostatic lens can be made smaller than the magnetic lens, and a large number of electron optical systems can be arranged in a limited space. FIG. 4 is a side view of the electron optical system of this embodiment. Although only two electron optical systems are shown in the drawing, in actuality, it is composed of three or more electron optical systems. The present embodiment is for an optical system that decelerates the primary electron beam 201 immediately before incidence of the sample, and the detection system uses the secondary
The
Range.
静電レンズの電極構成は上述の構成でなくても、静電レンズに電子源1から電子を放出
させる引き出し電極と一次電子線を加速電圧まで加速あるいは減速する電極からなる電子
銃レンズとしての機能、電子光学系の倍率を調節できるコンデンサーレンズとしての機能
および一次電子線を試料上に収束させる対物レンズとしての機能があれば、どの様な構成
でも良い。例えば、三電極以上の多段レンズ一つでコンデンサーレンズと対物レンズの両
機能あるいは電子銃レンズとコンデンサーレンズの両機能を備えるようにする構成として
も良い。図5に示す第三の実施例は三電極の電子銃レンズ2一つで電子銃レンズとコンデ
ンサーレンズの二つの機能を持たせることによって、電子光学系をより小型にすることが
可能になる。図5は本実施例の電子光学系の構成を横から見た図であり、図6は特に本実
施例の電子銃室101および中間室102を斜め上方から見た図である。また、本実施例
では反射電子あるいは二次電子202の検出器13として、検出面を電子線光軸9と垂直
で電子線光軸9を跨ぐように配置し、電子線通路に孔を開けたものを用いている。試料1
0に負の電圧を設定し、反射電子あるいは二次電子202を試料10放出後に加速させて
から検出する。検出器13の形状は例えば、円環状のものや、電子線光軸9に対して対称
に配置された複数の検出器を用いる。複数の検出器を用いた場合、検出器からの取得信号
を選択することによって、試料からの出射方向を区別して検出することも可能である。
Even if the electrode configuration of the electrostatic lens is not the above-described configuration, the electrostatic lens functions as an electron gun lens including an extraction electrode that emits electrons from the
A negative voltage is set to 0, and the reflected electrons or
図7に示す第四の実施例では、対物レンズ4の一番電子源側の電極441は鏡体200
と同電位の接地電位とし、試料への対向電極443を試料と同電位の負の電圧に設定して
いる。さらに中間の電極442の電位を調整することによって、試料に一次電子線を収束
させる機能としている。この構成では二次電子や反射電子202は対向電極443に達す
るまで電界による作用を受けず、対向電極443を通過後電子線光軸9の電子源側の方向
に加速される。ここで対向電極443の開口部の直径をを試料間との距離より大きく、例
えば2倍以上大きくすれば、大部分の電子は対向電極443に衝突せずに加速されて、検
出器13で検出できる。図17に対向電極443と試料10間の距離L=3mm、対向電極開
口部の直径2R=6mmとして、試料10対向電極を同電位に、対向電極443に対し中
間電極442に+9.5kVを印可した場合の電位分布を差分法により求め、この電位分
布の下で二次電子軌道を計算した結果を示す。電位分布は等電位面444で示されるよう
な分布となる。図中に初期エネルギー50eVで試料に対して0°から90°まで10°刻み
の角度で出射した二次電子202の軌道を示すが、開口部を大きくとると、等電位面が試
料側に滲み出すことによって、二次電子は対向電極に達する前に上方に加速されるように
なり、試料に対しほぼ平行に出射した電子を含め、すべての二次電子を対向電極に衝突し
ないで電子源側に向かわせることができる。
In the fourth embodiment shown in FIG. 7, the electrode 441 on the most electron source side of the
The
また、本実施例の電子源1を取り外して上から見た図を図8に示すが、電子銃室101
は電子源毎に区切られており、それぞれ別個の真空ポンプで排気できる構成としている。
バルブ41を閉めることにより、それぞれの電子源を独立に大気圧状態にすることができ
る。この機能により、他の電子源を高真空の状態に保ったままで、電子源1の交換をする
ことができる。
FIG. 8 shows a top view of the
Are divided for each electron source and can be evacuated by a separate vacuum pump.
By closing the valve 41, each electron source can be brought into an atmospheric pressure state independently. With this function, the
なお、上記第一から第四までの実施例においては電子光学系を3組ないし4組搭載して
いる場合について説明しているが、もちろん5組以上の電子光学系、例えば10組の電子
光学系が搭載されている構成でも、容易に本発明の目的を達成することが出来る。
In the first to fourth embodiments, the case where three or four sets of electron optical systems are mounted has been described. Of course, five or more sets of electron optical systems, for example, ten sets of electron optics are used. The object of the present invention can be easily achieved even in a configuration in which the system is mounted.
また、上記第二から第四までの実施例においては、実際の静電レンズの形状は電子線通
路から絶縁物部分が見えないような形状としているが、図中では単純化のため静電レンズ
の形状を平板上のもので説明した。
また、上記第二から第四までの実施例において、便宜上、コンデンサーレンズ電源23
及び対物レンズ電源24は図中の真空内に置いたが、実際は真空外に設置されている。
In the second to fourth embodiments, the actual shape of the electrostatic lens is such that the insulating portion cannot be seen from the electron beam passage. The shape was explained on a flat plate.
In the second to fourth embodiments, the condenser
Although the objective lens power supply 24 is placed in the vacuum in the figure, it is actually installed outside the vacuum.
さらに、本発明で複数の電子源を高真空に保つ構成とそれぞれの電子光学系で二次電子
や反射電子を電子光学系内で独立に高精度検出できる構成は、電子線を用いた電子線描画
装置やパターン寸法を測定する走査型電子顕微鏡などの各種の電子線応用装置にも、同様
の構成で適用することができる。さらに、電子線だけでなく、イオンビームを含めた荷電
粒子線応用装置にも、複数の荷電粒子源を高真空に保つ構成とそれぞれの荷電粒子光学系
で荷電粒子照射により二次的に発生した荷電粒子を同一荷電粒子光学系内で高精度検出で
きる構成は、本発明と同様の構成で実現することができる。これらの場合には、2個以上
の電子光学系あるいは荷電粒子光学系を有する装置に対して本発明を適用することができ
る。
Further, in the present invention, the configuration in which a plurality of electron sources are kept in a high vacuum and the configuration in which each electron optical system can independently detect secondary electrons and reflected electrons in the electron optical system are an electron beam using an electron beam. The present invention can also be applied to various electron beam application apparatuses such as a drawing apparatus and a scanning electron microscope that measures pattern dimensions, with the same configuration. Furthermore, not only electron beams but also charged particle beam application devices including ion beams are generated secondary by charged particle irradiation in a configuration that maintains a plurality of charged particle sources in a high vacuum and each charged particle optical system. A configuration capable of detecting charged particles with high accuracy in the same charged particle optical system can be realized by a configuration similar to the present invention. In these cases, the present invention can be applied to an apparatus having two or more electron optical systems or charged particle optical systems.
以上説明したように、本発明にかかるパターン検査装置では半導体ウェハ上の回路パタ
ーンを検査する検査装置に有用であり、パターン検査を高速、且つ正確に行うことを目的
としたパターン検査装置へ適用することに適している。
As described above, the pattern inspection apparatus according to the present invention is useful for an inspection apparatus for inspecting a circuit pattern on a semiconductor wafer, and is applied to a pattern inspection apparatus intended to perform pattern inspection at high speed and accurately. Suitable for that.
Claims (3)
前記複数の電子光学系は、
前記1次電子線を発生する電子源と、
前記1次電子線および前記2次電子または前記反射電子が通過する対物レンズと、
前記対物レンズと前記試料台との間に配置された対向電極と、
前記対物レンズの上方に配置された検出器と、
前記対向電極と前記試料台との間に前記2次電子または前記反射電子を加速する電位を印加する電源とを備え、
前記電位をU、前記試料と前記対向電極との間の距離をL、前記試料に照射される前記1次電子線の照射エネルギーをeVとした場合、前記対向電極は、4L(eV/eU)1/2以上の直径を有し、
前記複数の電子光学系が1つの鏡体内に設置され、該複数の電子光学系の各々の外周部に電磁界を遮蔽する遮蔽電極を備えた、
ことを特徴とする試料検査装置。 Scanning the primary electron beam to the sample, a plurality of the electron optical system for detecting secondary electrons or reflected electrons generated by the scanning of the primary electron beam, a sample stage where the sample is placed, the in the sample inspection apparatus and a processes the signal by the secondary electrons or the reflected electron image processing unit to inspect the sample,
The plurality of electron optical systems includes:
An electron source for generating the primary electron beam;
An objective lens for the primary electron beam and the secondary electrons or the reflected electrons pass through,
A counter electrode disposed between the objective lens and the sample stage;
A detector disposed above the objective lens;
And a power source for applying a potential to accelerate the secondary electrons or the reflected electrons between the sample stage and the counter electrode,
The potential U, L a distance between the sample and the counter electrode, when the irradiation energy of the primary electron beam to be irradiated to the sample was eV, the counter electrode, 4L (eV / eU) have a 1/2 or more of the diameter,
The plurality of electron optical systems are installed in a single lens body, and each of the plurality of electron optical systems includes a shielding electrode that shields an electromagnetic field on the outer periphery.
A sample inspection apparatus.
前記複数の電子光学系は、
前記一次電子線を発生する電子源と、
前記1次電子線および前記2次電子または前記反射電子が通過する対物レンズと、
前記対物レンズと前記試料台との間に配置された対向電極と、
前記対物レンズの上方に配置された検出器と、
前記対向電極と前記試料台との間に前記2次電子または前記反射電子を加速する電位を印加する電源とを備え、
前記電位をU、前記試料と前記対向電極との間の距離をL、前記試料に照射される前記1次電子線の照射エネルギーをeV、前記1次電子線の走査幅をSとした場合、前記対向電極は、4L(eV/eU)1/2+S以上の直径の開口部を有し、
前記複数の電子光学系が1つの鏡体内に設置され、該複数の電子光学系の各々の外周部に電磁界を遮蔽する遮蔽電極を備えた、
ことを特徴とする試料検査装置。 Scanning the primary electron beam to the sample, a plurality of the electron optical system for detecting secondary electrons or reflected electrons generated by the scanning of the primary electron beam, a sample stage where the sample is placed, the in the sample inspection apparatus and a processes the signal by the secondary electrons or the reflected electron image processing unit to inspect the sample,
The plurality of electron optical systems includes:
An electron source for generating the primary electron beam;
An objective lens for the primary electron beam and the secondary electrons or the reflected electrons pass through,
A counter electrode disposed between the objective lens and the sample stage;
A detector disposed above the objective lens;
And a power source for applying a potential to accelerate the secondary electrons or the reflected electrons between the sample stage and the counter electrode,
The potential U, L a distance between the sample and the counter electrode, the irradiation energy of the primary electron beam to be irradiated to the sample eV, if the scanning width of the primary electron beam was set to S, the counter electrode may have a opening of 4L (eV / eU) 1/2 + S or more in diameter,
The plurality of electron optical systems are installed in a single lens body, and each of the plurality of electron optical systems includes a shielding electrode that shields an electromagnetic field on the outer periphery.
A sample inspection apparatus.
前記複数の電子光学系は、
前記1次電子線を発生する電子源と、
前記1次電子線および前記2次電子または前記反射電子が通過する対物レンズと、
前記対物レンズと前記試料台との間に配置された対向電極と、
前記対物レンズの上方に配置された検出器と、
前記対向電極と前記試料台との間に前記2次電子または前記反射電子を加速する電位を印加する電源とを備え、
前記対向電極は、前記試料と前記対向電極との間の距離の2倍以上の直径の開口部を有し、
前記複数の電子光学系が1つの鏡体内に設置され、該複数の電子光学系の各々の外周部に電磁界を遮蔽する遮蔽電極を備えた、
ことを特徴とする試料検査装置。 Scanning the primary electron beam to the sample, a plurality of the electron optical system for detecting secondary electrons or reflected electrons generated by the scanning of the primary electron beam, a sample stage where the sample is placed, the in the sample inspection apparatus and a processes the signal by the secondary electrons or the reflected electron image processing unit to inspect the sample,
The plurality of electron optical systems includes:
An electron source for generating the primary electron beam;
An objective lens for the primary electron beam and the secondary electrons or the reflected electrons pass through,
A counter electrode disposed between the objective lens and the sample stage;
A detector disposed above the objective lens;
And a power source for applying a potential to accelerate the secondary electrons or the reflected electrons between the sample stage and the counter electrode,
The counter electrode may have a opening of at least twice the diameter of the distance between the counter electrode and the sample,
The plurality of electron optical systems are installed in a single lens body, and each of the plurality of electron optical systems includes a shielding electrode that shields an electromagnetic field on the outer periphery.
A sample inspection apparatus.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008323107A JP4380782B2 (en) | 2008-12-19 | 2008-12-19 | Sample inspection equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008323107A JP4380782B2 (en) | 2008-12-19 | 2008-12-19 | Sample inspection equipment |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006001022A Division JP4379420B2 (en) | 2006-01-06 | 2006-01-06 | Sample inspection equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009145353A JP2009145353A (en) | 2009-07-02 |
JP4380782B2 true JP4380782B2 (en) | 2009-12-09 |
Family
ID=40916064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008323107A Expired - Fee Related JP4380782B2 (en) | 2008-12-19 | 2008-12-19 | Sample inspection equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4380782B2 (en) |
-
2008
- 2008-12-19 JP JP2008323107A patent/JP4380782B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009145353A (en) | 2009-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3661592B2 (en) | Pattern inspection device | |
US9368314B2 (en) | Inspection system by charged particle beam and method of manufacturing devices using the system | |
JP5391252B2 (en) | Inspection method and inspection apparatus using charged particle beam | |
JP5179253B2 (en) | Electrode unit and charged particle beam apparatus | |
US7629578B2 (en) | Charged particle beam device | |
US10790110B2 (en) | Charged particle beam irradiation apparatus, charged particle beam image acquisition apparatus, and charged particle beam inspection apparatus | |
JP4943733B2 (en) | Inspection method and inspection apparatus using charged particle beam | |
US20080099697A1 (en) | Charged particle beam apparatus, method of adjusting astigmatism using same and method of manufacturing device using same | |
JP2014238962A (en) | Electron beam apparatus | |
KR20050099977A (en) | Mapping-projection-type electron beam apparatus for inspecting sample by using electrons reflected from the sample | |
JP4380782B2 (en) | Sample inspection equipment | |
JP4379420B2 (en) | Sample inspection equipment | |
JP2005121634A (en) | Pattern inspection device | |
JP2005121635A (en) | Pattern inspection device | |
JP2004327121A (en) | Mapping projectiion electron beam device | |
JP4702295B2 (en) | Semiconductor manufacturing apparatus and semiconductor inspection apparatus | |
EP4306945A1 (en) | Method of assessing a sample, apparatus for assessing a sample | |
JP4548537B2 (en) | Inspection method and inspection apparatus using electron beam | |
JP4702472B2 (en) | Inspection method and inspection apparatus using electron beam | |
JP2008071492A (en) | Charged particle beam apparatus, and device manufacturing method using the apparatus | |
JP2010257994A (en) | Inspection method and inspection device using electron beam | |
JP2004349264A (en) | Inspection device using electron beam | |
JP2007048763A (en) | Inspection method and inspection device using electron beam | |
JP2004335484A (en) | Inspection method and inspection apparatus using electron beam |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090901 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090914 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |