JP4368573B2 - Ultrafast optical memory device using a bistable semiconductor laser - Google Patents
Ultrafast optical memory device using a bistable semiconductor laser Download PDFInfo
- Publication number
- JP4368573B2 JP4368573B2 JP2002340372A JP2002340372A JP4368573B2 JP 4368573 B2 JP4368573 B2 JP 4368573B2 JP 2002340372 A JP2002340372 A JP 2002340372A JP 2002340372 A JP2002340372 A JP 2002340372A JP 4368573 B2 JP4368573 B2 JP 4368573B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- light
- signal
- gate
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/04—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F3/00—Optical logic elements; Optical bistable devices
- G02F3/02—Optical bistable devices
- G02F3/026—Optical bistable devices based on laser effects
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Shift Register Type Memory (AREA)
- Semiconductor Lasers (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、双安定半導体レーザを用いた超高速光メモリー装置に関するものである。
【0002】
【従来の技術】
現在、光ファイバ通信システムは高度情報社会を担う通信伝送方式として発展している。しかし、現状の光ファイバ通信システムは、キャリア周波数が200THzという光の特性をまだ十分には活用していない。今後の情報量の増大に応えるためには、より一層の超高速光通信システムの開発が望まれているが、その超高速化のためには信号処理も光が行う全光型のシステムが期待されている。とりわけ、全光型でのパケット単位のルーティング技術が必要とされている。
【0003】
図5は従来のファイバ遅延線バッファメモリーの模式図である。
この図において、101はパケット入力、102は第1の光スイッチ、103はパケットの保存装置、104は第2の光スイッチ、105はパケット出力である。
しかし、かかるファイバ遅延線バッファメモリーを用いる方式では、各ビット毎の制御や必要なタイミングに情報を読み出すことが困難であった。
【0004】
【非特許文献1】
田村、山吉、河口 「超高速偏光双安定面発光半導体レーザを用いた全光型光信号処理」信学技法、LQE 2000−42(2000年8月)
【0005】
【非特許文献2】
山吉、河口、「面発光半導体レーザの偏光双安定性を用いた全光型超高速DEMUX」信学技法、PS98−15(1998年6月)
【0006】
【非特許文献3】
H.Kawaguchi,“Bistable laser diodes and their application; State of the art,”IEEE J.Selected.Top.Quantum Electron.,3(1997)1254.
【0007】
【発明が解決しようとする課題】
そこで、本願発明者らはANDゲート動作およびメモリー動作を行う複数個の双安定半導体レーザを備え、光信号を電気信号に変換することなく全光型で、時系列の光信号を、各双安定半導体レーザに1ビットずつ記録し、必要なタイミングに時系列信号として記録信号を読み出すことができる超高速光メモリーの開発をすることが課題となった。
【0008】
さらに、後に詳しく述べるように、ビット数が多くなると入出力のための光時系列信号を受ける光空間並列信号変換器や光並列信号を受ける光時系列信号変換器がビット数の分だけ必要となり、装置が大型になるといった欠点があり、それをも解決することが課題となった。
本発明は、上記状況に鑑み、各ビット毎の制御や必要なタイミングで情報を読み出すことができ、また、シフトレジスタ機能を有する双安定半導体レーザを用いた超高速光メモリー装置を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔1〕双安定半導体レーザを用いた超高速光メモリー装置において、時系列の第1の直線偏光の光信号が入力される光分岐・遅延線と、ハーフミラーと、このハーフミラーへの第1の直線偏光のセット光照射手段及び第2の直線偏光のリセット光照射手段とを具備する光信号書き込み手段と、この光信号書き込み手段によって、前記時系列の光信号を空間並列信号に変換した上で1ビットずつ書き込み、偏光方向が直交する第1の直線偏光のモードと第2の直線偏光のモードとを2つの固有レーザ発振モードとするとともに、前記空間並列信号に変換された光信号と前記セット光とのAND動作であるANDゲート動作およびメモリー動作を行う複数個の双安定半導体レーザを有するアレイと、前記複数個の双安定半導体レーザからの出力光のうち第1の直線偏光を透過する検光子と、この検光子を透過した第1の直線偏光の光が入力される可飽和吸収体からなる光ゲート手段と、この光ゲート手段を照射するゲート光パルス照射手段と、読み出された信号光の光遅延・合流線とを具備し、前記アレイに書き込まれた光信号を読み出す光信号読み出し手段とを備え、光信号を電気信号に変換することなく全光型で、時系列の光信号を各双安定半導体レーザに1ビットずつ記録し、必要なタイミングに合わせ時系列信号として記録信号を読み出すことを特徴とする。
【0010】
〔2〕上記〔1〕記載の双安定半導体レーザを用いた超高速光メモリー装置において、前記超高速光メモリー装置が、第1段の複数個の双安定半導体レーザの各々からの出力光を反射して第2段の複数個の双安定半導体レーザの各々に入力するための反射器と、第2の光ゲート手段と、第2のハーフミラーと、この第2のハーフミラーへの第2のゲート光パルス照射手段とを備え、前記第2のハーフミラーを介して前記第2のゲート光パルス照射手段からの第2のゲート光パルスが前記第2の光ゲート手段に入射された時に、前記第1段の複数個の双安定半導体レーザの各々からの出力光が前記第2の光ゲート手段を透過して前記反射器により反射された後に前記第2段の複数個の双安定半導体レーザの各々に入力されることにより、記録信号が転送および記録されるシフトレジスタ機能を有することを特徴とする。
【0011】
【発明の実施の形態】
以下、本発明の実施の形態について詳細に説明する。
図1は本発明の第1実施例を示す双安定半導体レーザを用いた超高速光メモリー装置の模式図である。
この図において、1は超高速光信号(入力信号)、1Aはヘッダー、2は光時系列信号/光空間並列信号変換装置、3,4,13はハーフミラー、5は一次元又は二次元の偏光双安定面発光半導体レーザ(VCSEL)アレイ、6はセット光、7はリセット光、11は検光子(0°偏光を透過する)、12は光ゲート素子、14はゲート光パルス、15は光空間並列信号/光時系列信号変換装置、16は超高速光信号(出力信号)である。
【0012】
以下、双安定半導体レーザを用いた超高速光メモリーへの信号の書き込みと双安定半導体レーザを用いた超高速光メモリーからの信号の読み出しに分けて、詳細に説明する。
図2は光空間並列信号から光時系列信号への変換に光分岐・遅延線を用いた本発明の第1実施例を示す双安定半導体レーザを用いた超高速光メモリーへの信号の書き込みを説明する模式図である。
【0013】
この図において、21は超高速光信号(入力信号)、21Aはヘッダー、22は光分岐・遅延線、22Aは入力ポート、22Bは出力ポート、23はハーフミラー、24は一次元又は二次元の偏光双安定面発光半導体レーザ(VCSEL)アレイ、25はセット光、26はリセット光である。
ここで、VCSELエレメントの動作原理について述べておく。
【0014】
光導波路が正方形の断面形状を持つ、面発光半導体レーザには、電界方向が正方形の辺に沿う2つの固有モードが存在する。ここでは、0°モード、90°モードと呼ぶ。2つのレーザ発振モードに対して面発光半導体レーザの光学利得はほぼ等しく、2つのモードは利得飽和を通して強結合し、双安定性が生じる。短光パルスを外部から入射すると、入射パルス光と同一偏光のモードに偏光がスイッチし、入射パルスがなくなってもスイッチした後の偏光を保持する。従って、偏光双安定光メモリーが実現できる。偏光スイッチングの速度は7psと極めて速く、光双安定素子のスイッチング速度としては世界最高速である。超高速光通信における光多重分離(光DEMUX)や光RZ信号の光NRZ信号への直接変換など、超高速光機能素子としての応用が期待できる。
【0015】
次に、偏光双安定面発光半導体レーザ(VCSEL)アレイ24への信号の書き込みについて、図2を参照して説明する。
最初に紙面に垂直方向に電場をもつ(90°光と呼ぶ)リセット光26を入射することにより、各偏光双安定面発光半導体レーザ(VCSEL)アレイ24の発振偏光は紙面に垂直(90°光)にリセットされる。
【0016】
図2に示すように、超高速の時系列光信号にはヘッダー21Aが付与されている。紙面内に偏光した(0°光と呼ぶ)光信号は光分岐・遅延線22の入力ポート22Aから入射し、分岐された後、ビット間隔ずつ遅延され各々の出力ポート22Bから出射し、ハーフミラー23を介してVCSELアレイ24に注入される。
【0017】
次いで、光分岐・遅延線22により最も大きく遅れた光信号が、VCSELアレイ24に到達した時に、0°偏光のセット光25が、ヘッダー21Aからの信号によりVCSELアレイ24に入射する。VCSELアレイ24の偏光は信号光のみではスイッチしないが、セット光25と信号光が同時に入射した時には、90°光から0°光にスイッチする。
【0018】
従って、図2に示すように、セット光25が入射した時、VCSELアレイ24内に注入されている、「1」「0」信号がVCSELアレイ24に発振偏光として記録される。
図3は本発明の第1実施例を示す双安定半導体レーザを用いた超高速光メモリーからの信号の読み出しを説明する模式図である。
【0019】
この図において、27はハーフミラー、28は検光子、29は可飽和吸収体、30はゲート光パルス、31は光遅延・合流線、32はミラー、33は超高速光信号(出力信号)である。
図2に示すようにして書き込まれた光信号(記録)の読み出しは、次のように行われる。
【0020】
VCSELアレイ24からは「1」「0」信号に従って0°偏光と90°偏光のレーザ発振光が連続的(CW)に出射されている。検光子28により0°偏光のみを通過させ、可飽和吸収体29に入射する。次に、ゲート光パルス30を可飽和吸収体29に入射し、VCSELアレイ24からのCW光をパルス光として切り出す。次に、光遅延・合流線31により、光パルスを時系列に並べて、超高速光信号(出力信号)33として読み出す。
【0021】
以上により、光パケット単位でメモリーし、必要な時に光パケット単位で読み出すことができるようになる。
上記の実施例により、超高速光メモリー動作が可能なことをレート方程式を用いた詳細な計算機シミュレーションにより示す。
この解析手法が、この種の光メモリー動作の解析に適し、その結果が実験結果と良く一致することは上記した非特許文献1〜3などで知られている。
【0022】
図4は本発明の第1実施例を示す双安定半導体レーザを用いた超高速光メモリーのシミュレーション結果を示す図であり、図4(a)は超高速光信号(0°)の時間波形、図4(b)はセット光(0°)、図4(c)はリセット光(90°)、図4(d)はメモリー出力の0°偏光成分、図4(e)はゲート光パルス、図4(f)は読み出し出力を示している。また、縦軸は光パワー(μW)、横軸は時間(ps)を示している。
【0023】
図4(a)に示す超高速光信号の時間波形において、光信号のパルス幅は1ps、パルス間隔5psであり、信号伝送速度は200Gbit/sである。各チャンネルの光信号パワーは5μWである。図2、図3に示した模式図に合わせ6チャンネルの場合を解析した。10psのパルス幅を持つヘッダー21Aを読み取り、適当な時間遅れで1psのセット光(10μW)を発生し、6番目のチャンネルの信号光と同時にVCSELアレイ24に入射するように設定する。
【0024】
その結果、図4(d)に示すように、メモリー出力の0°偏光成分は光信号が「0」か「1」かにより、「0」か「1」になり保存される。この時、メモリーの光出力は約500μWであり、光信号に対し100倍(20dB)大きいという利点を持つ。
次に、図4(e)に示すように、1ps,100μW程度のゲート光パルス30で可飽和吸収体29の吸収を飽和し、信号光を、図4(f)に示すように読み出す。
【0025】
信号光の読み出しが終わった時点で、図4(c)に示すように、1ps,20μWのリセット光26で光メモリーを90°信号へリセットする。
この一連の動作により、光パケット単位でメモリーし、必要な時に光パケット単位で読み出すことができるようになる。
次に、本発明の第2実施例について説明する。
【0026】
図6は本発明の第2実施例を示す双安定半導体レーザを用いた超高速光メモリー装置の模式図である。
この図において、201はハーフミラー、202は二次元偏光双安定面発光半導体レーザ(VCSEL)アレイ、203は光ゲート素子、204は反射器である。
【0027】
本実施例の装置は、第1実施例で示した偏光双安定面発光半導体レーザアレイ24を二次元アレイ202で置き換えたもので、光時系列信号/光空間並列信号変換器(図示なし)、リセット光発生装置(図示なし)、セット光発生装置(図示なし)、ゲート光発生装置(図示なし)、検光子11、光ゲート素子12および光空間並列信号/光時系列信号変換器(図示なし)からなる装置を有しており、この装置に反射器204と光ゲート素子203およびゲート光発生装置が付加された構成である。
【0028】
まず、第1実施例に示したように、二次元偏光双安定面発光半導体レーザアレイ202への信号の書き込みについて説明する。最初に紙面に垂直方向に電場をもつ(90°光と呼ぶ)リセット光を入射することにより、各偏光双安定面発光半導体レーザの発振偏光は紙面に垂直(90°光と呼ぶ)にリセットされる。
超高速の時系列信号にはヘッダーが付与されている。紙面内に偏光した(0°光と呼ぶ)光時系列信号は光時系列信号/光空間並列信号変換器により変換され、1ビット毎に異なる偏光双安定面発光半導体レーザに注入される。次に、光信号がVCSELアレイ202の初段(図6のA1 〜A4 )に到達した時に0°偏光のセット光が、ヘッダーからの信号によりVCSELアレイ202に入射する。VCSELアレイ202の偏光は信号光のみではスイッチしないが、セット光と信号光が同時に入射した時には90°光から0°光にスイッチする。従って、セット光が入射された時、VCSELアレイ202内に注入されている「1」、「0」信号がVCSELの発振偏光として記録される。
【0029】
次に、シフトレジスタ機能について図6および図7を参照しながら説明する。
図7は光信号の面発光半導体レーザA1 、B1 、C1 、D1 の1列について配置をより詳細に示した模式図である。
上述した従来の光パケットメモリーでは、一般にビット数が増加すると光時系列信号/光空間並列信号変換装置の入出力ポートがビット数だけ必要になり、構成上大きな問題となる。本発明では、いくつかの双安定半導体レーザに記録されている信号を別の双安定半導体レーザへ一括転送し、記録する光シフトレジスタ機能を持たせることにより、この問題を解決している。
【0030】
図6に4×4の面発光半導体レーザからなる二次元偏光双安定面発光半導体レーザアレイを用いたシフトレジスタの概念図を示す。図1に示した動作原理によりA1 〜A4 に、「1」及び「0」信号がそれぞれ0°と90°発振偏光として記録されている。A1 〜A4 の面発光半導体レーザの出力は、数度の回折拡がりをもって出射され、上面に配置した反射器204でB1 〜B4 の面発光半導体レーザに集光される。反射器204の近くには外部からゲート光パルスが入射された時に、面発光半導体レーザの出力が透過する光ゲート素子203が配置されている。面発光半導体レーザと反射器204の間の間隔をlとすると2l/c(cは光速)よりも短い間ゲートが開かれるとB1 〜B4 のレーザ発振偏光は、A1 〜A4 の出力の注入によりA1 〜A4 と各々同じ発振偏光になり、信号がそれぞれ書き込まれ、記録される。例えば、lを5cmとするとゲートの開かれる時間は30ps以下になる。次に、A1 〜A4 を90°偏光をもつリセット光でリセットし、新しい信号を書き込む。次にゲート光でゲートを開くと、B1 〜B4 の信号がC1 〜C4 に、A1 〜A4 の信号がB1 〜B4 にそれぞれ書き込まれ記録される。信号の読出しは、最終段(図の列ではD1 〜D4 )の面発光半導体レーザのCW出力を後述のように読み出すことによって実現できる。
【0031】
図8は光信号の面発光半導体レーザA1 〜AN の記録を示すタイミングチャート、図9はこのシフトレジスタ機能をタイミングチャートで示したもの、すなわち、A1 からB1 、B1 からC1 へ、C1 からD1 への信号の転送と記録の様子を示すタイミングチャートである。
本発明によるシフトレジスタ機能付超高速光メモリー装置では、図6に示したy方向の面発光半導体レーザの数に一致する数のビットが、セット光と信号光とのANDゲート動作によりA1 〜AN の面発光半導体レーザに記録される。ゲート光の入力により、この信号はB1 〜BN に転送され記録された後、リセット光でA1 〜AN の発振偏光は90°にリセットされ、次の信号を記録する。
【0032】
記録の読出しは次のように行われる。VCSELアレイ202の最終段(図6のD1 〜D4 )からは「1」、「0」信号に従って0°偏光と90°偏光のレーザ発振光が連続的(CW)に出射されている。検光子11により0°偏光のみを通過させ、光ゲート素子12に入射する。次に、ゲート光パルスを光ゲート素子12に入射し、VCSELアレイ202の最終段からのCW光を通過させパルス光として切り出す。次に光空間並列信号/光時系列信号変換器により、光パルスを時系列に並べる。以上により、光パケット単位でメモリーし、必要な時に光パケット単位で読み出すことができるようになる。
【0033】
本発明の第2実施例によれば、ANDゲート動作およびメモリー動作を行う複数個の双安定面発光半導体レーザを備え、光信号を電気信号に変換することなく全光型で、時系列の光信号を、各双安定半導体レーザに1ビットずつ記録し、必要なタイミングに時系列信号として記録信号を読み出すことができる超高速光メモリーにおいて、記録信号をある双安定半導体レーザから別の双安定半導体レーザへ転送し、記録する機能を有する。
【0034】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【0035】
【発明の効果】
以上、詳細に説明したように、本発明によれば、以下のような効果を奏することができる。
(1)光信号を電気信号に変換することなく、全光型で光パケット単位でルーティングができ、光通信の高速化を達成することがきる。
【0036】
(2)記録信号をある双安定半導体レーザから別の双安定半導体レーザへ転送し、記録することができる。
【図面の簡単な説明】
【図1】 本発明の第1実施例を示す双安定半導体レーザを用いた超高速光メモリー装置の模式図(2次元偏光双安定面発光半導体レーザアレイを用いたシフトレジスタの概念図)である。
【図2】 本発明の第1実施例を示す双安定半導体レーザを用いた超高速光メモリーへの信号の書き込みを説明する模式図である。
【図3】 本発明の第1実施例を示す双安定半導体レーザを用いた超高速光メモリーからの信号の読み出しを説明する模式図である。
【図4】 本発明の第1実施例を示す双安定半導体レーザを用いた超高速光メモリーのシミュレーション結果を示す図である。
【図5】 従来のファイバ遅延線バッファメモリーの模式図である。
【図6】 本発明の第2実施例を示す双安定半導体レーザを用いた超高速光メモリー装置の模式図である。
【図7】 本発明の第2実施例の光信号の面発光半導体レーザA1 、B1 、C1 、D1 の1列について配置をより詳細に示した模式図である。
【図8】 本発明の第2実施例を示す光信号の面発光半導体レーザA1 〜AN の記録を示すタイミングチャートである。
【図9】 本発明の第2実施例を示す光信号の面発光半導体レーザA1 からB1 、B1 からC1 、C1 からD1 への信号の転送と記録の様子を示すタイミングチャートである。
【符号の説明】
1,21 超高速光信号(入力信号)
1A,21A ヘッダー
2 光時系列信号/光空間並列信号変換装置
3,4,13,23,27,201,205 ハーフミラー
5,24,202 一次元又は二次元の偏光双安定面発光半導体レーザ(VCSEL)アレイ
6,25 セット光
7,26 リセット光
11,28 検光子(0°偏光を透過する)
12,203 光ゲート素子
14,30 ゲート光パルス
15 光空間並列信号/光時系列信号変換装置
16,33 超高速光信号(出力信号)
22 光分岐・遅延線
22A 光分岐・遅延線の入力ポート
22B 光分岐・遅延線の出力ポート
29 可飽和吸収体
31 光遅延・合流線
32 ミラー
204 反射器[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an ultrafast optical memory device using a bistable semiconductor laser.
[0002]
[Prior art]
At present, the optical fiber communication system has been developed as a communication transmission system that bears an advanced information society. However, current optical fiber communication systems have not yet fully utilized the light characteristic of a carrier frequency of 200 THz. In order to respond to the increase in information volume in the future, development of a further ultra-high-speed optical communication system is desired, but for this ultra-high speed, an all-optical system that uses light for signal processing is also expected. Has been. In particular, an all-optical packet-based routing technique is required.
[0003]
FIG. 5 is a schematic diagram of a conventional fiber delay line buffer memory.
In this figure, 101 is a packet input, 102 is a first optical switch, 103 is a packet storage device, 104 is a second optical switch, and 105 is a packet output.
However, in the method using such a fiber delay line buffer memory, it is difficult to read out information at the required timing and control for each bit.
[0004]
[Non-Patent Document 1]
Tamura, Yamayoshi, Kawaguchi "All-optical signal processing using ultrafast polarization bistable surface-emitting semiconductor lasers" Science Technology, LQE 2000-42 (August 2000)
[0005]
[Non-Patent Document 2]
Yamayoshi, Kawaguchi, "All-optical ultra-high-speed DEMUX using polarization bistability of surface-emitting semiconductor lasers", PS98-15 (June 1998)
[0006]
[Non-Patent Document 3]
H. Kawaguchi, “Bistable laser diodes and ther application; State of the art,” IEEE J. et al. Selected. Top. Quantum Electron. , 3 (1997) 1254.
[0007]
[Problems to be solved by the invention]
Therefore, the inventors of the present application are provided with a plurality of bistable semiconductor lasers that perform an AND gate operation and a memory operation, and are all-optical without converting an optical signal into an electrical signal. The development of an ultrahigh-speed optical memory capable of recording one bit at a time on a semiconductor laser and reading the recorded signal as a time-series signal at a necessary timing has become an issue.
[0008]
Furthermore, as will be described in detail later, as the number of bits increases, an optical space parallel signal converter that receives an optical time series signal for input and output and an optical time series signal converter that receives an optical parallel signal are required for the number of bits. However, there is a drawback that the apparatus becomes large, and it has been a problem to solve it.
In view of the above situation, the present invention provides an ultrahigh-speed optical memory device using a bistable semiconductor laser that can read out information at a control and necessary timing for each bit and has a shift register function. Objective.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides
[1] In an ultrahigh-speed optical memory device using a bistable semiconductor laser, an optical branch / delay line to which a time-series first linearly polarized optical signal is input, a half mirror, and a first to the half mirror An optical signal writing means comprising a linearly polarized set light irradiating means and a second linearly polarized reset light irradiating means, and the optical signal writing means converts the time-series optical signals into spatially parallel signals. The first linearly polarized light mode and the second linearly polarized light mode whose polarization directions are orthogonal to each other are set as two natural laser oscillation modes, and the optical signal converted into the spatial parallel signal an array having a plurality of bistable semiconductor laser to perform an aND gate operation and memory operation is an aND operation of the set light, the output light from said plurality of bistable semiconductor laser Of these, an analyzer that transmits the first linearly polarized light, an optical gate means that is composed of a saturable absorber to which the first linearly polarized light that has passed through the analyzer is input, and gate light that irradiates the optical gate means A pulse irradiating means and an optical delay / merging line for the read signal light are provided, and provided with an optical signal reading means for reading the optical signal written in the array, without converting the optical signal into an electrical signal. An all-optical type is characterized in that a time-series optical signal is recorded on each bistable semiconductor laser bit by bit, and the recorded signal is read out as a time-series signal in accordance with a required timing.
[0010]
[ 2 ] In the ultrafast optical memory device using the bistable semiconductor laser described in [1], the ultrafast optical memory device reflects output light from each of the plurality of first stage bistable semiconductor lasers. A reflector for inputting to each of the plurality of bistable semiconductor lasers in the second stage, a second optical gate means, a second half mirror, and a second to the second half mirror. Gate light pulse irradiation means, and when the second gate light pulse from the second gate light pulse irradiation means is incident on the second light gate means via the second half mirror, The output light from each of the plurality of bistable semiconductor lasers in the first stage passes through the second optical gate means and is reflected by the reflector, and then the plurality of bistable semiconductor lasers in the second stage. Record by entering each No. is characterized by having a shift register function to be transferred and recorded.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail.
FIG. 1 is a schematic diagram of an ultrafast optical memory device using a bistable semiconductor laser according to a first embodiment of the present invention.
In this figure, 1 is an ultrafast optical signal (input signal), 1A is a header, 2 is an optical time-series signal / optical space parallel signal converter, 3, 4 and 13 are half mirrors, and 5 is a one-dimensional or two-dimensional signal. Polarized bistable surface emitting semiconductor laser (VCSEL) array, 6 is set light, 7 is reset light, 11 is an analyzer (transmits 0 ° polarized light), 12 is an optical gate element, 14 is a gate light pulse, 15 is light Spatial parallel signal / optical time-series
[0012]
In the following, a detailed description will be given of signal writing to an ultrafast optical memory using a bistable semiconductor laser and readout of a signal from an ultrafast optical memory using a bistable semiconductor laser.
FIG. 2 shows a signal writing to an ultrahigh-speed optical memory using a bistable semiconductor laser according to the first embodiment of the present invention using an optical branching / delay line for conversion from an optical space parallel signal to an optical time-series signal. It is a schematic diagram to explain.
[0013]
In this figure, 21 is an ultrafast optical signal (input signal), 21A is a header, 22 is an optical branching / delay line, 22A is an input port, 22B is an output port, 23 is a half mirror, and 24 is a one-dimensional or two-dimensional signal. A polarization bistable surface emitting semiconductor laser (VCSEL) array, 25 is set light, and 26 is reset light.
Here, the operation principle of the VCSEL element will be described.
[0014]
In a surface emitting semiconductor laser in which the optical waveguide has a square cross-sectional shape, there are two eigenmodes along the side of the square of the electric field direction. Here, they are called 0 ° mode and 90 ° mode. The optical gain of the surface-emitting semiconductor laser is approximately equal to the two laser oscillation modes, and the two modes are strongly coupled through gain saturation, resulting in bistability. When a short light pulse is incident from the outside, the polarization is switched to the same polarization mode as the incident pulse light, and the switched polarization is maintained even when the incident pulse disappears. Therefore, a polarization bistable optical memory can be realized. Polarization switching speed is as extremely high as 7 ps, which is the world's fastest switching speed for optical bistable elements. Applications such as optical demultiplexing (optical DEMUX) in ultrahigh-speed optical communication and direct conversion of optical RZ signals to optical NRZ signals can be expected.
[0015]
Next, writing of signals to the polarization bistable surface emitting semiconductor laser (VCSEL)
First, by entering a
[0016]
As shown in FIG. 2, a
[0017]
Next, when the optical signal that is delayed most by the optical branching / delaying
[0018]
Therefore, as shown in FIG. 2, when the set
FIG. 3 is a schematic diagram for explaining reading of signals from the ultrafast optical memory using the bistable semiconductor laser according to the first embodiment of the present invention.
[0019]
In this figure, 27 is a half mirror, 28 is an analyzer, 29 is a saturable absorber, 30 is a gate light pulse, 31 is an optical delay / merging line, 32 is a mirror, and 33 is an ultrafast optical signal (output signal). is there.
The optical signal (record) written as shown in FIG. 2 is read as follows.
[0020]
From the
[0021]
As described above, memory can be stored in units of optical packets, and data can be read out in units of optical packets when necessary.
According to the above embodiment, it is shown by a detailed computer simulation using a rate equation that an ultrahigh-speed optical memory operation is possible.
It is known from
[0022]
FIG. 4 is a diagram showing a simulation result of an ultrafast optical memory using a bistable semiconductor laser according to the first embodiment of the present invention. FIG. 4A shows a time waveform of an ultrafast optical signal (0 °), 4B is a set light (0 °), FIG. 4C is a reset light (90 °), FIG. 4D is a 0 ° polarization component of the memory output, FIG. 4E is a gate light pulse, FIG. 4F shows the read output. The vertical axis indicates optical power (μW), and the horizontal axis indicates time (ps).
[0023]
In the time waveform of the ultrahigh-speed optical signal shown in FIG. 4A, the pulse width of the optical signal is 1 ps, the pulse interval is 5 ps, and the signal transmission speed is 200 Gbit / s. The optical signal power of each channel is 5 μW. The case of 6 channels was analyzed in accordance with the schematic diagrams shown in FIGS. The
[0024]
As a result, as shown in FIG. 4D, the 0 ° polarization component of the memory output is stored as “0” or “1” depending on whether the optical signal is “0” or “1”. At this time, the optical output of the memory is about 500 μW, which is advantageous in that it is 100 times (20 dB) larger than the optical signal.
Next, as shown in FIG. 4E, the absorption of the
[0025]
When the reading of the signal light is finished, as shown in FIG. 4C, the optical memory is reset to a 90 ° signal with the
Through this series of operations, memory can be stored in units of optical packets and can be read out in units of optical packets when necessary.
Next, a second embodiment of the present invention will be described.
[0026]
FIG. 6 is a schematic diagram of an ultrafast optical memory device using a bistable semiconductor laser showing a second embodiment of the present invention.
In this figure, 201 is a half mirror, 202 is a two-dimensional polarization bistable surface emitting semiconductor laser (VCSEL) array, 203 is an optical gate element, and 204 is a reflector.
[0027]
The apparatus of the present embodiment is obtained by replacing the polarization bistable surface emitting
[0028]
First, as shown in the first embodiment, signal writing to the two-dimensional polarization bistable surface emitting
A header is added to the ultra-fast time series signal. An optical time-series signal polarized in the paper (referred to as 0 ° light) is converted by an optical time-series signal / optical space parallel signal converter and injected into a different polarization bistable surface emitting semiconductor laser for each bit. Next, when the optical signal reaches the first stage of the VCSEL array 202 (A 1 to A 4 in FIG. 6), the 0 ° -polarized set light is incident on the
[0029]
Next, the shift register function will be described with reference to FIGS.
FIG. 7 is a schematic diagram showing the arrangement in more detail for one column of surface emitting semiconductor lasers A 1 , B 1 , C 1 , D 1 for optical signals.
In the conventional optical packet memory described above, when the number of bits is increased, the number of input / output ports of the optical time-series signal / optical space parallel signal conversion device is required by the number of bits. In the present invention, this problem is solved by providing an optical shift register function for collectively transferring and recording signals recorded in several bistable semiconductor lasers to another bistable semiconductor laser.
[0030]
FIG. 6 shows a conceptual diagram of a shift register using a two-dimensional polarization bistable surface emitting semiconductor laser array composed of a 4 × 4 surface emitting semiconductor laser. According to the operating principle shown in FIG. 1, “1” and “0” signals are recorded as 0 ° and 90 ° oscillating polarizations in A 1 to A 4 , respectively. The outputs of the surface emitting semiconductor lasers A 1 to A 4 are emitted with a diffraction spread of several degrees, and are focused on the surface emitting semiconductor lasers B 1 to B 4 by the reflector 204 disposed on the upper surface. Near the reflector 204, there is disposed an optical gate element 203 through which the output of the surface emitting semiconductor laser is transmitted when a gate light pulse is incident from the outside. If the distance between the surface emitting semiconductor laser and the reflector 204 is 1, the lasing polarization of B 1 to B 4 is A 1 to A 4 when the gate is opened for a time shorter than 2 l / c (c is the speed of light). By injecting the output, the oscillation polarization becomes the same as each of A 1 to A 4, and signals are written and recorded respectively. For example, if l is 5 cm, the gate opening time is 30 ps or less. Next, A 1 to A 4 are reset with reset light having 90 ° polarization, and a new signal is written. Then you open the gate in the gate light, the signal of B 1 .about.B 4 is a C 1 -C 4, signals of A 1 to A 4 is recorded is written into B 1 ~B 4. Reading of the signal can be realized by reading out the CW output of the surface emitting semiconductor laser in the final stage (D 1 to D 4 in the column in the figure) as described later.
[0031]
FIG. 8 is a timing chart showing the recording of the optical signal surface emitting semiconductor lasers A 1 to A N , and FIG. 9 is a timing chart showing the shift register function, that is, A 1 to B 1 , B 1 to
In ultra-high speed optical memory device with a shift register function according to the present invention, A 1 ~ by AND gate operation of the number of bits, the set light and the signal light that matches the number of y direction of the surface emitting semiconductor laser shown in FIG. 6 It is recorded on a surface emitting semiconductor laser of A N. This signal is transferred to B 1 to B N and recorded by the input of the gate light, and then the oscillation polarization of A 1 to A N is reset to 90 ° by the reset light, and the next signal is recorded.
[0032]
Reading of the record is performed as follows. From the last stage (D 1 to D 4 in FIG. 6) of the
[0033]
According to the second embodiment of the present invention, a plurality of bistable surface emitting semiconductor lasers that perform an AND gate operation and a memory operation are provided, and an all-optical type time series light without converting an optical signal into an electrical signal. In an ultrahigh-speed optical memory that can record a signal bit by bit in each bistable semiconductor laser and read out the recorded signal as a time-series signal at the required timing, the recorded signal is transferred from one bistable semiconductor laser to another bistable semiconductor. It has the function of transferring to the laser and recording.
[0034]
In addition, this invention is not limited to the said Example, A various deformation | transformation is possible based on the meaning of this invention, and these are not excluded from the scope of the present invention.
[0035]
【The invention's effect】
As described above in detail, according to the present invention, the following effects can be obtained.
(1) An optical signal can be routed in units of optical packets without converting an optical signal into an electrical signal, and high speed optical communication can be achieved.
[0036]
(2) A recording signal can be transferred from one bistable semiconductor laser to another bistable semiconductor laser and recorded.
[Brief description of the drawings]
FIG. 1 is a schematic diagram of an ultrafast optical memory device using a bistable semiconductor laser according to a first embodiment of the present invention (conceptual diagram of a shift register using a two-dimensional polarization bistable surface emitting semiconductor laser array). .
FIG. 2 is a schematic diagram for explaining signal writing to an ultrafast optical memory using a bistable semiconductor laser according to a first embodiment of the present invention.
FIG. 3 is a schematic diagram for explaining signal reading from an ultrahigh-speed optical memory using a bistable semiconductor laser according to the first embodiment of the present invention.
FIG. 4 is a diagram showing a simulation result of an ultrafast optical memory using a bistable semiconductor laser according to the first embodiment of the present invention.
FIG. 5 is a schematic diagram of a conventional fiber delay line buffer memory.
FIG. 6 is a schematic diagram of an ultrafast optical memory device using a bistable semiconductor laser showing a second embodiment of the present invention.
FIG. 7 is a schematic diagram showing in more detail the arrangement of one row of surface emitting semiconductor lasers A 1 , B 1 , C 1 , D 1 for optical signals of the second embodiment of the present invention.
FIG. 8 is a timing chart showing recording of surface-emitting semiconductor lasers A 1 to A N of optical signals according to the second embodiment of the present invention.
FIG. 9 is a timing chart showing the state of transfer and recording of optical signal surface emitting semiconductor lasers A 1 to B 1 , B 1 to C 1 , and C 1 to D 1 according to a second embodiment of the present invention. It is.
[Explanation of symbols]
1,21 Ultrafast optical signal (input signal)
1A,
12,203
22 Optical Branch /
Claims (2)
(b)該光信号書き込み手段によって、前記時系列の光信号を空間並列信号に変換した上で1ビットずつ書き込み、偏光方向が直交する第1の直線偏光のモードと第2の直線偏光のモードとを2つの固有レーザ発振モードとするとともに、前記空間並列信号に変換された光信号と前記セット光とのAND動作であるANDゲート動作およびメモリー動作を行う複数個の双安定半導体レーザを有するアレイと、
(c)前記複数個の双安定半導体レーザからの出力光のうち第1の直線偏光を透過する検光子と、該検光子を透過した第1の直線偏光の光が入力される可飽和吸収体からなる光ゲート手段と、該光ゲート手段を照射するゲート光パルス照射手段と、読み出された信号光の光遅延・合流線とを具備し、前記アレイに書き込まれた光信号を読み出す光信号読み出し手段とを備え、
(d)光信号を電気信号に変換することなく全光型で、時系列の光信号を各双安定半導体レーザに1ビットずつ記録し、必要なタイミングに合わせ時系列信号として記録信号を読み出すことを特徴とする双安定半導体レーザを用いた超高速光メモリー装置。(A) An optical branch / delay line to which a time-series first linearly polarized optical signal is input, a half mirror, a first linearly polarized set light irradiation means to the half mirror, and a second linearly polarized light Optical signal writing means comprising the reset light irradiation means of
(B) The optical signal writing means converts the time-series optical signal into a spatially parallel signal and writes it bit by bit, and the first linearly polarized light mode and the second linearly polarized light mode whose polarization directions are orthogonal to each other. And an array having a plurality of bistable semiconductor lasers that perform an AND gate operation and a memory operation that are AND operations of the optical signal converted into the spatially parallel signal and the set light. When,
(C) An analyzer that transmits the first linearly polarized light out of the output light from the plurality of bistable semiconductor lasers, and a saturable absorber that receives the first linearly polarized light that has passed through the analyzer. An optical signal for reading an optical signal written in the array , comprising: an optical gate means comprising: a gate light pulse irradiating means for irradiating the optical gate means; and an optical delay / merging line for the read signal light Reading means,
(D) All-optical type without converting optical signals into electrical signals, time series optical signals are recorded on each bistable semiconductor laser one bit at a time, and the recorded signals are read out as time series signals according to the required timing Ultra high-speed optical memory device using a bistable semiconductor laser.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002340372A JP4368573B2 (en) | 2002-03-12 | 2002-11-25 | Ultrafast optical memory device using a bistable semiconductor laser |
PCT/JP2003/002687 WO2003077259A1 (en) | 2002-03-12 | 2003-03-07 | Very high speed optical memory method and apparatus using bistable semiconductor laser |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002-67071 | 2002-03-12 | ||
JP2002067071 | 2002-03-12 | ||
JP2002340372A JP4368573B2 (en) | 2002-03-12 | 2002-11-25 | Ultrafast optical memory device using a bistable semiconductor laser |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003337355A JP2003337355A (en) | 2003-11-28 |
JP4368573B2 true JP4368573B2 (en) | 2009-11-18 |
Family
ID=27806976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002340372A Expired - Fee Related JP4368573B2 (en) | 2002-03-12 | 2002-11-25 | Ultrafast optical memory device using a bistable semiconductor laser |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4368573B2 (en) |
WO (1) | WO2003077259A1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4805663B2 (en) * | 2005-11-30 | 2011-11-02 | 株式会社東芝 | Near-field waveguide, near-field waveguide method, and optical shift register |
JP5110422B2 (en) * | 2007-04-13 | 2012-12-26 | 国立大学法人 奈良先端科学技術大学院大学 | Shift register type optical memory device |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60254991A (en) * | 1984-05-31 | 1985-12-16 | Nec Corp | Time-division optical exchange |
US4761060A (en) * | 1984-11-07 | 1988-08-02 | Nec Corporation | Optical delay type flipflop and shift register using it |
JPH0648599B2 (en) * | 1984-11-07 | 1994-06-22 | 日本電気株式会社 | Optical shift register circuit |
JPH0731331B2 (en) * | 1984-12-28 | 1995-04-10 | 日本電気株式会社 | Optical hybrid integrated circuit |
US4748630A (en) * | 1985-01-17 | 1988-05-31 | Nec Corporation | Optical memory device comprising a semiconductor laser having bistability and two injection current sources for individually controlling the bistability |
JPH0797194B2 (en) * | 1985-06-28 | 1995-10-18 | 日本電気株式会社 | Optical signal shift circuit |
JPS61259235A (en) * | 1985-05-14 | 1986-11-17 | Nec Corp | Optical shift register circuit |
JPS62206996A (en) * | 1986-03-07 | 1987-09-11 | Hitachi Ltd | Light replacing method and device therefor |
GB8629871D0 (en) * | 1986-12-15 | 1987-01-28 | British Telecomm | Optical switch |
FR2622706B1 (en) * | 1987-11-03 | 1992-01-17 | Thomson Csf | DYNAMIC OPTICAL INTERCONNECTION DEVICE FOR INTEGRATED CIRCUITS |
JPH01134431A (en) * | 1987-11-20 | 1989-05-26 | Nippon Telegr & Teleph Corp <Ntt> | Optical signal switching device |
JPH01135087A (en) * | 1987-11-20 | 1989-05-26 | Nippon Telegr & Teleph Corp <Ntt> | Optical signal multiplexing/branching device |
JPH01164930A (en) * | 1987-12-21 | 1989-06-29 | Nippon Telegr & Teleph Corp <Ntt> | Optical register memory array |
JPH01164929A (en) * | 1987-12-21 | 1989-06-29 | Nippon Telegr & Teleph Corp <Ntt> | Optical signal processor |
JP2610287B2 (en) * | 1988-02-08 | 1997-05-14 | 富士通株式会社 | Optical shift register |
US5165077A (en) * | 1989-02-28 | 1992-11-17 | Fujitsu Limited | Optical drop-and-insert apparatus |
JPH03105330A (en) * | 1989-09-19 | 1991-05-02 | Fujitsu Ltd | Method for controlling optical bistable semiconductor laser |
JPH0787604B2 (en) * | 1990-06-06 | 1995-09-20 | 松下電器産業株式会社 | Optical connection device |
JPH05342889A (en) * | 1992-06-10 | 1993-12-24 | Nippon Telegr & Teleph Corp <Ntt> | Optical information storage device |
JP3145941B2 (en) * | 1997-01-13 | 2001-03-12 | 日本電気株式会社 | Optical function amplifying element and operation method thereof |
JP2000347231A (en) * | 1999-06-08 | 2000-12-15 | Nec Corp | Optical gate switch device |
-
2002
- 2002-11-25 JP JP2002340372A patent/JP4368573B2/en not_active Expired - Fee Related
-
2003
- 2003-03-07 WO PCT/JP2003/002687 patent/WO2003077259A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2003077259A1 (en) | 2003-09-18 |
JP2003337355A (en) | 2003-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Willner | Optical fiber telecommunications | |
Tucker et al. | Optical time-division multiplexing for very high bit-rate transmission | |
Cotter et al. | Nonlinear optics for high-speed digital information processing | |
CN108665924B (en) | Array silicon-based programmable optical memory chip | |
Vagionas et al. | Optical RAM and flip-flops using bit-input wavelength diversity and SOA-XGM switches | |
Takahashi et al. | Photonic random access memory for 40-Gb/s 16-b burst optical packets | |
WO1994021088A2 (en) | Optically encoded signals | |
Kehayas et al. | All-optical network subsystems using integrated SOA-based optical gates and flip-flops for label-swapped networks | |
Takahashi et al. | 40-Gbit/s label recognition and 1/spl times/4 self-routing using self-serial-to-parallel conversion | |
US6535661B2 (en) | Optical signal processing method and optical signal processing apparatus | |
JP2002135209A (en) | Optical signal processor | |
JP4368573B2 (en) | Ultrafast optical memory device using a bistable semiconductor laser | |
CN102402993B (en) | Recording unit | |
JP3577289B2 (en) | Optical signal processing method and optical signal processing device | |
Boffi et al. | All-optical free-space processing for optical communication signals | |
Fitsios et al. | Multi-wavelength access gate for WDM-formatted words in optical RAM row architectures | |
Mourgias-Alexandris et al. | A 10Gb/s All-Optical Match-line for optical Content Addressable Memory CAM Rows | |
Nakahara et al. | Demonstration of hybrid optoelectronic buffer for 10-Gbit/s arbitrary-length asynchronous optical packets | |
JP4434102B2 (en) | Optical storage element and optical storage device | |
JP2827501B2 (en) | Optical self-routing circuit | |
US7466914B2 (en) | Optoelectronic switch having cascaded optical nodes | |
JP3981369B2 (en) | Optical-optical serial-parallel converter | |
Takenouchi et al. | 40-Gb/s 32-bit optical packet compressor-decompressor based on an optoelectronic memory | |
Nakahara et al. | Hybrid optoelectronic router prototype for asynchronous optical packet switched networks | |
Bogoni et al. | A synchronous all-optical 160 Gb/s photonic interconnection network |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20031031 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040129 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090825 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090826 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |