JP4365165B2 - Ultrasonic diagnostic equipment - Google Patents
Ultrasonic diagnostic equipment Download PDFInfo
- Publication number
- JP4365165B2 JP4365165B2 JP2003300543A JP2003300543A JP4365165B2 JP 4365165 B2 JP4365165 B2 JP 4365165B2 JP 2003300543 A JP2003300543 A JP 2003300543A JP 2003300543 A JP2003300543 A JP 2003300543A JP 4365165 B2 JP4365165 B2 JP 4365165B2
- Authority
- JP
- Japan
- Prior art keywords
- delay
- circuit
- focus
- steering
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Ultra Sonic Daignosis Equipment (AREA)
Description
本発明は超音波診断装置に関し、特にデジタルビームフォーマーのための新しい信号遅延処理に関する。 The present invention relates to an ultrasonic diagnostic apparatus, and more particularly to a new signal delay processing for a digital beam former.
超音波診断装置においては、電子的な遅延処理技術を利用して、超音波ビームが形成され、また超音波ビームが電子的に走査される。具体的には、送信時には複数の送信信号間に一定の遅延関係を設定することによって送信ビームが形成され、受信時には複数の受信信号に一定の遅延関係を設定してから加算することによって受信ビームが形成される。送信ビームを形成する場合には、定められた深さにフォーカス点が設定され、そのフォーカス点で超音波が集束するようにビーム形状が制御される。そして、必要に応じて、同じビーム方位上において異なる複数の深さのフォーカス点について複数の送信がなされる場合がある(送信多段フォーカス)。一方、受信ビームを形成する場合には、一般的には、受信ダイナミックフォーカスが適用され、すなわち反射点の深さの動的変化に応じて受信フォーカス点をリアルタイムで変化させる制御が実行される。また1つの送信ビームに対して複数の受信ビームが形成される場合もある。以上のように形成される送信ビーム及び受信ビームは一次元あるい二次元の方向に電子的にステアリングされる。 In the ultrasonic diagnostic apparatus, an ultrasonic beam is formed using an electronic delay processing technique, and the ultrasonic beam is electronically scanned. Specifically, a transmission beam is formed by setting a fixed delay relationship between a plurality of transmission signals at the time of transmission, and a reception beam is set by adding a fixed delay relationship to a plurality of reception signals at the time of reception. Is formed. When forming a transmission beam, a focus point is set at a predetermined depth, and the beam shape is controlled so that the ultrasonic wave is focused at the focus point. If necessary, a plurality of transmissions may be performed for a plurality of focus points having different depths on the same beam direction (transmission multistage focus). On the other hand, when forming a reception beam, reception dynamic focus is generally applied, that is, control for changing the reception focus point in real time according to a dynamic change in the depth of the reflection point is executed. In addition, a plurality of reception beams may be formed for one transmission beam. The transmission beam and the reception beam formed as described above are electronically steered in a one-dimensional or two-dimensional direction.
上記の超音波ビームのフォーカス及びステアリングのために、超音波診断装置には、送信用及び受信用のデジタル式ビームフォーマー(DBF)が設けられている。以下、送信用のビームフォーマーを代表して説明する。 In order to focus and steer the ultrasonic beam, the ultrasonic diagnostic apparatus is provided with a digital beam former (DBF) for transmission and reception. Hereinafter, a transmission beam former will be described as a representative.
送信用のビームフォーマーは、例えば、各チャンネルごとの送信信号を生成する複数の送信信号発生器と、それら複数の送信信号間の遅延時間あるいは位相を調整する複数の遅延器と、遅延後の複数の送信信号を増幅して複数の振動素子へ供給する複数のアンプと、を有する。ここで、各遅延器に対しては送信に先立って遅延時間が設定される。具体的には、各遅延器ごとにディレイ量データが格納されるメモリが設けられ、そのメモリにディレイ量データが主制御部からロードされる。そして、スタートトリガーからディレイ量に相当する時間分だけクロックをカウントすることにより、送信信号に対して遅延を与えている。そのクロックの周波数は通常固定されているが、送信周波数の切り換え時にクロックの周波数が切り換えられる場合もある。 The beamformer for transmission includes, for example, a plurality of transmission signal generators that generate transmission signals for each channel, a plurality of delayers that adjust delay times or phases between the plurality of transmission signals, A plurality of amplifiers that amplify a plurality of transmission signals and supply the amplified signals to the plurality of vibration elements. Here, a delay time is set for each delay unit prior to transmission. Specifically, a memory for storing delay amount data is provided for each delay unit, and the delay amount data is loaded into the memory from the main control unit. Then, the transmission signal is delayed by counting the clock for the time corresponding to the delay amount from the start trigger. The clock frequency is usually fixed, but the clock frequency may be switched when the transmission frequency is switched.
受信用のビームフォーマーも基本的には送信用のビームフォーマーと同様にクロックをカウントすることによって各信号の位相調整を行っている。 The reception beamformer basically adjusts the phase of each signal by counting the clocks in the same manner as the transmission beamformer.
従来においては、チャンネル数が増加すると、それに伴ってメモリなどの回路を増加させる必要があるために、ビームフォーマーの規模も大きくなる。これは超音波診断装置の小型化の要請に反する。 Conventionally, as the number of channels increases, the number of circuits such as memories needs to be increased accordingly, so the size of the beam former also increases. This is contrary to the demand for miniaturization of the ultrasonic diagnostic apparatus.
上記特許文献1には、超音波探触子内に複数のプロセッサ(サブディレイ回路に相当)を配置し、装置本体内にビームフォーマー(メインディレイ回路に相当)を配置した超音波システムが開示されている。ここで、各プロセッサは複数の振動素子からなるグループごとに配置され、グループ内の遅延制御を行っている。ビームフォーマーはグループ間の遅延制御を行っている。このように二段階の遅延制御によって信号線の本数が削減されている。しかし、この文献に記載された方式はフォーカス及びステアリングの分離に着目するものではない。
本発明の目的は、超音波診断装置の構成を簡易化し、その物量を削減できるようにすることにある。 An object of the present invention is to simplify the configuration of an ultrasonic diagnostic apparatus and to reduce the amount of the apparatus.
本発明の他の目的は、超音波ビーム形成のための遅延制御の新しい方式を提供することにある。 Another object of the present invention is to provide a new method of delay control for ultrasonic beam forming.
本発明は、超音波ビームを形成するために、入力される複数の信号からなる信号列を遅延処理する少なくとも1つの遅延部を含み、前記遅延部は、前記複数の信号に対応して設けられ、比遅延量を有する複数の遅延器からなる遅延器アレイを有し、前記信号列を遅延処理して、遅延信号列を出力する遅延回路と、前記複数の遅延器に対して供給される共通のクロック信号を生成する手段であって、そのクロック信号の周波数を変更することによって、前記各遅延器に対してそれが有する比遅延量に対応した実遅延時間を定める可変クロック回路と、を含み、前記複数の遅延器が有する複数の比遅延量により比遅延量関数が構成され、送受信条件の切り替えに当たっても固定された比遅延量関数が用いられる、ことを特徴とする。
The present invention includes at least one delay unit that delays a signal sequence including a plurality of input signals in order to form an ultrasonic beam, and the delay unit is provided corresponding to the plurality of signals. A delay circuit having a delay array composed of a plurality of delay devices having a specific delay amount, delaying the signal sequence and outputting a delayed signal sequence, and a common supplied to the plurality of delay devices A variable clock circuit that determines an actual delay time corresponding to a specific delay amount of each delay device by changing a frequency of the clock signal. Thus, a specific delay amount function is constituted by a plurality of specific delay amounts possessed by the plurality of delay devices, and a fixed specific delay amount function is used even when the transmission / reception conditions are switched .
上記構成によれば、遅延回路は、複数の遅延器からなる遅延器アレイを有する。各遅延器が有する「比遅延量」は、「遅延率」あるいは「相対遅延量」に相当する。複数の遅延器に対して共通のクロック信号が供給され、クロック信号の周波数によって、各遅延器における「実遅延時間」(「実際の遅延量」あるいは「絶対遅延時間」に相当する)が定められる。つまり、各遅延器においては、比遅延量とクロック周波数とによって実遅延時間が定まる。望ましい態様では、各遅延器における比遅延量はそれぞれ固定され、クロック信号の周波数によって各遅延器の実遅延時間が定義される。そして、クロック信号の周波数の変更により、各遅延器の実遅延時間が変更される。よって、共通のクロック信号の周波数の変更によって各実遅延時間を変更できるので簡便であり、ビームフォーカスやビームステアリングが変更される都度、各遅延器へのディレイデータの再セットが不要となる。 According to the above configuration, the delay circuit has a delay array including a plurality of delay devices. The “specific delay amount” of each delay device corresponds to a “delay rate” or a “relative delay amount”. A common clock signal is supplied to a plurality of delay devices, and the “real delay time” (corresponding to “actual delay amount” or “absolute delay time”) in each delay device is determined by the frequency of the clock signal. . That is, in each delay device, the actual delay time is determined by the specific delay amount and the clock frequency. In a desirable mode, the specific delay amount in each delay unit is fixed, and the actual delay time of each delay unit is defined by the frequency of the clock signal. The actual delay time of each delay unit is changed by changing the frequency of the clock signal. Therefore, each actual delay time can be changed by changing the frequency of the common clock signal, which is convenient, and it is not necessary to reset delay data to each delay device each time the beam focus or beam steering is changed.
上記構成において、遅延部は、送信用若しくは受信用であり、又は、フォーカス用若しくはステアリング用である。望ましくは、遅延器はクロック信号に同期して動作し、クロック信号の周波数によって遅延器の動作速度が変更される。遅延器は、例えば、比遅延時間に対応した個数のラッチ回路を直列接続した回路、比遅延時間に相当する固定カウント値がセットされたカウンタを用いた回路などとして構成することができる。なお、後者の場合には、プローブの交換などの場合に、セットされるカウント値を変更するようにしてもよい。その場合でも、連続的な送受信に当たってカウンタにセットされるディレイデータを高速かつ頻繁に変更する必要はない。 In the above configuration, the delay unit is for transmission or reception, or for focus or steering. Preferably, the delay device operates in synchronization with the clock signal, and the operation speed of the delay device is changed according to the frequency of the clock signal. The delay device can be configured as, for example, a circuit in which a number of latch circuits corresponding to the specific delay time are connected in series, a circuit using a counter in which a fixed count value corresponding to the specific delay time is set, and the like. In the latter case, the set count value may be changed when the probe is replaced. Even in such a case, it is not necessary to change the delay data set in the counter at high speed and frequently in continuous transmission / reception.
望ましくは、前記遅延器アレイはそれ全体として比遅延量関数を有し、前記各遅延器が有する比遅延量は、前記遅延器アレイ上における位置に応じて設定されたことを特徴とする。 Preferably, the delay array has a specific delay amount function as a whole, and the specific delay amount of each delay device is set according to a position on the delay device array.
比遅延量関数は、複数の遅延器が有する複数の比遅延量で構成されるものであり、各遅延器に与えられる比遅延量は遅延器アレイ上における当該遅延器の位置(つまり、アレイ振動子上における対応振動素子の位置)に応じて設定される。比遅延量関数は実遅延時間特性を派生させる元関数になるものであり、遅延部の用途や送受信条件に応じて様々な比遅延量関数を定めることが可能であり、複数の比遅延量関数を選択的に利用するようにしてもよい。 The specific delay amount function is composed of a plurality of specific delay amounts possessed by a plurality of delay devices, and the specific delay amount given to each delay device is the position of the delay device on the delay device array (that is, the array vibration). The position of the corresponding vibration element on the child). The specific delay amount function is an original function for deriving the actual delay time characteristics, and various specific delay amount functions can be defined according to the use of the delay unit and transmission / reception conditions. May be selectively used.
望ましくは、前記各遅延器は、それが有する比遅延量に対応した固定のコンフィギュレーションを有する。この構成によれば、各遅延器は固定のコンフィギュレーション(回路構成)を有し、クロック信号の周波数変更だけで各遅延器が発揮する実遅延時間が操作される。 Preferably, each delay unit has a fixed configuration corresponding to a specific delay amount that the delay unit has. According to this configuration, each delay unit has a fixed configuration (circuit configuration), and the actual delay time exhibited by each delay unit is manipulated only by changing the frequency of the clock signal.
望ましくは、前記各遅延器は、前記クロック信号に同期して動作し、前記クロック信号の周波数の変更により前記各遅延器の動作速度が一律に変更され、これによって前記遅延器アレイの全体にわたる実遅延時間特性が時間軸方向に伸縮する。 Preferably, each of the delay elements operates in synchronization with the clock signal, and the operation speed of each of the delay elements is uniformly changed by changing the frequency of the clock signal. The delay time characteristic expands and contracts in the time axis direction.
上記のような実遅延時間特性の時間軸方向への伸縮を前提として、諸状況に対して適当な遅延関係になるように、比遅延量関数及びクロック信号の周波数の可変範囲を定めるのが望ましい。 Assuming that the actual delay time characteristics as described above are expanded and contracted in the time axis direction, it is desirable to define the variable function of the specific delay amount function and the frequency of the clock signal so that the delay relationship is appropriate for various situations. .
望ましくは、前記遅延部は前記超音波ビームのフォーカスのための回路であり、前記実遅延時間特性はカーブ又は曲面であり、前記クロック信号の周波数の変更によって前記実遅延時間特性の曲がり方が変化する。 Preferably, the delay unit is a circuit for focusing the ultrasonic beam, the actual delay time characteristic is a curve or a curved surface, and the bending of the actual delay time characteristic is changed by changing the frequency of the clock signal. To do.
実遅延時間特性を示すカーブ(1Dアレイ振動子の場合)又は曲面(2Dアレイ振動子の場合)は、例えば、クロック信号の周波数が所定の周波数となる場合に、曲率一定の円弧又は球面になり(あるいはそれに近づき)、クロック信号の周波数が高くなると時間軸方向へ線形に圧縮されて平坦に近づき、クロック信号の周波数が低くなると時間軸方向へ線形に引き伸ばされて凹形の度合いが強くなる。浅い部分から深い部分までフォーカスを良好にするために、フォーカス点あるいは受信点深さに連動させて送信開口や受信開口を可変するようにしてもよい。 A curve (in the case of a 1D array transducer) or a curved surface (in the case of a 2D array transducer) showing the actual delay time characteristic becomes, for example, an arc or a spherical surface with a constant curvature when the frequency of the clock signal becomes a predetermined frequency. When the frequency of the clock signal increases (or approaches it), it is linearly compressed in the time axis direction and approaches flat, and when the frequency of the clock signal decreases, it is stretched linearly in the time axis direction and the degree of concave becomes stronger. In order to improve the focus from a shallow part to a deep part, the transmission aperture and the reception aperture may be varied in conjunction with the focus point or the reception point depth.
望ましくは、前記遅延部は前記超音波ビームのステアリングのための回路であり、前記実遅延時間特性はライン又は平面であり、前記クロック信号の周波数の変更によって前記実遅延時間特性の勾配が変化する。 Preferably, the delay unit is a circuit for steering the ultrasonic beam, the actual delay time characteristic is a line or a plane, and the gradient of the actual delay time characteristic is changed by changing the frequency of the clock signal. .
上記構成において、ビーム偏向角度に応じてクロック信号の周波数が変更される。クロック信号の周波数を高くすれば、実遅延時間特性を示すライン又は平面の勾配が小さくなり、一方、クロック信号の周波数を低くすれば、その勾配が大きくなる。 In the above configuration, the frequency of the clock signal is changed according to the beam deflection angle. Increasing the frequency of the clock signal reduces the slope of the line or plane showing the actual delay time characteristics, while decreasing the frequency of the clock signal increases the slope.
望ましくは、前記遅延部として、前記超音波ビームのフォーカスのためのフォーカス遅延部と、前記超音波ビームのステアリングのためのステアリング遅延部と、が設けられ、それらの遅延部が直列関係にある。 Preferably, a focus delay unit for focusing the ultrasonic beam and a steering delay unit for steering the ultrasonic beam are provided as the delay unit, and the delay units are in a serial relationship.
上記のクロック可変型の遅延部は、フォーカス又はステアリングのために用いることができるし、上記構成のようにそれらの両方で利用することができる。その場合に、クロック信号はそれぞれに対して個別的に設ける必要がある。なお、例えば送信ビームと受信ビームの方向が一致する場合に送受信兼用のクロック可変回路を設けるようにしてもよい。 The clock variable delay unit described above can be used for focusing or steering, and can be used in both of them as in the above configuration. In that case, it is necessary to provide the clock signal individually for each. For example, when the directions of the transmission beam and the reception beam coincide with each other, a clock variable circuit for both transmission and reception may be provided.
望ましくは、前記遅延部として、x方向フォーカス遅延部と、y方向フォーカス遅延部と、が設けられ、それらの遅延部が直列関係にある。望ましくは、前記遅延部として、x方向ステアリング遅延部と、x方向ステアリング遅延部と、が設けられ、それらの遅延部が直列関係にある。この構成によれば、x方向とy方向とで独立してフォーカスやステアリングの調整を行える。 Preferably, an x-direction focus delay unit and a y-direction focus delay unit are provided as the delay units, and these delay units are in a serial relationship. Preferably, an x-direction steering delay unit and an x-direction steering delay unit are provided as the delay unit, and the delay units are in a serial relationship. According to this configuration, focus and steering can be adjusted independently in the x direction and the y direction.
望ましくは、前記遅延部は送信ビームを形成するための回路である。望ましくは、前記遅延部は受信ビームを形成するための回路である。 Preferably, the delay unit is a circuit for forming a transmission beam. Preferably, the delay unit is a circuit for forming a reception beam.
望ましくは、前記遅延部として、共通のフォーカス遅延部と、その共通のフォーカス遅延部の後段に並列配置された複数のステアリング遅延部と、が設けられる。この構成によれば、パラレル同時受信を行う場合に複数の受信ビーム間でフォーカス遅延部を共用できるという利点がある。 Preferably, as the delay unit, a common focus delay unit and a plurality of steering delay units arranged in parallel downstream of the common focus delay unit are provided. According to this configuration, there is an advantage that the focus delay unit can be shared among a plurality of reception beams when performing parallel simultaneous reception.
望ましくは、前記遅延部は、前記遅延回路の前段又は後段に設けられ、前記信号列の配列を反転させる配列反転回路を含む。望ましくは、前記超音波ビームの偏向角度の極性が変化した場合に前記配列反転回路を動作させる反転制御部を含む。 Preferably, the delay unit includes an arrangement inversion circuit that is provided in a preceding stage or a subsequent stage of the delay circuit and inverts the arrangement of the signal train. Preferably, an inversion control unit that operates the array inversion circuit when the polarity of the deflection angle of the ultrasonic beam changes is included.
上記の遅延部を用いてステアリングを行う場合、クロック信号の周波数の変更によって実遅延時間特性の勾配を変更できるが、そのままの構成で、勾配の極性を反転させることは難しい。そこで、信号列の配列を反転させれば、ビームを正の角度方向及び負の角度方向の両方に偏向させることができる。 When steering is performed using the above delay unit, the gradient of the actual delay time characteristic can be changed by changing the frequency of the clock signal, but it is difficult to reverse the polarity of the gradient with the configuration as it is. Therefore, if the arrangement of the signal train is reversed, the beam can be deflected in both the positive angle direction and the negative angle direction.
望ましくは、前記遅延部は、前記信号列を前記遅延回路に通過させることなくバイパスさせるバイパス回路を含む。望ましくは、前記超音波ビームの偏向角度がゼロの場合に前記バイパス回路を制御して前記信号列をバイパスさせるバイパス制御部を含む。 Preferably, the delay unit includes a bypass circuit that bypasses the signal sequence without passing through the delay circuit. Preferably, a bypass control unit that controls the bypass circuit to bypass the signal train when the deflection angle of the ultrasonic beam is zero.
上記の遅延部を用いてステアリングを行う場合、クロック信号の周波数を高くすれば勾配を極めて小さくできるが、完全に勾配をゼロにすることは、そのままの構成では難しい。そこで、バイパス制御によって偏向角度がゼロの場合に対処するものである。 When steering is performed using the delay unit described above, the gradient can be made extremely small by increasing the frequency of the clock signal, but it is difficult to make the gradient completely zero with the configuration as it is. Therefore, a case where the deflection angle is zero by the bypass control is dealt with.
望ましくは、前記遅延部は超音波探触子内に配置される。上記遅延部は従来よりも小型化可能であり、また信号線の本数も削減できるので、それを超音波探触子内に配置することが可能で、あるいは、その配置を行っても超音波探触子を不必要に肥大化させるおそれもない。 Preferably, the delay unit is disposed in the ultrasonic probe. Since the delay unit can be made smaller than before and the number of signal lines can be reduced, the delay unit can be arranged in the ultrasonic probe, or the ultrasonic probe can be arranged even if it is arranged. There is no risk of unnecessarily bloating the tentacles.
望ましくは、超音波の送受波を行う複数の振動素子で構成され、それらが複数のサブアレイに区分されたアレイ振動子を含み、前記各サブアレイごとに前記遅延部が設けられる。サブアレイごとに遅延部を設ければ、特にフォーカス点あるいは受信点(受信フォーカス点)の深さが変動しても、ビームフォーカスを良好にできる。 Desirably, it includes a plurality of transducer elements that transmit and receive ultrasonic waves, and includes an array transducer divided into a plurality of subarrays, and the delay unit is provided for each subarray. If a delay unit is provided for each subarray, the beam focus can be improved even if the depth of the focus point or the reception point (reception focus point) varies.
以上説明したように、本発明によれば、超音波ビーム形成のための遅延制御の新しい方式を提供できる。また、本発明によれば、送信チャンネル及び受信チャンネルを増大させても超音波診断装置の構成を簡易化でき、制御用の信号線の本数も削減できる。 As described above, according to the present invention, a new method of delay control for forming an ultrasonic beam can be provided. Further, according to the present invention, the configuration of the ultrasonic diagnostic apparatus can be simplified even if the transmission channel and the reception channel are increased, and the number of control signal lines can be reduced.
以下、本発明の好適な実施形態を図面に基づいて説明する。 DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the invention will be described with reference to the drawings.
図1には、本発明に係る超音波診断装置の好適な実施形態が示されており、図1はその全体構成を示すブロック図である。 FIG. 1 shows a preferred embodiment of an ultrasonic diagnostic apparatus according to the present invention, and FIG. 1 is a block diagram showing the overall configuration thereof.
図1に示す超音波診断装置は、アレイ振動子10、送信モジュール12、受信モジュール14、画像処理部18、表示器20及びシステム制御部16を有している。この超音波診断装置は更に信号処理部などを有しているが、それらについては図示省略されている。
The ultrasonic diagnostic apparatus shown in FIG. 1 includes an
アレイ振動子10は、複数の振動素子からなるものであり、このアレイ振動子10によって超音波が送受波される。後に説明する送信モジュール12及び受信モジュール14の作用により、アレイ振動子10にて超音波ビームが形成され、超音波ビームは電子的に走査される。その電子走査方式としては電子セクタ走査などをあげることができる。
The
本実施形態において、アレイ振動子10は1Dアレイ振動子であるが、このアレイ振動子10は2Dアレイ振動子などであってもよい。アレイ振動子10は、図示されていない超音波探触子ケース内に配置されている。
In this embodiment, the
送信モジュール12は、送信ビームフォーマーとして機能し、送信トリガー発生器22、フォーカス遅延部24、ステアリング遅延部26、パルサー部28を有している。フォーカス遅延部24は、フォーカス遅延回路30及び可変クロック回路32を有しており、これと同様に、ステアリング遅延部26は、ステアリング遅延回路34及び可変クロック回路36を有している。
The transmission module 12 functions as a transmission beam former, and includes a
フォーカス遅延回路30及びステアリング遅延回路34は、複数の遅延器によって構成され、入力されるクロック信号に(可変クロック回路32が出力する第1のクロック信号及び可変クロック回路36が出力する第2のクロック信号)同期して各遅延器が動作する。すなわち、そのクロック信号の周波数により各遅延器の動作速度が定められる。フォーカス遅延回路30及びステアリング遅延回路34は、固定されたコンフィギュレーション(構成)を有しているが、入力されるクロック信号の周波数によってそれらが有する遅延特性(実遅延時間特性)を変更することができる。
The
したがって、システム制御部16から出力されたタイミング信号に基づいて、送信トリガー発生器22が送信トリガーを発生させると、その送信トリガーにしたがってフォーカス遅延回路30においてフォーカス遅延処理された複数の信号列が生成され、その信号列に対してはステアリング遅延回路34においてステアリング遅延処理がなされ、そのようなフォーカス遅延処理及びステアリング遅延処理がなされた信号列がパルサー部28へ供給される。パルサー部28は信号列を構成する各信号をドライブし、これによってドライブ信号列を生成してそれをアレイ振動子10に対して供給する。これによってアレイ振動子10を構成する各振動素子から超音波が放射され、それらの超音波によって送信ビームが形成される。
Accordingly, when the
一方、受信モジュール14は、受信ビームフォーマーとして機能し、アンプ部40、A/D変換部42、フォーカス遅延部44、ステアリング遅延部46,48、及び、加算器58,64を有している。
On the other hand, the reception module 14 functions as a reception beam former, and includes an
フォーカス遅延部44はフォーカス遅延回路50及び可変クロック回路52を有している。ステアリング遅延部46はステアリング遅延回路54及び可変クロック回路56を有している。ステアリング遅延部48はステアリング遅延回路60及び可変クロック回路62を有している。
The
各遅延回路50,54,60は、上述した遅延回路30,34と同様に、本実施形態において、固定されたコンフィギュレーションを有し、供給されるクロック信号に同期して動作し、そのクロック信号の周波数によって動作速度が定められるものである。各遅延回路50,54,60における実際の遅延特性は、供給されるクロック信号の周波数によって変更されている。各遅延回路50,54,56の作用については、上記の遅延回路30,34の作用と共に後に詳述することにする。
In the present embodiment, each
本実施形態において、フォーカス遅延部44の後段に2つのステアリング遅延部46,48が設けられているため、1回の受信当たり2つの受信ビームを同時形成することが可能である。その場合において、2つの受信ビーム間においてフォーカス遅延回路50つまりフォーカス遅延特性を共用することができるという利点がある。すなわち、送信モジュール12及び受信モジュール14においてはフォーカス遅延特性とステアリング遅延特性とが分離されているため、それぞれの遅延特性を独立して制御することにより、各種の利点を得ることが可能である。これについては後に説明する。
In this embodiment, since two
上記の受信モジュール14において、アレイ振動子10を構成する複数の振動素子から信号列(複数の受信信号)が出力されると、アンプ部40において各信号が増幅された後にA/D変換部42に入力される。A/D変換部42では入力された各信号について、それをアナログ信号の形式からデジタル信号の形式へ変換する。
In the reception module 14, when a signal string (a plurality of reception signals) is output from a plurality of vibration elements constituting the
フォーカス遅延回路50においては、入力される信号列に対してクロック信号(可変クロック回路52が出力する第3のクロック信号)の周波数に基づいたフォーカス遅延処理を実行し、そのような遅延処理された信号列がステアリング遅延回路54及びステアリング遅延回路60に並列的に出力されている。
In the
ステアリング遅延回路54は第1の受信ビームを形成するために、入力される信号列に対してクロック信号(可変クロック回路56が出力する第4のクロック信号)の周波数に基づいたステアリング遅延処理を実行し、その遅延処理された信号列を出力する。これと同様に、ステアリング遅延回路60は、入力される信号列に対して、クロック信号(可変クロック回路62が出力する第5のクロック信号)の周波数に基づいたステアリング遅延処理を実行し、そのような遅延処理後の信号列を出力する。加算器58はフォーカス遅延処理及びステアリング遅延処理がなされた信号列を加算し、これによって第1の整相加算信号を生成する。これと同様に、加算器64は、フォーカス遅延処理及びステアリング遅延処理がなされた信号列を加算し、これによって第2の整相加算信号を生成する。
The
システム制御部16は、図1に示される各構成の動作制御を行っており、本実施形態においては、特に、可変クロック回路32,36,52,56,62におけるクロック信号の周波数を制御している。
The
本実施形態においては、各遅延回路30,34,50,54,60において、送受信条件が切り替わるごとにディレイデータを再設定する必要はなく、クロック信号の周波数の操作によって各遅延回路30,34,50,54,60が有する遅延特性を簡便かつ迅速に変更することが可能である。また、そのために必要な制御信号の個数を極めて削減できる。
In the present embodiment, it is not necessary to reset the delay data every time the transmission / reception conditions are switched in each of the
受信モジュール14から出力された整相加算後の信号(エコーデータ)は必要な信号処理を経た後に画像処理部18へ送られる。この画像処理部18は例えばデジタルスキャンコンバータ(DSC)などの機能を有しており、エコーデータに基づいて二次元画像や三次元画像を形成する。これによって形成された画像のデータは表示器20に出力され、表示器20上においては超音波画像が表示される。
The signal after the phasing addition (echo data) output from the receiving module 14 is sent to the
次に、図1に示したフォーカス遅延回路30,50の作用及びステアリング遅延回路34,54,60の作用について説明する。
Next, the operation of the
図2には、送信用及び受信用のフォーカス遅延回路の作用が概念的に示されている。また、図3には送信用及び受信用のステアリング遅延回路の作用が概念的に示されている。なお、符号10はアレイ振動子を示しており、符号70はその中心線を表しており、τは遅延時間の大きさを表している。
FIG. 2 conceptually shows the operation of the focus delay circuits for transmission and reception. FIG. 3 conceptually shows the operation of the steering delay circuits for transmission and reception.
図2に示されるように、本実施形態においては、フォーカス遅延回路においてはそれに入力されるクロック信号の周波数を変更することによりフォーカス遅延特性(フォーカス実遅延時間特性)を変更することができる。符号72はクロック信号の周波数が高い場合を示しており、符号74はクロック信号の周波数が低い場合を示している。そして、符号76はアレイ振動子10の端部におけるクロック信号の周波数変更に伴う遅延時間の変化幅を表している。この図2に示されるように、フォーカス遅延回路は下側(生体側)から見て凹型の遅延特性を発揮し、その遅延特性の曲率あるいは時間軸方向(符号70で示される中心線の方向)の伸縮を変更することができる。具体的には、アレイ振動子10における中央付近においてはクロック信号の周波数が変化してもそれほど遅延時間に差は生じないが、アレイ振動子10の端部付近においてはクロック信号の周波数に依存して遅延時間が大きく変動する。この図2に示されるように、クロック信号を低くすると、遅延特性の曲率が増大してアレイ振動子10のより近傍にフォーカス点を形成でき、その一方において、クロック信号の周波数を高くすると、遅延特性の曲率が小さくなる結果、フォーカス点をアレイ振動子10からより遠くの方へ移動させることができる。
As shown in FIG. 2, in the present embodiment, the focus delay characteristic (focus actual delay time characteristic) can be changed in the focus delay circuit by changing the frequency of the clock signal input thereto.
ちなみに、図2に示されるようなクロック信号の周波数に依存した遅延特性は、複数の遅延器の全体に渡って設定された比遅延量関数に基づいて生成されるものであり、そのような比遅延量関数を適宜定めることにより最も良好なフォーカス特性を自在に定めることができ、また開口可変制御との組み合わせにより、浅い部分から深い部分まで良好なフォーカスを形成することも可能である。 Incidentally, the delay characteristic depending on the frequency of the clock signal as shown in FIG. 2 is generated based on a specific delay amount function set over a plurality of delay devices, and such ratio By appropriately determining the delay amount function, the best focus characteristics can be freely determined, and by combining with variable aperture control, it is possible to form a good focus from a shallow part to a deep part.
図3には上述したように、ステアリング遅延処理が示されている。供給されるクロック信号の周波数が高い場合には符号80で示されるように遅延特性を表すラインがより水平に近づき、一方、クロック信号の周波数が低くなると、符号78で示すように、遅延特性を表すラインの傾きすなわち勾配がより大きくなる。したがって、クロック信号の高低によってビームの偏向角度を自在に可変することが可能となる。
FIG. 3 shows the steering delay process as described above. When the frequency of the supplied clock signal is high, the line representing the delay characteristic approaches more horizontal as indicated by
ちなみに、ステアリング遅延回路においても、フォーカス遅延回路と同様に、複数の遅延器の全体にわたって比遅延量関数が設定されている。そして、各遅延器はその位置に応じた比遅延量を有している。ステアリング遅延回路では、比遅延量関数とクロック信号の周波数とによって、実際の遅延特性が定められる。よって、ビーム偏向角度範囲に応じて、比遅延量関数及びクロック周波数の可変範囲を適宜定めるのが望ましい。 Incidentally, also in the steering delay circuit, a specific delay amount function is set over the entire plurality of delay devices, as in the focus delay circuit. Each delay unit has a specific delay amount corresponding to its position. In the steering delay circuit, the actual delay characteristic is determined by the specific delay amount function and the frequency of the clock signal. Therefore, it is desirable that the specific delay amount function and the variable range of the clock frequency are appropriately determined according to the beam deflection angle range.
従来においては、フォーカス遅延特性及びステアリング遅延特性を分離することは行われておらず、それらの遅延特性を統合した遅延特性によって超音波ビームの形成及び走査がなされていたが、本実施形態によれば、フォーカス遅延特性及びステアリング遅延特性の両者の分離によって、例えばフォーカス深さが同じ場合においては、ビーム方位が異なった場合においても同じフォーカス遅延特性を共用することができ、同じビーム偏向角度が同じ場合には、フォーカスの深さによらずに同じステアリング遅延特性を共用できるという利点がある。また、上述したようにクロック信号の周波数の可変によって遅延特性を変更することができるので、その制御が簡便であると共に、各回路の物量を削減できるという利点もある。 Conventionally, the focus delay characteristic and the steering delay characteristic are not separated, and an ultrasonic beam is formed and scanned by a delay characteristic that integrates these delay characteristics. For example, by separating both the focus delay characteristic and the steering delay characteristic, for example, when the focus depth is the same, the same focus delay characteristic can be shared even when the beam orientation is different, and the same beam deflection angle is the same. In this case, there is an advantage that the same steering delay characteristic can be shared regardless of the depth of focus. Further, since the delay characteristic can be changed by changing the frequency of the clock signal as described above, there is an advantage that the control is simple and the amount of each circuit can be reduced.
なお、既に説明した図1の構成においては、送信モジュール12及び受信モジュール14のいずれにおいてもフォーカス遅延回路が前段、ステアリング遅延回路が後段として設計されていたが、それらの関係を前後逆にすることも可能である。 In the configuration of FIG. 1 already described, the focus delay circuit is designed as the front stage and the steering delay circuit as the rear stage in both the transmission module 12 and the reception module 14, but the relationship between them is reversed. Is also possible.
図4には、フォーカス遅延特性とステアリング遅延特性の合成が示されている。(A)に示されるように、フォーカス遅延特性84によって仮想的には中心軸上におけるフォーカスFに集束するビームプロファイル86が形成され、その一方において、(B)に示されるように、一定の角度傾いたステアリング遅延特性88を設定すると、それらの2つの遅延特性の合成の結果、(C)に示されるように、(A)に示したビームプロファイル86を一定の角度傾けたビームプロファイルを得ることが可能となる。また、(B)に示されるように、ビームプロファイル86の形状をそのままとしつつ、ステアリング遅延特性の傾きを逆転させれば、(D)に示されるように、反対の方向へ同じビームプロファイルを持った超音波ビームを形成することが可能である。このような場合においても、フォーカス遅延特性は同じものを利用することができ、ディレイデータ全体を再計算あるいは再設定する必要はない。
FIG. 4 shows the synthesis of the focus delay characteristic and the steering delay characteristic. As shown in (A), a
図5には、送信用あるいは受信用として機能するフォーカス遅延回路90及びステアリング遅延回路94の直列接続関係が示されている。図5においてはフォーカス遅延回路90が前段に設けられ、ステアリング遅延回路94が後段に設けられている。その一方において、次に説明する図6においてはステアリング遅延回路94が前段に設けられ、フォーカス遅延回路90が後段に設けられている。本実施形態の原理はいずれの場合においても成立する。ただし、受信モジュールにおいて複数の受信ビームを同時形成する場合においては、図5に示されるようにフォーカス遅延回路90を前段に設け、複数のステアリング遅延回路94を後段に並列的に設けるのが望ましい。そのような構成によれば、図1において説明したようにフォーカス遅延回路90を共用できるという利点がある。
FIG. 5 shows a serial connection relationship of the
図5において、フォーカス遅延回路90に対して同じタイミングで複数の送信トリガーが入力されると、フォーカス遅延回路90は上述したようにクロック信号91の周波数にしたがったフォーカス遅延処理を遂行し、すなわちクロック信号91の周波数に依存した遅延特性にしたがって各入力信号が遅延処理される。その結果、符号92で示すような湾曲した並びを有する信号列が生成される。
In FIG. 5, when a plurality of transmission triggers are input to the
その信号列92はステアリング遅延回路94に入力される。ステアリング遅延回路94においてはクロック信号95の周波数にしたがったステアリング遅延処理を実行し、すなわち、クロック信号95の周波数によって定められるステアリング遅延特性に基づいて入力される信号列に対して遅延処理を施す。その結果、符号96で示すような斜め方向に傾斜したかつ湾曲した並びを有する信号列を得ることが可能となる。そのような信号列がアレイ振動子に供給されると、一定の偏向されたビーム方位上における所定の深さにフォーカス点が形成される。
The
もちろん、図5に示す回路構成は送信用としてあるいは受信用として用いることができ、受信時においては受信ダイナミックフォーカスにおいて動的にクロック信号の周波数を偏向するようにしてもよい。これは図6あるいは他の図面に示される構成についても同様である。 Of course, the circuit configuration shown in FIG. 5 can be used for transmission or reception, and the frequency of the clock signal may be dynamically deflected during reception dynamic focus during reception. The same applies to the configuration shown in FIG. 6 or other drawings.
図6においては、上述したように、ステアリング遅延回路94が前段に設けられ、フォーカス遅延回路90が後段に設けられている。ステアリング遅延回路94に同じタイミングで複数の送信トリガーが入力されると、ステアリング遅延回路94はそれに入力されるクロック信号95の周波数に基づいてステアリング遅延処理を実行し、すなわちそのクロック信号95の周波数に基づくステアリング遅延特性にしたがって各信号に対する遅延処理を遂行する。その結果、符号98で示すように斜め方向に直線的に並ぶ信号列が形成される。
In FIG. 6, as described above, the
そのような信号列98はフォーカス遅延回路90に入力される。フォーカス遅延回路90は、それに入力されるクロック信号91の周波数に基づいてフォーカス遅延処理を実行し、すなわち、そのクロック信号91の周波数に基づいたフォーカス遅延特性にしたがって各信号に対して遅延処理を施す。その結果として、符号16で示されるように、斜め方向に並んだ信号列98が斜めに湾曲した並びを有する信号列96に変換されることになる。図6に示す信号列96は図5に示した信号列96と同じ形状をもっている。なちわち、同一の動作条件下においては、ステアリング遅延回路94及びフォーカス遅延回路90の前後関係を入れ替えてもその処理結果は同一となる。したがって、装置設計上の都合あるいは多方向同時受信の必要性などの諸状況に応じてそれらの前後関係を定めるのが望ましい。
Such a
図7には、図1に示したフォーカス遅延回路30の具体的な構成例が示されている。ここで以下に説明する遅延器の個数は一例であり、実際にはより多くの遅延器が用いられる。ちなみに、図1に示されたフォーカス遅延回路50についても同様の構成が採用される。
FIG. 7 shows a specific configuration example of the
図7において、フォーカス遅延回路30は固定遅延器アレイ100を有している。固定遅延器アレイ100は振動素子の並び方向すなわち図7においてi方向に並んだ複数の遅延器101によって構成される。例えば送信信号の個数と同数の遅延器101が設けられる。各遅延器101は時間軸方向すなわち図7においてj方向に並んだ1又は複数のラッチ回路104によって構成され、遅延器101はラッチ列に相当する。各ラッチ回路104はクロック信号106に同期して各クロックパルスごとに入力データを次のラッチ回路へ転送するものである。符号102は固定遅延器アレイ100におけるi方向の中心を表しており、そこから+i方向及び−i方向の両方向にかけて徐々に遅延器101を構成するラッチ回路104の個数が増大されている。それらの個数の変化は円弧あるいは双曲線あるいはパラボラ形状などに相当するものである。
In FIG. 7, the
以上のように、固定遅延器アレイ100は多数のラッチ回路104によって構成され、各ラッチ回路104にはその動作を規定するクロック信号106が並列的に供給されている。また、固定遅延器アレイ100の中央から端部にかけて徐々に遅延器101が有するラッチ回路104の個数が増大されているため、中央部から端部にかけて相対遅延量(比遅延量)が徐々に増大されている。各ラッチ回路104が発揮する最小のディレイ時間はクロック信号106の周期に依存し、すなわち1つのパルスの時間に相当する。
As described above, the fixed
よって、クロック信号106の周波数が極めて高くなると、それぞれのラッチ回路104で発揮する単位遅延時間が極めて小さくなるために、フォーカス遅延回路30全体として発揮されるフォーカス遅延特性の曲率は緩やかなものとなり、極めて高速の周波数を選択すれば、そのフォーカス遅延特性をフラットなものに近づけることが可能である。
Therefore, when the frequency of the
ちなみに、各遅延回路に供給されるクロック信号は、例えば、数MHz〜数GHzの範囲において可変することが可能である。図7に示すフォーカス遅延回路30においては、図1を用いて説明したように、送信トリガーが各遅延器101に対して並列的に供給されている。
Incidentally, the clock signal supplied to each delay circuit can be varied in the range of several MHz to several GHz, for example. In the
なお、図7(及び次の図8)に示す回路構成例は遅延回路の動作原理を説明するためのものであり、実際の遅延回路はより多くの遅延器101を有する。したがってフォーカス遅延特性についてより滑らかなカーブを形成することが可能である。 Note that the circuit configuration example shown in FIG. 7 (and the next FIG. 8) is for explaining the operation principle of the delay circuit, and the actual delay circuit has more delay devices 101. Therefore, it is possible to form a smoother curve with respect to the focus delay characteristic.
図8には、図1に示したステアリング遅延回路34の具体的な構成例が示されている。このステアリング遅延回路34には、図7に示したフォーカス遅延回路30から出力された信号列が入力される。ステアリング遅延回路34は固定遅延器アレイ108、配列反転回路110及びバイパス回路112を有している。
FIG. 8 shows a specific configuration example of the
固定遅延器アレイ108はx方向に並んだ複数の遅延器109を有しており、各遅延器109はそのi方向の位置に応じた個数のラッチ回路114を有している。図8に示されるように、各遅延器109が有するラッチ回路114の個数はi方向に対して線形に増大(又は減少)している。各ラッチ回路114に対してクロック信号116が並列的に供給されている。このクロック信号116に同期して各ラッチ回路114が動作し、すなわち各ラッチ回路114のラッチ時間すなわちディレイ時間はクロック信号116の1周期に相当する。
The fixed
配列反転回路110は、固定遅延器アレイ108から出力される信号列の並びを左右反転させる回路であり、例えば、図8において最も上段の遅延器109から出力される信号は第1の場合には(a)で示されるようにそのままの位置に出力され、第2の場合においては(e)に示されるように反対側の端部の位置に出力されることになる。その結果、固定遅延器アレイ108が一方方向にのみ傾いた遅延特性を有していても、その傾きと逆方向の特性を選択的に得ることができる。つまり、図4(C)及び(D)に示したように、超音波ビームを偏向する方向を自在に反転させることができる。
The array inversion circuit 110 is a circuit that horizontally inverts the arrangement of the signal sequence output from the fixed
バイパス回路112には、配列反転回路110から出力される信号列、及び、固定遅延器アレイ108に入力される信号列が入力され、バイパス回路112はそれらの入力される2つの信号列を選択的に出力する。バイパス回路112は通常は配列反転回路110から出力される信号列を選択しているが、ビーム偏向角度が完全に0となる場合には、固定遅延器アレイ108に入力される信号列を選択して出力している。つまり、固定遅延器アレイ108に対して極めて高速のクロック信号116を供給したとしても、その両端においては不可避的に遅延時間差が発生してしまうため、完全にビーム偏向角度を0にすることは原理上不可能である。そこで、バイパス回路112によって、偏向を行わない場合の動作条件を実現するものである。
The
図9及び図10には、図1に示したフォーカス遅延回路30(及び50)の他の構成例が示されている。 9 and 10 show another configuration example of the focus delay circuit 30 (and 50) shown in FIG.
図9においてフォーカス遅延回路30はx方向に並んだ複数の固定カウンタ123からなる固定遅延器アレイ120を有している。各固定カウンタ123には共通のクロック信号124が供給されている。固定遅延器アレイ120の中心122から+i方向及び−i方向の両方向にかけて各固定カウンタ123が有する固定カウント値が徐々に増大されている。なお、各カウンタ123が有する固定カウント値の大きさを概念的に示すために、各固定カウンタ123のj方向の長さが固定カウント値に対応付けられている。実際には各固定カウンタ123は同じ回路によって構成される。このことは次に図10に示す構成においても同様である。
In FIG. 9, the
各固定カウンタ123においては、送信トリガーがスタートパルスとして与えられ、そのスタートパルスの入力からクロック信号124のカウントを開始し、各固定カウンタ123が有する固定カウント値と実際のカウント値とが一致すると、各固定カウンタ123から出力信号が出力される。したがって、クロック信号124の周波数を変更することにより、各固定カウンタ123が発揮する遅延時間を変更することが可能となり、固定遅延器アレイ120全体としての遅延特性のカーブの曲率をクロック信号124の周波数によって制御することができる。
In each
ちなみに、各固定カウンタ123が有するカウント値については基本的に固定的に設定されるが、例えばプローブが交換されたような場合には、各固定カウンタ123に対して新しい固定カウント値をリロードするようにしてもよく、あるいは他の必要な場合にそのようなリロードを行うようにしてもよい。
Incidentally, the count value of each
図9に示す固定遅延器アレイ120は中心122から−i方向及び+i方向の両方向にかけて対称な構成を有しているため、その対称性を利用して回路規模を半分に削減することも可能である。そのような例が図10に示されている。
Since the fixed
図10において、フォーカス遅延回路30は、固定遅延器アレイ120Aと分岐回路126とで構成されている。固定遅延器アレイ120Aは図9に示した固定遅延器アレイ120の内で半分の固定カウンタ123を削減したものに相当する。それらの複数の固定カウンタ123からの出力信号が分岐回路126に入力され、それぞれの信号は2つに分岐されている。その結果として、図9に示した回路構成例と同様に中央から左右対称の遅延時間が付与された信号列を得ることが可能である。この図10に示す構成例によれば回路規模を半減できるという利点がある。
In FIG. 10, the
図11には、図1に示したステアリング遅延回路34(及び54,60)の他の構成例が示されている。このステアリング遅延回路34は、x方向に並んだ複数の固定カウンタ130からなる固定遅延器アレイ129によって構成されている。図8に示した回路構成例と同様に、i方向に位置に応じて各固定カウンタ130が有する固定カウント値が定められており、すなわちi方向の位置に応じて線形に固定カウント値が増大(又は減少)されている。各固定カウンタ130に対して共通のクロック信号132が供給されていることについては図9及び図10に示した構成例と同様である。したがって、各固定カウンタ130においては、入力信号が入力されるとクロック信号132のカウントを開始し、その実際のカウント値が、設定された固定カウント値に一致した時点で信号を出力する。なお、図11においては、図8に示した配列反転回路及びバイパス回路については図示省略されている。
FIG. 11 shows another configuration example of the steering delay circuit 34 (and 54, 60) shown in FIG. The
以上、図7〜図11において送信用のフォーカス遅延回路30及びステアリング遅延回路34についての具体的な構成例を説明したが、それらの構成例に関しては受信用のフォーカス遅延回路及びステアリング遅延回路としても基本的に同様のものを採用することができる。ただし、受信用のフォーカス遅延回路においては受信ダイナミックフォーカスを実現するためにクロック信号を動的に可変させるのが望ましい。
7 to 11, specific examples of the configuration of the transmission
上述した実施形態においては、アレイ振動子10の全体に対して1つのフォーカス遅延回路及び1つのステアリング回路が設けられていたが、図12に示されるように、アレイ振動子10を複数のグループA,Bに分割し、各グループごとに遅延回路136,138−1,138−2を設けるようにしてもよい。
In the embodiment described above, one focus delay circuit and one steering circuit are provided for the
すなわち、図12において符号135は送信用又は受信用のフォーカス遅延部又はステアリング遅延部を示しており、アレイ振動子10が2つのグループA,Bに区分されていることに対応して、遅延部135も2つの部分A,Bに区分されている。そして、Aグループについては遅延回路136が設けられ、Bグループについては遅延回路138−1,138−2が設けられている。ここでは、フォーカス遅延部を前提として、Aグループの両側に存在するBグループについては単一の遅延回路138−1,138−2が構成されており、それに対して可変クロック回路142が設けられている。遅延回路136については可変クロック回路140が設けられている。それらの可変クロック回路140,142は上述した可変クロック回路と同様に、クロック信号を生成する回路であり、かつ、そのクロック信号の周波数を自在に変更できる回路である。
That is, in FIG. 12,
上記の回路構成例によれば、例えばアレイ振動子における中央部と両端部とで異なる遅延特性(カーブ)を設定することができるので、クロック信号の周波数の変更だけではフォーカスがあまり良好とならないような深さ範囲についてもそのフォーカスを良好にできるという利点がある。特に、開口可変制御と組み合わせれば、アレイ振動子14近傍から深い位置まで良好なフォーカスを形成できるという利点がある。 According to the above circuit configuration example, for example, different delay characteristics (curves) can be set at the center and both ends of the array transducer, so that the focus is not so good only by changing the frequency of the clock signal. There is an advantage that the focus can be improved even in a deep range. In particular, when combined with variable aperture control, there is an advantage that a good focus can be formed from the vicinity of the array transducer 14 to a deep position.
次に、図13〜図17を用いて2Dアレイ振動子を用いて三次元データ取込空間を形成することが可能な他の実施形態について説明する。 Next, another embodiment capable of forming a three-dimensional data capture space using a 2D array transducer will be described with reference to FIGS.
図13には、この実施形態の原理が概念的に示されている。この実施形態においても、図1に示した実施形態と同様に、フォーカス遅延処理とステアリング遅延処理とが分離されており、各遅延回路についてはクロック信号の周波数によってその動作条件が変更されている。更に、この実施形態においては、x方向とy方向のそれぞれについて遅延回路が設けられており、すなわちx方向用のフォーカス遅延回路144x、y方向用のフォーカス遅延回路144y、x方向用のステアリング遅延回路158x及びy方向用のステアリング遅延回路158yが設けられている。符号148,154,162,166はそれぞれの遅延回路に供給されるクロック信号を表している。以下に、各遅延回路の作用について説明する。
FIG. 13 conceptually shows the principle of this embodiment. In this embodiment as well, as in the embodiment shown in FIG. 1, focus delay processing and steering delay processing are separated, and the operating conditions of each delay circuit are changed depending on the frequency of the clock signal. Further, in this embodiment, a delay circuit is provided for each of the x direction and the y direction, that is, a
(A)において、x方向用のフォーカス遅延回路144xは符号150xにおいて概念的に示すように、x方向についてだけフォーカスを行うための遅延特性を発揮する。したがって、送信トリガー146がフォーカス遅延回路144xに入力されると、クロック信号148の周波数に依存したx方向用のフォーカス遅延特性150xが発揮され、その結果として仮想的にはx方向にだけフォーカシングがなされたビーム152が形成される。実際には、この符号152はその仮想的なビームに相当する信号列を表している。
In (A), the
次に、(B)に示されるように、y方向用のフォーカス遅延回路144yにおいてはクロック信号154の周波数に依存してy方向についてのフォーカス遅延特性150yを発揮する。これにより、入力される信号列152に対してy方向についてフォーカシングがなされることになり、その結果として、x方向及びy方向の両方向にフォーカシングがなされた仮想的なビーム(実際にはそのビームに相当する信号列)156が生成される。
Next, as shown in (B), the
次に、(C)に示されるように、x方向用のステアリング遅延回路158xにおいては、クロック信号162の周波数に依存してx方向についてのステアリング特性160xを発揮する。したがって、入力される信号列156に対してx方向についてのステアリングがなされ、その結果として2x方向及びy方向にフォーカスされたビーム156がステアリング遅延回路158xの作用によってx方向に偏向され、そのような仮想的なビーム(実際にはそれに相当する信号列)が符号164で示されている。
Next, as shown in (C), the
次に、(D)に示されるように、y方向用のステアリング遅延回路158yにおいては入力されるクロック信号166の周波数に依存してy方向についてのステアリング遅延特性160yを発揮する。その結果として、仮想的なビーム164はy方向について偏向されることになり、そのような偏向された仮想的なビーム(実際にはそれに相当する信号列)168が形成される。そのような信号列が2Dアレイ振動子に供給されると、符号168で示したようなビームが実際に形成されることになる。
Next, as shown in (D), the
図13において示した作用は送信ビームの形成及び受信ビームの形成の両方において実現することが可能である。 The action shown in FIG. 13 can be realized both in the formation of the transmission beam and in the formation of the reception beam.
図14には図13に示した原理を変形させたものが示されている。ここで、(B)及び(C)に示す作用は図13に示したものと同様である。(A)においては、フォーカス遅延回路170は半球状あるいはそれに近いような凹面型の遅延特性172を有しており、その遅延特性172の曲率あるいは時間率方向の伸縮はクロック信号174の周波数によって定められている。したがって、フォーカス遅延回路170に、送信トリガー146が入力されると、遅延特性172にしたがってx方向及びy方向の両方向にフォーカシングがなされた仮想的なビーム(実際にはそれに相当する信号列)176が形成される。
FIG. 14 shows a modification of the principle shown in FIG. Here, the actions shown in (B) and (C) are the same as those shown in FIG. In (A), the
図13に示される方式では、x方向及びy方向の両方向に独立したフォーカシングがなされていたが、この図14に示す方式ではx方向及びy方向の両方向を一括してフォーカシングできるという利点がある。 In the method shown in FIG. 13, independent focusing is performed in both the x direction and the y direction. However, the method shown in FIG. 14 has an advantage that both the x direction and the y direction can be focused together.
図15には、他の実施形態に係る超音波診断装置の要部構成が示されている。この実施形態においては、アレイ振動子10が2Dアレイ振動子として構成され、実際にはスパース型2Dアレイ振動子が用いられている。アレイ振動子10は二次元配列された複数の送信素子180、複数の送受信兼用素子182、及び、複数の受信素子184を有している。
FIG. 15 shows a main configuration of an ultrasonic diagnostic apparatus according to another embodiment. In this embodiment, the
符号186は、電子回路基板を表しており、この実施形態においては、この電子回路基板186及びアレイ振動子10は超音波探触子内に配置される。これについては後に図16を用いて説明する。
電子回路基板186上には、フォーカス遅延回路セット118及びステアリング遅延回路セット190が設けられている。それらのフォーカス遅延回路セット118及びステアリング遅延回路セット190は両者あわせて1つの半導体回路として構成される。
On the
フォーカス遅延回路セット118は具体的には、x方向についてのフォーカス遅延回路及びy方向についてのフォーカス遅延回路で構成される。ステアリング遅延回路セット190は具体的にはx方向についてのステアリング遅延回路及びy方向についてのステアリング遅延回路で構成される。それらの遅延回路に対応して装置本体側からクロック信号群192が供給されており、そのクロック信号群192は、y方向についてのフォーカス用のクロック信号196、y方向についてのフォーカス用のクロック信号198、x方向についてのステアリング用のクロック信号200及びY方向についてのステアリング用のクロック信号202で構成される。符号194は装置本体側から供給される送信トリガーを示している。
Specifically, the focus delay circuit set 118 includes a focus delay circuit for the x direction and a focus delay circuit for the y direction. Specifically, the steering delay circuit set 190 includes a steering delay circuit for the x direction and a steering delay circuit for the y direction. Corresponding to these delay circuits, a
符号192はパルサー部を示しており、そのパルサー部192は複数のパルサー194によって構成される。フォーカス遅延回路セット188からx方向及びy方向についてフォーカシング処理された信号列が出力されると、その信号列に対してステアリング遅延回路セット190においてx方向及びy方向についてのステアリング遅延処理が施され、その処理結果である信号列がパルサー部192に入力され、これによって複数のドライブ信号(送信信号)が生成される。それらのドライブ信号は複数の送信素子180及び複数の兼用素子182に供給される。
一方、複数の送受兼用素子182からの受信信号は、分離回路あるいは保護回路としての回路196を介してアンプ198に入力され、そこで増幅された信号202が生成される。また、複数の受信素子184から出力される受信信号はアンプ198にて増幅されて受信信号202が生成される。それらの受信信号202は受信信号群200として装置本体側へ出力される。
On the other hand, received signals from the plurality of transmitting / receiving
図16には、この実施形態におけるプローブの構成例が概念的に示されている。プローブケース202内にはアレイ振動子10が設けられている。そのアレイ振動子10の背面側にはバッキング206が設けられ、アレイ振動子10の前方側には整合層208が設けられている。アレイ振動子10の後方には電子回路基板212が設けられ、その電子回路基板212とアレイ振動子10との間にはフレキシブルケーブル210が設けられている。電子回路基板212には電子回路214が搭載され、この電子回路214は上述したフォーカス遅延回路セット188及びステアリング遅延回路セット190を有している。符号204はプローブケーブルを示している。
FIG. 16 conceptually shows a configuration example of the probe in this embodiment. The
したがって、この図15及び図16に示す実施形態によれば、プローブ内に送信モジュールに相当する回路を収容することができ、その一方において装置本体側からプローブに対しては少数の制御信号のみを供給すればよいので、プローブケーブルを構成する信号線の本数を削減できると共に、各遅延回路セットの回路規模を極めて小さくできるので、プローブ内の物量を削減して、プローブ自体の小型化を図ることができる。 Therefore, according to the embodiment shown in FIGS. 15 and 16, a circuit corresponding to the transmission module can be accommodated in the probe, and on the other hand, only a small number of control signals are sent to the probe from the apparatus main body side. Since the number of signal lines that make up the probe cable can be reduced and the circuit scale of each delay circuit set can be made extremely small, the quantity in the probe can be reduced and the probe itself can be downsized. Can do.
図17には、図15に示した構成例についての変形例が示されている。アレイ振動子10は2Dアレイ振動子として構成されており、その2Dアレイ振動子はそれぞれ複数の振動素子からなる中央部222及び周辺部220に区分されている。
FIG. 17 shows a modification of the configuration example shown in FIG. The
中央部222に対応して第1のフォーカス遅延回路セット228が設けられ、周辺部220に対応して第2のフォーカス遅延回路セット236が設けられている。それらのフォーカス遅延回路セット228,236はx方向についてのフォーカス遅延回路及びy方向についてのフォーカス遅延回路で構成されるものである。中央部222及び周辺部220のそれぞれについて独立してフォーカス遅延処理を行えるので、超音波ビームのフォーカシングをより良好にできるという利点がある。
A first focus delay circuit set 228 is provided corresponding to the
第1のフォーカス遅延回路セット228には可変クロック回路セット230が接続され、第2フォーカス遅延回路セット236には可変クロック回路セット238が接続されている。それらの可変クロック回路セット230,238により、中央部222及び周辺部220についてx方向及びy方向のフォーカシングを独立して制御することができる。
A variable clock circuit set 230 is connected to the first focus delay circuit set 228, and a variable clock circuit set 238 is connected to the second focus delay circuit set 236. With these variable clock circuit sets 230 and 238, focusing in the x direction and y direction can be controlled independently for the
第1のフォーカス遅延回路セット228及び第2のフォーカス遅延回路セット236の後段にはステアリング遅延回路セット232が設けられている。このステアリング遅延回路セット232はx方向のステアリング遅延回路及びy方向のステアリング遅延回路で構成されるものである。そのステアリング遅延回路セット232には、x方向及びy方向のそれぞれについてクロック信号を供給するための可変クロック回路セット234が接続されている。ちなみに、複数の受信ビームを同時に形成する場合には、複数のステアリング遅延回路セット232を設ければよい。 A steering delay circuit set 232 is provided at the subsequent stage of the first focus delay circuit set 228 and the second focus delay circuit set 236. The steering delay circuit set 232 includes an x-direction steering delay circuit and a y-direction steering delay circuit. The steering delay circuit set 232 is connected to a variable clock circuit set 234 for supplying a clock signal in each of the x direction and the y direction. Incidentally, when a plurality of reception beams are formed simultaneously, a plurality of steering delay circuit sets 232 may be provided.
したがって、図17に示す回路構成例によれば、アレイ振動子10上において複数の領域を設定し、それぞれの領域ごとに独立してフォーカス遅延処理を行えるために、より良好なフォーカシングを実現できるという利点がある。
Therefore, according to the circuit configuration example shown in FIG. 17, since a plurality of areas are set on the
図18に示す構成例においては、ステアリング遅延回路34及び可変クロック回路36については図1に示した回路構成と同様であるが、フォーカス遅延回路250が従来同様の回路構成を有している。すなわち、少なくとも1つの遅延回路についてクロック信号の周波数による遅延特性制御を実現できれば、上記の利点を得ることが可能となる。
In the configuration example shown in FIG. 18, the
フォーカス遅延回路250は複数のディレイ回路252によって構成され、その回路構成例が図19に示されている。フォーカスディレイテーブル254には、フォーカス番号256に対応したディレイデータが格納されており、フォーカス番号256が指定されると、それに対応するディレイデータが出力される。その一方において、カウンタ260にはクロック発生回路262からの固定周波数のクロック信号を供給され、カウンタ260はスタートパルス258が入力されるとその入力タイミングからクロック信号のカウントを開始する。カウンタ260のカウント値がフォーカスディレイテーブル254から出力されるディレイデータに一致すると、それがデコーダ264にて判断され、その結果、出力信号が生成される。
The
一方、図20においては、ステアリング遅延回路54及び可変クロック回路56については図1に示した回路構成例と同様であるが、フォーカス遅延回路264が従来同様の構成を有している。
On the other hand, in FIG. 20, the
フォーカス遅延回路264は複数のディレイ回路266を有しており、各ディレイ回路266の構成例が図21に示されている。FIFOメモリ280にはクロック発生回路282からの書き込みパルス286が入力され、その書き込みパルス286にしたがって受信データ267がFIFOメモリ280へ格納される。ちなみに、クロック発生回路282から、前段に設けられているA/D変換器に対してサンプリング用のクロック信号が出力されている。
The
クロック発生回路282は、クロック信号としてのカウントパルス284を生成しており、そのカウントパルス284はカウンタ274へ出力されている。カウンタ274はスタートパルス276が入力されたタイミングからカウントパルス284をカウントし、そのカウント値をデコーダ278へ出力している。フォーカスディレイテーブル270にはフォーカス番号に対応付けられたディレイデータが格納されており、フォーカス番号272が指定されると、フォーカスディレイテーブル270からディレイデータが出力される。デコーダ278においては、そのディレイデータとカウンタのカウント値とが一致した時点で、読み出しパルス290をFIFOメモリ280へ出力する。これによってFIFOメモリ280から、読み出しパルス290が入力されたタイミングで受信データ292が出力されることになる。これによって、受信ダイナミックフォーカスを実現することが可能である。
The
以上のように従来の遅延回路と本実施形態固有の遅延回路とを組み合わせても、本実施形態固有の遅延回路が少なくとも1つ採用される限りにおいて回路構成上の利点を得ることが可能である。すなわち制御を簡易化でき、また物量を削減できるという利点がある。 As described above, even if the conventional delay circuit and the delay circuit specific to this embodiment are combined, it is possible to obtain an advantage in circuit configuration as long as at least one delay circuit specific to this embodiment is employed. . That is, there is an advantage that the control can be simplified and the quantity can be reduced.
ちなみに、図19に示したフォーカスディレイテーブル254あるいは図21に示したフォーカスディレイテーブル270に関しては、ビームがステアリングされたとしても同じフォーカス条件であれば1つのフォーカス用のディレイデータを格納しておくだけでよいので、従来のようにステアリング及びフォーカスの条件の組み合わせごとに極めて多くのディレイデータを格納しておく必要がない。例えば、受信ダイナミックフォーカスに必要なデータ容量をBMbyteとすると、従来の装置構成例においては、ビームの本数をBN本、パラレル受信数をPN個とすると、フォーカスディレイテーブルの全体としての容量はDM×BN×PNbyteとなる。その一方において、本実施形態によれば、DMbyteのみの容量があればダイナミックフォーカスを実現することは可能となり、従来の1/(BN×PN)にテーブルの容量を削減できるという利点がある。特に、三次元空間に対する超音波ビームのスキャンなどを行う場合においてはビームの本数が数千本にも及ぶためフォーカス用とビーム偏向用のディレイ制御を分離することにより上述した説明のようにディレイデータあるいは制御条件を非常に少なくすることができるという利点がある。 Incidentally, with respect to the focus delay table 254 shown in FIG. 19 or the focus delay table 270 shown in FIG. 21, even if the beam is steered, if the focus condition is the same, only one focus delay data is stored. Therefore, it is not necessary to store an extremely large amount of delay data for each combination of steering and focus conditions as in the prior art. For example, assuming that the data capacity required for reception dynamic focus is BM bytes, in the conventional apparatus configuration example, when the number of beams is BN and the number of parallel receptions is PN, the capacity of the entire focus delay table is DM ×. BN × PNbyte. On the other hand, according to the present embodiment, it is possible to realize dynamic focus if there is a capacity of only DMbyte, and there is an advantage that the capacity of the table can be reduced to 1 / (BN × PN) of the prior art. In particular, when scanning an ultrasonic beam in a three-dimensional space, the number of beams reaches several thousand, so that delay data for focusing and beam deflection is separated as described above by separating the delay control for focusing and beam deflection. Or there exists an advantage that control conditions can be decreased very much.
また、本実施形態によれば、遅延回路においてはそれ全体として比遅延量関数をもたせておき、その関数を基礎としてクロック信号の周波数によって曲率あるいは傾きの異なる多様な遅延特性(実遅延時間特性)を生成できるので、従来のようにディレイデータを頻繁に書き換えるなどの煩雑な制御は不要となり、極めて簡便な制御を実現することができると共に、そのための回路構成の規模も極めて小さくできるという利点がある。その結果、図16に示したようにプローブ内に一定の電子回路を配置して合理的なシステムを構築できるという利点がある。なお、プローブ内に必要に応じて送信モジュールに加えて受信モジュールを配置するようにしてもよい。上記の実施形態には1Dアレイ振動子及び2Dアレイ振動子が用いられていたが、例えば1.5Dアレイ振動子を用いる場合にも上記の実施形態を採用することが可能である。 In addition, according to the present embodiment, the delay circuit has a specific delay amount function as a whole, and various delay characteristics (actual delay time characteristics) having different curvatures or slopes depending on the frequency of the clock signal based on the function. Therefore, there is no need for cumbersome control such as frequent rewriting of delay data as in the prior art, and extremely simple control can be realized, and the circuit configuration for that purpose can be extremely small. . As a result, there is an advantage that a rational system can be constructed by arranging a certain electronic circuit in the probe as shown in FIG. A receiving module may be arranged in the probe in addition to the transmitting module as necessary. Although the 1D array transducer and the 2D array transducer are used in the above embodiment, for example, the above embodiment can also be adopted when a 1.5D array transducer is used.
10 アレイ振動子、12 送信モジュール、14 受信モジュール、16 システム制御部、18 画像処理部、20 表示器、24 送信用フォーカス遅延部、26 送信用ステアリング遅延部、44 受信用フォーカス遅延部、46 第1の受信用ステアリング遅延部、48 第2の受信用ステアリング遅延部。 10 array transducer, 12 transmission module, 14 reception module, 16 system control unit, 18 image processing unit, 20 display unit, 24 transmission focus delay unit, 26 transmission steering delay unit, 44 reception focus delay unit, 46 1 steering delay unit for reception, 48 second steering delay unit for reception.
Claims (16)
前記遅延部は、
前記複数の信号に対応して設けられ、比遅延量を有する複数の遅延器からなる遅延器アレイを有し、前記信号列を遅延処理して、遅延信号列を出力する遅延回路と、
前記複数の遅延器に対して供給される共通のクロック信号を生成する手段であって、そのクロック信号の周波数を変更することによって、前記各遅延器に対してそれが有する比遅延量に対応した実遅延時間を定める可変クロック回路と、
を含み、
前記複数の遅延器が有する複数の比遅延量により比遅延量関数が構成され、送受信条件の切り替えに当たっても固定された比遅延量関数が用いられる、
ことを特徴とする超音波診断装置。 Including at least one delay unit for delaying a signal sequence including a plurality of input signals to form an ultrasonic beam;
The delay unit is
A delay circuit that is provided corresponding to the plurality of signals and includes a delay array including a plurality of delay units having a specific delay amount, delay processing the signal sequence, and outputting a delay signal sequence;
A means for generating a common clock signal supplied to the plurality of delay devices, and by changing the frequency of the clock signal, corresponding to the specific delay amount that each of the delay devices has. A variable clock circuit that determines the actual delay time;
Only including,
A specific delay amount function is configured by a plurality of specific delay amounts included in the plurality of delay units, and a fixed specific delay amount function is used even when switching transmission / reception conditions.
An ultrasonic diagnostic apparatus.
前記各遅延器が有する比遅延量は、前記遅延器アレイ上における位置に応じて設定されたことを特徴とする超音波診断装置。 The apparatus of claim 1.
Before specific delay amount has SL each delayer, an ultrasonic diagnostic apparatus characterized in that it is set according to the position on the delay device array.
前記各遅延器は、それが有する比遅延量に対応した固定のコンフィギュレーションを有することを特徴とする超音波診断装置。 The apparatus of claim 1.
Each of the delay devices has a fixed configuration corresponding to the specific delay amount of the delay device.
前記各遅延器は、前記クロック信号に同期して動作し、
前記クロック信号の周波数の変更により前記各遅延器の動作速度が一律に変更され、これによって前記遅延器アレイの全体にわたる実遅延時間特性が時間軸方向に伸縮することを特徴とする超音波診断装置。 The apparatus of claim 1.
Each of the delay elements operates in synchronization with the clock signal,
The ultrasonic diagnostic apparatus characterized in that the operating speed of each delay device is uniformly changed by changing the frequency of the clock signal, and thereby the actual delay time characteristics of the entire delay device array expand and contract in the time axis direction .
前記遅延部は前記超音波ビームのフォーカスのための回路であり、
前記実遅延時間特性はカーブ又は曲面であり、
前記クロック信号の周波数の変更によって前記実遅延時間特性の曲がり方が変化することを特徴とする超音波診断装置。 The apparatus of claim 4.
The delay unit is a circuit for focusing the ultrasonic beam,
The actual delay time characteristic is a curve or a curved surface,
2. The ultrasonic diagnostic apparatus according to claim 1, wherein the curve of the actual delay time characteristic is changed by changing the frequency of the clock signal.
前記遅延部は前記超音波ビームのステアリングのための回路であり、
前記実遅延時間特性はライン又は平面であり、
前記クロック信号の周波数の変更によって前記実遅延時間特性の勾配が変化することを特徴とする超音波診断装置。 The apparatus of claim 4.
The delay unit is a circuit for steering the ultrasonic beam,
The actual delay time characteristic is a line or a plane,
The ultrasonic diagnostic apparatus, wherein a gradient of the actual delay time characteristic is changed by changing the frequency of the clock signal.
前記遅延部として、前記超音波ビームのフォーカスのためのフォーカス遅延部と、前記超音波ビームのステアリングのためのステアリング遅延部と、が設けられ、それらの遅延部が直列関係にあることを特徴とする超音波診断装置。 The apparatus of claim 1.
A focus delay unit for focusing the ultrasonic beam and a steering delay unit for steering the ultrasonic beam are provided as the delay unit, and the delay units are in a serial relationship. Ultrasound diagnostic device.
前記遅延部として、x方向フォーカス遅延部と、y方向フォーカス遅延部と、が設けられ、それらの遅延部が直列関係にあることを特徴とする超音波診断装置。 The apparatus of claim 1.
As the delay unit, an x-direction focus delay unit and a y-direction focus delay unit are provided, and the delay units are in a serial relationship.
前記遅延部として、x方向ステアリング遅延部と、y方向ステアリング遅延部と、が設けられ、それらの遅延部が直列関係にあることを特徴とする超音波診断装置。 The apparatus of claim 1.
As the delay unit, an x-direction steering delay unit and a y-direction steering delay unit are provided, and the delay units are in a serial relationship.
前記遅延部は送信ビームを形成するための回路であることを特徴とする超音波診断装置。 The apparatus of claim 1.
The ultrasonic diagnostic apparatus, wherein the delay unit is a circuit for forming a transmission beam.
前記遅延部は受信ビームを形成するための回路であることを特徴とする超音波診断装置。 The apparatus of claim 1.
The ultrasonic diagnostic apparatus, wherein the delay unit is a circuit for forming a reception beam.
前記遅延部として、共通のフォーカス遅延部と、その共通のフォーカス遅延部の後段に並列配置された複数のステアリング遅延部と、が設けられことを特徴とする超音波診断装置。 The apparatus of claim 11.
An ultrasonic diagnostic apparatus comprising: a common focus delay unit; and a plurality of steering delay units arranged in parallel downstream of the common focus delay unit as the delay unit.
前記遅延部は、前記遅延回路の前段又は後段に設けられ、前記信号列の配列を反転させる配列反転回路を含むことを特徴とする超音波診断装置。 The apparatus of claim 1.
The ultrasonic diagnostic apparatus according to claim 1, wherein the delay unit includes an array inversion circuit that is provided before or after the delay circuit and inverts the array of the signal sequence.
前記遅延部は、前記信号列を前記遅延回路に通過させることなくバイパスさせるバイパス回路を含むことを特徴とする超音波診断装置。 The apparatus of claim 1.
The ultrasonic diagnostic apparatus according to claim 1, wherein the delay unit includes a bypass circuit that bypasses the signal sequence without passing the signal sequence through the delay circuit.
前記遅延部は超音波探触子内に配置されたことを特徴とする超音波診断装置。 The apparatus of claim 1.
The ultrasonic diagnostic apparatus, wherein the delay unit is disposed in an ultrasonic probe.
超音波の送受波を行う複数の振動素子で構成され、それらが複数のサブアレイに区分されたアレイ振動子を含み、
前記各サブアレイごとに前記遅延部が設けられたことを特徴とする超音波診断装置。 The apparatus of claim 1.
Consists of a plurality of vibration elements that transmit and receive ultrasonic waves, and includes an array transducer divided into a plurality of subarrays,
An ultrasonic diagnostic apparatus, wherein the delay unit is provided for each of the subarrays.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003300543A JP4365165B2 (en) | 2003-08-25 | 2003-08-25 | Ultrasonic diagnostic equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003300543A JP4365165B2 (en) | 2003-08-25 | 2003-08-25 | Ultrasonic diagnostic equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005066055A JP2005066055A (en) | 2005-03-17 |
JP4365165B2 true JP4365165B2 (en) | 2009-11-18 |
Family
ID=34405449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003300543A Expired - Fee Related JP4365165B2 (en) | 2003-08-25 | 2003-08-25 | Ultrasonic diagnostic equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4365165B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007252573A (en) * | 2006-03-23 | 2007-10-04 | Aloka Co Ltd | Wireless ultrasonic diagnostic apparatus |
JP5575554B2 (en) * | 2010-06-23 | 2014-08-20 | 株式会社東芝 | Ultrasonic diagnostic equipment |
US20120071761A1 (en) * | 2010-09-21 | 2012-03-22 | Toshiba Medical Systems Corporation | Medical ultrasound 2-d transducer array using fresnel lens approach |
JP5661489B2 (en) * | 2011-02-07 | 2015-01-28 | 株式会社東芝 | Ultrasonic diagnostic equipment |
US9239375B2 (en) * | 2013-05-08 | 2016-01-19 | General Electric Company | Ultrasound probe with dynamic focus and associated systems and methods |
-
2003
- 2003-08-25 JP JP2003300543A patent/JP4365165B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005066055A (en) | 2005-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4787569B2 (en) | Ultrasonic diagnostic equipment | |
JP2851005B2 (en) | Ultrasonic beam three-dimensional focusing device | |
JP5721462B2 (en) | Subject information acquisition device | |
JPH10293170A (en) | Ultrasonic beam forming device | |
JP6733530B2 (en) | Ultrasonic signal processing device, ultrasonic signal processing method, and ultrasonic diagnostic device | |
JP2009535097A (en) | Method and transducer array with integrated beaming | |
JP2010057730A (en) | Received data processor for photoacoustic tomography | |
KR102120796B1 (en) | A beamforming apparatus, a method for forming beams, an ultrasonic imaging apparatus and an ultrasonic probe | |
JP4107840B2 (en) | Refraction delay error correction using an agile beamformer. | |
WO2017057221A1 (en) | Ultrasonic diagnostic device and delay data generating method | |
JP4365165B2 (en) | Ultrasonic diagnostic equipment | |
KR20160009259A (en) | A beamforming apparatus, a method for forming beams, and an ultrasonic imaging apparatus | |
JP4365164B2 (en) | Ultrasonic diagnostic equipment | |
JP2007044193A (en) | Ultrasonic diagnosing device | |
JP2001276064A (en) | Beam former of ultrasonic diagnostic device | |
JP2017000547A (en) | Ultrasonic diagnostic equipment | |
JP2008167876A (en) | Ultrasonic diagnostic apparatus | |
JP3444546B2 (en) | Ultrasound diagnostic equipment | |
JP6863817B2 (en) | Ultrasound imaging device | |
JP2008259863A (en) | Ultrasound imaging system and scan line data forming method | |
JP2003190160A (en) | Ultrasonic imaging system | |
JP3256698B2 (en) | Ultrasound diagnostic equipment | |
JPH08173431A (en) | Ultrasonic diagnostic device | |
JP2000325343A (en) | Ultrasonic diagnostic apparatus and wave transmitter/ receiver | |
JP5932932B2 (en) | Photoacoustic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060703 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090519 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090818 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090820 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |