JP4362463B2 - Wiring board and manufacturing method thereof - Google Patents

Wiring board and manufacturing method thereof Download PDF

Info

Publication number
JP4362463B2
JP4362463B2 JP2005235209A JP2005235209A JP4362463B2 JP 4362463 B2 JP4362463 B2 JP 4362463B2 JP 2005235209 A JP2005235209 A JP 2005235209A JP 2005235209 A JP2005235209 A JP 2005235209A JP 4362463 B2 JP4362463 B2 JP 4362463B2
Authority
JP
Japan
Prior art keywords
wiring
film
opening
base
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005235209A
Other languages
Japanese (ja)
Other versions
JP2005340862A (en
Inventor
朝雄 飯島
Original Assignee
テセラ・インターコネクト・マテリアルズ，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テセラ・インターコネクト・マテリアルズ，インコーポレイテッド filed Critical テセラ・インターコネクト・マテリアルズ，インコーポレイテッド
Priority to JP2005235209A priority Critical patent/JP4362463B2/en
Publication of JP2005340862A publication Critical patent/JP2005340862A/en
Application granted granted Critical
Publication of JP4362463B2 publication Critical patent/JP4362463B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

本発明は、配線基板とその製造方法に関する。   The present invention relates to a wiring board and a manufacturing method thereof.

ＬＳＩチップを搭載し、プリント配線に接続される、半導体実装用インターポーザー等と称される配線基板にはポリイミドフィルム等樹脂をベースとするものと、銅等の金属をベースとするものとがある。尚、ＬＳＩチップ等のベアチップをプリント配線上に実装する際、その両者間にインターポーザーを介在させるベアチップの実装技術に関しては例えば特開平１０−２４２３５０号公報等により公開が為されている。
以下に、ポリイミドフィルムをベースとするものの一例について製法を説明する。 There are two types of wiring boards called semiconductor mounting interposers, which are mounted with LSI chips and connected to printed wiring, based on resin such as polyimide film and based on metal such as copper. . Incidentally, when mounting a bare chip such as an LSI chip on a printed wiring, a bare chip mounting technique in which an interposer is interposed between the two is disclosed, for example, in JP-A-10-242350.
Below, a manufacturing method is demonstrated about an example of what is based on a polyimide film.

ポリイミドフィルムを用意し、そのベースの両主面に厚さ例えば０．２μｍ程度の薄い銅膜を例えばスパッタリングにより形成し、その後、貫通孔をドリルにより或いはプレス加工により形成する。該貫通孔は両主面に形成される配線膜間を接続するために形成するものである。その後、無電解メッキにより厚さ例えば５μｍ程度の銅膜を上記銅膜表面に形成し、次いで、ベース両面の該銅膜上にパターニング用レジスト膜を形成し、該レジスト膜をマスクとして上記銅膜上に電解メッキにより銅配線膜（厚さ例えば３０μｍ）を形成し、表側に形成された銅配線膜は通常の回路配線を構成し、裏側に形成された銅配線膜はグランドライン及び電源ラインを構成するようにする。   A polyimide film is prepared, and a thin copper film having a thickness of, for example, about 0.2 μm is formed on both main surfaces of the base by, for example, sputtering, and then a through hole is formed by a drill or by pressing. The through hole is formed to connect the wiring films formed on both main surfaces. Thereafter, a copper film having a thickness of, for example, about 5 μm is formed on the surface of the copper film by electroless plating, then a patterning resist film is formed on the copper film on both surfaces of the base, and the copper film is used with the resist film as a mask. A copper wiring film (thickness, for example, 30 μm) is formed on the top by electrolytic plating, the copper wiring film formed on the front side constitutes normal circuit wiring, and the copper wiring film formed on the back side forms a ground line and a power line. To configure.

次に、マスクとして用いた上記レジスト膜を除去し、その後、銅のソフトエッチングにより銅配線膜形成にあたって下地として上記レジスト膜の形成前に全面的に形成されていた薄い上記銅膜を除去する。これにより銅配線膜どうしが薄い銅膜で電気的に短絡された状態でなくなり、各銅配線膜が互いに独立した状態になる。   Next, the resist film used as a mask is removed, and then the thin copper film formed on the entire surface before the formation of the resist film as a base is removed by soft etching of copper. As a result, the copper wiring films are not electrically short-circuited by the thin copper films, and the copper wiring films are independent of each other.

次に、表側の表面に絶縁性樹脂膜を塗布し、露光、現像によりパターニングし、半田ボールを形成すべき部分とＬＳＩと接合すべき部分が開口を有するようにし、その後、上記ベースをその裏側から選択的にエッチングして上記銅配線膜のＬＳＩと接続すべき部分を露出させ、その後、例えば金の無電解メッキにより銅配線膜の表面の半田ボール等のボール電極あるいはＬＳＩのとの接続性を高める。
これにより、インターポーザーと称される配線基板ができ上がる。 Next, an insulating resin film is applied to the surface on the front side, and patterning is performed by exposure and development so that a part where a solder ball is to be formed and a part where an LSI is to be bonded have an opening, and then the base is placed on the back side. The portion of the copper wiring film that is to be connected to the LSI is selectively etched to expose the portion of the copper wiring film to the ball electrode such as a solder ball on the surface of the copper wiring film or the connectivity to the LSI by, for example, gold electroless plating. To increase.
Thereby, a wiring board called an interposer is completed.

上記配線基板は、裏面側にてＬＳＩチップと緩衝性接着剤を介して接着され、その後、銅配線膜のリード先端がＬＳＩチップ電極にマイクロ接合され、その後、そのマイクロ接合部分の樹脂封止が為され、しかる後、上記ベースの反ＬＳＩチップ側の銅配線膜のメッキされ絶縁性樹脂膜の開口に露出する部分に半田ボールが搭載され、その後、リフローにより半田ボールの整形が為される。   The wiring board is bonded to the LSI chip on the back side via a buffering adhesive, and thereafter the lead tip of the copper wiring film is micro-bonded to the LSI chip electrode, and then the resin sealing of the micro-bonded portion is performed. After that, a solder ball is mounted on a portion of the base on which the copper wiring film on the anti-LSI chip side is plated and exposed to the opening of the insulating resin film, and then the solder ball is shaped by reflow.

次に、銅等の金属をベースとするタイプの配線基板の従来例の一つについての製造方法を説明する。例えば１００〜２００μｍ程度の例えば銅からなるベースを用意し、形成すべき銅配線膜とネガのパターンにレジスト膜を形成し、該レジスト膜をマスクとして銅ベースの一方の面に薄い金膜を電解メッキにより形成し、その後、更に銅膜を電気メッキすることにより配線膜を形成し、該配線膜形成領域上にボール電極を形成すべき部分に開口を有し、且つ配線膜のＬＳＩチップの電極と接続すべき部分を覆わないパターンを有する絶縁膜を形成し、該絶縁膜の上記開口部分にメッキにより例えばニッケル及び金からなるボール状電極を形成し、その後、上記ベースを裏面側からの選択エッチングにより周辺部を除き除去して上記配線膜の裏面側を露出させることによりインターポーザーと称される配線基板を得る。この配線基板はその裏面側に緩衝性接着剤を介してＬＳＩチップを接着し、上記配線膜のリードを成す部分をＬＳＩチップの電極に接続し、樹脂封止してＬＳＩチップの搭載が終わる。
特開平１０−２４２３５０号公報 Next, a manufacturing method for one conventional example of a wiring board of a type based on a metal such as copper will be described. For example, a base made of, for example, copper having a thickness of about 100 to 200 μm is prepared, a resist film is formed on a copper wiring film to be formed and a negative pattern, and a thin gold film is electrolyzed on one surface of the copper base using the resist film as a mask. The wiring film is formed by plating, and then a copper film is further electroplated, and an opening is formed on the wiring film forming region where a ball electrode is to be formed, and the wiring film LSI chip electrode An insulating film having a pattern that does not cover a portion to be connected to the substrate is formed, and a ball-shaped electrode made of, for example, nickel and gold is formed by plating on the opening of the insulating film, and then the base is selected from the back side. A wiring board called an interposer is obtained by removing the peripheral portion by etching and exposing the back side of the wiring film. The wiring substrate is bonded to the back surface of the LSI chip via a buffering adhesive, and the portion forming the lead of the wiring film is connected to the electrode of the LSI chip and sealed with resin to finish mounting the LSI chip.
JP-A-10-242350

ところで、ポリイミドフィルムをベースにしたタイプのものには一般的に下記のような問題がある。先ず、高集積化を図るべく２層回路を得るためにその両面に回路を形成しその両面の回路間を接続ようにする場合、機械的孔あけが必要であり、高集積化、小型化に伴って孔の微細化が必要となるので、２層回路間の接続が難しくなる傾向がある。また、孔の加工精度（位置及び形状）及び最終ＰＫＧ外形とボールの位置精度を高めることが難しく、要求される精度を得ることが難しくなりつつある。   By the way, the type based on a polyimide film generally has the following problems. First, in order to obtain a two-layer circuit in order to achieve high integration, when forming circuits on both sides and connecting the circuits on both sides, mechanical drilling is required, which leads to high integration and miniaturization. In connection with this, since it is necessary to make the holes finer, the connection between the two-layer circuits tends to be difficult. Moreover, it is difficult to improve the hole processing accuracy (position and shape) and the final PKG outer shape and the ball position accuracy, and it is becoming difficult to obtain the required accuracy.

また、ポリイミドフィルムをベースにしているので、回路基板として完成した段階における物理的強度を充分に高めることが難しく、そのため、パッケージング工程において変形等が生じやすいと言う問題を避け得ない。
更に、ベースを成すポリイミドフィルムが絶縁性材料であるので、電解メッキは、電位付与が困難なため、事実上不可能である。そのため、パッケージング工程において後付により半田ボールを搭載する必要があるという問題がある。即ち、半田と銅の接合強度の関係から接着力が極めて劣るので、ボール落ち不良を防止するために配線膜の半田ボール搭載部に非常に広い面積を割く必要がある。これは、半田ボール配置ピッチにおける各半田ボール間に通すことのできる配線数を少なくしなければならないことに繋がり、延いては高集積化を阻む大きな原因になるという問題もある。 Further, since the polyimide film is used as a base, it is difficult to sufficiently increase the physical strength at the stage of completion as a circuit board, and therefore, the problem that deformation or the like is likely to occur in the packaging process cannot be avoided.
Furthermore, since the polyimide film forming the base is an insulating material, electrolytic plating is practically impossible because it is difficult to apply a potential. Therefore, there is a problem that it is necessary to mount solder balls by retrofitting in the packaging process. That is, since the adhesive strength is extremely inferior due to the relationship between the bonding strength of solder and copper, it is necessary to divide a very large area in the solder ball mounting portion of the wiring film in order to prevent a ball drop failure. This leads to the fact that the number of wirings that can be passed between the solder balls at the solder ball arrangement pitch must be reduced, and there is also a problem that it becomes a major cause of hindering high integration.

また、基板実装後に行われる温度サイクル試験で判定されるボール落ちに関する信頼性を改善するために、半田ボール１個あたりに割くエリア面積を広くする必要があり、そのためボール間を通る配線の本数が制約され、延いてはボール数を増やして高密度化する設計が制約されるという問題もある。
また、ベースを成すポリイミドフィルムは、製造上の搬送キャリアの役割もあるため、薄膜化が難しいので、材料使用量の低減、材料価格の低減が難しく、また、両面の回路間の接続性が悪いという問題もあり、更に、厚さ分のポリイミドに吸収される水分が多く、実装時のパッケージクラックをもたらす原因にもなるという問題もある。 In addition, in order to improve the reliability related to the ball drop determined by the temperature cycle test performed after mounting on the board, it is necessary to widen the area area to be divided per solder ball, so that the number of wires passing between the balls is reduced. There is also a problem that the design is restricted, and as a result, the design for increasing the density by increasing the number of balls is restricted.
The polyimide film that forms the base also serves as a carrier for manufacturing, so it is difficult to reduce the thickness of the film, so it is difficult to reduce the amount of material used and the material price, and the connectivity between the circuits on both sides is poor. Furthermore, there is also a problem that a large amount of moisture is absorbed by the polyimide of a thickness, which causes a package crack at the time of mounting.

そのため、ポリイミドフィルムに代えて金属をベースとして用いるものも開発されているわけである。このようなものは、ポリイミドフィルムをベースとして用いた配線基板の持つ上述した問題の一部は解決できるが、従来のものにはやはり問題があった。即ち、ベースが金属からなるので、その表面に電解メッキによる回路を形成するには、そのベースを成す金属のほとんどを裏面からの選択エッチングにより除去する必要があり、そのため、２層の配線回路を形成するには相当に複雑になると言う問題がある。更に、配線膜下の全てのベースを除去した後にフィルムの強度の問題から変形が生じやすく、実装が難しいという問題もあった。   Therefore, what uses a metal as a base instead of a polyimide film is also developed. Although such a thing can solve a part of the above-mentioned problem of the wiring board using the polyimide film as a base, the conventional one still has a problem. That is, since the base is made of a metal, in order to form a circuit by electrolytic plating on the surface, it is necessary to remove most of the metal forming the base by selective etching from the back surface. There is a problem that it is considerably complicated to form. Further, there is a problem that after all the base under the wiring film is removed, deformation is likely to occur due to the strength of the film, and mounting is difficult.

本発明はこのような問題点を解決すべく為されたものである。   The present invention has been made to solve such problems.

請求項１の配線基板は、金属から成るベース上に開口を有する第１の絶縁膜を形成し、上記開口を含む上記第１の絶縁膜上に配線膜を有する１層又は多層の配線を形成し、上記配線の形成領域上に突起電極形成用開口を有する第２の絶縁膜を形成し、上記ベースの選択的エッチングによりスティッフナーを形成してなることを特徴とする。   The wiring board according to claim 1 forms a first insulating film having an opening on a base made of metal, and forms a one-layer or multilayer wiring having the wiring film on the first insulating film including the opening. Then, a second insulating film having a bump electrode formation opening is formed on the wiring formation region, and a stiffener is formed by selective etching of the base.

請求項２の配線基板の製造方法は、金属から成るベース上に開口を有する第１の絶縁膜を形成する工程と、上記開口を含む上記第１の絶縁膜上に配線膜を有する１層又は多層の配線を形成する工程と、上記配線の形成領域上に突起電極形成用開口を有する第２の絶縁膜を形成する工程と、上記突起電極形成用開口に突起電極を形成する工程と、上記ベースを裏面から選択的にエッチングすることによりデバイスホースを形成することによりスティッフナーを形成することを特徴とする。   According to a second aspect of the present invention, there is provided a method of manufacturing a wiring substrate, comprising: forming a first insulating film having an opening on a base made of metal; and a layer having a wiring film on the first insulating film including the opening A step of forming a multilayer wiring, a step of forming a second insulating film having a protruding electrode forming opening on the wiring forming region, a step of forming a protruding electrode in the protruding electrode forming opening, A stiffener is formed by forming a device hose by selectively etching the base from the back surface.

請求項３の配線基板は、金属から成るベース上に開口を有する第１の絶縁膜を形成し、上記開口を含む上記第１の絶縁膜上に下部がメタライズ膜からなる配線膜を有する１層又は多層の配線を形成し、上記配線の形成領域上に突起電極形成用開口を有する第２の絶縁膜を形成し、上記突起電極形成用開口に電解メッキ膜からなる突起電極を形成し、上記ベースをハーフエッチングにより部分的に薄くし、その薄くされたベースによる配線膜を形成し、上記薄くされた配線膜上に突起電極形成用開口を有する絶縁膜を形成したことを特徴とする。   According to another aspect of the present invention, there is provided a wiring board comprising: a first insulating film having an opening on a base made of metal; and a lower layer having a wiring film made of a metallized film on the first insulating film including the opening. Alternatively, a multilayer wiring is formed, a second insulating film having a protruding electrode forming opening is formed on the wiring forming region, a protruding electrode made of an electrolytic plating film is formed in the protruding electrode forming opening, and The base is partially thinned by half etching, a wiring film is formed by the thinned base, and an insulating film having an opening for forming a protruding electrode is formed on the thinned wiring film.

請求項４の配線基板の製造方法は、金属から成るベース上に開口を有する第１の絶縁膜を形成する工程と、上記開口を含む上記第１の絶縁膜上に下部がメタライズ膜からなる配線膜を有する１層又は多層の配線を形成する工程と、上記配線の形成領域上に突起電極形成用開口を有する第２の絶縁膜を形成する工程と、上記突起電極形成用開口に電解メッキ膜からなる突起電極を形成する工程と、上記ベースを部分的に薄くするためにその裏面からハーフエッチングする工程と、上記ベースの上記薄くされた部分を選択的にエッチングすることにより配線膜を形成する工程と、上記ベースの上記薄く形成された部分からなる配線膜上に突起電極形成用開口を有する絶縁膜を形成する工程と、を有することを特徴とする。   5. A method of manufacturing a wiring board according to claim 4, wherein a step of forming a first insulating film having an opening on a base made of metal, and a wiring having a lower portion made of a metallized film on the first insulating film including the opening. Forming a single-layer or multi-layer wiring having a film; forming a second insulating film having a protruding electrode forming opening on the wiring forming region; and electrolytic plating film on the protruding electrode forming opening. Forming a projecting electrode comprising: forming a wiring film by selectively etching the thinned portion of the base; and a step of half-etching the back of the base to partially thin the base. And a step of forming an insulating film having an opening for forming a protruding electrode on the wiring film formed of the thinly formed portion of the base.

請求項５の配線基板は、金属から成るベース上に開口を有する第１の絶縁膜を形成し、上記開口を含む上記第１の絶縁膜上に下部がメタライズ膜からなる配線膜を有する１層又は多層の配線を形成し、上記配線の形成領域上に突起電極形成用開口を有する第２の絶縁膜を形成し、上記突起電極形成用開口に電解メッキ膜からなり、他の部材に接続される突起電極を形成し、上記ベースによりＬＳＩチップに接続される端子を構成したことを特徴とする。   The wiring board according to claim 5 is a first layer in which a first insulating film having an opening is formed on a base made of metal, and a lower portion of the wiring film having a metallized film is formed on the first insulating film including the opening. Alternatively, a multilayer wiring is formed, a second insulating film having a protruding electrode forming opening is formed on the wiring forming region, and the protruding electrode forming opening is made of an electrolytic plating film and connected to another member. And a terminal connected to an LSI chip by the base.

請求項６の配線基板の製造方法は、金属から成るベース上に開口を有する第１の絶縁膜を形成する工程と、上記開口を含む上記第１の絶縁膜上に下部がメタライズ膜からなる配線膜を有する１層又は多層の配線を形成する工程と、上記配線の形成領域上に突起電極形成用開口を有する第２の絶縁膜を形成する工程と、上記突起電極形成用開口に電解メッキ膜からなり、他の部材に接続される突起電極を形成する工程と、上記ベースを選択的にエッチングすることにより、少なくともＬＳＩチップに接続される端子を形成する工程と、を少なくとも有することを特徴とする。   The method of manufacturing a wiring board according to claim 6 includes the step of forming a first insulating film having an opening on a base made of metal, and a wiring having a lower portion made of a metallized film on the first insulating film including the opening. Forming a single-layer or multi-layer wiring having a film; forming a second insulating film having a protruding electrode forming opening on the wiring forming region; and electrolytic plating film on the protruding electrode forming opening. And a step of forming a protruding electrode connected to another member and a step of selectively etching the base to form at least a terminal connected to the LSI chip. To do.

請求項７の配線基板は、金属からなるベース上に開口を有する第１の絶縁膜を形成し、上記開口を含む上記第１の絶縁膜上に配線膜を有する１層又は多層の配線を形成し、上記配線の形成領域上に接続用開口を有する第２の絶縁膜を形成し、上記接続用開口に突起電極を形成し、上記ベースの選択的エッチングにより上記配線膜を部分的に露出させ、上記ベースの裏面にＬＳＩチップを固定し、上記配線膜の露出した部分がＬＳＩチップの電極にボンディングされるようにしたことを特徴とする。
請求項８の配線基板は、請求項７記載の配線基板において、ベースの突起電極と対応する部分に緩衝材充填孔を形成し、上記緩衝材充填孔内に緩衝剤を充填してなることを特徴とする。 According to a seventh aspect of the present invention, a first insulating film having an opening is formed on a base made of metal, and a one-layer or multilayer wiring having the wiring film is formed on the first insulating film including the opening. Then, a second insulating film having a connection opening is formed on the wiring formation region, a protruding electrode is formed in the connection opening, and the wiring film is partially exposed by selective etching of the base. An LSI chip is fixed to the back surface of the base, and an exposed portion of the wiring film is bonded to an electrode of the LSI chip.
The wiring board according to claim 8 is the wiring board according to claim 7, wherein a buffer material filling hole is formed in a portion corresponding to the protruding electrode of the base, and the buffer material filling hole is filled with a buffering agent. Features.

請求項９の配線基板は、金属から成るベース上に開口を有する第１の絶縁膜を形成し、上記開口を含む上記第１の絶縁膜上に配線膜を有する１層又は多層の配線を形成し、上記配線の形成領域上に接続用開口を有する第２の絶縁膜を形成し、上記接続用開口に突起電極を形成し、上記ベースの選択的エッチングによりデバイスホールを形成して上記配線膜を部分的に露出させ、上記デバイスホール内にＬＳＩチップが位置され、該ＬＳＩチップの各電極が上記配線膜の上記デバイスホール内に露出した部分にボンディングされるようにしたことを特徴とする。   The wiring board according to claim 9 forms a first insulating film having an opening on a base made of metal, and forms a one-layer or multilayer wiring having the wiring film on the first insulating film including the opening. Then, a second insulating film having a connection opening is formed on the wiring formation region, a protruding electrode is formed in the connection opening, and a device hole is formed by selective etching of the base to form the wiring film. The LSI chip is partially exposed, and an LSI chip is positioned in the device hole, and each electrode of the LSI chip is bonded to a portion of the wiring film exposed in the device hole.

請求項１０の配線基板は、金属から成るベース上に開口を有する第１の絶縁膜を形成し、上記開口を含む上記第１の絶縁膜上に配線膜を有する１層又は多層の配線を形成し、上記配線の形成領域上に接続用開口を有する第２の絶縁膜を形成し、上記接続用開口に突起電極を形成し、上記ベースの選択的エッチングにより上記配線膜を部分的に露出させ、上記ベースの裏面にＬＳＩチップがダイボンディングされ、該ＬＳＩチップの電極と上記配線膜の露出部との間がワイヤボンディングされるようにしたことを特徴とする。
請求項１１の配線基板は、請求項１０記載の配線基板において、ベースの突起電極と対応する部分に緩衝材充填孔を形成し、上記緩衝材充填孔内に緩衝剤を充填してなることを特徴とする。 The wiring board according to claim 10 forms a first insulating film having an opening on a base made of metal, and forms a one-layer or multilayer wiring having the wiring film on the first insulating film including the opening. Then, a second insulating film having a connection opening is formed on the wiring formation region, a protruding electrode is formed in the connection opening, and the wiring film is partially exposed by selective etching of the base. An LSI chip is die-bonded on the back surface of the base, and wire bonding is performed between the LSI chip electrode and the exposed portion of the wiring film.
The wiring board according to claim 11 is the wiring board according to claim 10, wherein a buffer material filling hole is formed in a portion corresponding to the protruding electrode of the base, and the buffer material filling hole is filled with a buffering agent. Features.

請求項１２の配線基板は、金属から成るベースの選択的エッチングにより、他の部材と接続される端子を形成し、上記ベースからなる端子上に開口を有する絶縁膜を形成し、上記開口を含む上記絶縁膜上に、先端部が上記ベースの選択的エッチングにより上記端子形成領域から外側に食み出さしめられた配線膜を有する１層又は多層の配線を形成し、上記配線上に絶縁材料を介してＬＳＩチップが表面部にてダイボンディングされ、上記配線膜の上記食み出さしめられた部分が上記ＬＳＩチップ表面部外周の電極にボンディングされるようにしてなることを特徴とする。   The wiring board according to claim 12 includes a terminal connected to another member by selective etching of a base made of metal, an insulating film having an opening formed on the terminal made of the base, and including the opening. On the insulating film, a single-layer or multi-layer wiring having a wiring film having a tip portion bulged outward from the terminal formation region by selective etching of the base is formed, and an insulating material is formed on the wiring. The LSI chip is die-bonded on the surface portion, and the protruding portion of the wiring film is bonded to the electrode on the outer periphery of the LSI chip surface portion.

請求項１３の配線基板は、金属から成るベースの選択的エッチングにより、他の部材と接続される端子を形成し、上記ベースからなる端子上に開口を有する絶縁膜を形成し、上記開口を含む上記絶縁膜上に、ＬＳＩチップとの接続部が露出せしめられた配線膜を有する１層又は多層の配線を形成し、上記配線上に絶縁材料を介してＬＳＩチップが裏面部にてダイボンディングされ、上記配線膜の上記露出せしめられた部分が上記ＬＳＩチップ表面部の電極にワイヤボンディングされるようにしてなることを特徴とする。   The wiring board according to claim 13 includes a terminal connected to another member by selective etching of a base made of metal, an insulating film having an opening formed on the terminal made of the base, and including the opening. A single-layer or multi-layer wiring having a wiring film in which a connection portion with an LSI chip is exposed is formed on the insulating film, and the LSI chip is die-bonded on the back surface through an insulating material on the wiring. The exposed portion of the wiring film is wire-bonded to the electrode on the surface of the LSI chip.

請求項１４の配線基板は、金属から成るベースの選択的エッチングにより、他の部材と接続される端子を形成し、上記ベースからなる端子上に開口を有する絶縁膜を形成し、上記開口を含む上記絶縁膜上に、ＬＳＩチップと接続される内端部が露出せしめられた配線膜を有する１層又は多層の配線を形成し、上記配線膜の内端部表面にＬＳＩチップの電極がボンディングされるようにしてなることを特徴とする。   The wiring board according to claim 14 includes a terminal connected to another member by selective etching of a base made of metal, an insulating film having an opening formed on the terminal made of the base, and including the opening. A single-layer or multi-layer wiring having a wiring film with an exposed inner end connected to the LSI chip is formed on the insulating film, and an electrode of the LSI chip is bonded to the inner end surface of the wiring film. It is characterized by becoming like this.

請求項１５の配線基板は、金属から成るベースの選択的エッチングにより、他の部材と接続される端子を形成し、上記ベースからなる端子上に開口を有する第１の絶縁膜を形成し、上記開口を含む上記絶縁膜上に上記端子と該開口を通じて接続された配線膜を有する１層又は多層の配線を形成し、上記配線上に突起電極形成用開口を有する第２の絶縁膜を形成し、上記突起電極形成用開口に突起電極を形成し、上記突起電極にＬＳＩチップの電極が接続されるようにしてなることを特徴とする。   The wiring board according to claim 15 forms a terminal connected to another member by selective etching of a base made of metal, forms a first insulating film having an opening on the terminal made of the base, and A single-layer or multi-layer wiring having a wiring film connected to the terminal and the opening is formed on the insulating film including the opening, and a second insulating film having a protruding electrode forming opening is formed on the wiring. Further, a protruding electrode is formed in the opening for forming the protruding electrode, and an electrode of an LSI chip is connected to the protruding electrode.

請求項１６の配線基板は、金属から成るベースの選択的エッチングにより、他の部材と接続される端子を形成し、上記ベースからなる端子上に開口を有する第１の絶縁膜を形成し、上記開口を含む上記絶縁膜上に上記端子と該開口を通じて接続された配線膜を有する１層又は多層の配線を形成し、上記配線上に突起電極形成用開口を有する第２の絶縁膜を形成し、上記突起電極形成用開口に突起電極を形成し、上記突起電極にＬＳＩチップの電極が接続され、該ＬＳＩチップ・上記第２の絶縁膜間或いは該第２の絶縁膜及び該ＬＳＩチップが樹脂封止されるようにしてなることを特徴とする。   The wiring board according to claim 16 forms a terminal connected to another member by selective etching of a base made of metal, forms a first insulating film having an opening on the terminal made of the base, and A single-layer or multi-layer wiring having a wiring film connected to the terminal and the opening is formed on the insulating film including the opening, and a second insulating film having a protruding electrode forming opening is formed on the wiring. A protruding electrode is formed in the opening for forming the protruding electrode, an electrode of an LSI chip is connected to the protruding electrode, and the LSI chip and the second insulating film or the second insulating film and the LSI chip are made of resin. It is designed to be sealed.

請求項１７の配線基板は、金属から成るベースの選択的エッチングにより、他の部材と接続される端子と、隣接ＬＳＩチップ配置領域間に位置するダム部と、基板外周部に位置するダム部を形成し、上記ベースからなる端子上に開口を有する第１の絶縁膜を形成し、上記開口を含む上記絶縁膜上に上記端子と該開口を通じて接続された配線膜を有する１層又は多層の配線を形成し、上記配線上に突起電極形成用開口を有する第２の絶縁膜を形成し、上記突起電極形成用開口に突起電極を形成し、複数のＬＳＩチップがその電極を上記ベースからなる上記端子に接続されることにより搭載され、該ＬＳＩチップ・上記第２の絶縁膜間或いは該第２の絶縁膜及び該ＬＳＩチップが樹脂封止される際上記ダム部が樹脂を堰き止めるようにしてなることを特徴とする。   The wiring board according to claim 17 includes a terminal connected to another member by selective etching of a base made of metal, a dam part located between adjacent LSI chip placement regions, and a dam part located on the outer periphery of the board. Forming a first insulating film having an opening on the terminal made of the base, and forming a one-layer or multi-layer wiring having the wiring film connected to the terminal through the opening on the insulating film including the opening; Forming a second insulating film having an opening for forming a protruding electrode on the wiring, forming a protruding electrode in the opening for forming the protruding electrode, and a plurality of LSI chips each having the electrode made of the base It is mounted by being connected to a terminal, and when the second insulating film and the LSI chip are sealed with resin, the dam portion blocks the resin between the LSI chip and the second insulating film. Naruko The features.

請求項１８の配線基板は、金属から成るベース上に開口を有する絶縁膜を形成し、上記開口も含め上記絶縁膜上に下部がメタライズ膜からなる配線膜を少なくとも有する１層又は多層の配線を形成し、上記配線上に突起電極形成用開口を有する絶縁膜を形成し、上記突起電極形成用開口に突起電極を形成し、上記ベースの選択的にエッチングすることにより複数のＬＳＩチップ搭載領域を設け、上記各ＬＳＩチップ搭載領域にＬＳＩチップを搭載し、上記ＬＳＩチップの各電極と、上記ベースの選択的エッチングにより露出した上記配線膜との間をワイヤでボンディングするようにしてなることを特徴とする。   The wiring board according to claim 18 is formed of an insulating film having an opening on a base made of metal, and a single-layer or multi-layer wiring having at least a wiring film having a metallized film at a lower portion on the insulating film including the opening. Forming an insulating film having a protruding electrode forming opening on the wiring, forming a protruding electrode in the protruding electrode forming opening, and selectively etching the base to form a plurality of LSI chip mounting regions; An LSI chip is mounted in each LSI chip mounting area, and each electrode of the LSI chip and the wiring film exposed by selective etching of the base are bonded with a wire. And

請求項１の配線基板によれば、金属ベース上に開口を有する第１の絶縁膜を形成し、上記開口を含む上記第１の絶縁膜上に配線膜を有する１層又は多層の配線を形成し、上記配線の形成領域上に突起電極形成用開口を有する第２の絶縁膜を形成し、上記ベースによりスティッフナーを形成してなるので、スティッフナーを後付により取り付ける必要がなく、スティッフナーの位置決めもベースの選択エッチングにおける加工精度で位置決めができ、位置決め精度を高めることができる。   According to the wiring substrate of claim 1, the first insulating film having an opening is formed on the metal base, and the one-layer or multi-layer wiring having the wiring film is formed on the first insulating film including the opening. Since the second insulating film having the projection electrode forming opening is formed on the wiring formation region and the stiffener is formed by the base, it is not necessary to attach the stiffener by retrofitting. The positioning can be performed with the processing accuracy in the selective etching of the base, and the positioning accuracy can be improved.

請求項２の配線基板の製造方法によれば、金属から成るベース上に開口を有する第１の絶縁膜を形成する工程と、上記開口を含む上記第１の絶縁膜上に配線膜を有する１層又は多層の配線を形成する工程と、上記配線の形成領域上に突起電極形成用開口を有する第２の絶縁膜を形成する工程と、上記突起電極形成用開口に突起電極を形成する工程と、上記ベースを裏面から選択的エッチングによりデバイスホースを形成することによりスティッフナーを形成する工程を有するので、請求項１の配線基板を得ることができ、スティッフナーを後付により取り付ける必要がなく、スティッフナーの位置決めもベースの選択エッチングにおける加工精度で位置決めができ、位置決め精度を高めることができる。   According to the method for manufacturing a wiring board of claim 2, a step of forming a first insulating film having an opening on a base made of metal, and a step of having a wiring film on the first insulating film including the opening. Forming a layer or multilayer wiring; forming a second insulating film having a protruding electrode formation opening on the wiring formation region; forming a protruding electrode in the protruding electrode formation opening; Since the step of forming a stiffener by forming a device hose by selective etching of the base from the back surface can be obtained, the wiring board of claim 1 can be obtained, and it is not necessary to attach the stiffener by retrofitting, Stiffener positioning can also be performed with processing accuracy in selective etching of the base, and positioning accuracy can be improved.

請求項３の配線基板によれば、金属から成るベース上に開口を有する第１の絶縁膜を形成し、上記開口を含む上記第１の絶縁膜上に下部がメタライズ膜からなる配線膜を有する１層又は多層の配線を形成し、上記配線の形成領域上に突起電極形成用開口を有する第２の絶縁膜を形成し、上記突起電極形成用開口に電解メッキ膜からなる突起電極を形成し、上記ベースを部分的に薄くし、その薄くされたベースによる配線膜を形成し、上記薄くされた配線膜上に突起電極形成用開口を有する絶縁膜を形成したので、上記ベースの薄くした部分によっても配線を構成できる。依って、配線基板をより多層化することができ、延いては配線基板の集積密度をより高めることができる。   According to another aspect of the wiring substrate of the present invention, the first insulating film having an opening is formed on the base made of metal, and the lower portion has the wiring film having the metallized film on the first insulating film including the opening. A single-layer or multi-layer wiring is formed, a second insulating film having a protruding electrode forming opening is formed on the wiring forming region, and a protruding electrode made of an electrolytic plating film is formed in the protruding electrode forming opening. Since the base is partially thinned, a wiring film is formed by the thinned base, and the insulating film having the projection electrode forming opening is formed on the thinned wiring film, the thinned portion of the base The wiring can also be configured. Therefore, it is possible to make the wiring board more multilayered, and as a result, the integration density of the wiring board can be further increased.

請求項４の配線基板の製造方法によれば、金属から成るベース上に開口を有する第１の絶縁膜を形成する工程と、上記開口を含む上記第１の絶縁膜上に下部がメタライズ膜からなる配線膜を有する１層又は多層の配線を形成する工程と、上記配線の形成領域上に突起電極形成用開口を有する第２の絶縁膜を形成する工程と、上記突起電極形成用開口に電解メッキ膜からなる突起電極を形成する工程と、上記ベースを部分的に薄くするためにその裏面からハーフエッチングする工程と、上記ベースの上記薄くされた部分を選択的にエッチングすることにより配線膜を形成する工程と、上記ベースの上記薄く形成された部分からなる配線膜上に突起電極形成用開口を有する絶縁膜を形成する工程を有するので、請求項３の配線基板を得ることができる。   According to the method for manufacturing a wiring board of claim 4, a step of forming a first insulating film having an opening on a base made of metal, and a lower portion formed on the first insulating film including the opening is made of a metallized film. Forming a single-layer or multi-layer wiring having a wiring film to be formed, forming a second insulating film having a protruding electrode forming opening on the wiring forming region, and electrolyzing the protruding electrode forming opening. A step of forming a protruding electrode made of a plating film, a step of half-etching from the back surface to partially thin the base, and a wiring film by selectively etching the thinned portion of the base. And a step of forming an insulating film having an opening for forming a protruding electrode on the wiring film formed of the thinly formed portion of the base. Thus, the wiring board according to claim 3 can be obtained. That.

請求項５の配線基板によれば、金属ベース上に開口を有する第１の絶縁膜を形成し、該開口を含む上記第１の絶縁膜上に下部がメタライズ膜からなる配線膜を有する１層又は多層の配線を形成し、上記配線の形成領域上に突起電極形成用開口を有する第２の絶縁膜を形成し、上記突起電極形成用開口に電解メッキ膜からなり、他の部材に接続される突起電極を形成し、上記ベースによりＬＳＩチップに接続される端子を構成したので、該端子にてＬＳＩチップをフリップチップボンディングし、上記突起電極にて他の部材と接続されるようにすることができる。   According to the wiring substrate of claim 5, the first insulating film having an opening is formed on the metal base, and the first layer having the wiring film having a lower portion made of a metallized film on the first insulating film including the opening. Alternatively, a multilayer wiring is formed, a second insulating film having a protruding electrode forming opening is formed on the wiring forming region, and the protruding electrode forming opening is made of an electrolytic plating film and connected to another member. The protruding electrode is formed, and the terminal connected to the LSI chip is configured by the base. Therefore, the LSI chip is flip-chip bonded by the terminal, and the protruding electrode is connected to another member. Can do.

請求項６の配線基板の製造方法によれば、金属ベース上に開口を有する第１の絶縁膜を形成する工程と、上記開口を含む上記第１の絶縁膜上に下部がメタライズ膜からなる配線膜を有する１層又は多層の配線を形成する工程と、上記配線の形成領域上に突起電極形成用開口を有する第２の絶縁膜を形成する工程と、上記突起電極形成用開口に電解メッキ膜からなり、他の部材に接続される突起電極を形成する工程と、上記ベースを選択的にエッチングすることにより、少なくともＬＳＩチップに接続される端子を形成する工程を有するので、請求項５の配線基板を得ることができる。   According to the method for manufacturing a wiring board of claim 6, a step of forming a first insulating film having an opening on a metal base, and a wiring having a lower portion made of a metallized film on the first insulating film including the opening. Forming a single-layer or multi-layer wiring having a film; forming a second insulating film having a protruding electrode forming opening on the wiring forming region; and electrolytic plating film on the protruding electrode forming opening. And forming a protruding electrode connected to another member, and forming a terminal connected to at least an LSI chip by selectively etching the base. A substrate can be obtained.

請求項７の配線基板によれば、金属ベース上に開口を有する第１の絶縁膜を形成し、上記開口を含む上記第１の絶縁膜上に配線膜を有する１層又は多層の配線を形成し、上記配線の形成領域上に接続用開口を有する第２の絶縁膜を形成し、上記接続用開口に突起電極を形成し、上記ベースの選択的エッチングにより上記配線膜を部分的に露出させ、上記ベースの裏面にＬＳＩチップを固定し、上記配線膜の露出した部分がＬＳＩチップの電極にボンディングされるようにしたので、ＬＳＩチップの電極を配線膜及び突起電極を介して取り出すことのできる配線基板を得ることができる。   According to the wiring substrate of claim 7, a first insulating film having an opening is formed on a metal base, and a one-layer or multilayer wiring having the wiring film is formed on the first insulating film including the opening. Then, a second insulating film having a connection opening is formed on the wiring formation region, a protruding electrode is formed in the connection opening, and the wiring film is partially exposed by selective etching of the base. Since the LSI chip is fixed to the back surface of the base and the exposed portion of the wiring film is bonded to the electrode of the LSI chip, the electrode of the LSI chip can be taken out via the wiring film and the protruding electrode. A wiring board can be obtained.

請求項８の配線基板によれば、請求項７の配線基板において、ベースの突起電極と対応する部分に緩衝材充填孔を形成し、上記緩衝材充填孔内に緩衝剤を充填してなるので、端子と例えば他の部材との接続時に加わる衝撃を該緩衝材に吸収させることができ、延いては、該接続時に衝撃によりＬＳＩチップ等にクラックが生じるのを防止することができる。   According to the wiring board of claim 8, in the wiring board of claim 7, the buffer material filling hole is formed in a portion corresponding to the protruding electrode of the base, and the buffer material filling hole is filled with the buffering agent. The shock applied at the time of connection between the terminal and another member, for example, can be absorbed by the buffer material, and further, it is possible to prevent the LSI chip or the like from being cracked by the shock at the time of connection.

請求項９の配線基板によれば、金属ベース上に開口を有する第１の絶縁膜を形成し、該開口を含む上記第１の絶縁膜上に配線膜を有する１層又は多層の配線を形成し、上記配線の形成領域上に接続用開口を有する第２の絶縁膜を形成し、上記接続用開口に突起電極を形成し、上記ベースの選択的エッチングによりデバイスホールを形成して上記配線膜を部分的に露出させ、上記デバイスホール内にＬＳＩチップが位置され、該ＬＳＩチップの各電極が上記配線膜の上記デバイスホール内に露出した部分にボンディングされるようにしたので、ＣＳＰタイプの配線基板を構成でき、且つベースのデバイスホールの周りに当たる部分をそのままスティッフナーとして機能させることができ、スティッフナーを後付により取り付ける必要がなく、スティッフナーの位置決めもベースの選択エッチングにおける加工精度で位置決めができ、位置決め精度を高めることができる。   According to the wiring substrate of claim 9, the first insulating film having an opening is formed on the metal base, and the one-layer or multilayer wiring having the wiring film is formed on the first insulating film including the opening. Then, a second insulating film having a connection opening is formed on the wiring formation region, a protruding electrode is formed in the connection opening, and a device hole is formed by selective etching of the base to form the wiring film. Since the LSI chip is positioned in the device hole and each electrode of the LSI chip is bonded to the exposed portion of the wiring film in the device hole, the CSP type wiring The substrate can be configured, and the portion of the base that hits the device hole can be used as it is as a stiffener, so there is no need to attach the stiffener by retrofitting. Positioning Iffuna can also positioning in processing accuracy at the base of selective etching, it is possible to improve the positioning accuracy.

請求項１０の配線基板によれば、金属ベース上に開口を有する第１の絶縁膜を形成し、該開口を含む上記第１の絶縁膜上に配線膜を有する１層又は多層の配線を形成し、上記配線の形成領域上に接続用開口を有する第２の絶縁膜を形成し、上記接続用開口に突起電極を形成し、上記ベースの選択的エッチングにより上記配線膜を部分的に露出させ、上記ベースの裏面にＬＳＩチップがダイボンディングされ、該ＬＳＩチップの電極と上記配線膜の露出部との間がワイヤボンディングされるようにしたので、ＬＳＩチップの電極をワイヤ、配線膜及び突起電極を介して取り出すことのできる配線基板を得ることができる。   According to the wiring substrate of claim 10, the first insulating film having an opening is formed on the metal base, and the one-layer or multi-layer wiring having the wiring film is formed on the first insulating film including the opening. Then, a second insulating film having a connection opening is formed on the wiring formation region, a protruding electrode is formed in the connection opening, and the wiring film is partially exposed by selective etching of the base. Since the LSI chip is die-bonded to the back surface of the base, and the wire between the electrode of the LSI chip and the exposed portion of the wiring film is wire-bonded, the wire of the LSI chip, the wiring film, and the protruding electrode A wiring board that can be taken out via the substrate can be obtained.

請求項１１の配線基板によれば、請求項１０記載の配線基板において、ベースの突起電極と対応する部分に緩衝材充填孔を形成し、上記緩衝材充填孔内に緩衝剤を充填してなるので、端子と例えば他の部材との接続時に加わる衝撃を該緩衝材に吸収させることができ、延いては、該接続時に衝撃によりＬＳＩチップ等にクラックが生じるのを防止することができる。   According to the wiring board of claim 11, in the wiring board of claim 10, a buffer material filling hole is formed in a portion corresponding to the protruding electrode of the base, and the buffer material filling hole is filled with a buffering agent. Therefore, the shock applied when the terminal is connected to, for example, another member can be absorbed by the buffer material, and further, it is possible to prevent the LSI chip or the like from being cracked due to the impact during the connection.

請求項１２の配線基板によれば、金属から成るベースの選択的エッチングにより、他の部材と接続される端子を形成し、上記ベースからなる端子上に開口を有する絶縁膜を形成し、上記開口を含む上記絶縁膜上に、先端部が上記ベースの選択的エッチングにより上記端子形成領域から外側に食み出さしめられた配線膜を有する１層又は多層の配線を形成し、上記配線上に絶縁材料を介してＬＳＩチップが表面部にてダイボンディングされ、上記配線膜の上記食み出さしめられた部分が上記ＬＳＩチップ表面部外周の電極にボンディングされるようにしてなるので、ＬＳＩチップ表面の外周の電極を上記配線膜及び上記ベースからなる端子を介して導出する配線基板を得ることができる。   According to the wiring substrate of claim 12, a terminal connected to another member is formed by selective etching of a base made of metal, an insulating film having an opening is formed on the terminal made of the base, and the opening A single-layer or multi-layer wiring having a wiring film having a tip portion bulged outward from the terminal formation region by selective etching of the base is formed on the insulating film including The LSI chip is die-bonded on the surface portion through the material, and the protruding portion of the wiring film is bonded to the electrode on the outer periphery of the LSI chip surface. A wiring board can be obtained in which the outer peripheral electrodes are led out through the terminals made of the wiring film and the base.

請求項１３の配線基板によれば、金属から成るベースの選択的エッチングにより、他の部材と接続される端子を形成し、上記ベースからなる端子上に開口を有する絶縁膜を形成し、上記開口を含む上記絶縁膜上に、ＬＳＩチップとの接続部が露出せしめられた配線膜を有する１層又は多層の配線を形成し、上記配線上に絶縁材料を介してＬＳＩチップが裏面部にてダイボンディングされ、上記配線膜の上記露出せしめられた部分が上記ＬＳＩチップ表面部の電極にワイヤボンディングされるようにしてなるので、ＬＳＩチップ表面の外周の電極をワイヤ、上記配線膜及び上記ベースからなる端子を介して導出する配線基板を得ることができる。   According to the wiring substrate of claim 13, a terminal connected to another member is formed by selective etching of a base made of metal, an insulating film having an opening is formed on the terminal made of the base, and the opening A single-layer or multi-layer wiring having a wiring film in which a connection portion with an LSI chip is exposed is formed on the insulating film including the semiconductor chip, and the LSI chip is formed on the wiring at a back surface portion with an insulating material interposed therebetween. Since the exposed portion of the wiring film is bonded to the electrode on the surface of the LSI chip by bonding, the electrode on the outer periphery of the surface of the LSI chip is composed of a wire, the wiring film, and the base. A wiring board led out through the terminal can be obtained.

請求項１４の配線基板によれば、金属から成るベースの選択的エッチングにより、他の部材と接続される端子を形成し、上記ベースからなる端子上に開口を有する絶縁膜を形成し、上記開口を含む上記絶縁膜上に、ＬＳＩチップと接続される内端部が露出せしめられた配線膜を有する１層又は多層の配線を形成し、上記配線膜の内端部表面にＬＳＩチップの電極がボンディングされるようにしてなるので、ＬＳＩチップの電極を上記配線膜及び上記ベースからなる端子を介して導出する配線基板を得ることができる。   According to the wiring substrate of claim 14, a terminal connected to another member is formed by selective etching of a base made of metal, an insulating film having an opening is formed on the terminal made of the base, and the opening A single-layer or multi-layer wiring having a wiring film in which an inner end portion connected to an LSI chip is exposed is formed on the insulating film including the LSI chip, and an LSI chip electrode is formed on the inner end surface of the wiring film. Since bonding is performed, it is possible to obtain a wiring substrate in which the electrodes of the LSI chip are led out through the terminals made of the wiring film and the base.

請求項１５の配線基板によれば、金属から成るベースの選択的エッチングにより、他の部材と接続される端子を形成し、上記ベースからなる端子上に開口を有する第１の絶縁膜を形成し、上記開口を含む上記絶縁膜上に上記端子と該開口を通じて接続された配線膜を有する１層又は多層の配線を形成し、上記配線上に突起電極形成用開口を有する第２の絶縁膜を形成し、上記突起電極形成用開口に突起電極を形成し、上記突起電極にＬＳＩチップの電極が接続されるようにしてなるので、ＬＳＩチップの電極を、上記突起電極、上記配線膜及び上記ベースからなる端子を介して導出する配線基板を得ることができる。   According to the wiring board of claim 15, a terminal connected to another member is formed by selective etching of a base made of metal, and a first insulating film having an opening is formed on the terminal made of the base. Forming a single-layer or multi-layer wiring having a wiring film connected to the terminal and the opening on the insulating film including the opening, and forming a second insulating film having a protruding electrode forming opening on the wiring; Forming a projection electrode in the projection electrode forming opening, and connecting the LSI chip electrode to the projection electrode, so that the LSI chip electrode is connected to the projection electrode, the wiring film, and the base. It is possible to obtain a wiring board that is led out through a terminal made of

請求項１６の配線基板によれば、金属から成るベースの選択的エッチングにより、他の部材と接続される端子を形成し、上記ベースからなる端子上に開口を有する第１の絶縁膜を形成し、上記開口を含む上記絶縁膜上に上記端子と該開口を通じて接続された配線膜を有する１層又は多層の配線を形成し、上記配線上に突起電極形成用開口を有する第２の絶縁膜を形成し、上記突起電極形成用開口に突起電極を形成し、上記突起電極にＬＳＩチップの電極が接続され、該ＬＳＩチップ・上記第２の絶縁膜間或いは該第２の絶縁膜及び該ＬＳＩチップが樹脂封止されるようにしてなるので、ＬＳＩチップの電極を、上記突起電極、上記配線膜及び上記ベースからなる端子を介して導出し、樹脂封止することができる配線基板を得ることができる。   According to the wiring board of claim 16, a terminal connected to another member is formed by selective etching of a base made of metal, and a first insulating film having an opening is formed on the terminal made of the base. Forming a single-layer or multi-layer wiring having a wiring film connected to the terminal and the opening on the insulating film including the opening, and forming a second insulating film having a protruding electrode forming opening on the wiring; A protrusion electrode is formed in the opening for forming the protrusion electrode, and an electrode of an LSI chip is connected to the protrusion electrode, and between the LSI chip and the second insulating film or between the second insulating film and the LSI chip. Therefore, an LSI chip electrode can be led out via the protruding electrode, the wiring film, and the terminal composed of the base to obtain a wiring substrate that can be resin-sealed. it can.

請求項１７の配線基板によれば、金属から成るベースの選択的エッチングにより、他の部材と接続される端子と、隣接ＬＳＩチップ配置領域間に位置するダム部と、基板外周部に位置するダム部を形成し、上記ベースからなる端子上に開口を有する第１の絶縁膜を形成し、上記開口を含む上記絶縁膜上に上記端子と該開口を通じて接続された配線膜を有する１層又は多層の配線を形成し、上記配線上に突起電極形成用開口を有する第２の絶縁膜を形成し、上記突起電極形成用開口に突起電極を形成し、複数のＬＳＩチップがその電極を上記ベースからなる上記端子に接続されることにより搭載され、該ＬＳＩチップ・上記第２の絶縁膜間或いは該第２の絶縁膜及び該ＬＳＩチップが樹脂封止される際上記ダム部が樹脂を堰き止めるようにしてなるので、複数のＬＳＩチップの電極を、上記突起電極、上記配線膜及び上記突起電極を介して導出することができ、更に、樹脂封止することができ且つその樹脂をダム部にて堰き止めることのできる配線基板を得ることができる。   According to the wiring board of claim 17, by selective etching of the base made of metal, a terminal connected to another member, a dam part located between adjacent LSI chip placement regions, and a dam located on the outer peripheral part of the board Forming a first portion, forming a first insulating film having an opening on the terminal made of the base, and forming a single layer or a multilayer having the wiring film connected to the terminal and the opening on the insulating film including the opening A second insulating film having an opening for forming a protruding electrode is formed on the wiring, a protruding electrode is formed in the opening for forming the protruding electrode, and a plurality of LSI chips connect the electrode from the base. It is mounted by being connected to the terminal, and the dam portion blocks the resin between the LSI chip and the second insulating film or when the second insulating film and the LSI chip are sealed with resin. In Therefore, the electrodes of a plurality of LSI chips can be led out through the protruding electrode, the wiring film, and the protruding electrode, and can be sealed with resin, and the resin is dammed at the dam portion. A wiring board that can be used can be obtained.

請求項１８の配線基板によれば、ベース上に開口を有する絶縁膜を形成し、上記開口も含め上記絶縁膜上に形成された配線膜を少なくとも有する１層又は多層の配線を形成し、上記配線上に突起電極形成用開口を有する絶縁膜を形成し、上記突起電極形成用開口に突起電極を形成し、上記ベースの選択的にエッチングすることにより複数のＬＳＩチップ搭載領域を設け、上記各ＬＳＩチップ搭載領域にＬＳＩチップを搭載し、上記ＬＳＩチップの各電極と、上記ベースの選択的エッチングにより露出した上記配線膜との間をワイヤでボンディングするようにしてなるので、複数のＬＳＩチップの各電極をワイヤ、導電膜及びボール電極を介して導出することができ配線基板を得ることができる。   According to the wiring substrate of claim 18, an insulating film having an opening is formed on a base, and a one-layer or multi-layer wiring having at least a wiring film formed on the insulating film including the opening is formed. Forming an insulating film having an opening for forming a protruding electrode on the wiring; forming a protruding electrode in the opening for forming the protruding electrode; and selectively etching the base to provide a plurality of LSI chip mounting regions; An LSI chip is mounted in the LSI chip mounting area, and the electrodes of the LSI chip and the wiring film exposed by the selective etching of the base are bonded with wires, so that a plurality of LSI chips Each electrode can be led out through a wire, a conductive film, and a ball electrode, and a wiring board can be obtained.

本発明の配線基板の一つは、表面に、開口を有する第１の絶縁膜及び配線膜が形成される第１の金属ベースによりスティッフナーを形成してなるものであり、その場合、そのベースを裏面から選択的にエッチングすることによってデバイスホールを形成することによりスティッフナー形成するようにすると良い。
本発明の配線基板の別の一つは、金属ベースをハーフエッチングにより部分的に薄くし、その薄くされたベースによる配線膜を形成し、上記薄くされた配線膜上に突起電極形成用開口を有する絶縁膜を形成したものであり、その場合、その金属ベースに対するハーフエッチングのあと、その金属ベースのハーフエッチングにより薄くなった部分を選択的にエッチングすることにより配線膜を形成すると良い。 One of the wiring boards of the present invention is such that a stiffener is formed on the surface of a first metal base on which a first insulating film having an opening and a wiring film are formed. It is preferable to form a stiffener by forming a device hole by selectively etching from the back surface.
Another one of the wiring boards of the present invention is that a metal base is partially thinned by half-etching, a wiring film is formed by the thinned base, and an opening for forming a protruding electrode is formed on the thinned wiring film. In this case, after the half etching of the metal base, the wiring film may be formed by selectively etching the thinned portion by the half etching of the metal base.

本発明の配線基板の更に別の一つは、金属ベースによりＬＳＩチップに接続される端子を構成することとしたものであり、その端子は金属ベースの選択的エッチングにより形成するようにすると良い。
本発明の配線基板の更に別の一つは、ベースの選択的エッチングにより上記配線膜を部分的に露出させ、上記ベースの裏面にＬＳＩチップを固定し、上記配線膜の露出した部分がＬＳＩチップの電極にボンディングされるようにしたものであり、その場合、ベースの突起電極と対応する部分に緩衝材充填孔を形成し、上記緩衝材充填孔内に緩衝剤を充填するようにすると良い。 Another one of the wiring boards of the present invention is that a terminal connected to the LSI chip is constituted by a metal base, and the terminal is preferably formed by selective etching of the metal base.
Still another wiring board according to the present invention is such that the wiring film is partially exposed by selective etching of the base, an LSI chip is fixed to the back surface of the base, and the exposed part of the wiring film is the LSI chip. In this case, it is preferable that a buffer material filling hole is formed in a portion corresponding to the protruding electrode of the base, and the buffer material filling hole is filled with the buffer material.

本発明の配線基板の更に別の一つは、ベースの選択的エッチングによりデバイスホールを形成して上記配線膜を部分的に露出させ、上記デバイスホール内にＬＳＩチップが位置され、該ＬＳＩチップの各電極が上記配線膜の上記デバイスホール内に露出した部分にボンディングされるようにしたものであり、その場合、ベースの突起電極と対応する部分に緩衝材充填孔を形成し、この緩衝剤を充填するようにすると良い。
また、ＬＳＩチップを樹脂封止する樹脂封止用樹脂を堰き止めるダム部を設けるようにしても良い。 Still another wiring board according to the present invention is that a device hole is formed by selective etching of a base to partially expose the wiring film, and an LSI chip is located in the device hole. Each electrode is bonded to a portion exposed in the device hole of the wiring film. In this case, a buffer material filling hole is formed in a portion corresponding to the protruding electrode of the base, and this buffer agent is used. It should be filled.
Further, a dam portion for blocking resin sealing resin for sealing the LSI chip with resin may be provided.

以下、本発明を図示実施例に従って詳細に説明する。図１は本発明配線基板の第１の実施例を示す断面図であり、図２（Ａ）〜（Ｄ）及び図３（Ｅ）〜（Ｇ）は図１に示す本発明に係る配線基板の製造及びＬＳＩチップの搭載方法の一例を工程順（Ａ）〜（Ｈ）に示す断面図である。   Hereinafter, the present invention will be described in detail according to illustrated embodiments. FIG. 1 is a cross-sectional view showing a first embodiment of the wiring board of the present invention. FIGS. 2A to 2D and FIGS. 3E to 3G are wiring boards according to the present invention shown in FIG. FIG. 6 is a cross-sectional view showing an example of the manufacturing method and mounting method of an LSI chip in order of steps (A) to (H).

図面において、１は銅等の金属から成り、例えばグランド配線（あるいは電源配線）を成すベースで、厚さが例えば５０〜２５０μｍである。２は第１の絶縁層で、例えば液状の感光性ポリイミド（或いはエポキシ等）により形成してなり、上下配線間接続用開口３を有する。
５は銅からなる配線膜で、Ｎｉ−ＰあるいはＮｉからなる導電層４を下地としており、該配線膜５の一部は上下配線間接続用開口３を埋めて上下配線間（上の配線は配線膜５そのもの、下の配線は銅のベース１からなる。）を電気的に接続する。 In the drawings, reference numeral 1 is made of a metal such as copper, and is a base that forms ground wiring (or power supply wiring), for example, and has a thickness of 50 to 250 μm, for example. Reference numeral 2 denotes a first insulating layer which is formed of, for example, liquid photosensitive polyimide (or epoxy or the like), and has an opening 3 for connecting between upper and lower wirings.
A wiring film 5 is made of copper, and the conductive layer 4 made of Ni-P or Ni is used as a base. A part of the wiring film 5 fills the opening 3 for connection between the upper and lower wirings (the upper wiring is The wiring film 5 itself and the lower wiring are made of a copper base 1) are electrically connected.

６は第２の絶縁膜で、ボール電極形成用開口７を有する。８は例えばＮｉによりあるいはＮｉ−Ａｕにより（あるいはＮｉ−半田）により形成されたボール電極（突起電極）で、電解メッキにより形成される。この段階では、ボール電極を形成すべき配線膜５は全て上記開口３を通じて銅製ベース１に電気的に接続された状態になっているので、電解メッキに必要な電位付与が容易に為しうる。従って、電解メッキによるボール電極の形成が可能なのである。   Reference numeral 6 denotes a second insulating film having a ball electrode forming opening 7. 8 is a ball electrode (projection electrode) formed of Ni or Ni—Au (or Ni—solder), for example, and is formed by electrolytic plating. At this stage, since all the wiring films 5 on which the ball electrodes are to be formed are electrically connected to the copper base 1 through the openings 3, it is possible to easily apply a potential necessary for electrolytic plating. Therefore, it is possible to form a ball electrode by electrolytic plating.

９は配線膜５のＬＳＩチップ（１１）の電極と接続されるリード先端部表面に形成された金膜で、ＬＳＩチップ１１の電極との接続性を得るために形成される。１０はベース１の裏面にＬＳＩチップ１１を接着する緩衝性接着剤であり、該緩衝性接着剤１０により接着されたＬＳＩチップ１１の各電極にはそれに対応する上記配線膜５のリード先端が接着されている。１２は封止樹脂である。   Reference numeral 9 denotes a gold film formed on the surface of the lead tip portion connected to the electrode of the LSI chip (11) of the wiring film 5, and is formed in order to obtain connectivity with the electrode of the LSI chip 11. Reference numeral 10 denotes a buffering adhesive for adhering the LSI chip 11 to the back surface of the base 1, and the corresponding lead tip of the wiring film 5 is bonded to each electrode of the LSI chip 11 bonded by the buffering adhesive 10. Has been. Reference numeral 12 denotes a sealing resin.

次に、図２、図３に従って製造及びＬＳＩチップの搭載方法について説明する。
（Ａ）５０〜２５０μｍ程度の厚さを有する例えば銅からなる板を配線基板のベース１として用意し、その一方の主面（表側の面）に感光性の絶縁膜２を塗布し、次に、該感光性絶縁樹脂層２を露光し、現像することにより開口（上下配線間接続用開口）３を有し更に後でＬＳＩチップの電極とボンディングされるべき部分を覆わないパターンにパターニングする。該開口３は後で両面に形成される２層回路間を接続すべき部分に形成され、後でこの開口３を埋める配線膜がその２層回路間を接続する導電手段となる。 Next, a method for manufacturing and mounting an LSI chip will be described with reference to FIGS.
(A) A plate made of, for example, copper having a thickness of about 50 to 250 μm is prepared as the base 1 of the wiring board, and the photosensitive insulating film 2 is applied to one main surface (front surface), and then Then, the photosensitive insulating resin layer 2 is exposed and developed to be patterned into a pattern having an opening (upper and lower wiring connection opening) 3 and not covering a portion to be bonded to an electrode of the LSI chip later. The opening 3 is formed in a portion to be connected between the two-layer circuits formed later on both surfaces, and a wiring film filling the opening 3 later becomes conductive means for connecting the two-layer circuits.

その後、例えばＰｄ活性処理を施し、無電解Ｎｉ−Ｐメッキ等により導電層（メタライズ層）４を全面的に形成する。Ｐｄ活性処理は、例えば通常行われる塩化パラジウムコロイドを吸着した後に酸で還元することによりＰｄ原子で表面を覆った状態にし、しかる後に無電解ニッケルメッキ処理（膜厚例えば０．１〜０．２μｍ程度）を施すことにより形成することができる。図２（Ａ）は導電層４形成後の状態を示す。   Thereafter, for example, Pd activation treatment is performed, and a conductive layer (metallized layer) 4 is formed over the entire surface by electroless Ni—P plating or the like. The Pd activation treatment is performed, for example, by adsorbing a palladium chloride colloid, which is normally performed, and then reducing the surface with an acid by reducing with an acid, and then performing an electroless nickel plating treatment (film thickness, for example, 0.1 to 0.2 μm). It is possible to form it by applying a degree). FIG. 2A shows a state after the conductive layer 4 is formed.

（Ｂ）次に、上記ベース１の表面にレジスト膜をマスクとして金を電解メッキ（厚さ例えば０．１〜１μｍ）し更に銅を電解メッキすることにより配線膜（厚さ例えば１０〜３５μｍ）５を形成する。その後、そのマスクとして用いたレジスト膜を除去し、しかる後、レジスト膜除去前に全面的に形成されていた上記導電層４を薄いエッチング（エッチング液として例えば本願出願人会社等が開発した銅を侵さず、無電解Ｎｉ或いはＮｉ−Ｐのみを溶解するＦＮ−１００１Ｋが好適である。）により除去し、以て、配線膜５が互いにショートしない状態にする。図２（Ｂ）はその除去後の状態を示す。 (B) Next, a wiring film (thickness, for example, 10 to 35 μm) is formed by electrolytically plating gold (thickness, for example, 0.1 to 1 μm) on the surface of the base 1 using a resist film as a mask and further electrolytically plating copper 5 is formed. Thereafter, the resist film used as the mask is removed, and then the conductive layer 4 formed on the entire surface before removing the resist film is thinly etched (for example, copper developed by the applicant company as an etchant). FN-1001K which dissolves only electroless Ni or Ni-P without erosion is preferable), so that the wiring films 5 are not short-circuited with each other. FIG. 2B shows the state after the removal.

（Ｃ）次に、例えばポリイミドあるいはエポキシからなり、ボール電極形成用開口７を有し、且つ銅からなる配線膜５の後でＬＳＩチップの電極と接続されるリード先端となる部分を覆わないパターンの第２の絶縁膜６を形成する。この絶縁膜６のパターニングには露光、現像技術を用いることは言うまでもない。その後、上記ボール電極形成用開口７以外の部分（表面側も裏面側も含む）をメッキマスクで覆い、その状態で電解メッキにより、ボール電極８を形成する。該電極８は例えばＮｉメッキ膜のみからなる、あるいはＮｉメッキ膜と金メッキ膜からなる。図２（Ｃ）はボール電極８形成後の状態を示す。 (C) Next, a pattern made of, for example, polyimide or epoxy, having a ball electrode forming opening 7 and not covering a portion that becomes the lead tip connected to the electrode of the LSI chip after the wiring film 5 made of copper. The second insulating film 6 is formed. It goes without saying that exposure and development techniques are used for patterning the insulating film 6. Thereafter, the portion other than the ball electrode formation opening 7 (including the front surface side and the back surface side) is covered with a plating mask, and the ball electrode 8 is formed by electrolytic plating in this state. The electrode 8 is made of, for example, a Ni plating film only, or made of a Ni plating film and a gold plating film. FIG. 2C shows a state after the ball electrode 8 is formed.

（Ｄ）次に、ベース１の表側を例えばドライフィルムでマスクした状態で、裏側をレジスト膜をマスクとして選択的にエッチングすることによりＬＳＩチップの電極と接続すべき部分を露出させる。そのエッチングは例えばＣｕを溶解し、Ｎｉを溶解しないアンモニウム系のアルカリエッチング液又は過酸化水素／硫酸の混合液を用いると良い。また、露出したＮｉを剥離液で除去するようにすることも可能である。 (D) Next, in a state where the front side of the base 1 is masked with a dry film, for example, the back side is selectively etched using the resist film as a mask to expose a portion to be connected to the electrode of the LSI chip. For the etching, for example, an ammonium-based alkaline etching solution or a mixed solution of hydrogen peroxide / sulfuric acid that dissolves Cu and does not dissolve Ni may be used. It is also possible to remove the exposed Ni with a stripping solution.

その後、上記例えばドライフィルムによるマスク及び上記レジスト膜によるマスクを除去する。すると、図２（Ｄ）に示す配線基板ができあがる。次に、図３（Ｅ）〜（Ｆ）に示すように、ＬＳＩチップの搭載を行う。
（Ｅ）先ず、図３（Ｅ）に示すように、ベース１の裏面に緩衝性接着剤１０を介してＬＳＩチップ１１を接着する。
（Ｆ）次に、図３（Ｆ）に示すように、上記配線膜６のリード先端部をＬＳＩチップ１１の電極にシングルポイントボンディングする。
（Ｇ）その後、図３（Ｇ）に示すように、樹脂封止する。１２は封止樹脂である。 Thereafter, for example, the mask made of the dry film and the mask made of the resist film are removed. Then, the wiring board shown in FIG. 2D is completed. Next, as shown in FIGS. 3E to 3F, an LSI chip is mounted.
(E) First, as shown in FIG. 3 (E), an LSI chip 11 is bonded to the back surface of the base 1 via a buffering adhesive 10.
(F) Next, as shown in FIG. 3F, the lead tip of the wiring film 6 is single-point bonded to the electrode of the LSI chip 11.
(G) Thereafter, as shown in FIG. Reference numeral 12 denotes a sealing resin.

その後、配線基板の不要部分を除去する外形カットを行い、反転すると、図１に示す配線基板ができる。
このような配線基板によれば、ベース１として剛性の強い銅を用いているので、配線基板としての機械的強度を強めることができ、パッケージング工程で変形したりしにくい。また、配線膜５は薄いがその裏面側には絶縁膜３を介して銅からなるベース１が存在しているので、絶縁膜３との熱膨張係数の違いに起因する熱変化により配線膜５がシュリンクすることを防止することができる。
導電層４を形成する無電解メッキによるＮｉ−Ｐあるいは無電解メッキによるＮｉは、ベース１及び配線膜５を成す銅に対してエッチング選択比を大きくとれるので、配線膜間の導電層４の除去及びベース１を選択エッチングするときのエッチングストッパとして有効に機能する。また、配線膜の第１のメッキ層を金により形成した場合には、その金からなる層が配線膜５の裏面におけるボンディング性を良好にする役割も果たす。 Thereafter, the outer shape is cut to remove unnecessary portions of the wiring board, and when reversed, the wiring board shown in FIG. 1 is obtained.
According to such a wiring board, since the rigid copper is used as the base 1, the mechanical strength as the wiring board can be increased and it is difficult to be deformed in the packaging process. Although the wiring film 5 is thin, the base 1 made of copper is present on the back side of the wiring film 5 with the insulating film 3 interposed therebetween. Therefore, the wiring film 5 is caused by a thermal change caused by a difference in thermal expansion coefficient from the insulating film 3. Can be prevented from shrinking.
Since Ni-P by electroless plating or Ni by electroless plating forming the conductive layer 4 can have a large etching selection ratio with respect to copper forming the base 1 and the wiring film 5, the conductive layer 4 between the wiring films can be removed. And it effectively functions as an etching stopper when the base 1 is selectively etched. In addition, when the first plating layer of the wiring film is formed of gold, the layer made of gold also serves to improve the bonding property on the back surface of the wiring film 5.

また、導電膜４は無電解メッキによるＮｉ−Ｐあるいは無電解メッキによるＮｉにより形成した場合には、上述したようにベース１の選択的エッチング後に金メッキにより金膜９を形成する必要があるが、電解メッキの方が安定な膜質が得られるので好ましいと言えるが、その場合給電のために各配線膜５のリード部分を外周のベースメタルと結合しておき、電解メッキ終了後切断して形成することができる。その場合、金膜９が形成されるのは配線膜５（の導電膜４）のベース１のエッチングされた部分に露出する部分のみである。従って、金の無駄な使用をなくし、使用量を少なくすることができる。   Further, when the conductive film 4 is formed of Ni-P by electroless plating or Ni by electroless plating, it is necessary to form the gold film 9 by gold plating after selective etching of the base 1 as described above. Electrolytic plating is preferable because a stable film quality can be obtained. In this case, the lead portion of each wiring film 5 is connected to the outer base metal for power feeding, and is cut after completion of electrolytic plating. be able to. In this case, the gold film 9 is formed only in a portion exposed to the etched portion of the base 1 of the wiring film 5 (the conductive film 4). Therefore, useless use of gold can be eliminated and the amount of use can be reduced.

更に、ボール電極８は電解メッキにより形成でき、そのニッケルが配線層と接着力が強く、そのニッケルのボールが絶縁層を介して広がって成長するので、半田メッキ層との接触面積を後付ボール電極同様の面積にでき、ボール落ち不良が生じないと言う利点がある。即ち、従来のベースがポリイミドフィルムで形成されたタイプの配線回路は、ベースが絶縁性材料であるので、電解メッキは、電位付与が困難であるが、本例においては、ボール電極８の形成時において、その形成する部分が電気的にはベース１に通じた状態になっているので、電位付与が容易である。従って、電解メッキによりボール電極を形成することができる。そして、上述の通り、電解メッキによるボール電極８は後付による半田ボール電極に比較して接着性に優れ、後付ボール同様の接触面積が得られ、ボール落ち不良も少なくて済むのである。   Further, the ball electrode 8 can be formed by electrolytic plating, and the nickel has a strong adhesive force with the wiring layer, and the nickel ball spreads and grows through the insulating layer, so that the contact area with the solder plating layer can be reduced. There is an advantage that the area can be made the same as that of the electrode, and there is no ball drop defect. That is, in the conventional wiring circuit in which the base is formed of a polyimide film, since the base is an insulating material, it is difficult to apply a potential to the electrolytic plating, but in this example, the ball electrode 8 is formed. In FIG. 5, the portion to be formed is electrically connected to the base 1, so that it is easy to apply a potential. Therefore, the ball electrode can be formed by electrolytic plating. As described above, the ball electrode 8 by electrolytic plating is superior in adhesiveness to the solder ball electrode by retrofitting, provides a contact area similar to that of the retrofitted ball, and reduces ball drop defects.

具体的には、図４１に示すように、配線のＬ／Ｓが３０／３０μｍボール電極０．５ｍｍピッチを前提とし、後付で電極ボールを形成する場合、電極形成用開口の径を３００μｍにすることが必要であるが、電解メッキにより形成する場合には、その径は１００μｍ程度に小さくすることができ、隣接ボール電極間を通す配線の数は後付の場合１〜２本程度であるが、電解メッキにより形成すればその配線数を５本に増やすことができた。これは配線基板の高密度化を著しく高めることができることに他ならない。   Specifically, as shown in FIG. 41, assuming that the L / S of the wiring is 30/30 μm ball electrode 0.5 mm pitch and the electrode ball is formed later, the diameter of the electrode forming opening is set to 300 μm. In the case of forming by electrolytic plating, the diameter can be reduced to about 100 μm, and the number of wires passing between adjacent ball electrodes is about 1-2 in the case of retrofit. However, if formed by electrolytic plating, the number of wires could be increased to five. This is nothing but the fact that the density of the wiring board can be remarkably increased.

図４は本発明配線基板の第２の実施例を示す断面図である。本実施例は、ベース１のボール電極８と対応する部分に緩衝材充填用の孔１５を設け、該孔１５内に緩衝材１６を充填したものである。これは、配線基板と、該配線基板が取り付けられるプリント配線板等と、実装後におけるＬＳＩチップ１１との間の線熱膨張係数の違いによるボール電極８へ集中する熱ストレスを緩和するためのものであり、緩衝材１６によりその熱ストレスの緩和ができる。また、例えばプリント配線基板に接続する際等に加わる衝撃荷重を吸収してＬＳＩチップ１１におけるクラックの発生等を防止することもできる。
本配線基板の製造は、上記製造方法におけるベースのエッチングの際に緩衝材充填孔１５をも形成することとし、そして、ＬＳＩチップ１１を接着する前に該緩衝材充填孔１５に緩衝材１６を充填することとすれば為し得る。 FIG. 4 is a cross-sectional view showing a second embodiment of the wiring board of the present invention. In this embodiment, a hole 15 for filling a buffer material is provided in a portion corresponding to the ball electrode 8 of the base 1, and the buffer material 16 is filled in the hole 15. This is to alleviate thermal stress concentrated on the ball electrode 8 due to the difference in linear thermal expansion coefficient between the wiring board, the printed wiring board to which the wiring board is mounted, and the LSI chip 11 after mounting. The buffer material 16 can alleviate the thermal stress. Further, for example, an impact load applied when connecting to a printed wiring board or the like can be absorbed to prevent generation of cracks in the LSI chip 11.
In manufacturing this wiring board, the buffer material filling hole 15 is also formed at the time of etching the base in the above manufacturing method, and the buffer material 16 is put in the buffer material filling hole 15 before the LSI chip 11 is bonded. This can be done by filling.

図５は本発明配線基板の第３の実施例を示す断面図である。本実施例は、本発明をＢＧＡタイプのものに適用したものであり、その点では、ＣＳＰタイプのものに適用した第１の実施例とは異なるが、多くの点で共通し、第１の実施例の効果を享受することができるほか、ベース１によりステッフナー２０を構成できるという効果を奏する。元来、ステッフナーは配線基板に後付で取り付けられ、接着工程が必要であり、その接着に際して位置決めが面倒であるという問題があるのが普通であるが、本実施例によれば、ステッフナー２０が配線基板の製造過程の中でベース１を利用して構成され、位置決め精度は配線基板の製造の際に駆使されるフォトリソグラフィ技術により得られる高い精度になるので、ステッフナーに関する従来の問題は完全に解決される。尚、ベース１のステッフナー２０の内側がそのまま配線基板のデバイスホールになる。   FIG. 5 is a cross-sectional view showing a third embodiment of the wiring board of the present invention. In this embodiment, the present invention is applied to a BGA type, and in that respect, is different from the first embodiment applied to a CSP type, but is common in many respects. In addition to enjoying the effects of the embodiment, there is an effect that the stiffener 20 can be configured by the base 1. Originally, the stiffener is attached to the wiring board afterward, and an adhesion process is necessary. Usually, there is a problem that positioning is troublesome in the adhesion, but according to the present embodiment, the stiffener 20 is Since it is configured using the base 1 in the manufacturing process of the wiring board, and the positioning accuracy is a high precision obtained by the photolithography technique used in the manufacturing of the wiring board, the conventional problem concerning the stiffener is completely Solved. The inside of the stiffener 20 of the base 1 becomes a device hole of the wiring board as it is.

図６（Ａ）〜（Ｄ）は図５に示す配線基板の製造方法を工程順に示し、図７（Ａ）、（Ｂ）はＬＳＩチップの搭載方法を工程順に示す断面図である。
（Ａ）銅からなる板を配線基板のベース１として用意し、その一方の主面（表側の面）に感光性の絶縁膜２を塗布し、露光し、現像することによりパターニングする。３は上下配線間接続用開口、２１はデバイスホールなるべき部分と略対応して略中央に設けられた開口である。
その後、例えばＰｄ活性処理を施し、無電解Ｎｉ−Ｐメッキ等により導電層（メタライズ層）４を全面的に形成する。図６（Ａ）は導電層４形成後の状態を示す。
（Ｂ）次に、上記ベース１の表面に配線膜５を形成し、その際パターニング用マスクとして用いたレジスト膜を除去した後、レジスト膜除去前に全面的に形成されていた上記導電層４を薄いエッチングにより除去し、以て、配線膜５が互いにショートしない状態にする。図６（Ｂ）はその後の状態を示す。 FIGS. 6A to 6D show the manufacturing method of the wiring board shown in FIG. 5 in the order of steps, and FIGS. 7A and 7B are cross-sectional views showing the mounting method of the LSI chip in the order of steps.
(A) A plate made of copper is prepared as a base 1 of a wiring board, a photosensitive insulating film 2 is applied to one main surface (front surface), exposed, and developed for patterning. 3 is an opening for connecting between upper and lower wirings, and 21 is an opening provided substantially at the center substantially corresponding to a portion to be a device hole.
Thereafter, for example, Pd activation treatment is performed, and a conductive layer (metallized layer) 4 is formed over the entire surface by electroless Ni—P plating or the like. FIG. 6A shows a state after the conductive layer 4 is formed.
(B) Next, after forming the wiring film 5 on the surface of the base 1 and removing the resist film used as a patterning mask at that time, the conductive layer 4 formed on the entire surface before removing the resist film. Is removed by thin etching, so that the wiring films 5 are not short-circuited with each other. FIG. 6B shows the subsequent state.

（Ｃ）次に、ボール電極形成用開口７とデバイスホールとなる開口２２を有するパターンの第２の絶縁膜６を形成する。その後、上記ボール電極形成用開口７以外の部分（表面側も裏面側も含む）をメッキマスクで覆い、その状態で電解メッキにより、ボール電極８を形成する。該電極８は例えば共晶半田／Ｎｉメッキからなる。図６（Ｃ）はボール電極８形成後の状態を示す。
（Ｄ）次に、ベース１の表側を例えばドライフィルムでマスクした状態で、裏側をレジスト膜をマスクとして選択的にエッチングすることによりＬＳＩチップの電極と接続すべき略中央部分を露出させる。２３はそれによって形成されたデバイスホールで、ベース１は斯かるデバイスホール２２を形成されることによって上記ステッフナー２０となる。その後、メッキにより金膜９を形成する。
その後、上記例えばドライフィルムによるマスク及び上記レジスト膜によるマスクを除去する。すると、図６（Ｄ）に示す配線基板ができあがる。 (C) Next, a second insulating film 6 having a pattern having an opening 7 for forming a ball electrode and an opening 22 to be a device hole is formed. Thereafter, the portion other than the ball electrode formation opening 7 (including the front surface side and the back surface side) is covered with a plating mask, and in this state, the ball electrode 8 is formed by electrolytic plating. The electrode 8 is made of eutectic solder / Ni plating, for example. FIG. 6C shows a state after the ball electrode 8 is formed.
(D) Next, with the front side of the base 1 masked with, for example, a dry film, the back side is selectively etched using the resist film as a mask to expose a substantially central portion to be connected to the LSI chip electrode. Reference numeral 23 denotes a device hole formed thereby, and the base 1 becomes the above-mentioned stiffener 20 by forming such a device hole 22. Thereafter, a gold film 9 is formed by plating.
Thereafter, for example, the mask made of the dry film and the mask made of the resist film are removed. Then, the wiring board shown in FIG. 6D is completed.

次に、図７（Ｅ）〜（Ｆ）に示すように、ＬＳＩチップの搭載を行う。
（Ｅ）先ず、図７（Ｅ）に示すように、デバイスホール２３内にてＬＳＩチップ１１の各電極と上記配線膜６のリード先端部とをボンディングする。
（Ｆ）その後、図７（Ｆ）に示すように、樹脂１２で封止する。
その後、配線基板の不要部分を除去する外形カットを行い、反転すると、図５に示す配線基板ができる。尚、ボール電極８を半田で形成した場合には、リフローで整形する。尚、ボール電極８を半田ではなく、例えばＡｕ／Ｎｉで形成するようにしても良いことは言うまでもない。その場合、リフローによる整形は行わない。 Next, as shown in FIGS. 7E to 7F, an LSI chip is mounted.
(E) First, as shown in FIG. 7E, each electrode of the LSI chip 11 and the lead tip of the wiring film 6 are bonded in the device hole 23.
(F) After that, as shown in FIG.
After that, the outer shape is cut to remove unnecessary portions of the wiring board, and when reversed, the wiring board shown in FIG. 5 is obtained. In addition, when the ball electrode 8 is formed of solder, it is shaped by reflow. Needless to say, the ball electrode 8 may be formed of, for example, Au / Ni instead of solder. In that case, reflow is not performed.

図８は本発明配線基板の第４の実施例を示す断面図である。本実施例は図５に示す配線基板にヒートスプレッダ（ヒートシンク）２４を接着剤２５により接着したものであり、これによりＬＳＩチップ１１の放熱性を高めることができる。このヒートスプレッダ２４は上記スティッフナー２０及びＬＳＩチップ１１の裏面に接着剤２５を介して接着される。このような配線基板は、図７（Ｆ）に示す工程よりも後に接着工程を設けることにより容易に得ることができる。尚、ＬＳＩチップ１１裏面とスティッフナー２０裏面との段差を生じないようにするため、ＬＳＩチップ１１をバックグラインドするか、銅からなるベース１の厚さを調整するようにしても良い。   FIG. 8 is a cross-sectional view showing a fourth embodiment of the wiring board of the present invention. In this embodiment, a heat spreader (heat sink) 24 is bonded to the wiring board shown in FIG. 5 with an adhesive 25, whereby the heat dissipation of the LSI chip 11 can be improved. The heat spreader 24 is bonded to the stiffener 20 and the back surface of the LSI chip 11 via an adhesive 25. Such a wiring board can be easily obtained by providing an adhesion step after the step shown in FIG. In order to prevent a step between the back surface of the LSI chip 11 and the back surface of the stiffener 20, the LSI chip 11 may be back-ground or the thickness of the base 1 made of copper may be adjusted.

図９は本発明配線基板の第５の実施例を示す断面図である。本実施例は本発明をワイヤボンディングによりＬＳＩチップと配線基板との間の電気的接続を行うタイプの配線基板の適用したものであり、第１の実施例とはタイプが違うことから構成上の違いがあるが、共通する点が多く、且つ、製造方法及びＬＳＩチップ搭載方法を説明する過程で構成が自ずと明らかになるので、図１０、図１１に従って配線基板の製造方法及びＬＳＩチップ搭載方法を説明し、その後、構成上の相違がある点についてのみ説明を加える。   FIG. 9 is a cross-sectional view showing a fifth embodiment of the wiring board of the present invention. In this embodiment, the present invention is applied to a wiring board of a type in which an electrical connection is made between an LSI chip and a wiring board by wire bonding, and the type is different from that of the first embodiment. Although there are differences, there are many common points, and the structure is naturally clarified in the process of explaining the manufacturing method and the LSI chip mounting method. Therefore, the method of manufacturing the wiring board and the LSI chip mounting method according to FIGS. After that, only the differences in configuration will be described.

図１０（Ａ）〜（Ｃ）は図９に示す配線基板の製造方法を工程順に示すものである。
（Ａ）銅からなる板を配線基板のベース１として用意し、その一方の主面（表側の面）に感光性の絶縁膜２を塗布し、露光し、現像することによりパターニングする。３は上下配線間接続用開口である。
その後、例えばＰｄ活性処理を施し、無電解Ｎｉ−Ｐメッキ等により導電層（メタライズ層）４を全面的に形成する。図１０（Ａ）は導電層４形成後の状態を示す。 10A to 10C show a method of manufacturing the wiring board shown in FIG. 9 in the order of steps.
(A) A plate made of copper is prepared as a base 1 of a wiring board, a photosensitive insulating film 2 is applied to one main surface (front surface), exposed, and developed for patterning. Reference numeral 3 denotes an opening for connection between upper and lower wirings.
Thereafter, for example, Pd activation treatment is performed, and a conductive layer (metallized layer) 4 is formed over the entire surface by electroless Ni—P plating or the like. FIG. 10A shows a state after the conductive layer 4 is formed.

（Ｂ）次に、上記ベース１の表面に配線膜５を形成する。この配線膜５の形成は、パターニング用レジスト膜を形成した後、先ず最初に電解メッキにより金を薄く（厚さ例えば１μｍ）メッキし、更に電解メッキによりＮｉをメッキ（例えば厚さ５μｍ）し、電解メッキにより銅をメッキ（例えば３０μｍ）することにより行う。その後、その配線膜５の形成にパターニング用マスクとして用いたレジスト膜を除去し、その後、レジスト膜除去前に全面的に形成されていた上記導電層４を薄いエッチングにより除去し、以て、配線膜５が互いにショートしない状態にする。その後、ボール電極形成用開口７を有するパターンの第２の絶縁膜６を形成し、その後、例えばＮｉ、或いはＮｉ−Ａｕからなるボール電極８を形成する。図１０（Ｂ）はボール電極８形成後の状態を示す。尚、該第２の絶縁膜６は配線膜５のリードとなる部分を機械的に支えるために、更には、後述するベース１からなるダム（２６）を保持できるように最外周部まで拡がるように広く形成されている。これが第１の実施例等と異なっている点の一つである。 (B) Next, the wiring film 5 is formed on the surface of the base 1. The wiring film 5 is formed by first forming a patterning resist film, and then firstly plating gold by electrolytic plating (thickness, for example, 1 μm), and then plating Ni by electrolytic plating (for example, thickness 5 μm), This is performed by plating copper (for example, 30 μm) by electrolytic plating. Thereafter, the resist film used as a patterning mask for forming the wiring film 5 is removed, and then the conductive layer 4 formed on the entire surface before removing the resist film is removed by thin etching. The film 5 is not short-circuited. Thereafter, a second insulating film 6 having a pattern having a ball electrode forming opening 7 is formed, and then a ball electrode 8 made of, for example, Ni or Ni—Au is formed. FIG. 10B shows a state after the ball electrode 8 is formed. The second insulating film 6 mechanically supports the lead portion of the wiring film 5, and further extends to the outermost peripheral portion so as to hold a dam (26) made of the base 1 described later. Widely formed. This is one of the differences from the first embodiment.

（Ｃ）次に、ベース１の表側を例えばドライフィルムでマスクした状態で、裏側をレジスト膜をマスクとして選択的にエッチングすることによりＬＳＩチップの電極とワイヤを介して接続すべき周辺中央部分を露出させる。尚、その際、本例においてはベース１の最外周部をダム２６として残存するようにする。これは後で、液状の封止樹脂で封止する際にその樹脂が外側に流れるのを防止するためである。図１０（Ｃ）はその選択的エッチング後の状態を示す。 (C) Next, with the front side of the base 1 masked with, for example, a dry film, the back side is selectively etched using the resist film as a mask, whereby the peripheral central portion to be connected to the LSI chip electrode via the wire is formed. Expose. In this case, in this example, the outermost peripheral portion of the base 1 is left as the dam 26. This is to prevent the resin from flowing outside when sealing with a liquid sealing resin later. FIG. 10C shows the state after the selective etching.

図１１（Ｄ）、（Ｅ）はＬＳＩチップの搭載方法を工程順に示すものである。
（Ｄ）図１１（Ｄ）に示すように、ベース１の裏面にＬＳＩチップ１１を接着材１０を介して接着する。
（Ｅ）次に、ＬＳＩチップ１１の各電極と、それに対応する配線膜５のリード先端部との間を例えば金からなるワイヤ２７によりボンディングする。図１１（Ｅ）はそのワイヤボンディング後の状態を示す。
その後、ＬＳＩチップ１１及びワイヤボンディング部を液状樹脂２９で封止し、しかる後、外形カットする。すると、図９に示した配線基板ができる。 11D and 11E show the LSI chip mounting method in the order of steps.
(D) As shown in FIG. 11D, the LSI chip 11 is bonded to the back surface of the base 1 through an adhesive 10.
(E) Next, each electrode of the LSI chip 11 and the corresponding lead tip of the wiring film 5 are bonded by a wire 27 made of, for example, gold. FIG. 11E shows a state after the wire bonding.
Thereafter, the LSI chip 11 and the wire bonding portion are sealed with the liquid resin 29, and then the outer shape is cut. Then, the wiring board shown in FIG. 9 is obtained.

本配線基板は、グランドラインとダム２６がベース１により構成され、その裏面にはＬＳＩチップ１１が接着され、ベース１の表側には上下配線間接続用開口３を有する絶縁膜２を介して銅からなる配線膜５が形成され、該配線膜５上にはボール電極形成用開口７を有する絶縁膜６がベース１表側全域を覆うように形成され、該ボール電極形成用開口７にはボール電極８が形成されており、そして、上記ＬＳＩチップ１１の電極と配線膜５のリード先端裏面がワイヤ２７によりボンディングされ、更に、ＬＳＩチップ１１及びワイヤボンディング部が液状樹脂２９で封止され、外側への流れが上記ダム２６により堰き止められるような構成になっている。   In this wiring board, a ground line and a dam 26 are constituted by a base 1, an LSI chip 11 is bonded to the back surface of the wiring board, and a copper is interposed through an insulating film 2 having an opening 3 for connecting between upper and lower wirings on the front side of the base 1. A wiring film 5 is formed, and an insulating film 6 having a ball electrode forming opening 7 is formed on the wiring film 5 so as to cover the entire surface of the base 1, and the ball electrode forming opening 7 includes a ball electrode. 8 is formed, and the electrode tip of the LSI chip 11 and the lead back surface of the wiring film 5 are bonded by a wire 27, and the LSI chip 11 and the wire bonding portion are sealed with a liquid resin 29, and then outward. The flow is blocked by the dam 26.

図１２は本発明配線基板の第６の実施例を示す断面図であり、本実施例は図９に示す第５の実施例における樹脂封止を液状樹脂のポッティングに代えてトランスファーモールドにより行ったものであり、それ以外の点では相違がない。３０はトランスファーモールドによる封止樹脂である。尚、この場合は、ダム２６は不要なので存在していない。   FIG. 12 is a cross-sectional view showing a sixth embodiment of the wiring board of the present invention. In this embodiment, the resin sealing in the fifth embodiment shown in FIG. 9 is performed by transfer molding instead of potting liquid resin. There is no difference in other points. Reference numeral 30 denotes a sealing resin by transfer molding. In this case, the dam 26 is unnecessary and does not exist.

図１３は本発明配線基板の第７の実施例を示す断面図である。本実施例は第５の実施例においてベース１に緩衝材充填孔１５を形成し、該緩衝材充填孔１５に充填材１６を充填したものである。この目的、緩衝材充填孔１５をボール電極８と対応する位置に形成すること、緩衝材充填孔の形成方法、緩衝材１６の充填方法は図４に示した第２の実施例の場合と同じである。   FIG. 13 is a sectional view showing a seventh embodiment of the wiring board of the present invention. In the fifth embodiment, the buffer material filling hole 15 is formed in the base 1 in the fifth embodiment, and the buffer material filling hole 15 is filled with the filler material 16. For this purpose, the buffer material filling hole 15 is formed at a position corresponding to the ball electrode 8, the buffer material filling hole forming method, and the buffer material 16 filling method are the same as those in the second embodiment shown in FIG. It is.

図１４は本発明配線基板の第８の実施例を示す断面図である。本実施例は第６の実施例においてベース１に緩衝材充填孔１５を形成し、該緩衝材充填孔１５に充填材１６を充填したものである。この目的、緩衝材充填孔１５をボール電極８と対応する位置に形成すること、緩衝材充填孔の形成方法、緩衝材１６の充填方法は図４に示した第２の実施例の場合と同じである。   FIG. 14 is a sectional view showing an eighth embodiment of the wiring board of the present invention. In this embodiment, the buffer material filling hole 15 is formed in the base 1 in the sixth embodiment, and the buffer material filling hole 15 is filled with the filler material 16. For this purpose, the buffer material filling hole 15 is formed at a position corresponding to the ball electrode 8, the buffer material filling hole forming method, and the buffer material 16 filling method are the same as those in the second embodiment shown in FIG. It is.

図１５は本発明配線基板の第９の実施例を示す断面図である。本実施例は例えば銅等のメタルからなるベース１を端子としても利用するようにしたものであり、ボール電極８を形成する必要がないという大きな利点を有する。本配線基板もその製造方法及びＬＳＩチップ搭載方法を説明する過程で構成が自ずと明らかになるので、図１６（Ａ）〜（Ｄ）及び図１７（Ｅ）〜（Ｇ）に従ってその説明をする。   FIG. 15 is a sectional view showing a ninth embodiment of the wiring board of the present invention. In this embodiment, for example, the base 1 made of metal such as copper is used as a terminal, and it has a great advantage that the ball electrode 8 need not be formed. Since the structure of the present wiring board is naturally clarified in the process of describing the manufacturing method and the LSI chip mounting method, the description will be given according to FIGS. 16 (A) to (D) and FIGS. 17 (E) to (G).

（Ａ）銅等の薄い板からなるベース１を用意し、例えば感光性樹脂からなる第１の絶縁膜２を塗布し、露光、現像によりパターニングして上下配線間接続用開口３を有し、且つ後で形成される配線膜（５）のリードと対応する外側部分を覆わない形状にする。その後、例えば上述した導電化処理で導電膜４を形成する。図１６（Ａ）はその導電化処理後の状態を示す。
（Ｂ）次に、銅からなる配線膜５を上述したレジスト膜をマスクとする電解メッキにより形成する。その後、そのレジスト膜を除去し、ライトエッチングで導電膜４を除去して各配線膜５を独立させる。図１７R>７（Ｂ）は配線膜５形成後の状態を示す。 (A) A base 1 made of a thin plate such as copper is prepared, and a first insulating film 2 made of, for example, a photosensitive resin is applied and patterned by exposure and development to have an opening 3 for connecting between upper and lower wirings. In addition, the outer portion corresponding to the lead of the wiring film (5) to be formed later is formed so as not to cover. Thereafter, the conductive film 4 is formed by the above-described conductive treatment, for example. FIG. 16A shows the state after the conductive treatment.
(B) Next, the wiring film 5 made of copper is formed by electrolytic plating using the resist film described above as a mask. Thereafter, the resist film is removed, and the conductive film 4 is removed by light etching to make each wiring film 5 independent. FIG. 17R> 7 (B) shows a state after the wiring film 5 is formed.

（Ｃ）次に、図１６（Ｃ）に示すように、上記配線膜５の形成領域上をリードとなる部分上を除き絶縁膜６で覆う。
（Ｄ）次に、図１６（Ｄ）に示すように、ベース１を裏面側から選択的にエッチングする。ここで、重要なのは、本例ではベース１を、ボール電極に代わる端子３１を成すように選択的エッチングをするということと、例えば感光性樹脂からなる絶縁膜２がエッチングストッパとして機能し、配線膜５が侵されるのを防止するということである。この各端子３１はそれぞれ配線膜５の上記上下配線間接続用開口３を埋める部分を通じて配線膜５に電気的に接続される。このエッチング処理後、配線膜５の露出する表面を接続性を得るために表面処理する。 (C) Next, as shown in FIG. 16C, the formation region of the wiring film 5 is covered with an insulating film 6 except on the portion to be a lead.
(D) Next, as shown in FIG. 16D, the base 1 is selectively etched from the back side. Here, what is important is that in this example, the base 1 is selectively etched so as to form a terminal 31 instead of the ball electrode, and the insulating film 2 made of, for example, a photosensitive resin functions as an etching stopper. It is to prevent 5 from being attacked. Each terminal 31 is electrically connected to the wiring film 5 through a portion of the wiring film 5 that fills the upper and lower wiring connection openings 3. After this etching process, the exposed surface of the wiring film 5 is subjected to a surface treatment in order to obtain connectivity.

次に、図１７（Ｅ）〜（Ｇ）に従ってＬＳＩチップ１１の搭載方法について説明する。
（Ｅ）先ず、図１７（Ｅ）に示すように、上記絶縁膜３１上に接着剤１０を介してＬＳＩチップ１１をこれの裏面にて接着する。
（Ｆ）次に、図１７（Ｆ）に示すように、上記配線膜５のリード先端部をＬＳＩチップ１１の電極にシングルポイントボンディングする。
（Ｇ）次に、図１７（Ｇ）に示すように樹脂１２で封止する。すると、図１５に示す配線基板が出来上がる。 Next, a method for mounting the LSI chip 11 will be described with reference to FIGS.
(E) First, as shown in FIG. 17 (E), the LSI chip 11 is bonded on the insulating film 31 via the adhesive 10 on the back surface thereof.
(F) Next, as shown in FIG. 17F, the lead tip of the wiring film 5 is single-point bonded to the electrode of the LSI chip 11.
(G) Next, as shown in FIG. Then, the wiring board shown in FIG. 15 is completed.

本配線基板は、上下配線間接続用開口３を有する絶縁膜２の一方の側にベースにより形成された端子３１（ボール電極に代わる端子）を有し、他方の側に上記上下配線間接続用開口３を通じて該端子３１に接続された配線膜５を有し、該配線膜５の形成領域上に絶縁膜６を有し、該絶縁膜６上に接着剤１０を介してＬＳＩチップ１１をこれの裏面にて接着し、配線基板の配線膜５のリード先端をＬＳＩチップ１１にシングルポイントボンディングし、樹脂封止した構造を有している。   This wiring board has a terminal 31 (a terminal instead of a ball electrode) formed by a base on one side of the insulating film 2 having the opening 3 for connecting the upper and lower wirings, and for connecting the upper and lower wirings on the other side. The wiring film 5 is connected to the terminal 31 through the opening 3, the insulating film 6 is formed on the formation region of the wiring film 5, and the LSI chip 11 is formed on the insulating film 6 through the adhesive 10. The lead end of the wiring film 5 of the wiring substrate is single-point bonded to the LSI chip 11 and sealed with resin.

そして、本配線基板によれば、ベース１によりボール電極に代わる端子３１が形成され、ボール電極を形成する面倒な各種工程が不要であり、また、ボール落ちの如き不良の発生するおそれが全くないという大きな利点がある。更に、上述した電解メッキにより形成するボール電極８は後付による半田ボールに比較してその形成に割かなければならない面積を小さくすることができるという利点があるが、そのボール電極８よりもベース１からなる端子３１の方が更にその効果が大きい。   According to the present wiring board, the terminal 31 is formed in place of the ball electrode by the base 1, so that various troublesome processes for forming the ball electrode are unnecessary, and there is no possibility of occurrence of defects such as ball dropping. There is a big advantage. Further, the ball electrode 8 formed by the above-described electrolytic plating has an advantage that the area that must be divided for the formation of the solder ball can be reduced as compared with the solder ball by retrofitting. The effect of the terminal 31 made of is even greater.

具体的に述べると、図４１に示すように、端子（ボール電極）を形成するために絶縁膜に形成しなければならない開口の径の大きさは、後付による半田ボールの場合、３００μｍ必要であり、電解メッキによるボール電極の場合、１００μｍ必要であり、本端子３１の場合５０μｍあれば良い。従って、端子（電極）の配置ピッチを０．５ｍｍとした場合、隣接端子（電極）間に通すことのできる配線数は、後付による半田ボールの場合、１〜２本、電解メッキによるボール電極の場合、５本であるが、本端子３１の場合、６本にできる。尚、これ等は配線のＬ／Ｓが３０／３０μｍであることを前提としている。また、ベース１の選択的エッチングにより形成した端子３１は、その高さがベース１の厚みにより決まり、均一性が極めて高く、他の部材、例えばプリント配線板との接続が極めてやり易いという利点がある。この利点は、端子３１をベース１により形成した実施例全てに当てはまる。   Specifically, as shown in FIG. 41, the size of the opening diameter that must be formed in the insulating film in order to form the terminal (ball electrode) is 300 μm in the case of a solder ball that is retrofitted. Yes, in the case of a ball electrode by electrolytic plating, 100 μm is required, and in the case of the terminal 31, 50 μm is sufficient. Therefore, when the arrangement pitch of terminals (electrodes) is 0.5 mm, the number of wires that can be passed between adjacent terminals (electrodes) is one or two in the case of solder balls by retrofitting, ball electrodes by electrolytic plating In this case, the number is five, but in the case of the terminal 31, it can be six. These are based on the premise that the L / S of the wiring is 30/30 μm. Further, the terminal 31 formed by selective etching of the base 1 has an advantage that the height thereof is determined by the thickness of the base 1 and is extremely uniform and can be easily connected to other members such as a printed wiring board. is there. This advantage applies to all embodiments in which the terminal 31 is formed by the base 1.

図１８は本発明配線基板の第１０の実施例を示す断面図である。本実施例は、図１５に示す第９の実施例とは、ワイヤボンディングにより配線膜５のリードとＬＳＩチップ１１の電極との間を接続し、トランスファーモールドにより封止が為されているという点で異なるに過ぎず、それに派生して構成に若干の相違があるに過ぎず、製法においても基本的な違いはないので、その違いを文章で説明し、配線基板の製造方法、ＬＳＩチップの搭載方法の図示は行わない。尚、配線膜５は、例えば、電解銅メッキ（厚さ例えば２５μｍ）、Ｎｉメッキ（厚さ例えば５μｍ）、電解金メッキ（厚さ例えば０．３〜２μｍ）を連続して行うことにより、表面に金膜が形成されるようにする。ワイヤボンディング性を高めるためである。尚、電解銅メッキにより一旦配線膜５を形成した後、ワイヤボンディングすべき部分に開口を有する絶縁膜６を形成し、その後、金メッキするようにしても良い。それによりその開口のみに金膜を形成する方が金を無駄に使用しなくて済むからである。   FIG. 18 is a sectional view showing a tenth embodiment of the wiring board of the present invention. This embodiment is different from the ninth embodiment shown in FIG. 15 in that the leads of the wiring film 5 and the electrodes of the LSI chip 11 are connected by wire bonding and sealed by transfer molding. However, there is only a slight difference in the structure derived from it, and there is no fundamental difference in the manufacturing method, so the difference is explained in text, the manufacturing method of the wiring board, mounting of the LSI chip The method is not shown. The wiring film 5 is formed on the surface by continuously performing, for example, electrolytic copper plating (thickness, for example, 25 μm), Ni plating (thickness, for example, 5 μm), and electrolytic gold plating (thickness, for example, 0.3 to 2 μm). A gold film is formed. This is to improve the wire bonding property. Alternatively, the wiring film 5 may be formed once by electrolytic copper plating, then the insulating film 6 having an opening in the portion to be wire-bonded, and then gold-plated. This is because it is not necessary to use the gold wastefully by forming the gold film only in the opening.

絶縁膜６はワイヤボンディングされる部分に開口を有するように形成されていることは当然であるが、第９の実施例におけるそれとは、配線膜５のリードの先端部を保持できるように外周部にも及ぶように形成されている点で異なっている。また、トランスファーモールドにより樹脂封止が行われている。本実施例においては、ベース１とＬＳＩチップ１１とが互いに反対側にあるので、モールド金型による密閉がやり易く、トランスファーモールドに適する。また、ベース１の選択的エッチングにより端子３１を形成する際に、外形カット処理によりカットされるも、それまでは補強部材として機能する補強部１ａを外周部に形成することとしている。ワイヤボンディングをやり易くするためである。図１９はその外形カットがされる前の状態を示し、図中の３３がそのベース１からなる補強部を示す。   The insulating film 6 is naturally formed so as to have an opening in the portion to be wire-bonded, but in the ninth embodiment, it is different from the outer peripheral portion so as to hold the tip of the lead of the wiring film 5. It is different in that it is formed so as to extend to. Moreover, resin sealing is performed by transfer molding. In this embodiment, since the base 1 and the LSI chip 11 are opposite to each other, it is easy to perform sealing with a mold, and is suitable for transfer molding. Further, when the terminal 31 is formed by selective etching of the base 1, the reinforcing portion 1 a that functions as a reinforcing member is formed on the outer peripheral portion, although it is cut by the outer shape cutting process. This is to facilitate wire bonding. FIG. 19 shows a state before the outer shape is cut, and reference numeral 33 in the drawing denotes a reinforcing portion made of the base 1.

図２０は本発明配線基板の第１１の実施例を示す断面図である。本実施例はベース１により端子３１を構成する技術的思想をＢＧＡタイプの配線基板に適用したものであり、本配線基板もその製造方法及びＬＳＩチップ搭載方法を説明する過程で構成が自ずと明らかになるので、図２１（Ａ）〜（Ｃ）及び図２２（Ｄ）〜（Ｅ）に従ってその説明をする。   FIG. 20 is a sectional view showing an eleventh embodiment of the wiring board of the present invention. In this embodiment, the technical idea of forming the terminal 31 by the base 1 is applied to a BGA type wiring board, and the wiring board is clearly clarified in the process of explaining its manufacturing method and LSI chip mounting method. Therefore, the description will be given according to FIGS. 21 (A) to (C) and FIGS. 22 (D) to (E).

（Ａ）銅からなるベース１を用意し、例えば感光性樹脂からなる第１の絶縁膜２を塗布し、露光、現像によりパターニングして上下配線間接続用開口３とデバイスホールと概ね対応するように形成された開口２１を有する形状にする。その後、例えば上述した導電化処理で導電膜４を形成する。その後、銅からなる配線膜５を形成するが、最表面にはＬＳＩチップ１１とのボンディング性を高めるために金膜（膜厚例えば０．１ないし２μｍ）９を形成する。この配線膜５はその下部を成すＮｉ膜及び金膜９も含め、上述したレジスト膜をマスクとする電解メッキにより形成する。この場合、その後、そのレジスト膜を除去し、ライトエッチングで導電膜４を除去して各配線膜５を独立させる。図２１（Ａ）は配線膜５形成後の状態を示す。 (A) A base 1 made of copper is prepared, a first insulating film 2 made of, for example, a photosensitive resin is applied, and patterning is performed by exposure and development so that the upper and lower wiring connection openings 3 and device holes generally correspond. A shape having an opening 21 formed in the shape. Thereafter, the conductive film 4 is formed by the above-described conductive treatment, for example. Thereafter, a wiring film 5 made of copper is formed, and a gold film (thickness, for example, 0.1 to 2 μm) 9 is formed on the outermost surface in order to improve the bonding property with the LSI chip 11. The wiring film 5 is formed by electrolytic plating using the resist film described above as a mask, including the Ni film and the gold film 9 that form the lower part thereof. In this case, after that, the resist film is removed, and the conductive film 4 is removed by light etching to make each wiring film 5 independent. FIG. 21A shows a state after the wiring film 5 is formed.

（Ｂ）次に、図２１（Ｂ）に示すように、上記配線膜５の形成領域上をリード上とデバイスホールとなる部分上を除き絶縁膜６で覆う。
（Ｃ）次に、図２１（Ｃ）に示すように、ベース１を裏面側から選択的にエッチングすることによりボール電極に代わる端子３１を形成する。このエッチングの際に上記導電膜４がエッチングストッパとして機能し、配線膜５が侵されるのを防止する。この各端子３１はそれぞれ配線膜５の上記上下配線間接続用開口３を埋める部分を通じて配線膜５に電気的に接続される。このエッチング処理後、端子表面処理を施す。 (B) Next, as shown in FIG. 21B, the region where the wiring film 5 is formed is covered with an insulating film 6 except on the lead and the portion that becomes the device hole.
(C) Next, as shown in FIG. 21C, the base 1 is selectively etched from the back side to form a terminal 31 in place of the ball electrode. During the etching, the conductive film 4 functions as an etching stopper and prevents the wiring film 5 from being damaged. Each terminal 31 is electrically connected to the wiring film 5 through a portion of the wiring film 5 that fills the upper and lower wiring connection openings 3. After this etching treatment, a terminal surface treatment is performed.

次に、図２２（Ｄ）、（Ｅ）に従ってＬＳＩチップ１１の搭載方法について説明する。
（Ｄ）先ず、図２２（Ｄ）に示すように、上記絶縁膜３１上に接着剤１０を介してスティッフナー３４を接着する。
（Ｅ）次に、図２２（Ｅ）に示すように、上記配線膜５のリード先端部をＬＳＩチップ１１の電極にシングルポイントボンディングする。その後、樹脂１２で封止すると、図２０に示す配線基板が出来上がる。 Next, a method for mounting the LSI chip 11 will be described with reference to FIGS.
(D) First, as shown in FIG. 22D, a stiffener 34 is bonded onto the insulating film 31 via an adhesive 10.
(E) Next, as shown in FIG. 22E, the lead tip of the wiring film 5 is single-point bonded to the electrode of the LSI chip 11. Thereafter, sealing with resin 12 completes the wiring board shown in FIG.

図２３は本発明配線基板の第１２の実施例を示す断面図である。本実施例は、メタル（銅）からなるベース１により端子３１を形成すると共に、ベース１上に絶縁膜２を介して形成した配線膜５上をボール電極形成用開口７を有する絶縁膜６で覆い、該ボール電極形成用開口７に例えばＮｉ／Ａｕの電解メッキによりボール電極８を形成し、該ボール電極８にＬＳＩチップ１１をその電極３５にてフリップチップボンディングし、その後、トランスファーモールドにより樹脂封止したものであり、１２は封止樹脂である。   FIG. 23 is a sectional view showing a twelfth embodiment of the wiring board of the present invention. In this embodiment, a terminal 31 is formed by a base 1 made of metal (copper), and an insulating film 6 having a ball electrode forming opening 7 is formed on a wiring film 5 formed on the base 1 via an insulating film 2. The ball electrode 8 is formed by electrolytic plating of Ni / Au, for example, on the ball electrode forming opening 7, and the LSI chip 11 is flip-chip bonded to the ball electrode 8 with the electrode 35, and then resin is transferred by transfer molding. Sealed, 12 is a sealing resin.

本配線基板は、配線膜５上に絶縁膜６としてボール電極形成用開口７を有するパターンのものを形成することとし、該開口７にボール電極８を形成し、フリップチップボンディングにより該ボール電極８にてＬＳＩチップ１１を取り付けるようにした点以外は図１５に示した第９の実施例の配線基板と構成、製造方法が共通するので、製造方法の図示、説明はしない。また、ＬＳＩチップ１１の搭載方法も通常のフリップチップボンディングによるので図示はしない。尚、配線膜５は銅のみで形成することができ、表面に金を形成することは必要ではない。   In the present wiring board, a pattern having a ball electrode forming opening 7 as an insulating film 6 is formed on the wiring film 5, a ball electrode 8 is formed in the opening 7, and the ball electrode 8 is formed by flip chip bonding. Except for the point that the LSI chip 11 is attached, the configuration and the manufacturing method are the same as those of the wiring substrate of the ninth embodiment shown in FIG. 15, so that the manufacturing method is not shown or described. Also, the mounting method of the LSI chip 11 is not shown because it is based on normal flip chip bonding. The wiring film 5 can be formed only of copper, and it is not necessary to form gold on the surface.

また、ボール状電極８は電解Ｎｉメッキ上に半田メッキを施すことにより形成する。トランスファーモールドのためにＬＳＩチップ１１と配線基板間には１５０μｍ以上のギャップを確保することが必要であるが、半田ボール電極８を形成することによりでき、リフロー後における電極８の高さを確保することができるのである。電解金メッキを０．１〜０．３μｍ程度施すことにより形成する。尚、金メッキ膜の厚さが０．３μｍ以上になると、半田接続した場合、金属間化合物が生じ好ましくない。ＬＳＩチップ１１として半田等の突起状の電極が形成されているものを用いる。フリップチップ接合をする場合、配線基板側のボール電極表面にフラックス若しくは半田ペーストをコーティングして位置決めし、リフローにより半田を溶融させる。   The ball electrode 8 is formed by performing solder plating on electrolytic Ni plating. For transfer molding, it is necessary to secure a gap of 150 μm or more between the LSI chip 11 and the wiring board. However, the solder ball electrode 8 can be formed, and the height of the electrode 8 after reflow is ensured. It can be done. It is formed by applying electrolytic gold plating to about 0.1 to 0.3 μm. In addition, when the thickness of the gold plating film is 0.3 μm or more, an intermetallic compound is generated in the case of solder connection, which is not preferable. As the LSI chip 11, a chip on which protruding electrodes such as solder are formed is used. When flip-chip bonding is performed, the surface of the ball electrode on the wiring board side is coated with a flux or solder paste and positioned, and the solder is melted by reflow.

図２４は本発明配線基板の第１３の実施例を示す断面図である。本実施例は第１２の実施例とは液状樹脂によりＬＳＩチップ１１・配線基板間のみを封止するようにした点でのみ相違し、それ以外の点では共通する。尚、ボール状電極８は電解メッキ上に電解金メッキを０．１〜０．３μｍ程度施すことにより形成する。尚、金メッキ膜の厚さが０．３μｍ以上になると、半田接続した場合、金属間化合物が生じ好ましくない。フリップチップされるＬＳＩチップ１１として半田等の突起状の電極が形成されているものを用いる。液状樹脂によるアンダーフィルムを形成する場合は、配線基板とＬＳＩチップとの間には充分なギャップが必要である。図２５は樹脂封止後外形カット前の状態を示す。樹脂封止した状態ではＬＳＩチップ１１の側面も樹脂３６で覆われているが、外形カットにより側面の樹脂は配線基板の外周部と共に除去されて図２４に示す状態になる。３３はベース１のカットされる外周部分を示す。   FIG. 24 is a sectional view showing a thirteenth embodiment of the wiring board of the present invention. This embodiment is different from the twelfth embodiment only in that only the LSI chip 11 and the wiring substrate are sealed with a liquid resin, and the other points are common. The ball-shaped electrode 8 is formed by applying electrolytic gold plating to about 0.1 to 0.3 μm on the electrolytic plating. In addition, when the thickness of the gold plating film is 0.3 μm or more, an intermetallic compound is generated in the case of solder connection, which is not preferable. As the LSI chip 11 to be flip-chiped, a chip on which a protruding electrode such as solder is formed is used. When forming an under film made of a liquid resin, a sufficient gap is required between the wiring board and the LSI chip. FIG. 25 shows a state after the resin sealing and before the outer shape cut. In the resin-sealed state, the side surface of the LSI chip 11 is also covered with the resin 36. However, the resin on the side surface is removed together with the outer peripheral portion of the wiring board by the outer shape cut, and the state shown in FIG. Reference numeral 33 denotes an outer peripheral portion of the base 1 to be cut.

図２６は本発明配線基板の第１４の実施例を示す断面図である。本実施例は、ベース１をハーフエッチングして薄くした後その薄くした部分１ａをパターニングして配線膜３８を形成し、更に、該配線膜３８をボール電極形成用開口３９を有する絶縁膜４０で覆い、そこにボール電極４１を後付で設けることとし、ベース１の表面側に上下間配線接続用開口３を有する絶縁膜２を介して設けた配線膜５上をボール電極形成用開口７を有する絶縁膜６で覆い、その開口７上にはボール電極８を形成し、一つの配線基板に複数（本例では２個）のＬＳＩチップ１１をフリップチップボンディングし、そのＬＳＩチップ１１・配線基板間を樹脂１２で封止したものである。   FIG. 26 is a sectional view showing a fourteenth embodiment of the wiring board of the present invention. In this embodiment, the base 1 is thinned by half-etching, and then the thinned portion 1a is patterned to form a wiring film 38. The wiring film 38 is further formed of an insulating film 40 having a ball electrode forming opening 39. A ball electrode 41 is provided on the surface of the base 1 to cover the wiring film 5 provided via the insulating film 2 having the upper and lower wiring connection openings 3 on the surface of the base 1. A ball electrode 8 is formed on the opening 7, and a plurality of (in this example, two) LSI chips 11 are flip-chip bonded to one wiring substrate. The LSI chip 11 and the wiring substrate The gap is sealed with resin 12.

本配線基板によれば、ベース１をハーフエッチングすることにより薄くし、そこをパターニングすることによりベース１を用いても配線膜３８を形成することができ、配線のより一層の多層化を為し得る。   According to the present wiring board, the base 1 can be thinned by half-etching, and the wiring film 38 can be formed by using the base 1 by patterning, thereby further increasing the number of wiring layers. obtain.

図２７（Ａ）〜（Ｄ）は図２６に示した配線基板の製造方法を工程順に示す断面図である。
（Ａ）例えば、図２（Ａ）〜（Ｃ）に示すと同様のプロセスを経てボール電極８を電解メッキにより形成する。図２７はそのボール電極８形成後の状態を示す。
（Ｂ）次に、図２７（Ｂ）に示すように、ベース１を、その裏面から外周部を除きハーフエッチングして配線膜の形成に妥当な厚さ（例えば数１０μｍ）にする。１ａはその薄くした部分である。外周部を残すのは、強度を確保するためである。
（Ｃ）次に、図２７（Ｃ）に示すように、上記ベース１の薄くした部分１ａを選択エッチングすることにより配線膜３８を形成する。 27A to 27D are cross-sectional views showing a method of manufacturing the wiring board shown in FIG. 26 in the order of steps.
(A) For example, the ball electrode 8 is formed by electrolytic plating through the same process as shown in FIGS. FIG. 27 shows a state after the ball electrode 8 is formed.
(B) Next, as shown in FIG. 27B, the base 1 is half-etched from its back surface except for the outer peripheral portion to have a thickness (for example, several tens of μm) appropriate for forming a wiring film. 1a is the thinned portion. The reason for leaving the outer periphery is to ensure strength.
(C) Next, as shown in FIG. 27C, a wiring film 38 is formed by selectively etching the thinned portion 1a of the base 1.

（Ｄ）次に、図２７（Ｄ）に示すように、上記配線膜３８を、ボール電極形成用開口３９のある絶縁膜４０で覆う。尚、配線膜３８のボール電極形成用開口に露出する部分は無電解金メッキやスーパーソルダー等の半田をコーティングする。これで、本配線基板ができあがる。尚、ボール電極４１は後付で搭載される。 (D) Next, as shown in FIG. 27D, the wiring film 38 is covered with an insulating film 40 having a ball electrode forming opening 39. The portion of the wiring film 38 exposed to the ball electrode formation opening is coated with solder such as electroless gold plating or super solder. This completes the wiring board. The ball electrode 41 is mounted later.

図２８（Ａ）、（Ｂ）はＬＳＩチップ１１の搭載方法を工程順に示す断面図である。
（Ａ）図２８（Ａ）に示すように、複数のＬＳＩチップ１１をフリップチップでボンディングする。３５はＬＳＩチップ１１の電極である。尚、フリップチップされるＬＳＩチップ１１として半田等の突起状の電極が形成されているものを用いるが、配線基板の配線回路が２層構造であるため配線集積密度を高くすることができるので、複数のＬＳＩチップ１１を搭載するのにふさわしくなる。そこで、本実施例では複数のＬＩＳチップ１１を搭載している。
（Ｂ）次に、図２８（Ｂ）に示すように、ＬＳＩチップ１１・配線基板間を樹脂１２で封止する。尚、ＬＳＩチップ１１と配線基板との間のギャップは１００μｍ程度あればよい。
その後、上記ボール電極形成用開口３９にボール電極４１を取り付ける。すると、図２６に示す配線基板が出来上がる。 28A and 28B are cross-sectional views showing the mounting method of the LSI chip 11 in the order of steps.
(A) As shown in FIG. 28A, a plurality of LSI chips 11 are bonded by flip chip. Reference numeral 35 denotes an electrode of the LSI chip 11. Although the LSI chip 11 to be flip-chip used is one in which a protruding electrode such as solder is formed, since the wiring circuit of the wiring board has a two-layer structure, the wiring integration density can be increased. This is suitable for mounting a plurality of LSI chips 11. Therefore, in this embodiment, a plurality of LIS chips 11 are mounted.
(B) Next, as shown in FIG. 28B, the space between the LSI chip 11 and the wiring board is sealed with a resin 12. The gap between the LSI chip 11 and the wiring board may be about 100 μm.
Thereafter, the ball electrode 41 is attached to the ball electrode forming opening 39. Then, the wiring board shown in FIG. 26 is completed.

図２９は本発明配線基板の第１５の実施例を示す断面図である。本実施例は、表面側に形成したボール電極をＬＳＩチップのフリップチップボンディング用として用いるのではなく、プリント配線等との接続用として用い、ベース１を選択的エッチングすることにより形成した端子４５を形成し、ＬＳＩチップのフリップチップボンディング用の電極として用いるものである。尚、ベース１の選択的エッチングにより端子４５のみならず、ダム部兼用グランド端子４６、補強兼用ダム部４７をも同時に形成し、ダム部兼用グランド端子４６、補強兼用ダム部４７をポッティングによる樹脂封止の際における樹脂の流れを堰き止める役割、即ちダムとしての役割を果たさせるようにしており、そして、ダム部兼用グランド端子４６についてはグランドとしての役割も果たさせ、補強兼用ダム部４７については配線基板の補強手段としての役割も果たさせるようにしている。   FIG. 29 is a sectional view showing a fifteenth embodiment of the wiring board of the present invention. In this embodiment, the ball electrode formed on the surface side is not used for flip chip bonding of an LSI chip, but is used for connection with a printed wiring or the like, and a terminal 45 formed by selectively etching the base 1 is used. It is formed and used as an electrode for flip chip bonding of an LSI chip. In addition, by selectively etching the base 1, not only the terminal 45 but also the dam / ground terminal 46 and the reinforcement / dam part 47 are formed at the same time, and the dam / ground terminal 46 and the reinforcement / dam part 47 are resin-sealed by potting. It plays a role of blocking the flow of the resin at the time of stopping, that is, a role as a dam, and the dam portion and ground terminal 46 also plays a role as a ground and a reinforcing and dam portion 47. In addition, it also serves as a reinforcing means for the wiring board.

図３０（Ａ）、（Ｂ）は図２９に示す配線基板の製造方法を工程順に示す断面図である。
（Ａ）例えば、図２（Ａ）〜（Ｃ）に示したのと同様のプロセスを経て図３０に示すようにボール電極８を形成した状態にする。
（Ｂ）次に、図３０（Ｂ）に示すように、ベース１を、その裏面から選択的にエッチングすることにより、ＬＳＩチップ１１がフリップチップボンディングされる端子４５、ダム部兼用グランド端子４６、補強兼用ダム部４７を同時に形成する。 30A and 30B are cross-sectional views showing a method of manufacturing the wiring board shown in FIG. 29 in the order of steps.
(A) For example, the ball electrode 8 is formed as shown in FIG. 30 through a process similar to that shown in FIGS.
(B) Next, as shown in FIG. 30 (B), the base 1 is selectively etched from the back surface thereof, whereby a terminal 45 to which the LSI chip 11 is flip-chip bonded, a dam / ground terminal 46, The reinforcement and dam portion 47 is formed at the same time.

図３１（Ａ）、（Ｂ）はＬＳＩチップの搭載方法を工程順に示す断面図である。
（Ａ）図３１（Ａ）に示すように、ベース１からなる端子４５にＬＳＩチップ（本例では複数のＬＳＩチップ）１１の電極３５をボンディングする。即ち、フリップチップボンディングをする。
（Ｂ）次に、図３１（Ｂ）に示すように、ＬＳＩチップ１１・配線基板間を樹脂１２で封止する。これにより、図２９に示す配線基板ができあがる。 31A and 31B are cross-sectional views showing the LSI chip mounting method in the order of steps.
(A) As shown in FIG. 31A, an electrode 35 of an LSI chip (a plurality of LSI chips in this example) 11 is bonded to a terminal 45 made of a base 1. That is, flip chip bonding is performed.
(B) Next, as shown in FIG. 31B, the space between the LSI chip 11 and the wiring board is sealed with a resin 12. As a result, the wiring board shown in FIG. 29 is completed.

図３２は本発明配線基板の第１６の実施例を示す断面図である。本実施例は第１５に示す配線基板をトランスファーモールドにより封止するようにしたものであり、それ以外の点では差異がない。   FIG. 32 is a sectional view showing a sixteenth embodiment of the wiring board of the present invention. In this embodiment, the wiring board shown in FIG. 15 is sealed by transfer molding, and there is no difference in other points.

図３３は本発明配線基板の第１７の実施例を示す断面図である。本実施例は絶縁層６上に更に配線膜５１を形成して、ベース１の絶縁膜２側に形成する配線の層数を１から２に増やしたものであり、より配線の形成密度を高めることができる。５２は配線膜５１上を覆う絶縁膜で、この絶縁膜の開口にボール電極８が形成されている。
このようなベース１の表側の配線の層数を２にすることは、絶縁膜６を選択的に形成後、無電解メッキにより表面上にＮｉ膜を全面的に形成し、メッキレジスト膜を選択的に形成後、電解メッキにより銅からなる配線膜５１を形成し、その後、そのレジスト膜を除去し、しかる後、Ｎｉ膜を除去して各配線膜５１を独立させることにより形成できる。更に、このような工程の繰り返しにより配線層を２層よりも多い層数にすることができる。 FIG. 33 is a sectional view showing a seventeenth embodiment of the wiring board of the present invention. In this embodiment, a wiring film 51 is further formed on the insulating layer 6 and the number of wiring layers formed on the insulating film 2 side of the base 1 is increased from 1 to 2, thereby further increasing the wiring formation density. be able to. An insulating film 52 covers the wiring film 51, and the ball electrode 8 is formed in the opening of the insulating film.
The number of wiring layers on the front side of the base 1 is set to 2 by selectively forming the insulating film 6 and then forming an Ni film on the entire surface by electroless plating and selecting a plating resist film. After the formation, the wiring film 51 made of copper is formed by electrolytic plating, and then the resist film is removed. Thereafter, the Ni film is removed and each wiring film 51 is made independent. Furthermore, the number of wiring layers can be increased from two by repeating such steps.

図３４（Ａ）〜（Ｄ）は本発明配線基板の第１８の実施例の製造方法を工程順に示す断面図である。
（Ａ）銅からなるベース１の一方の主面（表側の面）に感光性の絶縁膜２塗布し、次に、該感光性絶縁樹脂層２を露光し、現像することにより上下配線間接続用開口３を有し更に後でＬＳＩチップの電極とボンディングされるべき部分を覆わないパターンにパターニングする。その後、例えばＰｄ活性処理を施し、無電解Ｎｉ−Ｐメッキ等により導電層（メタライズ層）４を全面的に形成し、上記ベース１の表面にレジスト膜をマスクとして配線膜５を形成する。その後、そのマスクとして用いたレジスト膜を除去し、しかる後、レジスト膜除去前に全面的に形成されていた上記導電層４を薄いエッチングにより除去し、以て、配線膜５が互いにショートしない状態にする。図３４（Ａ）はその除去後の状態を示す。 34A to 34D are cross-sectional views showing a method of manufacturing the eighteenth embodiment of the wiring board of the present invention in the order of steps.
(A) A photosensitive insulating film 2 is applied to one main surface (front surface) of the base 1 made of copper, and then the photosensitive insulating resin layer 2 is exposed and developed to connect the upper and lower wirings. Patterning is performed in a pattern that has the opening 3 for use and further does not cover a portion to be bonded to the electrode of the LSI chip. Thereafter, for example, Pd activation treatment is performed, and a conductive layer (metallized layer) 4 is entirely formed by electroless Ni-P plating or the like, and a wiring film 5 is formed on the surface of the base 1 using a resist film as a mask. Thereafter, the resist film used as the mask is removed, and then the conductive layer 4 formed on the entire surface before removing the resist film is removed by thin etching, so that the wiring films 5 do not short-circuit each other. To. FIG. 34A shows the state after the removal.

（Ｂ）次に、ボール電極形成用開口７を有し、且つ銅からなる配線膜５の後でＬＳＩチップの電極と接続されるリード先端となる部分を覆わないパターンの第２の絶縁膜６を形成する。図３４（Ｂ）は該絶縁膜６形成後の状態を示す。
（Ｃ）その後、上記ボール電極形成用開口７に、電解メッキにより、ボール電極８を形成する。該電極８は例えばＮｉメッキ膜と金メッキ膜からなる。図３４（Ｃ）はボール電極８形成後の状態を示す。 (B) Next, a second insulating film 6 having a pattern having a ball electrode opening 7 and not covering a portion of the lead film connected to the electrode of the LSI chip after the wiring film 5 made of copper. Form. FIG. 34B shows a state after the insulating film 6 is formed.
(C) Thereafter, the ball electrode 8 is formed in the ball electrode forming opening 7 by electrolytic plating. The electrode 8 is made of, for example, a Ni plating film and a gold plating film. FIG. 34C shows a state after the ball electrode 8 is formed.

（Ｄ）次に、ベース１の裏側を、レジスト膜をマスクとする選択的エッチングにより配線膜５のＬＳＩチップの電極と接続すべき部分を露出させる（これにより自ずとデバイスホールができる）と共に、ベース１からなる端子４５を形成する。その後、端子表面処理を施す。図３４（Ｄ）はそれによってできた配線基板を示す。
次に、図３５（Ｅ）〜（Ｆ）に示すように、ＬＳＩチップ１１の搭載を行う。
（Ｅ）先ず、図３５（Ｅ）に示すように、配線膜５の内端にＬＳＩチップ１１の電極をシングルポイントボンディングによりる接続する。
（Ｆ）次に、図３５（Ｆ）に示すように、樹脂１２により封止する。これによりＬＳＩチップ１１搭載配線基板が１個出来上がる。
このような配線基板１を複数個重ね、その後、半田リフローにより各配線基板間を接続することにより多段の配線基板を得るようにしても良い。 (D) Next, the back side of the base 1 is exposed by selective etching using the resist film as a mask to expose a portion of the wiring film 5 to be connected to the LSI chip electrode (which naturally creates a device hole), and the base 1 terminal 45 is formed. Thereafter, terminal surface treatment is performed. FIG. 34D shows a wiring board formed thereby.
Next, as shown in FIGS. 35E to 35F, the LSI chip 11 is mounted.
(E) First, as shown in FIG. 35E, the electrode of the LSI chip 11 is connected to the inner end of the wiring film 5 by single point bonding.
(F) Next, as shown in FIG. As a result, one wiring board on which the LSI chip 11 is mounted is completed.
A plurality of wiring boards 1 may be obtained by stacking a plurality of such wiring boards 1 and then connecting the wiring boards by solder reflow.

図３６（Ａ）〜（Ｃ）は本発明配線基板の第１９の実施例の製造方法を工程順に示す断面図である。
（Ａ）図３４（Ａ）に示すと同様の工程により配線膜５を形成し、その後、第２の絶縁膜６を形成する。図３６（Ａ）は該絶縁膜６形成後の状態を示す。
（Ｂ）その後、上記ボール電極形成用開口７に、電解メッキにより、ボール電極８を形成する。該電極８は例えばＮｉメッキ膜と半田からなる。図３６（Ｂ）はボール電極８形成後の状態を示す。 36A to 36C are cross-sectional views showing the manufacturing method of the nineteenth embodiment of the wiring board of the present invention in the order of steps.
(A) The wiring film 5 is formed by the same process as shown in FIG. 34A, and then the second insulating film 6 is formed. FIG. 36A shows a state after the insulating film 6 is formed.
(B) Thereafter, the ball electrode 8 is formed in the ball electrode formation opening 7 by electrolytic plating. The electrode 8 is made of, for example, a Ni plating film and solder. FIG. 36B shows a state after the ball electrode 8 is formed.

（Ｃ）次に、ベース１を裏側から選択的にエッチングすることによりベース１からなる端子４５を形成する。その後、端子表面処理を施す。図３６（Ｃ）はそれによってできた配線基板を示す。
次に、図３７（Ｄ）〜（Ｆ）に示すように、ＬＳＩチップ１１の搭載を行う。
（Ｄ）先ず、図３７（Ｄ）に示すように、配線基板の上記ベース１の選択的エッチングにより露出した絶縁膜２及び配線膜５の裏面にＬＳＩチップ１１をダイボンディングする。
（Ｅ）次に、図３７（Ｅ）に示すように、配線膜５とＬＳＩチップ１１の電極との間をワイヤボンディングし、その後、該ＬＳＩチップ１１及びワイヤボンディング部を樹脂１２により封止する。
（Ｆ）次に、図３７（Ｆ）に示すように、半田ボール電極８をリフローする。これによりＬＳＩチップ１１搭載配線基板が１個出来上がる。 (C) Next, the base 45 is formed by selectively etching the base 1 from the back side. Thereafter, terminal surface treatment is performed. FIG. 36C shows a wiring board formed thereby.
Next, as shown in FIGS. 37D to 37F, the LSI chip 11 is mounted.
(D) First, as shown in FIG. 37D, the LSI chip 11 is die-bonded to the back surface of the insulating film 2 and the wiring film 5 exposed by the selective etching of the base 1 of the wiring board.
(E) Next, as shown in FIG. 37E, wire bonding is performed between the wiring film 5 and the electrode of the LSI chip 11, and then the LSI chip 11 and the wire bonding portion are sealed with a resin 12. .
(F) Next, as shown in FIG. 37 (F), the solder ball electrode 8 is reflowed. As a result, one wiring board on which the LSI chip 11 is mounted is completed.

このような配線基板１は複数個重ね、半田リフローにより各配線基板間を接続することにより多段の配線基板を得るようにしても良い。
尚、上記上記第１７の実施例以外の実施例においても、ベース１表面上に形成する配線を多層配線にしても良い。また、ベース１を薄くした部分により配線膜を形成し、更にその上を絶縁膜を覆うようにした実施例においても更にその上に一層ないし多層の配線膜を形成するようにしても良い。 A plurality of such wiring boards 1 may be stacked and connected to each other by solder reflow to obtain a multi-stage wiring board.
In the embodiments other than the seventeenth embodiment, the wiring formed on the surface of the base 1 may be a multilayer wiring. Also, in the embodiment in which the wiring film is formed by the thinned portion of the base 1 and the insulating film is further covered thereon, one or more wiring films may be further formed thereon.

図３８は本発明配線基板の第２０の実施例を示す断面図である。１は銅から成るベースで、選択的にエッチングされてＬＳＩチップ搭載領域を囲繞する囲繞壁５０、５０、５０ａを成し、特に複数のＬＳＩチップ搭載領域間を分離する囲繞壁５０ａはグランドラインをも成す。
２は上記ベース１の表面に形成された絶縁膜で、開口３を有し、４はメタライズ膜、５は電解メッキによる銅からなる配線膜（１層目の配線膜）、２ａは該配線膜５を覆う絶縁膜、３ａは該絶縁膜２ａの開口、４ａはメタライズ膜、５ａは電解メッキによる銅からなる配線膜（２層目の配線膜）、６は１層目、２層目の配線膜からなる多層配線を覆う絶縁膜で、突起形成用開口７を有し、該開口７にメッキによるボール電極８が形成されている。本配線は多層配線であるが、各層の配線は例えば図１に示した本発明配線基板の第１の実施例の配線の形成方法と同じ方法を２回繰り返すことにより形成できる。 FIG. 38 is a sectional view showing a twentieth embodiment of the wiring board of the present invention. Reference numeral 1 denotes a base made of copper, which is selectively etched to form surrounding walls 50, 50, 50a surrounding the LSI chip mounting region, and in particular, the surrounding wall 50a separating a plurality of LSI chip mounting regions has a ground line. Also made.
2 is an insulating film formed on the surface of the base 1, has an opening 3, 4 is a metallized film, 5 is a wiring film made of copper by electroplating (first wiring film), and 2a is the wiring film. 5 is an opening of the insulating film 2a, 4a is a metallized film, 5a is a wiring film made of copper by electrolytic plating (second-layer wiring film), 6 is a first-layer wiring, and a second-layer wiring An insulating film that covers the multilayer wiring made of a film, has a projection forming opening 7, and a ball electrode 8 by plating is formed in the opening 7. Although this wiring is a multilayer wiring, the wiring of each layer can be formed by repeating twice the same method as the wiring forming method of the first embodiment of the wiring board of the present invention shown in FIG.

上記ベース１の選択的エッチングにより形成された上記囲繞壁５０、５０、５０ａに囲繞された各ＬＳＩチップ搭載領域内にはＬＳＩチップ１１、１１がダイボンディングされている。具体的には、ベース１のエッチングにより露出した絶縁膜２及び配線膜５の露出面上にダイボンディングされており、そして、上記ＬＳＩチップ１１、１１の各電極と上記配線膜５との間がワイヤ２７によりボンディングされ、樹脂１２でＬＳＩチップ１１、１１及びワイヤボンディング部が封止されている。   LSI chips 11 and 11 are die-bonded in the LSI chip mounting areas surrounded by the surrounding walls 50, 50 and 50a formed by selective etching of the base 1. Specifically, die bonding is performed on the exposed surfaces of the insulating film 2 and the wiring film 5 exposed by etching of the base 1, and between the electrodes of the LSI chips 11 and 11 and the wiring film 5 is formed. The LSI chips 11 and 11 and the wire bonding portion are sealed with the resin 12 by bonding with the wire 27.

図３９（Ａ）〜（Ｃ）は図３８に示す配線基板の製造方法を工程順に示す。
（Ａ）ベース１上に、開口３を有する絶縁膜２を形成し、その後、例えば図１に示す配線基板と同様の方法で銅電解メッキによる配線膜５を形成する。そして、更に開口３ａを有する絶縁膜２ａを形成し、その後、配線膜５ａを形成する。この絶縁膜２ａ及び配線膜５ａの形成は、絶縁膜２及び配線膜５と同じ形成方法で行う。その後、突起電極形成用開口７を有する絶縁膜６を形成する。図３８（Ａ）は該絶縁膜６形成後の状態を示す。
（Ｂ）次に、図３９（Ｂ）に示すように、上記突起形成用開口７にボール電極８を形成する。
（Ｃ）次に、図３９（Ｃ）に示すように、上記ベース１を選択的にエッチングすることにより囲繞壁５０、５０、５０ａを形成する。これにより配線基板ができる。 39A to 39C show a method of manufacturing the wiring board shown in FIG. 38 in the order of steps.
(A) An insulating film 2 having an opening 3 is formed on the base 1, and then a wiring film 5 is formed by copper electrolytic plating, for example, in the same manner as the wiring substrate shown in FIG. Further, an insulating film 2a having an opening 3a is formed, and then a wiring film 5a is formed. The insulating film 2 a and the wiring film 5 a are formed by the same formation method as the insulating film 2 and the wiring film 5. Thereafter, the insulating film 6 having the protruding electrode forming openings 7 is formed. FIG. 38A shows a state after the insulating film 6 is formed.
(B) Next, as shown in FIG. 39B, the ball electrode 8 is formed in the projection forming opening 7.
(C) Next, as shown in FIG. 39C, the surrounding walls 50, 50, 50a are formed by selectively etching the base 1. As a result, a wiring board is formed.

図４０（Ｄ）〜（Ｅ）はできた配線基板へのＬＳＩチップの搭載方法を工程順に示す断面図である。
（Ｄ）図４０（Ｄ）に示すように、上記ベース１の選択的エッチングにより形成された囲繞壁５０、５０、５０ａにより囲繞された各ＬＳＩチップ搭載領域内にＬＳＩチップ１１、１１をダイボンディングする。
（Ｅ）次に、図４０（Ｅ）に示すように、上記配線膜５と上記ＬＳＩチップ１１の電極との間をワイヤ２７によりボンディングする。尚、その後、樹脂１２で封止すると、図３８に示す状態になる。 40D to 40E are cross-sectional views showing a method of mounting the LSI chip on the completed wiring board in the order of steps.
(D) As shown in FIG. 40D, the LSI chips 11, 11 are die-bonded in the LSI chip mounting regions surrounded by the surrounding walls 50, 50, 50a formed by the selective etching of the base 1. To do.
(E) Next, as shown in FIG. 40E, the wiring film 5 and the electrodes of the LSI chip 11 are bonded by wires 27. After that, when sealed with resin 12, the state shown in FIG. 38 is obtained.

本発明配線基板の第１の実施例を示す断面図である。It is sectional drawing which shows the 1st Example of this invention wiring board. （Ａ）〜（Ｄ）は図１の配線基板の製造方法を工程順に示す断面図である。(A)-(D) is sectional drawing which shows the manufacturing method of the wiring board of FIG. 1 in order of a process. （Ｅ）〜（Ｇ）は図１の配線基板へのＬＳＩチップの搭載方法を工程順に示す断面図である。(E)-(G) are sectional views showing a method of mounting an LSI chip on the wiring substrate of FIG. 本発明配線基板の第２の実施例を示す断面図である。It is sectional drawing which shows the 2nd Example of this invention wiring board. 本発明配線基板の第３の実施例を示す断面図である。It is sectional drawing which shows the 3rd Example of this invention wiring board. （Ａ）〜（Ｄ）は図５の配線基板の製造方法を工程順に示す断面図である。(A)-(D) is sectional drawing which shows the manufacturing method of the wiring board of FIG. 5 in order of a process. （Ｅ）〜（Ｆ）は図５の配線基板へのＬＳＩチップの搭載方法を工程順に示す断面図である。(E)-(F) are sectional drawings which show the mounting method of the LSI chip on the wiring board of FIG. 本発明配線基板の第４の実施例を示す断面図である。It is sectional drawing which shows the 4th Example of this invention wiring board. 本発明配線基板の第５の実施例を示す断面図である。It is sectional drawing which shows the 5th Example of this invention wiring board. （Ａ）〜（Ｃ）は図９の配線基板の製造方法を工程順に示す断面図である。(A)-(C) is sectional drawing which shows the manufacturing method of the wiring board of FIG. 9 in order of a process. （Ｄ）〜（Ｅ）は図１の配線基板へのＬＳＩチップの搭載方法を工程順に示す断面図である。(D)-(E) is sectional drawing which shows the mounting method of the LSI chip to the wiring board of FIG. 1 in order of a process. 本発明配線基板の第６の実施例を示す断面図である。It is sectional drawing which shows the 6th Example of this invention wiring board. 本発明配線基板の第７の実施例を示す断面図である。It is sectional drawing which shows the 7th Example of this invention wiring board. 本発明配線基板の第８の実施例を示す断面図である。It is sectional drawing which shows the 8th Example of this invention wiring board. 本発明配線基板の第９の実施例を示す断面図である。It is sectional drawing which shows the 9th Example of this invention wiring board. （Ａ）〜（Ｄ）は図１５の配線基板の製造方法を工程順に示す断面図である。(A)-(D) are sectional drawings which show the manufacturing method of the wiring board of FIG. （Ｅ）〜（Ｇ）は図１５の配線基板へのＬＳＩチップの搭載方法を工程順に示す断面図である。(E)-(G) are sectional views showing a method of mounting an LSI chip on the wiring substrate of FIG. 本発明配線基板の第１０の実施例を示す断面図である。It is sectional drawing which shows the 10th Example of this invention wiring board. 図１８に示す配線基板の外形カット前の状態を示す断面図である。It is sectional drawing which shows the state before the external shape cut of the wiring board shown in FIG. 本発明配線基板の第１１の実施例を示す断面図である。It is sectional drawing which shows the 11th Example of this invention wiring board. （Ａ）〜（Ｃ）は図２０の配線基板の製造方法を工程順に示す断面図である。(A)-(C) is sectional drawing which shows the manufacturing method of the wiring board of FIG. 20 in order of a process. （Ｄ）〜（Ｅ）は図２０の配線基板へのＬＳＩチップの搭載方法を工程順に示す断面図である。(D)-(E) is sectional drawing which shows the mounting method of the LSI chip to the wiring board of FIG. 20 in order of a process. 本発明配線基板の第１２の実施例を示す断面図である。It is sectional drawing which shows the 12th Example of this invention wiring board. 本発明配線基板の第１３の実施例を示す断面図である。It is sectional drawing which shows the 13th Example of this invention wiring board. 図２４に示す配線基板の外形カット前の状態を示す断面図である。It is sectional drawing which shows the state before the external shape cut of the wiring board shown in FIG. 本発明配線基板の第１４の実施例を示す断面図である。It is sectional drawing which shows the 14th Example of this invention wiring board. （Ａ）〜（Ｄ）は図２６の配線基板の製造方法を工程順に示す断面図である。(A)-(D) is sectional drawing which shows the manufacturing method of the wiring board of FIG. 26 in order of a process. （Ｅ）〜（Ｆ）は図２６の配線基板へのＬＳＩチップの搭載方法を工程順に示す断面図である。(E)-(F) are sectional views showing a method of mounting an LSI chip on the wiring board of FIG. 本発明配線基板の第１５の実施例を示す断面図である。It is sectional drawing which shows the 15th Example of this invention wiring board. （Ａ）〜（Ｂ）は図２９の配線基板の製造方法を工程順に示す断面図である。(A)-(B) is sectional drawing which shows the manufacturing method of the wiring board of FIG. 29 in order of a process. （Ｅ）〜（Ｆ）は図２９の配線基板へのＬＳＩチップの搭載方法を工程順に示す断面図である。(E) to (F) are cross-sectional views showing a method of mounting an LSI chip on the wiring substrate of FIG. 本発明配線基板の第１６の実施例を示す断面図である。It is sectional drawing which shows the 16th Example of this invention wiring board. 本発明配線基板の第１７の実施例を示す断面図である。It is sectional drawing which shows the 17th Example of this invention wiring board. （Ａ）〜（Ｄ）は本発明配線基板の第１８の実施例の製造方法を工程順に示す断面図である。(A)-(D) are sectional drawings which show the manufacturing method of the 18th Example of this invention wiring board in order of a process. （Ｅ）〜（Ｆ）は図３４に示す方法で製造された配線基板へのＬＳＩチップの搭載方法を工程順に示す断面図である。(E)-(F) is sectional drawing which shows the mounting method of the LSI chip to the wiring board manufactured by the method shown in FIG. 34 in order of a process. （Ａ）〜（Ｃ）は本発明配線基板の第１９の実施例の製造方法を工程順に示す断面図である。(A)-(C) are sectional drawings which show the manufacturing method of the 19th Example of this invention wiring board in order of a process. （Ｄ）〜（Ｆ）は図３６に示された製造方法で製造された配線基板へのＬＳＩチップの搭載方法を工程順に示す断面図である。(D) to (F) are cross-sectional views showing a method of mounting an LSI chip on a wiring board manufactured by the manufacturing method shown in FIG. 本発明配線基板の第２０の実施例を示す断面図である。It is sectional drawing which shows the 20th Example of this invention wiring board. （Ａ）〜（Ｃ）は図４０に示す配線基板のＬＳＩチップ搭載前までの製造方法を工程順に示す断面図である。(A)-(C) is sectional drawing which shows the manufacturing method before mounting LSI chip of the wiring board shown in FIG. 40 in order of a process. （Ｄ）〜（Ｅ）は図４０の配線基板へのＬＳＩチップの搭載方法を工程順に示す断面図である。(D)-(E) is sectional drawing which shows the mounting method of the LSI chip to the wiring board of FIG. 40 in order of a process. 各端子構造に対応するボール電極間配線可能本数を比較して示す図である。It is a figure which compares and shows the number of wiring between ball electrodes corresponding to each terminal structure.

符号の説明Explanation of symbols

１・・・ベース、２・・・絶縁膜、３・・・開口、４・・・導電膜（メタライズ膜）、
５・・・配線膜、６・・・絶縁膜、７・・・開口、８・・・突起電極（ボール電極）、
９・・・貴金属メッキ膜、１１・・・ＬＳＩチップ、１５・・・緩衝材、
１６・・・緩衝材充填孔、２０・・・スティッフナー、２１・・・開口、
２３・・・デバイスホール、２６・・・ダム、３２・・・端子、３３・・・補強部、
３４・・・スティッフナー、３９・・・開口、４５・・・端子。 DESCRIPTION OF SYMBOLS 1 ... Base, 2 ... Insulating film, 3 ... Opening, 4 ... Conductive film (metallized film),
5 ... Wiring film, 6 ... Insulating film, 7 ... Opening, 8 ... Projection electrode (ball electrode),
9 ... Precious metal plating film, 11 ... LSI chip, 15 ... Buffer material,
16 ... buffer material filling hole, 20 ... stiffener, 21 ... opening,
23 ... Device hole, 26 ... Dam, 32 ... Terminal, 33 ... Reinforcement part,
34 ... Stiffener, 39 ... Opening, 45 ... Terminal.

Claims (4)

金属から成るベース上に開口を有する第１の絶縁膜を形成し、
上記開口を含む上記第１の絶縁膜上に配線膜を有する１層又は多層の配線を形成し、
上記配線の形成領域上に突起電極形成用開口を有する第２の絶縁膜を形成し、
上記ベースの選択的エッチングによりスティッフナーを形成してなる
ことを特徴とする配線基板。 Forming a first insulating film having an opening on a base made of metal;
Forming a single-layer or multi-layer wiring having a wiring film on the first insulating film including the opening;
Forming a second insulating film having a bump electrode formation opening on the wiring formation region;
A wiring board comprising a stiffener formed by selective etching of the base. 金属から成るベース上に開口を有する第１の絶縁膜を形成する工程と、
上記開口を含む上記第１の絶縁膜上に配線膜を有する１層又は多層の配線を形成する工程と、
上記配線の形成領域上に突起電極形成用開口を有する第２の絶縁膜を形成する工程と、
上記突起電極形成用開口に突起電極を形成する工程と、
上記ベースを裏面から選択的にエッチングすることによりデバイスホールを形成することによりスティッフナーを形成する
ことを特徴とする配線基板の製造方法。 Forming a first insulating film having an opening on a base made of metal;
Forming a single-layer or multi-layer wiring having a wiring film on the first insulating film including the opening;
Forming a second insulating film having a bump electrode formation opening on the wiring formation region;
Forming a protruding electrode in the opening for forming the protruding electrode;
A stiffener is formed by forming a device hole by selectively etching the base from the back surface. 金属から成るベース上に開口を有する第１の絶縁膜を形成し、
上記開口を含む上記第１の絶縁膜上に配線膜を有する１層又は多層の配線を形成し、
上記配線の形成領域上に接続用開口を有する第２の絶縁膜を形成し、
上記接続用開口に突起電極を形成し、
上記ベースの選択的エッチングによりデバイスホールを形成して上記配線膜を部分的に露出させ、
上記デバイスホール内にＬＳＩチップが位置され、該ＬＳＩチップの各電極が上記配線膜の上記デバイスホール内に露出した部分にボンディングされるようにした
ことを特徴とする配線基板。 Forming a first insulating film having an opening on a base made of metal;
Forming a single-layer or multi-layer wiring having a wiring film on the first insulating film including the opening;
Forming a second insulating film having a connection opening on the wiring formation region;
A protruding electrode is formed in the connection opening,
A device hole is formed by selective etching of the base to partially expose the wiring film,
An LSI chip is located in the device hole, and each electrode of the LSI chip is bonded to a portion of the wiring film exposed in the device hole. 金属から成るベース上に開口を有する絶縁膜を形成し、
上記開口も含め上記絶縁膜上に下部がメタライズ膜からなる配線膜を少なくとも有する１層又は多層の配線を形成し、
上記配線上に突起電極形成用開口を有する絶縁膜を形成し、
上記突起電極形成用開口に突起電極を形成し、
上記ベースを選択的にエッチングすることにより複数のＬＳＩチップ搭載領域を設け、
上記各ＬＳＩチップ搭載領域にＬＳＩチップを搭載し、上記ＬＳＩチップの各電極と、上記ベースの選択的エッチングにより露出した上記配線膜との間をワイヤでボンディングするようにしてなる
ことを特徴とする配線基板。 Forming an insulating film having an opening on a base made of metal;
Forming a single-layer or multi-layer wiring having at least a wiring film formed of a metallized film on the insulating film including the opening;
Forming an insulating film having a protruding electrode forming opening on the wiring;
Forming a protruding electrode in the opening for forming the protruding electrode;
A plurality of LSI chip mounting areas are provided by selectively etching the base,
An LSI chip is mounted in each LSI chip mounting region, and each electrode of the LSI chip and the wiring film exposed by selective etching of the base are bonded with a wire. Wiring board.
JP2005235209A 2005-08-15 2005-08-15 Wiring board and manufacturing method thereof Expired - Fee Related JP4362463B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005235209A JP4362463B2 (en) 2005-08-15 2005-08-15 Wiring board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005235209A JP4362463B2 (en) 2005-08-15 2005-08-15 Wiring board and manufacturing method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP14167699A Division JP4190659B2 (en) 1999-05-21 1999-05-21 Wiring board and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2005340862A JP2005340862A (en) 2005-12-08
JP4362463B2 true JP4362463B2 (en) 2009-11-11

Family

ID=35493978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005235209A Expired - Fee Related JP4362463B2 (en) 2005-08-15 2005-08-15 Wiring board and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4362463B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5484694B2 (en) * 2008-07-31 2014-05-07 三洋電機株式会社 Semiconductor module and portable device equipped with semiconductor module
JP5484705B2 (en) * 2008-09-30 2014-05-07 三洋電機株式会社 Semiconductor module and portable device equipped with semiconductor module
WO2010013470A1 (en) * 2008-07-31 2010-02-04 三洋電機株式会社 Semiconductor module and portable apparatus provided with semiconductor module

Also Published As

Publication number Publication date
JP2005340862A (en) 2005-12-08

Similar Documents

Publication Publication Date Title
KR100553405B1 (en) Wiring substrate for mounting semiconductor elements and fabricating method thereof
US6541848B2 (en) Semiconductor device including stud bumps as external connection terminals
KR100800478B1 (en) Stack type semiconductor package and method of fabricating the same
KR100414383B1 (en) Wiring board, semiconductor device having the wiring board method of forming the same and packaging method
TWI453840B (en) Protected solder ball joints in wafer level chip-scale packaging
US20080150164A1 (en) Carrier structure embedded with semiconductor chips and method for manufacturing the same
JPH09312374A (en) Semiconductor package and manufacture thereof
JPH0982839A (en) Semiconductor package, manufacture thereof, and cooling method
JP2016018806A (en) Wiring board and wiring board manufacturing method
KR20070019809A (en) Substrate having a different surface treatment in solder ball land and semiconductor package including the same
US9324636B2 (en) Resin-sealed semiconductor device and associated wiring and support structure
JP4362463B2 (en) Wiring board and manufacturing method thereof
JP2007258438A (en) Semiconductor device and its manufacturing method
JP3422144B2 (en) Semiconductor package manufacturing method
JP4190659B2 (en) Wiring board and manufacturing method thereof
JP2006351950A (en) Semiconductor device and method for manufacturing the same
CN111199924B (en) Semiconductor packaging structure and manufacturing method thereof
JP4196606B2 (en) Wiring board manufacturing method
KR100761863B1 (en) Substrate having a different surface treatment in solder ball land and semiconductor package including the same
JP2007012716A (en) Semiconductor device
JP4045708B2 (en) Semiconductor device, electronic circuit device and manufacturing method
TWI501371B (en) A wiring member for a semiconductor device, a composite wiring member for a semiconductor device, and a resin-sealed type semiconductor device
KR20040098170A (en) Metal chip scale semiconductor package and manufacturing method thereof
JP2003347477A (en) Substrate, substrate for semiconductor package, semiconductor device and semiconductor package
JP5432543B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051007

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080627

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080926

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081001

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090728

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090817

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130821

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees