JP4345448B2 - Method for manufacturing cold cathode field emission display - Google Patents

Method for manufacturing cold cathode field emission display Download PDF

Info

Publication number
JP4345448B2
JP4345448B2 JP2003384027A JP2003384027A JP4345448B2 JP 4345448 B2 JP4345448 B2 JP 4345448B2 JP 2003384027 A JP2003384027 A JP 2003384027A JP 2003384027 A JP2003384027 A JP 2003384027A JP 4345448 B2 JP4345448 B2 JP 4345448B2
Authority
JP
Japan
Prior art keywords
gate electrode
emitter
cathode
field emission
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003384027A
Other languages
Japanese (ja)
Other versions
JP2005149850A (en
Inventor
剛良 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003384027A priority Critical patent/JP4345448B2/en
Publication of JP2005149850A publication Critical patent/JP2005149850A/en
Application granted granted Critical
Publication of JP4345448B2 publication Critical patent/JP4345448B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Cold Cathode And The Manufacture (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Description

本発明は、冷陰極電界電子放出表示装置(いわゆるフィールド・エミッション・ディスプレイ:FED)の製造方法に関する。 The present invention is a cold cathode field emission display (so-called a field emission display: FED) relates to the production how the.

従来、フィールド・エミッション・ディスプレイ(FED)は、図5に示すように、一方の平板ガラス基板、いわゆる背面基板41の内面にカソード電極42と、ゲート電極44と、カソード電極42と、カソード電極に接続された電子放出部となるエミッタ46とからなる3極構造のカソード基板47と、他方の平板ガラス基板、いわゆる前面基板51の内面に蛍光面52を形成したアノード基板55とを真空空間を挟んで配置して構成される。カソード基板47は、背面基板41の内面に複数のストライプ状のカソード電極42を形成し、カソード電極42を覆って絶縁層43を形成し、この絶縁層43の上面にカソード電極42と直交する複数のストライプ状のゲート電極44を形成し、カソード電極42とゲート電極44との交叉部分に形成された開口(所謂ゲートホール)45の底面に臨むカソード電極42上にエミッタ46を形成して構成される。アノード基板55は、前面基板51の内面にエミッタ46に対向するように例えば赤(R)、緑(G)、青(B)の各色蛍光体ストライプ52[52R,52G,52B]を形成すると共に、隣り合う各色蛍光体ストライプ52R、52G、52B間にブラックマトリクスパターン、例えばカーボンストライプ(CS)53を形成し、前面にメタルバック層54を被着形成して構成される。なお、上記開口45は、各色蛍光体ストライプ52に対応して複数設けられるが、図5では、1つの開口で代表している。   Conventionally, as shown in FIG. 5, a field emission display (FED) has a cathode electrode 42, a gate electrode 44, a cathode electrode 42, and a cathode electrode on the inner surface of one flat glass substrate, a so-called back substrate 41. A cathode substrate 47 having a tripolar structure including an emitter 46 serving as a connected electron emission portion, and an anode substrate 55 having a phosphor screen 52 formed on the inner surface of the other flat glass substrate, that is, a so-called front substrate 51, sandwiches a vacuum space. It is arranged and configured. The cathode substrate 47 is formed with a plurality of striped cathode electrodes 42 on the inner surface of the back substrate 41, an insulating layer 43 is formed to cover the cathode electrode 42, and a plurality of layers orthogonal to the cathode electrode 42 are formed on the upper surface of the insulating layer 43. The stripe-shaped gate electrode 44 is formed, and an emitter 46 is formed on the cathode electrode 42 facing the bottom of an opening (so-called gate hole) 45 formed at the intersection of the cathode electrode 42 and the gate electrode 44. The The anode substrate 55 forms, for example, red (R), green (G), and blue (B) phosphor stripes 52 [52R, 52G, 52B] on the inner surface of the front substrate 51 so as to face the emitter 46. A black matrix pattern, for example, a carbon stripe (CS) 53 is formed between the adjacent color phosphor stripes 52R, 52G, and 52B, and a metal back layer 54 is deposited on the front surface. A plurality of the openings 45 are provided corresponding to the respective color phosphor stripes 52, but are represented by one opening in FIG.

このフィールド・エミッション・ディスプレイでは、ゲート電極によりエミッタ46から電子eの電界放出が制御され、電界放出された電子eがアノード電位に引かれてアノード基板55に達し蛍光体ストライプ52を励起発光して所要の画像を表示するようになされる。電子eの電界放出には、アノード電位による引き出し方式と、ゲート電位による引き出し方式、アノード電位で加速する方式がある。   In this field emission display, the field emission of electrons e from the emitter 46 is controlled by the gate electrode, and the field emitted electrons e are attracted to the anode potential to reach the anode substrate 55 to excite and emit the phosphor stripes 52. A required image is displayed. The field emission of electrons e includes an extraction method based on an anode potential, a extraction method based on a gate potential, and a method that accelerates using an anode potential.

このようなフィールド・エミッション・ディスプレイの製造に際し、エミッタを形成するプロセスとしては、2種類あり、絶縁層43を形成する前にエミッタ46を形成する「先入れプロセス」と、ゲートホール45を形成した後にエミッタ46を形成する「後入れプロセス」が考えられている。
特許文献1には、有効領域に冷陰極電界電子放出素子を備えた第1パネルと有効領域に蛍光体層とアノード電極とを備えた第2パネルとが真空層VACを挟んで対向配置されて、冷陰極電界電子放出素子が、カソードとその上の絶縁層を介して形成されたゲートと、開口部底面のカソード上に形成されたピント型電子放出素子とから構成されてなる平面型表示装置が開示されている。
特開2001−210225号公報
When manufacturing such a field emission display, there are two types of processes for forming the emitter. A “first-in process” in which the emitter 46 is formed before the insulating layer 43 is formed and a gate hole 45 are formed. A “post-insertion process” is later considered in which the emitter 46 is formed later.
In Patent Document 1, a first panel having a cold cathode field emission device in an effective area and a second panel having a phosphor layer and an anode electrode in an effective area are arranged opposite to each other with a vacuum layer VAC interposed therebetween. A flat-type display device in which a cold cathode field electron-emitting device comprises a cathode and a gate formed through an insulating layer thereon, and a focus type electron-emitting device formed on the cathode at the bottom of the opening Is disclosed.
JP 2001-210225 A

上述のエミッタ46の先入れプロセスでは、絶縁層43及びゲート電極44の積層プロセスやエッチング等の複数のプロセスにより、エミッタ材料がプロセス時の熱や薬品等で物理的又は化学的にダメージを受ける。また、各層の層間密着性を考慮に入れた設計も必要であり、さらに、エミッタ特性の向上を目的とする材料変更時や物理的な特性面などからの様々な制約を受ける。   In the above-described first-in process of the emitter 46, the emitter material is physically or chemically damaged by heat or chemicals during the process due to a plurality of processes such as a stacking process of the insulating layer 43 and the gate electrode 44 and etching. In addition, a design that takes into account the interlayer adhesion of each layer is also required, and further, there are various restrictions due to changes in materials and physical characteristics in order to improve emitter characteristics.

そこでプロセス上エミッタ材料の受けるダメージを低減するには、エミッタ46の後入れプロセスが有効であると考えられる。しかしこの場合、エミッタ材料をゲートホール45の1つ1つの底部に直接注入していく方式では、位置合わせの精度が問題となる。また、エミッタ材料を注入しているとき、ゲートホール45の壁面にエミッタ材料46が付着すると、ゲート−カソード間での電流リークが発生する。電流リークが発生すると、所望の電界をエミッタ46に印加することが困難になるなどの不具合を発生する。
また、上述の構造では、ゲート電極44とエミッタ46の距離が発光特性に影響を与えるため、均一な絶縁層43を形成するには真空装置を使用したドライプロセスが必要であり、ウェットプロセスに比べコストが高くなる。
Therefore, it is considered that the post-insertion process of the emitter 46 is effective in reducing the damage received by the emitter material in the process. However, in this case, in the method in which the emitter material is directly injected into the bottom of each of the gate holes 45, the alignment accuracy becomes a problem. Further, when the emitter material is injected, if the emitter material 46 adheres to the wall surface of the gate hole 45, a current leak occurs between the gate and the cathode. When current leakage occurs, problems such as difficulty in applying a desired electric field to the emitter 46 occur.
In the above-described structure, since the distance between the gate electrode 44 and the emitter 46 affects the light emission characteristics, a dry process using a vacuum apparatus is necessary to form the uniform insulating layer 43, compared with the wet process. Cost increases.

本発明は、上述の点に鑑み、信頼性の高いエミッタを有し、発光特性に優れ、さらにドライブ電圧を小さくしかつフォーカス特性の向上を可能にした冷陰極電界電子放出表示装置の製造方法を提供するものである。 In view of the above points, has a reliable emitter, luminescent characteristics excellent, further reduce the drive voltage and the focusing characteristic cold cathode field emission display equipment manufacturing method which enables an improvement in Is to provide.

本発明の冷陰極電界電子放出装置の製造方法は、基板上にストライプ状の下部ゲート電極を形成する工程と、下部ゲート電極上に絶縁層を介してカソード電極を形成し、このカソード電極上にエミッタを形成する工程と、エミッタとカソード電極を、下部ゲート電極との交叉部に第1の開口を有するようにストライプ状にパターニングする工程と、レジストをマスクに絶縁層の第1の開口に対応する部分に下部ゲート電極に達する第2の開口を形成する工程と、下部ゲート電極に接続し、第1及び第2の開口に植立する柱状のゲート電極を形成する工程を有することを特徴とする。   The manufacturing method of a cold cathode field emission device according to the present invention includes a step of forming a stripe-shaped lower gate electrode on a substrate, and forming a cathode electrode on the lower gate electrode via an insulating layer, on the cathode electrode. A step of forming an emitter, a step of patterning the emitter and the cathode electrode in a stripe shape so as to have a first opening at the intersection of the lower gate electrode, and a first opening of the insulating layer using a resist as a mask A step of forming a second opening reaching the lower gate electrode in a portion to be formed, and a step of forming a columnar gate electrode connected to the lower gate electrode and planted in the first and second openings To do.

本発明の冷陰極電界電子放出装置の製造方法は、柱状のゲート電極をメッキ法で積層形成することが好ましい。   In the manufacturing method of the cold cathode field emission device of the present invention, it is preferable that the columnar gate electrodes are laminated by plating.

本発明の冷陰極電界電子放出表示装置の製造方法では、エミッタが最上層に形成され、エミッタ上に他の層を積層するプロセスがないので、エミッタ材料がプロセスダメージを受けることがない。先にエミッタを形成してエミッタ及びカソード電極に第1の開口を形成し、レジストをマスクにした絶縁層に第2の開口を形成した後、下部ゲート電極に接続する柱状のゲート電極を形成するので、エミッタと柱状のゲート電極との位置合わせは正確になり、エミッタ後入れプロセス方式のようなゲートとカソード間の短絡事故は発生しない。エミッタと柱状のゲート電極間の間隔は、柱状のゲート電極の形成時のレジストマスクの膜厚で決まり、小さくできる。In the method of manufacturing a cold cathode field emission display according to the present invention, the emitter is formed as the uppermost layer, and there is no process of stacking other layers on the emitter, so that the emitter material is not subject to process damage. First, an emitter is formed, a first opening is formed in the emitter and cathode electrodes, a second opening is formed in an insulating layer using a resist as a mask, and then a columnar gate electrode connected to the lower gate electrode is formed. Therefore, the alignment between the emitter and the columnar gate electrode becomes accurate, and the short circuit accident between the gate and the cathode does not occur as in the emitter post-insertion process method. The distance between the emitter and the columnar gate electrode is determined by the film thickness of the resist mask when the columnar gate electrode is formed, and can be reduced.

本発明によって得られる冷陰極電界電子放出表示装置では、ゲート電極をカソード電極の下に形成された下部ゲート電極とエミッタと対向に植立する柱状のゲート電極とで形成した3極構造により、エミッタが基板最上面に形成されエミッタ材料へのプロセスダメージの影響を少なくすることができる。エミッタが絶縁層を介さないで柱状のゲート電極に対向するので、絶縁層の厚みが発光特性に影響を与えない。エミッタが最上面に形成されるので、エミッタの有効領域が広がり、電子放出量が多くなる。In the cold cathode field emission display obtained by the present invention, the gate electrode is formed by a tripolar structure formed by a lower gate electrode formed under the cathode electrode and a columnar gate electrode planted opposite to the emitter. Is formed on the uppermost surface of the substrate, and the influence of process damage to the emitter material can be reduced. Since the emitter faces the columnar gate electrode without passing through the insulating layer, the thickness of the insulating layer does not affect the light emission characteristics. Since the emitter is formed on the uppermost surface, the effective area of the emitter is expanded and the amount of electron emission is increased.

本発明で得られる冷陰極電界電子放出表示装置では、上記冷陰極電界電子放出素子を備えるので、発光特性がカソード電極とゲート電極間の絶縁層の厚みに依存することがない。電子放出量が多くなるので、発光効率が向上する。エミッタと柱状のゲート電極との間隔を小さくできるので、ゲート電極に印加する制御電圧を下げることができる。柱状ゲート電極の側面にエミッタが対向する形になり、エミッタから放出される電子の広がりが抑制される。Since the cold cathode field emission display obtained by the present invention includes the cold cathode field emission device, the light emission characteristics do not depend on the thickness of the insulating layer between the cathode electrode and the gate electrode. Since the amount of electron emission increases, the light emission efficiency is improved. Since the distance between the emitter and the columnar gate electrode can be reduced, the control voltage applied to the gate electrode can be lowered. The emitter faces the side surface of the columnar gate electrode, and the spread of electrons emitted from the emitter is suppressed.

本発明の冷陰極電界電子放出表示装置の製造方法によれば、プロセスから受けるエミッタへのダメージを少なくすることができる。エミッタを基板の最上面に形成するので、先入れプロセスと比較した場合、それほど層間密着性を高める必要が無い。そのため物理的制約を受けない分、層間密着性が取れなくても発光状態の良いエミッタ材料が使用できるなどエミッタ材料設計の自由度が高くなる。柱状のゲート電極をメッキ法で形成することにより、従来のようなスパッタ等の真空装置を使用しないため、安価にゲート電極を作製することができる。そして、本発明の製造工程をとることによって、エミッタの信頼性を高め、発光特性に優れ、ドライブ電圧を小さくし、フォーカス特性を向上した冷陰極電界電子放出表示装置を製造することができる。   According to the manufacturing method of the cold cathode field emission display device of the present invention, it is possible to reduce damage to the emitter that is received from the process. Since the emitter is formed on the uppermost surface of the substrate, it is not necessary to increase the interlayer adhesion as much as compared with the first-in process. For this reason, the degree of freedom in designing the emitter material is increased because, for example, an emitter material having a good light emitting state can be used even if the interlayer adhesion is not obtained, because it is not physically restricted. By forming the columnar gate electrode by plating, a conventional vacuum device such as sputtering is not used, so that the gate electrode can be manufactured at low cost. By taking the manufacturing process of the present invention, it is possible to manufacture a cold cathode field emission display having improved emitter reliability, excellent light emission characteristics, reduced drive voltage, and improved focus characteristics.

以下、図面を参照して本発明の実施の形態を説明する。
図1は、本発明に係る冷陰極電界電子放出表示装置の一実施の形態を示し、図2はその要部、すなわち冷陰極電界電子放出素子の斜視図を示す。
本実施の形態に係る冷陰極電界電子放出表示装置1は、一方の平板ガラス基板いわゆる背面基板3の内面に、カソード電極6と、ゲート電極4,12,13と、カソード電極6に接続された電子放出部となるエミッタ7とからなる3極構造の冷陰極電界電子放出素子26と冷陰極電界電子放出素子26を形成したカソード基板27と、他方の平板ガラス基板いわゆる前面基板21の内面に、蛍光面28(図示せず)を形成したアノード基板25とを真空空間を挟んで配置して構成される。
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 shows one embodiment of a cold cathode field emission display according to the present invention, and FIG. 2 shows a perspective view of its main part, that is, a cold cathode field emission device.
The cold cathode field emission display device 1 according to this embodiment is connected to a cathode electrode 6, gate electrodes 4, 12, 13, and the cathode electrode 6 on the inner surface of one flat glass substrate so-called back substrate 3. On the inner surface of a cold cathode field electron emission device 26 having a three-pole structure composed of an emitter 7 serving as an electron emission portion, a cathode substrate 27 on which the cold cathode field electron emission device 26 is formed, and a so-called front substrate 21 on the other flat glass substrate, An anode substrate 25 on which a phosphor screen 28 (not shown) is formed is arranged with a vacuum space in between.

冷陰極電界電子放出素子26は、図1及び図2に示すように、背面基板3の内面にゲート電極4を構成する複数のストライプ状の下部ゲート電極13が形成され、この下部ゲート電極13上に絶縁層5を介してストライプ状の下部ゲート電極13と直交するように複数のストライプ状のカソード電極6が形成され、さらにカソード電極6の上面にエミッタ7が形成されて成る。さらに、下部ゲート電極13とカソード電極6との交叉部分には、エミッタ7、カソード電極6及び絶縁層5を通して形成した開口11を貫通するように下部ゲート電極13と一体の植立した複数の柱状のゲート電極12が形成される。この柱状のゲート電極12は、エミッタ7及びカソード電極6の内壁から所要の距離(空隙)Dを置いて形成される。ゲート電極4は、下部ゲート電極13と柱状のゲート電極12とにより構成される。柱状のゲート電極12は、エミッタ7の上面より高くなるように形成される。すなわち、柱状のゲート電極12は、基板3の上面から柱状のゲート電極12の上面までの高さH1が、基板3の上面からエミッタ7の上面までの高さH2より大きくなるように形成される。   As shown in FIGS. 1 and 2, the cold cathode field emission device 26 has a plurality of striped lower gate electrodes 13 constituting the gate electrode 4 formed on the inner surface of the back substrate 3. A plurality of stripe-like cathode electrodes 6 are formed so as to be orthogonal to the stripe-like lower gate electrode 13 via an insulating layer 5, and an emitter 7 is formed on the upper surface of the cathode electrode 6. Furthermore, at the intersection of the lower gate electrode 13 and the cathode electrode 6, a plurality of planted columnar shapes integrated with the lower gate electrode 13 so as to penetrate the opening 11 formed through the emitter 7, the cathode electrode 6 and the insulating layer 5. The gate electrode 12 is formed. The columnar gate electrode 12 is formed at a required distance (gap) D from the inner walls of the emitter 7 and the cathode electrode 6. The gate electrode 4 includes a lower gate electrode 13 and a columnar gate electrode 12. The columnar gate electrode 12 is formed to be higher than the upper surface of the emitter 7. That is, the columnar gate electrode 12 is formed such that the height H1 from the upper surface of the substrate 3 to the upper surface of the columnar gate electrode 12 is larger than the height H2 from the upper surface of the substrate 3 to the upper surface of the emitter 7. .

一方、図1のアノード基板25は、前面基板21の内面に、ゲート電極4とカソード電極6との各交叉領域のエミッタ7に対向するように、例えば赤(R)、緑(G)、青(B)の各色蛍光体ストライプ22[22R,22G,22B]を形成すると共に、隣り合う各色蛍光体ストライプ22R、22G、22B間にブラックマトリックスパターン、例えばカーボンストライプ(CS)23を形成し、前面にメタルバック層24を被着形成して構成される。なお、図1では図2のA−A線上の断面であるために、赤色蛍光体ストライプ22Rのみが表われる。   On the other hand, the anode substrate 25 shown in FIG. 1 has, for example, red (R), green (G), and blue so that the inner surface of the front substrate 21 faces the emitter 7 in each crossing region of the gate electrode 4 and the cathode electrode 6. (B) Each color phosphor stripe 22 [22R, 22G, 22B] is formed, and a black matrix pattern such as a carbon stripe (CS) 23 is formed between adjacent color phosphor stripes 22R, 22G, 22B. The metal back layer 24 is formed by deposition. In FIG. 1, only the red phosphor stripe 22 </ b> R appears because the cross section is taken along the line AA in FIG. 2.

図3A〜図3E及び図4F〜図4Iは、上述の冷陰極電界電子放出表示装置1、特にその3極構造の冷陰極電界電子放出素子26を有するカソード基板27の製造方法を示す。
本実施の形態においては、先ず、図3Aに示すように、ガラス基板3上に下部ゲート電極13となる導電層をスパッタや蒸着等により成膜する。その後フォトリソグラフィ法にてストライプ状のレジストマスクを形成し、選択エッチングして、所要間隔をおいて平行配列されるように複数のストライプ状の下部ゲート電極13を形成する。または、金属ペーストのパターン印刷によって複数のストライプ状の下部ゲート電極13を形成してもよい。例えば、下部ゲート電極13の膜厚は、約0.1〜10μm、ストライプ幅は、約85〜100μm、ストライプピッチは、約120〜150μmとすることができる。
3A to 3E and FIGS. 4F to 4I show a method of manufacturing the above-described cold cathode field emission display device 1, particularly a cathode substrate 27 having the cold cathode field emission device 26 having a tripolar structure.
In the present embodiment, first, as shown in FIG. 3A, a conductive layer to be the lower gate electrode 13 is formed on the glass substrate 3 by sputtering or vapor deposition. Thereafter, a striped resist mask is formed by photolithography, and selective etching is performed to form a plurality of striped lower gate electrodes 13 so as to be arranged in parallel at a predetermined interval. Alternatively, a plurality of stripe-shaped lower gate electrodes 13 may be formed by pattern printing of a metal paste. For example, the thickness of the lower gate electrode 13 can be about 0.1 to 10 μm, the stripe width can be about 85 to 100 μm, and the stripe pitch can be about 120 to 150 μm.

次に、図3Bに示すように、スパッタやCVD(化学気相成長)、印刷などにより絶縁層5を下部ゲート電極13上を含む基板全面に形成する。絶縁層5の厚みの一例としては、約3〜10μmとすることができる。絶縁層5は平坦化膜である。   Next, as shown in FIG. 3B, the insulating layer 5 is formed on the entire surface of the substrate including the lower gate electrode 13 by sputtering, CVD (chemical vapor deposition), printing, or the like. An example of the thickness of the insulating layer 5 can be about 3 to 10 μm. The insulating layer 5 is a planarizing film.

次に、図3Cに示すように、絶縁層5上にカソード電極6およびエミッタ7を所要の膜厚で順次積層するようにスパッタやCVDなどにより全面に形成する。カソード電極6の厚みの一例としては、約0.2〜1μmとすることができる。   Next, as shown in FIG. 3C, the cathode electrode 6 and the emitter 7 are formed on the entire surface of the insulating layer 5 by sputtering, CVD, or the like so as to be sequentially stacked with a required film thickness. An example of the thickness of the cathode electrode 6 can be about 0.2 to 1 μm.

次に、図3Dに示すように、エミッタ上にフォトリソグラフィ法によりレジストマスク(図示せず)を形成し、選択エッチングによりストライプ状の下部ゲート電極13と直交するように平行配列する複数のストライプ状のカソードストライプ(カソード電極6とエミッタ7の積層体)8を形成する。この選択エッチングのときに、下部ゲート電極13とカソード電極6の交叉部分に絶縁層5に達する複数の第1の開口15が形成される。カソードストライプ幅の一例は、約350μm〜約400μm、ストライプピッチの一例は、約420μmとすることができる。   Next, as shown in FIG. 3D, a resist mask (not shown) is formed on the emitter by photolithography, and a plurality of stripes are arranged in parallel so as to be orthogonal to the stripe-shaped lower gate electrode 13 by selective etching. The cathode stripe (laminated body of cathode electrode 6 and emitter 7) 8 is formed. During this selective etching, a plurality of first openings 15 reaching the insulating layer 5 are formed at the intersections of the lower gate electrode 13 and the cathode electrode 6. An example of the cathode stripe width can be about 350 μm to about 400 μm, and an example of the stripe pitch can be about 420 μm.

次に、図3Eに示すように、レジスト膜9をカソードストライプ8上を含む基板全面に塗布する。すなわち、レジスト膜9を、その厚みH4がカソードストライプの厚みH3より厚くなるように塗布する。このレジスト膜9の厚みH4は、後で形成される。ゲート電極柱の高さH1と同一となるように形成する。   Next, as shown in FIG. 3E, a resist film 9 is applied to the entire surface of the substrate including the cathode stripe 8. That is, the resist film 9 is applied so that its thickness H4 is larger than the thickness H3 of the cathode stripe. The thickness H4 of the resist film 9 is formed later. It is formed to be the same as the height H1 of the gate electrode column.

次に、図4Fに示すように、レジスト膜9をパターニングしてカソードストライプ8の第1の開口15に対応する位置に、第1の開口幅d1より狭い開口幅d2の開口を有した柱状ゲート用ホールのレジストパターン10を形成する。本例の開口幅d1の一例としては、約20〜70μm、開口幅d2の一例としては、約10〜40μmとすることができる。   Next, as shown in FIG. 4F, the resist film 9 is patterned to form a columnar gate having an opening with an opening width d2 narrower than the first opening width d1 at a position corresponding to the first opening 15 of the cathode stripe 8. A resist pattern 10 for holes is formed. An example of the opening width d1 of this example is about 20 to 70 μm, and an example of the opening width d2 is about 10 to 40 μm.

次に、図4Gに示すように、レジストパターン10をマスクにして、ケミカルドライエッチング(CDE)やリアクティブイオンエッチング(RIE)、サンドブラスト等により絶縁層5をエッチングして絶縁層5に第2の開口16を形成し、下部ゲート電極13に達する柱状ゲート用の開口11を形成する。   Next, as shown in FIG. 4G, using the resist pattern 10 as a mask, the insulating layer 5 is etched by chemical dry etching (CDE), reactive ion etching (RIE), sand blasting, or the like to form a second layer on the insulating layer 5. An opening 16 is formed, and a columnar gate opening 11 reaching the lower gate electrode 13 is formed.

次に、図4Hに示すように、レジストパターン10を残した状態で電界メッキや無電界メッキ等によりゲート用開口11をゲート電極用金属で埋め、下部ゲート電極13と一体化された柱状のゲート電極12を形成する。すなわち、ゲート電極4は、下部ゲート電極13と柱状のゲート電極12から形成されている。柱状のゲート電極12の高さの一例としては、約3.5〜4μmとすることができる。   Next, as shown in FIG. 4H, a columnar gate integrated with the lower gate electrode 13 by filling the gate opening 11 with a gate electrode metal by electroplating or electroless plating while leaving the resist pattern 10 left. The electrode 12 is formed. That is, the gate electrode 4 is formed of the lower gate electrode 13 and the columnar gate electrode 12. An example of the height of the columnar gate electrode 12 can be about 3.5 to 4 μm.

次に、図4Iに示すように、レジスト膜9を剥離して基板3上に目的とする冷陰極電界電子放出素子26を形成したカソード基板27が完成する。   Next, as shown in FIG. 4I, the resist film 9 is peeled off to complete the cathode substrate 27 in which the intended cold cathode field emission device 26 is formed on the substrate 3.

一方、図示せざるも、他方のガラス基板21上にカーボンストライプCS23と赤(R)、緑(G)、及び青(B)の各色蛍光体ストライプ22[22R,22G,22B]から成る蛍光面28を形成し、さらにメタルバック層24を形成して、アノード基板25を作製する。そして、上記カソード基板27とアノード基板25を真空空間を挟んで気密封止して、図2に示す目的の冷陰極電界電子放出表示装置1を得る。   On the other hand, although not shown, a phosphor screen comprising a carbon stripe CS23 and red (R), green (G), and blue (B) phosphor stripes 22 [22R, 22G, 22B] on the other glass substrate 21. 28 is formed, and a metal back layer 24 is further formed to fabricate an anode substrate 25. Then, the cathode substrate 27 and the anode substrate 25 are hermetically sealed with a vacuum space in between, and the intended cold cathode field emission display device 1 shown in FIG. 2 is obtained.

本実施の形態に係る冷陰極電界電子放出表示装置1によれば、3極構造の冷陰極電界電子放出素子26のエミッタ7がカソード基板27の最上面に形成されるので、エミッタ材料への物理的及び化学的ダメージが少なくなり、エミッタ7の電界電子放出特性の劣化が少なくなり、エミッタ材料の品質低下を防ぐことができる。
エミッタ7がカソード基板27の最上面に形成されるので、エミッタ有効領域が大きくなり、例えばエミッタ7をカーボンナノチューブなどの電子放出材を含むペーストで形成した場合、発光サイト数、いわゆる電子放出するエミッタ数が多くなり、大きい電子放出量が得られる。
アノード電界によってエミッタ7から電子を取り出す方式(アノード引張りのとき)の場合、エミッタ7が柱状ゲート電極12より低い位置にあるので、エミッタ7から放出された電子の広がりが抑えられ、フォーカス特性を良好にする。
カソード電極6と柱状ゲート電極12との距離を小さくできるので、発光のためのドライブ電圧、特にゲートカソード間電圧を下げることができる。
ゲート電極4を、カソード電極6の下の下部ゲート電極13から柱状ゲート電極12を植立してエミッタ7の表面上まで伸ばす構成としたので、発光特性が絶縁層5の膜厚に依存せず、構造設計の自由度を上げることができる。
エミッタ7がカソード基板27の最上面に形成されるので、従来の先入れプロセス方式と比較した場合、それほど層間密着性を高める必要がない。そのため物理的制約を受けない分、層間密着性が取れなくても発光状態の良いエミッタ材料を使用することができる等、エミッタ材料設計の自由度が高くなる。
According to the cold cathode field emission display device 1 according to the present embodiment, the emitter 7 of the cold cathode field emission device 26 having a three-pole structure is formed on the uppermost surface of the cathode substrate 27. Therefore, the deterioration of the field electron emission characteristics of the emitter 7 is reduced, and the quality of the emitter material can be prevented from being deteriorated.
Since the emitter 7 is formed on the uppermost surface of the cathode substrate 27, the effective emitter area becomes large. For example, when the emitter 7 is formed of a paste containing an electron emitting material such as carbon nanotube, the number of light emitting sites, that is, an emitter that emits electrons. The number increases, and a large electron emission amount is obtained.
In the method of extracting electrons from the emitter 7 by the anode electric field (when the anode is pulled), since the emitter 7 is located at a position lower than the columnar gate electrode 12, the spread of the electrons emitted from the emitter 7 is suppressed, and the focus characteristic is good. To.
Since the distance between the cathode electrode 6 and the columnar gate electrode 12 can be reduced, the drive voltage for light emission, particularly the gate-cathode voltage can be lowered.
Since the gate electrode 4 has a structure in which the columnar gate electrode 12 is implanted from the lower gate electrode 13 below the cathode electrode 6 and extends to the surface of the emitter 7, the light emission characteristics do not depend on the film thickness of the insulating layer 5. , Increase the degree of freedom in structural design.
Since the emitter 7 is formed on the uppermost surface of the cathode substrate 27, it is not necessary to increase the interlayer adhesion as much as compared with the conventional first-in process method. Therefore, since there is no physical restriction, the emitter material can be designed with a high degree of freedom such that an emitter material having a good light emitting state can be used even if interlayer adhesion is not achieved.

本実施の形態に係る冷陰極電界電子放出表示装置の製造方法によれば、エミッタ7が形成されたカソード電極6の下層から、ゲート電極4をカソード面上まで柱状に伸ばすことにより、発光特性が絶縁層5の厚みに影響しない構造をとる。柱状のゲート電極12をメッキで形成することで、従来のようなスパッタ等の真空装置を使用しないため、安価に電極を作製することができる。
エミッタ7が基板の最上面にあるため、物理的制約を受けない分、材料設計の自由度が高くなる。この製造方法自体は、基板サイズを選ばないため、電極や絶縁層の成膜装置およびエッチング装置の大型化が進めば、容易に大型化を実現することができる。本例では、装置の都合上、3.5インチサイズのガラス基板上に作製している。
According to the manufacturing method of the cold cathode field emission display according to the present embodiment, the light emission characteristics are improved by extending the gate electrode 4 in a column shape from the lower layer of the cathode electrode 6 on which the emitter 7 is formed to the cathode surface. A structure that does not affect the thickness of the insulating layer 5 is adopted. By forming the columnar gate electrode 12 by plating, a conventional vacuum device such as sputtering is not used, so that the electrode can be manufactured at low cost.
Since the emitter 7 is on the uppermost surface of the substrate, the degree of freedom in material design is increased as long as there is no physical restriction. Since this manufacturing method itself does not select the substrate size, it is possible to easily realize an increase in the size of the electrode and insulating layer deposition apparatus and the etching apparatus. In this example, it is fabricated on a 3.5-inch glass substrate for the convenience of the apparatus.

本実施の形態に係る冷陰極電界電子放出装置の断面図である。It is sectional drawing of the cold cathode field electron emission apparatus which concerns on this Embodiment. 本実施の形態に係る冷陰極電界電子放出装置の斜視図である。It is a perspective view of the cold cathode field electron emission device according to the present embodiment. A〜E 本実施の形態に係る冷陰極電界電子放出装置の製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the cold cathode field emission device concerning this embodiment. F〜I 本実施の形態に係る冷陰極電界電子放出装置の製造方法を示す工程図である。F to I are process diagrams showing a method for manufacturing a cold cathode field emission device according to the present embodiment. 従来の冷陰極電界電子放出装置の断面図である。It is sectional drawing of the conventional cold cathode field electron emission apparatus.

符号の説明Explanation of symbols

1・・冷陰極電界電子放出装置、3・・背面基板、4・・ゲート電極、5・・絶縁層、6・・カソード電極、7・・エミッタ、8・・カソードストライプ、10・・レジストパターン、11・・柱状ゲート用の開口、12・・柱状のゲート電極、13・・下部ゲート電極、15・・第1の開口、16・・第2の開口、21・前面基板、22[22R、22G、22B]・・各色蛍光体ストライプ、23・・カーボンストライプ(CS)、25・・アノード基板、26・・冷陰極電界電子放出素子、27・・カソード基板、28・・蛍光面、41・・背面基板、42・・カソード電極、43・・絶縁層、44・ゲート電極、45・・開口、46・・エミッタ材料、47・・カソード基板、51・・前面基板、52[52R、52G、52B]・・各色蛍光体ストライプ、53・・カーボンストライプ(CS)、54・・メタルバック層、55・・アノード基板 1 .. Cold cathode field emission device 3 .... Back substrate 4 .... Gate electrode 5 .... Insulating layer 6 .... Cathode electrode 7 .... Emitter 8 .... Cathode stripe 10 .... Resist pattern , 11 .. Openings for columnar gates, 12... Columnar gate electrodes, 13 .. Lower gate electrodes, 15... First openings, 16 .. Second openings, 21. 22G, 22B] .. Each color phosphor stripe, 23 .. Carbon stripe (CS), 25 .. Anode substrate, 26 .. Cold cathode field emission device, 27 .. Cathode substrate, 28 .. Phosphor screen, 41.・ Back substrate 42 ..Cathode electrode 43 ..Insulating layer 44 .Gate electrode 45 ..Opening 46 ..Emitter material 47 ..Cathode substrate 51 ..Front substrate 52 [52R, 52G, 52B] Each color phosphor stripes, 53 ... carbon stripes (CS), 54 ... metal back layer, 55 ... anode substrate

Claims (2)

基板上にストライプ状の下部ゲート電極を形成する工程と、
前記下部ゲート電極上に絶縁層を介してカソード電極を形成し、該カソード電極上にエミッタを形成する工程と、
前記エミッタと前記カソード電極を、前記下部ゲート電極との交叉部に第1の開口を有するようにストライプ状にパターニングする工程と、
ジストをマスクに前記絶縁層の前記第1の開口に対応する部分に、前記下部ゲート電極に達する第2の開口を形成する工程と、
前記下部ゲート電極に接続し、前記第1及び第2の開口に植立する柱状のゲート電極を形成する工程とを有する、
ことを特徴とする冷陰極電界電子放出表示装置の製造方法。
Forming a stripe-shaped lower gate electrode on the substrate;
Forming a cathode electrode on the lower gate electrode through an insulating layer, and forming an emitter on the cathode electrode;
Patterning the emitter and the cathode electrode in stripes so as to have a first opening at the intersection of the lower gate electrode;
Les resist to the portion corresponding to the first opening of the insulating layer as a mask, forming a second opening reaching the lower gate electrode,
Forming a columnar gate electrode connected to the lower gate electrode and planted in the first and second openings;
A method of manufacturing a cold cathode field emission display device.
前記柱状のゲート電極をメッキ法で形成する
ことを特徴とする請求項記載の冷陰極電界電子放出表示装置の製造方法。
The manufacturing method of a cold cathode field emission display according to claim 1, wherein the forming the gate electrode of the columnar by plating.
JP2003384027A 2003-11-13 2003-11-13 Method for manufacturing cold cathode field emission display Expired - Fee Related JP4345448B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003384027A JP4345448B2 (en) 2003-11-13 2003-11-13 Method for manufacturing cold cathode field emission display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003384027A JP4345448B2 (en) 2003-11-13 2003-11-13 Method for manufacturing cold cathode field emission display

Publications (2)

Publication Number Publication Date
JP2005149850A JP2005149850A (en) 2005-06-09
JP4345448B2 true JP4345448B2 (en) 2009-10-14

Family

ID=34692581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003384027A Expired - Fee Related JP4345448B2 (en) 2003-11-13 2003-11-13 Method for manufacturing cold cathode field emission display

Country Status (1)

Country Link
JP (1) JP4345448B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070013873A (en) * 2005-07-27 2007-01-31 삼성에스디아이 주식회사 Electron emission type backlight unit and flat panel display apparatus

Also Published As

Publication number Publication date
JP2005149850A (en) 2005-06-09

Similar Documents

Publication Publication Date Title
US7156715B2 (en) Triode structure of field emission display and fabrication method thereof
US7541732B2 (en) Electron emission with electron emission regions on cathode electrodes
US20060208628A1 (en) Electron emission device and method for manufacturing the same
KR100591345B1 (en) Electron Emission Device and Production Method Of the Same
JPH04137343A (en) Picture display device
JP2006049287A (en) Electron emission device and its manufacturing method
US5723052A (en) Soft luminescence of field emission display
US5880554A (en) Soft luminescence of field emission display
KR100661142B1 (en) Electron emission device and field emission display
US7615916B2 (en) Electron emission device including enhanced beam focusing and method of fabrication
JPH08264109A (en) Particle emitter, and field emission type device, and their manufacture
JP2006073516A (en) Electron emitting element and manufacturing method of the same
JP2006019282A (en) Electron emission element and its manufacturing method
JP4345448B2 (en) Method for manufacturing cold cathode field emission display
US7245067B2 (en) Electron emission device
JP2004193105A (en) Triode type field emission element and field emission display using it
KR100556747B1 (en) Field emission device
KR100542318B1 (en) Field emission display device and method for manufacturing the same
JP4507557B2 (en) Method for manufacturing electron-emitting device and method for manufacturing display device
KR20010046802A (en) Field emission display device having focusing electrode and manufacturing method thereof and focusing method of electron beam using the same
US20070120462A1 (en) Electron emission device, method of manufacturing the electron emission device, and electron emission display having the electron emission device
JP2005317534A (en) Electron emission display device
JP2003203554A (en) Electron emitting element
JP2005116231A (en) Manufacturing method of cold cathode field electron emission display device
KR100724369B1 (en) Field emission device with ultraviolet protection layer and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090623

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090706

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees