JP4341228B2 - Nitride-based optical element and manufacturing method thereof - Google Patents

Nitride-based optical element and manufacturing method thereof Download PDF

Info

Publication number
JP4341228B2
JP4341228B2 JP2002318015A JP2002318015A JP4341228B2 JP 4341228 B2 JP4341228 B2 JP 4341228B2 JP 2002318015 A JP2002318015 A JP 2002318015A JP 2002318015 A JP2002318015 A JP 2002318015A JP 4341228 B2 JP4341228 B2 JP 4341228B2
Authority
JP
Japan
Prior art keywords
metal
layer
nitride semiconductor
metal layer
type nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002318015A
Other languages
Japanese (ja)
Other versions
JP2004153110A (en
Inventor
貴彦 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2002318015A priority Critical patent/JP4341228B2/en
Publication of JP2004153110A publication Critical patent/JP2004153110A/en
Application granted granted Critical
Publication of JP4341228B2 publication Critical patent/JP4341228B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、発光ダイオード、レーザダイオード等の発光素子や、光センサ、太陽電池等の受光素子に使用される窒化物半導体を用いた光学素子に関し、さらに詳しくは、フリップチップ型の窒化物半導体光学素子に関する。
【0002】
【従来の技術】
現在、青色発光等の短波長発光が可能な窒化物半導体を用いた光学素子が注目され、高輝度な青色LEDや青緑色LEDがディスプレイ、信号灯等に実用化されている。窒化物半導体光学素子を実装基板に実装するには、例えば、光学素子の半導体層を下側にし、光学素子の正電極及び負電極を実装基板上の配線用電極に対向させて接続するフリップチップ型実装方法が用いられている。
【0003】
フリップチップ型実装方法に用いる光学素子は、基板上に形成されたn型窒化物半導体層及びp型窒化物半導体層と、そのn型窒化物半導体層及びp型窒化物半導体層にそれぞれ接続され基板上の同一平面側に形成された正極及び負極と、を有しており、実装基板への実装は、p型窒化物半導体層及びn型窒化物半導体層を下側にし、正電極及び負電極を実装基板上の配線用電極に対向させ、金属バンプを介して配線用電極に押圧接触させて接続することにより行うことができる。
【0004】
ここで、金属バンプを形成するには、金属ワイヤの先端部を溶融させてボール状とし、そのボールを正電極及び負電極に圧着する方法や、金属バンプとの密着性を確保するため厚膜の正電極を用いる方法や、薄膜の正電極の上に厚膜のパッド電極を設ける方法が考えられる。
【0005】
【特許文献1】
特開2000−183400号公報
【0006】
【発明が解決しようとする課題】
しかし、上記の金属ワイヤの先端部を溶融させてボールにする方法は、ボールを電極毎に圧着させる必要があり、また電極の位置決めに時間を要するため、金属バンプの作製に長時間を要するという問題がある。一方、同時に多数の金属バンプを形成することができる方法として、電解メッキ法がある。しかし、電解メッキ法ではメッキ電流を流すための通電用電極を設ける必要があり、絶縁性基板を用いている光学素子に適用するのは困難である。
【0007】
また、金属バンプとの密着性を向上させるために厚膜の正電極を用いると、正電極のシート抵抗が低下し、発光強度の分布が均一でなくなるという問題も生じる。この原因としては、n型窒化物半導体層のシート抵抗が正電極のシート抵抗に比べ大きいことが理由として考えられる。すなわち、正電極のシート抵抗を小さくしても、n型半導体層のシート抵抗がそれに比べて大きければ、電流は抵抗の小さい負電極の周辺を流れ易くなり、負電極の周辺で明るく、そこから離れるにつれて暗くなると考えられる。また、パッド電極を設ける場合においても、パッド電極をボンディングを容易にするため厚膜にする必要があり、同様な問題が考えられる。
【0008】
そこで、本発明は、上記課題を解決し、均一な発光特性を維持しながら金属バンプと、電極及び窒化物半導体層との密着性を向上させるとともに、金属バンプを効率良く作製することにより、生産性及び発光特性に優れた窒化物半導体光学素子及びその製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
本出願人は、低コストでの生産が可能であり、かつ高い生産性を期待できる無電解メッキ法を用いて金属バンプを作製することを鋭意検討し、その結果、無電解メッキで形成した金属バンプとの密着性に優れた窒化物半導体光学素子を見出し、本発明を完成させたものである。
すなわち、本発明の窒化物半導体光学素子は、基板上に積層されたn型窒化物半導体層及びp型窒化物半導体層と、該p型窒化物半導体層に接続された正電極を有し、該正電極を金属バンプを介して実装基板に接続するフリップチップ型の窒化物半導体光学素子であって、上記正電極が2層以上の金属層からなり、該2層以上の金属層は、上記p型窒化物半導体層に接する第1の金属層と、上記金属バンプに接する第2の金属層とを有し、上記第1の金属層は厚さ200Å〜1000Åであり、Rh、Pd及びPtから選択されるいずれか1種の金属を有し、上記第2の金属層は厚さ50Å〜3000Åであり、Au、Ag、Cu、Rh、Pd及びPtから選択されるいずれか1種の金属を有し、上記第1及び第2の金属層が上記金属バンプを構成する金属より延性の大きい金属から成り、上記第1の金属層を構成する金属の延性が上記第2の金属層を構成する金属の延性よりも大きいことを特徴とする。
【0010】
本発明によれば、金属バンプを作製するに際し、少なくとも正電極のp型窒化物半導体層に接する第1の金属層及び金属バンプに接する第2の金属層を、金属バンプを構成する金属より延性の大きい金属で構成することにより、金属バンプの応力が緩和され、金属バンプが正電極から、又は金属バンプに接合した正電極がp型窒化物半導体層から剥離するのを防止し、密着性を高めることができる。これにより、正電極を厚くする必要がないので、正電極のシート抵抗とn型窒化物半導体層のシート抵抗との差が大きくならず、発光強度の均一性を維持することが可能となる。ここで、延性が大きい金属とは破断までに生じた塑性変形が大きい金属をいい、例えば、JIS Z 2241で規定する破断伸びが、金属バンプを構成する金属よりも大きい金属をいう。
【0011】
本発明においては、金属バンプを構成する金属に、Ni又はCuを用いることができる。その場合、第1の金属層は少なくとも、Rh、Pd、及びPtから選択されるいずれか1種の金属を有することが好ましい。また、第2の金属層は少なくとも、Au、Ag、Cu、Rh、Pd、及びPtから選択されるいずれか1種の金属を有することが好ましい。
【0012】
また、本発明の窒化物半導体光学素子は、負電極を2層以上の金属層で構成し、金属バンプに接する第2の金属層は少なくとも、Au、Ag、Al、Cu、Rh、Pd、及びPtから選択されるいずれか1種の金属を有することが好ましい。
【0013】
また、金属バンプには、無電解メッキで形成したメッキバンプを用いることができる。
【0014】
本発明の窒化物半導体光学素子は、例えば、以下の方法により作製することができる。すなわち、本発明の窒化物半導体光学素子の製造方法は、基板上にn型窒化物半導体層及びp型窒化物半導体層を積層する工程と、上記p型窒化物半導体層に接続される正電極として、Rh、Pd及びPtから選択されるいずれか1種の金属を有する厚さ200Å〜1000Åの第1の金属層と、Au、Ag、Cu、Rh、Pd及びPtから選択されるいずれか1種の金属を有する厚さ50Å〜3000Åの第2の金属層とを順に形成する工程と、上記第2の金属層に接して、上記第2の金属層を構成する金属より延性の小さいNiメッキ又はCuメッキを形成し、該メッキを介して実装基板に接続する工程、とを有し、上記第1の金属層を構成する金属の延性が上記第2の金属層を構成する金属の延性よりも大きいことを特徴とする。
【0015】
また、電極を形成した後、非酸化雰囲気で400℃以上の温度でアニールすることが好ましい。ここで、非酸化雰囲気とは実質的に酸素を含まない雰囲気をいう。
【0016】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
図1は、本発明の実施の形態に係る窒化物半導体光学素子(以下、光学素子と略す。)の構造の一例を示す模式断面図である。図1の光学素子1は、基板2の上に順次形成されたn型窒化物半導体層3とp型窒化物半導体層4と、一端が露出したn型窒化物半導体層3の上面に形成された負電極6と、p型窒化物半導体層4の上面のほぼ全面に形成され、その上面の一部にボンディング面を有する正電極5と、絶縁性保護膜7とからなっている。絶縁性保護膜7は、ボンディング面以外の正電極5の上面と、ボンディング面以外の負電極6の上面と、n型窒化物半導体層3の周囲に露出した基板2の上面とに渡って連続して形成され、正電極5と負電極6とを分離絶縁している。さらに、正電極5と負電極6のぞれぞれのボンディング面には、無電解メッキによりメッキバンプ8,9が形成されている。また、正電極5は、メッキバンプに接する第2の金属層である最上層の金属層5aと、p型窒化物半導体層4に接する第1の金属層である最下層の金属層5cと、最上層と最下層の金属層の間の第3の金属層である中間層5bと、から構成されている。また、負電極6は、メッキバンプに接する第2の金属層である最上層の金属層6aと、n型窒化物半導体層3に接する第1の金属層である最下層の金属6cと、から構成されている。
【0017】
メッキバンプを構成する金属には、無電解メッキが可能で導電性の高いNi又はCuを用いることできる。無電解メッキによれば、Niは析出速度が大きく短時間でメッキバンプを形成することができ、また低コストであるので好ましい。メッキバンプの厚さは、1〜150μm、より好ましくは1〜50μmである。また、メッキバンプを無電解Niメッキ上に無電解Auメッキを設けた2層構造にすることもできる。例えば、無電解Niを1〜150μmの高さに形成し、その無電解Niメッキ上に無電解Auメッキを5000Å以下の高さで形成すると、配線基板とのボンディング性が良好となり好ましい。
【0018】
メッキバンプは、例えば、以下の方法により形成することができる。すなわち、絶縁性保護膜を用いて正電極と負電極を分離絶縁した後、光学素子の全面にレジスト層を形成する。次に、正電極及び負電極のボンディング面を露出させるように所定のマスクを用いてレジスト層を露光し、ボンディング面上のレジスト層を除去することにより、ボンディング面を露出させる。次に、光学素子が形成されているウェハを酸溶液を用いて洗浄後、所定のメッキ金属を含む所定温度の無電解メッキ浴の中に、ウェハを所定時間浸漬してボンディング面上にメッキバンプを成長させる。メッキバンプの厚さは、浸漬時間、メッキ浴のpHや温度、そして浸漬回数等を変化させることにより調整することができる。ここで、メッキ浴には公知のメッキ浴を使用することができ、例えば、Niメッキには、Ni−P系やNi−B系を用いることができるが、析出速度が速く、高い硬度が得られ低コストであるNi−P系のメッキ浴が好ましい。
【0019】
なお、正電極及び負電極を形成した後、無電解メッキを行う前、非酸化雰囲気、好ましくは窒ガス又はアルゴンガスの存在下、400℃以上、好ましくは、400℃以上600℃以下で光学素子をアニール処理することが好ましい。最上層の金属の酸化を防ぐことができ、メッキバンプとの密着性を向上させることができるからである。
【0020】
正電極を構成する金属は、上記のメッキバンプを構成する金属よりも延性の大きい金属を用いる必要がある。最下層の金属層を構成する金属には少なくとも、Rh、Pd及びPtから選択されるいずれか1種の金属を用いることが好ましい。いずれも、p型窒化物半導体層とのオーミック接触が可能であり、さらに、発光層から光に対する反射率が高いからである。特にRhはp型窒化物半導体層との密着性が良好であり好ましい。最下層の金属層の厚さは、200〜1000Å、より好ましくは200〜800Åである。200Åより小さいと密着性が不十分であり、1000Åより大きいとn型窒化物半導体層のシート抵抗よりも小さくなるからである。
【0021】
また、正電極の最上層の金属層を構成する金属には少なくとも、Au、Ag、Cu、Rh、Pd及びPtから選択されるいずれか1種の金属を用いることが好ましい。最上層の厚さは、50〜3000Å、より好ましくは100〜1000Åである。特に、メッキバンプにNiを用いる場合には、Pdを用いることが好ましい。Pd層がシード層となり、無電解Niメッキを行う場合に、活性化処理が不要となるからである。
【0022】
また、正電極の中間層は、最上層及び最下層の金属層のそれぞれとの間に良好な密着性を確保して、メッキバンプと正電極及びp型窒化物半導体層との間の密着性を確保する働きを有する。中間層の金属層を構成する金属には少なくとも、Pt、Au、Ir及びPdから選択される少なくとも1種の金属を用いることができるが、Irが好ましい。また、中間層の厚さは、200〜1000Å、より好ましくは200〜500Åである。なお、最上層と最下層との組合せによっては、中間層は省略することもできる。
【0023】
ここで、正電極の最下層を構成する金属の延性が最上層を構成する金属の延性よりも大きいことが好ましい。p型窒化物半導体層との密着性を一層高めることができるからである。例えば、メッキバンプを構成する金属にNiを用いた場合、最上層/中間層/最下層が、Pd/Ir/Rh、Pd/Rh、Pt/Ir/Rh、Au/Ir/Rh、Pt/Rh/Au/Rhの組合せを挙げることができる。特に、Pd/Ir/Rhの組合せが好ましい。
【0024】
また、正電極を構成する金属層の総膜厚は、200〜5000Å、より好ましくは、200〜1000Åである。5000Åよりも大きいとシート抵抗が小さくなりn型窒化物半導体層のシート抵抗との差が大きくなりすぎるからである。また、200Åよりも小さいとメッキバンプとの密着性が不十分になるからである。
【0025】
負電極も2層以上の金属層で構成することができる。n型窒化物半導体層に接する最下層の金属層を構成する金属は、n型窒化物半導体とオーミック接触が可能であれば特に限定されない。好ましくは、少なくとも、Pt、Ti、Al、Ni、Au、W及びVから選択されるいずれか1種の金属を用いることができる。最下層の金属層の厚さは、50〜500Å、より好ましくは100〜200Åである。
【0026】
また、負電極の最上層の金属層を構成する金属には少なくとも、Au、Ag、Al、Cu、Rh、Pd及びPtから選択されるいずれか1種の金属を用いることができる。最上層の厚さは、50〜3000Å、より好ましくは100〜1000Åである。また、上述のように、メッキバンプにNiを用いる場合には、Pdを用いることが好ましい。Pd層がシード層となり、無電解Niメッキを行う場合に、活性化処理が不要となるからである。
【0027】
【実施例】
実施例1.
(光学素子の作製)
サファイアから成る絶縁性基板1上に、n型窒化物半導体層2、p型窒化物半導体層3、発光層をMOVPE法により形成した。アニーリング後、ウェハを反応容器から取出し、最上層のp型窒化物半導体層の表面にSiOから成る絶縁膜を形成した後、その絶縁膜の表面に所定形状のレジスト膜を形成した。次に、RIE(反応性イオンエッチング)装置でp型窒化物半導体層側からエッチングを行い、負電極を形成するn型窒化物半導体層の表面を露出させた。次に、絶縁膜を酸により剥離させた後、p型窒化物半導体層の表面のほぼ全面に、Rh、Ir、Pdをこの順で、膜厚400Å/200Å/1000Åで積層して正電極を形成した。一方、エッチングにより露出させたn型窒化物半導体層の表面には、W、Alをこの順で、膜厚200Å/3500Åで積層して負電極を形成した。正電極及び負電極を形成後、400℃、窒素ガス雰囲気下で光学素子を加熱処理した。
【0028】
次に、パターニングにより正電極と負電極のボンディング面のみを露出させた後、ボンディング面以外の素子全体を覆うようにSiOから成る絶縁性保護膜を形成した。
【0029】
(メッキバンプ形成)
次に、ニッケルイオンと、還元剤に次亜リン酸ナトリウムを含むメッキ液にウェハを浸漬し、ニッケルを析出させて厚さ50μmのメッキバンプを正電極及び負電極のボンディング面に形成した。
【0030】
(密着性の評価)
メッキバンプと、正電極及びp型窒化物半導体層との密着性は、引張り試験機を用いた剥離試験を行い、メッキバンプが正電極又はp型窒化物半導体層から剥離した時のせん断力を測定することにより評価した。
【0031】
(発光特性の評価)
FFP測定を行い、光学素子の発光分布を評価した。
【0032】
比較例
正電極にNi/Pt(膜厚100Å/500Å)を用い、パッド電極としてPt(膜厚7000Å)を正電極上に積層し、負電極にW/Al(膜厚200Å/2000Å)を用いた以外は、実施例1と同様の方法により窒化物半導体光学素子を作製した。
【0033】
(結果)
剥離試験の結果、せん断力は比較例の50gfに対し、実施例1では420gfと大きく増加し、密着性が大きく向上した。
また、比較例に比べ、実施例1では発光強度の分布がより均一になった。
【0034】
【発明の効果】
以上説明したように、本発明の窒化物半導体光学素子は、正電極及び負電極の少なくとも一方を2層以上の金属層で構成し、少なくとも正電極のp型窒化物半導体層に接する最下層の金属層及び金属バンプに接する最上層の金属層に、金属バンプを構成する金属より延性の大きい金属を用いるようにしたので、最上層及び最下層の金属層が金属バンプの応力を緩和させて、金属バンプと正電極及びp型窒化物半導体層との密着性を向上させることができる。また、厚膜の正電極を用いる必要がなく、またパッド電極を用いる必要もないので、正電極のシート抵抗とn型窒化物半導体層のシート抵抗との差が大きくならず、発光強度の均一性を維持することが可能となる。これにより、生産性及び発光特性に優れたフリップチップ型の窒化物半導体光学素子を提供することが可能となる。
【図面の簡単な説明】
【図1】 本発明の実施の形態に係る窒化物半導体光学素子の構造を示す模式断面図である。
【符号の説明】
1 光学素子、2 基板、 3 n型窒化物半導体層、4 p型窒化物半導体層、5 正電極、5a 最上層、5b 中間層、5c 最下層、6 負電極、6a 最上層、6c 最下層、7 絶縁性保護膜、8,9 メッキバンプ。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an optical element using a nitride semiconductor used for a light emitting element such as a light emitting diode or a laser diode, or a light receiving element such as an optical sensor or a solar cell, and more specifically, a flip-chip type nitride semiconductor optical. It relates to an element.
[0002]
[Prior art]
At present, optical elements using nitride semiconductors capable of emitting short wavelengths such as blue light are attracting attention, and high-intensity blue LEDs and blue-green LEDs have been put to practical use in displays, signal lights, and the like. To mount a nitride semiconductor optical element on a mounting substrate, for example, flip chip in which the semiconductor layer of the optical element is on the lower side and the positive electrode and the negative electrode of the optical element are connected to the wiring electrodes on the mounting substrate. A type mounting method is used.
[0003]
Optical elements used in the flip chip mounting method are connected to an n-type nitride semiconductor layer and a p-type nitride semiconductor layer formed on a substrate, and the n-type nitride semiconductor layer and the p-type nitride semiconductor layer, respectively. A positive electrode and a negative electrode formed on the same plane side on the substrate, and mounting on the mounting substrate is performed with the p-type nitride semiconductor layer and the n-type nitride semiconductor layer on the lower side, and the positive electrode and the negative electrode This can be done by making the electrode face the wiring electrode on the mounting substrate and pressing and connecting to the wiring electrode through the metal bump.
[0004]
Here, in order to form a metal bump, the tip of the metal wire is melted into a ball shape, and the ball is pressure-bonded to the positive electrode and the negative electrode, or a thick film is used to ensure adhesion with the metal bump. A method using a positive electrode and a method of providing a thick pad electrode on a thin positive electrode are conceivable.
[0005]
[Patent Document 1]
Japanese Patent Laid-Open No. 2000-183400
[Problems to be solved by the invention]
However, the method of melting the tip of the metal wire to form a ball requires that the ball be pressure-bonded for each electrode, and it takes time to position the electrode, so that it takes a long time to produce the metal bump. There's a problem. On the other hand, there is an electrolytic plating method as a method for simultaneously forming a large number of metal bumps. However, it is necessary to provide a current-carrying electrode for flowing a plating current in the electrolytic plating method, and it is difficult to apply to an optical element using an insulating substrate.
[0007]
In addition, when a thick positive electrode is used to improve the adhesion to the metal bump, the sheet resistance of the positive electrode is lowered, and the problem is that the emission intensity distribution is not uniform. A possible reason for this is that the sheet resistance of the n-type nitride semiconductor layer is larger than the sheet resistance of the positive electrode. That is, even if the sheet resistance of the positive electrode is reduced, if the sheet resistance of the n-type semiconductor layer is larger than that, the current can easily flow around the negative electrode having a small resistance, and the light is bright around the negative electrode. It will be darker as you leave. In the case where the pad electrode is provided, the pad electrode needs to be thick in order to facilitate bonding, and the same problem can be considered.
[0008]
Therefore, the present invention solves the above-mentioned problems, improves the adhesion between the metal bumps, the electrode and the nitride semiconductor layer while maintaining uniform light emission characteristics, and produces the metal bumps efficiently, It is an object of the present invention to provide a nitride semiconductor optical element having excellent properties and light emission characteristics and a method for manufacturing the same.
[0009]
[Means for Solving the Problems]
The present applicant has eagerly studied to produce metal bumps using an electroless plating method that can be produced at low cost and can be expected to have high productivity, and as a result, a metal formed by electroless plating. The present invention has been completed by finding a nitride semiconductor optical element having excellent adhesion to a bump.
That is, the nitride semiconductor optical element of the present invention has an n-type nitride semiconductor layer and a p-type nitride semiconductor layer stacked on a substrate, and a positive electrode connected to the p-type nitride semiconductor layer, the positive electrode a flip chip-type nitride semiconductor optical device to be connected to the mounting substrate via the metal bumps, the positive electrode is made of two or more metal layers, said two or more metal layers, said having a first metal layer in contact with the p-type nitride semiconductor layer, a second metal layer in contact with the metal bumps, the first metal layer has a thickness of 200Å~1000Å, Rh, Pd and Pt And the second metal layer has a thickness of 50 to 3000 mm and any one metal selected from Au, Ag, Cu, Rh, Pd and Pt has, the first and second metal layers the metal bumps Ri consists large metal ductile than the metal constituting the metal ductility constituting the first metal layer being greater than the ductility of the metal constituting the second metal layer.
[0010]
According to the present invention, when producing a metal bump, at least the first metal layer in contact with the p-type nitride semiconductor layer of the positive electrode and the second metal layer in contact with the metal bump are more ductile than the metal constituting the metal bump. By constituting the metal with a large metal, the stress of the metal bump is relieved, and the metal bump is prevented from peeling from the positive electrode or the positive electrode bonded to the metal bump from the p-type nitride semiconductor layer. Can be increased. Thereby, since it is not necessary to increase the thickness of the positive electrode, the difference between the sheet resistance of the positive electrode and the sheet resistance of the n-type nitride semiconductor layer does not increase, and the uniformity of the emission intensity can be maintained. Here, the metal having a large ductility refers to a metal having a large plastic deformation that has occurred until breakage. For example, a metal having a larger elongation at break as defined in JIS Z 2241 than a metal constituting the metal bump.
[0011]
In the present invention, Ni or Cu can be used for the metal constituting the metal bump. In that case, it is preferable that the first metal layer has at least one metal selected from Rh, Pd, and Pt. The second metal layer preferably contains at least one metal selected from Au, Ag, Cu, Rh, Pd, and Pt.
[0012]
In the nitride semiconductor optical element of the present invention, the negative electrode is composed of two or more metal layers, and the second metal layer in contact with the metal bump is at least Au, Ag, Al, Cu, Rh, Pd, and It is preferable to have any one metal selected from Pt.
[0013]
Moreover, the metal bump can be a plating bump formed by electroless plating.
[0014]
The nitride semiconductor optical element of the present invention can be produced, for example, by the following method. That is, the method for manufacturing a nitride semiconductor optical element of the present invention includes a step of laminating an n-type nitride semiconductor layer and a p-type nitride semiconductor layer on a substrate, and a positive electrode connected to the p-type nitride semiconductor layer. As described above, any one selected from Au, Ag, Cu, Rh, Pd and Pt, and a first metal layer having a thickness of 200 to 1000 mm having any one metal selected from Rh, Pd and Pt. A step of sequentially forming a second metal layer having a thickness of 50 to 3000 mm having a seed metal, and Ni plating in contact with the second metal layer and having a lower ductility than the metal constituting the second metal layer Or forming a Cu plating and connecting to the mounting substrate through the plating, and the ductility of the metal constituting the first metal layer is greater than the ductility of the metal constituting the second metal layer. Is also large.
[0015]
Further, after forming the electrode, it is preferable to anneal at a temperature of 400 ° C. or higher in a non-oxidizing atmosphere. Here, the non-oxidizing atmosphere refers to an atmosphere that does not substantially contain oxygen.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a schematic cross-sectional view showing an example of the structure of a nitride semiconductor optical element (hereinafter abbreviated as an optical element) according to an embodiment of the present invention. 1 is formed on the upper surface of an n-type nitride semiconductor layer 3 and a p-type nitride semiconductor layer 4 that are sequentially formed on a substrate 2 and an n-type nitride semiconductor layer 3 with one end exposed. The negative electrode 6 is formed on a substantially entire upper surface of the p-type nitride semiconductor layer 4 and includes a positive electrode 5 having a bonding surface on a part of the upper surface, and an insulating protective film 7. The insulating protective film 7 is continuous over the upper surface of the positive electrode 5 other than the bonding surface, the upper surface of the negative electrode 6 other than the bonding surface, and the upper surface of the substrate 2 exposed around the n-type nitride semiconductor layer 3. The positive electrode 5 and the negative electrode 6 are separated and insulated. Further, plating bumps 8 and 9 are formed on the bonding surfaces of the positive electrode 5 and the negative electrode 6 by electroless plating. The positive electrode 5 includes an uppermost metal layer 5a that is a second metal layer in contact with the plating bump, and a lowermost metal layer 5c that is a first metal layer in contact with the p-type nitride semiconductor layer 4. The intermediate layer 5b is a third metal layer between the uppermost layer and the lowermost metal layer. The negative electrode 6 includes an uppermost metal layer 6a that is a second metal layer in contact with the plating bump, and a lowermost metal layer 6c that is a first metal layer in contact with the n-type nitride semiconductor layer 3. It is configured.
[0017]
As the metal constituting the plating bump, Ni or Cu that can be electrolessly plated and has high conductivity can be used. Electroless plating is preferable because Ni has a high deposition rate and can form plating bumps in a short time and is low in cost. The thickness of the plating bump is 1 to 150 μm, more preferably 1 to 50 μm. Further, the plating bump may be a two-layer structure in which electroless Au plating is provided on electroless Ni plating. For example, when electroless Ni is formed to a height of 1 to 150 μm and electroless Au plating is formed on the electroless Ni plating at a height of 5000 mm or less, the bonding property with the wiring board is good, which is preferable.
[0018]
The plating bump can be formed by the following method, for example. That is, after the positive electrode and the negative electrode are separated and insulated using an insulating protective film, a resist layer is formed on the entire surface of the optical element. Next, the resist layer is exposed using a predetermined mask so that the bonding surfaces of the positive electrode and the negative electrode are exposed, and the bonding layer is exposed by removing the resist layer on the bonding surface. Next, the wafer on which the optical element is formed is washed with an acid solution, and the wafer is immersed in an electroless plating bath containing a predetermined plating metal at a predetermined temperature for a predetermined time, so that plating bumps are formed on the bonding surface. Grow. The thickness of the plating bump can be adjusted by changing the immersion time, the pH and temperature of the plating bath, the number of immersions, and the like. Here, a known plating bath can be used as the plating bath. For example, a Ni-P system or a Ni-B system can be used for Ni plating, but the deposition rate is high and high hardness is obtained. Ni-P-based plating baths that are low in cost are preferable.
[0019]
In addition, after forming a positive electrode and a negative electrode, before performing electroless plating, it is 400 degreeC or more in the presence of a non-oxidizing atmosphere, Preferably nitrogen gas or argon gas, Preferably it is 400 degreeC or more and 600 degrees C or less, and an optical element Is preferably annealed. This is because oxidation of the uppermost layer metal can be prevented and adhesion with the plating bump can be improved.
[0020]
As the metal constituting the positive electrode, it is necessary to use a metal having a higher ductility than the metal constituting the plating bump. It is preferable to use at least one metal selected from Rh, Pd, and Pt as the metal constituting the lowermost metal layer. In any case, ohmic contact with the p-type nitride semiconductor layer is possible, and furthermore, the reflectance of light from the light emitting layer is high. In particular, Rh is preferable because of good adhesion to the p-type nitride semiconductor layer. The thickness of the lowermost metal layer is 200 to 1000 mm, more preferably 200 to 800 mm. This is because the adhesiveness is insufficient if it is smaller than 200 mm, and the sheet resistance of the n-type nitride semiconductor layer is smaller than 1000 mm.
[0021]
Moreover, it is preferable to use at least one metal selected from Au, Ag, Cu, Rh, Pd, and Pt as the metal constituting the uppermost metal layer of the positive electrode. The thickness of the uppermost layer is 50 to 3000 mm, more preferably 100 to 1000 mm. In particular, when Ni is used for the plating bump, it is preferable to use Pd. This is because when the Pd layer becomes a seed layer and electroless Ni plating is performed, the activation process is not necessary.
[0022]
The intermediate layer of the positive electrode ensures good adhesion between the uppermost layer and the lowermost metal layer, and the adhesion between the plating bump, the positive electrode, and the p-type nitride semiconductor layer. It has a function to ensure. At least one metal selected from Pt, Au, Ir and Pd can be used as the metal constituting the metal layer of the intermediate layer, and Ir is preferable. The intermediate layer has a thickness of 200 to 1000 mm, more preferably 200 to 500 mm. The intermediate layer can be omitted depending on the combination of the uppermost layer and the lowermost layer.
[0023]
Here, it is preferable that the ductility of the metal constituting the lowermost layer of the positive electrode is larger than the ductility of the metal constituting the uppermost layer. This is because the adhesion to the p-type nitride semiconductor layer can be further enhanced. For example, when Ni is used for the metal constituting the plating bump, the uppermost layer / intermediate layer / lowermost layer is Pd / Ir / Rh, Pd / Rh, Pt / Ir / Rh, Au / Ir / Rh, Pt / Rh. A combination of / Au / Rh can be mentioned. In particular, a combination of Pd / Ir / Rh is preferable.
[0024]
Moreover, the total film thickness of the metal layer which comprises a positive electrode is 200-5000 mm, More preferably, it is 200-1000 mm. This is because if it exceeds 5000 mm, the sheet resistance decreases and the difference from the sheet resistance of the n-type nitride semiconductor layer becomes too large. Moreover, it is because adhesiveness with a plating bump will become inadequate when smaller than 200 mm.
[0025]
The negative electrode can also be composed of two or more metal layers. The metal constituting the lowermost metal layer in contact with the n-type nitride semiconductor layer is not particularly limited as long as ohmic contact with the n-type nitride semiconductor is possible. Preferably, at least one metal selected from Pt, Ti, Al, Ni, Au, W, and V can be used. The thickness of the lowermost metal layer is 50 to 500 mm, more preferably 100 to 200 mm.
[0026]
Further, at least one metal selected from Au, Ag, Al, Cu, Rh, Pd, and Pt can be used as the metal constituting the uppermost metal layer of the negative electrode. The thickness of the uppermost layer is 50 to 3000 mm, more preferably 100 to 1000 mm. Further, as described above, when Ni is used for the plating bump, it is preferable to use Pd. This is because when the Pd layer becomes a seed layer and electroless Ni plating is performed, the activation process is not necessary.
[0027]
【Example】
Example 1.
(Production of optical elements)
On the insulating substrate 1 made of sapphire, an n-type nitride semiconductor layer 2, a p-type nitride semiconductor layer 3, and a light emitting layer were formed by the MOVPE method. After annealing, the wafer was taken out of the reaction vessel, an insulating film made of SiO 2 was formed on the surface of the uppermost p-type nitride semiconductor layer, and a resist film having a predetermined shape was formed on the surface of the insulating film. Next, etching was performed from the p-type nitride semiconductor layer side with an RIE (reactive ion etching) apparatus to expose the surface of the n-type nitride semiconductor layer forming the negative electrode. Next, after peeling off the insulating film with acid, Rh, Ir, and Pd are stacked in this order in a thickness of 400 mm / 200 mm / 1000 mm on the entire surface of the p-type nitride semiconductor layer to form a positive electrode. Formed. On the other hand, on the surface of the n-type nitride semiconductor layer exposed by etching, W and Al were laminated in this order at a film thickness of 200 mm / 3500 mm to form a negative electrode. After forming the positive electrode and the negative electrode, the optical element was heat-treated at 400 ° C. in a nitrogen gas atmosphere.
[0028]
Next, after exposing only the bonding surface of the positive electrode and the negative electrode by patterning, an insulating protective film made of SiO 2 was formed so as to cover the entire element other than the bonding surface.
[0029]
(Plating bump formation)
Next, the wafer was immersed in a plating solution containing nickel ions and sodium hypophosphite in the reducing agent, and nickel was deposited to form 50 μm-thick plating bumps on the bonding surfaces of the positive electrode and the negative electrode.
[0030]
(Evaluation of adhesion)
The adhesion between the plating bump and the positive electrode and the p-type nitride semiconductor layer is determined by performing a peel test using a tensile tester and measuring the shear force when the plating bump peels from the positive electrode or the p-type nitride semiconductor layer. Evaluation was made by measuring.
[0031]
(Evaluation of luminous characteristics)
FFP measurement was performed to evaluate the light emission distribution of the optical element.
[0032]
Comparative Example Using Ni / Pt (film thickness: 100 mm / 500 mm) as the positive electrode, Pt (film thickness: 7000 mm) as the pad electrode is laminated on the positive electrode, and W / Al (film thickness: 200 mm / 2000 mm) is used as the negative electrode. A nitride semiconductor optical element was produced by the same method as in Example 1 except that.
[0033]
(result)
As a result of the peel test, the shear force increased greatly to 420 gf in Example 1 compared to 50 gf of the comparative example, and the adhesion was greatly improved.
In addition, compared with the comparative example, in Example 1, the emission intensity distribution was more uniform.
[0034]
【The invention's effect】
As described above, in the nitride semiconductor optical element of the present invention, at least one of the positive electrode and the negative electrode is composed of two or more metal layers, and the lowest layer in contact with at least the p-type nitride semiconductor layer of the positive electrode. Since the metal having higher ductility than the metal constituting the metal bump is used for the uppermost metal layer in contact with the metal layer and the metal bump, the uppermost metal layer and the lowermost metal layer alleviate the stress of the metal bump, The adhesion between the metal bump, the positive electrode, and the p-type nitride semiconductor layer can be improved. Further, since it is not necessary to use a thick positive electrode and a pad electrode, the difference between the sheet resistance of the positive electrode and the sheet resistance of the n-type nitride semiconductor layer does not increase, and the light emission intensity is uniform. It becomes possible to maintain sex. As a result, it is possible to provide a flip-chip type nitride semiconductor optical element excellent in productivity and light emission characteristics.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing the structure of a nitride semiconductor optical element according to an embodiment of the present invention.
[Explanation of symbols]
1 optical element, 2 substrate, 3 n-type nitride semiconductor layer, 4 p-type nitride semiconductor layer, 5 positive electrode, 5a top layer, 5b intermediate layer, 5c bottom layer, 6 negative electrode, 6a top layer, 6c bottom layer , 7 Insulating protective film, 8, 9 Plating bump.

Claims (8)

基板上に積層されたn型窒化物半導体層及びp型窒化物半導体層と、該p型窒化物半導体層に接続された正電極を有し、該正電極を金属バンプを介して実装基板に接続するフリップチップ型の窒化物半導体光学素子であって、
上記正電極が2層以上の金属層からなり、該2層以上の金属層は、上記p型窒化物半導体層に接する第1の金属層と、上記金属バンプに接する第2の金属層とを有し、
上記第1の金属層は厚さ200Å〜1000Åであり、Rh、Pd及びPtから選択されるいずれか1種の金属を有し、上記第2の金属層は厚さ50Å〜3000Åであり、Au、Ag、Cu、Rh、Pd及びPtから選択されるいずれか1種の金属を有し、
上記第1及び第2の金属層が上記金属バンプを構成する金属より延性の大きい金属から成り、上記第1の金属層を構成する金属の延性が上記第2の金属層を構成する金属の延性よりも大きい窒化物半導体光学素子。
An n-type nitride semiconductor layer and a p-type nitride semiconductor layer stacked on a substrate, and a positive electrode connected to the p-type nitride semiconductor layer, the positive electrode being mounted on a mounting substrate via a metal bump Flip chip type nitride semiconductor optical element to be connected,
The positive electrode is composed of two or more metal layers, and the two or more metal layers include a first metal layer in contact with the p-type nitride semiconductor layer and a second metal layer in contact with the metal bump. Have
The first metal layer has a thickness of 200 to 1000 mm, has any one metal selected from Rh, Pd, and Pt, the second metal layer has a thickness of 50 to 3000 mm, Au , Having any one metal selected from Ag, Cu, Rh, Pd and Pt,
The first and second metal layers are made of a metal having a higher ductility than the metal constituting the metal bump, and the ductility of the metal constituting the first metal layer is the ductility of the metal constituting the second metal layer. Larger nitride semiconductor optical element.
上記第1の金属層と上記第2の金属層との間に第3の金属層を有し、該第3の金属層は厚さ200Å〜1000Åであり、Pt、Au、Ir及びPdから選択されるいずれか1種の金属を有する請求項1記載の窒化物半導体光学素子。  A third metal layer is provided between the first metal layer and the second metal layer, and the third metal layer has a thickness of 200 mm to 1000 mm and is selected from Pt, Au, Ir, and Pd The nitride semiconductor optical element according to claim 1, comprising any one kind of metal. 上記金属バンプを構成する金属は、Ni又はCuである請求項1又は2に記載の窒化物半導体光学素子。  The nitride semiconductor optical element according to claim 1 or 2, wherein the metal constituting the metal bump is Ni or Cu. 上記金属バンプを構成する金属はNiであり、上記第2の金属層/上記第3の金属層/上記第1の金属層の組み合わせは、Pd/Ir/Rh、Pt/Ir/Rh及びAu/Ir/Rhの組み合わせから選択されるいずれか1種である請求項2記載の窒化物半導体光学素子。The metal constituting the metal bump is Ni, and the combinations of the second metal layer / the third metal layer / the first metal layer are Pd / Ir / Rh , Pt / Ir / Rh and Au. The nitride semiconductor optical element according to claim 2, which is any one selected from the combination of / Ir / Rh. 上記n型窒化物半導体層に接続され上記正電極と同一面側に形成されてなる負電極を有し、
上記負電極は、上記n型窒化物半導体層に接する第1の金属層と、上記金属バンプに接する第2の金属層とを有し、該第2の金属層は少なくとも、Au、Ag、Al、Cu、Rh、Pd及びPtから選択されるいずれか1種の金属を有する請求項1から請求項4のいずれか一つに記載の窒化物半導体光学素子。
A negative electrode connected to the n-type nitride semiconductor layer and formed on the same side as the positive electrode;
The negative electrode includes a first metal layer in contact with the n-type nitride semiconductor layer and a second metal layer in contact with the metal bump, and the second metal layer includes at least Au, Ag, Al 5. The nitride semiconductor optical element according to claim 1, comprising any one metal selected from Cu, Rh, Pd, and Pt.
上記金属バンプは、無電解メッキにより形成されてなるメッキバンプである請求項1から請求項5のいずれか一つに記載の窒化物半導体発光素子。  6. The nitride semiconductor light emitting device according to claim 1, wherein the metal bump is a plated bump formed by electroless plating. 基板上にn型窒化物半導体層及びp型窒化物半導体層を積層する工程と、
上記p型窒化物半導体層に接続される正電極として、Rh、Pd及びPtから選択されるいずれか1種の金属を有する厚さ200Å〜1000Åの第1の金属層と、Au、Ag、Cu、Rh、Pd及びPtから選択されるいずれか1種の金属を有する厚さ50Å〜3000Åの第2の金属層とを順に形成する工程と、
上記第2の金属層に接して、上記第2の金属層を構成する金属より延性の小さいNiメッキ又はCuメッキを形成し、該メッキを介して実装基板に接続する工程、とを有し、
上記第1の金属層を構成する金属の延性が上記第2の金属層を構成する金属の延性よりも大きい窒化物半導体光学素子の製造方法。
Laminating an n-type nitride semiconductor layer and a p-type nitride semiconductor layer on a substrate;
As a positive electrode connected to the p-type nitride semiconductor layer, a first metal layer having a thickness of 200 mm to 1000 mm having any one metal selected from Rh, Pd, and Pt, Au, Ag, Cu A step of sequentially forming a second metal layer having a thickness of 50 mm to 3000 mm having any one metal selected from Rh, Pd and Pt;
Forming a Ni plating or Cu plating that is less ductile than the metal constituting the second metal layer in contact with the second metal layer , and connecting to the mounting substrate through the plating, and
A method for manufacturing a nitride semiconductor optical element, wherein the ductility of the metal constituting the first metal layer is greater than the ductility of the metal constituting the second metal layer.
上記第1の金属層と上記第2の金属層との間に第3の金属層を形成する工程を有し、該第3の金属層は厚さ200Å〜1000Åであり、Pt、Au、Ir及びPdから選択されるいずれか1種の金属を有する請求項7記載の製造方法。  Forming a third metal layer between the first metal layer and the second metal layer, wherein the third metal layer has a thickness of 200 mm to 1000 mm; Pt, Au, Ir The manufacturing method of Claim 7 which has any one kind of metal selected from Pd.
JP2002318015A 2002-10-31 2002-10-31 Nitride-based optical element and manufacturing method thereof Expired - Fee Related JP4341228B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002318015A JP4341228B2 (en) 2002-10-31 2002-10-31 Nitride-based optical element and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002318015A JP4341228B2 (en) 2002-10-31 2002-10-31 Nitride-based optical element and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2004153110A JP2004153110A (en) 2004-05-27
JP4341228B2 true JP4341228B2 (en) 2009-10-07

Family

ID=32461261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002318015A Expired - Fee Related JP4341228B2 (en) 2002-10-31 2002-10-31 Nitride-based optical element and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4341228B2 (en)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4539284B2 (en) * 2004-10-26 2010-09-08 パナソニック株式会社 Light emitting element mounting structure and method for manufacturing light emitting element mounting structure
JP2006147847A (en) * 2004-11-19 2006-06-08 Pioneer Electronic Corp Bump forming method and structure for bonding
JP4735054B2 (en) * 2005-05-30 2011-07-27 ソニー株式会社 Manufacturing method of light emitting diode
CN100552994C (en) * 2005-09-13 2009-10-21 昭和电工株式会社 Nitride semiconductor photogenerator and manufacture method thereof
JP5130635B2 (en) * 2006-03-08 2013-01-30 ヤマハ株式会社 Manufacturing method of semiconductor device
US8124999B2 (en) 2008-07-18 2012-02-28 Toyoda Gosei Co., Ltd. Light emitting element and method of making the same
US8927959B2 (en) 2010-06-18 2015-01-06 Sensor Electronic Technology, Inc. Deep ultraviolet light emitting diode
US8907322B2 (en) * 2010-06-18 2014-12-09 Sensor Electronic Technology, Inc. Deep ultraviolet light emitting diode
US9806226B2 (en) 2010-06-18 2017-10-31 Sensor Electronic Technology, Inc. Deep ultraviolet light emitting diode
JP5226047B2 (en) * 2010-08-26 2013-07-03 シャープ株式会社 Mounting method of semiconductor light emitting device
JP5782823B2 (en) 2011-04-27 2015-09-24 日亜化学工業株式会社 Nitride semiconductor light emitting device and manufacturing method thereof
JP5988489B2 (en) * 2012-10-31 2016-09-07 Dowaエレクトロニクス株式会社 Semiconductor device and manufacturing method thereof
JP2015195244A (en) 2014-03-31 2015-11-05 ソニー株式会社 Semiconductor unit, semiconductor element, light emitting device, display device and semiconductor element manufacturing method

Also Published As

Publication number Publication date
JP2004153110A (en) 2004-05-27

Similar Documents

Publication Publication Date Title
JP4341228B2 (en) Nitride-based optical element and manufacturing method thereof
US9887331B2 (en) LED leadframe or LED substrate, semiconductor device, and method for manufacturing LED leadframe or LED substrate
US6800501B2 (en) Electrode for light-emitting semiconductor devices and method of producing the electrode
US20110121326A1 (en) Submount Having Reflective Cu-Ni-Ag Pads Formed Using Electroless Deposition
CN101785085A (en) Method for handling a semiconductor wafer assembly
US7964975B2 (en) Metal-resin-boned structured body and resin-encapsulated semiconductor device, and fabrication method for them
JP2008041866A (en) Nitride semiconductor element
KR20010083160A (en) Method for preparing a conductive pad for electrical connection and conductive pad formed
JP5578960B2 (en) Lead frame for optical semiconductor device and manufacturing method thereof
JP4963950B2 (en) Semiconductor light emitting device and manufacturing method thereof
CN111725170A (en) Lead frame
JP5771124B2 (en) LED lead frame and manufacturing method thereof
JP5871174B2 (en) LED lead frame or substrate, semiconductor device, and LED lead frame or substrate manufacturing method
KR101227020B1 (en) Method for manufacturing semiconductor device
TWI811532B (en) Lead frame
US6653738B2 (en) Semiconductor device
US9461211B2 (en) Method for producing a connection region of an optoelectronic semiconductor chip
KR20130029990A (en) Light emitting diode lead frame having high reflectivity and method for plating thereof
JPH11111909A (en) Lead frame for semiconductor device
TWI820313B (en) Lead frame
US10658272B2 (en) Method for manufacturing semiconductor device
JPS6395661A (en) Semiconductor element electrode
US20050040212A1 (en) Method for manufacturing nitride light-emitting device
JP2000012899A (en) Manufacture of nitride semiconductor device
JP4011257B2 (en) LIGHT EMITTING ELEMENT AND MANUFACTURING METHOD THEREOF

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060328

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060328

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060418

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090629

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4341228

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130717

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees