JP4339976B2

JP4339976B2 - Power module board

Info

Publication number: JP4339976B2
Application number: JP35915299A
Authority: JP
Inventors: 修濱田
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1999-12-17
Filing date: 1999-12-17
Publication date: 2009-10-07
Anticipated expiration: 2019-12-17
Also published as: JP2001177203A

Description

【０００１】
【発明の属する技術分野】
本発明は、電気自動車、ハイブリット車、新幹線、地下鉄、通勤電車、エレベーター、クレーンや空調装置等に搭載されるパワーデバイスであるIGBT（Insulated Gate Bipolar Transistor）や、半導体素子が収容搭載される半導体素子収納用パッケージや、半導体素子の他にコンデンサや抵抗体等の各種電子部品が搭載される混成集積回路装置等で、大電流を流すことが可能な低抵抗配線導体を有する放熱回路基板に関するものである。
【０００２】
【従来の技術】
パワーデバイスは最も歴史ある半導体素子であるが、近年、高耐圧化、大電流化、高速・高周波化、高機能化が著しく進み、ＩＧＢＴ、ＧＴＯ、ＩＰＭ、パワーＭＯＳＦＥＴ等の高速のＭＯＳ系パワーデバイスが出現するに至った。これらのパワーデバイスは、自動車、インバータ電車、ストロボ、電子レンジ、ゴルフカート等に広く利用されている。しかしながら、環境問題を背景にハイブリッド車、電気自動車が一般に普及しつつある昨今では、これらのパワーデバイス、特にＩＧＢＴの高耐電圧化、小型化、薄型化、軽量化が要求されている。
【０００３】
一方、大電流化に伴い半導体素子から発生する熱も増加の一途をたどっている。この熱を効率よく放散するため、大電力のパワーモジュール基板では、良好な熱伝導率を有する窒化アルミニウム質のセラミック基板を利用したものや、更に金属放熱板や金属放熱フィンを取り付けたものも採用されるようになった。
【０００４】
このようなパワーモジュール基板は、当初、簡単な工作機械等に使用されてきたが、ここ数年、電車の駆動部、電気自動車、ハイブリットカー等で使用されるようになり、より厳しい環境条件下で使用されるようになってきた。このような背景により、そのパワーモジュール基板の重要な構成部材として使用される窒化アルミニウム質のセラミック基板に対しても、耐熱性の向上、熱負荷時の熱応力に対する強度の向上が要求されるようになってきた。
【０００５】
従来、窒化アルミニウム質のセラミック基板は、窒化アルミニウム粉末と希土類元素酸化物またはアルカリ土類金属との混合粉末の成形体を常圧窒素雰囲気中で焼結させる方法や、上記混合粉末をホットプレス焼結する方法などにより窒化アルミニウム質のセラミック基板を作製し、それをさらに加工して製造されていた。
【０００６】
一方、金属とセラミックスを接合する方法としては、Ｍｏ−Ｍｎ法、活性金属ろう付け法、硫化銅法、ＤＢＣ法、銅メタライズ法などがあるが、特に大電力パワーモジュール基板では、従来のアルミナ質のセラミック基板に変わって高熱伝導の窒化アルミニウム質のセラミック基板が注目されており、ある程度の繰り返し耐熱衝撃に耐えうる銅板の接合方法としては、例えば特開平３−２６１６６９号公報に記載されている銅板の外周部全周に０．２５ｍｍ以上のろう材フィレットを形成する方法、特開平６−２７５９４８号公報、特開平６−３５０２１５号公報、特開平８−１３９４２０号公報に記載されている非酸化性雰囲気下もしくは真空中で熱処理する方法が提案されている。
【０００７】
ここで、図３を用いて、従来のパワーモジュール基板の構造を説明する。
窒化アルミニウム質のセラミック基板５の片面には表面にＮｉメッキからなる金属層３が施された多孔質金属層４からなる導電性電極、もう一方の面には同じく表面にＮｉメッキからなる金属層１４が施された接合用の多孔質金属層１３が接合されており、Ｎｉメッキからなる金属層３の上にはさらに半導体素子１がはんだ２により固定されている。また、多孔質金属層１３は、Ｎｉメッキからなる金属層１４を介して、放熱板１６とはんだ１５もしくは樹脂により接合されている。更に放熱板１４は押さえ治具８及びネジ９により冷却器７に熱伝導性グリス６を介して組み付けられている。セラミック基板５は概ね素子２〜３個の実装可能な小型サイズに分割された構造となっている。
【０００８】
ところが、従来のパワーモジュール基板では、多孔質金属層４にはんだ２で半導体素子１を固定する際に、多孔質金属層４にニッケルメッキからなる金属層３を形成し、はんだ２との濡れを向上させているが、従来の手法でははんだ２内にボイドが残留し、これが半導体素子１からの熱放散に悪影響を与えている事が判った。
【０００９】
図２（ａ）（ｂ）は、従来のパワーモジュール基板のはんだ層のボイドを示す図であり、多孔質金属層４の上には、はんだ流れを改善するため金属層３が形成され、この上に半導体素子１がはんだ２により固定される構造となっていた。図２（ａ）は、透過Ｘ線によりはんだ２のボイドの分布を調べたものであるが、図に示すように、従来は大小のボイドがはんだ２中に散在していた。
【００１０】
【発明が解決しようとする課題】
つまり、パワーモジュール用回路基板の多孔質金属層４には、はんだやロウ材の流れを良くするために、表面に無電解ニッケルメッキからなる金属層３が施されるが、半導体素子１を搭載するはんだ付けの際にはんだ２内にボイドが発生したり、はんだの濡れが悪くなるという問題があった。
【００１１】
このため、１００Ａ以上の大電流を扱う場合には、はんだ２内にボイド等が存在するとボイド上の半導体素子１が部分発熱し、半導体素子１が発生する熱が均一に十分放熱されないために半導体素子１が劣化するという問題が発生していた。
【００１２】
【課題を解決する為の手段】
本発明者等は、鋭意検討した結果、セラミックス基板少なくとも一方の面に形成した多孔質金属層を３００〜７００ＭＰａの引張り応力が残留した金属層で被覆するとともに、該金属層上に半導体素子等を搭載したことを特徴とする。
【００１３】
本発明によれば、はんだ濡れ性が良好で、且つはんだ内部に発生するボイドが極めて少ないパワーモジュール基板とすることができるので、半導体素子からの発熱を有効に放熱することができ、多孔質金属層とセラミック基板との熱膨張差に起因する熱応力によって誘発されるセラミック基板へのクラック発生や進展を防ぎ、導電性電極に１００Ａ以上の大電流を流すことが可能なパワーモジュール基板を提供できるようになる。しかもそのパワーモジュール基板を実際の車載条件である−４０℃〜１５０℃の冷熱環境で繰り返し使用しても不具合の起こらない高信頼性のパワーモジュール基板の提供が可能となる。
【００１４】
また、本発明は、前記金属層の厚みが０．５〜５．０μｍであり、その表面粗さが０．５〜３．０μｍであることを特徴とする。
【００１５】
【発明の実施の形態】
以下、本発明のパワーモジュール基板を図面に基づき詳細に説明する。
【００１６】
図１は、本発明のパワーモジュール基板の一実施例を示す断面図である。セラミック基板５の表面には、多孔質金属層４および金属層３が順次積層された導電性電極が設けられ、前記多孔質電極層４には、３００〜７００ＭＰａの引張り応力が残留した金属層３が被覆されている。そして、半導体素子１がはんだ２により前記金属層３上に搭載されている。
【００１７】
さらに、セラミック基板５は、押さえ治具８のネジ９を締め付けることにより、高熱伝導性グリース６を介して放熱板７に密着固定されている。また、半導体素子１は、ワイヤーボンド１２により、バスバー１０や信号配線１１と接続されている。
【００１８】
前記多孔質金属層４は、ＪＩＳ−Ｃ２１４１に基づき気孔率が３〜２５％、特に５〜１５％であることが好ましい。これは多孔質金属層４に形成される気孔率が３％未満であると、多孔質金属層４のヤング率を、セラミックス基板５との間に発生する熱応力を吸収できるものとすることができず、また２５％を越えると多孔質金属層４の電気抵抗、熱抵抗が大きくなり、半導体素子１と外部電気回路との接続を良好に行うことができなくなるためである。
【００１９】
なお、この多孔質金属層４を形成する金属は、低抵抗であればいかなる材料から構成されてもよいが、特に銅（Ｃｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）の群から選ばれる少なくとも１種が好ましく、特に熱伝導性に優れ、安価である等の点から銅（Ｃｕ）が最適である。
【００２０】
又、この多孔質金属層４中の気孔は、直径の平均が３０μｍを越えると配線電極の単位面積あたりの密度のばらつきが大きくなり、多孔質金属層４の電気抵抗、熱抵抗に部分的に大きな部分が発生して半導体素子１と外部電気回路との電気的接続を良好に行えなくなる場合があることから、この気孔の直径は３０μｍ以下、特に１０μｍ以下であることが望ましい。
【００２１】
この多孔質金属層４の厚さは５０〜６００μｍであることが望ましい。これは、厚さが５０μｍよりも薄いと、熱膨張差によって発生する応力を十分に緩和できず、６００μｍを越える厚さに形成することが難しく、また、熱抵抗が悪化する恐れがあるためである。
【００２２】
さらに、多孔質金属層４の表面には、金属層３が形成される。この金属層３を形成する理由は、多孔質金属層４の表面に直接はんだ２を流そうとしても、はんだ２が多孔質金属層４にうまく濡れず半導体素子１を固定できないからである。また、金属層３は、はんだ２の流れを良くするため、還元雰囲気中で熱処理する。還元雰囲気中で処理する理由は、酸化雰囲気中で処理し金属層３の表面が酸化すると、はんだ２の濡れが悪くなるからである。
【００２３】
多孔質金属層４の表面に形成する金属層３は、メッキにより形成することが好ましい。これにより、面全体に均質な金属層３を形成することができ、はんだ２層中に発生するボイドを抑制できる。
【００２４】
さらに、前記金属層３は厚み０．５〜５．０μｍであることが望ましい。これは金属層３の厚さが０．５μｍより薄いと多孔質金属層４上にピンホールと呼ばれる金属層３が形成されない部分が発生しやすく、金属層３の外観が悪くなり、金属層３とはんだ２との濡れ性も悪くなってしまう。一方、金属層３の厚みが５．０μｍを越えると多孔質金属層４との接合強度が弱くなってしまったり、金属層３の被膜中にトラップされるガス量が増え、チップ等を鉛−錫を主成分とするはんだ合金で接合する際にトラップされたガスが排出され、ボイドの発生原因となる。
【００２５】
また、金属層３を形成した面の表面粗さ（Ｒａ）については、０．３〜３．０μｍであることが望ましい。ただしこれは、金属層３を形成した下地の表面粗さを意味しており前記金属層３自体の表面粗さを意味するものではなく、はんだの濡れ性に金属層３の下地の表面状態が影響することを意味している。これは前記表面粗さを０．３〜３．０μｍとすると、金属層３の皮膜中にトラップされたガスが、はんだ２と金属層３の界面を移動し外部へ排出されるのにちょうどよい具合になっているものと推定している。
【００２６】
また、還元雰囲気中で熱処理した後の金属層３被膜中の残留応力値を３００〜７００ＭＰａの引っ張り応力とすることが本発明の要旨である。金属層３中の残留応力が引っ張り応力であるのは、金属層３が熱処理により焼結し収縮するためで、その結果、金属層３被膜中に引張り応力が働いている。この引張り応力が、３００ＭＰａ未満であると熱処理が十分でなく、熱処理によるガスの排出が不十分で半導体素子１をはんだ付けする際に、はんだ層２中にボイドが多数発生する。また、引張り応力が７００ＭＰａを越えると、ガスの排出は十分であるが金属層３の濡れ性が良くなりすぎて、却って気孔が残留しやすくなってしまう。
【００２７】
この金属層３の残留応力は、Ｘ線応力解析装置により測定することができる。Ｘ線応力解析装置のメカニズムは、被測定物に残留応力があるとそれに従って被測定物の結晶格子が歪む。この結晶格子の歪みをＸ線回折装置により解析して、残留応力が引っ張り応力なのか圧縮応力なのか、また、その大きさがどれ位なのかを判定することができる。
【００２８】
また、これまで、メッキ等の手法で形成する金属層３について、例えば、熱処理する条件は決めることができても、その状態を具体的に数値化する手法がなかった。例えば、同じＮｉメッキでもボロン系のＮｉメッキとリン系のＮｉメッキでは焼き付け温度が異なる。そこで本発明者等は、前記金属層３の状態を判定する指標として、残留応力を利用しているのである。
【００２９】
そして、金属層３の材質としては、Ｎｉ、Ｃｕが使用可能であるが、耐酸化性、耐熱性を考慮すると、Ｎｉを使用することが好ましい。
【００３０】
また、Ｎｉメッキからなる金属層３に関しては、ボロン（Ｂ）を含む無電界Ｎｉメッキにより形成することが望ましい。はんだのボイド、濡れ性評価においてＮｉ被膜中にボロン（Ｂ）を含まない無電解リンＮｉ（Ｐ−Ｎｉ）メッキ、及び電解Ｎｉメッキについては、はんだボイド、はんだ濡れに対して良好な結果が得られない場合がある。一方、ボロン（Ｂ）を含む無電解Ｎｉ（Ｂ−Ｎｉ）メッキにおいてもメッキによる金属層３の厚みが０．５μｍ以下であるとピンホール等の無メッキ部が発生しやすく、はんだの濡れが悪く引け巣や半導体素子の浮きが発生する。逆にメッキによる金属層３の厚みが５μｍを越えるとボイドは増加する傾向となる。これは、メッキによる金属層３の厚みが厚くなるとメッキの被膜中にトラップするガス量が増大し、はんだリフローの際にメッキ被膜中にトラップされていたガスがはんだ２と半導体素子１間にトラップされるものと考えられる。
【００３１】
図２（ｃ）（ｄ）に、本発明のパワーモジュール基板のはんだ２のボイドを示す図を示した。多孔質金属層４の上には、はんだ流れを改善するため金属層３が形成され、この上に半導体素子１がはんだ２により固定される構造となっている。図２（ａ）に示すように、従来は大小のボイドがはんだ２中に散在していたのに対し、本発明のはんだ２層中のボイド分布を調べた図２（ｃ）には、ボイドがほとんど見られない。このように、金属層３を改善することにより、はんだ２層中のボイドを大きく改善できることが判る。
【００３２】
セラミック基板５は一般に多層配線基板に適用されるアルミナ（Ａｌ₂Ｏ₃ ）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ₃Ｎ₄）のうちの少なくとも１種を主成分とするセラミック焼結体であればいずれも適用できるが、高熱伝導性が要求されるパワーモジュール基板としては窒化アルミニウムを用いることが望ましい。
【００３３】
アルミナとしては、高強度で熱伝導率が高くなる純度９９％以上のアルミナを使用することが望ましい。焼結助剤としては、ＳｉＯ₂、ＭｇＯ、ＣａＯ等が使用できる。窒化アルミニウムとしては、例えば焼結助剤として０．５〜５重量％の希土類元素酸化物を含有するものを使用できる。また、窒化珪素としては、例えば希土類元素酸化物２〜１０重量％、アルミナ１〜３重量％、ＳｉＯ₂２〜５重量％含有するものを使用できる。
【００３４】
次に、図１に示した本発明のパワーモジュール基板を作製する具体的な方法について説明する。
【００３５】
先ず、所定のセラミック原料粉末にアクリル樹脂などの有機バインダー、可塑剤、溶剤等を添加混合してスラリーを調整し、該スラリーをドクターブレード法、カレンダー法、圧延法などのシート形成法によってセラミックシートを成型する。
【００３６】
前記シートを適宜寸法に加工したものを必要な厚さとなるように積層し、脱脂工程を経てセラミック材料に応じて適当な焼成温度で焼成する。例えばＡｌ₂Ｏ₃の場合は１５００〜１７００℃、ＡｌＮの場合は１７００〜２０００℃、Ｓｉ₃Ｎ₄の場合は１６００〜２０００℃で焼成することが好ましい。
【００３７】
次に、上記のようにして作製されたセラミックス基板５の片面に、金属粒子を粒度配合したスラリーを所定厚みで塗布し、焼き付け処理を施すことにより、所定の気孔率で且つ気孔径が３０μｍ以下である微細な気孔を持つ多孔質金属層４を形成する。より具体的には、前記金属粒子を焼き付ける際に、その金属粒子に適した温度よりもやや低い温度で焼成して焼結の進行を制御することによって、所定の気孔を残存させる。その後、この多孔質金属層４の表面に、所定の厚みの金属層３を形成し、金属層３の引っ張り応力が３００〜７００ＭＰａとなるような熱処理を施すことにより、本発明のパワーモジュール基板を作製することができる。
【００３８】
具体的には、前記金属層３としてリン系のＮｉメッキを用いる場合は３００℃程度、ボロン系のＮｉメッキを用いる場合は、４５０℃程度の温度の還元雰囲気中で熱処理すると、前記金属層３の上に理想的なはんだ２の層を形成することができる。これより極端に温度が低いと、Ｎｉメッキからなる金属層３中のガスの抜けが不十分で、はんだ２の層中にボイドが生成する原因となり、また、極端に温度が高いと、金属層３に対するはんだ２の濡れ性が良くなりすぎて、はんだ２の層中にボイドが生成する。このボイドの生成を管理するのに、代用特性として、金属層３の残留応力を測定する事が有効である。
【００３９】
【実施例】
実施例１
セラミック基板５としてＡｌ₂Ｏ₃、ＡｌＮからなるセラミック基板５を作製した。Ａｌ₂Ｏ₃粉末にＳｉＯ₂、ＣａＯ及びＭｇＯの粉末を合計で１０重量％添加したＡｌ₂Ｏ₃組成物、あるいはＡｌＮ粉末にＣａＯ０．５重量％、Ｙ₂Ｏ₃５重量％を添加したＡｌＮ組成物に、アクリル系の有機性バインダーと可塑剤、溶剤を添加混合してスラリーを調整し、該スラリーをドクターブレード法により厚さ約３００μｍのシート状に成形した。前記シートを適宜寸法に加工したものを必要な厚さとなるように積層密着したのち所定寸法に切断し、この積層体をＡｌ₂Ｏ₃系については１６００℃、ＡｌＮ系については１８５０℃で焼成し、縦３２ｍｍ、横１７ｍｍ、厚さ１．５ｍｍの配線基板を作製した。
【００４０】
さらに、セラミック基板５の表面の多孔質金属層４を形成する部分に、Ａｇ−Ｃｕ−Ｔｉからなるメタライズ層を９００〜１１００℃の温度で焼き付けた後、粒度配合したＣｕ、Ａｇ、Ａｌ等の粉末を含有するスラリーを所定厚み積層し、焼き付け処理を施して多孔質金属層４とした。より具体的には、所定の金属粒子を焼き付ける際に、その金属粒子に適した温度よりも低い温度で焼成して焼結の進行を制御することによって、所定の気孔を残存することができる。
【００４１】
かくして得られた前記セラミック基板５の多孔質金属層４の表面にＮｉメッキからなる金属層３を所定厚み形成し、還元雰囲気４５０℃でアニール処理を施し、高温はんだリボン（サイズ１３×１３×０．２ｍｍ）を用いて半導体素子のはんだリフローを行った。はんだリフローはＮ₂−Ｈ₂混合雰囲気中にて行い、はんだの濡れ、及び透過Ｘ線によりはんだボイドの発生率を調査した。また、金属層３の残留応力は、理学電気製のＸ線応力解析装置ＲＡＤを用いて、評価した。今回用いたＮｉからなる金属層３については、（３１１）面のピークを使用して、そのピークシフトから残留応力を評価した。また、Ｎｉのヤング率は１９２ＧＰａ、ポアソン比は０．３１として、残留応力を計算した。
【００４２】
また、前記基板のはんだリフローのはんだ濡れ評価は、はんだがチップの周囲にメニスカスを形成したものを○、はんだが濡れ拡がりメニスカス形成不十分のものを△、はんだが濡れず引け巣や半導体素子の浮き等があったものは×として評価した。また、はんだボイド率評価は、透過Ｘ線によりフィルム上にボイドを投影し、半導体素子１の面積に対するボイド部分の合計面積比率を測定し、５％以下のものを○、５〜１０％のものを△、１０％を越えるものを×として評価した。結果は表１に示した。
【００４３】
【表１】

【００４４】
表１から判るように、金属層３の残留応力が２００ＭＰａとなるＮｏ．１は、はんだ中に多数のボイドが残留した。これは、金属槽３中の残留ガスの影響によるものと推定している。また、金属層３の残留応力が８００ＭＰａとなるＮｏ．７は、メニスカスがうまく形成されず、ボイドが残留する傾向となった。
【００４５】
これに対し、前記残留応力が３００〜７００ＭＰａであったＮｏ．２〜６、８〜１０は、メニスカスの状態は良好でボイドが少なく良好であった。
【００４６】
実施例２
実施例１において作製したＮｏ．２、５、８、９と同様の条件でＮｏ．１１〜１４に示すはんだ付け強度評価用のサンプルを各々作製し、高温高湿負荷耐久試験を実施した。耐久試験条件は、これらのサンプルを４０℃×８５％ＲＨと８０℃×８５％ＲＨをそれぞれ５分間保持で、３０００サイクル評価し、１０００サイクル毎に５個づつ引っ張り強度を測定し、その平均値により引っ張り強度の変化を評価した。また、引っ張り試験用のはんだ付け部の形状は、４ｍｍ角とした。結果は、表２に示した。
【００４７】
【表２】

【００４８】
表２から判るように、Ｃｕメッキからなる金属層を形成したＮｏ．１３、１４は、３０００サイクルで、強度が５〜１５％劣化したのに対し、Ｎｉメッキからなる金属層３を施したＮｏ．１１、１２は、３０００サイクルまで、ほとんど強度劣化が見られなかった。
【００４９】
この結果から、金属層３としては、Ｎｉメッキの方がより優れていると判断した。
【００５０】
実施例３
メッキ時間の調整によりＮｉメッキからなる金属層３の厚みを０．３〜７μｍまで変量したサンプルと、メッキの表面粗さ（Ｒａ）に関しては、下地の多孔質金属層の表面粗さを０．２〜４μｍの範囲で調整しその上に形成するＮｉメッキからなる金属層厚みを２μｍに固定したサンプルを準備し、各々実施例１と同様な手法で作製した。各条件、５個のサンプルを作製して、ボイド率とはんだメニスカスの状態を、実施例１と同様な方法で評価した。
結果は、表３に示した。
【００５１】
【表３】

【００５２】
表３から判るように、Ｎｉメッキからなる金属層３の厚みが０．３μｍと薄いＮｏ．２１と前記金属層３が７μｍと厚いＮｏ．２６は、ボイドが多く発生し、好ましくなかった。金属層３の厚みが厚いＮｏ．２１は、前処理の時点でのガス抜きが不十分なため、ボイドが増えたものである。また、前記厚みの薄いＮｏ．２７は、金属層３による下地の被覆が不十分で、はんだがうまく濡れず、そのため、ボイドが残留したものである。これに対し、金属層３の厚みが０．５〜５μｍとなるＮｏ．２２〜２５は、ボイド率、はんだメニスカス共に、良好であった。
【００５３】
また、表面粗さについては、表面粗さが０．２μｍとなるＮｏ．２７は、はんだの流れ性が良すぎてメニスカスがほとんどなくなり、はんだにボイドがたくさん発生した。また、表面粗さが４μｍとなるＮｏ．３２は、はんだの流れ性が悪くメニスカスに巣が発生しはんだにボイドが多く発生した。これに対し、表面粗さが０．３〜３μｍであるＮｏ．２８〜３１は、ボイド率およびはんだメニスカス共に、良好であった。この表面粗さは、ほとんど下地の多孔質金属層４に起因するものであるが、ガス抜けを改善するのに、適当な表面粗さの範囲があるものと判断した。
【００５４】
【発明の効果】
以上詳述したように、セラミックス基板上の少なくとも一方の面に形成した多孔質金属層を３００〜７００ＭＰａの引張り応力が残留する金属層で被覆し、該金属層上に半導体素子等を搭載したことによって、半導体素子等のチップを半田実装する際、はんだ層に発生するボイドを低減することが可能となる。その結果、大電流に適応し得る信頼性に優れた、例えば、車載環境のような厳しい環境下においても故障することのないパワーモジュール基板を提供できるようになる。
【図面の簡単な説明】
【図１】本発明のパワーモジュール基板を示した図であり、（ａ）は縦断面図、（ｂ）は平面図である。
【図２】（ａ）は、従来のパワーモジュール基板のはんだ層のボイドを示す平面図、（ｂ）は（ａ）中のＡ−Ａ断面図、（ｃ）は本発明のパワーモジュール基板のはんだ層のボイドを示す平面図、（ｄ）は（ｃ）中Ｂ―Ｂ断面図である。
【図３】従来のパワーモジュール基板を示した図であり、（ａ）は縦断面図、（ｂ）は平面図である。
【符号の説明】
１：半導体素子
２：はんだ
３：金属層
４：多孔質金属層
５：セラミック基板
６：高熱伝導性グリース
７：放熱板
８：押さえ治具
９：ネジ
１０：バスバー
１１：信号配線
１２：ワイヤーボンド
１３：多孔質金属層
１４：メッキ層
１５：はんだ
１６：放熱板[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an IGBT (Insulated Gate Bipolar Transistor) which is a power device mounted on an electric vehicle, a hybrid vehicle, a bullet train, a subway, a commuter train, an elevator, a crane, an air conditioner, and the like, and a semiconductor device in which a semiconductor element is housed. The present invention relates to a heat dissipation circuit board having a low resistance wiring conductor capable of flowing a large current in a storage package or a hybrid integrated circuit device in which various electronic components such as a capacitor and a resistor are mounted in addition to a semiconductor element. is there.
[0002]
[Prior art]
Power devices are the oldest semiconductor devices, but in recent years, withstand voltages, large currents, high speeds / high frequencies, and high functionality have advanced remarkably, and high-speed MOS power such as IGBTs, GTOs, IPMs, power MOS FETs, etc. The device has arrived. These power devices are widely used in automobiles, inverter trains, strobes, microwave ovens, golf carts and the like. However, in recent years when hybrid vehicles and electric vehicles are becoming widespread against the background of environmental problems, it is required to increase the withstand voltage, size, thickness, and weight of these power devices, particularly IGBTs.
[0003]
On the other hand, the heat generated from the semiconductor element is increasing with the increase in current. In order to dissipate this heat efficiently, high-power power module boards that use a ceramic substrate made of aluminum nitride with good thermal conductivity, and those equipped with metal radiator plates and metal radiator fins are also used. It came to be.
[0004]
Such power module substrates have been used for simple machine tools at the beginning, but in recent years, they have been used in train drive units, electric cars, hybrid cars, etc., under more severe environmental conditions. Has come to be used in. With such a background, it is required that an aluminum nitride-based ceramic substrate used as an important component of the power module substrate be improved in heat resistance and strength against thermal stress during thermal load. It has become.
[0005]
Conventionally, an aluminum nitride ceramic substrate has been manufactured by sintering a mixed powder formed of an aluminum nitride powder and a rare earth element oxide or an alkaline earth metal in a normal pressure nitrogen atmosphere, or by hot pressing the mixed powder. A ceramic substrate made of aluminum nitride was produced by a method such as bonding, and the substrate was further processed.
[0006]
On the other hand, methods for joining metal and ceramic include Mo-Mn method, active metal brazing method, copper sulfide method, DBC method, copper metallization method and the like. As a method of bonding copper plates that can withstand a certain degree of repeated thermal shock, a copper plate described in, for example, Japanese Patent Laid-Open No. 3-261669 is attracting attention. Non-oxidizing method described in JP-A-6-275948, JP-A-6-350215, and JP-A-8-139420 A method of heat treatment in an atmosphere or vacuum has been proposed.
[0007]
Here, the structure of a conventional power module substrate will be described with reference to FIG.
On one side of the aluminum nitride ceramic substrate 5 is a conductive electrode made of a porous metal layer 4 having a metal layer 3 made of Ni plating on the surface, and on the other side, a metal layer made of Ni plating on the surface. The bonding porous metal layer 13 to which 14 is applied is bonded, and the semiconductor element 1 is further fixed by solder 2 on the metal layer 3 made of Ni plating. The porous metal layer 13 is bonded to the heat sink 16 with solder 15 or resin via a metal layer 14 made of Ni plating. Further, the heat radiating plate 14 is assembled to the cooler 7 via the heat conductive grease 6 by a holding jig 8 and screws 9. The ceramic substrate 5 has a structure that is divided into small sizes that can mount two to three elements.
[0008]
However, in the conventional power module substrate, when the semiconductor element 1 is fixed to the porous metal layer 4 with the solder 2, the metal layer 3 made of nickel plating is formed on the porous metal layer 4 to wet the solder 2. Although improved, it has been found that voids remain in the solder 2 in the conventional method, which adversely affects heat dissipation from the semiconductor element 1.
[0009]
2A and 2B are views showing voids of a solder layer of a conventional power module substrate. On the porous metal layer 4, a metal layer 3 is formed to improve the solder flow. The semiconductor element 1 was fixed on the top by solder 2. FIG. 2A shows the distribution of the voids of the solder 2 by transmission X-rays. As shown in the figure, conventionally, large and small voids are scattered in the solder 2.
[0010]
[Problems to be solved by the invention]
That is, the porous metal layer 4 of the power module circuit board is provided with the metal layer 3 made of electroless nickel plating on the surface in order to improve the flow of solder and brazing material. During soldering, there are problems that voids are generated in the solder 2 and solder wettability is deteriorated.
[0011]
For this reason, when a large current of 100 A or more is handled, if there is a void or the like in the solder 2, the semiconductor element 1 on the void partially generates heat, and the heat generated by the semiconductor element 1 is not sufficiently dissipated uniformly. There has been a problem that the element 1 deteriorates.
[0012]
[Means for solving the problems]
As a result of intensive studies, the present inventors have covered a porous metal layer formed on at least one surface of a ceramic substrate with a metal layer having a residual tensile stress of 300 to 700 MPa, and a semiconductor element or the like on the metal layer. It is equipped with it.
[0013]
According to the present invention, it is possible to provide a power module substrate with good solder wettability and very few voids generated inside the solder. Therefore, the heat generated from the semiconductor element can be effectively radiated, and the porous metal It is possible to provide a power module substrate capable of preventing the generation and development of cracks in the ceramic substrate induced by thermal stress due to the thermal expansion difference between the layer and the ceramic substrate, and allowing a large current of 100 A or more to flow through the conductive electrode. It becomes like this. In addition, it is possible to provide a highly reliable power module substrate that does not cause any problems even if the power module substrate is repeatedly used in a cold environment of −40 ° C. to 150 ° C., which is an actual on-vehicle condition.
[0014]
In the present invention, the metal layer has a thickness of 0.5 to 5.0 μm and a surface roughness of 0.5 to 3.0 μm.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a power module substrate of the present invention will be described in detail with reference to the drawings.
[0016]
FIG. 1 is a cross-sectional view showing an embodiment of a power module substrate of the present invention. A conductive electrode in which a porous metal layer 4 and a metal layer 3 are sequentially laminated is provided on the surface of the ceramic substrate 5, and the metal layer 3 in which a tensile stress of 300 to 700 MPa remains in the porous electrode layer 4. Is covered. The semiconductor element 1 is mounted on the metal layer 3 with solder 2.
[0017]
Further, the ceramic substrate 5 is tightly fixed to the heat radiating plate 7 through the high thermal conductive grease 6 by tightening the screw 9 of the holding jig 8. The semiconductor element 1 is connected to the bus bar 10 and the signal wiring 11 by wire bonds 12.
[0018]
The porous metal layer 4 preferably has a porosity of 3 to 25%, particularly 5 to 15% based on JIS-C2141. This means that when the porosity formed in the porous metal layer 4 is less than 3%, the Young's modulus of the porous metal layer 4 can absorb thermal stress generated between the porous metal layer 4 and the ceramic substrate 5. This is because if it exceeds 25%, the electrical resistance and thermal resistance of the porous metal layer 4 increase, and the semiconductor element 1 and the external electrical circuit cannot be connected well.
[0019]
The metal forming the porous metal layer 4 may be composed of any material as long as it has a low resistance, but at least selected from the group of copper (Cu), silver (Ag), and aluminum (Al). One type is preferred, and copper (Cu) is most suitable from the viewpoints of excellent thermal conductivity and low cost.
[0020]
In addition, when the average diameter of the pores in the porous metal layer 4 exceeds 30 μm, the density variation per unit area of the wiring electrode becomes large, and the electrical resistance and thermal resistance of the porous metal layer 4 are partially affected. Since a large portion may be generated and the electrical connection between the semiconductor element 1 and the external electric circuit may not be satisfactorily performed, the diameter of the pores is preferably 30 μm or less, particularly 10 μm or less.
[0021]
The thickness of the porous metal layer 4 is desirably 50 to 600 μm. This is because if the thickness is less than 50 μm, the stress generated by the difference in thermal expansion cannot be sufficiently relaxed, it is difficult to form a thickness exceeding 600 μm, and the thermal resistance may be deteriorated. is there.
[0022]
Further, the metal layer 3 is formed on the surface of the porous metal layer 4. The reason for forming the metal layer 3 is that even if the solder 2 is made to flow directly on the surface of the porous metal layer 4, the solder 2 does not wet well with the porous metal layer 4 and the semiconductor element 1 cannot be fixed. The metal layer 3 is heat-treated in a reducing atmosphere in order to improve the flow of the solder 2. The reason for processing in a reducing atmosphere is that when the surface of the metal layer 3 is oxidized in an oxidizing atmosphere, the solder 2 gets worse.
[0023]
The metal layer 3 formed on the surface of the porous metal layer 4 is preferably formed by plating. Thereby, the homogeneous metal layer 3 can be formed in the whole surface, and the void which generate | occur | produces in two solder layers can be suppressed.
[0024]
Further, the metal layer 3 preferably has a thickness of 0.5 to 5.0 μm. This is because if the thickness of the metal layer 3 is less than 0.5 μm, a portion where the metal layer 3 called a pinhole is not formed is easily formed on the porous metal layer 4, and the appearance of the metal layer 3 is deteriorated. And the wettability with the solder 2 also deteriorates. On the other hand, if the thickness of the metal layer 3 exceeds 5.0 μm, the bonding strength with the porous metal layer 4 becomes weak, or the amount of gas trapped in the coating of the metal layer 3 increases, leading to chip- The trapped gas is discharged when joining with a solder alloy containing tin as a main component, which causes generation of voids.
[0025]
The surface roughness (Ra) of the surface on which the metal layer 3 is formed is preferably 0.3 to 3.0 μm. However, this means the surface roughness of the foundation on which the metal layer 3 is formed, and does not mean the surface roughness of the metal layer 3 itself. The surface condition of the foundation of the metal layer 3 depends on the wettability of the solder. It means to influence. If the surface roughness is 0.3 to 3.0 μm, the gas trapped in the coating of the metal layer 3 moves just through the interface between the solder 2 and the metal layer 3 and is discharged to the outside. Presumed to be in condition.
[0026]
The gist of the present invention is that the residual stress value in the metal layer 3 coating after heat treatment in a reducing atmosphere is a tensile stress of 300 to 700 MPa. The reason why the residual stress in the metal layer 3 is tensile stress is that the metal layer 3 is sintered and contracted by heat treatment, and as a result, tensile stress is acting in the metal layer 3 coating. When the tensile stress is less than 300 MPa, the heat treatment is not sufficient, and the discharge of gas due to the heat treatment is insufficient, and a large number of voids are generated in the solder layer 2 when the semiconductor element 1 is soldered. On the other hand, when the tensile stress exceeds 700 MPa, the gas is sufficiently discharged, but the wettability of the metal layer 3 becomes too good, and the pores tend to remain on the contrary.
[0027]
The residual stress of the metal layer 3 can be measured by an X-ray stress analyzer. The mechanism of the X-ray stress analyzer is that if there is residual stress in the object to be measured, the crystal lattice of the object to be measured is distorted accordingly. By analyzing the distortion of the crystal lattice with an X-ray diffractometer, it is possible to determine whether the residual stress is a tensile stress or a compressive stress, and how large the stress is.
[0028]
Moreover, until now, for the metal layer 3 formed by a technique such as plating, for example, conditions for heat treatment can be determined, but there is no technique for specifically quantifying the state. For example, even with the same Ni plating, the baking temperature differs between boron-based Ni plating and phosphorus-based Ni plating. Therefore, the present inventors use residual stress as an index for determining the state of the metal layer 3.
[0029]
As the material of the metal layer 3, Ni and Cu can be used, but it is preferable to use Ni in consideration of oxidation resistance and heat resistance.
[0030]
The metal layer 3 made of Ni plating is preferably formed by electroless Ni plating containing boron (B). In the evaluation of solder voids and wettability, the electroless phosphorus Ni (P-Ni) plating that does not contain boron (B) in the Ni coating and the electrolytic Ni plating give good results for solder voids and solder wetting. It may not be possible. On the other hand, even in electroless Ni (B—Ni) plating containing boron (B), if the thickness of the metal layer 3 by plating is 0.5 μm or less, non-plated portions such as pinholes are likely to occur, and solder wetting is likely to occur. Bad shrinkage and floating of the semiconductor element occur. On the contrary, when the thickness of the metal layer 3 by plating exceeds 5 μm, voids tend to increase. This is because when the thickness of the metal layer 3 by plating increases, the amount of gas trapped in the plating film increases, and the gas trapped in the plating film during solder reflow is trapped between the solder 2 and the semiconductor element 1. It is considered to be done.
[0031]
FIGS. 2C and 2D are views showing voids of the solder 2 of the power module substrate of the present invention. A metal layer 3 is formed on the porous metal layer 4 in order to improve the solder flow, and the semiconductor element 1 is fixed by the solder 2 thereon. As shown in FIG. 2 (a), large and small voids were conventionally scattered in the solder 2, whereas in FIG. 2 (c) in which the void distribution in the two solder layers of the present invention was examined, Is hardly seen. Thus, it can be seen that the voids in the two solder layers can be greatly improved by improving the metal layer 3.
[0032]
The ceramic substrate 5 is a ceramic sintered body mainly composed of at least one of alumina (Al ₂ O ₃ ), aluminum nitride (AlN), and silicon nitride (Si ₃ N ₄ ), which is generally applied to a multilayer wiring board. Any of them can be applied, but it is desirable to use aluminum nitride as a power module substrate requiring high thermal conductivity.
[0033]
As alumina, it is desirable to use alumina having a purity of 99% or more, which has high strength and high thermal conductivity. As the sintering aid, SiO ₂ , MgO, CaO or the like can be used. As aluminum nitride, for example, one containing 0.5 to 5% by weight of rare earth element oxide as a sintering aid can be used. As the silicon nitride, for example, rare earth oxide 2-10 wt% of alumina 1 to 3 wt%, those containing SiO ₂ 2 to 5% by weight can be used.
[0034]
Next, a specific method for producing the power module substrate of the present invention shown in FIG. 1 will be described.
[0035]
First, an organic binder such as an acrylic resin, a plasticizer, a solvent, and the like are added to a predetermined ceramic raw material powder to prepare a slurry, and the slurry is formed into a ceramic sheet by a sheet forming method such as a doctor blade method, a calendar method, or a rolling method. Is molded.
[0036]
The sheets processed into appropriate dimensions are laminated so as to have a necessary thickness, and are subjected to a degreasing process and fired at an appropriate firing temperature according to the ceramic material. For example, firing is preferably performed at 1500 to 1700 ° C. for Al ₂ O ₃ , 1700 to 2000 ° C. for AlN, and 1600 to 2000 ° C. for Si ₃ N ₄ .
[0037]
Next, a slurry containing metal particles mixed in a predetermined thickness is applied to one surface of the ceramic substrate 5 manufactured as described above at a predetermined thickness, and subjected to a baking treatment, whereby a predetermined porosity and a pore diameter of 30 μm or less. A porous metal layer 4 having fine pores is formed. More specifically, when the metal particles are baked, predetermined pores are left by controlling the progress of sintering by firing at a temperature slightly lower than the temperature suitable for the metal particles. Thereafter, a metal layer 3 having a predetermined thickness is formed on the surface of the porous metal layer 4 and heat treatment is performed so that the tensile stress of the metal layer 3 is 300 to 700 MPa. Can be produced.
[0038]
Specifically, when phosphorus-based Ni plating is used as the metal layer 3, heat treatment is performed in a reducing atmosphere at a temperature of about 450 ° C. when boron-based Ni plating is used. An ideal layer of solder 2 can be formed on the substrate. If the temperature is extremely lower than this, the escape of gas in the metal layer 3 made of Ni plating is insufficient, causing voids to be generated in the layer of the solder 2, and if the temperature is extremely high, the metal layer The wettability of the solder 2 with respect to 3 becomes too good, and voids are generated in the layer of the solder 2. In managing the generation of voids, it is effective to measure the residual stress of the metal layer 3 as a substitute characteristic.
[0039]
【Example】
Example 1
A ceramic substrate 5 made of Al ₂ O ₃ and AlN was produced as the ceramic substrate 5. Al ₂ O ₃ composition in which 10% by weight of SiO ₂ , CaO and MgO powders are added to Al ₂ O ₃ powder, or AlN powder in which 0.5% by weight of CaO and 5% by weight of Y ₂ O ₃ are added to AlN powder. A slurry was prepared by adding and mixing an acrylic organic binder, a plasticizer and a solvent to the composition, and the slurry was formed into a sheet having a thickness of about 300 μm by a doctor blade method. The sheet processed into an appropriate size is laminated and adhered to a required thickness, and then cut into a predetermined size. This laminate is fired at 1600 ° C. for Al ₂ O _{3 and} 1850 ° C. for AlN. A wiring board having a length of 32 mm, a width of 17 mm, and a thickness of 1.5 mm was produced.
[0040]
Furthermore, after baking the metallized layer made of Ag-Cu-Ti on the surface of the ceramic substrate 5 where the porous metal layer 4 is to be formed at a temperature of 900 to 1100 ° C., such as Cu, Ag, Al and the like mixed in particle size. A slurry containing powder was laminated to a predetermined thickness and subjected to baking treatment to form a porous metal layer 4. More specifically, when predetermined metal particles are baked, predetermined pores can remain by firing at a temperature lower than that suitable for the metal particles and controlling the progress of the sintering.
[0041]
A metal layer 3 made of Ni plating is formed in a predetermined thickness on the surface of the porous metal layer 4 of the ceramic substrate 5 thus obtained, annealed in a reducing atmosphere at 450 ° C., and a high temperature solder ribbon (size 13 × 13 × 0). .2 mm) was used to perform solder reflow of the semiconductor element. Solder reflow was performed in an N ₂ —H ₂ mixed atmosphere, and the solder void generation rate was investigated by solder wetting and transmission X-rays. Moreover, the residual stress of the metal layer 3 was evaluated using an X-ray stress analyzer RAD manufactured by Rigaku Denki. Regarding the metal layer 3 made of Ni used this time, the residual stress was evaluated from the peak shift using the peak of the (311) plane. The residual stress was calculated with the Young's modulus of Ni being 192 GPa and the Poisson's ratio being 0.31.
[0042]
In addition, the evaluation of solder wetting in the solder reflow of the substrate is as follows. Those with floating etc. were evaluated as x. In addition, the evaluation of the solder void ratio is performed by projecting voids on the film with transmitted X-rays, measuring the total area ratio of the void portion with respect to the area of the semiconductor element 1, and having 5% or less ○ Were evaluated as Δ, and those exceeding 10% were evaluated as x. The results are shown in Table 1.
[0043]
[Table 1]

[0044]
As can be seen from Table 1, the residual stress of the metal layer 3 is 200 MPa. In No. 1, many voids remained in the solder. This is presumed to be due to the influence of residual gas in the metal tank 3. In addition, No. 1 in which the residual stress of the metal layer 3 is 800 MPa. In No. 7, meniscus was not formed well, and voids tended to remain.
[0045]
On the other hand, the residual stress was 300 to 700 MPa. 2 to 6 and 8 to 10 were good in meniscus state with few voids.
[0046]
Example 2
No. 1 prepared in Example 1. No. 2, 5, 8, and 9 under the same conditions. Samples for evaluation of soldering strength shown in 11 to 14 were prepared, respectively, and a high temperature and high humidity load durability test was performed. The durability test conditions were as follows: these samples were evaluated for 3000 cycles at 40 ° C. × 85% RH and 80 ° C. × 85% RH for 5 minutes, and the tensile strength was measured every 1000 cycles, and the average value was measured. Was used to evaluate the change in tensile strength. Moreover, the shape of the soldering part for a tensile test was 4 mm square. The results are shown in Table 2.
[0047]
[Table 2]

[0048]
As can be seen from Table 2, No. 1 in which a metal layer made of Cu plating was formed. Nos. 13 and 14 have 3000 cycles and the strength deteriorated by 5 to 15%. 11 and 12 showed almost no deterioration in strength until 3000 cycles.
[0049]
From this result, it was judged that the Ni plating was more excellent as the metal layer 3.
[0050]
Example 3
Regarding the sample in which the thickness of the metal layer 3 made of Ni plating was varied to 0.3 to 7 μm by adjusting the plating time and the surface roughness (Ra) of the plating, the surface roughness of the underlying porous metal layer was set to 0. Samples prepared in a range of 2 to 4 μm and having a metal layer thickness of Ni plating formed thereon fixed to 2 μm were prepared, and each was prepared in the same manner as in Example 1. Five samples were prepared under each condition, and the void ratio and the state of the solder meniscus were evaluated in the same manner as in Example 1.
The results are shown in Table 3.
[0051]
[Table 3]

[0052]
As can be seen from Table 3, the thickness of the metal layer 3 made of Ni plating is as thin as 0.3 μm. No. 21 and the metal layer 3 are 7 .mu.m thick. No. 26 was not preferable because many voids were generated. No. 1 in which the metal layer 3 is thick. No. 21 has increased voids due to insufficient degassing at the time of pretreatment. In addition, the thin No. 2 is used. In No. 27, the base layer is not sufficiently covered with the metal layer 3, and the solder does not get wet well, so that voids remain. On the other hand, No. in which the thickness of the metal layer 3 is 0.5 to 5 μm. Nos. 22 to 25 were good in both void ratio and solder meniscus.
[0053]
As for the surface roughness, No. 1 in which the surface roughness is 0.2 μm. In No. 27, the flowability of the solder was too good, the meniscus was almost eliminated, and a lot of voids were generated in the solder. In addition, No. 1 having a surface roughness of 4 μm. In No. 32, the flowability of the solder was poor and a nest was generated in the meniscus, and many voids were generated in the solder. On the other hand, No. having a surface roughness of 0.3 to 3 μm. Nos. 28 to 31 were both good in void ratio and solder meniscus. This surface roughness is mostly due to the underlying porous metal layer 4, but it was judged that there was an appropriate surface roughness range to improve outgassing.
[0054]
【The invention's effect】
As described in detail above, the porous metal layer formed on at least one surface of the ceramic substrate is covered with a metal layer in which a tensile stress of 300 to 700 MPa remains, and a semiconductor element or the like is mounted on the metal layer. Therefore, it is possible to reduce voids generated in the solder layer when a chip such as a semiconductor element is mounted by soldering. As a result, it is possible to provide a power module substrate that is excellent in reliability that can be adapted to a large current and that does not fail even in a severe environment such as an in-vehicle environment.
[Brief description of the drawings]
FIG. 1 is a view showing a power module substrate of the present invention, in which (a) is a longitudinal sectional view and (b) is a plan view.
2A is a plan view showing a void of a solder layer of a conventional power module substrate, FIG. 2B is a cross-sectional view taken along line AA in FIG. 2A, and FIG. 2C is a diagram of the power module substrate of the present invention; The top view which shows the void of a solder layer, (d) is BB sectional drawing in (c).
3A and 3B are diagrams showing a conventional power module substrate, in which FIG. 3A is a longitudinal sectional view, and FIG. 3B is a plan view.
[Explanation of symbols]
1: Semiconductor element 2: Solder 3: Metal layer 4: Porous metal layer 5: Ceramic substrate 6: High thermal conductivity grease 7: Heat sink 8: Holding jig 9: Screw 10: Bus bar 11: Signal wiring 12: Wire bond 13: Porous metal layer 14: Plating layer 15: Solder 16: Heat sink

Claims

A power module substrate in which a porous metal layer formed on at least one surface of a ceramic substrate is covered with a metal layer having a tensile stress of 300 to 700 MPa and a semiconductor element or the like is mounted on the metal layer.

The power module substrate according to claim 1, wherein the metal layer is made of Ni.

2. The power module substrate according to claim 1, wherein the metal layer has a thickness of 0.5 to 5.0 μm and a surface roughness (Ra) of the base layer of 0.5 to 3.0 μm.