JP4335940B2 - データ処理装置及びデータ処理装置における周辺装置保護方法 - Google Patents
データ処理装置及びデータ処理装置における周辺装置保護方法 Download PDFInfo
- Publication number
- JP4335940B2 JP4335940B2 JP2007308459A JP2007308459A JP4335940B2 JP 4335940 B2 JP4335940 B2 JP 4335940B2 JP 2007308459 A JP2007308459 A JP 2007308459A JP 2007308459 A JP2007308459 A JP 2007308459A JP 4335940 B2 JP4335940 B2 JP 4335940B2
- Authority
- JP
- Japan
- Prior art keywords
- access
- setting value
- protection
- peripheral device
- operation authority
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/82—Protecting input, output or interconnection devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2113—Multi-level security, e.g. mandatory access control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Description
以下、図面を参照して本発明の実施の形態について説明する。実施の形態1にかかるデータ処理装置1のブロック図を図1に示す。図1に示すように、データ処理装置1は、演算回路(例えば、CPU:Central Processing Unit)10、記憶装置(例えば、メモリ)11、周辺装置保護回路12、周辺装置A〜D、データバス、周辺バスを有する。CPU10は、データバスを介してメモリ11及び周辺装置保護回路12と接続される。また、CPU10は、周辺装置保護回路12を介して周辺バスと接続される。周辺バスには周辺装置A〜Dが接続される。なお、図1では、4つの周辺装置を示したが、周辺バスにはさらに多くの周辺装置が接続されていても良い。また、図1では、周辺装置保護回路12をデータバスと周辺バスとの間に配置したが、周辺装置保護回路12は、CPU10と周辺装置との間に配置されていれば良く、例えば周辺装置と周辺バスとの接続箇所にそれぞれ配置されていても良い。また、CPU10とデータバスの間に配置されていても良く、この場合、データバスと周辺バスとは同一のバスであり、周辺装置保護回路12によってメモリ11へのアクセスが制限されても良い。
実施の形態2は、周辺装置保護設定回路20の変形例を示すものである。実施の形態2にかかる周辺装置保護設定回路20のブロック図を図8に示す。図8に示すように、実施の形態2にかかる周辺装置保護設定回路20は、設定レジスタ群41a及び設定選択回路42aを有する。
実施の形態3は、実施の形態1の周辺装置保護設定回路20の変形例を示すものである。実施の形態3にかかる周辺装置保護設定回路20のブロック図を図10に示す。図10に示すように、実施の形態3にかかる周辺装置保護設定回路20は、設定選択回路52aを有する。
10 CPU
11 メモリ
12 周辺装置保護回路
20 周辺装置保護設定回路
21a〜21d、41a 設定レジスタ群
22a〜22d、42a、52a 設定選択回路
23a〜23c 権限判定回路
24、26、28、43 AND回路
25、27、29 OR回路
30 アクセス保護回路
31a〜31d アクセス先判定回路
32a〜32d 許可判定回路
33 アクセス制御回路
A〜D 周辺装置
Claims (18)
- 第1動作権限レベル又は前記第1動作権限レベルよりも高い動作権限レベルの第2動作権限レベルで複数のプログラムを実行する演算回路と、
前記演算回路に接続され、前記演算回路の周辺装置に対するアクセスの制御を行う周辺装置保護回路と、を備え、
前記周辺装置保護回路は、
前記周辺装置に対するアクセスの許可又は不許可を指定する設定値を含む第1保護設定値と、
前記第1保護設定値よりも高い保護レベルとして設定され、前記周辺装置に対するアクセスの許可又は不許可を指定する設定値を含む第2保護設定値と、
前記演算回路からの前記周辺装置に対するアクセスが、前記第1動作権限レベルあるいは第2動作権限レベルかどうかを判定し、前記第1動作権限レベルであることを示す第1判定信号と、前記第2動作権限レベルであることを示す第2判定信号とを出力する権限判定回路と、
前記第1判定信号と前記第1保護設定値とを参照し、前記演算回路から不許可となっている前記第1動作権限レベルのアクセスがあるかどうかを示す第3の判定信号を生成し、前記第1及び第2判定信号と前記第2保護設定値とを参照し、前記演算回路から不許可となっている前記第1または第2動作権限レベルのアクセスがあるかどうかを示す第4の判定信号を生成し、前記第3及び第4の判定信号を参照し、不許可となっているアクセスがある場合にはアクセス不許可を、ない場合にはアクセス許可を示すアクセス許可/不許可情報を生成する設定選択回路と、
前記演算回路から出力される前記周辺装置に対するアクセス情報と前記アクセス許可/不許可情報とを入力して前記演算回路から前記周辺装置へのアクセスの許可/不許可を判断するアクセス保護回路と、
を有するデータ処理装置。 - 前記演算回路は、前記複数のプログラム毎に前記第1保護設定値又は前記第2保護設定値を変更する請求項1に記載のデータ処理装置。
- 前記演算回路は、前記第2動作権限レベルで動作している期間に前記第1保護設定値を変更する請求項1又は2に記載のデータ処理装置。
- 前記演算回路は、前記第2動作権限レベルで動作している期間に前記第2保護設定値を変更する請求項1乃至3のいずれか1項に記載のデータ処理装置。
- 前記演算回路は、前記第1動作権限レベルで動作している期間は前記第1保護設定値及び前記第2保護設定値を変更することができない請求項1乃至4のいずれか1項に記載のデータ処理装置。
- 前記演算回路は、前記第2動作権限レベルで動作する期間において予め準備された上位権限移行プログラムを実行することで、前記第2保護設定値よりも高い保護レベルとして設定され、前記第1及び第2動作権限レベルで動作する前記演算回路の前記周辺装置に対するアクセスの許可又は不許可を指定する第3保護設定値を変更する請求項1乃至5のいずれか1項に記載のデータ処理装置。
- 前記周辺装置保護回路は、同じ動作権限レベルで動作する前記複数のプログラムにおいて共通して用いられる前記第1保護設定値と前記第2保護設定値のうち少なくとも一方の設定値を含む共通保護設定値を有し、
前記設定選択回路は、前記動作権限レベルに応じて前記共通保護設定値を参照し、前記演算回路の前記周辺装置に対するアクセス許可/不許可情報を生成する請求項1乃至6に記載のデータ処理装置。 - 前記周辺装置保護回路は、前記第1保護設定値を格納する第1の設定レジスタと前記第2保護設定値を格納する第2の設定レジスタとを備える設定レジスタ群を有する請求項1乃至7のいずれか1項に記載のデータ処理装置。
- 前記設定レジスタ群は、前記共通保護設定値を格納するカバーレジスタを有する請求項7に記載のデータ処理装置。
- 前記設定レジスタ群は、複数の前記周辺装置のそれぞれに対して設けられる請求項7又は8に記載のデータ処理装置。
- 前記アクセス保護回路は、
前記周辺装置のアドレスを示す周辺装置アドレスと前記アクセス情報に含まれる前記アクセス先アドレスとの比較一致結果信号を出力するアクセス先判定回路と、
前記比較一致結果信号と前記設定選択回路から出力される前記アクセス許可/不許可情報とに基づき前記周辺装置に対するアクセスの許可又は不許可を示すアクセス制御情報を出力する許可判定回路と、
前記アクセス制御情報に基づき前記アクセス情報の前記周辺装置に対する送信を行うか否かを制御するアクセス制御回路と、
を有する請求項1乃至10のいずれか1項に記載のデータ処理装置。 - 第1動作権限レベル又は前記第1動作権限レベルよりも高い動作権限レベルの第2動作権限レベルで複数のプログラムを実行する演算回路と、
前記周辺装置に対するアクセスの許可又は不許可を指定する設定値を含む第1保護設定値と、前記第1保護設定値よりも高い保護レベルとして設定され、前記周辺装置に対するアクセスの許可又は不許可を指定する設定値を含む第2保護設定値と、に基づき前記演算回路の周辺装置に対するアクセスの制御を行う周辺装置保護回路と、
を備えるデータ処理装置の周辺装置保護方法であって、
前記演算回路からの前記周辺装置に対するアクセスが、前記第1動作権限レベルあるいは第2動作権限レベルかどうかを判定し、前記第1動作権限レベルであることを示す第1判定信号と、前記第2動作権限レベルであることを示す第2判定信号とを出力し、
前記第1判定信号と前記第1保護設定値とを参照し、前記演算回路から不許可となっている前記第1動作権限レベルのアクセスがあるかどうかを示す第3の判定信号を生成し、
前記第1及び第2判定信号と前記第2保護設定値とを参照し、前記演算回路から不許可となっている前記第1または第2動作権限レベルのアクセスがあるかどうかを示す第4の判定信号を生成し、
前記第3及び第4の判定信号を参照し、不許可となっているアクセスがある場合にはアクセス不許可を、ない場合にはアクセス許可を示すアクセス許可/不許可情報を生成するデータ処理装置における周辺装置保護方法。 - 前記演算回路は、前記複数のプログラム毎に前記第1保護設定値又は前記第2保護設定値を変更する請求項12に記載のデータ処理装置における周辺装置保護方法。
- 前記演算回路は、前記第2動作権限レベルで動作している期間に前記第1保護設定値を変更する請求項12又は13に記載のデータ処理装置における周辺装置保護方法。
- 前記演算回路は、前記第2動作権限レベルで動作している期間に前記第2保護設定値を変更する請求項12乃至14のいずれか1項に記載のデータ処理装置における周辺装置保護方法。
- 前記演算回路は、前記第1動作権限レベルで動作している期間は前記第1保護設定値及び前記第2保護設定値を変更することができない請求項12乃至15のいずれか1項に記載のデータ処理装置における周辺装置保護方法。
- 前記演算回路は、前記第2動作権限レベルで動作する期間において予め準備された上位権限移行プログラムを実行することで、前記第2保護設定値よりも高い保護レベルとして設定され、前記第1及び第2動作権限レベルで動作する前記演算回路の前記周辺装置に対するアクセスの許可又は不許可を指定する第3保護設定値を変更する請求項12乃至16のいずれか1項に記載のデータ処理装置における周辺装置保護方法。
- 前記周辺装置保護回路は、前記複数のプログラムにおいて共通して用いられる前記第1保護設定値と前記第2保護設定値のうち少なくとも一方の設定値を含む共通設定値を有し、
前記動作権限レベルに応じて前記共通設定値を参照し、前記演算回路の前記周辺装置に対するアクセス許可/不許可を判定する請求項12乃至17に記載のデータ処理装置における周辺装置保護方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007308459A JP4335940B2 (ja) | 2007-11-29 | 2007-11-29 | データ処理装置及びデータ処理装置における周辺装置保護方法 |
US12/292,256 US8209448B2 (en) | 2007-11-29 | 2008-11-14 | Data processing apparatus and method of protecting a peripheral device in data processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007308459A JP4335940B2 (ja) | 2007-11-29 | 2007-11-29 | データ処理装置及びデータ処理装置における周辺装置保護方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009134400A JP2009134400A (ja) | 2009-06-18 |
JP4335940B2 true JP4335940B2 (ja) | 2009-09-30 |
Family
ID=40676927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007308459A Active JP4335940B2 (ja) | 2007-11-29 | 2007-11-29 | データ処理装置及びデータ処理装置における周辺装置保護方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8209448B2 (ja) |
JP (1) | JP4335940B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8943510B2 (en) * | 2010-12-17 | 2015-01-27 | Microsoft Corporation | Mutual-exclusion algorithms resilient to transient memory faults |
US9213829B2 (en) * | 2011-07-12 | 2015-12-15 | Hewlett-Packard Development Company, L.P. | Computing device including a port and a guest domain |
JP6726088B2 (ja) * | 2016-12-15 | 2020-07-22 | ルネサスエレクトロニクス株式会社 | データ処理装置、及びアクセス制御方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60230248A (ja) | 1984-04-27 | 1985-11-15 | Toshiba Corp | メモリ保護方式 |
JPS62274445A (ja) | 1986-05-23 | 1987-11-28 | Mitsubishi Electric Corp | マイクロ・コンピユ−タ・システムにおける特権保護方式 |
JP2728434B2 (ja) | 1987-06-22 | 1998-03-18 | 株式会社日立製作所 | アドレス変換装置 |
US7434264B2 (en) | 2003-03-07 | 2008-10-07 | Freescale Semiconductor, Inc. | Data processing system with peripheral access protection and method therefor |
US7404019B2 (en) | 2003-03-07 | 2008-07-22 | Freescale Semiconductor, Inc. | Method and apparatus for endianness control in a data processing system |
JP4526111B2 (ja) * | 2003-12-19 | 2010-08-18 | インターナショナル・ビジネス・マシーンズ・コーポレーション | マイクロコンピュータおよびデバッグ方法 |
-
2007
- 2007-11-29 JP JP2007308459A patent/JP4335940B2/ja active Active
-
2008
- 2008-11-14 US US12/292,256 patent/US8209448B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8209448B2 (en) | 2012-06-26 |
US20090144465A1 (en) | 2009-06-04 |
JP2009134400A (ja) | 2009-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107408068B (zh) | 处理器中的动态配置和外围设备访问 | |
US7444668B2 (en) | Method and apparatus for determining access permission | |
US8161258B2 (en) | Method to qualify access to a block storage device via augmentation of the device'S controller and firmware flow | |
US7434264B2 (en) | Data processing system with peripheral access protection and method therefor | |
RU2513909C1 (ru) | Ограничение областей памяти для считывания команд в зависимости от аппаратного режима и флага безопасности | |
US7277972B2 (en) | Data processing system with peripheral access protection and method therefor | |
JP5582971B2 (ja) | メモリ保護方法および情報処理装置 | |
KR20090065531A (ko) | 메모리 액세스 보안 관리 | |
JP2008524740A (ja) | 装置のセキュリティを改良した集積回路 | |
JP2009129394A (ja) | 情報処理装置及びそのプログラム実行制御方法 | |
CN112602082B (zh) | 安全感知总线系统 | |
CN112818327A (zh) | 基于TrustZone的用户级代码和数据安全可信保护方法及装置 | |
US20080178261A1 (en) | Information processing apparatus | |
CN112749397A (zh) | 一种系统和方法 | |
JP4335940B2 (ja) | データ処理装置及びデータ処理装置における周辺装置保護方法 | |
JP2007109053A (ja) | バスアクセス制御装置 | |
JP4972692B2 (ja) | Dma制御装置およびデータ転送方法 | |
JP2005084721A (ja) | マイクロコンピュータ | |
JPS6074059A (ja) | 記憶装置アクセス制御方式 | |
JP2005025340A (ja) | メモリデータ保護装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090526 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090625 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4335940 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |