JP4331200B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP4331200B2
JP4331200B2 JP2006336680A JP2006336680A JP4331200B2 JP 4331200 B2 JP4331200 B2 JP 4331200B2 JP 2006336680 A JP2006336680 A JP 2006336680A JP 2006336680 A JP2006336680 A JP 2006336680A JP 4331200 B2 JP4331200 B2 JP 4331200B2
Authority
JP
Japan
Prior art keywords
pixel
transistor
pixels
transistors
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006336680A
Other languages
Japanese (ja)
Other versions
JP2007150325A (en
Inventor
肇 木村
彩 宮崎
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006336680A priority Critical patent/JP4331200B2/en
Publication of JP2007150325A publication Critical patent/JP2007150325A/en
Application granted granted Critical
Publication of JP4331200B2 publication Critical patent/JP4331200B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、半導体装置及びその製造方法に関する。より詳しくは、レーザ光の照射により結晶化された多結晶半導体を用いてトランジスタを作製した半導体装置及びその作製方法に関する。また前記トランジスタを画素に用いた半導体装置及びその作製方法に関する。   The present invention relates to a semiconductor device and a manufacturing method thereof. More specifically, the present invention relates to a semiconductor device in which a transistor is manufactured using a polycrystalline semiconductor crystallized by laser light irradiation and a manufacturing method thereof. The present invention also relates to a semiconductor device using the transistor for a pixel and a manufacturing method thereof.

近年、PDAや携帯電話、ノートPCなどの携帯機器が広く普及している。そのような機器には、フラットパネルディスプレイが搭載されている。フラットパネルディスプレイとしては、STN型液晶ディスプレイやアモルファスシリコンTFT(非晶質シリコン薄膜トランジスタ)型液晶ディスプレイなどが採用されることが多い。しかしながら、最近は、ガラス基板上に駆動回路を内蔵した低温ポリシリコン(多結晶シリコン)TFT型液晶ディスプレイが搭載されることが多くなっている。さらに、液晶ディスプレイではなく、低温ポリシリコンTFTを用いた発光ディスプレイ(ELディスプレイなど)も、フラットパネルディスプレイとして搭載されることが期待されている。   In recent years, portable devices such as PDAs, mobile phones, and notebook PCs are widely used. Such devices are equipped with flat panel displays. As the flat panel display, an STN liquid crystal display, an amorphous silicon TFT (amorphous silicon thin film transistor) liquid crystal display, or the like is often employed. However, recently, a low-temperature polysilicon (polycrystalline silicon) TFT type liquid crystal display having a built-in drive circuit on a glass substrate is often mounted. Furthermore, not a liquid crystal display but a light emitting display (such as an EL display) using a low-temperature polysilicon TFT is expected to be mounted as a flat panel display.

図26に、発光ディスプレイの画素回路の一例を示して、動作を簡単に説明する。図26に示した画素回路では、駆動トランジスタ2601のVgs(ゲート・ソース間電圧)を制御することにより、発光素子2602に流れる電流(以後、発光電流と呼ぶ)を制御している。発光電流の値と発光素子の輝度とは、比例関係にある。そのため、発光電流を制御することにより、発光素子の輝度も制御できる。   FIG. 26 shows an example of a pixel circuit of a light-emitting display, and the operation will be briefly described. In the pixel circuit shown in FIG. 26, the current flowing through the light-emitting element 2602 (hereinafter referred to as a light-emitting current) is controlled by controlling Vgs (gate-source voltage) of the driving transistor 2601. The value of the light emission current and the luminance of the light emitting element are in a proportional relationship. Therefore, the luminance of the light emitting element can also be controlled by controlling the light emission current.

発光素子は、有機材料、無機材料、バルク材料などの広汎にわたる材料により構成される。そのうち、主に有機材料により構成される有機発光ダイオード(Organic Light Emitting Diode : OLED)は代表的な発光素子として挙げられる。発光素子は、陽極及び陰極、並びに前記陽極と前記陰極との間に発光層が挟まれた構造を有する。発光層は、上記材料から選択された1つ又は複数の材料により構成される。また発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とがあるが、本発明はどちらか一方、又は両方の発光を用いた場合にも適用可能である。   A light-emitting element is formed using a wide variety of materials such as an organic material, an inorganic material, and a bulk material. Among them, organic light emitting diodes (OLEDs) mainly composed of organic materials are listed as typical light emitting elements. The light emitting element has an anode and a cathode, and a structure in which a light emitting layer is sandwiched between the anode and the cathode. The light emitting layer is made of one or more materials selected from the above materials. Luminescence in the light-emitting layer includes light emission (fluorescence) when returning from the singlet excited state to the ground state and light emission (phosphorescence) when returning from the triplet excited state to the ground state. The present invention can also be applied to the case where one or both light emission is used.

図27(A)は、発光素子2602と駆動トランジスタ2601で構成される回路図を示し、図27(B)には、駆動トランジスタ2601のVgs(ゲート・ソース間電圧)と、発光電流の関係を示す。図27(B)には、2本のグラフが示してある。これらは、駆動トランジスタ2601の特性が同一ではない場合について示している。図27(B)に示すように、駆動トランジスタ2601の特性がばらつくと、Vgsの大きさが同じであっても、発光電流はばらついてしまう。そのため、正確な階調で画像を表示させるためには、駆動トランジスタ2601の特性がばらつかないようにする必要がある。仮に、駆動トランジスタ2601の移動度、しきい値電圧などの特性がばらつけば、正確な階調で画像を表示することが出来なくなる。   FIG. 27A illustrates a circuit diagram including the light-emitting element 2602 and the driving transistor 2601. FIG. 27B illustrates the relationship between Vgs (gate-source voltage) of the driving transistor 2601 and the light-emitting current. Show. FIG. 27B shows two graphs. These show the case where the characteristics of the driving transistor 2601 are not the same. As shown in FIG. 27B, if the characteristics of the driving transistor 2601 vary, the light emission current varies even if the magnitude of Vgs is the same. Therefore, in order to display an image with accurate gradation, it is necessary to prevent the characteristics of the driving transistor 2601 from varying. If characteristics such as mobility and threshold voltage of the driving transistor 2601 vary, it becomes impossible to display an image with an accurate gradation.

一方、低温ポリシリコンTFTは、ガラス基板上に形成された高性能のTFTであることに特徴がある。TFTを高性能にするためには、トランジスタにおける半導体(より詳しくはチャネル形成領域)の結晶性を高める必要がある。   On the other hand, the low-temperature polysilicon TFT is characterized by being a high-performance TFT formed on a glass substrate. In order to improve the performance of a TFT, it is necessary to increase the crystallinity of a semiconductor (more specifically, a channel formation region) in the transistor.

半導体の結晶性を高めるための手法としては、アモルファス状態(非晶質状態)の半導体にレーザ光を照射することにより、半導体を結晶化(多結晶化、ポリシリコン化)させる手法が広く用いられている。この手法を用いると、レーザ光の照射されている箇所にのみ、高いエネルギーを与えることになるので、基板全体を高い温度にさらす必要がない。この手法により形成されたTFTは、低温ポリシリコンTFTと呼ばれている。   As a technique for improving the crystallinity of a semiconductor, a technique for crystallizing a semiconductor (polycrystallization or polysilicon) by irradiating a semiconductor in an amorphous state (amorphous state) with laser light is widely used. ing. When this method is used, high energy is applied only to the portion irradiated with the laser beam, so that it is not necessary to expose the entire substrate to a high temperature. A TFT formed by this method is called a low-temperature polysilicon TFT.

それに対し、熱的なアニールにより半導体層を結晶化させる手法により形成されたTFTは、高温ポリシリコンTFTと呼ばれている。   In contrast, a TFT formed by a method of crystallizing a semiconductor layer by thermal annealing is called a high-temperature polysilicon TFT.

ところで、低温ポリシリコンTFTを形成するときに用いられるレーザとしては、エキシマレーザが多く、該レーザの照射方法としては、線状のレーザ光をガラス基板に照射する方法が用いられることが多い。線状レーザを走査させることにより、ガラス基板全体にレーザ光を照射させている。   By the way, as a laser used when forming a low-temperature polysilicon TFT, there are many excimer lasers, and a method of irradiating a glass substrate with linear laser light is often used as the laser irradiation method. By scanning the linear laser, the entire glass substrate is irradiated with laser light.

図28にレーザ照射の模式図を示す。線状レーザ2801が走査される方向をx方向とする。図28では、ソースドライバと平行に線状レーザが照射されており、ゲートドライバと平行にレーザが走査されている(例えば、特許文献1参照。)。   FIG. 28 shows a schematic diagram of laser irradiation. The direction in which the linear laser 2801 is scanned is defined as the x direction. In FIG. 28, the linear laser is irradiated in parallel with the source driver, and the laser is scanned in parallel with the gate driver (see, for example, Patent Document 1).

特許第2756530号明細書Japanese Patent No. 2756530

次いで、複数の画素がマトリクス状に形成された画素部における各画素の配列の仕方について述べる。図28の画素領域2802には、複数の画素がマトリクス状に配置されている。モノクロ画像を表示する画素部の場合は、縦方向と横方向の両方向において、等間隔に配置されている。しかし、カラー画像を表示する画素部の場合、R、G、Bの各画素の配置には、様々な方法がある。   Next, an arrangement method of each pixel in the pixel portion in which a plurality of pixels are formed in a matrix will be described. In the pixel region 2802 in FIG. 28, a plurality of pixels are arranged in a matrix. In the case of a pixel portion that displays a monochrome image, the pixel portions are arranged at equal intervals in both the vertical direction and the horizontal direction. However, in the case of a pixel portion that displays a color image, there are various methods for arranging the R, G, and B pixels.

RGBの各色に対応した画素の配置の方法として、図29を用いて説明する。
図29(A)には、同じ色の画素を縦に並べた縦ストライプ配置を示し、図29(B)には、画素を各行で半副画素毎ずらしたデルタ配置を示す。
A method of arranging pixels corresponding to RGB colors will be described with reference to FIG.
FIG. 29A shows a vertical stripe arrangement in which pixels of the same color are arranged vertically, and FIG. 29B shows a delta arrangement in which pixels are shifted every half sub-pixel in each row.

縦ストライプ配置は、RGBの各色に対応した画素に着目すると、横方向の長さは、縦方向の長さの3分の1となっている。そしてRGBの3つの画素を1画素とすると、該画素の縦方向の長さと横方向の長さは同じであり、その形状は正方形の形状となっている。つまり1画素における縦方向と横方向の両者の画素ピッチNは同じ長さとなる。デルタ配置は、RGBの各色に対応した画素(副画素)に着目すると、横方向の長さは、縦方向の長さと同じである。つまり、各色に対応した画素(副画素)の形状は正方形の形状となっている。   In the vertical stripe arrangement, when attention is paid to pixels corresponding to RGB colors, the length in the horizontal direction is one third of the length in the vertical direction. When the three pixels of RGB are one pixel, the length in the vertical direction and the length in the horizontal direction are the same, and the shape thereof is a square shape. That is, the pixel pitch N in the vertical direction and the horizontal direction in one pixel is the same length. In the delta arrangement, when attention is paid to pixels (sub-pixels) corresponding to RGB colors, the length in the horizontal direction is the same as the length in the vertical direction. That is, the shape of the pixel (subpixel) corresponding to each color is a square shape.

既に述べたように、低温ポリシリコンTFTには、線状レーザが照射されて結晶化された半導体が用いられる。ここで、線状レーザを走査して半導体にレーザ光を照射したときにおける、レーザ光の強度分布(図30)を用いて該線状レーザの動作について説明する。   As already described, a semiconductor crystallized by irradiation with a linear laser is used for the low-temperature polysilicon TFT. Here, the operation of the linear laser will be described using the intensity distribution of the laser light (FIG. 30) when the semiconductor is irradiated with the laser light by scanning the linear laser.

最初に、ある位置で線状レーザを照射する。このときのレーザ光の強度分布は、図30に示すように、山なりのような形になる場合が多い。一例として、ガウス分布のような形になる場合が多い。その後、レーザの走査ピッチMだけ、レーザの照射位置をx方向に移動させて、再び線状レーザを照射する。次いで、再びレーザの照射位置をx方向に移動させ、レーザを照射する。以後、同様な動作を繰り返し、ガラス基板全体にレーザを照射させていく。   First, a linear laser is irradiated at a certain position. In many cases, the intensity distribution of the laser light at this time has a mountain shape as shown in FIG. As an example, it often has a Gaussian distribution. Thereafter, the laser irradiation position is moved in the x direction by the laser scanning pitch M, and the linear laser beam is irradiated again. Next, the laser irradiation position is moved again in the x direction, and laser irradiation is performed. Thereafter, the same operation is repeated to irradiate the entire glass substrate with laser.

このとき図30に示すように、x方向(レーザの走査方向)の位置によって、半導体に多数レーザ光が照射された領域もあれば、数回しかレーザ光が照射されていない領域が存在する。つまり、半導体の領域によって、レーザの照射回数にはばらつきが存在する。   At this time, as shown in FIG. 30, depending on the position in the x direction (laser scanning direction), there are regions where the semiconductor is irradiated with many laser beams, and there are regions where the laser beams are irradiated only several times. That is, the number of laser irradiations varies depending on the semiconductor region.

さらに、レーザが発振するレーザ光の強度は、常に一定ではなくばらつきが存在する。つまり、レーザの照射回数が同一の半導体においても、均一にレーザは照射されていない。   Furthermore, the intensity of the laser light emitted from the laser is not always constant and varies. That is, even in a semiconductor with the same number of laser irradiations, the laser is not uniformly irradiated.

このように、半導体の領域によってレーザの照射回数やレーザ光の強度にばらつきが生じると、レーザによって結晶化された半導体の結晶状態にもばらつきが生じる。半導体の結晶状態が異なると、該半導体を用いたトランジスタの特性にもばらつきが生じる。   As described above, when the number of laser irradiations and the intensity of laser light vary depending on the semiconductor region, the crystal state of the semiconductor crystallized by the laser also varies. When the crystal state of the semiconductor is different, the characteristics of the transistor using the semiconductor also vary.

仮に、特性にばらつきがあるトランジスタを用いて、発光ディスプレイを作製すると、各画素の駆動トランジスタ2601の特性がばらついてしまう。このような発光ディスプレイでは、正確な階調で表現された画像を表示することが出来ない。   If a light-emitting display is manufactured using transistors whose characteristics vary, the characteristics of the driving transistor 2601 of each pixel vary. Such a light emitting display cannot display an image expressed with an accurate gradation.

図31には、駆動トランジスタ2601の特性ばらつきの影響により、不均一な画像を表示している図を示す。該不均一な画像は、x方向(レーザの走査方向)の位置により、半導体に対するレーザの照射回数及び照射されたレーザ光の強度にばらつきがあることに起因する。その結果、y方向(レーザ照射方向)に平行な縞模様が見えてしまい、レーザ照射の跡が残ったようになってしまう。以後、このような画像ムラのことを、レーザ縞と呼ぶ。   FIG. 31 shows a diagram in which a non-uniform image is displayed due to the influence of variation in characteristics of the driving transistor 2601. The non-uniform image is caused by variations in the number of laser irradiations to the semiconductor and the intensity of the irradiated laser light depending on the position in the x direction (laser scanning direction). As a result, a striped pattern parallel to the y direction (laser irradiation direction) is seen, and a trace of laser irradiation remains. Hereinafter, such image unevenness is referred to as laser stripes.

本発明は、上記の問題点を解決した半導体装置及びその作製方法を提供することを課題とする。より詳しくは、半導体に対するレーザの照射回数及び照射されたレーザ光の強度のばらつきに起因したトランジスタの特性ばらつきの影響を抑制した半導体装置及びその作製方法を提供することを課題とする。さらに本発明は、レーザ縞を減少させた半導体装置及びその作製方法を提供することを課題とする。   An object of the present invention is to provide a semiconductor device and a manufacturing method thereof in which the above problems are solved. More specifically, it is an object of the present invention to provide a semiconductor device and a manufacturing method thereof in which the influence of variation in characteristics of transistors due to variation in the number of times of laser irradiation to the semiconductor and intensity of irradiated laser light is suppressed. Furthermore, it is an object of the present invention to provide a semiconductor device in which laser fringes are reduced and a manufacturing method thereof.

上記課題を解決するために、 本発明は、トランジスタを有する画素がマトリクス状に複数設けられた半導体装置であって、前記トランジスタは、レーザ光の照射により結晶化された半導体を有し、前記トランジスタのチャネル形成領域は、レーザの走査方向に対して平行に配置されていることを特徴とする。   In order to solve the above problems, the present invention provides a semiconductor device in which a plurality of pixels each including a transistor are provided in a matrix, and the transistor includes a semiconductor crystallized by laser light irradiation. The channel forming region is arranged in parallel to the laser scanning direction.

本発明は、トランジスタを有する画素がマトリクス状に複数設けられた半導体装置であって、前記トランジスタは、レーザ光の照射により結晶化された半導体を有し、前記トランジスタのチャネル形成領域は、レーザの走査方向に対して平行に配置され、画素ピッチよりも長い領域に渡って延在していることを特徴とする。 The present invention is a semiconductor device in which a plurality of pixels each including a transistor are provided in a matrix. The transistor includes a semiconductor crystallized by laser light irradiation, and a channel formation region of the transistor It is arranged parallel to the scanning direction and extends over a region longer than the pixel pitch.

本発明は、トランジスタを有する画素がマトリクス状に複数設けられた半導体装置において、 前記トランジスタは、レーザ光の照射により結晶化された半導体を有し、 前記半導体は少なくとも2つの画素にまたがって配置され、且つ当該半導体の長さは前記画素の画素ピッチよりも長く、 前記レーザ光の走査ピッチがMであり、前記画素の画素ピッチがNであるとき、前記レーザ光が前記半導体に照射した回数は(N/M)回以上であることを特徴とする。   The present invention relates to a semiconductor device in which a plurality of pixels each including a transistor are provided in a matrix. The transistor includes a semiconductor crystallized by laser light irradiation, and the semiconductor is disposed across at least two pixels. The length of the semiconductor is longer than the pixel pitch of the pixel, the scanning pitch of the laser light is M, and when the pixel pitch of the pixel is N, the number of times the laser light is applied to the semiconductor is (N / M) times or more.

本発明は、半導体にレーザ光を照射して結晶化し、 前記結晶化された半導体を用いて形成されたトランジスタをマトリクス状に複数設ける半導体装置の作製方法であって、 複数の前記トランジスタの各チャネル形成領域は、第1の方向に延在するように配置され、 複数の前記トランジスタのうち、前記第1の方向と垂直な第2の方向で隣接する少なくとも2つのトランジスタは、前記第2の方向に互いにずれた位置関係を有し、 複数の前記トランジスタの特性が同じであることを特徴とする。   The present invention relates to a method for manufacturing a semiconductor device in which a semiconductor is crystallized by irradiating a laser beam, and a plurality of transistors formed using the crystallized semiconductor are provided in a matrix, each channel of the plurality of transistors The formation region is arranged to extend in a first direction, and among the plurality of transistors, at least two transistors adjacent in a second direction perpendicular to the first direction are in the second direction. And the plurality of transistors have the same characteristics.

本発明は、半導体にレーザ光を照射して結晶化し、 前記結晶化された半導体を用いてトランジスタを形成し、 前記トランジスタを用いて形成された画素をマトリクス状に複数設ける半導体装置の作製方法であって、 前記半導体は少なくとも2つの画素にまたがって配置され、且つ当該半導体の長さは前記画素の画素ピッチよりも長く、 前記レーザ光の走査ピッチがMであり、前記画素の画素ピッチがNであるとき、前記レーザ光は前記半導体に(N/M)回以上照射することを特徴とする。   The present invention relates to a method for manufacturing a semiconductor device in which a semiconductor is crystallized by irradiation with laser light, a transistor is formed using the crystallized semiconductor, and a plurality of pixels formed using the transistor are provided in a matrix. The semiconductor is disposed across at least two pixels, and the length of the semiconductor is longer than the pixel pitch of the pixel, the scanning pitch of the laser light is M, and the pixel pitch of the pixel is N In this case, the laser light is applied to the semiconductor at least (N / M) times.

本発明は、x方向(レーザの走査方向)の位置によるトランジスタの特性ばらつきを平均化させるために、x方向(レーザの走査方向)と平行に半導体を配置する。x方向(レーザの走査方向)と平行にトランジスタを配置することで、トランジスタのチャネル形成領域に対するレーザの照射回数を増やすことが出来る。その結果、レーザの照射回数のばらつきによって生じる、半導体の結晶状態のばらつきによる影響を低減できるため、前記半導体を有するトランジスタの特性ばらつきの影響を抑制することができる。   In the present invention, semiconductors are arranged in parallel to the x direction (laser scanning direction) in order to average the transistor characteristic variation due to the position in the x direction (laser scanning direction). By disposing the transistor in parallel with the x direction (laser scanning direction), the number of times of laser irradiation to the channel formation region of the transistor can be increased. As a result, since the influence due to the variation in the semiconductor crystal state caused by the variation in the number of times of laser irradiation can be reduced, the influence of the variation in characteristics of the transistor including the semiconductor can be suppressed.

また本発明では、半導体に対するレーザの照射回数を増やすために、半導体を少なくとも2つの画素にまたがって配置する。そうすると、前記半導体の長さは、画素の画素ピッチよりも長く配置される。このようにトランジスタのサイズを大きくし、例えばチャネル幅に対してチャネル長Lを大きくとることで、トランジスタ自体のばらつきを低減することができる。   In the present invention, in order to increase the number of times of laser irradiation to the semiconductor, the semiconductor is arranged across at least two pixels. Then, the length of the semiconductor is arranged longer than the pixel pitch of the pixels. Thus, by increasing the size of the transistor, for example, by increasing the channel length L with respect to the channel width, variations in the transistor itself can be reduced.

なお、半導体にレーザ光を照射するときには、レーザ光の幅及び長さ、並びにレーザの走査ピッチは、特に限定されない。ただし本発明では、半導体に対するレーザの照射回数が増えるので、レーザ光の幅を広くしたりすることが好ましい。こうすることによって、半導体の結晶状態のばらつきによる影響を、さらに低減することができる。また、半導体の長さが十分に長い場合は、レーザの走査ピッチを多少長くしても、半導体に対するレーザ照射回数は十分大きくできるため、トランジスタのばらつきを低減することができる。こうすることによって、画面全体に対するレーザの照射回数を増やすことなく半導体装置を作製することが出来る。その結果、半導体装置を作製するときの処理速度が早くなるため、作製費用を削減することが出来る。   Note that when a semiconductor is irradiated with laser light, the width and length of the laser light and the laser scanning pitch are not particularly limited. However, in the present invention, since the number of times of laser irradiation to the semiconductor increases, it is preferable to widen the width of the laser beam. By doing so, it is possible to further reduce the influence due to variations in the crystalline state of the semiconductor. In the case where the length of the semiconductor is sufficiently long, the number of times of laser irradiation to the semiconductor can be sufficiently increased even if the laser scanning pitch is slightly increased, so that variations in transistors can be reduced. Thus, a semiconductor device can be manufactured without increasing the number of times of laser irradiation on the entire screen. As a result, the processing speed when manufacturing the semiconductor device is increased, so that manufacturing cost can be reduced.

本発明は、トランジスタがマトリクス状に複数配置されており、各トランジスタはレーザ光の照射により結晶化された半導体を有する。そして複数のトランジスタの各チャネル形成領域は、第1の方向(レーザーの走査方向)に延在するように配置され、複数の前記トランジスタのうち、前記第1の方向と垂直な第2の方向で隣接する少なくとも2つのトランジスタは、前記第1の方向に互いにずれた位置関係を有する。そして複数のトランジスタが有する各半導体は、かぎ括弧の終点印である“」”と始点印である“「”とを合体させたような形状を有し、2つの画素にまたがって配置されている。このようにすると、トランジスタが有する各半導体のチャネル形成領域の長さが画素ピッチよりも長いのにも関わらず、画素内における半導体の占有面積をなるべく小さくすることが出来る。   In the present invention, a plurality of transistors are arranged in a matrix, and each transistor includes a semiconductor crystallized by laser light irradiation. Each channel formation region of the plurality of transistors is arranged to extend in a first direction (laser scanning direction), and among the plurality of transistors, in a second direction perpendicular to the first direction. At least two adjacent transistors have a positional relationship shifted from each other in the first direction. Each of the semiconductors included in the plurality of transistors has a shape in which “” ”, which is an end point mark of a bracket, and“ “”, which is a start point mark, are combined, and is arranged across two pixels. . In this way, although the length of the channel formation region of each semiconductor included in the transistor is longer than the pixel pitch, the area occupied by the semiconductor in the pixel can be made as small as possible.

本発明は、x方向(レーザの走査方向)の位置によるトランジスタの特性ばらつきを平均化させるために、x方向(レーザの走査方向)と平行に半導体を配置する。x方向(レーザの走査方向)と平行にトランジスタを配置することで、トランジスタのチャネル形成領域に対するレーザの照射回数を増やすことが出来る。その結果、トランジスタにおけるチャネル形成領域の結晶状態のばらつきによる影響を低減することができるので、トランジスタの特性のばらつきを抑制することが出来る。   In the present invention, semiconductors are arranged in parallel to the x direction (laser scanning direction) in order to average the transistor characteristic variation due to the position in the x direction (laser scanning direction). By disposing the transistor in parallel with the x direction (laser scanning direction), the number of times of laser irradiation to the channel formation region of the transistor can be increased. As a result, the influence of variation in the crystal state of the channel formation region in the transistor can be reduced, so that variation in transistor characteristics can be suppressed.

また本発明では、半導体に対するレーザの照射回数を増やすために、半導体を少なくとも2つの画素にまたがって配置する。そうすると、前記半導体の長さは、画素の画素ピッチよりも長く配置される。このようにトランジスタのサイズを大きくし、かつチャネル幅に対してチャネル長Lを大きくとることで、トランジスタ自体のばらつきを低減することができる。   In the present invention, in order to increase the number of times of laser irradiation to the semiconductor, the semiconductor is arranged across at least two pixels. Then, the length of the semiconductor is arranged longer than the pixel pitch of the pixels. Thus, by increasing the size of the transistor and increasing the channel length L with respect to the channel width, variations in the transistor itself can be reduced.

また、将来的に画素ピッチが大きくなれば、半導体の長さをより大きくすることができるので、レーザーの照射回数を増やすことが可能となる。この結果、前記半導体を有するトランジスタのばらつきを抑制することができるため、本発明は絶大な効果を奏することが期待できる。   In addition, if the pixel pitch is increased in the future, the length of the semiconductor can be increased, so that the number of laser irradiations can be increased. As a result, variations in the transistors including the semiconductor can be suppressed, so that the present invention can be expected to have a great effect.

なお、半導体にレーザ光を照射するときには、レーザ光の幅及び長さ、並びにレーザの走査ピッチは、特に限定されない。ただし本発明では、半導体に対するレーザの照射回数が増えるので、レーザ光の幅を広くしたりすることが好ましい。こうすることによって、トランジスタにおけるチャネル形成領域の結晶状態のばらつきによる影響をさらに低減することができるので、トランジスタの特性のばらつきを、より抑制することが出来る。また、半導体の長さが十分に長い場合は、レーザーの走査ピッチを多少長くしても、半導体に対するレーザー照射回数は十分大きくできるため、トランジスタのばらつきを低減することができる。こうすることによって、画面全体に対するレーザの照射回数を増やすことなく半導体装置を作製することが出来る。その結果、半導体装置を作製するときの処理速度が早くなるため、作製費用を削減することが出来る。   Note that when a semiconductor is irradiated with laser light, the width and length of the laser light and the laser scanning pitch are not particularly limited. However, in the present invention, since the number of times of laser irradiation to the semiconductor increases, it is preferable to widen the width of the laser beam. By so doing, the influence of variations in the crystal state of the channel formation region in the transistor can be further reduced, so that variations in transistor characteristics can be further suppressed. In the case where the length of the semiconductor is sufficiently long, the number of times of laser irradiation to the semiconductor can be sufficiently increased even if the laser scanning pitch is slightly increased, so that variations in transistors can be reduced. Thus, a semiconductor device can be manufactured without increasing the number of times of laser irradiation on the entire screen. As a result, the processing speed when manufacturing the semiconductor device is increased, so that manufacturing cost can be reduced.

[実施の形態1] 本発明の半導体装置の実施の形態について、図1〜図6を用いて説明する。図1に、画素におけるトランジスタの配置の概略図を示す。図1には、ストライプ配置されたRGBの3画素分の画素が記載されている。ただし、1色で1画素と考える場合は、9画素分の画素に相当する。各々の画素を識別するため、図1において、上から1画素目のR色の部分を画素R(i-1)、G色の部分を画素G(i-1)、B色の部分を画素B(i-1)と呼ぶ。同様に、2画素目のR色の部分を画素R(i)、G色の部分を画素G(i)、B色の部分を画素B(i)、3画素目のR色の部分を画素R(i+1)、G色の部分を画素G(i+1)、B色の部分を画素B(i+1)と呼ぶ。 Embodiment Mode 1 An embodiment mode of a semiconductor device of the present invention will be described with reference to FIGS. FIG. 1 shows a schematic diagram of the arrangement of transistors in a pixel. FIG. 1 shows three pixels of RGB arranged in stripes. However, when one pixel is considered as one color, it corresponds to nine pixels. In order to identify each pixel, in FIG. 1, the R color portion of the first pixel from the top is the pixel R (i-1), the G color portion is the pixel G (i-1), and the B color portion is the pixel. Called B (i-1). Similarly, the R color portion of the second pixel is the pixel R (i), the G color portion is the pixel G (i), the B color portion is the pixel B (i), and the R pixel portion of the third pixel is the pixel. The R (i + 1) and G color portions are referred to as pixels G (i + 1), and the B color portions are referred to as pixels B (i + 1).

各々の画素は、トランジスタを有している。例えば、画素R(i-1)は、該画素が有する発光素子を駆動するためのトランジスタを有する。それを、画素R(i-1)用駆動トランジスタ101と呼ぶ。同様に、画素R(i)は画素R(i)用駆動トランジスタ102を、画素R(i+1)は画素R(i+1)用駆動トランジスタ103を有する。他の画素も、上記と同様である。   Each pixel has a transistor. For example, the pixel R (i-1) includes a transistor for driving a light-emitting element included in the pixel. This is referred to as a pixel R (i-1) drive transistor 101. Similarly, the pixel R (i) has a drive transistor 102 for the pixel R (i), and the pixel R (i + 1) has a drive transistor 103 for the pixel R (i + 1). The other pixels are similar to the above.

本実施の形態では、図1に示すように、各画素の駆動トランジスタが、周囲に配置された別の画素の領域にまたがって配置されている。つまり、画素R(i+1)用駆動トランジスタ103は、画素R(i)の領域にまたがって配置されている。
同様に、画素R(i)用駆動トランジスタ102は、画素R(i-1)にまたがって配置されている。このように本発明では、ある画素が有する駆動トランジスタは、周囲に配置された画素の領域にまたがって配置されている。
In the present embodiment, as shown in FIG. 1, the driving transistor of each pixel is arranged across the area of another pixel arranged around. In other words, the pixel R (i + 1) driving transistor 103 is disposed across the region of the pixel R (i).
Similarly, the drive transistor 102 for the pixel R (i) is disposed across the pixel R (i−1). As described above, in the present invention, a driving transistor included in a certain pixel is arranged across a pixel region arranged around the pixel.

その結果、駆動トランジスタの長さを、画素ピッチよりも長くすることが出来る。したがって、レーザの走査方向とトランジスタのチャネル形成領域の延在方向を平行にすることが出来るので、各駆動トランジスタにレーザを照射する回数が増加する。したがって、トランジスタの特性のばらつきをおさえることが出来る。   As a result, the length of the driving transistor can be made longer than the pixel pitch. Accordingly, since the laser scanning direction and the extending direction of the channel formation region of the transistor can be made parallel, the number of times of irradiating each driving transistor with the laser increases. Therefore, variation in transistor characteristics can be suppressed.

ここで、図30に示すように、レーザの走査ピッチをMとする。そして、画素ピッチをNとする。図1に示すように、トランジスタの長さ104をZとする。
すると、1つのトランジスタにレーザが照射される回数は、(Z/M)回となる。ここで、Z>Nであるので、(Z/M)>(N/M)となる。
Here, as shown in FIG. The pixel pitch is N. As shown in FIG. 1, the length 104 of the transistor is Z.
Then, the number of times that one transistor is irradiated with laser is (Z / M) times. Here, since Z> N, (Z / M)> (N / M).

このように本発明により、トランジスタに対するレーザの照射回数を増やすことができるので、トランジスタの特性のばらつきをおさえることが出来る。さらに、トランジスタの長さZが十分に長い場合は、レーザの走査ピッチMを従来よりも多少大きくすることができるので、画面全体に対するレーザの照射回数を減らすことができるようになる。ただし、図1ではトランジスタの長さZは、2画素にまたがっている。したがって、トランジスタに対する照射回数を増やすためには、走査ピッチMは2倍以下にしておくことが好ましい。その結果、半導体装置を作製するときの処理速度が速くなるため、作製費用を削減することが出来る。   As described above, according to the present invention, the number of times of laser irradiation to the transistor can be increased, so that variation in characteristics of the transistor can be suppressed. Further, when the length Z of the transistor is sufficiently long, the laser scanning pitch M can be made somewhat larger than before, so that the number of times of laser irradiation on the entire screen can be reduced. In FIG. 1, however, the transistor length Z extends over two pixels. Therefore, in order to increase the number of times of irradiation with respect to the transistor, it is preferable to set the scanning pitch M to 2 times or less. As a result, since the processing speed when manufacturing a semiconductor device is increased, manufacturing cost can be reduced.

次に、図1に対応した画素のレイアウト図を、図2に示す。図2では、一例として、画素R(i)の部分のみを記載している。そして、図2に対応した回路図を、図3に示す。また、図2の断面図を、図4に示す。図2〜図4のうち、同一のものを示す場合には、同じ符号を用いている。   Next, FIG. 2 shows a layout diagram of pixels corresponding to FIG. In FIG. 2, only the pixel R (i) portion is shown as an example. A circuit diagram corresponding to FIG. 2 is shown in FIG. A cross-sectional view of FIG. 2 is shown in FIG. 2 to 4, the same reference numerals are used to indicate the same items.

図2に示したレイアウト図の特徴としては、以下のようなことが挙げられる。   The features of the layout diagram shown in FIG. 2 include the following.

まず、ある画素の駆動トランジスタを別の画素の領域にまでまたがって配置させるため、選択ゲート線として、ソース配線の層を用いる点が挙げられる。そうすることで、選択ゲート線と駆動トランジスタを交差させることができるので、重ね合わせることができる。その結果、駆動トランジスタのレイアウトを簡単に行うことができる。   First, a source wiring layer is used as a selection gate line in order to dispose a driving transistor of a certain pixel over a region of another pixel. By doing so, the selection gate line and the driving transistor can be crossed, so that they can be overlapped. As a result, the layout of the drive transistors can be easily performed.

例えば図2において、(i―1)行目選択ゲート線203と、画素R(i)用駆動トランジスタ102は、重ねて配置されている。そのため、駆動トランジスタを別の画素の領域までまたがって配置することが簡単になる。   For example, in FIG. 2, the (i-1) -th row selection gate line 203 and the pixel R (i) drive transistor 102 are arranged so as to overlap each other. Therefore, it becomes easy to dispose the driving transistor across another pixel region.

また電源供給線は、選択ゲート線と交差させるため重ね合わせることが出来、その重ね合わせた部分をゲート配線の層で作製することが出来る。例えば、j列目電源供給線205と(i―1)行目選択ゲート線203は交差しているので、重ね合わせて配置されている。その交差部のj列目電源供給線205は、ゲート配線の層で作製されているため、電源供給線は、選択ゲート線と交差することができる。   Further, the power supply lines can be overlapped with each other so as to intersect with the selection gate lines, and the overlapped portion can be formed with a gate wiring layer. For example, the j-th column power supply line 205 and the (i-1) -th row selection gate line 203 intersect with each other, and are arranged so as to overlap each other. Since the j-th column power supply line 205 at the intersection is formed of a gate wiring layer, the power supply line can cross the selection gate line.

なお、電源供給線は選択ゲート線と交差させるため、その交差部分のみをゲート配線の層で作製した。しかし、選択ゲート線と交差できるのであれば、電源供給線の交差部分は、どの配線の層で形成してもよい。   Since the power supply line intersects with the selection gate line, only the intersecting portion was formed with a gate wiring layer. However, the crossing portion of the power supply line may be formed of any wiring layer as long as it can cross the selection gate line.

上記以外の特徴としては、駆動トランジスタが、電源供給線やソース信号線と平行に配置されている点が挙げられる。例えば、画素R(i)用駆動トランジスタ102は、電源供給線やソース信号線と平行に配置されている。そのため、各画素内において、効率的に長いトランジスタを配置することが出来る。   A feature other than the above is that the driving transistor is arranged in parallel with the power supply line or the source signal line. For example, the pixel R (i) drive transistor 102 is arranged in parallel with the power supply line and the source signal line. Therefore, a long transistor can be efficiently arranged in each pixel.

このように、選択ゲート線と電源供給線との配置を工夫することにより、駆動トランジスタの長さを画素ピッチよりも長くすることが出来る。より詳しくは、駆動トランジスタのチャネル形成領域の長さを画素ピッチよりも長くすることができる。   Thus, by devising the arrangement of the selection gate line and the power supply line, the length of the driving transistor can be made longer than the pixel pitch. More specifically, the length of the channel formation region of the driving transistor can be made longer than the pixel pitch.

図2に示すように、駆動トランジスタのチャネル形成領域において、その長さが長い領域は、長いチャネル形成領域201で示す部分と、長いチャネル形成領域202で示す部分とになる。駆動トランジスタに関して、チャネル形成領域の最も長い部分というのは、長いチャネル形成領域201で示す部分と、長いチャネル形成領域202で示す部分との和になる。この和で示されるチャネル形成領域の長さは、画素ピッチよりも長く、より詳しくは画素ピッチの約2倍の長さになっている。その結果、トランジスタに対するレーザ光の照射回数が多くなり、トランジスタの特性のばらつきを低減させることができる。   As shown in FIG. 2, in the channel formation region of the driving transistor, a long region is a portion indicated by a long channel formation region 201 and a portion indicated by a long channel formation region 202. With respect to the driving transistor, the longest portion of the channel formation region is the sum of the portion indicated by the long channel formation region 201 and the portion indicated by the long channel formation region 202. The length of the channel formation region indicated by this sum is longer than the pixel pitch, more specifically, about twice as long as the pixel pitch. As a result, the number of times the transistor is irradiated with laser light increases, and variations in transistor characteristics can be reduced.

最後に、図2に示したレイアウト図において、工夫している点について述べる。それは、駆動トランジスタの配置に関するものである。図2では、画素R(i)用駆動トランジスタ102は、画素R(i-1)の領域にまたがって配置されている。画素R(i+1)の領域には、配置されていない。これは、選択ゲート線からのノイズに対処するためである。つまり、選択ゲート線と駆動トランジスタとは交差しているため、駆動トランジスタに選択ゲート線からノイズが入る可能性がある。そこで、駆動トランジスタと交差している選択ゲート線を選択し終わった後に、画素に信号を入力するようにしておけば、ノイズの影響を小さくできる。   Finally, points that are devised in the layout diagram shown in FIG. 2 will be described. It relates to the arrangement of the drive transistors. In FIG. 2, the pixel R (i) drive transistor 102 is disposed across the region of the pixel R (i−1). It is not arranged in the region of the pixel R (i + 1). This is to cope with noise from the selection gate line. That is, since the selection gate line and the driving transistor cross each other, noise may enter the driving transistor from the selection gate line. Therefore, if a signal is input to the pixel after the selection gate line intersecting with the driving transistor is selected, the influence of noise can be reduced.

以上、2つの画素にまたがってトランジスタを配置した例について図1〜図4を用いて説明した。しかし、本発明はこれに限定されない。2つの画素以上にまたがって、トランジスタを配置してもよい。   As described above, the example in which the transistor is arranged across the two pixels has been described with reference to FIGS. However, the present invention is not limited to this. A transistor may be arranged across two or more pixels.

そこで、2つの画素以上にまたがってトランジスタを配置した例として、3画素にわたってトランジスタを配置した場合について図5を用いて説明する。図5において、トランジスタの長さZ504は、画素ピッチNの約3倍の長さになっている。また図6には、図5に対応した画素のレイアウト図を示す。   Therefore, as an example in which transistors are arranged over two or more pixels, a case where transistors are arranged over three pixels will be described with reference to FIG. In FIG. 5, the transistor length Z504 is about three times the pixel pitch N. FIG. 6 shows a pixel layout corresponding to FIG.

図5や図6に示すように駆動トランジスタを配置することで、トランジスタの長さを任意に設計することが可能となる。その結果、トランジスタに対するレーザ光の照射回数が増加するため、チャネル形成領域における結晶状態のばらつきによる影響を低減することができる。   By disposing the driving transistor as shown in FIGS. 5 and 6, the length of the transistor can be arbitrarily designed. As a result, the number of times the transistor is irradiated with laser light is increased, so that the influence of variations in crystal state in the channel formation region can be reduced.

なお本実施の形態では、カラー表示の場合について述べた。しかし、本発明はモノクロ表示の場合に対しても適用できる。   In this embodiment mode, the case of color display has been described. However, the present invention can also be applied to the case of monochrome display.

また本実施の形態では、ストライプ配置の場合に付いて述べてきた。しかしながら本発明はこれに限定されず、デルタ配置などの別方法で配置された場合に対しても適用できる。   In the present embodiment, the case of the stripe arrangement has been described. However, the present invention is not limited to this, and can also be applied to a case where they are arranged by another method such as delta arrangement.

また本実施の形態では、駆動トランジスタが1つのトランジスタのみで構成される場合について述べた。しかし、直列や並列に接続した複数のトランジスタを用いて、1つの駆動トランジスタと同等の動作をさせることが可能である。したがって、それに対応させて、トランジスタを配置させたものに対しても本発明を適用できる。   In the present embodiment, the case where the driving transistor is configured by only one transistor has been described. However, it is possible to operate in the same manner as one drive transistor using a plurality of transistors connected in series or in parallel. Therefore, the present invention can be applied to a transistor in which transistors are arranged correspondingly.

また本実施の形態では、図4に示すように、トランジスタにおいて、チャネル形成領域よりも上側にゲート電極が形成されている構造、いわゆる、トップゲート構造のトランジスタを用いて説明した。しかしながら、図35に示すように、チャネル形成領域よりも下側にゲート電極が形成されている構造、いわゆる、ボトムゲート構造など、どのような構造のトランジスタであっても、適用できる。
なぜなら、本発明はそれらの構造には依存しないからである。
In this embodiment mode, as illustrated in FIG. 4, the transistor is described using a structure in which a gate electrode is formed above a channel formation region, that is, a so-called top gate transistor. However, as shown in FIG. 35, a transistor having any structure such as a structure in which a gate electrode is formed below a channel formation region, a so-called bottom gate structure, can be applied.
This is because the present invention does not depend on their structure.

また本実施の形態では、画素の回路構成として、選択トランジスタと駆動トランジスタの一画素内に2つのトランジスタを有する場合に本発明を適用した例を述べた。しかしながら、本発明は別の回路構成に対しても適用できる。例として、図33や図34に示すように、特開2001ー343933、US 6229506 B1、特開平11ー219146、特開2001ー147659などに記載の構成が挙げられる。つまり、本発明は回路構成に依存しない。どのような回路構成であっても、本発明を適用することができる。但し、さまざまな回路構成に本発明を適用するときには、性能に影響を与えるトランジスタやばらつきの影響を受けやすいトランジスタに、本発明を適用することが効果的である。   In this embodiment mode, the example in which the present invention is applied to the case where two transistors are included in one pixel of the selection transistor and the driving transistor is described as the circuit configuration of the pixel. However, the present invention can be applied to other circuit configurations. As an example, as shown in FIGS. 33 and 34, there are configurations described in JP-A-2001-343933, US 6229506 B1, JP-A-11-219146, JP-A-2001-147659, and the like. That is, the present invention does not depend on the circuit configuration. The present invention can be applied to any circuit configuration. However, when the present invention is applied to various circuit configurations, it is effective to apply the present invention to a transistor that affects performance or a transistor that is susceptible to variations.

また上述した以外の本発明の特徴について以下に述べる。本発明の半導体装置は、トランジスタがマトリクス状に複数配置されており、各トランジスタはレーザ光の照射により結晶化された半導体を有する。そして、複数のトランジスタの各チャネル形成領域は、第1の方向に延在するように配置され、複数の前記トランジスタのうち、前記第1の方向と垂直な第2の方向で隣接する少なくとも2つのトランジスタは、前記第1の方向に互いにずれた位置関係を有することを特徴としている。   The features of the present invention other than those described above will be described below. In the semiconductor device of the present invention, a plurality of transistors are arranged in a matrix, and each transistor includes a semiconductor crystallized by laser light irradiation. Each channel formation region of the plurality of transistors is arranged to extend in the first direction, and among the plurality of transistors, at least two adjacent in a second direction perpendicular to the first direction. The transistors have a positional relationship shifted from each other in the first direction.

前記第1の方向は、レーザーの走査方向に相当する。また、チャネル長を長くするように半導体を配置する場合、レーザーの走査方向はトランジスタのチャネル形成領域における電荷の移動方向に相当する。また、本発明を実施するための一例として、図1の画素R(i―1)用駆動トランジスタ101や、図5の画素R(i―1)用駆動トランジスタ501に示されるような形状の半導体のように、2つまたは3つの画素にまたがって半導体を配置する。このようにすると、トランジスタが有する各半導体のチャネル長が画素ピッチよりも長いのにも関わらず、画素内における半導体の占有面積をなるべく小さくすることが出来る。なお、半導体の形状は、上記のものに限定されるものではなく、半導体の長さが画素ピッチに対して長い形状を有するように配置するのであれば、どのような形状でもよい。また、チャネル形成領域に関して延在させるのは、チャネル長Lであってもよいし、チャネル幅Wであってもよいし、両方であってもよい。   The first direction corresponds to the scanning direction of the laser. In the case where the semiconductor is arranged so as to have a long channel length, the laser scanning direction corresponds to the charge movement direction in the channel formation region of the transistor. As an example for carrying out the present invention, a semiconductor having a shape as shown in the pixel R (i-1) drive transistor 101 in FIG. 1 or the pixel R (i-1) drive transistor 501 in FIG. As described above, a semiconductor is arranged across two or three pixels. In this way, although the channel length of each semiconductor included in the transistor is longer than the pixel pitch, the area occupied by the semiconductor in the pixel can be made as small as possible. Note that the shape of the semiconductor is not limited to the above, and any shape may be used as long as the semiconductor is arranged so that the length of the semiconductor is longer than the pixel pitch. Further, the channel forming region may be extended by the channel length L, the channel width W, or both.

[実施の形態2] 本実施の形態では、実施の形態1とは駆動トランジスタの配置が異なる場合について図7〜図11を用いて説明する。図7には、画素におけるトランジスタの配置の概略図を示す。 [Embodiment Mode 2] In this embodiment mode, a case where the arrangement of driving transistors is different from that in Embodiment Mode 1 will be described with reference to FIGS. FIG. 7 shows a schematic diagram of the arrangement of transistors in a pixel.

図7には、各画素の駆動トランジスタが、周囲に配置されている別の画素の領域にまでまたがって配置された画素を示す。図7では、2つのトランジスタを直列または並列に接続することにより、1つのトランジスタと同等の働きをしている。従って、画素R(i)には、画素R(i+1)用駆動トランジスタ2704と、画素R(i)用駆動トランジスタ1701とが配置されている。そして、画素R(i)用駆動トランジスタ2702は、画素R(i-1)に配置されている。そして、画素R(i)用駆動トランジスタ1701と、画素R(i)用駆動トランジスタ2702とは、電気的に接続されている。このように、図7では、ある画素が有する駆動トランジスタは、上の画素の領域にも配置されており、それらは電気的に接続されている。   FIG. 7 shows a pixel in which the driving transistor of each pixel is arranged so as to extend over another pixel area arranged around the pixel. In FIG. 7, two transistors are connected in series or in parallel to perform the same function as one transistor. Accordingly, a pixel R (i + 1) driving transistor 2704 and a pixel R (i) driving transistor 1701 are arranged in the pixel R (i). The pixel R (i) drive transistor 2702 is disposed in the pixel R (i−1). The pixel R (i) drive transistor 1701 and the pixel R (i) drive transistor 2702 are electrically connected. As described above, in FIG. 7, a driving transistor included in a certain pixel is also arranged in the region of the upper pixel, and they are electrically connected.

その結果、駆動トランジスタの長さは、電気的に接続されたトランジスタの合計に相当する。したがって、駆動トランジスタの長さを画素ピッチよりも長くすることが出来る。そのため、レーザの走査方向とトランジスタとを平行にすれば、各駆動トランジスタに対するレーザ光の照射回数が増加するので、半導体(より詳しくはチャネル形成領域)の結晶状態のばらつきによる影響を低減することができ、トランジスタの特性のばらつきをおさえることが出来る。   As a result, the length of the driving transistor corresponds to the sum of the electrically connected transistors. Therefore, the length of the driving transistor can be made longer than the pixel pitch. Therefore, if the laser scanning direction and the transistor are made parallel, the number of times of laser light irradiation to each driving transistor increases, so that the influence of variations in the crystal state of the semiconductor (more specifically, the channel formation region) can be reduced. And variations in transistor characteristics can be suppressed.

ここで、図30に示すように、レーザの走査ピッチをMとする。そして、画素ピッチをNとする。トランジスタの長さをZとする。すると、トランジスタにレーザ光が照射される回数は、(Z/M)回となる。ここで、Z>Nであるので、(Z/M)>(N/M)となる。   Here, as shown in FIG. The pixel pitch is N. Let the length of the transistor be Z. Then, the number of times the transistor is irradiated with laser light is (Z / M) times. Here, since Z> N, (Z / M)> (N / M).

このように、トランジスタが有する半導体に対するレーザ光の照射回数を増やすことができるので、トランジスタ自体のばらつきを低減することができる。また、トランジスタの長さZが十分に長い場合は、レーザの走査ピッチMを従来よりも多少大きくすることができるので、画面全体にレーザ光を照射する回数を減らすことができる。ただし、図1ではトランジスタの長さZは、2画素にまたがっている。したがって、トランジスタに対する照射回数を増やすためには、走査ピッチMは2倍以下にしておくことが好ましい。その結果、半導体を作製するときの処理速度が早くなるため、短い期間で製造できるようになり、作製費用を削減することが出来る。   In this manner, since the number of laser light irradiations on the semiconductor included in the transistor can be increased, variation in the transistor itself can be reduced. When the length Z of the transistor is sufficiently long, the laser scanning pitch M can be made somewhat larger than before, so that the number of times the entire screen is irradiated with laser light can be reduced. In FIG. 1, however, the transistor length Z extends over two pixels. Therefore, in order to increase the number of times of irradiation with respect to the transistor, it is preferable to set the scanning pitch M to 2 times or less. As a result, since a processing speed when manufacturing a semiconductor is increased, manufacturing can be performed in a short period of time, and manufacturing cost can be reduced.

次に、図7に対応した画素のレイアウト図を、図8に示す。図8では、一例として、画素R(i)の部分のみについて記載している。図8に対応した回路図を、図9に示す。また、図8の断面図を、図10に示す。なお図7〜図9において、同一のものを指す場合は、同じ符号を用いている。   Next, FIG. 8 shows a layout diagram of pixels corresponding to FIG. In FIG. 8, only the pixel R (i) portion is shown as an example. A circuit diagram corresponding to FIG. 8 is shown in FIG. A cross-sectional view of FIG. 8 is shown in FIG. 7 to 9, the same reference numerals are used for the same parts.

図8の特徴としては、以下のことを挙げることができる。   The following can be mentioned as features of FIG.

まず、複数個の画素にまたがって配置されている駆動トランジスタと、電気的に接続させるため、選択ゲート線を交差させて配線を配置している点が挙げられる。例えば、(i−1)行目選択ゲート線803を乗り越えて、画素R(i)用駆動トランジスタ1701は、画素R(i-1)用駆動トランジスタと接続されている。ゲート配線の層で形成されている選択ゲート線を交差して乗り越えるため、乗り越え部分の配線はソース配線の層で形成されている。そのため、チャネル形成領域の長いトランジスタを配置することができる。   First, in order to electrically connect a driving transistor arranged across a plurality of pixels, a wiring line is arranged by crossing selection gate lines. For example, over the (i-1) -th row selection gate line 803, the pixel R (i) drive transistor 1701 is connected to the pixel R (i-1) drive transistor. In order to cross over the selection gate line formed of the gate wiring layer, the wiring of the crossing part is formed of the source wiring layer. Therefore, a transistor with a long channel formation region can be provided.

その他の特徴としては、駆動トランジスタが、電源供給線やソース信号線と平行に配置されている点が挙げられる。例えば、画素R(i)用駆動トランジスタ1701などは、電源供給線やソース信号線と平行に配置されている。そのため、効率的にチャネル形成領域の長いトランジスタを配置することが出来る。   Another feature is that the drive transistor is arranged in parallel with the power supply line and the source signal line. For example, the pixel R (i) drive transistor 1701 and the like are arranged in parallel with the power supply line and the source signal line. Therefore, a transistor having a long channel formation region can be arranged efficiently.

このように、駆動トランジスタの接続を工夫することにより、駆動トランジスタのチャネル形成領域の長さを、画素ピッチよりも長くすることができる。なおここでは、2つのトランジスタを直列に接続している。そのため、チャネル形成領域の長さとは、2つのトランジスタのチャネル形成領域の和に相当する。   Thus, by devising the connection of the drive transistor, the length of the channel formation region of the drive transistor can be made longer than the pixel pitch. Here, two transistors are connected in series. Therefore, the length of the channel formation region corresponds to the sum of the channel formation regions of the two transistors.

以上、2つの画素にトランジスタを配置し、接続させた例を述べてきた。しかし、本発明は、これに限定されない。2つの画素以上にわたって、トランジスタを配置しても良い。   Heretofore, examples have been described in which transistors are arranged and connected to two pixels. However, the present invention is not limited to this. A transistor may be arranged over two or more pixels.

そこで、2画素以上にわたって、トランジスタを配置した例として、3つの画素にトランジスタを配置し、接続させた場合を、図11に示す。   Therefore, as an example in which transistors are arranged over two or more pixels, FIG. 11 shows a case where transistors are arranged and connected to three pixels.

図11に示すようにトランジスタを配置することで、トランジスタの長さを任意に設計することが可能となる。その結果、トランジスタに対するレーザ光の照射回数が増える。レーザ光の照射回数が増えると、トランジスタにおけるチャネル形成領域の結晶状態のばらつきによる影響を低減することができるので、トランジスタの特性のばらつきを抑制することが出来る。   By arranging the transistors as shown in FIG. 11, the length of the transistors can be arbitrarily designed. As a result, the number of times the transistor is irradiated with laser light increases. When the number of times of laser light irradiation is increased, the influence of variation in the crystal state of the channel formation region in the transistor can be reduced, so that variation in characteristics of the transistor can be suppressed.

なお本実施の形態では、カラー表示の場合について述べた。しかし、本発明はモノクロ表示の場合に対しても適用できる。   In this embodiment mode, the case of color display has been described. However, the present invention can also be applied to the case of monochrome display.

また本実施の形態では、ストライプ配置の場合に付いて述べてきた。しかしながら本発明はこれに限定されず、デルタ配置などの別方法で配置された場合に対しても適用できる。   In the present embodiment, the case of the stripe arrangement has been described. However, the present invention is not limited to this, and can also be applied to a case where they are arranged by another method such as delta arrangement.

また本実施の形態では、駆動トランジスタが1つのトランジスタのみで構成される場合について述べた。しかし、直列や並列に接続した複数のトランジスタを用いて、1つの駆動トランジスタと同等の動作をさせることが可能である。したがって、それに対応させて、トランジスタを配置させたものに対しても本発明を適用できる。   In the present embodiment, the case where the driving transistor is configured by only one transistor has been described. However, it is possible to operate in the same manner as one drive transistor using a plurality of transistors connected in series or in parallel. Therefore, the present invention can be applied to a transistor in which transistors are arranged correspondingly.

また本実施の形態では、図10に示すように、トランジスタにおいて、チャネル形成領域よりも上側にゲート電極が形成されている構造、いわゆる、トップゲート構造のトランジスタを用いて説明した。しかしながら、図35に示すように、チャネル形成領域よりも下側にゲート電極が形成されている構造、いわゆる、ボトムゲート構造など、どのような構造のトランジスタであっても、適用できる。なぜなら、本発明はそれらの構造には依存しないからである。   In this embodiment mode, as illustrated in FIG. 10, the transistor is described using a structure in which a gate electrode is formed above a channel formation region, that is, a so-called top gate transistor. However, as shown in FIG. 35, a transistor having any structure such as a structure in which a gate electrode is formed below a channel formation region, a so-called bottom gate structure, can be applied. This is because the present invention does not depend on their structure.

また本実施の形態では、画素の回路構成として、選択トランジスタと駆動トランジスタの一画素内に2つのトランジスタを有する場合に本発明を適用した例を述べた。しかしながら、本発明は別の回路構成に対しても適用できる。例として、図33や図34に示すように、特開2001ー343933、US 6229506 B1、特開平11ー219146、特開2001ー147659などに記載の構成が挙げられる。つまり、本発明は回路構成に依存しない。どのような回路構成であっても、本発明を適用することができる。但し、さまざまな回路構成に本発明を適用するときには、性能に影響を与えるトランジスタやばらつきの影響を受けやすいトランジスタに、本発明を適用することが効果的である。   In this embodiment mode, the example in which the present invention is applied to the case where two transistors are included in one pixel of the selection transistor and the driving transistor is described as the circuit configuration of the pixel. However, the present invention can be applied to other circuit configurations. As an example, as shown in FIGS. 33 and 34, there are configurations described in JP-A-2001-343933, US 6229506 B1, JP-A-11-219146, JP-A-2001-147659, and the like. That is, the present invention does not depend on the circuit configuration. The present invention can be applied to any circuit configuration. However, when the present invention is applied to various circuit configurations, it is effective to apply the present invention to a transistor that affects performance or a transistor that is susceptible to variations.

また上述した以外の本発明の特徴を以下に述べる。本発明の半導体装置は、トランジスタがマトリクス状に複数配置されており、各トランジスタはレーザ光の照射により結晶化された半導体を有する。なお、半導体にレーザ光を照射する際は、レーザ自体を移動させて照射しても良いし、基板自体を移動させて照射しても良い。そして、複数のトランジスタの各チャネル形成領域は、レーザの走査方向に延在するように配置され、複数の前記トランジスタのうち、前記レーザの走査方向と垂直な方向で隣接する少なくとも2つのトランジスタは、前記レーザの走査方向に互いにずれた位置関係を有することを特徴としている。   The features of the present invention other than those described above will be described below. In the semiconductor device of the present invention, a plurality of transistors are arranged in a matrix, and each transistor includes a semiconductor crystallized by laser light irradiation. Note that when irradiating a semiconductor with laser light, the laser itself may be moved for irradiation, or the substrate itself may be moved for irradiation. Each channel formation region of the plurality of transistors is arranged to extend in the laser scanning direction, and among the plurality of transistors, at least two transistors adjacent in the direction perpendicular to the laser scanning direction are: It has a positional relationship shifted from each other in the scanning direction of the laser.

また複数のトランジスタが有する各半導体は、かぎ括弧の終点印である“」”と始点印である“「”とを合体させたような形状を有し、2つ又は3つの画素にまたがって配置されている。このようにすると、トランジスタが有する各半導体のチャネル長が画素ピッチよりも長いのにも関わらず、画素内における半導体の占有面積をなるべく小さくすることが出来る。   In addition, each semiconductor included in a plurality of transistors has a shape that combines the end point mark “” ”and the start point mark“ “”, and is arranged across two or three pixels. Has been. In this way, although the channel length of each semiconductor included in the transistor is longer than the pixel pitch, the area occupied by the semiconductor in the pixel can be made as small as possible.

[実施の形態3] 上述した実施形態では、トランジスタの配置を工夫した場合について説明した。本実施形態では、選択ゲート線の配置を工夫した場合について、図12〜図15を用いて説明する。図12に、画素におけるトランジスタの配置の概略図を示す。図12には、ストライプ配置された2画素分の画素が記載されている。ただし、1色で1画素と考える場合は、6画素分の画素に相当する。各々の画素を識別するため、図12において、上から1画素目のR色の部分を画素R1、G色の部分を画素G1、B色の部分を画素B1と呼ぶ。同様に、2画素目のR色の部分を画素R2、G色の部分を画素G2、B色の部分を画素B2と呼ぶ。 [Embodiment 3] In the above-described embodiment, the case where the arrangement of the transistors is devised has been described. In the present embodiment, a case where the arrangement of the selection gate lines is devised will be described with reference to FIGS. FIG. 12 shows a schematic diagram of the arrangement of transistors in a pixel. FIG. 12 shows pixels for two pixels arranged in stripes. However, when one pixel is considered as one color, it corresponds to six pixels. In order to identify each pixel, in FIG. 12, the R color portion of the first pixel from the top is called a pixel R1, the G color portion is called a pixel G1, and the B color portion is called a pixel B1. Similarly, the R color portion of the second pixel is called a pixel R2, the G color portion is called a pixel G2, and the B color portion is called a pixel B2.

各々の画素は、トランジスタを有している。例えば、画素G1は該画素が有する発光素子を駆動するためのトランジスタを有する。それを画素G1用駆動トランジスタ1201と呼ぶ。同様に、画素G2は画素G2用駆動トランジスタ1202を有する。他の画素も、上記と同様である。   Each pixel has a transistor. For example, the pixel G1 includes a transistor for driving a light-emitting element included in the pixel. This is referred to as a pixel G1 driving transistor 1201. Similarly, the pixel G2 includes a drive transistor 1202 for the pixel G2. The other pixels are similar to the above.

図12に示したレイアウト図では、2つの画素で1つのペアのような配置になっており、上側の画素の駆動トランジスタが、下側の画素の領域にまでまたがって配置され、下側の画素の駆動トランジスタが、上側の画素の領域にまでまたがって配置されている。つまり、画素G1用駆動トランジスタ1201は、画素G2の領域にまでまたがって配置されている。同様に、画素G2用駆動トランジスタ1202は、画素G1の領域にまでまたがって配置されている。   In the layout diagram shown in FIG. 12, two pixels are arranged in a pair, and the driving transistors of the upper pixel are arranged so as to extend over the region of the lower pixel. The drive transistors are arranged over the upper pixel region. That is, the pixel G1 driving transistor 1201 is disposed so as to extend over the region of the pixel G2. Similarly, the driving transistor 1202 for the pixel G2 is disposed over the region of the pixel G1.

その結果、駆動トランジスタの長さを、画素ピッチよりも長くすることが出来る。したがって、レーザの走査方向とトランジスタの延在方向を平行にすることが出来るので、各駆動トランジスタにレーザを照射する回数が増加する。したがって、トランジスタの特性のばらつきをおさえることが出来る。   As a result, the length of the driving transistor can be made longer than the pixel pitch. Accordingly, since the laser scanning direction and the transistor extending direction can be made parallel, the number of times each driving transistor is irradiated with the laser increases. Therefore, variation in transistor characteristics can be suppressed.

ここで、図30に示すように、レーザの走査ピッチをMとする。そして、画素ピッチをNとする。トランジスタの長さをZとする。すると、トランジスタにレーザ光が照射される回数は、(Z/M)回となる。ここで、Z>Nであるので、(Z/M)>(N/M)となる。   Here, as shown in FIG. The pixel pitch is N. Let the length of the transistor be Z. Then, the number of times the transistor is irradiated with laser light is (Z / M) times. Here, since Z> N, (Z / M)> (N / M).

このように、本発明によりトランジスタに対するレーザの照射回数を増やすことができるため、トランジスタ自体のばらつきを低減することができる。さらに、トランジスタの長さZが十分に長い場合は、レーザの走査ピッチMを従来よりも多少大きくすることができるので、画面全体に対するレーザの照射回数を減らすことができるようになる。ただし、図1ではトランジスタの長さZは、2画素にまたがっている。したがって、トランジスタに対する照射回数を増やすためには、走査ピッチMは2倍以下にしておくことが好ましい。その結果、半導体装置を作製するときの処理速度が速くなるため、作製費用を削減することが出来る。   As described above, according to the present invention, the number of times of laser irradiation to the transistor can be increased, so that variations in the transistor itself can be reduced. Further, when the length Z of the transistor is sufficiently long, the laser scanning pitch M can be made somewhat larger than before, so that the number of times of laser irradiation on the entire screen can be reduced. In FIG. 1, however, the transistor length Z extends over two pixels. Therefore, in order to increase the number of times of irradiation with respect to the transistor, it is preferable to set the scanning pitch M to 2 times or less. As a result, since the processing speed when manufacturing a semiconductor device is increased, manufacturing cost can be reduced.

次に、図12に対応した画素のレイアウト図を図13に示す。図13では、一例として、画素R1、画素R2、画素G1、画素G2について記載している。図13に対応した回路図を図14に示す。また、図13の断面図を、図15に示す。なお、図13〜図15において、同一のものを指す場合は、同じ符号を用いている。   Next, FIG. 13 shows a layout diagram of pixels corresponding to FIG. In FIG. 13, the pixel R1, the pixel R2, the pixel G1, and the pixel G2 are described as an example. A circuit diagram corresponding to FIG. 13 is shown in FIG. A cross-sectional view of FIG. 13 is shown in FIG. Note that, in FIGS. 13 to 15, the same reference numerals are used to indicate the same items.

図13に示したレイアウト図の特徴としては、以下のようなことを挙げることができる。   The features of the layout diagram shown in FIG. 13 include the following.

まず、画素R1や画素G1のような上側の画素では、選択ゲート線や選択トランジスタが上側に配置されている点が挙げられる。例えば、i行目選択ゲート線1303や画素G1用選択トランジスタ1301は、画素において上側に配置されている。一方、画素R2や画素G2のような下側の画素では、選択ゲート線や選択トランジスタが下側に配置されている。例えば、i+1行目選択ゲート線1305や画素G2用選択トランジスタ1306は、画素において下側に配置されている。   First, in the upper pixel such as the pixel R1 and the pixel G1, the selection gate line and the selection transistor are arranged on the upper side. For example, the i-th row selection gate line 1303 and the pixel G1 selection transistor 1301 are arranged on the upper side in the pixel. On the other hand, in the lower pixels such as the pixel R2 and the pixel G2, the selection gate line and the selection transistor are arranged on the lower side. For example, the (i + 1) th row selection gate line 1305 and the pixel G2 selection transistor 1306 are arranged on the lower side of the pixel.

その結果、駆動トランジスタが、別の画素の中に、そのまま配置できるようになっている。すなわち、画素G1用駆動トランジスタ1201は、そのまま画素G2の領域にまで配置している。また、画素G2用駆動トランジスタ1202も、そのまま画素G1の領域にまで配置している。   As a result, the drive transistor can be arranged as it is in another pixel. That is, the driving transistor 1201 for the pixel G1 is arranged as it is in the region of the pixel G2. The pixel G2 driving transistor 1202 is also arranged as it is in the region of the pixel G1.

したがって、行によって、選択ゲート線や選択トランジスタが、画素領域の中のどの位置に配置してあるかという点が異なってくる。さらに、駆動トランジスタの配置も、画素領域の中のどの位置に配置してあるかという点が異なってくる。その上、ITOの配置も、画素領域の中のどの位置に配置してあるかという点が異なってくる。ITOは、発光素子の陽極電極となるため、その領域(より正確には、一回り小さい領域)が、発光領域となる。したがって、発光領域の配置も、画素領域の中のどの位置に配置してあるかという点が異なってくる。   Therefore, the position where the selection gate line and the selection transistor are arranged in the pixel region differs depending on the row. Furthermore, the arrangement of the drive transistors is different in which position in the pixel region. In addition, the ITO is different in the position in the pixel region. Since ITO serves as the anode electrode of the light emitting element, the region (more precisely, a region that is slightly smaller) becomes the light emitting region. Therefore, the arrangement of the light emitting area is different in which position in the pixel area is arranged.

それ以外の特徴としては、駆動トランジスタ、例えば、画素G1用駆動トランジスタ1201などは、電源供給線やソース信号線と平行に配置されている点が挙げられる。そのため、効率的に、長いトランジスタを配置することが出来る。   As other features, the driving transistor, for example, the driving transistor 1201 for the pixel G1 is arranged in parallel with the power supply line and the source signal line. Therefore, a long transistor can be arranged efficiently.

このように、選択ゲート線などの配置を工夫することにより、駆動トランジスタのチャネル形成領域の長さを、画素ピッチよりも長くすることができる。   Thus, by devising the arrangement of the selection gate line and the like, the length of the channel formation region of the driving transistor can be made longer than the pixel pitch.

なお本実施の形態では、カラー表示の場合について述べた。しかし、本発明はモノクロ表示の場合に対しても適用できる。   In this embodiment mode, the case of color display has been described. However, the present invention can also be applied to the case of monochrome display.

また本実施の形態では、ストライプ配置の場合に付いて述べてきた。しかしながら本発明はこれに限定されず、デルタ配置などの別方法で配置された場合に対しても適用できる。   In the present embodiment, the case of the stripe arrangement has been described. However, the present invention is not limited to this, and can also be applied to a case where they are arranged by another method such as delta arrangement.

また本実施の形態では、駆動トランジスタが1つのトランジスタのみで構成される場合について述べた。しかし、直列や並列に接続した複数のトランジスタを用いて、1つの駆動トランジスタと同等の動作をさせることが可能である。したがって、それに対応させて、トランジスタを配置させたものに対しても本発明を適用できる。   In the present embodiment, the case where the driving transistor is configured by only one transistor has been described. However, it is possible to operate in the same manner as one drive transistor using a plurality of transistors connected in series or in parallel. Therefore, the present invention can be applied to a transistor in which transistors are arranged correspondingly.

また本実施の形態では、図15に示すように、トランジスタにおいて、チャネル形成領域よりも上側にゲート電極が形成されている構造、いわゆる、トップゲート構造のトランジスタを用いて説明した。しかしながら、図35に示すように、チャネル形成領域よりも下側にゲート電極が形成されている構造、いわゆる、ボトムゲート構造など、どのような構造のトランジスタであっても、適用できる。なぜなら、本発明はそれらの構造には依存しないからである。   In this embodiment mode, as illustrated in FIGS. 15A and 15B, the transistor is described using a structure in which a gate electrode is formed above a channel formation region, that is, a so-called top gate transistor. However, as shown in FIG. 35, a transistor having any structure such as a structure in which a gate electrode is formed below a channel formation region, a so-called bottom gate structure, can be applied. This is because the present invention does not depend on their structure.

また本実施の形態では、画素の回路構成として、選択トランジスタと駆動トランジスタの一画素内に2つのトランジスタを有する場合に本発明を適用した例を述べた。しかしながら、本発明は別の回路構成に対しても適用できる。例として、図33や図34に示すように、特開2001ー343933、US 6229506 B1、特開平11ー219146、特開2001ー147659などに記載の構成が挙げられる。つまり、本発明は回路構成に依存しない。どのような回路構成であっても、本発明を適用することができる。但し、さまざまな回路構成に本発明を適用するときには、性能に影響を与えるトランジスタやばらつきの影響を受けやすいトランジスタに、本発明を適用することが効果的である。   In this embodiment mode, the example in which the present invention is applied to the case where two transistors are included in one pixel of the selection transistor and the driving transistor is described as the circuit configuration of the pixel. However, the present invention can be applied to other circuit configurations. As an example, as shown in FIGS. 33 and 34, there are configurations described in JP-A-2001-343933, US 6229506 B1, JP-A-11-219146, JP-A-2001-147659, and the like. That is, the present invention does not depend on the circuit configuration. The present invention can be applied to any circuit configuration. However, when the present invention is applied to various circuit configurations, it is effective to apply the present invention to a transistor that affects performance or a transistor that is susceptible to variations.

[実施の形態4] 本実施の形態では、駆動トランジスタを横方向に配置した場合について、図16〜図18を用いて説明する。図16に、画素におけるトランジスタの配置の概略図を示す。図16には、ストライプ配置された4画素分の画素が記載されている。ただし、1色で1画素と考える場合は、12画素分の画素に相当する。各々の画素を識別するため、図16において、左から1画素目のR色の部分を画素R(i)、G色の部分を画素G(i)、B色の部分を画素B(i)、と呼ぶ。同様に、左から2画素目のR色の部分を画素R(i+1)、G色の部分を画素G(i+1)、B色の部分を画素B(i+1)、3画素目の画素目のR色の部分を画素R(i+2)、G色の部分を画素G(i+2)、B色の部分を画素B(i+2)、4画素目の画素目のR色の部分を画素R(i+3)、G色の部分を画素G(i+3)、B色の部分を画素B(i+3)、と呼ぶ。 [Embodiment Mode 4] In this embodiment mode, a case where drive transistors are arranged in a horizontal direction will be described with reference to FIGS. FIG. 16 shows a schematic diagram of arrangement of transistors in a pixel. FIG. 16 shows four pixels in a stripe arrangement. However, when one pixel is considered as one color, it corresponds to 12 pixels. In order to identify each pixel, in FIG. 16, the R color portion of the first pixel from the left is the pixel R (i), the G color portion is the pixel G (i), and the B color portion is the pixel B (i). . Similarly, the R color portion of the second pixel from the left is the pixel R (i + 1), the G color portion is the pixel G (i + 1), the B color portion is the pixel B (i + 1), 3 pixels The R color portion of the eye pixel is the pixel R (i + 2), the G color portion is the pixel G (i + 2), the B color portion is the pixel B (i + 2), the fourth pixel pixel The R color portion is referred to as a pixel R (i + 3), the G color portion is referred to as a pixel G (i + 3), and the B color portion is referred to as a pixel B (i + 3).

各々の画素は、トランジスタを有している。例えば、画素R(i+1)は、該画素が有する発光素子を駆動するためのトランジスタを有する。それを、画素R(i+1)用駆動トランジスタ1604と呼ぶことにする。他の画素も、上記と同様である。   Each pixel has a transistor. For example, the pixel R (i + 1) includes a transistor for driving a light-emitting element included in the pixel. This is referred to as a pixel R (i + 1) driving transistor 1604. The other pixels are similar to the above.

本実施の形態では、図16に示すように、各画素の駆動トランジスタが、横方向に伸びており、横に配置されている別の画素の領域にまたがって配置されている。つまり、画素R(i+1)用駆動トランジスタ1604は、画素G(i+1)、画素B(i+1)、画素R(i+2)、画素G(i+2)、画素B(i+2)、の領域にまたがって配置されている。このように、図16では、ある画素が有する駆動トランジスタは、その画素の横に位置する画素にまたがって配置されている。   In the present embodiment, as shown in FIG. 16, the driving transistor of each pixel extends in the horizontal direction and is arranged across the area of another pixel arranged horizontally. That is, the pixel R (i + 1) driving transistor 1604 includes the pixel G (i + 1), the pixel B (i + 1), the pixel R (i + 2), the pixel G (i + 2), and the pixel B ( i + 2). As described above, in FIG. 16, a driving transistor included in a certain pixel is arranged so as to straddle the pixel located beside the pixel.

その結果、駆動トランジスタの長さを、画素ピッチよりも長くすることが出来る。したがって、レーザの走査方向とトランジスタの延在方向を平行にすることが出来るので、各駆動トランジスタにレーザを照射する回数が増加する。したがって、トランジスタの特性のばらつきをおさえることが出来る。   As a result, the length of the driving transistor can be made longer than the pixel pitch. Accordingly, since the laser scanning direction and the transistor extending direction can be made parallel, the number of times each driving transistor is irradiated with the laser increases. Therefore, variation in transistor characteristics can be suppressed.

ここで、図30に示すように、レーザの走査ピッチをMとする。そして、画素ピッチをNとする。トランジスタの長さをZとする。すると、トランジスタにレーザが照射される回数は、Z/Mとなる。ここで、Z>Nであるので、(Z/M)>(N/M)となる。   Here, as shown in FIG. The pixel pitch is N. Let the length of the transistor be Z. Then, the number of times the transistor is irradiated with laser is Z / M. Here, since Z> N, (Z / M)> (N / M).

このように、本発明によりトランジスタに対するレーザの照射回数を増やすことができるため、トランジスタ自体のばらつきを低減することができる。さらに、トランジスタの長さZが十分に長い場合は、レーザの走査ピッチMを従来よりも多少大きくすることができるので、画面全体に対するレーザの照射回数を減らすことができるようになる。ただし、図1ではトランジスタの長さZは、2画素にまたがっている。したがって、トランジスタに対する照射回数を増やすためには、走査ピッチMは2倍以下にしておくことが好ましい。その結果、半導体装置を作製するときの処理速度が速くなるため、作製費用を削減することが出来る。   As described above, according to the present invention, the number of times of laser irradiation to the transistor can be increased, so that variations in the transistor itself can be reduced. Further, when the length Z of the transistor is sufficiently long, the laser scanning pitch M can be made somewhat larger than before, so that the number of times of laser irradiation on the entire screen can be reduced. In FIG. 1, however, the transistor length Z extends over two pixels. Therefore, in order to increase the number of times of irradiation with respect to the transistor, it is preferable to set the scanning pitch M to 2 times or less. As a result, since the processing speed when manufacturing a semiconductor device is increased, manufacturing cost can be reduced.

次に、図16に対応した画素のレイアウト図を、図17に示す。図17では、一例として、画素R(i+2)について記載している。このレイアウトと同様なレイアウトにして、それらを繰り返していけば、画素部全体のレイアウトが出来上がる。図17に対応した回路図を、図18に示す。なお、同一のものを指す場合は、同じ符号を用いている。   Next, FIG. 17 shows a layout diagram of pixels corresponding to FIG. In FIG. 17, the pixel R (i + 2) is described as an example. If the layout is similar to this layout and is repeated, the layout of the entire pixel portion is completed. A circuit diagram corresponding to FIG. 17 is shown in FIG. In addition, the same code | symbol is used when referring to the same thing.

図17の特徴としては、以下のことを挙げることができる。   The following can be mentioned as features of FIG.

まず、駆動トランジスタが、選択ゲート線と平行に配置されている点が挙げられる。例えば、j行目選択ゲート線1705と平行に、各駆動トランジスタが配置されている。その結果、駆動トランジスタの長さを、容易に長くすることができる。   First, the driving transistor is arranged in parallel with the selection gate line. For example, each driving transistor is arranged in parallel with the j-th row selection gate line 1705. As a result, the length of the driving transistor can be easily increased.

このように、駆動トランジスタの配置を工夫することにより、駆動トランジスタ、より正確には、駆動トランジスタのチャネル形成領域の長さを、画素ピッチよりも長くすることができる。   Thus, by devising the arrangement of the driving transistors, the length of the driving transistor, more precisely, the channel formation region of the driving transistor can be made longer than the pixel pitch.

以上、2画素にわたってトランジスタを配置した例を述べてきた。しかし、本発明は、これに限定されない。2画素以上にわたって、トランジスタを配置しても良い。   In the above, the example which has arrange | positioned the transistor over 2 pixels has been described. However, the present invention is not limited to this. A transistor may be disposed over two or more pixels.

このように配置することにより、トランジスタの長さを任意に設計することが可能となる。その結果、レーザ照射の回数を増やすことが可能となる。レーザ照射回数が増えると、トランジスタにおけるチャネル形成領域の結晶状態のばらつきによる影響を低減することができるので、トランジスタの特性のばらつきを抑制することが出来る。   With this arrangement, the transistor length can be arbitrarily designed. As a result, the number of times of laser irradiation can be increased. When the number of laser irradiations is increased, the influence of variation in the crystal state of the channel formation region in the transistor can be reduced, so that variation in transistor characteristics can be suppressed.

なお本実施の形態では、カラー表示の場合について述べた。しかし、本発明はモノクロ表示の場合に対しても適用できる。   In this embodiment mode, the case of color display has been described. However, the present invention can also be applied to the case of monochrome display.

また本実施の形態では、ストライプ配置の場合に付いて述べてきた。しかしながら本発明はこれに限定されず、デルタ配置などの別方法で配置された場合に対しても適用できる。   In the present embodiment, the case of the stripe arrangement has been described. However, the present invention is not limited to this, and can also be applied to a case where they are arranged by another method such as delta arrangement.

また本実施の形態では、駆動トランジスタが1つのトランジスタのみで構成される場合について述べた。しかし、直列や並列に接続した複数のトランジスタを用いて、1つの駆動トランジスタと同等の動作をさせることが可能である。したがって、それに対応させて、トランジスタを配置させたものに対しても本発明を適用できる。   In the present embodiment, the case where the driving transistor is configured by only one transistor has been described. However, it is possible to operate in the same manner as one drive transistor using a plurality of transistors connected in series or in parallel. Therefore, the present invention can be applied to a transistor in which transistors are arranged correspondingly.

また本実施の形態では、図4に示すように、トランジスタにおいて、チャネル形成領域よりも上側にゲート電極が形成されている構造、いわゆる、トップゲート構造のトランジスタを用いて説明した。しかしながら、図35に示すように、チャネル形成領域よりも下側にゲート電極が形成されている構造、いわゆる、ボトムゲート構造など、どのような構造のトランジスタであっても、適用できる。
なぜなら、本発明はそれらの構造には依存しないからである。
In this embodiment mode, as illustrated in FIG. 4, the transistor is described using a structure in which a gate electrode is formed above a channel formation region, that is, a so-called top gate transistor. However, as shown in FIG. 35, a transistor having any structure such as a structure in which a gate electrode is formed below a channel formation region, a so-called bottom gate structure, can be applied.
This is because the present invention does not depend on their structure.

また本実施の形態では、画素の回路構成として、選択トランジスタと駆動トランジスタの一画素内に2つのトランジスタを有する場合に本発明を適用した例を述べた。しかしながら、本発明は別の回路構成に対しても適用できる。例として、図33や図34に示すように、特開2001ー343933、US 6229506 B1、特開平11ー219146、特開2001ー147659などに記載の構成が挙げられる。つまり、本発明は回路構成に依存しない。どのような回路構成であっても、本発明を適用することができる。但し、さまざまな回路構成に本発明を適用するときには、性能に影響を与えるトランジスタやばらつきの影響を受けやすいトランジスタに、本発明を適用することが効果的である。   In this embodiment mode, the example in which the present invention is applied to the case where two transistors are included in one pixel of the selection transistor and the driving transistor is described as the circuit configuration of the pixel. However, the present invention can be applied to other circuit configurations. As an example, as shown in FIGS. 33 and 34, there are configurations described in JP-A-2001-343933, US 6229506 B1, JP-A-11-219146, JP-A-2001-147659, and the like. That is, the present invention does not depend on the circuit configuration. The present invention can be applied to any circuit configuration. However, when the present invention is applied to various circuit configurations, it is effective to apply the present invention to a transistor that affects performance or a transistor that is susceptible to variations.

[実施の形態5] 本実施の形態では、画素の配置を工夫した場合について、図19〜図22を用いて説明する。通常のストライプ配置では、RGBと横に並んでいる。そこで、図19では、縦にRGBと並んだ場合の画素におけるトランジスタの配置の概略図を示す。図19には、RGBが縦に並んでストライプ配置された4画素分の画素が記載されている。ただし、1色で1画素と考える場合は、12画素分の画素に相当する。各々の画素を識別するため、図19において、左から1画素目のR色の部分を画素R(i-1)、G色の部分を画素G(i-1)、B色の部分を画素B(i-1)と呼ぶ。同様に、2画素目のR色の部分を画素R(i)、G色の部分を画素G(i)、B色の部分を画素B(i)、3画素目の画素目のR色の部分を画素R(i+1)、G色の部分を画素G(i+1)、B色の部分を画素B(i+1)、4画素目の画素目のR色の部分を画素R(i+2)、G色の部分を画素G(i+2)、B色の部分を画素B(i+2)と呼ぶ。 [Embodiment Mode 5] In this embodiment mode, a case where a pixel arrangement is devised will be described with reference to FIGS. In a normal stripe arrangement, it is aligned horizontally with RGB. Therefore, FIG. 19 shows a schematic diagram of the arrangement of transistors in a pixel in the case where the pixels are vertically aligned with RGB. FIG. 19 shows pixels for four pixels in which RGB are arranged in a vertical stripe pattern. However, when one pixel is considered as one color, it corresponds to 12 pixels. In order to identify each pixel, in FIG. 19, the R color portion of the first pixel from the left is the pixel R (i-1), the G color portion is the pixel G (i-1), and the B color portion is the pixel. Called B (i-1). Similarly, the R color portion of the second pixel is the pixel R (i), the G color portion is the pixel G (i), the B color portion is the pixel B (i), and the R color of the third pixel is the R color. The portion is a pixel R (i + 1), the G color portion is a pixel G (i + 1), the B color portion is a pixel B (i + 1), and the R color portion of the fourth pixel is the pixel R. The (i + 2), G color portion is referred to as a pixel G (i + 2), and the B color portion is referred to as a pixel B (i + 2).

各々の画素は、トランジスタを有している。例えば、画素R(i-1)は、該画素が有する発光素子を駆動するためのトランジスタを有する。それを、画素R(i-1)用駆動トランジスタ1901と呼ぶ。他の画素も、上記と同様である。   Each pixel has a transistor. For example, the pixel R (i-1) includes a transistor for driving a light-emitting element included in the pixel. This is called a pixel R (i-1) driving transistor 1901. The other pixels are similar to the above.

本実施形態では、図19に示すように、各画素の駆動トランジスタが、横方向に伸びており、横に配置されている別の画素の領域にまたがって配置されている。つまり、画素R(i-1)用駆動トランジスタ1901は、画素R(i)の領域にまでまたがって配置されている。同様に、画素R(i)用駆動トランジスタ1902は、画素R(i+1)の領域にまたがって配置されている。このように、図19ではある画素が有する駆動トランジスタは、その画素の横の画素の領域にまでまたがって配置されている。   In the present embodiment, as shown in FIG. 19, the driving transistors of each pixel extend in the horizontal direction and are arranged across the area of another pixel arranged horizontally. That is, the drive transistor 1901 for the pixel R (i−1) is disposed so as to extend over the region of the pixel R (i). Similarly, the drive transistor 1902 for the pixel R (i) is disposed across the region of the pixel R (i + 1). As described above, the driving transistor included in a certain pixel in FIG. 19 is arranged so as to extend over the pixel region next to the pixel.

ここで、図30に示すように、レーザの走査ピッチをMとする。そして、画素ピッチをNとする。トランジスタの長さをZとする。すると、トランジスタにレーザが照射される回数は、Z/Mとなる。ここで、Z>Nであるので、(Z/M)>(N/M)となる。   Here, as shown in FIG. The pixel pitch is N. Let the length of the transistor be Z. Then, the number of times the transistor is irradiated with laser is Z / M. Here, since Z> N, (Z / M)> (N / M).

このように、レーザ照射回数を増やすことができるため、トランジスタ自体のばらつきを低減することができる。逆に、トランジスタの長さZが十分に長い場合は、レーザの走査ピッチMを従来よりも多少大きくすることができるので、画面全体に対するレーザを照射する回数を減らすことができる。ただし、図1ではトランジスタの長さZは、2画素にまたがっている。したがって、トランジスタに対する照射回数を増やすためには、走査ピッチMは2倍以下にしておくことが好ましい。その結果、処理速度が早くなり、短い期間で製造できるようになり、コストダウンにつながる。   Thus, since the number of times of laser irradiation can be increased, variation in the transistor itself can be reduced. On the contrary, when the length Z of the transistor is sufficiently long, the laser scanning pitch M can be made somewhat larger than before, so that the number of times of laser irradiation on the entire screen can be reduced. In FIG. 1, however, the transistor length Z extends over two pixels. Therefore, in order to increase the number of times of irradiation with respect to the transistor, it is preferable to set the scanning pitch M to 2 times or less. As a result, the processing speed is increased, and manufacturing can be performed in a short period of time, leading to cost reduction.

次に、図19に対応した画素のレイアウト図を、図20に示す。図20では、一例として、画素R(i)のみについて記載している。図20に対応した回路図を、図21に示す。なお図19〜図21において、同一のものを指す場合は、同じ符号を用いている。   Next, FIG. 20 shows a layout diagram of pixels corresponding to FIG. In FIG. 20, only the pixel R (i) is described as an example. A circuit diagram corresponding to FIG. 20 is shown in FIG. In FIG. 19 to FIG. 21, the same reference numerals are used to indicate the same components.

図20の特徴としては、以下のことを挙げることができる。   The following can be mentioned as features of FIG.

まず、駆動トランジスタが、選択ゲート線と平行に配置されている点が挙げられる。例えば、j行目選択ゲート線2001と平行に、各駆動トランジスタが配置されている。その結果、駆動トランジスタの長さを、容易に長くすることができる。   First, the driving transistor is arranged in parallel with the selection gate line. For example, each driving transistor is arranged in parallel with the j-th row selection gate line 2001. As a result, the length of the driving transistor can be easily increased.

また、画素の色は、縦方向にRGBと並んでいる。その結果、横方向に駆動トランジスタを配置した場合、駆動トランジスタの長さを、容易に長くすることができる。   Further, the color of the pixel is aligned with RGB in the vertical direction. As a result, when the driving transistor is disposed in the lateral direction, the length of the driving transistor can be easily increased.

このように、駆動トランジスタの配置を工夫することにより、駆動トランジスタ、より正確には、駆動トランジスタのチャネル形成領域の長さを、画素ピッチよりも長くすることができる。   Thus, by devising the arrangement of the driving transistors, the length of the driving transistor, more precisely, the channel formation region of the driving transistor can be made longer than the pixel pitch.

以上、2画素にわたってトランジスタを配置した例を述べてきた。しかし、本発明は、これに限定されない。2画素以上にわたって、トランジスタを配置しても良い。   In the above, the example which has arrange | positioned the transistor over 2 pixels has been described. However, the present invention is not limited to this. A transistor may be disposed over two or more pixels.

そこで、2画素以上にわたって、トランジスタを配置した例として、3画素にわたってトランジスタを配置した場合を、図22に示す。   Thus, FIG. 22 shows a case where transistors are arranged over three pixels as an example in which transistors are arranged over two or more pixels.

このように配置することにより、トランジスタの長さを任意に長く設計することができる。その結果、レーザ照射の回数が増える。レーザが照射される回数が増えると、トランジスタにおけるチャネル形成領域の結晶状態のばらつきによる影響を低減することができるので、トランジスタの特性のばらつきを抑制することが出来る。   By arranging in this way, the length of the transistor can be designed to be arbitrarily long. As a result, the number of times of laser irradiation increases. When the number of times of laser irradiation is increased, the influence of variation in the crystal state of the channel formation region in the transistor can be reduced, so that variation in transistor characteristics can be suppressed.

なお本実施の形態では、カラー表示の場合について述べた。しかし、本発明はモノクロ表示の場合に対しても適用できる。   In this embodiment mode, the case of color display has been described. However, the present invention can also be applied to the case of monochrome display.

また本実施の形態では、ストライプ配置の場合に付いて述べてきた。しかしながら本発明はこれに限定されず、デルタ配置などの別方法で配置された場合に対しても適用できる。   In the present embodiment, the case of the stripe arrangement has been described. However, the present invention is not limited to this, and can also be applied to a case where they are arranged by another method such as delta arrangement.

また本実施の形態では、駆動トランジスタが1つのトランジスタのみで構成される場合について述べた。しかし、直列や並列に接続した複数のトランジスタを用いて、1つの駆動トランジスタと同等の動作をさせることが可能である。したがって、それに対応させて、トランジスタを配置させたものに対しても本発明を適用できる。   In the present embodiment, the case where the driving transistor is configured by only one transistor has been described. However, it is possible to operate in the same manner as one drive transistor using a plurality of transistors connected in series or in parallel. Therefore, the present invention can be applied to a transistor in which transistors are arranged correspondingly.

また本実施の形態では、図15に示すように、トランジスタにおいて、チャネル形成領域よりも上側にゲート電極が形成されている構造、いわゆる、トップゲート構造のトランジスタを用いて説明した。しかしながら、図35に示すように、チャネル形成領域よりも下側にゲート電極が形成されている構造、いわゆる、ボトムゲート構造など、どのような構造のトランジスタであっても、適用できる。なぜなら、本発明はそれらの構造には依存しないからである。   In this embodiment mode, as illustrated in FIGS. 15A and 15B, the transistor is described using a structure in which a gate electrode is formed above a channel formation region, that is, a so-called top gate transistor. However, as shown in FIG. 35, a transistor having any structure such as a structure in which a gate electrode is formed below a channel formation region, a so-called bottom gate structure, can be applied. This is because the present invention does not depend on their structure.

また本実施の形態では、画素の回路構成として、選択トランジスタと駆動トランジスタの一画素内に2つのトランジスタを有する場合に本発明を適用した例を述べた。しかしながら、本発明は別の回路構成に対しても適用できる。例として、図33や図34に示すように、特開2001ー343933、US 6229506 B1、特開平11ー219146、特開2001ー147659などに記載の構成が挙げられる。つまり、本発明は回路構成に依存しない。どのような回路構成であっても、本発明を適用することができる。但し、さまざまな回路構成に本発明を適用するときには、性能に影響を与えるトランジスタやばらつきの影響を受けやすいトランジスタに、本発明を適用することが効果的である。   In this embodiment mode, the example in which the present invention is applied to the case where two transistors are included in one pixel of the selection transistor and the driving transistor is described as the circuit configuration of the pixel. However, the present invention can be applied to other circuit configurations. As an example, as shown in FIGS. 33 and 34, there are configurations described in JP-A-2001-343933, US 6229506 B1, JP-A-11-219146, JP-A-2001-147659, and the like. That is, the present invention does not depend on the circuit configuration. The present invention can be applied to any circuit configuration. However, when the present invention is applied to various circuit configurations, it is effective to apply the present invention to a transistor that affects performance or a transistor that is susceptible to variations.

また上述した以外の本発明の特徴を以下に述べる。本発明の半導体装置は、トランジスタがマトリクス状に複数配置されており、各トランジスタはレーザ光の照射により結晶化された半導体を有する。そして、複数のトランジスタの各チャネル形成領域は、第1の方向に延在するように配置され、複数の前記トランジスタのうち、前記第1の方向と垂直な第2の方向で隣接する少なくとも2つのトランジスタは、前記第1の方向に互いにずれた位置関係を有することを特徴としている。   The features of the present invention other than those described above will be described below. In the semiconductor device of the present invention, a plurality of transistors are arranged in a matrix, and each transistor includes a semiconductor crystallized by laser light irradiation. Each channel formation region of the plurality of transistors is arranged to extend in the first direction, and among the plurality of transistors, at least two adjacent in a second direction perpendicular to the first direction. The transistors have a positional relationship shifted from each other in the first direction.

前記第1の方向は、レーザーの走査方向に相当する。また、チャネル長を長くするように半導体を配置する場合、レーザーの走査方向はトランジスタのチャネル形成領域における電荷の移動方向に相当する。また、本発明を実施するための一例として、図1の画素R(i―1)用駆動トランジスタ101や、図5の画素R(i―1)用駆動トランジスタ501に示されるような形状の半導体のように、2つまたは3つの画素にまたがって半導体を配置する。このようにすると、トランジスタが有する各半導体のチャネル長が画素ピッチよりも長いのにも関わらず、画素内における半導体の占有面積をなるべく小さくすることが出来る。なお、半導体の形状は、上記のものに限定されるものではなく、半導体の長さが画素ピッチに対して長い形状を有するように配置するのであれば、どのような形状でもよい。また、チャネル形成領域に関して延在させるのは、チャネル長Lであってもよいし、チャネル幅Wであってもよいし、両方であってもよい。 The first direction corresponds to the scanning direction of the laser. In the case where the semiconductor is arranged so as to have a long channel length, the laser scanning direction corresponds to the charge movement direction in the channel formation region of the transistor. As an example for carrying out the present invention, a semiconductor having a shape as shown in the pixel R (i-1) drive transistor 101 in FIG. 1 or the pixel R (i-1) drive transistor 501 in FIG. As described above, a semiconductor is arranged across two or three pixels. In this way, although the channel length of each semiconductor included in the transistor is longer than the pixel pitch, the area occupied by the semiconductor in the pixel can be made as small as possible. Note that the shape of the semiconductor is not limited to the above, and any shape may be used as long as the semiconductor is arranged so that the length of the semiconductor is longer than the pixel pitch. Further, the channel forming region may be extended by the channel length L, the channel width W, or both.

これまでの断面図では、ITOの層までのみ示してきた。そこで次に、発光素子の部分まで含めた断面図を示す。図23では、下の方へ、つまりガラスの方に光が出射する場合の断面図を示す。図24では、上の方へ光が出射する場合の断面図を示す。   In the sectional views so far, only the ITO layer has been shown. Therefore, next, a cross-sectional view including the light emitting element portion is shown. FIG. 23 shows a cross-sectional view when light is emitted downward, that is, toward the glass. FIG. 24 shows a cross-sectional view when light is emitted upward.

図23では、ITOの上に発光層2301が成膜されている。その上に、陰極2302が成膜されている。発光層2301には、公知の技術により作製された材料が成膜されている。   In FIG. 23, a light emitting layer 2301 is formed on ITO. On top of that, a cathode 2302 is formed. A material manufactured by a known technique is formed on the light-emitting layer 2301.

発光層2301の一例としては、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層、などが積層されたものが良く用いられる。   As an example of the light-emitting layer 2301, a layer in which a hole injection layer, a hole transport layer, a light-emitting layer, an electron transport layer, an electron injection layer, and the like are stacked is often used.

図24では、陽極配線の上に発光層が成膜されている。その上に、光が透過できる陰極、すなわち、光透過性陰極2401を用いているが、陽極と陰極を逆にして、この層に陽極を形成してもよい。   In FIG. 24, a light emitting layer is formed on the anode wiring. In addition, a cathode capable of transmitting light, that is, a light-transmitting cathode 2401 is used. However, the anode and the cathode may be reversed, and the anode may be formed in this layer.

なおこの断面構造は、公知の技術を用いて作製することができる。また、上述した実施の形態1〜実施の形態5に対して、本実施例を適用することが出来る。
それにより本発明の半導体装置は画像を表示することが可能となる。
This cross-sectional structure can be manufactured using a known technique. Further, the present embodiment can be applied to the above-described first to fifth embodiments.
Thereby, the semiconductor device of the present invention can display an image.

発光ディスプレイのように、発光素子を用いた発光装置は、自発光型であるため、液晶ディスプレイに比べ、明るい場所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部に用いることができる。   A light-emitting device using a light-emitting element, such as a light-emitting display, is self-luminous, and thus has superior visibility in a bright place and a wide viewing angle compared to a liquid crystal display. Therefore, it can be used for display portions of various electronic devices.

本発明を適用した発光ディスプレイを用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電子機器の具体例を図25に示す。   As an electronic device using a light emitting display to which the present invention is applied, a video camera, a digital camera, a goggle type display (head mounted display), a navigation system, an audio playback device (car audio, audio component, etc.), a notebook personal computer, a game A device, a portable information terminal (mobile computer, mobile phone, portable game machine, electronic book, etc.), an image playback device equipped with a recording medium (specifically, a recording medium such as a digital versatile disc (DVD)) And a device having a display capable of displaying an image). In particular, it is desirable to use a light-emitting device for a portable information terminal that often has an opportunity to see a screen from an oblique direction because the wide viewing angle is important. Specific examples of these electronic devices are shown in FIGS.

図25(A)は表示装置であり、筐体3001、支持台3002、表示部3003、スピーカー部3004、ビデオ入力端子3005等を含む。本発明を適用した発光ディスプレイは表示部3003に用いることができる。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、表示装置は、パソコン用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。   FIG. 25A shows a display device, which includes a housing 3001, a support base 3002, a display portion 3003, a speaker portion 3004, a video input terminal 3005, and the like. A light-emitting display to which the present invention is applied can be used for the display portion 3003. Since the light-emitting device is a self-luminous type, a backlight is not necessary and a display portion thinner than a liquid crystal display can be obtained. The display devices include all information display devices for personal computers, for receiving TV broadcasts, for displaying advertisements, and the like.

図25(B)はデジタルスチルカメラであり、本体3101、表示部3102、受像部3103、操作キー3104、外部接続ポート3105、シャッター3106等を含む。本発明を適用した半導体装置は表示部3102に用いることができる。   FIG. 25B shows a digital still camera, which includes a main body 3101, a display portion 3102, an image receiving portion 3103, operation keys 3104, an external connection port 3105, a shutter 3106, and the like. A semiconductor device to which the present invention is applied can be used for the display portion 3102.

図25(C)はノート型パーソナルコンピュータであり、本体3201、筐体3202、表示部3203、キーボード3204、外部接続ポート3205、ポインティングマウス3206等を含む。本発明を適用した半導体装置は表示部3203に用いることができる。   FIG. 25C illustrates a laptop personal computer, which includes a main body 3201, a housing 3202, a display portion 3203, a keyboard 3204, an external connection port 3205, a pointing mouse 3206, and the like. A semiconductor device to which the present invention is applied can be used for the display portion 3203.

図25(D)はモバイルコンピュータであり、本体3301、表示部3302、スイッチ3303、操作キー3304、赤外線ポート3305等を含む。本発明を適用した半導体装置は表示部3302に用いることができる。   FIG. 25D illustrates a mobile computer, which includes a main body 3301, a display portion 3302, a switch 3303, operation keys 3304, an infrared port 3305, and the like. A semiconductor device to which the present invention is applied can be used for the display portion 3302.

図25(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体3401、筐体3402、表示部A3403、表示部B3404、記録媒体(DVD等)読込部3405、操作キー3406、スピーカー部3407等を含む。表示部A3403は主として画像情報を表示し、表示部B3404は主として文字情報を表示するが、本発明を適用した半導体装置はこれら表示部A、B3403、3404に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。   FIG. 25E shows a portable image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a main body 3401, a housing 3402, a display portion A 3403, a display portion B 3404, and a recording medium (DVD or the like). A reading unit 3405, operation keys 3406, a speaker unit 3407, and the like are included. Although the display portion A 3403 mainly displays image information and the display portion B 3404 mainly displays character information, a semiconductor device to which the present invention is applied can be used for the display portions A, B 3403, and 3404. Note that an image reproducing device provided with a recording medium includes a home game machine and the like.

図25(F)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体3501、表示部3502、アーム部3503を含む。本発明を適用した半導体装置は表示部3502に用いることができる。   FIG. 25F illustrates a goggle type display (head mounted display), which includes a main body 3501, a display portion 3502, and an arm portion 3503. A semiconductor device to which the present invention is applied can be used for the display portion 3502.

図25(G)はビデオカメラであり、本体3601、表示部3602、筐体3603、外部接続ポート3604、リモコン受信部3605、受像部3606、バッテリー3607、音声入力部3608、操作キー3609等を含む。本発明を適用した半導体装置は表示部3602に用いることができる。   FIG. 25G illustrates a video camera, which includes a main body 3601, a display portion 3602, a housing 3603, an external connection port 3604, a remote control receiving portion 3605, an image receiving portion 3606, a battery 3607, an audio input portion 3608, operation keys 3609, and the like. . A semiconductor device to which the present invention is applied can be used for the display portion 3602.

図25(H)は携帯電話であり、本体3701、筐体3702、表示部3703、音声入力部3704、音声出力部3705、操作キー3706、外部接続ポート3707、アンテナ3708等を含む。本発明を適用した半導体装置は表示部3703に用いることができる。なお、表示部3703は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。   FIG. 25H illustrates a mobile phone, which includes a main body 3701, a housing 3702, a display portion 3703, an audio input portion 3704, an audio output portion 3705, operation keys 3706, an external connection port 3707, an antenna 3708, and the like. A semiconductor device to which the present invention is applied can be used for the display portion 3703. Note that the display portion 3703 can suppress current consumption of the mobile phone by displaying white characters on a black background.

なお、将来的に有機発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。   If the light emission luminance of the organic light emitting material is increased in the future, the light including the output image information can be enlarged and projected by a lens or the like and used in a front type or rear type projector.

また、上記電子機器はインターネットやCATV(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。有機発光材料の応答速度は非常に高いため、該発光材料を用いた発光装置は動画表示に好ましい。   In addition, the electronic devices often display information distributed through electronic communication lines such as the Internet and CATV (cable television), and in particular, opportunities to display moving image information are increasing. Since the response speed of the organic light emitting material is very high, a light emitting device using the light emitting material is preferable for displaying moving images.

また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。   In addition, since the light emitting device consumes power in the light emitting portion, it is desirable to display information so that the light emitting portion is minimized. Therefore, when a light emitting device is used for a display unit mainly including character information, such as a portable information terminal, particularly a mobile phone or a sound reproduction device, it is driven so that character information is formed by the light emitting part with the non-light emitting part as the background. It is desirable to do.

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。   As described above, the applicable range of the present invention is so wide that it can be used for electronic devices in various fields.

本発明のトランジスタの配置の概略図Schematic of transistor arrangement of the present invention 本発明の回路のレイアウト図Layout diagram of the circuit of the present invention 本発明の回路の回路図Circuit diagram of the circuit of the present invention 本発明の回路の上面図と断面図Top and sectional views of the circuit of the present invention 本発明のトランジスタの配置の概略図Schematic of transistor arrangement of the present invention 本発明の回路のレイアウト図Layout diagram of the circuit of the present invention 本発明のトランジスタの配置の概略図Schematic of transistor arrangement of the present invention 本発明の回路のレイアウト図Layout diagram of the circuit of the present invention 本発明の回路の回路図Circuit diagram of the circuit of the present invention 本発明の回路の上面図と断面図Top and sectional views of the circuit of the present invention 本発明のトランジスタの配置の概略図Schematic of transistor arrangement of the present invention 本発明のトランジスタの配置の概略図Schematic of transistor arrangement of the present invention 本発明の回路のレイアウト図Layout diagram of the circuit of the present invention 本発明の回路の回路図Circuit diagram of the circuit of the present invention 本発明の回路の上面図と断面図Top and sectional views of the circuit of the present invention 本発明のトランジスタの配置の概略図Schematic of transistor arrangement of the present invention 本発明の回路のレイアウト図Layout diagram of the circuit of the present invention 本発明の回路の回路図Circuit diagram of the circuit of the present invention 本発明のトランジスタの配置の概略図Schematic of transistor arrangement of the present invention 本発明の回路のレイアウト図Layout diagram of the circuit of the present invention 本発明の回路の回路図Circuit diagram of the circuit of the present invention 本発明のトランジスタの配置の概略図Schematic of transistor arrangement of the present invention 本発明の半導体装置の断面図Sectional view of the semiconductor device of the present invention 本発明の半導体装置の断面図Sectional view of the semiconductor device of the present invention 本発明の半導体装置を用いた電子機器の図FIG. 7 is a diagram of an electronic device using the semiconductor device of the present invention. 従来の画素の回路図Conventional pixel circuit diagram 従来の画素の動作図Conventional pixel operation diagram 従来のレーザ照射の概略図Schematic diagram of conventional laser irradiation 従来の画素の配置図Conventional pixel layout 従来のレーザ光の強度の分布図Conventional laser light intensity distribution map 従来の半導体装置の表示画面を説明する図The figure explaining the display screen of the conventional semiconductor device 従来のトランジスタの配置の概略図Schematic diagram of conventional transistor arrangement 従来の画素の配置図Conventional pixel layout 従来の画素の配置図Conventional pixel layout 本発明の回路の上面図と断面図。The top view and sectional drawing of the circuit of this invention.

Claims (6)

発光素子を駆動するトランジスタを有する画素がマトリクス状に複数設けられた半導体装置において、
前記複数の画素がそれぞれ含むトランジスタは、複数の半導体を有し、
前記複数の半導体はそれぞれ、レーザ光の照射により結晶化された半導体であり、
前記複数の半導体は、電気的に接続されており、
前記複数の半導体のうち、少なくとも2つの半導体は、異なる画素の領域に配置され、
前記複数のトランジスタにおけるチャネル形成領域の前記レーザ光の走査方向の長さ及びチャネル長それぞれは、前記画素の画素ピッチよりも長いことを特徴とする半導体装置。
In a semiconductor device in which a plurality of pixels each including a transistor that drives a light-emitting element are provided in a matrix.
The transistors included in each of the plurality of pixels include a plurality of semiconductors,
Each of the plurality of semiconductors is a semiconductor crystallized by laser light irradiation,
The plurality of semiconductors are electrically connected,
Among the plurality of semiconductors, at least two semiconductors are disposed in different pixel regions,
The length of the channel formation region in the plurality of transistors in the scanning direction of the laser light and the channel length are each longer than the pixel pitch of the pixels.
発光素子を駆動するトランジスタを有する画素がマトリクス状に複数設けられた半導体装置において、
前記複数の画素がそれぞれ含むトランジスタは、複数の半導体を有し、
前記複数の半導体はそれぞれ、レーザ光の照射により結晶化された半導体であり、且つ前記レーザ光の走査方向である第1の方向に延在するように配置され、
前記複数の半導体は、電気的に接続されており、
前記複数の半導体のうち、少なくとも2つの半導体は、異なる画素の領域に配置され、
前記複数のトランジスタにおけるチャネル形成領域の前記第1の方向の長さ及びチャネル長それぞれは、前記画素の画素ピッチよりも長く、
前記複数のトランジスタのうち、前記第1の方向と垂直な第2の方向で隣接する少なくとも2つのトランジスタは、前記第2の方向に互いにずれた位置関係を有することを特徴とする半導体装置。
In a semiconductor device in which a plurality of pixels each including a transistor that drives a light-emitting element are provided in a matrix.
The transistors included in each of the plurality of pixels include a plurality of semiconductors,
Each of the plurality of semiconductors is a semiconductor crystallized by laser light irradiation, and is arranged to extend in a first direction that is a scanning direction of the laser light,
The plurality of semiconductors are electrically connected,
Among the plurality of semiconductors, at least two semiconductors are disposed in different pixel regions,
Each of the length in the first direction and the channel length of the channel formation region in the plurality of transistors is longer than the pixel pitch of the pixels,
Among the plurality of transistors, at least two transistors adjacent in a second direction perpendicular to the first direction have a positional relationship shifted from each other in the second direction.
発光素子を駆動するトランジスタを有する画素がマトリクス状に複数設けられた半導体装置において、
前記複数の画素がそれぞれ含むトランジスタは、複数の半導体を有し、
前記複数の半導体はそれぞれ、レーザ光の照射により結晶化された半導体であり、
前記複数の半導体は、電気的に接続されており、
前記複数の半導体のうち、少なくとも2つの半導体は、異なる画素の領域に配置され、
前記複数のトランジスタにおけるチャネル形成領域の前記レーザ光の走査方向の長さ及びチャネル長それぞれは、前記画素の画素ピッチよりも長く、
前記レーザ光の走査ピッチがMであり、前記画素の画素ピッチがNであるとき、前記レーザ光が前記複数のトランジスタがそれぞれ含む半導体に照射された回数は(N/M)回以上であることを特徴とする半導体装置。
In a semiconductor device in which a plurality of pixels each including a transistor that drives a light-emitting element are provided in a matrix.
The transistors included in each of the plurality of pixels include a plurality of semiconductors,
Each of the plurality of semiconductors is a semiconductor crystallized by laser light irradiation,
The plurality of semiconductors are electrically connected,
Among the plurality of semiconductors, at least two semiconductors are disposed in different pixel regions,
The length in the scanning direction of the laser beam and the channel length of the channel formation regions in the plurality of transistors are each longer than the pixel pitch of the pixels,
When the scanning pitch of the laser beam is M and the pixel pitch of the pixel is N, the number of times that the laser beam is applied to the semiconductor included in each of the plurality of transistors is (N / M) or more. A semiconductor device characterized by the above.
発光素子を駆動するトランジスタを有する画素と配線とがマトリクス状に複数設けられた半導体装置において、
前記複数の画素がそれぞれ含むトランジスタは、複数の半導体を有し、
前記複数の半導体はそれぞれ、レーザ光の照射により結晶化された半導体であり、
前記複数の半導体は、電気的に接続されており、
前記複数の半導体のうち、少なくとも2つの半導体は、異なる画素の領域に配置され、
前記複数の半導体は前記複数の配線と平行な方向に且つ前記レーザ光の走査方向に延在し、
前記複数のトランジスタにおけるチャネル形成領域の前記レーザ光の走査方向の長さ及びチャネル長それぞれは、前記画素の画素ピッチよりも長く、
前記レーザ光の走査ピッチがMであり、前記画素の画素ピッチがNであるとき、前記レーザ光が前記複数の半導体に照射された回数は(N/M)回以上であることを特徴とする半導体装置。
In a semiconductor device in which a plurality of pixels having a transistor for driving a light emitting element and a wiring are provided in a matrix,
The transistors included in each of the plurality of pixels include a plurality of semiconductors,
Each of the plurality of semiconductors is a semiconductor crystallized by laser light irradiation,
The plurality of semiconductors are electrically connected,
Among the plurality of semiconductors, at least two semiconductors are disposed in different pixel regions,
The plurality of semiconductors extend in a direction parallel to the plurality of wirings and in a scanning direction of the laser light,
The length in the scanning direction of the laser beam and the channel length of the channel formation regions in the plurality of transistors are each longer than the pixel pitch of the pixels,
When the scanning pitch of the laser beam is M and the pixel pitch of the pixel is N, the number of times the laser beam is applied to the plurality of semiconductors is (N / M) or more. Semiconductor device.
請求項1乃至4のいずれか一項において、前記複数のトランジスタのチャネル形成領域にける電荷移動方向が前記レーザ光の走査方向と平行である領域の長さは、前記画素の画素ピッチよりも長いことを特徴とする半導体装置。   5. The length of a region in which a charge movement direction in a channel formation region of the plurality of transistors is parallel to a scanning direction of the laser light is longer than a pixel pitch of the pixels. A semiconductor device. 請求項1乃至5のいずれか一項において、前記複数のトランジスタのチャネル形成領域は前記画素内に折り曲げられた領域を有することを特徴とする半導体装置。   6. The semiconductor device according to claim 1, wherein channel formation regions of the plurality of transistors have regions bent in the pixels.
JP2006336680A 2002-04-11 2006-12-14 Semiconductor device Expired - Fee Related JP4331200B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006336680A JP4331200B2 (en) 2002-04-11 2006-12-14 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002109164 2002-04-11
JP2006336680A JP4331200B2 (en) 2002-04-11 2006-12-14 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003105336A Division JP4010977B2 (en) 2002-04-11 2003-04-09 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2007150325A JP2007150325A (en) 2007-06-14
JP4331200B2 true JP4331200B2 (en) 2009-09-16

Family

ID=38211256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006336680A Expired - Fee Related JP4331200B2 (en) 2002-04-11 2006-12-14 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4331200B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111028696B (en) * 2019-12-31 2022-05-27 上海天马微电子有限公司 Display panel and display device

Also Published As

Publication number Publication date
JP2007150325A (en) 2007-06-14

Similar Documents

Publication Publication Date Title
US7316948B2 (en) Semiconductor device and method of manufacturing the same
JP6239684B2 (en) Light emitting device
KR100553492B1 (en) Light emitting device, matrix substrate, and electronic apparatus
JP3772889B2 (en) Electro-optical device and driving device thereof
JP3706107B2 (en) LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE
US9305487B2 (en) Organic light emitting diode display and method for driving display panel thereof
JP4039441B2 (en) Electro-optical device and electronic apparatus
JP2008052289A (en) Light emitting device and electronic apparatus
JP3939666B2 (en) LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE
KR100614474B1 (en) Electrooptic device, active matrix substrate and electronic instrument
JP4331200B2 (en) Semiconductor device
JP4869547B2 (en) Semiconductor device and electronic equipment
JP4010977B2 (en) Semiconductor device
KR101658671B1 (en) Display unit
JP4798874B2 (en) EL display device and electric appliance using the same
JP4490403B2 (en) Light emitting device
JP2004198683A (en) Display device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090617

R150 Certificate of patent or registration of utility model

Ref document number: 4331200

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130626

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130626

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees